JPS62150776A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62150776A JPS62150776A JP29514185A JP29514185A JPS62150776A JP S62150776 A JPS62150776 A JP S62150776A JP 29514185 A JP29514185 A JP 29514185A JP 29514185 A JP29514185 A JP 29514185A JP S62150776 A JPS62150776 A JP S62150776A
- Authority
- JP
- Japan
- Prior art keywords
- contact electrode
- contact
- electrode plate
- semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は例えば高速サイリスクのように複雑な形状のゲ
ート電極を備えた半導体装置に関する。
ート電極を備えた半導体装置に関する。
例えば高速サイリスタ素子は、第５因の平面Ｎおよび第
５因のＡ−Ａ線断面Ｎである第６図に示すように、半導
体基板ｌの主表面に複雑な形状のゲート電極２とカソー
ド電極３とを備え、ゲート電極２は補助サイリスタの電
極を形成し、カソード電極３は外部に接続されて主電流
の経路となる。中心部（：は外部に接続される第１段の
ゲート電極４がある。このような高速サイリスタは、正
常な動作を維持するために、ゲート電極２とカソード電
極３とが永続的（二短絡することがないよう両電極はそ
れぞれ分離して配置されるのが通常である。このような
半導体基板を有する半導体素子を容器に封入して平型高
速サイリスタ装置を構成する場合（二は、第７１１＋＝
示すよう（＝、半導体基板１はモリブデンまたはタング
ステンからなる支持板５Ｃ二固着され、半導体基板ｌの
カソード電極３の上（二は平滑な面を持った導電性金属
、例えばモリブデンなどからなる接触電極板６が当接さ
れる。
５因のＡ−Ａ線断面Ｎである第６図に示すように、半導
体基板ｌの主表面に複雑な形状のゲート電極２とカソー
ド電極３とを備え、ゲート電極２は補助サイリスタの電
極を形成し、カソード電極３は外部に接続されて主電流
の経路となる。中心部（：は外部に接続される第１段の
ゲート電極４がある。このような高速サイリスタは、正
常な動作を維持するために、ゲート電極２とカソード電
極３とが永続的（二短絡することがないよう両電極はそ
れぞれ分離して配置されるのが通常である。このような
半導体基板を有する半導体素子を容器に封入して平型高
速サイリスタ装置を構成する場合（二は、第７１１＋＝
示すよう（＝、半導体基板１はモリブデンまたはタング
ステンからなる支持板５Ｃ二固着され、半導体基板ｌの
カソード電極３の上（二は平滑な面を持った導電性金属
、例えばモリブデンなどからなる接触電極板６が当接さ
れる。
ゲート電極２とカソード電極３とが電気的（＝短絡を生
じない配置とするために、第６因、第７因かられかるよ
うに例えば基板１の主表面が凹凸部を持つように薬品な
どを用いてエツチング加工（二より段差を形成し、基板
１の凹部にアルミ蒸着膜からなるゲート電極２、基板１
の最外主表面に同じくアルミ蒸ご膜からなるカソード電
極３を設けることにより行われる。このようにして基板
ｌの主表面に設けた凹凸部の高低差により、ゲート電極
２は接触電極板６との間に空間絶縁部が生じ、ゲート電
極２は接触電極板６に当接しているカソード電極３と電
気的絶縁状態が保たれる。
じない配置とするために、第６因、第７因かられかるよ
うに例えば基板１の主表面が凹凸部を持つように薬品な
どを用いてエツチング加工（二より段差を形成し、基板
１の凹部にアルミ蒸着膜からなるゲート電極２、基板１
の最外主表面に同じくアルミ蒸ご膜からなるカソード電
極３を設けることにより行われる。このようにして基板
ｌの主表面に設けた凹凸部の高低差により、ゲート電極
２は接触電極板６との間に空間絶縁部が生じ、ゲート電
極２は接触電極板６に当接しているカソード電極３と電
気的絶縁状態が保たれる。
第７図の平型半導体装置を朝立てるに当っては、先ずフ
ランジ７を介してろう接された電極８と絶縁環９とから
なる容器中に、ばね部材１Ｇと絶縁部材１１とともに、
これらを通したゲートリード線１２を、先端がシリコン
基板ｌの第１段ゲート電極４に当接されるべき個所に載
置し、ゲートリード線１２の他端は絶縁環９を貫通する
管１３（二差込み、管１３とともに端末でつぶして一体
に封止する。次に例えばテフロン製のスペースリング１
４を容器に挿入するが、スペースリング１４（ユはリー
ド線１２と交差する個所に切込みを入れてリード線１２
が邪魔（二ならないようにしである。しかる後接触電極
板６と、前もって第６図のように主表面に凹凸部を加工
した基板１と支持板５とからなる半導体素子を第７図の
ように配置し、最後に容器の蓋となるフランジ１５を有
する電極１６を半導体素子の上に置き、フランジ１５と
絶縁環９に設けたフランジ１７とを容器の全周でへりア
ーク溶接して平型半導体装置の朝立てが完了する。
ランジ７を介してろう接された電極８と絶縁環９とから
なる容器中に、ばね部材１Ｇと絶縁部材１１とともに、
これらを通したゲートリード線１２を、先端がシリコン
基板ｌの第１段ゲート電極４に当接されるべき個所に載
置し、ゲートリード線１２の他端は絶縁環９を貫通する
管１３（二差込み、管１３とともに端末でつぶして一体
に封止する。次に例えばテフロン製のスペースリング１
４を容器に挿入するが、スペースリング１４（ユはリー
ド線１２と交差する個所に切込みを入れてリード線１２
が邪魔（二ならないようにしである。しかる後接触電極
板６と、前もって第６図のように主表面に凹凸部を加工
した基板１と支持板５とからなる半導体素子を第７図の
ように配置し、最後に容器の蓋となるフランジ１５を有
する電極１６を半導体素子の上に置き、フランジ１５と
絶縁環９に設けたフランジ１７とを容器の全周でへりア
ーク溶接して平型半導体装置の朝立てが完了する。
しかしながら、このような構造を有する平型半導体装置
ζ；は次のような欠点がある。その一つは、半導体基板
１の主表面上じ形成される凹部の深±０．０１ さ寸法を０．０２ ｍに制御しなければならない
という加工上の困難さを伴うことである。第８因は第５
〜７図の主表面が凹凸加工された基板ｌのゲート電極２
とカソード電極３および接触電極板６との関係を示した
拡大断面臼であり、例えば基板１の主表面の四部の加工
深さが規定寸法より浅すぎた場合には、第８図に示すよ
うにゲート電極２にフォトマスクの程度の悪さなどに起
因して突起部１８が生じると、この突起部１８が接触電
極６に接触してしまうことがあり、その結果ゲート電極
２とカソード電極３との電気的な短絡を招くことになる
。また第９因も第８図と同様な断面口であるが、この場
合は例えば基板１の主表面に設けた凹部（二、製造過程
中（：金属微粒子などの異物］９が混入したために、こ
の導電性を持った異物１９を介して、ゲート電極２と接
触電極板６とが接触することＣ二よりゲート・カソード
両軍極間が短絡することを表わしている。
ζ；は次のような欠点がある。その一つは、半導体基板
１の主表面上じ形成される凹部の深±０．０１ さ寸法を０．０２ ｍに制御しなければならない
という加工上の困難さを伴うことである。第８因は第５
〜７図の主表面が凹凸加工された基板ｌのゲート電極２
とカソード電極３および接触電極板６との関係を示した
拡大断面臼であり、例えば基板１の主表面の四部の加工
深さが規定寸法より浅すぎた場合には、第８図に示すよ
うにゲート電極２にフォトマスクの程度の悪さなどに起
因して突起部１８が生じると、この突起部１８が接触電
極６に接触してしまうことがあり、その結果ゲート電極
２とカソード電極３との電気的な短絡を招くことになる
。また第９因も第８図と同様な断面口であるが、この場
合は例えば基板１の主表面に設けた凹部（二、製造過程
中（：金属微粒子などの異物］９が混入したために、こ
の導電性を持った異物１９を介して、ゲート電極２と接
触電極板６とが接触することＣ二よりゲート・カソード
両軍極間が短絡することを表わしている。
欠点の第二は、第７因の平型サイリスタ装置の構造では
、半導体素子が容器に収納された後に使用状態（−おい
て初めて接触電極板６が加圧接触されるものであり、半
導体素子も接触電極板６も製造後常時拘束されているわ
けではないから、このような平型サイリスタ装置δは、
取扱い中に容器（二封入されている半導体素子や接触電
極板６の回転などが原因でカソード電極３が削らｔて損
傷するばかりでなく、ゲート・カソード両電極間の短絡
を招くおそれがあることである。
、半導体素子が容器に収納された後に使用状態（−おい
て初めて接触電極板６が加圧接触されるものであり、半
導体素子も接触電極板６も製造後常時拘束されているわ
けではないから、このような平型サイリスタ装置δは、
取扱い中に容器（二封入されている半導体素子や接触電
極板６の回転などが原因でカソード電極３が削らｔて損
傷するばかりでなく、ゲート・カソード両電極間の短絡
を招くおそれがあることである。
本発明の目的は、上述の欠点を除去し、ゲート電極とカ
ソード電極とが接触電極板を介して短絡を生ずることな
く、かつ半導体素子と接触電極板との位置ずれを防止し
た半導体装置を提供することにある。
ソード電極とが接触電極板を介して短絡を生ずることな
く、かつ半導体素子と接触電極板との位置ずれを防止し
た半導体装置を提供することにある。
本発明の半導体装置は、主表面に凹凸部を設けることな
くゲート、カソード両電極を配置した半導体基板と、貫
通孔または溝などの逃げ部を設けた接触電極板と、それ
らを収納する容器とを備え、少くとも半導体基板と接触
電極板とを多角形とし、接触電極板と半導体素子との相
対位置を整合させ固定するものである。
くゲート、カソード両電極を配置した半導体基板と、貫
通孔または溝などの逃げ部を設けた接触電極板と、それ
らを収納する容器とを備え、少くとも半導体基板と接触
電極板とを多角形とし、接触電極板と半導体素子との相
対位置を整合させ固定するものである。
〔発明の実施例〕
次（二本発明を図面に示す実施例について説明する。
本発明による半導体装置の朝立て手順は第７図に示した
ものとほぼ同じであるから、以下には本発明に直接関係
する部分のみＣ二ついて説明する。
ものとほぼ同じであるから、以下には本発明に直接関係
する部分のみＣ二ついて説明する。
すなわち本発明が第５図〜第７図に示すものと異る所は
、半導体基板ｌ、接触電極板６、およびそれらを収納す
る容器の形状であり、第１図に示すように、半導体基板
１の主表面には凹凸加工を施すことなく、カソード電極
３と当接する接触電極板６のゲート電極２と対向する個
所に、ゲート電極２よりやや大きく同じ輪郭形状を有す
る貫通孔２０を逃げ部として設けである。＄２図の実施
例では貫通孔の代１月二接触電極板６に逃げ部として溝
２１が設けられている。このようにすること（二より、
基板ｌの主表面（二、凹部な設けてゲート電極２を配置
する必要はなく、また接触電極板６として用いられるモ
リブデンのような電気良導体の貫通孔２０或は溝２１の
ような逃げ部の深さ寸法は０，１〜０．５ｍとすること
ができるから、従来の欠点とされた基板１の主表面に設
けた凹凸の高低±０．０１ 差０．０２ ｍに比べてはるが（二大きく、たと
えゲート電極２に前述した第８図に示すような突起１８
や第９図に示す異物１９の混入があったとしても、ゲー
ト電極２の厚さ寸法０．０２ ｍ＋ｗに対して十分対応
し害るものである。したがってゲート電ＦｉＡ２と接触
電極板６とが直接接触する状態は起こらないから、ゲー
ト電極２とカソード電極３とが接触電極板６を介して短
絡を生ずるという現象はなくなる。
、半導体基板ｌ、接触電極板６、およびそれらを収納す
る容器の形状であり、第１図に示すように、半導体基板
１の主表面には凹凸加工を施すことなく、カソード電極
３と当接する接触電極板６のゲート電極２と対向する個
所に、ゲート電極２よりやや大きく同じ輪郭形状を有す
る貫通孔２０を逃げ部として設けである。＄２図の実施
例では貫通孔の代１月二接触電極板６に逃げ部として溝
２１が設けられている。このようにすること（二より、
基板ｌの主表面（二、凹部な設けてゲート電極２を配置
する必要はなく、また接触電極板６として用いられるモ
リブデンのような電気良導体の貫通孔２０或は溝２１の
ような逃げ部の深さ寸法は０，１〜０．５ｍとすること
ができるから、従来の欠点とされた基板１の主表面に設
けた凹凸の高低±０．０１ 差０．０２ ｍに比べてはるが（二大きく、たと
えゲート電極２に前述した第８図に示すような突起１８
や第９図に示す異物１９の混入があったとしても、ゲー
ト電極２の厚さ寸法０．０２ ｍ＋ｗに対して十分対応
し害るものである。したがってゲート電ＦｉＡ２と接触
電極板６とが直接接触する状態は起こらないから、ゲー
ト電極２とカソード電極３とが接触電極板６を介して短
絡を生ずるという現象はなくなる。
なお以上のことは半導体基板１と接触電極板６とが常に
正しい位置を保ち整合されていることを条件とし、前述
したように半導体基板１と接触電極板６との相対位置が
それぞれの回転などによってずれた場合には、回転によ
るカソード電極の摩耗粉などを生じて短絡を生ずること
があり得る。
正しい位置を保ち整合されていることを条件とし、前述
したように半導体基板１と接触電極板６との相対位置が
それぞれの回転などによってずれた場合には、回転によ
るカソード電極の摩耗粉などを生じて短絡を生ずること
があり得る。
したがって半導体基板ｌと接触電極板６とを固定し、両
者の回転を防止しなければならない。第３因はこの回転
を防止するため半導体基板ｌを六角形にした例である。
者の回転を防止しなければならない。第３因はこの回転
を防止するため半導体基板ｌを六角形にした例である。
この場合接触電極板６も同じように六角形にする。第４
因は容器の蓋となるフランジ１５を有する電極１６をは
ずした状態を支持板５の方から見た平面図である。図の
ように絶縁環９に設けたフランジ１７およびスペースリ
ング１４も六角形にしであるため、それぞれの角が挿入
するガイドとなり、半導体基板１と接触電極板６とを正
しく位置合せすることができ、挿入後も相互に回転する
ことはない。上述の例では収納容器をも多角形にしたも
のをあげたが、容器と半導体素子との間にスペーサーを
入れる場合は、スペーサーの内周を多角形にして目的を
果すことができるから必ずしも容器を多角形にする必要
がないことはいうまでもない。
因は容器の蓋となるフランジ１５を有する電極１６をは
ずした状態を支持板５の方から見た平面図である。図の
ように絶縁環９に設けたフランジ１７およびスペースリ
ング１４も六角形にしであるため、それぞれの角が挿入
するガイドとなり、半導体基板１と接触電極板６とを正
しく位置合せすることができ、挿入後も相互に回転する
ことはない。上述の例では収納容器をも多角形にしたも
のをあげたが、容器と半導体素子との間にスペーサーを
入れる場合は、スペーサーの内周を多角形にして目的を
果すことができるから必ずしも容器を多角形にする必要
がないことはいうまでもない。
以上のように本発明によれば、半導体基板の主表面に極
めて手数がかかりしかも深さの制御が困難な四部を設け
てゲート電極を配置する必要がないから、製造工程が簡
単となり、接触電極板に形成した逃げ部と、半導体素子
と接触電極板とを多角形にすること（ユよる相互回転防
止とにより、半導体素子と接触電極板との間に一定の相
対位置関係を正確に保持することができ、ゲート、カソ
ード両電極間に短絡が生ずることはなく、常に安定な運
転状態が得られるものである。
めて手数がかかりしかも深さの制御が困難な四部を設け
てゲート電極を配置する必要がないから、製造工程が簡
単となり、接触電極板に形成した逃げ部と、半導体素子
と接触電極板とを多角形にすること（ユよる相互回転防
止とにより、半導体素子と接触電極板との間に一定の相
対位置関係を正確に保持することができ、ゲート、カソ
ード両電極間に短絡が生ずることはなく、常に安定な運
転状態が得られるものである。
第１因、第２図は本発明の異なる実施例の縦断面１勺、
第３因は本発明の実施例の半導体素子の横断平面図、第
４因は本発明の実施例の半導体素子を下側から見た横断
平面図、第５因、７ＰＪＧ図は従来の高速サイリスタ素
子のそれぞれ横断平面ｔＶ、縦断面因、第７因は従来の
平型半導体装置の縦断面内、第８図、第９因は従来の半
導体装置における電極の短絡状態の異なる例の部分拡大
断面■である。 ｌ・・・半導体基板、 ２・・・ゲート電極、３・・
・カソード電極、 ６・・・接触電極板、２０・・・
貫通孔（逃げ部）、 ２１・・・ 溝（逃げ部）。 第１図 第２図 第７図 第８図
第３因は本発明の実施例の半導体素子の横断平面図、第
４因は本発明の実施例の半導体素子を下側から見た横断
平面図、第５因、７ＰＪＧ図は従来の高速サイリスタ素
子のそれぞれ横断平面ｔＶ、縦断面因、第７因は従来の
平型半導体装置の縦断面内、第８図、第９因は従来の半
導体装置における電極の短絡状態の異なる例の部分拡大
断面■である。 ｌ・・・半導体基板、 ２・・・ゲート電極、３・・
・カソード電極、 ６・・・接触電極板、２０・・・
貫通孔（逃げ部）、 ２１・・・ 溝（逃げ部）。 第１図 第２図 第７図 第８図
Claims (1)
- １）半導体基板の主表面に接触電極板と接続される第１
の電極層と、前記接触電極板と接続されない第２の電極
層とを有し、接触電極板は前記第１の電極層と接触する
接触面と、前記第２の電極層と対向する個所に設けられ
第２の電極層より大きい輪郭を持つた逃げ部とを有し、
しかも半導体基板と接触電極板とを多角形に形成して両
者の相互位置が固定されるように容器中に収納したこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29514185A JPS62150776A (ja) | 1985-12-24 | 1985-12-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29514185A JPS62150776A (ja) | 1985-12-24 | 1985-12-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62150776A true JPS62150776A (ja) | 1987-07-04 |
Family
ID=17816806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29514185A Pending JPS62150776A (ja) | 1985-12-24 | 1985-12-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150776A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4982299A (en) * | 1988-06-22 | 1991-01-01 | Sharp Kabushiki Kaisha | Linear motor locking mechanism in a disc unit |
| US5053850A (en) * | 1988-03-14 | 1991-10-01 | Motorola, Inc. | Bonding pad for semiconductor devices |
| US5970037A (en) * | 1992-06-08 | 1999-10-19 | Asahi Kogaku Kogyo Kabushiki Kaisha | Magneto-optical disk apparatus |
| US7382043B2 (en) * | 2002-09-25 | 2008-06-03 | Maxwell Technologies, Inc. | Method and apparatus for shielding an integrated circuit from radiation |
| US7696610B2 (en) | 2003-07-16 | 2010-04-13 | Maxwell Technologies, Inc. | Apparatus for shielding integrated circuit devices |
-
1985
- 1985-12-24 JP JP29514185A patent/JPS62150776A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5053850A (en) * | 1988-03-14 | 1991-10-01 | Motorola, Inc. | Bonding pad for semiconductor devices |
| US4982299A (en) * | 1988-06-22 | 1991-01-01 | Sharp Kabushiki Kaisha | Linear motor locking mechanism in a disc unit |
| US5970037A (en) * | 1992-06-08 | 1999-10-19 | Asahi Kogaku Kogyo Kabushiki Kaisha | Magneto-optical disk apparatus |
| US7382043B2 (en) * | 2002-09-25 | 2008-06-03 | Maxwell Technologies, Inc. | Method and apparatus for shielding an integrated circuit from radiation |
| US7696610B2 (en) | 2003-07-16 | 2010-04-13 | Maxwell Technologies, Inc. | Apparatus for shielding integrated circuit devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62150776A (ja) | 半導体装置 | |
| US4437227A (en) | Method of making improved tunnel barriers for superconducting Josephson junction devices | |
| JP4405048B2 (ja) | 位置合せ用治具 | |
| JPH0697388A (ja) | 半導体接続装置の形成方法 | |
| US20070228522A1 (en) | SOI substrate, silicon substrate therefor and it's manufacturing method | |
| US5849619A (en) | Method for formation of capacitors | |
| CA1229180A (en) | Method of forming an insulator on a patterned conductive layer | |
| JPS58171877A (ja) | 平坦化ジヨセフソン接合素子の製造方法 | |
| JPS605562A (ja) | 半導体装置 | |
| JPS59219962A (ja) | 半導体装置 | |
| JPS605564A (ja) | 半導体装置 | |
| JPS6125221B2 (ja) | ||
| JPH06333929A (ja) | 半導体装置及びその製造方法 | |
| JP2000164710A (ja) | 半導体装置 | |
| JP2712410B2 (ja) | キャパシタの製造方法 | |
| JP2604487B2 (ja) | 半導体装置およびその製造方法 | |
| JPH089897Y2 (ja) | 同軸コネクタ | |
| US7838387B2 (en) | Method for manufacturing SOI wafer | |
| JPS603155A (ja) | 半導体装置 | |
| JP2710542B2 (ja) | ダイヤモンド薄膜上への半導体素子の形成方法 | |
| JPH0526770Y2 (ja) | ||
| JPS6390831A (ja) | リフトオフ用ステンシルマスク | |
| JPS63207180A (ja) | 半導体装置 | |
| JPS60170977A (ja) | 半導体装置の製造方法 | |
| JPS62140433A (ja) | 半導体装置の製造方法 |