JPS6390831A - リフトオフ用ステンシルマスク - Google Patents

リフトオフ用ステンシルマスク

Info

Publication number
JPS6390831A
JPS6390831A JP23653986A JP23653986A JPS6390831A JP S6390831 A JPS6390831 A JP S6390831A JP 23653986 A JP23653986 A JP 23653986A JP 23653986 A JP23653986 A JP 23653986A JP S6390831 A JPS6390831 A JP S6390831A
Authority
JP
Japan
Prior art keywords
pattern
substrate
stencil mask
thin film
burr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23653986A
Other languages
English (en)
Other versions
JPH0553297B2 (ja
Inventor
Tokusuke Matsukura
徳丞 松倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP23653986A priority Critical patent/JPS6390831A/ja
Publication of JPS6390831A publication Critical patent/JPS6390831A/ja
Publication of JPH0553297B2 publication Critical patent/JPH0553297B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はリフトオフ法によりパターン形成をする場合に
使用されるステンシルマスクの構造に関する。
[従来の技術] リフトオフ法により薄膜パターンを形成するための手段
としてステンシルマスクが用いられている。第4図(a
)〜(C)及び第5図(a)〜(c)は従来のパターン
のリフトオフ法を説明するための工程順を示した断面図
である。まず、第4図(a)に示すように基板1上にス
テンシルマスク2を形成する。ステンシルマスク2は図
から明らかなようにアンダーカット構造となっている。
アンダーカット構造とは、第4図(a)に示すようにス
テンシルマスク2の上部に位置するひさし部4の径が下
方の径、つまり基板面に接している径よりも大きい構造
を意味する。次に第4図(b)に示すようにステンシル
マスク2を介して基板1上に薄膜を被着する。次に第4
図(C)に示すようにステンシルマスク2を化学的また
は物理的に除去すると、マスクのひさし部4以外に被着
された薄膜層3が残り、他は除去されパターンが形成さ
れる。通常、スパッタ及び蒸着装置においては、成膜す
る物質の各粒子の基板面に飛来する角度は必ずしもすべ
て基板1の上面に対して垂直ではない。その角度は多か
れ少なかれ非垂直な成分の分布を持っている。したがっ
て、成膜されたパターンの周辺部の形状は第4図(b)
に示すように、ひさし部4の下方の基板に対して非垂直
に飛来する粒子のためのまわり込み効果により薄膜層3
の一部に不均一な厚みを持つ膜3aが形成されてしまう
。そこで、上記のような欠点を是正するために、アンダ
ーカット構造をもたないステンシルマスクを使用したリ
フトオフ法が考えられる。このリフトオフ工程を第5図
(a)〜(C)に示す。まず、第5図(a)に示すよう
に基板1上にステンシルマスク2′を形成する。ステン
シルマスク2′は図示しているように上方2a’ の径
と下方2b’の径が等しい円柱状の構造となっている。
次に第5図(b)に示すようにステンシルマスク2′を
介して基板1上に薄膜を被着する。このようにすると、
パターン化される膜の周辺部の膜厚は前記のまわり込み
効果がないため、確かに均一になるが、成膜後の膜の断
面は第5図(b)に示したようにステンシルマスク2′
と基板1の上部にそれぞれ形成された薄膜層3′と薄膜
層3とは連続して接合し、ステンシルマスク2′の外周
を被覆してしまい、ステンシルマスク2′を除去するこ
とが不可能となり、リフトオフによるパターン形成はで
きない。また、無理に形成できたとしても第5図(C)
に示すように背の高いバリ5が付着したパターンとして
形成される。
[発明が解決しようとする問題点] 前記のように成膜時に粒子が基板面に対し非垂直な飛来
の方向成分を持っているので、従来のようなステンシル
マスクでのリフトオフ法により形成され、パターン化さ
れた薄膜層は二つの欠点、すなわち、■パターン周辺部
の膜厚の不均一性、■パターン周辺部のバリ生成、のい
ずれかを必然的に二者択一的に有している。
以下にこの二つの欠点を具体例を挙げて説明する。第4
図(b)に示すようにアンダーカット構造を持つステン
シルマスク2の場合において、上方から薄膜を被着する
と、薄膜がひさし部4の下方にまわり込んでしまう。す
なわち、ひさし部4の上方のパターンと大きざが違った
パターンが形成されてしまうこととなる。まわり込み効
果自体の制御の困難さにより所望のパターンサイズの制
御は1qられにくいものとなっていた。たとえパターン
サイズが制御できたとしても周辺部の膜厚不均一性つま
り、膜厚の薄化は例えば膜が絶縁膜である場合はその絶
縁性の劣化、そして、膜が導体である場合にはその抵抗
、インダクタンスなどの設計値からのズレなどの現象が
生じてしまい、パ・ターン精度を悪化させる。
一方、第5図(C)に示すようにアンダーカット構造を
もたないステンシルマスク2′によって形成された薄膜
層3に付着しているバリ5はその存在により以下の様な
電気的な悪影響を及ぼす。たとえば、薄膜層3が絶縁体
である場合、前記絶縁体層の上層に伝導体層が積層され
ていた場合に、バリ5の高さが充分に前記伝導体層の膜
厚を上まわっていれば、前記伝導体層を破壊して該伝導
体層を電気的に断線することになる。又、薄膜層3が下
部伝導体であり、その上層に中間絶縁体層が、更にその
上層に上部伝導体が積層されている場合にバリ5の高さ
が充分に中間絶縁層の膜厚を上まわっていたならば、本
来完全に絶縁されているべき前記下部伝導体と前記上部
伝導体はバリ5を介して短絡するようなことになる。
本発明の目的は上記の問題点を解消したステンシルマス
クを提供することにある。
[問題点を解決するための手段] 本発明は基板の表面を薄膜層のパターン形状に被覆する
アンダーカット構造をもたないリフトオフ用ステンシル
マスクにおいて、パターン形状に象られて基板上に形成
される薄膜層の周縁部に生成するバリを受け入れる溝を
マスク本体のパターン部側壁に設けたことを特徴とする
リフトオフ用ステンシルマスクである。
[作 用] 本発明に係るステンシルマスク2″は、第3図(a)、
 (b)、 (c)に示すようにステンシルマスクの凸
状パターン28″最上部8の大きざと基板接触部6の大
きさとを同一にした、すなわちアンダーカット構造をも
たない構成のものであり、パターン2a″の側壁は基板
1上に形成された薄膜層3の周縁部3bに生成するバリ
5を受け入れる溝7を有する構造になっている。
第3図(a)に示すような断面構造を持つステンシルマ
スク2″を基板1に設けて薄膜をマスクを介して基板1
上に被着する。第3図(b)に示すように薄膜層3の膜
厚t。をステンシルマスク2″の基板接触部6の厚ざt
lと同じにすると、ステンシルマスク2″に溝7が設け
であるので、前記薄膜層3が被着したときに、前記ステ
ンシルマスク2″と基板1の上部とにそれぞれ形成され
た薄膜層3.3′が溝7により上下に分離されて不連続
状態となる。したがって、ステンシルマスク2″を化学
的または物理的に除去することによりリフトオフ工程が
簡単に達成される。薄膜層3の周縁部に生成するバリ5
は溝7により受け入れられるから、バリ5の高さは第3
図(C)に示すように低く抑えられる。また、ステンシ
ルマスクのパターンの側壁にはアンダーカット構造がな
いので、まわり込み効果がなく、所望のパターン形状に
薄膜層を容易に形成できるものである。
[実施例コ 以下、本発明の実施例を図により説明する。
(実施例1) 第1図(a)〜(f)は本発明の実施例1を示すもので
ある。本実施例に係るステンシルマスク2″は第1図(
b)のように基板1上の薄膜層3の一部に凹部パターン
3aを形成するための凸状のパターン2a″を有する構
造になっている。第1図(a)に示すステンシルマスク
2″のパターン2a″は、第1図(C)、 (d)のよ
うに縦及び横方向に断面した切断端面の縁部に沿う点α
、β、γ、δ、点ε、ζ。
η、θ、点α′、βF 、 77、δ′、点ε′。
ζ′、η′、θ′が基板1の上面に対する垂線上にそれ
ぞれ位置するようにパターン28″の各外側面が基板1
の上面に対し垂直に切り立った直六面体構造であり、第
1図(a)に示すようにパターン2a“の最上部8の大
きさと基板接触部6の大きざとは同一で、かつパターン
2a″の各側壁にはアンダーカット構造をもたない構成
になっている。
第1図(a)、(b) 、第3図(b)に示すように本
実施例に係るステンシルマスク2″は上1本したような
直六面体構造の凸状パターン28″を有し、該ステンシ
ルマスク2″は、パターン形状に象られて基板1上に形
成される薄膜層3の内周縁部3bに生成するバリ5を受
け入れる溝7を凸状パターン2の外側面全周に亘って設
けたものである。
本実施例では第3図(a)、 (b)、 (C)に基い
て説明したように基板1上にステンシルマスク2″を設
け、該マスク2″を介して薄膜を基板1上に被着した後
、ステンシルマスク2″を化学的又は物理的に除去して
第1図(b)に示すように一部に凹部パターン3aを有
する薄膜層3を基板1上に形成する。ここで、パターン
2a″の基板接触部6の厚ざtlについては被着する薄
膜層3の厚さtoと等しい厚さとなるようにすることに
より、パターン化された薄膜層3の周縁部3bの膜厚は
第1図(e)。
(f)に示すような少量のバリ5を除いては均一なもの
となる。また、第1図(a)に示す溝7の上下中12は
薄膜を被着したときに第3図(b)のようにステンシル
マスク2″と基板1の上部とにそれぞれ形成された薄膜
層3と3′ とが不連続な状態になるように十分広く設
定し、薄膜層30周縁部3bに生成するバリ5を受け入
れてそのバリ5の高さを低く抑える。基板接触部6の厚
ざtlと薄膜層3の厚さt。どの差が大きくなると、そ
の分だけバリの高さも増えてしまうので、厚さt。とt
lとの差は小さくする必要がある。第1図(b)はステ
ンシルマスク2″を使用してリフトオフを行った後のパ
ターン形状を示すものでおるが、第1図(e)、(f)
に示すようなバリ5は実際にはその高さが低くなるので
、第1図(b)では省略しである。
本発明に係るステンシルマスク2″は例えばフォトレジ
スト又は金属膜等にて構成することが可能である。
(実施例2) 第2図(a)、 (b)は・本発明の実施例2を示すも
のである。本実施例に係るステンシルマスク2″は第2
図(b)のように凸状パターンの薄膜層3を基板1上に
パターン形成するための凹状パターン2a″を有する構
造になっている。
本実施例に係るステンシルマスク2″はその中央部に凹
状パターンとしての矩形状透孔2a″を有しており、透
孔2a″の内周壁に溝7を薄膜層3の膜厚t。とほぼ同
じ高さ位置t1に設けたものである。本実施例によれば
、前実施例とは逆に薄膜層3の周縁部3bから外周に張
り出したバリ5がマスク2″の溝7内に受け入れられて
その高さが低く抑えられる。第2図(b)には、バリ5
の高さが低く少量であるため省略しである。
[発明の効果コ 以上説明したように本発明によれば、リフトオフ工程が
簡単にでき、パターン精度の制御性が高く、ざらにパタ
ーン周辺部の膜厚が均一な膜として得ることができ、か
つバリによる障害をなくすことができるという効果を有
するものである。
【図面の簡単な説明】
第1図(a)は本発明の実施例1を示す斜視図、第1図
(b)は本発明によりパターン形成された基板を示す斜
視図、第1図(C)は第1図(a)のA−A′線断面図
、第1図(d)は第1図(a)のB−B′線断面図、第
1図(e)は第1図(b)ノc−C′線断面図、第1図
(r)ハ第1図(b)(7)D−D′線断面図、第2図
(a)は本発明の実施例2を示す斜視図、第2図(b)
は本発明によりパターン形成された基板を示す斜視図、
第3図(a)、(b)。 (C)は本発明に係るステンシルマスクによるリフトオ
フ法を説明する断面図、第4図(a)、 (b)、 (
C)は従来のアンダーカット構造をもつステンシルマス
クによるリフトオフ法を説明する断面図、第5図(a)
、 (b)、 (C)は従来のアンダーカット構造をも
たないステンシルマスクによるリフトオフ法を説明する
断面図である。 1・・・基板      2″・・・ステンシルマスク
3・・・薄膜層     5・・・バリア、7′・・・
溝(整形部)

Claims (1)

    【特許請求の範囲】
  1. (1)基板の表面を薄膜層のパターン形状に被覆するア
    ンダーカット構造をもたないリフトオフ用ステンシルマ
    スクにおいて、パターン形状に象られて基板上に形成さ
    れる薄膜層の周縁部に生成するバリを受け入れる溝をマ
    スク本体のパターン部側壁に設けたことを特徴とするリ
    フトオフ用ステンシルマスク。
JP23653986A 1986-10-03 1986-10-03 リフトオフ用ステンシルマスク Granted JPS6390831A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23653986A JPS6390831A (ja) 1986-10-03 1986-10-03 リフトオフ用ステンシルマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23653986A JPS6390831A (ja) 1986-10-03 1986-10-03 リフトオフ用ステンシルマスク

Publications (2)

Publication Number Publication Date
JPS6390831A true JPS6390831A (ja) 1988-04-21
JPH0553297B2 JPH0553297B2 (ja) 1993-08-09

Family

ID=17002170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23653986A Granted JPS6390831A (ja) 1986-10-03 1986-10-03 リフトオフ用ステンシルマスク

Country Status (1)

Country Link
JP (1) JPS6390831A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0710999U (ja) * 1993-07-15 1995-02-14 株式会社アドバンテスト プリント基板用シールドカバー

Also Published As

Publication number Publication date
JPH0553297B2 (ja) 1993-08-09

Similar Documents

Publication Publication Date Title
US7148141B2 (en) Method for manufacturing metal structure having different heights
EP0406025A2 (en) Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness
JPS6390831A (ja) リフトオフ用ステンシルマスク
JPS61180458A (ja) 半導体装置の製造方法
JPS63250155A (ja) 半導体装置の製造方法
JPH0228923A (ja) 半導体装置の製造方法
JPS5893270A (ja) 半導体装置の製造方法
JPH01273333A (ja) 半導体装置の製造方法
JPH06104206A (ja) 半導体装置の製造方法および製造装置
JPS59104718A (ja) 薄膜磁気ヘツドの製造方法
JPS62274715A (ja) 半導体装置の製造方法
JPH03125469A (ja) Mimキャパシタの構造
JPH05326462A (ja) 半導体集積回路の製造方法
JPS6151918A (ja) 半導体装置の製造方法
JPH02165630A (ja) 半導体装置の製造方法
KR100186258B1 (ko) 평판 디스플레이의 주상의 스페이서 제조방법
JPS61296722A (ja) 半導体装置の製造方法
JPS62114239A (ja) 半導体装置の製造方法
JPH05243233A (ja) バンプの形成方法
JPS60192348A (ja) 半導体集積回路の多層配線の形成方法
JPH01307244A (ja) 半導体装置の製造方法
JPS61174663A (ja) 半導体装置
JPH04196540A (ja) 半導体装置の製造方法
JPS6284519A (ja) イオンエツチング用マスクの形成方法
JPS61279166A (ja) 混成集積回路用基板