JPH02165630A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02165630A JPH02165630A JP32107388A JP32107388A JPH02165630A JP H02165630 A JPH02165630 A JP H02165630A JP 32107388 A JP32107388 A JP 32107388A JP 32107388 A JP32107388 A JP 32107388A JP H02165630 A JPH02165630 A JP H02165630A
- Authority
- JP
- Japan
- Prior art keywords
- metal electrode
- electrode layer
- contact hole
- insulating film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 3
- 239000011248 coating agent Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 53
- 229910052782 aluminium Inorganic materials 0.000 description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は半導体装置の製造方法、特にアスペクト比の大
きいコンタクト孔への金属電極層を形成する半導体装置
の製造方法に関する。
きいコンタクト孔への金属電極層を形成する半導体装置
の製造方法に関する。
(ロ)従来の技術
例えば、多層配線構造を有する半導体装置では、半導体
基板の拡散層や多結晶シリコン等の導電層上に絶縁膜を
形成し、この絶縁膜に開設したコンタクト孔を通して絶
縁膜の上層に形成した多結晶シリコン層やアルミニウム
配線層を電気的に接続する構造が採られている。ところ
が、近年のように素子の微細化が進められてくると、こ
のコンタクト孔も必然的に小さくなり、その絶縁膜の厚
さに対するコンタクト孔の面積の割合比、いわゆるアス
ペクト比が大きくなる。また、この種のコンタクト孔は
通常異方性ドライエツチング法により開設しているため
、コンタクト孔の側壁は略垂直な角度に形成され、極め
て急峻なものとなる。
基板の拡散層や多結晶シリコン等の導電層上に絶縁膜を
形成し、この絶縁膜に開設したコンタクト孔を通して絶
縁膜の上層に形成した多結晶シリコン層やアルミニウム
配線層を電気的に接続する構造が採られている。ところ
が、近年のように素子の微細化が進められてくると、こ
のコンタクト孔も必然的に小さくなり、その絶縁膜の厚
さに対するコンタクト孔の面積の割合比、いわゆるアス
ペクト比が大きくなる。また、この種のコンタクト孔は
通常異方性ドライエツチング法により開設しているため
、コンタクト孔の側壁は略垂直な角度に形成され、極め
て急峻なものとなる。
したがって、このようなコンタクト孔に上層としての導
電性膜を形成しても、カバレジ性を向上させることは難
しく、コンタクト孔底面の端部で極端にその膜厚が薄く
なり、電気的に断線し易くなる等、製品の良品率の低下
や信頼性の低下を生じる原因となっている。
電性膜を形成しても、カバレジ性を向上させることは難
しく、コンタクト孔底面の端部で極端にその膜厚が薄く
なり、電気的に断線し易くなる等、製品の良品率の低下
や信頼性の低下を生じる原因となっている。
このため、コンタクト孔の側壁の傾斜を緩和する対策が
試みられており、例えばコンタクト孔をエツチング形成
する際のフォトレジストを、バターニングした後に高温
熱処理してリフローさせ、その間窓縁部を丸くダレさせ
た上で、これをマスクにしてコンタクト孔を開設する方
法が提案されている。
試みられており、例えばコンタクト孔をエツチング形成
する際のフォトレジストを、バターニングした後に高温
熱処理してリフローさせ、その間窓縁部を丸くダレさせ
た上で、これをマスクにしてコンタクト孔を開設する方
法が提案されている。
しかしながら、この対策では、フォトレジストの高温度
リフローによってフォトレジストのパターンに形状変化
が生じ、これによってコンタクト孔が所要形状と異なる
形状に形成されてしまうおそれがあり、コンタクト孔形
状を制御することが難しくなる。
リフローによってフォトレジストのパターンに形状変化
が生じ、これによってコンタクト孔が所要形状と異なる
形状に形成されてしまうおそれがあり、コンタクト孔形
状を制御することが難しくなる。
また、シリコン酸化膜等からなる絶縁膜にコンタクト孔
を形成する場合には、このシリコン酸化膜とフォトレジ
ストの双方のエツチング特性を最適に制御、維持するこ
とは技術的に困難を伴い、各種各様の製品を処理しなけ
ればならない現実の生産への適用が極めて困難になると
いう問題もある。
を形成する場合には、このシリコン酸化膜とフォトレジ
ストの双方のエツチング特性を最適に制御、維持するこ
とは技術的に困難を伴い、各種各様の製品を処理しなけ
ればならない現実の生産への適用が極めて困難になると
いう問題もある。
そこで特開昭62−281333号公報(HOIL21
/302 )では以下の方法が提案されている。
/302 )では以下の方法が提案されている。
先ず、第3図Aのように半導体基板(21〉上にフィー
ルド醋化膜(22)を形成し、この上に下層配線として
の多結晶シリコン層(23)を所要パターンに形成する
。そして、この多結晶シリコンJ!(23)上には層間
絶縁膜としてのシリコン酸化膜(24)を形成する。こ
こでは、このシリコン酸化膜(24)は、気相成長法に
よって略0.8μmの厚さに形成している。
ルド醋化膜(22)を形成し、この上に下層配線として
の多結晶シリコン層(23)を所要パターンに形成する
。そして、この多結晶シリコンJ!(23)上には層間
絶縁膜としてのシリコン酸化膜(24)を形成する。こ
こでは、このシリコン酸化膜(24)は、気相成長法に
よって略0.8μmの厚さに形成している。
そして、図示を省略したフォトレジスト等を用いた通常
の選択エツチング法により、前記シリコン酸化膜(24
)にスルーホール<25)を開設する。この状態では、
スルーホール(25)は従来と同様に側壁は急峻なもの
とされている。
の選択エツチング法により、前記シリコン酸化膜(24
)にスルーホール<25)を開設する。この状態では、
スルーホール(25)は従来と同様に側壁は急峻なもの
とされている。
次いで、シリコンを主成分とする溶液を全面に回転塗布
し、かつこれを高温オープン中で焼成して塗布焼成膜(
26)を略2000人の厚さに形成する。この塗布焼成
膜(26)は前記溶液の粘性が非常に低いものにされて
いるので、スルーホール(25)の上縁部には殆ど形成
されず、またこの近傍の膜厚も極めて薄いものにされて
いる。一方、スルーホール(25)の下部には厚く形成
きれており、スルーホールの形状にもよるが、底部には
4000〜6000人の厚さに形成される。
し、かつこれを高温オープン中で焼成して塗布焼成膜(
26)を略2000人の厚さに形成する。この塗布焼成
膜(26)は前記溶液の粘性が非常に低いものにされて
いるので、スルーホール(25)の上縁部には殆ど形成
されず、またこの近傍の膜厚も極めて薄いものにされて
いる。一方、スルーホール(25)の下部には厚く形成
きれており、スルーホールの形状にもよるが、底部には
4000〜6000人の厚さに形成される。
しかる上で、この状態でドライエツチングを行うと、シ
リコン酸化膜(24)と塗布焼成膜(26)は共に酸化
膜であることから、エツチング条件を適切に選択するこ
とにより両膜(24) 、 (26)のエツチング速度
を略等しくすることができる。このため、エツチングに
おける異方性の強さにも関係きれるが、半導体基板の全
体に亘ってエツチングを行うと、エツチングは塗布焼成
膜(26)の表面形状に応じて進行きれる。したがって
、このエツチングを所要厚さに亘って行うと、塗布焼成
膜(26)の薄い箇所ではシリコン酸化膜(24)のエ
ツチングが進められる。このため、塗布焼成膜(26)
が薄いスルーホール(25)の縁部のエツチングが進め
られ、スルーホール(25)の開口縁部の角が丸くなる
ようにエツチングが行われる。
リコン酸化膜(24)と塗布焼成膜(26)は共に酸化
膜であることから、エツチング条件を適切に選択するこ
とにより両膜(24) 、 (26)のエツチング速度
を略等しくすることができる。このため、エツチングに
おける異方性の強さにも関係きれるが、半導体基板の全
体に亘ってエツチングを行うと、エツチングは塗布焼成
膜(26)の表面形状に応じて進行きれる。したがって
、このエツチングを所要厚さに亘って行うと、塗布焼成
膜(26)の薄い箇所ではシリコン酸化膜(24)のエ
ツチングが進められる。このため、塗布焼成膜(26)
が薄いスルーホール(25)の縁部のエツチングが進め
られ、スルーホール(25)の開口縁部の角が丸くなる
ようにエツチングが行われる。
その後、残存する前記塗布焼成膜(26)のみをエツチ
ング除去すると、第3図Bのように、開口縁部(25a
)の角が丸くされて側壁の傾斜が緩和されたスルーホー
ル(25A)を完成する。
ング除去すると、第3図Bのように、開口縁部(25a
)の角が丸くされて側壁の傾斜が緩和されたスルーホー
ル(25A)を完成する。
しかる後、アルミニウムをスパッタ法等により被着させ
、かつこれを所定形状にバターニングして、第3図Bの
ように上層配線としてのアルミニウム配線(27)を形
成する。このアルミニウム配線<27)においては、ス
ルーホール(25A>の縁部の傾斜が緩和されているの
で、特にスルーホール(25A)内におけるカバレジ性
を改善し、信頼性の高い電気的接続を得ることができる
。
、かつこれを所定形状にバターニングして、第3図Bの
ように上層配線としてのアルミニウム配線(27)を形
成する。このアルミニウム配線<27)においては、ス
ルーホール(25A>の縁部の傾斜が緩和されているの
で、特にスルーホール(25A)内におけるカバレジ性
を改善し、信頼性の高い電気的接続を得ることができる
。
(ハ)発明が解決しようとする課題
しかしながら斯上したコンタクト孔の縁部を丸くする方
法でも、層間絶縁膜が1μm以上になると、現在、最も
ステップカバレジが良いとされるマグネトロンスパッタ
リングによってもアルミニウムがコンタクト孔内に侵入
するのが困難となり、下層配線や半導体基板との接続が
不十分となり、断線や信頼性が問題となってくる。
法でも、層間絶縁膜が1μm以上になると、現在、最も
ステップカバレジが良いとされるマグネトロンスパッタ
リングによってもアルミニウムがコンタクト孔内に侵入
するのが困難となり、下層配線や半導体基板との接続が
不十分となり、断線や信頼性が問題となってくる。
(ニ)課題を解決するための手段
本発明は斯上した問題点に鑑みてなされ、アスペクト比
の大きいコンタクト孔においても第1の金属電極層でか
さ上げをすることにより、従来の問題点を大幅に改善し
た半導体装置の製造方法を提供するものである。
の大きいコンタクト孔においても第1の金属電極層でか
さ上げをすることにより、従来の問題点を大幅に改善し
た半導体装置の製造方法を提供するものである。
<*)作用
本発明に依れば、第1の金属電極層を側壁被着性の悪い
、例えばEB蒸着法などによってコンタクト孔底部に侵
入させた後その表面に平坦化した塗布絶縁膜で被覆し、
コンタクト孔内に第1の金属電極層を選択的に残存させ
てコンタクト孔のかさ上げをし、その後第2の金属電極
層を付着して電極配線層を形成しているので、アスペク
ト比の大きいコンタクト孔でも電極配線層の断線等を防
止できるのである。
、例えばEB蒸着法などによってコンタクト孔底部に侵
入させた後その表面に平坦化した塗布絶縁膜で被覆し、
コンタクト孔内に第1の金属電極層を選択的に残存させ
てコンタクト孔のかさ上げをし、その後第2の金属電極
層を付着して電極配線層を形成しているので、アスペク
ト比の大きいコンタクト孔でも電極配線層の断線等を防
止できるのである。
(へ)実施例
本発明の一実施例を第1図A乃至第1図りを参照して詳
述する。
述する。
先ず第1図Aに示すように、半導体基板(1)の拡散領
域(2)上に形成したシリコン酸化膜より成る絶縁膜(
3)にコンタクト孔(4)を形成する。絶縁膜(3)上
には周知のレジスト層(5)を付着し、コンタクト孔(
4)上のレジスト層(5)を除去した後、レジスト層(
5)をマスクとして異方性エツチング、例えばRIE(
反応性イオンエツチング)を行い急峻な側面を有するア
スペクト比の大きいコンタクト孔(4)を形成する。な
お絶縁膜(3)は約1〜1.5μmの厚みを想定し、多
層配線の場合は層間絶縁膜にも適用される。
域(2)上に形成したシリコン酸化膜より成る絶縁膜(
3)にコンタクト孔(4)を形成する。絶縁膜(3)上
には周知のレジスト層(5)を付着し、コンタクト孔(
4)上のレジスト層(5)を除去した後、レジスト層(
5)をマスクとして異方性エツチング、例えばRIE(
反応性イオンエツチング)を行い急峻な側面を有するア
スペクト比の大きいコンタクト孔(4)を形成する。な
お絶縁膜(3)は約1〜1.5μmの厚みを想定し、多
層配線の場合は層間絶縁膜にも適用される。
次に第1図Bに示すように、コンタクト孔(4)を含む
絶縁膜(3)上にバリア層(6)を付着し、更にアルミ
ニウムより成る第1の金属電極層<7)を付着する。バ
リア層(6)としてはノンドープのポリシリコン層をL
PCVD法により約500人の厚みに堆積し、その上に
約1μmの厚みのアルミニウムを敢えて側壁被着性の悪
い条件のスパッタやEBi若法により堆積しコンタクト
孔(4)底部へのアルミニウムの侵入を可能としている
。従ってコンタクト孔(4)の底部はアルミニウムの第
1の金属電極層(7)により大部分を埋め、コンタクト
孔(4)上の第1の金属電極層(7)表面はコンタクト
孔(4)の段差に起因して大きくくぼむ、但しバリア層
(6)は塗布絶縁膜としてSOGを用いたとき、そのエ
ツチングのストッパーの働きを有しているので、塗布絶
縁膜としてレジストを用いるときは省略できる。
絶縁膜(3)上にバリア層(6)を付着し、更にアルミ
ニウムより成る第1の金属電極層<7)を付着する。バ
リア層(6)としてはノンドープのポリシリコン層をL
PCVD法により約500人の厚みに堆積し、その上に
約1μmの厚みのアルミニウムを敢えて側壁被着性の悪
い条件のスパッタやEBi若法により堆積しコンタクト
孔(4)底部へのアルミニウムの侵入を可能としている
。従ってコンタクト孔(4)の底部はアルミニウムの第
1の金属電極層(7)により大部分を埋め、コンタクト
孔(4)上の第1の金属電極層(7)表面はコンタクト
孔(4)の段差に起因して大きくくぼむ、但しバリア層
(6)は塗布絶縁膜としてSOGを用いたとき、そのエ
ツチングのストッパーの働きを有しているので、塗布絶
縁膜としてレジストを用いるときは省略できる。
更に第1の金属電極層(7)上にはその表面を平坦化す
るためにSOGあるいはレジストより成る液状の塗布絶
縁膜(8)を約1μmの厚みにスピンオンコートし、加
熱してベーキングする。これにより前述した第1の金属
電極層〈7)表面のくぼみ(9)は充填される。
るためにSOGあるいはレジストより成る液状の塗布絶
縁膜(8)を約1μmの厚みにスピンオンコートし、加
熱してベーキングする。これにより前述した第1の金属
電極層〈7)表面のくぼみ(9)は充填される。
次に第1図Cに示す如く、塗布絶縁膜(8)および第1
の金属電極層(7)を異方性エツチングして、コンタク
ト孔(4)内にのみ第1の金属電極層(7)およびくぼ
み(9)を充填する塗布絶縁膜(8)の一部を残す、即
ち、本工程ではアルミニウムとSOGとのエツチング比
が1:1の異方性エツチングにより、塗布絶縁膜(8)
の上面より均等の厚みだけエツチングし、バリア層(6
)が露出するまでエツチングを継続する。
の金属電極層(7)を異方性エツチングして、コンタク
ト孔(4)内にのみ第1の金属電極層(7)およびくぼ
み(9)を充填する塗布絶縁膜(8)の一部を残す、即
ち、本工程ではアルミニウムとSOGとのエツチング比
が1:1の異方性エツチングにより、塗布絶縁膜(8)
の上面より均等の厚みだけエツチングし、バリア層(6
)が露出するまでエツチングを継続する。
次に第1図りに示す如く、塗布絶縁膜(8)を除去する
が、塗布絶縁膜(8)がSOGの場合、バリア層(6)
が除去時のエツチングストッパーとなり、絶縁膜(3)
を保護する。塗布絶縁膜(8)がレジストの場合では、
絶縁膜(3)の保護は不要である。そして、全面に第2
の金属電極層(10)を約1μmの厚みにスパッタする
。本工程ではコンタクト孔(4)は既に前工程で第1の
金属電極層(7)でかさ上げされているので、約0.5
μm程度の段差に緩和されており、更にコンタクト孔(
4)内に残る第1の金属電極層(7)は周辺が高い階段
状となり、急峻な側面も緩和されている。従って第2の
金属電極層(10)は約0.5μmの段差に対する被着
で良い為、良好なステップカバーリッジが得られ、第1
の金属電極層(7)と断線することなく良好なオーミッ
クコンタクトを実現できる。第2の金属電極層(10)
はその後所定の形状にパターニングされる。
が、塗布絶縁膜(8)がSOGの場合、バリア層(6)
が除去時のエツチングストッパーとなり、絶縁膜(3)
を保護する。塗布絶縁膜(8)がレジストの場合では、
絶縁膜(3)の保護は不要である。そして、全面に第2
の金属電極層(10)を約1μmの厚みにスパッタする
。本工程ではコンタクト孔(4)は既に前工程で第1の
金属電極層(7)でかさ上げされているので、約0.5
μm程度の段差に緩和されており、更にコンタクト孔(
4)内に残る第1の金属電極層(7)は周辺が高い階段
状となり、急峻な側面も緩和されている。従って第2の
金属電極層(10)は約0.5μmの段差に対する被着
で良い為、良好なステップカバーリッジが得られ、第1
の金属電極層(7)と断線することなく良好なオーミッ
クコンタクトを実現できる。第2の金属電極層(10)
はその後所定の形状にパターニングされる。
本発明の他の実施例を第2図Aおよび第2図Bを参照し
て説明する。
て説明する。
本実施例ではアルミニウムと塗布絶縁膜とを選択的に異
方性エツチングするものであり、前述した第1図Aと第
1図Bの工程の後に第2図Aと第2図Bの工程が入り、
第1図りの工程で終了する。なお前述した工程と重複す
る説明は省略する。第1図Bに示す工程の後、第2図A
に示す如く、塗布絶縁膜(8)の異方性エツチングを行
う。
方性エツチングするものであり、前述した第1図Aと第
1図Bの工程の後に第2図Aと第2図Bの工程が入り、
第1図りの工程で終了する。なお前述した工程と重複す
る説明は省略する。第1図Bに示す工程の後、第2図A
に示す如く、塗布絶縁膜(8)の異方性エツチングを行
う。
塗布絶縁膜(8)は表面が平坦なので、マスクなしで表
面から第1の金属電極層(7)表面までRIHにより異
方性エツチングし、コンタクト孔(4)内の第1の金属
電極層(7)のくぼみ(9)にのみ塗布絶縁膜(8)を
残す。
面から第1の金属電極層(7)表面までRIHにより異
方性エツチングし、コンタクト孔(4)内の第1の金属
電極層(7)のくぼみ(9)にのみ塗布絶縁膜(8)を
残す。
次に第2図Bに示す如く、残存する塗布絶縁膜(8)を
マスクとして第1の金属電極層(7)を異方性エツチン
グする。この異方性エツチングはアルミニウムのみを選
択的に行うものであり、バリア層(6)上の第1の金属
電極層(7)を異方性エツチングして除去し、塗布絶縁
膜(8)下にあるコンタクト孔(4)内の第1の金it
極層(7)は残る。
マスクとして第1の金属電極層(7)を異方性エツチン
グする。この異方性エツチングはアルミニウムのみを選
択的に行うものであり、バリア層(6)上の第1の金属
電極層(7)を異方性エツチングして除去し、塗布絶縁
膜(8)下にあるコンタクト孔(4)内の第1の金it
極層(7)は残る。
その後第1図りに示す工程で第2の金属電極層(10)
を付着する。
を付着する。
〈シ)発明の効果
本発明に依れば、アスペクト比の大きい深いコンタクト
孔(4)においても第1の金属電極層(7)でコンタク
ト孔(4)をかさ上げし、第2の金属電極層(10)で
良好なオーミンクコンタクトを得るので、断線のない信
頼性の高い電極配線層を実現できる利点を有する。
孔(4)においても第1の金属電極層(7)でコンタク
ト孔(4)をかさ上げし、第2の金属電極層(10)で
良好なオーミンクコンタクトを得るので、断線のない信
頼性の高い電極配線層を実現できる利点を有する。
また本発明では、従来の如くコンタクト孔の周縁を丸く
だれさせる方法を採らないので、コンタクト孔(4)の
周縁の拡大をせず極めて微細加工に適したコンタクト孔
の形成方法を実現できる利点を有する。
だれさせる方法を採らないので、コンタクト孔(4)の
周縁の拡大をせず極めて微細加工に適したコンタクト孔
の形成方法を実現できる利点を有する。
更に本発明では、塗布絶縁膜(8)および第1の金属電
極層(7)を選択性のある異方性エツチングでも選択性
のない異方性エツチングでもエツチングでき、極めて幅
広い製法を採れる利点を有する。
極層(7)を選択性のある異方性エツチングでも選択性
のない異方性エツチングでもエツチングでき、極めて幅
広い製法を採れる利点を有する。
第1図A乃至第1図りは本発明の−の実施例を説明する
断面図、第2図Aおよび第2図Bは本発明の他の実施例
を説明する断面図、第3図Aおよび第3図Bは従来の製
造方法を説明する断面図である。
断面図、第2図Aおよび第2図Bは本発明の他の実施例
を説明する断面図、第3図Aおよび第3図Bは従来の製
造方法を説明する断面図である。
Claims (4)
- (1)半導体基板上の絶縁膜にコンタクト孔を形成する
工程と、 前記絶縁膜上に第1の金属電極層を付着する工程と、 前記第1の金属電極層上にその表面を平坦化する塗布絶
縁膜を付着する工程と、 前記塗布絶縁膜および第1の金属電極層を異方性エッチ
ングして前記第1の金属電極層を前記コンタクト孔内に
残存する工程と、 前記絶縁膜上に第2の金属電極層を付着し前記第1の金
属電極層とオーミック接触させる工程とを具備すること
を特徴とする半導体装置の製造方法。 - (2)前記第1の金属電極層下にポリシリコン層より成
るバリア層を設ける工程を具備することを特徴とする請
求項1記載の半導体装置の製造方法。 - (3)半導体基板上の絶縁膜にコンタクト孔を形成する
工程と、 前記絶縁膜上に第1の金属電極層を付着する工程と、 前記第1の金属電極層上にその表面を平坦化する塗布絶
縁膜を付着する工程と、 前記塗布絶縁膜を異方性エッチングして前記第1の金属
電極層上面を露出する工程と、 前記コンタクト孔上に残存する前記塗布絶縁膜をマスク
として前記第1の金属電極層を異方性エッチングして前
記コンタクト孔内に第1の金属電極層を残存する工程と
、 前記コンタクト孔内の塗布絶縁膜を除去した後、第2の
金属電極層を付着し且つ前記第1の金属電極層とオーミ
ック接触させる工程とを具備することを特徴とする半導
体装置の製造方法。 - (4)前記第1の金属電極層下にポリシリコン層より成
るバリア層を設ける工程を具備することを特徴とする請
求項3記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32107388A JPH02165630A (ja) | 1988-12-20 | 1988-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32107388A JPH02165630A (ja) | 1988-12-20 | 1988-12-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02165630A true JPH02165630A (ja) | 1990-06-26 |
Family
ID=18128505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32107388A Pending JPH02165630A (ja) | 1988-12-20 | 1988-12-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02165630A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57183052A (en) * | 1981-05-06 | 1982-11-11 | Seiko Epson Corp | Semiconductor |
JPS6197826A (ja) * | 1984-10-18 | 1986-05-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS61124154A (ja) * | 1984-11-20 | 1986-06-11 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-12-20 JP JP32107388A patent/JPH02165630A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57183052A (en) * | 1981-05-06 | 1982-11-11 | Seiko Epson Corp | Semiconductor |
JPS6197826A (ja) * | 1984-10-18 | 1986-05-16 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS61124154A (ja) * | 1984-11-20 | 1986-06-11 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2564474B2 (ja) | 深い導電性フィードスルーの形成方法,および該方法に従って形成されたフィードスルーを含む配線層 | |
US4663832A (en) | Method for improving the planarity and passivation in a semiconductor isolation trench arrangement | |
JPH0821581B2 (ja) | 半導体装置の製造方法 | |
US6177331B1 (en) | Method for manufacturing semiconductor device | |
JPS58182833A (ja) | 集積回路の平面化方法 | |
US5169801A (en) | Method for fabricating a semiconductor device | |
JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
US5354713A (en) | Contact manufacturing method of a multi-layered metal line structure | |
US5851914A (en) | Method of fabricating a metal contact structure | |
JPH02165630A (ja) | 半導体装置の製造方法 | |
JP3835684B2 (ja) | ヴィアホールの形成方法 | |
JPH0346977B2 (ja) | ||
JPH09306992A (ja) | 半導体装置およびその製造方法 | |
JPS59104143A (ja) | 配線の形成方法 | |
JPS6254427A (ja) | 半導体装置の製造方法 | |
JP2659980B2 (ja) | 半導体装置の製造方法 | |
JPH06124944A (ja) | 半導体装置 | |
JPS6072248A (ja) | 半導体装置及びその製造方法 | |
JPH03131030A (ja) | 半導体装置の製造方法 | |
JPH02281622A (ja) | 半導体装置の製造方法 | |
JPS6151918A (ja) | 半導体装置の製造方法 | |
JPH04168723A (ja) | 半導体装置のコンタクトホール形成方法 | |
JPH0774244A (ja) | 半導体装置の製造方法 | |
JPH01273333A (ja) | 半導体装置の製造方法 |