JPS60170977A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60170977A JPS60170977A JP2759384A JP2759384A JPS60170977A JP S60170977 A JPS60170977 A JP S60170977A JP 2759384 A JP2759384 A JP 2759384A JP 2759384 A JP2759384 A JP 2759384A JP S60170977 A JPS60170977 A JP S60170977A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- regions
- etching
- gate
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 230000006698 induction Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
０）産業上の利用分野
本発明は埋込みゲートを有する静電誘導型半導体装置の
製造方法に関する。
製造方法に関する。
初 従来技術
＠１図はこの種の静電誘導型サイリスタを示し、それは
、「電子材料Ｊ１９７８年１２月ＳＩＴ特集号に見られ
る如く周知である。同図にて（１１はアノード電極、（
２）はＰ＋層、（３）はＮ一層、（４）はＰ＋ゲート電
極接続領域、（５）はゲート電極、（６）はＮ＋層、（
７）はカソード電極である。
、「電子材料Ｊ１９７８年１２月ＳＩＴ特集号に見られ
る如く周知である。同図にて（１１はアノード電極、（
２）はＰ＋層、（３）はＮ一層、（４）はＰ＋ゲート電
極接続領域、（５）はゲート電極、（６）はＮ＋層、（
７）はカソード電極である。
斯る構造において、特にそのゲート電極（５）は、図中
点線にて示す如く、Ｎ一層（３）の一部（３ａ）をエツ
チングすることによりゲート電極接続領域（４ａ）ｆｔ
露出し、その露出部に設けられる。埋込みゲート（４）
の深さは、通常約２０／Ｊｍと深いために、接続領域（
４ａ）をエツチング手法により露出させるのであるが、
エツチング量の高精度の制御が難しいことから、ゲート
電極（５）と接続働域（４ａ）との間の接触が必ずしも
良好なものにならなかった。サイリスタにおけるこの様
な状態はゲート抵抗の増大をもたらし、スイッチ特性を
悪くする。
点線にて示す如く、Ｎ一層（３）の一部（３ａ）をエツ
チングすることによりゲート電極接続領域（４ａ）ｆｔ
露出し、その露出部に設けられる。埋込みゲート（４）
の深さは、通常約２０／Ｊｍと深いために、接続領域（
４ａ）をエツチング手法により露出させるのであるが、
エツチング量の高精度の制御が難しいことから、ゲート
電極（５）と接続働域（４ａ）との間の接触が必ずしも
良好なものにならなかった。サイリスタにおけるこの様
な状態はゲート抵抗の増大をもたらし、スイッチ特性を
悪くする。
（ハ）発明の目的
本発明は埋込みゲートへの電極接続を良好に彦し一得る
方法を提供するものである。
方法を提供するものである。
に）発明の構成
本発明の方法は、埋込みゲートを有する静電誘導を半導
体装置のｆｌ！！！造方法において−Ｆ記押込みゲート
の電極接続領域に達することなく、その近くまで半導体
層をエツチングし、該エツチング底面より上記接続領域
に到達する高濃度接続層を拡散により設けることを特徴
とする。
体装置のｆｌ！！！造方法において−Ｆ記押込みゲート
の電極接続領域に達することなく、その近くまで半導体
層をエツチングし、該エツチング底面より上記接続領域
に到達する高濃度接続層を拡散により設けることを特徴
とする。
（ホ）実施例
本実施例は、第２図に示す如く、Ｎ一層（３）中に、埋
込みゲート（４）及び接続領域（４ａ）を形成した後の
エツチング工程に一つの特徴がある。即ち、Ｎ ＠（３
＋の一部（３ａ）を、接続領域（４！Ｌ）Ｋ達すること
なく、その手前約１〜２へ讐してエツチングすることで
ある。０ωはこのときのエツチングマスクとなる２酸イ
ヒシリコン膜であり、その他第１図と同一部分には同一
番号が付されている。
込みゲート（４）及び接続領域（４ａ）を形成した後の
エツチング工程に一つの特徴がある。即ち、Ｎ ＠（３
＋の一部（３ａ）を、接続領域（４！Ｌ）Ｋ達すること
なく、その手前約１〜２へ讐してエツチングすることで
ある。０ωはこのときのエツチングマスクとなる２酸イ
ヒシリコン膜であり、その他第１図と同一部分には同一
番号が付されている。
本実施例の他の特徴は、次いで第３図に示す如く、エツ
チング底面（３ｂ）より接続領域（４ａ）に到達するＰ
型の接続ａｎを拡散により設けることである。＋１２
１は、新たに形成された２酸化シリコン膜で、拡散マス
クとして用いられる。
チング底面（３ｂ）より接続領域（４ａ）に到達するＰ
型の接続ａｎを拡散により設けることである。＋１２
１は、新たに形成された２酸化シリコン膜で、拡散マス
クとして用いられる。
以後、従来と同様にして、第１図の如きＮ＋層（６）、
カソード電極（７）、アノード電極（１）、ゲート電極
（５）が夫々形成される。このとき、エツチング底面１
１））と接続領域（４８）とは高礁度の接続層ａＤによ
り確実に連なっているので、ゲート電極と接続領域（４
ａ）との電気的接続は良好なものとなる。
カソード電極（７）、アノード電極（１）、ゲート電極
（５）が夫々形成される。このとき、エツチング底面１
１））と接続領域（４８）とは高礁度の接続層ａＤによ
り確実に連なっているので、ゲート電極と接続領域（４
ａ）との電気的接続は良好なものとなる。
（へ）発明の効果
本発明によれば、深い位置に埋込みゲートがあっても、
エツチングと高濃度接続層の拡散形成によりゲート電極
と埋込みゲートとの電気的接続状態を確実なものになし
得る。尚本発明はサイリスタに限らず、他の埋込みゲー
トを有する静°屯誘導型半導体装置の製造にも適用され
ることは明らかである。
エツチングと高濃度接続層の拡散形成によりゲート電極
と埋込みゲートとの電気的接続状態を確実なものになし
得る。尚本発明はサイリスタに限らず、他の埋込みゲー
トを有する静°屯誘導型半導体装置の製造にも適用され
ることは明らかである。
第１図は従来例を示す断面図５第２図、第６因は本発明
実施例の一部工程を示す断面図である。 （４）・・・埋込みゲート、（４ａ）・・・デート電極
接続領域、（１１１・・・高濃度接続層。 出願人 三洋電機株式会社 代理人弁理士 佐 野 齢 夫
実施例の一部工程を示す断面図である。 （４）・・・埋込みゲート、（４ａ）・・・デート電極
接続領域、（１１１・・・高濃度接続層。 出願人 三洋電機株式会社 代理人弁理士 佐 野 齢 夫
Claims (1)
- （１） 埋込みグー）ｆ有する静電誘導型半導体装置の
製造方法において、上記埋込みゲートの電極接続領域に
達することなく、その近くまで半導体層をエツチングし
、該エツチング底面より上記接続領域に到達する高濃度
接続層を拡散により設けることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2759384A JPS60170977A (ja) | 1984-02-16 | 1984-02-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2759384A JPS60170977A (ja) | 1984-02-16 | 1984-02-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60170977A true JPS60170977A (ja) | 1985-09-04 |
Family
ID=12225241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2759384A Pending JPS60170977A (ja) | 1984-02-16 | 1984-02-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60170977A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189979A (ja) * | 1989-01-18 | 1990-07-25 | Mitsubishi Electric Corp | 静電誘導型スイッチング素子及びその製造方法 |
| JPH02226775A (ja) * | 1989-02-28 | 1990-09-10 | Komatsu Ltd | 半導体の製造方法 |
-
1984
- 1984-02-16 JP JP2759384A patent/JPS60170977A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02189979A (ja) * | 1989-01-18 | 1990-07-25 | Mitsubishi Electric Corp | 静電誘導型スイッチング素子及びその製造方法 |
| JPH02226775A (ja) * | 1989-02-28 | 1990-09-10 | Komatsu Ltd | 半導体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481287B2 (ja) | 半導体装置の製造方法 | |
| US4766474A (en) | High voltage MOS transistor | |
| JP2739018B2 (ja) | 誘電体分離半導体装置及びその製造方法 | |
| JPH10294463A (ja) | トレンチｄｍｏｓ及びその製造方法 | |
| JPS6145396B2 (ja) | ||
| JPH02302044A (ja) | 半導体装置の製造方法 | |
| JPH09246552A (ja) | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 | |
| JPH11204782A (ja) | 半導体装置およびその製造方法 | |
| JPH11103056A (ja) | 横型ｍｏｓ素子を含む半導体装置 | |
| US4542400A (en) | Semiconductor device with multi-layered structure | |
| JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
| JPS60170977A (ja) | 半導体装置の製造方法 | |
| JP3329973B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5978576A (ja) | 半導体装置およびその製造方法 | |
| JP3371836B2 (ja) | 半導体装置 | |
| JP2918925B2 (ja) | 半導体装置 | |
| JPH0368173A (ja) | 半導体装置 | |
| JP2000223708A (ja) | 半導体装置 | |
| JPH01241854A (ja) | 半導体装置 | |
| JPH05315599A (ja) | 自己消弧型サイリスタおよびその製造方法 | |
| JPS60113461A (ja) | 半導体装置の製造方法 | |
| JPH05315437A (ja) | 半導体装置の製造方法 | |
| JPH0832049A (ja) | 半導体装置 | |
| JPH0758319A (ja) | 横型高耐圧半導体素子 | |
| JP2009016876A (ja) | 半導体要素 |