JPS58171877A - 平坦化ジヨセフソン接合素子の製造方法 - Google Patents

平坦化ジヨセフソン接合素子の製造方法

Info

Publication number
JPS58171877A
JPS58171877A JP58049032A JP4903283A JPS58171877A JP S58171877 A JPS58171877 A JP S58171877A JP 58049032 A JP58049032 A JP 58049032A JP 4903283 A JP4903283 A JP 4903283A JP S58171877 A JPS58171877 A JP S58171877A
Authority
JP
Japan
Prior art keywords
base electrode
photocurable resin
layer
resin pattern
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58049032A
Other languages
English (en)
Other versions
JPH0376597B2 (ja
Inventor
ピ−タ−・ランチヤン・ヤング
ベリ−・エス・ステイン
ジヨン・エドワ−ド・シエフア−ド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sperry Corp
Original Assignee
Sperry Rand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Rand Corp filed Critical Sperry Rand Corp
Publication of JPS58171877A publication Critical patent/JPS58171877A/ja
Publication of JPH0376597B2 publication Critical patent/JPH0376597B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は超伝導ジョセフソン接合素子の新しい製造方法
に関し、特に歩留り並びに回路密度を大幅に改善したジ
ョセフノン接合素子の平坦化法に関する。さらに一般的
には、本発明は集積回路における金属導線を平坦化する
方法に関する。
多くの論文がジョセフソン・トンネル接合素子を製造研
究した結果生じる問題を記載している。
これらの問題のあるものは熱サイクリングに関し、他の
ものはジョセフソン・トンネル接合素子からなる層を形
成する実際の方法に関する。ジョセフソン・トンネル接
合素子の−が形成されるとき、それらの層は一般に真空
蒸着法によって作られる。
真空蒸着法は被覆される部分の上にかなり均一な層を作
ることが知られている。ジョセフソン接合素子はペース
電極とカウンター電極からなりそれらの間にジョセフソ
ン・トンネル接合部分(接点)を有することも周知であ
る。ジョセフソン接合素子を作る望ましい実施態様にお
けるベース電極は最初に基板上に隆起した別個の部分と
して作られる。このベース電極は基板上の高充てん密度
を得るために極めて小さな面積であることが望ましい・
真空蒸着層がこのベース電極の上に形成される際に、そ
れらの層は輪郭(外形)を複製してステツプと呼ばれる
ものを形成する。これまで、ペース電極上に作られる層
は、平滑作用を得るために電気特性の最適化に望ましい
厚さよりも著しく厚く作られた。しかしながら、この平
滑作用は平坦化と混同してはならない。
半導体素子の製造に用いられる従来法の工程はある程度
平滑作用または平坦化を行なうことができる。例えば、
光硬化性樹脂(フォトレジスト)を不規則な表面へ付加
するとき、若干の平滑作用をする濃い光硬化性樹脂を使
用することができる。
そのような光硬化性樹脂層を逐次塗布することによって
、平滑作用は最終的に実質的に平坦化された表面を得る
ことができる。さらに別の例として。
高さが0.2μの不規則突起表面を有する表面の上に濃
い光硬化性樹脂を2μの厚さの単層を塗工することが可
能であった。その光硬化性樹脂は周知の方法で硬化され
、得られた結果は2層0大以内に平坦化された表面であ
った。−の平坦化に利用される場合、使用されたもう1
つの材料はポリアミド酸を含む溶液であって、それは硬
化するとポリアミド層を形成する。絶縁層を作るために
光硬化性樹脂、ポリアミド酸および他の有機物をペース
にした液体を使用することは、操作時に遭遇する極めて
高温のためジョセフソン接合素子には応用できない。前
述の周知の平坦化はいずれも真空蒸着によって@を形成
するときの平坦化に関するものではない。先行技術によ
る平坦化の唯一の周知例は半液体状態で流動する材料を
有することによって達せられる。
ジョセフソン接合素子の層を真空蒸着させながら達せら
れる平坦化法を提供することが極めて望ましい。そのよ
うな平坦化が達せられると、ジョセフソン接合素子集積
回路の歩留りおよび回路密度がかなり改善できる。表面
の不規則(不整)性は線幅を下げるので1層の平坦化は
線幅の制御を良好にする。均一な厚さの層が得られると
電気特性をより制御できる。
本発明の主目的は、ジョセフソン接合素子のペース電極
またはカウンター電極を平坦化する新しい方法を提供す
ることである。
本発明のもう1つの主目的は、従来のジョセフソン接合
素子よりも薄い@を有しかつパサイクリングの影響を受
けないジョセフソン接合素子の製造方法管提供すること
である。
さらに、本発明の他の主目的は、従来得られたものより
も高回路密度そして高歩留りのジョセフソン接合素子用
ベース電極の製造方法を提供することである。
さらに本発明の他の目的は、写真平版分解能を高めトン
ネル接合線に訃ける線幅制御を良好にし。
後者によってウェーハ内およびウェーバカラウェーバへ
の接合部臨界電流をより均一にするところの平坦化法全
提供することである。
さらに本発明の一般的目的は、厚さが均一でキャパシタ
ンス、インダクタンスおよびストリップ・ライン・イン
ピーダンスのような電気パラメーターの制御を良好にさ
せる平坦な層の新しい製造法を提供することである。
本発明のこれらおよび他の目的に従って、シリコン・ウ
ェーハ基板上にペース電極を蒸着するため真空ベル・ジ
ャー装置内に配置されるシリコン基板ウェーハが提供さ
れる。その基板上に別のベース電極を形成させた後、酸
化ケイ素絶縁層の上部およびベース電極の上部が実質的
に平坦化されるように、ベース電極と同じ厚さの酸化ケ
イ素層がベース電極のいずれかの面上に形成される。ト
ンネル接合部を画定するために第2の酸化層が蒸着され
る。トンネル障壁接合部を作り、その上にカウンター電
極を蒸着して平坦化ジョセフソン接合素子を作る。
本発明によって解決される問題を説明する前に。
本明細書における2、うの用語を次のように定義する。
「平坦な表面」とは約1IooX以下の起伏(凹凸)を
有する表面全意味する。
1線幅制御」とは光硬化性樹脂表面上にデザインされた
線幅を写真平版的、に再生する能力を意味する。表面の
不整(でこぼこ)は必ず線幅の制御能を低下させる。精
密な線幅は障壁トンネル接合素子の面積を狭い公差内に
反復させることができる。接合素子の臨界電流は障壁ト
ンネル接合部の面積とトンネル障壁の厚さの関数である
。従って。
良好な線幅制御はウェーハの障壁トンネル接合部におけ
る。及びウェーハからウエーノ・へのより不変的でより
均一な接合部臨界電流をもたらす。
「ステップ」とは半導体または超伝導体素子の層のエツ
ジ(ヘリ)を指し、絶縁層または金属層の上下表面間の
垂直距離(または層の厚さ)を意味する。
本発明は、特に真空蒸着法が採用される半導体素子およ
び超伝導素子に利用できることが理解される。本発明に
おける平坦化法は、平坦でない表面に伴う問題がより深
刻で重大であるのでジョセフソン接合超伝導素子に関し
て説明する。
そのような素子における線幅制御の不足は回路密度を下
げ、さらに電気特性の反復能(再現性)を下げる。
そのような素子において、鋭いステップが生じる所では
、その鋭いステップ上の絶縁層が割れてベース電極とカ
ウンター電極間の短絡をもたらす。
そのような素子におけるカウンター電極はベース電極と
絶縁層の上に作られる、そして鋭いステップが生じる所
では、カウンター電極自身に割れが入ってカウンタ電極
の不連続性を導き、その結果素子の破損をもたらす。
半導体素子のいずれの層にセける鋭いステップも割れや
すい応力点を発生するのみならず、金属層における電気
泳動をもたらしかつ促進する。導線における電気泳動は
早期破損をもたらす。
そのような素子において、下層、にある一番端のステッ
プをなめらかにするためにしばしば蒸着層の厚さを増す
必要がある。薄膜層は厚膜層よりも大きな応力に耐えう
ろことが知られている。
第1図は代表的な先行技術によるジョセフノン接合素子
の拡大横断面正面図である。ウェーハ10はその上に層
が付加される基板である。ジョセフソン接合素子用のウ
エーノ・10は、最上表面に熱成長した酸化ケイ素の非
多孔質層を有する高純度の平坦なシリコン・ウェーハか
らなることが望ましい。そのようなウェーハ10は先行
技術において周知である。典型的に、そのようなウェー
ハは厚さが10ミル(約α025cIn)で直径が2〜
5インチ(約5〜12.7 cm )である。ベース電
極11は典型的に鉛合金またはニオブから作られかつ真
空蒸着によって作製される。そのような層は約200O
Aの厚さが望ましい。ベース電極の上には、小領域が隔
離され、その上に障壁トンネル接合部12が望ましくは
高周波酸化によって作られる。そのような障壁トンネル
接合層は、部分的にベース電極層の中へそして部分的に
ベース電極層の上に約1IoKの厚さに作られる。酸化
ケイ素層1うはベース電極11のステップ111の上に
作られるそして障壁トンネル接合素子12を除くベース
電極上をおおう。典型的な、酸化ケイ素層15の厚さは
約3000λの厚さである。壁またはステップ15は実
質的に直線で形が急勾配であるが。
一方壁16はステップ上になめらかな輪郭に作られる。
しかしながら、直線17で示すようにステップの最上部
となめらかな輪郭の半径との距離は実質的に3oooX
以下であって、応力集中が破損をもたらしうる部分を作
っている。酸化ケイ素層15を所望の面積の基板10お
よびベース電極11の上に蒸着した後、カウンター電極
1gを第1図に示す表面全体に蒸着する。しかしながら
カウンター電極18は内部に障壁トンネル接合部12へ
接続させることだけが必要な所定の、NOターンを有し
うろことが理解される。カウンター電極18は約uoo
oXの厚さで鉛合金またはニオフ。
のような超伝導材料で作ることが望ましい。カウンp−
電極IBk作った後、ジョセフソン接合素子はペース電
極11とカウンター電極18の間にはさまれたトンネル
障壁接合部12によって表わされる。ベース電極11と
カウンター電極18へ連結されたリード線(図示せず)
はジョセフソン接合素子を回路へ接続さす手段を提供す
る。ジョセフソン接合素子を保護するために、カウンタ
ー電極18の上に不動態化層19を付加するO不動態化
層1つは酸化ケイ素から作ることが望ましく、N、そし
て先行技術においては約20. OOO久の厚さに作ら
れる。従来のジョセフソン接合素子においては、トンネ
ル障壁接合部12上の臨界ステップにおいて距離Sa′
t−得るために、T、で示すカウンター電極iffの厚
さは高さHt より大きく作らなければならないことが
わかる。後述のように。
カウンター電極18の厚さは所望の値より厚く作られる
。それは層により熱サイクリングを受けやすくさせ、ま
たカウンター電極材料の結晶粒度を大きくさせる傾向が
あり、それはまた層を熱サイクリングのため障壁12に
おける破損をより受けやすくさせる。後述のように、不
動態化層1つも輪郭22で示すように最上表面21をス
テップ15の上になめらかにするために最適の厚さより
厚く作られる。
第2図は1本発明による表面平坦化法を採用した望まし
い実施態様のジョセフソン接合素子の拡大横断面を示す
。ウエーノ1うOはウエーノ・10と同一、そしてベー
ス電極51もベース電極11と同一である。障壁トンネ
ル接合部52も第1図の障壁トンネル接合部12に関し
て前述したように作られる。酸化ケイ素絶縁層55は、
ステップ14と同一のステップラ4の上に作られたとし
ても全厚さがわずか約2600′にであるように作られ
る。
絶縁トンネル接合部ステップ55の高さがかなり低くな
り1点36で示す絶縁ペース電極ステップ16は実質的
に排除されている。従って、線17で示した先行技術に
おいて生じたようなステップ上に応力線の集中はない。
障壁トンネル接合部う2の形成後、カウンタ一層を絶縁
層上に作った後。
この電極う8に最適で最も望ましい厚さであるわずか約
20004の厚に作られる。ベース電極の最上表面21
iがなめらかな輪郭23i有しても、それは、厚さT2
および高さH3がかなり減少してもなお前のように同一
またはかなり大きな分離Sz’t”維持する。さらに、
不動態化層3つの厚さはわずか約5oooXに作られる
。この厚さは電気特性および応力集中の低下に最も望ま
しい値である。不動態化層59の最上表面26の輪郭は
実質的になくなるが、そのような輪郭が生じうることを
説明するために誇張して示しである。後で詳細ニ論する
ように、ジョセフソン接合素子層の厚さは、@記の割れ
および電気的な破損をもたらす応力集中点を実質的に排
除しながら最も望ましい厚さに最適化された。
第5図は第2図に示した望ましい実施態様のジョセフソ
ン接合素子作製における一連のステップの最初のものを
示す。ウエーノ・または基板50はその上に完全で均一
な層であるベース電極材料51を付加して示されている
。ペース電極材料51の上には矩形の光硬化性樹脂パタ
ーン41がある。
その光硬化性樹脂パターンは、完全な層を塗布してパタ
ーン41だけが残るように光硬化性樹脂を処理すること
によって作られることが理解される。
この点で光硬化性樹脂の輪郭形状を得るのに特別な新し
い方法は採用されていない。
第4図は、ベース電極材料51を等友釣に腐食して光硬
化性樹脂の下側にアンダーカット・レンジ(出張り)l
I2を設けた後の同一光硬化性樹脂パターン141を示
す。等友釣腐食は丸味を帯びた輪郭をもたらすことは良
く知られているけれども。
ペース電極材料51側面の傾斜した形+43は模式的に
直線で示しである。説明する層の厚さはベース電極51
および光硬化性樹脂パターンの幅に比べて薄いので、こ
れを適当な斜視図で示すことは不可能である。ベース電
極51をアンダーカット・レンジl+2’i作るように
成形した後においてのみ。
酸化ケイ素層33Aは真空蒸着によって付加される。第
5図に示す真空蒸着した酸化ケイ素層35Aは露出ウェ
ーハ表面50をカバーし、アンダーカット輪郭143に
示したベース電極51の側面に充てんされている。酸化
ケイ素層35Aをベース電極51と同じ高さに作る代り
に1層35Aは光硬化性樹脂+81の出張り42を露出
すべく約400kまで薄くして間隙14イを残すように
作られる。
酸化ケイ素層35Aの厚さは光硬化性樹脂パターン41
の上に形成されその側面に沿っても形成されるが、隙間
部LIF1KFi形成されない、従って光硬化性パター
ン111の周囲全体に酸化ケイ素材料の不連続性(中断
)を作る。後で詳細に説明する望ましい実施態様におい
て、隙間I+4の厚さは、溶媒が隙間に入って出張り1
12に達し光硬化性樹脂パターン141を確実に溶解す
るために光硬化性樹脂111の周囲に隙間IIIIが完
全に存在するのに必要な厚さだけ必要である。パターン
lj1およびパターン41の上の酸化ケイ素が除去され
るこの工程はリフト・オフ法として知られている。
第6図は、パターン141およびその上の酸化ケイ素層
33A’iリフト・オフ法によって除去した後の第5図
の構造を示す。光硬化性樹脂LL’i除去した後、障壁
接合部を画定するために新しい(または第2の)きのこ
型の光硬化性樹脂パターンli5が付加される。きのこ
形光硬化性樹脂ノヤーンは周知であって図示の望ましい
実施態様においては5000¥〜l 0.00 OAの
厚さでおる。この厚さは、後述のように先行技術におい
て必要な値より薄い。きのこ形光硬化性樹脂パターン4
5を作った後、今度は第2の酸化ケイ素層538t−蒸
着することができる。層33Bの厚さは点線1i6で示
すが、2つの層5うAと55Bは260.OA厚さの連
続層として作る。第2の酸化ケイ素層33はわずかxo
ooXの厚さが望ましく、露出されるパターン側面を残
してきのこ形光硬化性樹脂パターン115の上にできる
。ステップ54上の輪郭56は図面では誇張して示され
ている。+40OAの隙間を採用した望ましい実施態様
のジョセフソン接合素子におけるこの輪郭はなめらかで
200にの高さ以下である。輪郭(外形)う6の平滑化
およびこの点における工程の実質的な省略は酸化ケイ素
層5うの最上部において(接合部32を除く)実質的に
平らな表面L17′ftもたらす。
第7図は、きのこ形光硬化性樹脂パターン115および
その上の酸素ケイ素層33Br除去して、酸化ケイ素絶
縁層33の表面+47の上に第5の光硬化性樹脂パター
ンを塗布した後の部分的に完成したジョセフソン接合素
子を示す。光硬化性パターンLi8の内部レンジ(縁ま
たは出張り)119−は、適当なリフト・オフ輪郭を提
供するきのこ形パターン1$5に応用したものと同じ方
法によって作られる。今度は2つのレンジが、後の工程
で蒸着されるカウンター電極の幅およびライン・パラメ
ーターを決める穴51の境界を画定する。カウンター電
極全蒸着する前に、系(装置)に酸素を導入し、高周波
酸化によってベース電極51の上に障壁トンネル接合部
52が作られる。前述のように。
障壁トンネル接合部う2はベース電極31の中へ部分的
にそしてベース電極う1の上に部分的に作られる。部分
完成のジョセフソン接合素子を真空室系から移動するこ
となく、今度は真空蒸着工程を継続してカンタ−電極を
蒸着することができる。
第8図は、カウンター電極58Aを真空蒸着法によって
蒸着した後の第7図と同じ構造を示す。
光硬化性樹脂パターンlISの輪郭は穴側面1j9より
も上部が狭い、それはカウンター電極を光硬化性樹脂パ
ターン48の縁ヰ9に触れることなく作られる。カウン
ター電極38Aは、種類の異なる金属の一連の層として
作り1次に焼鈍して均一な合金にするか、或いは合金ま
たは純粋な材料として蒸着することができる。例えば、
ベース電極31とカウンター電極5gA’i作る望まし
い方法は鉛。
金、インジウムおよびビヌマヌの層を所望の組合せで付
加することである。所望の層を所望の厚さに付加した後
、これらのベース電極31とカウンター電極う8は、周
知のように焼鈍して均一な電極材料にする。カウンター
電極3gAを作った後、光硬化性樹脂パターンlIBと
その上のカウンター電極58Aはリフト・オフ法によっ
て除去される。
第9図は、光硬化性樹脂パターンqs’を除去してその
上に不動態化層5つを蒸着した後での第8図に示した部
分完成のジョセフソン接合素子を示す。平坦化した望ま
しい実施態様のジョセフソン接合素子における不動態化
層59は500 OAの厚さに作られ、従来の素子に必
要な2’O,0OOAの厚さではなかった。望ましい実
施態様のジョセフソン接合素子はベース電極51上に誇
張したステップ31ii示す。カウンター電極38Aは
ベース電極う1と同じ淳さに作られ、真空蒸着の結果と
して急勾配52も含む。ステップ52は先行技術のステ
ップ15のように高くないから、不動態化層3つは1表
面26がカウンター電極38Aの上にかなりの平滑作用
を有してカウンター電極応力線55に沿って住じる応力
集中を低下させることを保証するため先行技術において
作られる程厚く作る必要はない。さらに、障壁トンネル
接合部う2に対向する輪郭25は平滑でないとかなり減
じる。第2図と第9図に示すジョセフソン接合素子は第
9図の最端ステップ52を説明するために異なって示さ
れている。カウンター電極38Aの側面における最端ス
テップ52でも、不動態化層う9の厚さを薄くして応力
を減じ電極を潜在的な腐食雰囲気にさらす割れを防ぐこ
とができる。
さて、第10図と第11図は、第2図〜第9図に関して
これまでに説明した望ましい実施態様法ステップの改良
の説明に用いる。第う図に示した光硬化性樹脂パターン
41(これはベース電極材料う1の連続層に塗布された
もの)が、以下に説明する方法によって実質的に同一の
ベース電極51を形成するために改良される。酸化ケイ
素層33の一部分を露出する。穴511f、設けるべく
、光硬化性樹脂パターン1IIAが酸化ケイ素層55C
の上に塗布される。第10図において、光硬化性樹脂パ
ターン++1Aの穴5ヰを介したプラズマ・エンチング
によって酸化ケイ素層33Cにベース電極穴55を形成
させる。アンダーカット・レッジ1+2A’i設けるべ
くベース電極穴55を作った後、そこに光硬化性樹脂パ
ターンを残し、前述のべ一ヌ電極材料の真空蒸着によっ
て穴の中にベース電極31B′1に作る。ベース電極3
1Bの蒸着はまたベース電極材料を光硬化性樹脂の上お
よび光硬化性樹脂パターン41Aの側□面のヘシに蒸着
させる。
隙間lII+がベース電極31Bの最上面上に設けられ
る限り、溶媒をレッジ182Aにおける光硬化性樹脂パ
ターン1jlAの下側へ導入することができる。前述の
改良法によってベース電極31 B’i作った後、望ま
しい実施態様の第5図の後で必要な工程と同じ工程を行
って実質的に同等のジョセフソン接合素子を作る。すな
わち、光硬化性パターン41Aとその上の材料31B’
iはがして、べ一ヌ電極の最上部と隣接して蒸着された
酸化ケイ素層からなる平坦化表面を残す。
以上説明した望ましい実施態様および改良実施態様にお
いて、基板う0はその上に蒸着すべき材の基板う0をオ
フセットして、材料が光硬化性樹脂パターンlj1.A
IIAのレッジl12.1J2Aの下側へ蒸着された完
全に充てんされてベース電極31.31Bに実質的に平
らな表面を確実に提供するように回転式プラットホーム
に装着した。
以上、応力状態が最も厳しいジョセフソン接合素子のベ
ース電iを平坦化する方法の望ましい実施態様を説明し
たが、同じ方法の工程全第10図および第11図に関し
て記載説明した改良型ジョセフソン接合素子に応用でき
ることが理解される。
さεに、真空室系内において真空蒸着工程を行いながら
平坦化する新奇工程がジョセフソン接合素子のカウンタ
ー電極および他の層にも応用できることを理解すべきで
ある。全ての無機金属または半導体素子の絶縁層が平坦
化される。集積回路は著しく小型化され高密度パターン
をもって作られるようになってきたから、本発明による
平坦化法はウェーハ上に作られる個々゛の素子の歩留り
の向上、また種々のウェーハ上に作られる素子の電流特
性の一貫性および均一性の改善に採用される。
【図面の簡単な説明】
第1図は代表的な先行技術のジョセフソン接合素子の拡
大横断面略図、第2図は本発明による望ましい実施態様
のジョセフソン接合素子の拡大横断面略図。第5図は、
上にベース電極材料層を有する基板ウェーハと、上にベ
ース電極を画定する代表的な光硬化性樹脂パターンの拡
大横断面略図。 第4図は、光硬化性樹脂パターンで被覆されないべ一ヌ
電極材料のかなりの部分を腐食除去した後における光硬
化性樹脂パターンの拡大横断面略図。 第5図は、酸化ケイ素絶縁層蒸着後に第4図の光硬化性
樹脂パターンを被覆したベース電極の拡大横断面略図。 第6図は、光硬化性樹脂リフト・オフ・パターンを除去
しトンネル障壁接合部分の上に第2のきのこ形光硬化性
樹脂パターンを塗布した後、およびその上に第2の酸化
ケイ素絶縁層を蒸着した後における第5図のベース電極
の拡大横断面略図。第7図は、第5の光硬化性樹脂パタ
ーンの蒸着後にトンネル障壁接合部を形成した後に一ヌ
電極の拡大横断面略図。第8図はカウンター電極材料蒸
着後における第7図の構造体の拡大横断面略図。第9図
は第5の光硬化性樹脂パターンの除去および絶縁不動態
化層の蒸着後における第8図のジョセフソン接合素子構
造体の拡大横断面略図。第10図は、酸化ケイ素層内に
ベース電極穴を腐食するためその酸化ケイ素層の上に塗
布したもう1つの光硬化性樹脂パターンの拡大横断面略
図。第11図はベース電極の穴におよび光硬化性樹脂パ
ターンの上にベース電極材料を蒸着した後における第1
0図の構造体の拡大横断面略図。 1

Claims (1)

  1. 【特許請求の範囲】 L 次の(a)〜(plの工程からなる隆起ベース電極
    を有する平坦化ジョセフノン接合素子の製造方法。 (al  実質的に非多孔性の絶縁基板を設ける工程。 (bl  真空室内で前記基板の上にベース電極材料の
    均一層を蒸着する工程、 (C)  前記ベース電極層の上にベース電極領域を画
    定する光硬化性樹脂パターンを塗布する工程、 (d)  前記ベース電極材料を腐食除去して、光硬化
    性樹脂パターンの下側にレンジ・アンダーカットを有す
    る別個の傾斜隆起ベース電極を残す工程、 (e)  前記基板を真空室に入れて平坦化絶縁材料源
    から予め決めた角度に配置する工程、(f)  前記光
    硬化性樹脂パターンのレンジの下側の前記傾斜隆起ベー
    ス電極の側面に接続し前記基板上に均一層を形成する平
    坦化絶縁層を蒸着し、前記基板上の該平坦化絶縁−と前
    記光硬化性樹脂パターン上の該平坦化絶縁層の間に間隙
    を残す工程。 (gl  前記光硬化性樹脂パターンのレンジ下側の前
    記間隙金倉して液体溶媒を導入することによって、前記
    平坦化絶縁層被覆光硬化性樹脂パターン全溶解する工程
    。 (h)  前記均一平坦化絶縁層内で平坦化され露出さ
    れた前記傾斜隆起ベース電極を残して、残っている光硬
    化性樹脂パターンおよび平坦化絶縁@を除去する工程。 fl)トンネル障壁接合部分が形成される前記ベース電
    極の一部分の上にきのこ形の単離光硬化性樹脂領域を提
    供するため第2の光硬化性樹脂パターンを塗布する工程
    。 (j)  平坦化層および前記光硬化性樹脂パターンの
    上にバイア絶縁層を蒸着する工程、(k)前記きのこ形
    光硬化性樹脂パターンを溶解する工程、 (1)前記バイア絶縁層内の前記トンネル障壁接合部分
    にバイア穴を残して、残っている光硬化性樹脂パターン
    およびその上に被覆されたバイア絶縁層を除去する工程
    。 (m)  前記バイア絶縁層の上に開口カウンター電極
    部分を画定する第5の光硬化性樹脂パターンを塗布する
    工程。 (n)  前記バイア穴の下部の露出ベース電極材料を
    酸化してトンネル障壁接合部分を形成する工程、 (0)前記第5の光硬化性樹脂パターンの前記開口カウ
    ンター電極部分にカウンター電極材料を蒸着する工程。 (p)2つの電極およびそれらの間のトンネル障壁接合
    部分からなる平坦化ジョセフソン接合素子を残して、前
    記第5の光硬化性樹脂パターンを除去する工程。 2、 次の(a)〜(p)の工程からなる隆起ベース電
    極を有する平坦化ジョセフソン接合素子の製造方法。 (a)  実質的に非多孔性の絶縁基板を設ける工程。 (b)  真空室内で前記基板の上に絶縁材料の均一層
    を蒸着する工程、 (C)  前記ベース電極層の上にベース電極領域を画
    定する光硬化性樹脂パターンを塗布する工程。 (dl  光硬化性樹脂パターン部分の下にレンジ・ア
    ンダーカッIf有する別個の傾斜ベース電極穴を残して
    前記絶縁材料の部分を腐食除去する工程、 (e)  前記基板を真空室に入れてベース電極材料源
    から予め決めた角度に配置する工程。 (fl  前記傾斜絶縁の側面に接続する前記基板の均
    一層を形成するベース電極材料を、前記基板上の該ベー
    ス電極材料と前記光硬化性樹脂パターン上の該ベース電
    極材料の間に間隙を残して前記光硬化性樹脂パターンの
    前記レンジの下側の穴にベース電極材料を蒸着する工程
    。 (gl  前記光硬化性樹脂パターンのレンジの下側の
    前記間隙を介して液体溶媒を導入することによって、前
    記ベース電極材料被覆光硬化性樹脂パターンを溶解する
    工程、 (h)  前記均一絶縁材料層内で平坦化され露出され
    た前記傾斜隆起ベース電極の頭部を残して、残っている
    光硬化性樹脂パターンとその上の前記ベース電極材料を
    除去する工程。 (1)トンネル障壁接合部分が形成される前記ベース電
    極の一部分の上にきのこ形の単離光硬化性樹脂領域を提
    供するため第2の光硬化性樹脂パターンを塗布する工程
    。 O)平坦化層および前記第2の光硬化性樹脂パターンの
    上に第2のバイア絶縁層を蒸着する工程、 (k)前記きのこ形光硬化性樹脂パターンを溶解する工
    程。 (1)前記バイア絶縁層内の前記トンネル障壁接合部分
    にバイア穴を残して、残っている光硬化性樹脂パターン
    とその上に被覆されたバイア絶縁層を除去する工程。 (ml  前記バイア絶縁層上に開口カウンター電極部
    分を画定する第5の光硬化性樹脂パターンを塗布する工
    程。 (n)  前記バイア穴の下部に露出ベース電極材料を
    酸化してトンネル障壁接合部分を形成する工程、 (o)  前記第5の光硬化性樹脂パターンの前記開口
    カウンター電極部分にカウンター電極材料を蒸着する工
    程。 (p)2つの電極およびそれらの間のトンネル障壁接合
    部分からなる平坦化ジョセフンン接合素子を残して、前
    記第うの光硬化性樹脂パターンを除去する工程。
JP58049032A 1982-03-26 1983-03-25 平坦化ジヨセフソン接合素子の製造方法 Granted JPS58171877A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/362,578 US4418095A (en) 1982-03-26 1982-03-26 Method of making planarized Josephson junction devices
US362578 1999-07-28

Publications (2)

Publication Number Publication Date
JPS58171877A true JPS58171877A (ja) 1983-10-08
JPH0376597B2 JPH0376597B2 (ja) 1991-12-05

Family

ID=23426651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58049032A Granted JPS58171877A (ja) 1982-03-26 1983-03-25 平坦化ジヨセフソン接合素子の製造方法

Country Status (5)

Country Link
US (1) US4418095A (ja)
EP (1) EP0090612B1 (ja)
JP (1) JPS58171877A (ja)
CA (1) CA1190648A (ja)
DE (1) DE3380106D1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3370901D1 (en) * 1982-05-31 1987-05-14 Nec Corp Method of producing josephson tunnel barrier
JPS63234533A (ja) * 1987-03-24 1988-09-29 Agency Of Ind Science & Technol ジヨセフソン接合素子の形成方法
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US8906760B2 (en) 2012-03-22 2014-12-09 Tokyo Electron Limited Aspect ratio dependent deposition to improve gate spacer profile, fin-loss and hardmask-loss for FinFET scheme
KR101644732B1 (ko) * 2012-04-11 2016-08-01 도쿄엘렉트론가부시키가이샤 Finfet 방식용 게이트 스페이서 프로파일, 핀 손실 및 하드 마스크 손실 개선을 위한 종횡비 종속 성막
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
CN105633268B (zh) * 2015-12-31 2019-04-05 中国科学院上海微系统与信息技术研究所 一种超导电路结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688384A (en) * 1979-12-20 1981-07-17 Hitachi Ltd Manufacture of josephson junction element

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1384028A (en) * 1972-08-21 1974-02-12 Hughes Aircraft Co Method of making a semiconductor device
NL7412383A (nl) * 1974-09-19 1976-03-23 Philips Nv Werkwijze voor het vervaardigen van een in- richting met een geleiderpatroon.
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
JPS5819129B2 (ja) * 1975-12-10 1983-04-16 株式会社東芝 ハンドウタイソウチノ セイゾウホウホウ
FR2392495A1 (fr) * 1977-05-25 1978-12-22 Radiotechnique Compelec Procede de realisation de dispositifs semi-conducteurs a reseau de conducteurs mono ou multicouche et dispositifs ainsi obtenus
US4129167A (en) * 1977-07-18 1978-12-12 General Electric Company Nb3 Ge superconductive films grown with nitrogen
US4218532A (en) * 1977-10-13 1980-08-19 Bell Telephone Laboratories, Incorporated Photolithographic technique for depositing thin films
US4224361A (en) * 1978-09-05 1980-09-23 International Business Machines Corporation High temperature lift-off technique
JPS5588382A (en) * 1978-12-27 1980-07-04 Fujitsu Ltd Preparation of tunnel junction type josephson element
US4339305A (en) * 1981-02-05 1982-07-13 Rockwell International Corporation Planar circuit fabrication by plating and liftoff

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688384A (en) * 1979-12-20 1981-07-17 Hitachi Ltd Manufacture of josephson junction element

Also Published As

Publication number Publication date
JPH0376597B2 (ja) 1991-12-05
CA1190648A (en) 1985-07-16
US4418095A (en) 1983-11-29
EP0090612A3 (en) 1986-10-15
EP0090612A2 (en) 1983-10-05
DE3380106D1 (en) 1989-07-27
EP0090612B1 (en) 1989-06-21

Similar Documents

Publication Publication Date Title
JPS5828736B2 (ja) 平坦な薄膜の形成方法
JPH0360055A (ja) 集積回路の製造方法
US4437227A (en) Method of making improved tunnel barriers for superconducting Josephson junction devices
US20040087039A1 (en) Two-step magnetic tunnel junction stack deposition
JPS58171877A (ja) 平坦化ジヨセフソン接合素子の製造方法
US7432205B2 (en) Method for controlling polishing process
JPS63150940A (ja) 基板上に複数の素子を間隔をおいて形成するための方法
JPH0580140B2 (ja)
JPH0228923A (ja) 半導体装置の製造方法
JPS5877016A (ja) 薄膜磁気ヘツドの製造方法
JPS61156509A (ja) 薄膜磁気ヘツドのコイルの製作法
JP2517479B2 (ja) 薄膜磁気ヘッドの製造方法
JPS59104718A (ja) 薄膜磁気ヘツドの製造方法
JPS5979585A (ja) ジヨセフソン接合素子とその製造方法
JPH05182135A (ja) 薄膜磁気ヘッド及びその製造方法
JPS61206242A (ja) 半導体装置の製造方法
JPH06342507A (ja) 薄膜磁気ヘッド基板の製造方法
JPS62224937A (ja) 凹部埋め込み方法
JPS639660B2 (ja)
JPH0691051B2 (ja) 半導体素子の製造方法
JPS6116549A (ja) 半導体装置の製造方法
JPS60143414A (ja) 薄膜磁気ヘツドの製造方法
JPS6332713A (ja) 薄膜磁気ヘツドの製造方法
JPH01283946A (ja) 多層配線構造の形成方法
JPS5857612A (ja) 薄膜磁気ヘツドの製造方法