JP2007531981A - 信頼性向上のための半導体デバイスのパッケージング - Google Patents

信頼性向上のための半導体デバイスのパッケージング Download PDF

Info

Publication number
JP2007531981A
JP2007531981A JP2006520255A JP2006520255A JP2007531981A JP 2007531981 A JP2007531981 A JP 2007531981A JP 2006520255 A JP2006520255 A JP 2006520255A JP 2006520255 A JP2006520255 A JP 2006520255A JP 2007531981 A JP2007531981 A JP 2007531981A
Authority
JP
Japan
Prior art keywords
package
radiation
shielding
integrated circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006520255A
Other languages
English (en)
Other versions
JP4795948B2 (ja
Inventor
ジャネット パターソン，
Original Assignee
マックスウェル テクノロジーズ， インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マックスウェル テクノロジーズ， インク filed Critical マックスウェル テクノロジーズ， インク
Publication of JP2007531981A publication Critical patent/JP2007531981A/ja
Application granted granted Critical
Publication of JP4795948B2 publication Critical patent/JP4795948B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

複数のパッケージ層、複数のパッケージ層へ結合された放射線遮へい蓋またはベースを含み、回路ダイが、回路ダイの全許容線量よりも多い放射線量から遮へいされる高信頼性放射線遮へい集積回路デバイス。高信頼性応用で使用される集積回路デバイス。集積回路デバイスは、高度に信頼できるように設計され、放射線、機械力、熱への露出、または化学的汚染に起因して集積回路ダイが故障するか信頼性を失わないように、集積回路ダイを保護する。

Description

本発明は、一般的には集積回路に関する。更に具体的には、限定的ではなく、本発明は、放射線、例えば電離放射線から集積回路を遮へいすることを含む高信頼性集積回路パッケージングに関する。
集積回路デバイスが使用される様々な応用は、消費者用の応用では普通に存在しない集積回路デバイスを要求する。例えば、宇宙衛星の応用では、多くの場合、集積回路ダイの全許容線量を超過する放射線量へ集積回路ダイを露出させる結果となるレベルで、宇宙環境に電離放射線が存在する。その結果、集積回路ダイは損傷を受けるか、不適正なパフォーマンスを示し、例えばパラメータ性能にドリフトを生じるか機能しなくなる。こうして、集積回路デバイスは信頼できないものとなる。
更に、集積回路デバイス内の過剰な熱の蓄積は、集積回路ダイの温度動作範囲を超える温度で集積回路ダイを動作させる結果となり、これは転じて集積回路ダイに損傷を与えるか、例えば誤りを生成して、集積回路ダイの信頼できない性能を生じる可能性がある。
同時に、宇宙へ送られる集積回路デバイスは、地球からの宇宙船発射、宇宙内の展開、および可能性として一度展開された後のインパクト関連外傷に対して生き残るため、十分ロバストでなければならない。結果として、宇宙で使用される集積回路デバイスは、集積回路ダイの全許容線量を超過する電離放射線へ集積回路ダイを露出させないメカニズムを提供するか、そのようなメカニズムと組み合わせて使用されなければならないだけでなく、集積回路ダイの温度をその温度動作範囲内に維持するメカニズムを提供するか、そのようなメカニズムと組み合わせて使用されなければならず、同時に、集積回路パッケージの機械的ロバストネスを維持または増加しなければならない。
宇宙へ送られる集積回路デバイスの他の重要な態様は、そのような集積回路デバイスが、地球から宇宙、例えば地球の軌道へ発射される集積回路デバイスに固有の重量制限を満たすように十分軽量でなければならないことである。したがって、集積回路ダイの全許容線量を超過する電離放射線へ集積回路ダイが露出されないようにするメカニズムの必要性、集積回路ダイの温度をその動作範囲内に維持するメカニズムの必要性、および機械的ロバストネスの要件に対処するに当たり、宇宙環境で使用される集積回路デバイスは軽量でなければならない。
したがって、多くの放射線環境では、集積回路ダイは信頼性をもって機能するために放射線から遮へいされなければならない。例えば、前述したように、宇宙環境では、集積回路ダイは、例えば電離放射線から遮へいされなければならず、さもなければ回路は信頼性をもって機能することはできない。更に、集積回路ダイは、例えばＸ線から遮へいされる必要がある。Ｘ線は回路ダイを損傷し、回路ダイの故障または信頼できない機能の原因となる。宇宙環境では、点検修理、例えば故障したか信頼性を失った部品の取り替えは非常にコストがかかるか、全く不可能である。したがって、宇宙環境で使用される集積回路ダイは、信頼性をもって機能するため電離放射線およびＸ線放射の１つまたは双方から遮へいされなければならない。
常に、宇宙のような高放射線環境で使用するため集積回路ダイをパッケージするとき、パッケージのサイズおよび重量は、宇宙発射における固有の重量制限、および重量と電子回路デバイスがさらされる慣性機械力との関係に起因して、大きな関心事となる。したがって、非常にかさばるか重い集積回路デバイスは、集積回路デバイスが使用されるシステムの発射にコストをかけるだけでなく、多分もっと重要なことに、集積回路デバイスの信頼性を減少する。例えば、集積回路デバイス内のはんだ継手、例えば集積回路デバイスを回路基板へ接続するはんだ継手、または集積回路デバイス・パッケージの蓋を固定するはんだ継手に、部品の重量が多くの応力を生じるので、集積回路デバイスは信頼性を失うかも知れない。したがって、集積回路デバイスの重量の減少は、集積回路デバイスを軽くしてシステムの重量を減少するだけでなく、はんだ継手に少ない応力を生じさせて、集積回路デバイス、およびそれが使用されるシステムの信頼性を増加させることで、集積回路デバイスの利点となる。
これまで、マルチチップ・モジュールは、パッケージおよび単層集積回路デバイス・パッケージ内の複数集積回路ダイを含む集積回路デバイスを提供した。マルチチップ・モジュールは、そのパッケージの内部、外部、または双方でマルチチップ・モジュール内の複数集積回路ダイの最も敏感なものを遮へいする十分な遮へい材料を必要とする。それは、マルチチップ・モジュール内の最も敏感な集積回路ダイの信頼性を確保するためである。この遮へい量を有効にするために必要な遮へい材料の量は、以下で詳細に説明するように、許容できないほどの重い重量を生じるだけでなく、許容できないほどの高いコストを生じる。
更に、マルチチップ・モジュール（またはシングルチップ集積回路デバイス）内の外部遮へい材料の量は、特に集積回路デバイスが、敏感な集積回路ダイおよび／または厳しい宇宙環境のために設計されるとき、集積回路パッケージの蓋と集積回路パッケージの側壁またはベースとの間で実現される気密封止の首尾一貫性を大きく減少する。必要となる遮へい材料の量、例えば厚さが大きくなるにつれて、蓋と側壁またはベースとの間で気密封止を達成する製造プロセスの能力は小さくなる。その理由は、遮へい材料が、マルチチップ・モジュール（またはシングルチップ集積回路デバイス）内で集積回路ダイの遮へいを提供することに加えて、ヒートシンクとしても働き、蓋と側壁またはベースとの間で気密封止を達成するために使用されるはんだ付けプロセスに影響を与えるためである。しかし、蓋と側壁またはベースとの間の気密封止は重要である。なぜなら、そのような気密封止は、水分および他の化学汚染物質が集積回路デバイスへ侵入して集積回路ダイを劣化させ、集積回路デバイスの故障または集積回路デバイスの信頼性の低下を生じさせるのを防止するからである。
気密封止を達成する能力も、集積回路デバイス・パッケージのサイズが増加するにつれて減少する。蓋で使用されるような遮へい材料、および集積回路デバイス・パッケージの側壁および／またはベースで使用される材料は、使用される材料に依存して、熱変動に応答して或る率で膨張および収縮する。蓋と側壁またはベースとの間の封止部の長さが増加するにつれて、蓋対側壁またはベースの熱変動に応答する膨張または収縮量の間の差分は増加する。これは、蓋と側壁またはベースとの間のインタフェースにゆがみを生じ、これは転じて、気密封止を達成する製造プロセスの能力を減少する。なぜなら、そのようなインタフェースにおける応力および変形が増加するからである。前述したように、密封性の欠乏を達成するこの無能力は望ましくない。
当業者によって容易に分かるように、前述した問題は、宇宙環境で使用するために設計された集積回路デバイスの属性であるが、他の環境でも同様に存在する。したがって、以下で説明される実施形態は、宇宙の応用を超えて多くの応用を有することが分かるであろう。例えば、熱（ヒート）の散逸は、高容積、高密度デバイスにおける大きな問題である。本明細書で説明される実施形態は、熱の散逸に関して既知のデバイスへ顕著な改善を提供する。
具体的には、大量のメモリおよび他の高容積集積回路デバイスの必要性が、複雑性、処理能力、およびプロセッサ・ビットの増加と共に増加するにつれて、コンパクトなメモリ記憶デバイス、および他の高容積および高密度集積回路デバイスの必要性が増加した。大量の回路、例えば高容積メモリ・モジュールは大量の熱を生成し、これは終局的には高容積メモリ・モジュールの故障または信頼性喪失の原因となる。高容積、高密度のメモリ・モジュールをパッケージする従来のアプローチは、プラスチック・パッケージの中で多数のメモリ・チップを相互に積み重ねることを含む。メモリ・チップの伝統的プラスチック・パッケージングは、高信頼性、高容積、高密度メモリ・モジュールのために十分な熱散逸を提供しない。十分に熱を散逸する能力の欠如は、集積回路デバイスを大型にし、回路密度を減少させることになる。更に、熱を散逸する能力の欠如は、集積回路デバイスの故障または非信頼性を導く。
したがって、上記で明瞭に説明した多数の問題および他の問題に対処するため、改善された集積回路デバイスおよび方法に対する必要性が存在する。
様々な実施形態において、本発明は、高度に信頼できる多層集積回路デバイスを提供することによって、上記で明瞭に説明した必要性および他の必要性に対して有利に対処する。
１つの実施形態において、本発明は、放射線遮へい集積回路デバイスを含む。このデバイスは、回路パッケージ、回路パッケージへ結合された放射線遮へいベース、放射線遮へいベースへ結合された回路ダイを含む複数のパッケージ層と、複数のパッケージ層へ結合された放射線遮へい蓋と、複数のピン・コネクタとを含み、回路ダイは、回路ダイの全許容線量よりも多い放射線量から遮へいされ、複数のパッケージ層が相互に積み重ねられて、第１のパッケージ層の下部が第２のパッケージ層の上部として作用するようになっている。
他の実施形態において、本発明は、放射線遮へい集積回路デバイスとして特徴づけられる。このデバイスは、回路パッケージを含む複数のパッケージ層と、回路パッケージへ結合された放射線遮へい蓋と、回路パッケージへ結合された回路ダイと、複数のパッケージ層へ結合された放射線遮へいベースと、複数のピン・コネクタとを含み、回路ダイは、回路ダイの全許容線量よりも多い放射線量から遮へいされ、複数のパッケージ層が相互に積み重ねられている。
更に他の実施形態において、本発明は、有利には、集積回路デバイスを遮へいする方法を含む。この方法は、第１の放射線遮へいベース、第１の回路パッケージ、および第１の回路ダイを含む第１のパッケージ層を形成し、第２の放射線遮へいベース、第２の回路パッケージ、および第２の回路ダイを含む第２のパッケージ層を形成し、第１のパッケージ層の下部を第２のパッケージ層の上部へ結合し、第１のパッケージ層へ蓋を結合することを含む。
本発明は、添付の図面で例として説明され、限定としては説明されない。図面において、同様の参照符号は類似の要素を示す。
熟練した技工は、図面内の要素が簡単および明瞭を目的として図示され、必ずしも実物の比率に従って描かれてはいないことを理解するであろう。例えば、図面内の幾つかの要素の寸法は他の要素に対して誇張されているかも知れない。それは本発明の実施形態の理解を向上させるためである。
有利には、本発明は、様々な実施形態において、高信頼性集積回路デバイス、およびそのための集積回路デバイス・パッケージを提供する。本実施形態は、電離放射線、Ｘ線放射、機械力、熱的故障、および化学汚染物質の少なくとも１つから集積回路デバイス・パッケージ内の集積回路ダイを保護する集積回路デバイス・パッケージを提供する。更に、様々な実施形態は、高製造歩留まりを有する高信頼性集積回路デバイス・パッケージを提供することができる。
幾つかの実施形態において、本発明は宇宙環境に見出される放射線から複数の集積回路ダイを保護する放射線遮へいデバイスおよび方法を提供する。集積回路ダイとの接触する放射線は、集積回路ダイを故障させるか信頼性を損なう可能性がある。放射線遮へいは、集積回路デバイス・パッケージ内の複数の集積回路ダイの各々の全許容線量よりも多い放射線量から複数の集積回路ダイを遮へいする。幾つかの実施形態において、複数の集積回路ダイの幾つかについては、同じ集積回路デバイス・パッケージ内の他の集積回路ダイと比較して、より高い遮へい量が必要であろう。有利には、本実施形態は、多数の遮へい層を有する集積回路デバイス・パッケージを提供する。その場合、パッケージ内の他の集積回路ダイと比較して比較的大きな遮へい量を必要とする集積回路ダイは、集積回路パッケージの中心に近く置かれたとき、そのような集積回路ダイを放射線から保護する多数の遮へい層を有する。これは、複数の集積回路ダイの各々の全許容線量よりも多い放射線量から複数の集積回路ダイを保護する高信頼性集積回路デバイス・パッケージを提供するが、既知のアプローチの重量またはサイズ（フットプリント）「価格」を支払うことはない。各々の集積回路ダイは、各々の全許容線量よりも多い放射線量から保護されるので、集積回路デバイスは放射線環境、例えば宇宙環境で高度の信頼性がある。
他の実施形態において、本発明は、大量の熱を生成する集積回路ダイが組み込まれた集積回路デバイス・パッケージおよび方法を提供する。有利には、これらの実施形態の集積回路デバイス・パッケージはヒートシンクとして働き、したがって集積回路ダイが、高動作温度に起因して故障するか信頼性を失うことがないようにする。一般的に、高温は集積回路ダイ自身から生じるが、外部温度も高温に寄与する。
有利には、本実施形態は、集積回路ダイ、例えば大量のメモリによって生成された熱を散逸することのできる高容積、高密度メモリ・モジュールを提供する。本実施形態は、集積回路デバイス・パッケージの蓋およびベースの少なくとも１つを熱導体として使用することによって、熱を散逸することができる。本実施形態は、大量の熱を散逸するが、他の多層デバイスと比較して回路基板上で比較的小さい空間を占める。
多層デバイスは、一般的に、プラスチック・パッケージング内にパッケージされた集積回路のグループであって、集積回路は相互に積層され、例えばメモリ・モジュールとして販売される。プラスチック・ケーシングは、ヒートシンクとして有効でないから、これらのパッケージが熱を効果的に散逸するため、本実施形態と比較して比較的多量の熱導体が必要である。本実施形態において、蓋および／またはベースは熱伝導材料から作られる。したがって、熱伝導性ベースおよび／または蓋は、集積回路デバイス・パッケージの上部／最下に存在するだけでなく、集積回路デバイスの各々の層の間（あるいは、少なくとも２つの層の間）にも存在する。結果として、熱は、集積デバイス・パッケージの上方および下方からだけでなく集積回路デバイスの層の間からも、熱導体を介して散逸する。したがって、熱伝導性ベースおよび／または蓋は、プラスチック・パッケージングに格納されたメモリ・モジュールと比較して大量の熱散逸を可能にし、したがって熱の散逸に必要な熱導体は小さくなり、多層デバイスは軽くコンパクトになる。
コンパクトになった多層デバイスの他の利点は、増加した回路密度を提供することである。増加した回路密度が望ましいのは、非常に短いトレースを有する回路デバイスが、一般的に、長いトレースを有するデバイス、またはプリント回路基板上のトレースで接続された多くの離散的コンポーネントを有するデバイスよりも、高速で信頼できる性能を有するからである。トレースが短ければ、それだけ電磁結合は小さくなり、回路トレース問題の可能性が少なくなる。したがって、本実施形態のコンパクトになった多層デバイスは、短くなったトレースの使用を可能にするので、本実施形態の多層デバイスは、従来技術のデバイスよりも信頼できる。
有利には、本実施形態は高い熱散逸を提供し、同時に同量のメモリを含む単層パッケージと比較して、パッケージのサイズおよび重量を減少する。層を積み重ねることによって、蓋およびベースのサイズは共に大きく減少する。その理由は、集積回路ダイが相互に隣接するか並べて配置されるのではなく相互に重ねて置かれるからであり、したがって占める面積は小さくなり、蓋およびベースは小さくなる。サイズの減少は、更に、大きな重量節減を提供する。なぜなら、幾つかの実施形態において、蓋およびベースは非常に稠密な材料であり、したがって使用される材料の面積の減少は、大量の重量減少に対応するからである。これは、小さくなったデバイスを提供し、同時に依然として、十分な熱伝導性材料が蓋および／またはベースに使用されて、熱を効果的に散逸する。幾つかの実施形態において、デバイスの各々の層は熱バイア（熱伝導性接続）を介して蓋および／またはベースへ接続される。これは集積回路デバイス・パッケージの全ての層の適切な熱散逸を可能にする。更なる実施形態において、集積回路デバイスは基板レベルヒートシンクまたはシステムヒートシンクへ熱的に接続され、更なる熱散逸を可能にする。したがって、本実施形態は、有利には、熱を散逸し、同時に、同量のメモリを含む単層パッケージと比較してパッケージの容積および／またはパッケージの面積（フットプリント）を大きく減少することのできるメモリ・モジュールを提供する。１つの好ましい実施形態において、蓋／またはベースは、銅−タングステンから作られる。一般的に、放射線遮へいに必要な銅−タングステンの量は、熱散逸要件を満足させる。
有利には、本実施形態の集積回路デバイス・パッケージは、更に、匹敵するメモリ量を保持するように設計された単層従来技術パッケージ設計よりも良好な製造歩留まりを有する。製造歩留まりに寄与する１つの大きなものは、蓋と側壁またはベースまたは集積回路パッケージとの間で気密封止を達成する能力である。気密封止を達成する能力は、封止部の長さに指数的に関連する。その理由は、蓋と側壁またはベースに使用される材料の間のインタフェースが、使用される材料に依存して所定の率で歪むためである。あまりに多くの歪みが所定の点に存在し、そのインタフェースでのはんだの完全性は、そのような歪みを起こす力のもとで失われる。結果として、インタフェースの密封性が危うくなる。（これは、はんだ付けプロセスの間に、相互に対して同じレベルになることができない材料にも起因する。）本明細書で説明される実施形態と同量のメモリを有する単層デバイスは、本実施形態の蓋よりも大きな蓋、即ち長い辺の蓋を有する。したがって、単層デバイスの蓋は、密封性の喪失に起因して故障を生じるゆがみ量を有する可能性が大きい。したがって、本実施形態のデバイスは、集積回路パッケージの蓋と側壁またはベースとの間に一貫した気密封止を形成する。これは、本明細書で説明される実施形態の製造歩留まりを増加させる。
更に他の実施形態において、複数の集積回路ダイの各々の全許容線量よりも多い放射線量からパッケージの異なった層の中の複数の集積回路ダイを保護する高信頼性パッケージ設計が提供される。本実施形態によれば、パッケージ設計の異なった層の上の集積回路ダイは、異なった全許容線量を有することができるが、それら集積回路ダイの全許容線量よりも多い放射線量から保護可能である。最小の全許容線量を有する集積回路ダイは、集積回路デバイス・パッケージの（パッケージの蓋およびベースから最も遠い）内部層に置かれる。これは、敏感な集積回路ダイが敏感な集積回路ダイの全許容線量を超過する電離放射線へ露出されるのを防止する十分な遮へいで敏感な集積回路ダイを遮へいするのに十分な多数の遮へい層を敏感な集積回路ダイに提供し、同時に、多くの集積回路ダイはこの同じ遮へい量を必要としないので、全ての集積回路ダイを同じ程度に遮へいすることはない。これは、異なった全許容線量を有する複数の集積回路ダイであって、そのような全許容線量の関数として選択された異なる量で遮へいされる複数の集積回路ダイを格納する高信頼性集積回路デバイスを提供する。結果として、より軽量であり、より小さな面積を有し、より密封性があり、より信頼性のある集積回路デバイスが提供される。
本発明によれば、複数の集積回路ダイの各々の全許容線量よりも多い放射線量からパッケージの異なった層の複数の集積回路ダイを保護する高信頼性パッケージ設計を作る例示的方法が提供される。最初に、複数の回路ダイの全許容線量が決定される。第２に、高信頼性パッケージ設計内の複数の回路ダイの位置が決定される。一般的に、最大の全許容線量を有する回路が、パッケージの上部層および下部層の上に置かれる。そして、最大の全許容線量を有する回路ダイが、その全許容線量よりも多い放射線量から遮へいされるように、蓋およびベースが材料の適正な量およびタイプを選択される。次に、より小さな全許容線量を有する回路ダイが、パッケージの内部層の１つの上に置かれる。そして、内部遮へい層が、蓋およびベースに使用される材料のタイプおよび量を考慮に入れて選択される。より小さな全許容線量を有する回路ダイが、他の遮へい層を考慮に入れながら、その全許容線量よりも多い放射線量から遮へいされるように、内部遮へい層の量およびタイプが選択される。このプロセスは、全ての残りの回路ダイについて繰り返される。一般的に、集積回路ダイが故障するか信頼できなくなることを防止するのに必要な遮へい量を全遮へい層の集合が提供するように、より敏感な回路ダイがパッケージの内部層の上に置かれる。したがって、本実施形態によれば、複数の回路ダイのパッケージを設計する方法が提供される。ここで、幾つかの回路ダイは、異なった全許容線量を有してよい。
実施形態によれば、パッケージの設計は、例えば宇宙、軍事、および他の高信頼性消費者応用における高信頼性動作部品となるように設計されることを理解すべきである。
図１を参照すると、遮へいパッケージは、複数の電子回路ダイを放射線から遮へいするように設計された複数層へ分離して示される。放射線遮へい蓋１０２、第１の層１０４、第２の層１０６、第１の遮へいベース１０８、第２の遮へいベース１１０、第１の基板１１２、第２の基板１１４、第１の複数の回路ダイ１１６、第２の複数の回路ダイ１１８、第１の回路パッケージ１２０、第２の回路パッケージ１２２、第１の複数の導体１２４、第２の複数の導体１２６、および複数のパッケージ・リード１２８が示される。
図１には、放射線遮へい蓋１０２、第１の層１０４、第２の層１０６、第１の遮へいベース１０８、第２の遮へいベース１１０、第１の基板１１２、第２の基板１１４、第１の複数の集積回路ダイ１１６、第２の複数の集積回路ダイ１１８、第１の回路パッケージ１２０、第２の回路パッケージ１２２、第１の複数の導体１２４、第２の複数の導体１２６、および複数のパッケージ・リードが示される。
放射線遮へい蓋１０２は第１の回路パッケージ１２０へ結合され、第１の遮へいベース１０８も第１の回路パッケージ１２０へ結合され、第１の基板１１２および第１の複数の回路ダイ１１６のためにキャビティを形成する。第１の複数の回路ダイ１１６は第１の基板１１２へ結合され、基板１１２は第１の遮へいベース１０８へ結合される。第１の遮へいベースは第２の回路パッケージ１２２へ結合される。第２の遮へいベース１１０は第２の回路パッケージ１２２へ結合されて、第２の基板１１４および第２の複数の回路ダイ１１８のためにキャビティを形成する。第２の複数の回路ダイ１１８は第２の基板へ結合され、該第２の基板は遮へいベース１１０へ結合される。複数のパッケージ・リード１２８も第２の遮へいベース１１０へ結合される。第１の複数の導体１２４および第２の複数の導体１２６は、それぞれ第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８へ電気的に接続される。第１の複数の導体１２４および第２の複数の導体１２６は、複数のパッケージ・リード１２８へ電気的に接続される。
次に図２を参照すると、複数の層が組立てられた後の、図１の集積回路デバイス・パッケージが示される。
放射線遮へい蓋１０２、第１の層１０４、第２の層１０６、第１の遮へいベース１０８、第２の遮へいベース１１０、第１の基板１１２、第２の基板１１４、第１の複数の回路ダイ１１６、第２の複数の回路ダイ１１８、第１の回路パッケージ１２０、第２の回路パッケージ１２２、第１の複数の導体１２４、第２の複数の導体１２６、複数のパッケージ・リード１２８、および複数のはんだボール１３０が示される。
放射線遮へい蓋１０２は第１の回路パッケージ１２０へ結合される。第１の遮へいベース１０８も第１の回路パッケージ１２０へ結合され、第１の基板１１２および第１の複数の回路ダイ１１６のためにキャビティを形成する。第１の複数の回路ダイ１１６は第１の基板１１２へ結合され、基板１１２は第１の遮へいベース１０８へ結合される。次に、第１の遮へいベース１０８は第２の回路パッケージ１２２へ結合される。複数のはんだボール１３０は、第１の回路パッケージ１２０を第２の回路パッケージ１２２へ結合するために使用される。第２の遮へいベース１１０は第２の回路パッケージ１２２へ結合されて、第２の基板１１４および第２の複数の回路ダイ１１８のためにキャビティを形成する。第２の複数の回路ダイ１１８は第２の基板１１４へ結合され、基板１１４は第２の遮へいベース１１０へ結合される。複数のパッケージ・リード１２８も第２の遮へいベース１１０へ結合される。第１の複数の導体１２４および第２の複数の導体１２６は、それぞれ第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８へ電気的に接続される。第１の複数の導体１２４および第２の複数の導体１２６も、複数のパッケージ・リード１２８へ電気的に接続される。
複数の層、例えば第１の層１０４および第２の層１０６を積み重ねて、集積回路デバイス・パッケージを形成することによって、集積回路デバイス・パッケージによって占拠される回路基板上の面積は、ただ１つの層を有するパッケージと比較して大きく減少する。パッケージの重量も大きく減少する。なぜなら、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０に使用される材料の量が、例えば３０％減少するからである。パッケージの重量は、同数の集積回路に使用される遮へい材料の量を減少することによって減少する。有利には、集積回路デバイスに必要な同等または匹敵する遮へい量を提供しながら、材料の量を減少することができる。遮へい材料の減少例は下記で与えられる。放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０に使用される材料は非常に稠密であり、したがって３０％の重量減少は、パッケージの全体的重量減少にとって非常に有意である。重量減少のパーセンテージは、設計ごとに異なってよく、本発明は重量減少の或る一定のパーセンテージへ限定されるべきではない。
前述したように、多層集積回路パッケージの重量は、集積回路デバイス・パッケージに使用される遮へい材料の量を減少することによって減少することができる。例えば、４インチ×４インチの単層デバイスは、１１／２インチ×１１／２インチの測定値を有する４層デバイスとしてパッケージ可能である。これは、放射線遮へい蓋１０２および第２の放射線遮へいベース１１０に同じ厚さを使用するときでも、必要な遮へい材料の量を大きく減少する。例えば、単層デバイスは、遮へい材料を必要とする２つの表面、即ち上部と下部を有する。各々の表面は１６平方インチ（４インチ×４インチ）の面積を有する。したがって、遮へい材料の全量は、３２平方インチ（１６平方インチ＋１６平方インチ）である。４層デバイスの場合、５つの表面が遮へい材料を必要とする（ベース、蓋、および隣接層のベースおよび蓋として作用する３つの表面）。各々の表面は２．２５平方インチである（１．５インチ×１．５インチ）。したがって、４層デバイスの遮へい材料の全量は１１．２５平方インチ（２．２５平方インチ×５）である。したがって、節減される全量は、遮へい材料の２０．７５平方インチである（３２平方インチ − １１．２５平方インチ）。
より敏感な回路部品をパッケージの内部層に置くことによって、パッケージの重量を更に減少することができる。これは、より敏感な回路部品に、増加した遮へいを提供する。なぜなら、放射線は、回路ダイへ到達する前に、多数の遮へい材料層を通過しなければならないからである。これによって、パッケージの全体で遮へい層を薄くすることができ、したがってパッケージの重量を減少することができる。多層デバイスの内部層の厚さを減少できる理由は、放射線に対して遮へい材料の累積効果があるためである。遮へい材料は累積するように作用し、放射線が通過しないように妨げる。内部層は薄くてよい。なぜなら、内部層の上に置かれた集積回路ダイが、蓋およびベースによって提供された大きな遮へい量を既に有するからである。したがって、内部層は、単純に更に多くの遮へいを提供する。放射線の多くは蓋またはベースによって既に妨げられているので、集積回路ダイの全許容線量よりも多い放射線量から、内部層の上に置かれた集積回路ダイを遮へいするには、薄い層が必要なだけである。これは遮へい層の面積を減少しないが、多層パッケージの重量を更に減少する。
パッケージの重量を減少することに加えて、本発明の遮へいパッケージは、単層マルチチップ・モジュールと比較して、はるかに信頼できる。単層デバイスにおいて、デバイスの上部および下部は、パッケージ内の最も敏感な回路ダイのために十分な遮へいを提供しなければならない。したがって、最も敏感な回路ダイを放射線から保護するため、全体のパッケージは十分に厚い蓋１０２およびベース１１０を有しなければならない。これは、最も敏感な回路ダイが、最も敏感な回路ダイの全許容線量よりも多い放射線量を受け取らないように防止する。したがって、より敏感な回路ダイを内部層の上に置き、その回路ダイへ多層の遮へいを提供できる多層デバイスと比較して、単層パッケージは蓋およびベースの中に多くの遮へい材料を有する。蓋１０２内の遮へい材料の量が増加するにつれて、例えば、蓋１０２と第１の回路パッケージ１２０との間に気密封止を達成する能力は減少する。この理由は、蓋１０２を第１の回路パッケージ１２０へ取り付けるために使用されるはんだリフロー・プロセスと干渉するヒートシンクとして、蓋１０２が機能するからである。結果として、パッケージの密封性は危うくされる。なぜなら、蓋は第１の回路パッケージへ適切にはんだ付けされないからである。前述したように、もしパッケージの密封性が危うくされると、水分または他の化学物質が集積回路ダイと接触するようになり、集積回路ダイが故障したり信頼性を失う原因となる。したがって、多層デバイスは、単層デバイスよりも、はるかに信頼できる。なぜなら、パッケージの密封性が危うくされる可能性は、はるかに少ないからである。
したがって、本発明の集積回路パッケージ・デバイスは、集積回路パッケージ内の最も敏感な集積回路ダイを遮へいするため複数の層、即ち、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０の結合遮へい効果を使用することができるので、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０の厚さは、単層デバイスの蓋よりもはるかに薄くすることができ、したがって気密封止を達成するという問題を減少する。なぜなら、蓋は集積回路パッケージへ適正にはんだ付けされるからである。これは、本発明に従った高信頼性集積回路パッケージ・デバイスを達成する。
単層デバイスの放射線遮へいの厚さの増加（十分な遮へい量を提供するため）に伴う他の問題は、放射線遮へい蓋が、セラミック・パッケージへ付着する非常に稠密な材料から作られることである。放射線遮へい蓋が非常に厚いとき、それはセラミック・パッケージにクラックを作る傾向があり、気密封止を達成する能力が大きく減少する。放射線遮へい蓋が非常に厚いとき、遮へい材料は温度変化と共に膨張および収縮するので、セラミック・パッケージングに大きな力を働かせ、セラミック・パッケージングのクラック、したがって気密封止の故障の原因となる。蓋に使用される材料が多くなれば、それだけ多くの力がセラミック・パッケージングにかかる。したがって、多層デバイスを提供することによって、本発明は、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０のいずれをも非常に厚い層とする必要性を取り除く。なぜなら、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０の累積効果が、パッケージの内部層の１つの上に最も敏感な回路ダイを置くことによって、最も敏感な回路ダイを遮へいするからである。放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０の厚さのこの減少は、セラミック・パッケージング上の圧力を減少し、セラミック・パッケージがクラックを作って、デバイスの故障および気密封止の故障の原因となる可能性を減少する。
多数の集積回路ダイを単層デバイスへ装着するため、単層デバイスが占拠する回路基板上の面積は、本発明の多層デバイスよりもかなり大きくなければならない。この理由は、各々の集積回路ダイが、基板へ付着する或る量の空間を必要するためである。もし多数の基板が相互に重ねて積層されるならば、各々の基板は、単層デバイスの単一基板よりも小さくなることができ、それでも依然として、全ての集積回路ダイを取り付けるための十分な面積を提供することができる。したがって、集積回路デバイス・パッケージの全体的面積は減少する。このように、実施形態は、回路基板上で、より小さい面積を占める集積回路デバイス・パッケージを提供する。
回路基板上で、より小さい空間を占めることに加えて、サイズの減少は、更に、同数の集積回路ダイを有する単層デバイスと比較して、多層デバイスの各々の辺の長さを減少する。多層デバイスの各々の辺の長さが減少するにつれて、集積回路パッケージと放射線遮へい蓋１０２との間の気密封止を得る能力は、指数的に増加する。これは、集積回路パッケージおよび放射線遮へい蓋１０２の特性に起因する。集積回路パッケージは、一般的に、セラミック材料から作られる。セラミックは３ミル／インチの率で歪み、したがって辺の長さが増加するにつれて、気密封止を確保する能力は指数的に減少する。したがって、パッケージが大きくなれば、それだけ製造歩留まりは低くなり、故障する部品は多くなる。したがって、多層デバイスを有することによって、パッケージの辺の長さは大きく減少し、はるかに信頼できるパッケージが作り出される。
本発明の１つの実施形態において、第１の層１０４は、第１の放射線遮へいベース１０８、第１の回路パッケージ１２０、第１の基板１１２、および第１の複数の回路ダイ１１６を含む。第２の層１０６は、第２の放射線遮へいベース１１０、第２の回路パッケージ１２２、第２の基板１１４、および第２の複数の回路ダイ１１８を含む。有利には、図２で示されるように、第１の層１０４の下部は、第２の層１０６の蓋を形成する。したがって、第１の放射線遮へいベース１０８は、第２の複数の回路ダイ１１８を放射線から遮へいするように作用する。有利には、遮へいパッケージへ追加層を容易に付加することができる。したがって、本発明は、２つを超える層で容易に製造可能である。もし追加層が望まれるのであれば、第１の層１０４と同じ他の層が、第１の層１０４の上部に置かれる。追加層は、第１の層の上部として作用するベースを有する。次に、放射線遮へい蓋が追加層の上に置かれ、全体のパッケージの最上部を形成し、ここで３層が存在する。２つ以上の層が存在するとき、放射線遮へい蓋１０２は、最上部層、例えば図２の第１の層１０４へ結合される。更に、複数のパッケージ・リード１２８は、最下部層、例えば図２の第２の層１０６へ結合される。代替として、複数のパッケージ・リード１２８を異なった層へ結合することができる。
放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０は、第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８を放射線から遮へいする。第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８が、第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８の全許容線量よりも多い放射線量へ露出されないように、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０が設計される。そのような設計は、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０用に選択される材料、集積回路デバイス・パッケージが使用される宇宙（または他の放射線）環境、および遮へいされる集積回路ダイの各々の全許容線量に基づいて、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０の厚さを決定することによって達成される。
次に、図３を参照すると、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０の材料および厚さを決定する方法が示される。最初に、第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８の全許容線量が９００で決定される。このテストは、コバルト６０源または他の侵入放射線源によって達成可能である。個々の半導体デバイスについて、固有の放射線許容量がどれくらいかを知ることなしに、設計者は、どれくらいの遮へいが必要か、または遮へいが必要かを知ることができない。
第２に、第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８が露出される放射線環境が９０２で決定される。これは、応用の特定のミッションまたは放射線要件の放射線スペクトルおよび線量深さ曲線を決定することを含む。地球の周りの軌道については、これは通常の放射線スペクトル・テーブルと組み合わせた通常の放射線トランスポート・コードを使用して計算される。代替として、任意の公知の放射線環境をモデル化し、次に、モデル化された環境について、線量深さ曲線を作り出すことができる。
次のステップ９０４は、第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８が、決定された放射線環境において、第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８の全許容線量よりも多い放射線量へ露出されないように、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０の厚さおよび材料を決定することを含む。一度、第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８の全許容線量ならびに放射線環境の線量深さ曲線が知られると、第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８を許容量の中に置くために必要な遮へい量を決定することができる。したがって、第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８の全許容線量よりも多い放射線量から第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８を遮へいするように、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０が十分な厚さに設計される。本実施形態に従って遮へいの厚さを決定する適切なプロセスは、遮へい組成物の作成方法についてのＦｅａｔｈｅｒｂｙらの米国特許第６，２６１，５０８号で説明される。この米国特許は、その全体が記載されるかのごとく、参照して本明細書に組み込まれる。
本発明に従った他の方法は、前述したモデル化コードを使用して、線量対深さ曲線を生成することを含む。それによって、第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８の全許容線量レベルの下へ全線量レベルをもってくるのに必要な遮へい量が決定される。次に、全ての方向からの放射線量とそれら方向の各々から供給される遮へい量とを比較することによって、パッケージ遮へいが分析される。第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８における放射線は、パッケージ面積について正規化された全ての異なった角度の総和である。
有利には、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０は、高Ｚ材料、例えばオスミウム、イリジウム、白金、タンタル、金、およびタングステンから形成可能である。一般的に、５０以上の原子番号を有する任意の高Ｚ材料を使用してよい。更に好ましくは、原子番号の範囲は６０と１００との間であり、これらの番号を含む。原子番号の最も好ましい範囲は７３と７９との間であり、これらの番号を含む。
代替として、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０は、高Ｚ層および低Ｚ層を含む多層遮へい組成物から作ることができる。有利には、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０は、外部低Ｚ層と内部低Ｚ層との間に介在する高Ｚ層を含む多層遮へい組成物から作ることができる。この構成は、静止軌道に対して最適遮へい形状である。高Ｚ層は電子および制動放射線の防止に有効であり、低Ｚ材料は、陽子の防止に、より有効である。静止軌道は、トラップされた電子によって支配され、したがって高Ｚ層は２つの低Ｚ層よりも厚いことが好ましい。
低Ｚ層は、好ましくは、銅、ニッケル、炭素、チタン、クロム、コバルト、ホウ素、シリコン、鉄、および窒素から成る群から選択される。一般的に、３０以下の原子番号を有する任意の適切な低Ｚ材料が使用されてよいが、最も好ましい低Ｚ材料は、銅、ニッケル、炭素、鉄、チタン、シリコン、および窒素から成る群から選択される。このパッケージングは、更に、３次元マルチチップ・モジュールの放射線遮へいについての、Ｃｚｊａｋｏｗｓｋｉらの米国特許第６，２６２，３６２号に説明されている。この米国特許は、その全体が記載されるかのごとく、参照して本明細書に組み込まれる。１つの好ましい実施形態において、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０は、銅−タングステンから作られる。
放射線遮へいとして作用することに加えて、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０は、更に、遮へいパッケージ全体のヒートシンクとして作用する。これは、第１の複数の回路ダイ１１６および第２の複数の回路ダイ１１８が過熱して、第１の複数の回路ダイ１１６または第２の複数の回路ダイ１１８の故障原因とならないようにすることを助ける。代替の実施形態において、パッケージは、高信頼性部品、例えば軍事または航空産業の応用として使用されるように設計される。この実施形態において、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０は、主としてパッケージから熱を散逸するために使用され、したがって回路ダイは、回路ダイの特定の温度範囲内で動作できるようになる。この実施形態において、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０は、熱伝導性材料から作られる。パッケージ・デバイスが大量の放射線へ露出されない実施形態においては、放射線遮へい蓋１０２、第１の遮へいベース１０８、および第２の遮へいベース１１０は、熱伝導性材料から作られるだけでよい。熱伝導性材料の放射線遮へい特性は、放射線が関心事とならない環境では考慮する必要はない。
例えば、本発明の１つの実施形態は、１５ワットで動作する１２の回路ダイを格納するメモリ・モジュールを含む。本実施形態は、回路ダイが推奨温度範囲内で動作できるように、メモリ・モジュールによって生成された熱を散逸することのできる高信頼性部品を提供する。このデバイス・タイプの１つの例は、ＳＤＲＡＭメモリ・モジュールである。２５６メガビットＳＤＲＡＭダイを使用して、モジュールは１つの層で５００メガビットのメモリを提供することができ、したがって１つ、２つ、３つ、または４つの層を積み重ねることによって、それぞれ５００メガビット、１ギガビット、１．５ギガビット、および２ギガビットが可能となるが、必要な回路基板の空間を大きくすることはない。ｅｅｐｒｏｍダイの例では、１つ、２つ、３つ、または４つの層は、それぞれ８メガビット、１６メガビット、３２メガビット、および４８メガビットのメモリを提供することができる。一般的に、メモリは２つの層ごとに２倍となる。
複数のはんだボール１３０は、第１の層１０４および第２の層１０６を相互に接続する。次に、これらの接続は、複数のパッケージ・リード１２８へ電気的に接続される。図１および図２で示される第１の層１０４および第２の層１０６は、個別的には非封止層である。パッケージが一体化されるとき、第１の層１０４のベースは、はんだを使用して第２の層１０６のメタライズ面へ取り付けられ、第２の層１０６のために気密封止を形成する。次に、第１の層１０４のために気密封止を完成するため、蓋が第１の層１０４へ取り付けられる。これは、第２の遮へいベース１１０が、２つの層のために蓋およびベースとして作用することを可能にし、共有する遮へい層を有しない多層デバイスと比較して、パッケージ全体をかなり薄くすることができる。
第１の基板１１２および第２の基板１１４は、高温焼成基板、低温焼成基板、または厚膜基板のいずれかであることができる。第１の基板１１２および第２の基板１１４は同じタイプのアルミナから作られるが、各々の処理は異なる。好ましい実施形態によれば、高温焼成基板が使用されるが、それは３つのタイプの基板の中で最もロバストだからである。
第１の基板１１２および第２の基板１１４は、シアン酸エステルを使用して第１の層１０４および第２の層１０６へ取り付けられる。代替として、大量の熱散逸を必要とする応用では、より熱伝導性の接続を提供するためスライバーガラスまたはシルバーエポキシを使用することができる。
好ましい実施形態において、第１の層１０４および第２の層１０６は、高温はんだ（Ａｕ／Ｓｎ）を使用して取り付けられる。第１の放射線遮へい蓋１０２も、同じ熱膨張係数にするため高温はんだを使用して取り付けられる。これは、パッケージが、他のはんだが経験する従来のはんだ継手疲労およびクラック故障を経験しないようにする。高温はんだは熱サイクルに耐え、パッケージのはんだ継手の故障を防止する。代替として、パッケージ層は、Ｐｂ／Ｓｎ合金、はんだワイヤ、または導電性エポキシを使用して取り付けられてよい。しかし、高い機械的ひずみを経験する環境では、高温はんだの使用が好ましい。なぜなら、これはパッケージの故障を防止するからである。
本発明の１つの実施形態によれば、放射線遮へい蓋１０２を回路パッケージ１２０へ封止するために使用される封止リング（図示されず）の高さを調整することができる。これは、各々の層の中の空間を調整する手段を提供する。有利には、この特徴は、遮へいデバイスの各々の層の中で、複数の回路ダイのために高さを大きくする必要があるとき使用することができる。
次に図４を参照すると、セラミック・パッケージへ直接取り付けられた複数の電子回路ダイを放射線から遮へいするように設計された積層遮へいパッケージが示される。
図４は、第１の放射線遮へい蓋３０２、第２の放射線遮へい蓋３０４、第１の層３０６、第２の層３０８、遮へいベース３１０、第１の回路ダイ３１２、第２の回路ダイ３１４、第１の回路パッケージ３１６、第２の回路パッケージ３１８、第１の複数の導体３２０、第２の複数の導体３２２、複数のパッケージ・リード３２４、および複数のはんだボール３２６を示す。
第１の放射線遮へい蓋３０２は第１の回路パッケージ３１６へ結合されて、第１の回路ダイ３１２のためのキャビティを形成するる。第１の回路ダイ３１２は第１の回路パッケージ３１６へ結合される。第２の遮へい蓋３０４は第２の回路パッケージ３１８へ結合されて、第２の回路ダイ３１４のためのキャビティを形成する。第２の回路ダイ３１４は第２の回路パッケージ３１８へ結合される。次に、遮へいベース３１０が第２の回路パッケージ３１８の下部へ結合される。更に、複数のパッケージ・リード３２４が遮へいベース３１０へ結合される。第１の複数の導体３２０および第２の複数の導体３２２は、それぞれ第１の回路ダイ３１２および第２の回路ダイ３１４へ電気的に接続される。第１の複数の導体３２０および第２の複数の導体３２２も、複数のパッケージ・リード３２４へ電気的に接続される。複数のはんだボール３２６は、第１の回路パッケージ３１６を第２の回路パッケージ３１８へ結合する。
１つの実施形態において、第１の層３０６は、第１の放射線遮へい蓋３０２、第１の回路パッケージ３１６、および第１の回路ダイ３１２を含む。第２の層３０８は、第２の放射線遮へい蓋３０４、第２の回路パッケージ３１８、および第２の回路ダイ３１４を含む。有利には、第２の層３０８の第２の放射線遮へい蓋３０４は、第１の層３０６内の第１の回路ダイ３１２のために下部遮へい層を形成する。したがって、放射線遮へいベース３１０は、第２の放射線遮へい蓋３０４と組み合わせられて、第２の回路ダイ３１４を放射線から遮へいするように作用する。有利には、遮へいパッケージへ追加層を容易に追加することができる。したがって、本発明は、２つを超える層を有するように容易に製造可能である。２つ以上の層が存在するとき、放射線遮へいベース３１０は、最下部の層、例えば図３の第２の層３０８へ結合される。更に、複数のパッケージ・リード３２４が、最下部の層、例えば図２の第２の層１０６へ結合される。代替として、複数のパッケージ・リード３２４は、異なった層へ結合可能である。
第１の放射線遮へい蓋３０２、第２の放射線遮へい蓋３０４、および遮へいベース３１０は、図１および図２を参照して前に説明したように、全てが高Ｚ材料であるか、または高Ｚおよび低Ｚ材料の層である。第１の放射線遮へい蓋３０２、第２の放射線遮へい蓋３０４、および遮へいベース３１０は、第１の回路ダイ３１２および第２の回路ダイ３１４を放射線から遮へいするように選択された厚さを有する。厚さは、第１の回路ダイ３１２および第２の回路ダイ３１４が、第１の回路ダイ３１２および第２の回路ダイ３１４全許容線量よりも多い電離放射線の量へ露出されないように決定される。このプロセスは、図１および図２を参照して前に説明されている。
第１の層３０６および第２の層３０８は、気密封止された層である。これは、水分または他の化合物および化学物質が回路ダイと接触することを防止する。これは、回路デバイスの故障を防止する。例えば、水は回路ダイを腐食するか銀を引き寄せ、回路ダイ内の短絡を起こす可能性がある。本発明は、単層デバイスと比較して気密封止の長さを減少する。これは、気密封止の信頼性を大きく増加させ、デバイスの故障を防止する。
図５を参照すると、遮へい層へ直接取り付けられた複数の電子回路ダイを遮へいする多層遮へいパッケージが示される。
図５は、放射線遮へい蓋４０２、第１の層４０４、第２の層４０６、第１の遮へいベース４０８、第２の遮へいベース４１０、第１の回路ダイ４１２、第２の回路ダイ４１４、第１の回路パッケージ４１６、第２の回路パッケージ４１８、第１の複数の導体４２０、第２の複数の導体４２２、複数のパッケージ・リード４２４、および複数のはんだボール４２６を示す。
図５は、機能および構造において図２と類似する。しかし、図５は、第１の放射線遮へいベース４０８へ取り付けられた第１の回路ダイ４１２および第２の放射線遮へいベース４１０へ取り付けられた第２の回路ダイ４１４を示す。第１の層４０４は、第１の回路パッケージ４１６、第１の遮へいベース４０８、第１の回路ダイ４１２、および第１の複数の導体４２０を含む。第２の層４０６は、第２の回路パッケージ４１８、第２の遮へいベース４１０、第２の回路ダイ４１４、および第２の複数の導体４２２を含む。有利には、第１の放射線遮へいベース４０８は、第２の層４０６の蓋として作用する。更に、放射線遮へい蓋４０２が第１の層４０４へ結合され、複数のパッケージ・リード４２４が第２の層４０６へ結合される。複数のはんだボール４２６は第１の層４０４を第２の層４０６へ取り付ける。
図６を参照すると、基板へ直接取り付けられた複数の電子回路ダイを放射線から遮へいするように設計された積層遮へいパッケージが示される。
図６は、第１の放射線遮へい蓋５０２、第２の放射線遮へい蓋５０４、第１の層５０６、第２の層５０８、遮へいベース５１０、第１の複数の回路ダイ５１２、第２の複数の回路ダイ５１４、第１の回路パッケージ５１６、第２の回路パッケージ５１８、第１の複数の導体５２０、第２の複数の導体５２２、複数のパッケージ・リード５２４、複数のはんだボール５２６、第１の基板５２８、および第２の基板５３０を示す。
図６は、機能および構造において図４と類似している。しかし、図６は、第１の回路パッケージ５１６および第２の回路パッケージ５１８へそれぞれ結合された第１の基板５２８および第２の基板５３０を示す。第１の複数の回路ダイ５１２および第２の複数の回路ダイ５１４は、それぞれ第１の基板５２８および第２の基板５３０へ結合される。
図７を参照すると、基板へ直接取り付けられた複数の電子回路ダイを放射線から遮へいするように設計された積層遮へいパッケージが示される。
図７は、第１の放射線遮へい蓋６０２、第２の放射線遮へい蓋６０４、第１の層６０６、第２の層６０８、遮へいベース６１０、第１の複数の回路ダイ６１２、第２の複数の回路ダイ６１４、第１の回路パッケージ６１６、第２の回路パッケージ６１８、複数のパッケージ・リード６２４、複数のはんだボール６２６、第１の基板６２８、第２の基板６３０、第１の複数の基板はんだボール６３２、および第２の複数の基板はんだボール６３４を示す。
図７は、機能および構造において図６と類似している。しかし、図７は、第１の複数のはんだボール６３２で第１の回路パッケージ６１６へ取り付けられた第１の基板６２８を示す。第２の基板６３０は、第２の複数のはんだボール６３４で第２の回路パッケージ６１８へ取り付けられる。
図８を参照すると、基板へ直接取り付けられた複数の電子回路ダイを放射線から遮へいするように設計された積層遮へいパッケージが示される。
図８は、第１の放射線遮へい蓋７０２、第２の放射線遮へい蓋７０４、第１の層７０６、第２の層７０８、遮へいベース７１０、第１の複数の回路ダイ７１２、第２の複数の回路ダイ７１４、第１の回路パッケージ７１６、第２の回路パッケージ７１８、複数のパッケージ・リード７２４、複数のはんだボール７２６、第１の基板７２８、第２の基板７３０、第１の複数の基板はんだボール７３２、および第２の複数の基板はんだボール７３４を示す。
図８の積層遮へいパッケージは、機能および構造において図７と類似している。しかし、図８は、第１の層７０６のためにヒートシンクとして作用する第２の放射線遮へい蓋７０４を示す。第２の放射線遮へい蓋７０４は第１の回路パッケージ７１６に接触し、したがって第１の層７０６からの熱を散逸する。もしデバイスが大量の熱を生成するならば、第２の放射線遮へい蓋７０４は、第１の放射線遮へい蓋７０２または遮へいベース７１０のいずれかへ熱的に結合可能である。
この実施形態において、図９を参照して説明するような熱バイアを使用して、第１の放射線遮へい蓋７０２、第２の放射線遮へい蓋７０４、および遮へいベース７１０を熱的に接続することができる。次いで、回路基板のために大きなヒートシンクへ遮へいベース７１０を接続することができる。代替として、第１の放射線遮へい蓋は、大きなヒートシンクへ接続可能である。
更に、図８で示される各々の層は封止される。第１の層７０６および第２の層７０８のために、セラミック材料が使用される。したがって、第１の複数の回路ダイ７１２および第２の複数の回路ダイ７１４を含む空間へ水分が入ることは不可能である。これは、回路ダイの故障を防止する。もし水分が第１の複数の回路ダイ７１２および第２の複数の回路ダイ７１４のいずれかと接触することになれば、回路は故障するかもしれない。更に、水分は導体またはコンポーネント終端から銀の移動を誘発し、これは短絡およびデバイスの故障を起こす可能性がある。製造プロセスの間、非封止パッケージは水分または残留ガスを除去するため高温加熱手順へ供され、次に封止される。
図９を参照すると、複数の回路ダイを含む多層パッケージから熱を散逸するパッケージ・デバイスが示される。
図９は、蓋８０２、第１の層８０４、第２の層８０６、第１のベース８０８、第２のベース８１０、第１の基板８１２、第２の基板８１４、第１の複数の回路ダイ８１６、第２の複数の回路ダイ８１８、第１の回路パッケージ８２０、第２の回路パッケージ８２２、第１の複数の導体８２４、第２の複数の導体８２６、複数のパッケージ・リード８２８、複数のはんだボール８３０、第１の複数の熱バイア８３２、第２の複数の熱バイア８３４、および複数の熱層コネクタ８３６を示す。
複数のはんだボール８３０は、第１の複数の回路ダイ８１６を第２の複数の回路ダイ８１８へ電気的に接続するために使用される。代替として、第１の複数の回路ダイ８１６および第２の複数の回路ダイ８１８を接続するため、複数のキャステレーションが使用されるが、高い回路密度を必要とする応用では、複数のはんだボールが好ましい。
第１の複数の熱バイア８３２および第２の複数の熱バイア８３４は、それぞれ第１の基板８１２および第２の基板８１４を通して提供（フィードスルー）される。有利には、第１の複数の熱バイア８３２および第２の複数の熱バイア８３４は、それぞれ第１の複数の回路ダイ８１６および第２の複数の回路ダイ８１８へ接続される。次に、それらは第１の基板８１２および第２の基板８１４を通して提供（フィードスルー）され、蓋８０２、第１のベース８０８、および第２のベース８１０の１つまたは複数へ接続される。蓋８０２、第１のベース８０８、および第２のベース８１０は、更に、熱層コネクタ８３６を介して相互に接続可能である。この実施形態において、第２のベースは主なヒートシンクとして作用し、システムヒートシンクへ取り付け可能である。これによって、熱は第１の複数の回路ダイ８１６および第２の複数の回路ダイ８１８から散逸することができる。複数の熱層コネクタ８３６は、第１の複数の熱バイア８３２および第２の複数の熱バイア８３４を第２のベース８１０へ接続する。ベース８１０はパッケージ全体のヒートシンクとして作用する。大きなシステムヒートシンクを有するシステムで使用されたとき、第２の遮へいベース８１０は、大きなシステムヒートシンクへ接続可能である。有利には、熱バイアは、前に開示された実施形態の任意のもので利用可能である。
１つの実施形態において、パッケージ・デバイスはメモリ・モジュールとして動作する。したがって、デバイスは比較的小さい空間の中に大量のメモリを含むことができる。パッケージの設計は、複数の回路ダイによって生成された大量の熱の散逸を可能にする。
本発明のヒートシンク特徴は、更に、宇宙環境で利用可能である。宇宙環境では、部品の信頼性を確保するため、回路ダイに良好なヒートシンクを設けることが非常に重要である。宇宙環境では、熱の制御を助ける空気流がデバイス上に存在しないという更なる問題が生じる。したがって、良好なヒートシンクを有することは、回路ダイの所与の温度範囲内で動作することから回路ダイを妨げることで非常に重要となる可能性がある。
図１〜図９の実施形態に従って、多層パッケージの中へ電気的冗長性を組み込むことができる。例えば、多層パッケージの異なった層の上に冗長電子回路ダイを置くことができる。したがって、気密封止故障、温度故障、機械的故障、または放射故障のために層の１つが故障しても、バックアップ・デバイスが依然として動作する。これは、パッケージ全体の故障を防止する。１つの例において、上部層の回路ダイは、予期されない放射線量に起因して故障するかも知れないが、第２の層の冗長回路ダイは、追加遮へい層のために故障しない。
更に、図１〜図９に示される実施形態は、完全に追跡可能な回路ダイを有するデバイスを可能にする。回路ダイの異なったロットは、異なった放射線遮へい許容量を有し、したがってロットでデバイスを追跡可能にすることによって、高信頼性部品が可能となる。もし回路ダイの１つが故障すれば、製造へ遡ってそれを追跡することができ、同じロットの回路ダイを有する他の部品を全て特定することができる。
次に図１０を参照すると、本発明に従って高信頼性積層電子回路を作る方法が示される。説明される方法は、図１〜図９を参照して図示および説明された実施形態を作るために使用可能である。
最初に、第１のパッケージ層が１０００で形成される。次に、第２のパッケージ層が１００２で形成される。第１のパッケージ層および第２のパッケージ層は、本明細書で図１〜図９を参照して説明されている。一般的に、第１のパッケージ層および第２のパッケージ層は、回路パッケージ、回路パッケージへ結合された放射線遮へいベースまたは放射線遮へい蓋、および回路ダイを含む。幾つかの実施形態では、第１のパッケージ層および第２のパッケージ層は、基板へ結合された複数の回路ダイを含むことができる。更に、第１のパッケージ層および第２のパッケージ層は、回路ダイへ結合された複数の導体を含むことができる。
次に、第１のパッケージ層が、第２のパッケージ層へ結合される（１００４）。幾つかの実施形態では、第１のパッケージ層のベースは、第２のパッケージ層の蓋として作用する。理解すべきは、説明される方法に従って、多数の回路ダイを収容するため、より多くのパッケージ層を一緒に結合できることである。例えば、もし第１のパッケージ層および第２のパッケージ層が、回路パッケージ、放射線遮へいベース、および回路ダイを含むならば、類似した第３のパッケージ層を第２の層へ結合することができる。こうして、第２のパッケージ層のベースは、第３のパッケージ層の蓋として作用する。もし更に多くの層が所望されるならば、それらを類似の仕方で追加することができる。同様に、例えば、もし第１のパッケージ層および第２のパッケージ層が、回路パッケージ、放射線遮へい蓋、および回路ダイを含むならば、類似した第３のパッケージ層を第１のパッケージ層へ結合することができる。もし更に多くの層が所望されるならば、それらを第３のパッケージ層の上部の上に追加することができる。
次のステップは、１００６で、第１のパッケージ層または第２のパッケージ層へ、それぞれ蓋またはベースを結合することを含む。もし第１のパッケージ層および第２のパッケージ層が、放射線遮へいベースを有するように形成されるならば、蓋は第１のパッケージ層へ結合される。代替として、もし第１のパッケージ層および第２のパッケージ層が、放射線遮へい蓋を有するように形成されるならば、ベースは第２のパッケージ層へ結合される。
本明細書で開示された発明は、特定の実施形態および応用を使用して説明されたが、以下の特許請求の範囲によって限定される趣旨および範囲の中で本発明を実施するため、上記の教示に従って、しかし細かな説明には従わないで、本発明の他の修正、変形、および配列を行ってよい。
複数の電子回路ダイを放射線から遮へいするように設計された複数の層へ分離された遮へいパッケージを示す図である。 複数の層が組立てられた後の、図１の遮へいパッケージを示す図である。 本発明に従って積層遮へいパッケージに必要な遮へい量を決定する方法を示すフローチャートである。 セラミック・パッケージへ直接取り付けられる複数の電子回路ダイを放射線から遮へいするように設計された積層遮へいパッケージを示す図である。 遮へい層へ直接取り付けられる複数の電子回路ダイを放射線から遮へいするように設計された積層遮へいパッケージを示す図である。 基板へ直接取り付けられる複数の電子回路ダイを放射線から遮へいするように設計された積層遮へいパッケージを示す図である。 基板へ直接取り付けられる複数の電子回路ダイを放射線から遮へいするように設計された積層遮へいパッケージを示す図である。 基板へ直接取り付けられる複数の電子回路ダイを放射線から遮へいするように設計された積層遮へいパッケージを示す図である。 複数の回路ダイから熱を散逸するパッケージを示す図である。 本発明に従って高信頼性積層電子回路デバイスを作る方法を示すフローチャートである。

Claims (50)

  1. 回路パッケージ、該回路パッケージに結合された放射線遮へいベース、および該放射線遮へいベースに結合された回路ダイを含む複数のパッケージ層と、
    該複数のパッケージ層に結合された放射線遮へい蓋と、
    を具備する放射線遮へい集積回路デバイスであって、
    前記回路ダイが、回路ダイの全許容線量よりも多い放射線量から遮へいされ、
    前記複数のパッケージ層は相互に積み重ねられて、第１のパッケージ層の下部が第２のパッケージ層の上部として作用する、放射線遮へい集積回路デバイス。
  2. 前記放射線遮へいベースに結合された基板と、
    前記基板に結合された複数の回路ダイと、
    を更に具備する、請求項１に記載の放射線遮へい集積回路デバイス。
  3. 前記複数の回路ダイを前記放射線遮へいベースに結合する複数の熱バイアを更に前記基板内に具備する、請求項２に記載の放射線遮へい集積回路デバイス。
  4. 更に、前記複数の放射線遮へいベースの第１のものを、前記複数の放射線遮へいベースの第２のものに結合する熱接続を前記複数のパッケージ層間に具備する、請求項２に記載の放射線遮へい集積回路デバイス。
  5. 複数の放射線遮へいベースの第１のものが、放射線遮へい集積回路デバイスのヒートシンクとして作用する、請求項２に記載の放射線遮へい集積回路デバイス。
  6. 前記複数のパッケージ層には、はんだボールの１つが取り付けられ、はんだペースト上で覆う、請求項１に記載の放射線遮へい集積回路デバイス。
  7. 前記放射線遮へい蓋が高Ｚ材料である、請求項１に記載の放射線遮へい集積回路デバイス。
  8. 前記放射線遮へいベースが高Ｚ材料である、請求項１に記載の放射線遮へい集積回路デバイス。
  9. 前記放射線遮へいベースがヒートシンクとして作用する、請求項１に記載の放射線遮へい集積回路デバイス。
  10. 前記放射線遮へい蓋が高Ｚ材料および低Ｚ材料を具備する、請求項１に記載の放射線遮へい集積回路デバイス。
  11. 前記放射線遮へいベースが高Ｚ材料および低Ｚ材料を具備する、請求項１に記載の放射線遮へい集積回路デバイス。
  12. 回路パッケージ、および該回路パッケージに結合された放射線遮へい蓋を含む複数のパッケージ層と、
    前記回路パッケージに結合された回路ダイと、
    前記複数のパッケージ層に結合された放射線遮へいベースと、
    を具備する放射線遮へい集積回路デバイスであって、
    前記回路ダイが、回路ダイの全許容線量よりも多い放射線量から遮へいされ、
    前記複数のパッケージ層が相互に積み重ねられる、放射線遮へい集積回路デバイス。
  13. 前記回路パッケージに結合された基板と、
    前記基板に結合された複数の回路ダイと、
    を更に具備する、請求項１２に記載の放射線遮へい集積回路デバイス。
  14. 前記基板を前記回路パッケージに接続する複数のはんだボールを更に具備する、請求項１３に記載の放射線遮へい集積回路デバイス。
  15. 前記複数のパッケージ層がはんだボールによって取り付けられる、請求項１２に記載の放射線遮へい集積回路デバイス。
  16. 前記放射線遮へい蓋が高Ｚ材料である、請求項１２に記載の放射線遮へい集積回路デバイス。
  17. 前記放射線遮へいベースが高Ｚ材料である、請求項１２に記載の放射線遮へい集積回路デバイス。
  18. 前記放射線遮へいベースがヒートシンクとして作用する、請求項１２に記載の放射線遮へい集積回路デバイス。
  19. 前記複数のパッケージ層が気密封止される、請求項１２に記載の放射線遮へい集積回路デバイス。
  20. 前記放射線遮へい蓋が高Ｚ材料および低Ｚ材料を具備する、請求項１２に記載の放射線遮へい集積回路デバイス。
  21. 前記放射線遮へいベースが高Ｚ材料および低Ｚ材料を具備する、請求項１２に記載の放射線遮へい集積回路デバイス。
  22. 集積回路デバイスを遮へいする方法であって、
    第１の放射線遮へいベース、第１のパッケージ、および第１の回路ダイを含む第１のパッケージ層を形成し、
    第２の放射線遮へいベース、第２のパッケージ、および第２の回路ダイを含む第２のパッケージ層を形成し、
    前記第１のパッケージ層の下部を前記第２のパッケージ層の上部に結合し、
    前記第１のパッケージ層に蓋を結合する、
    ことを含む、方法。
  23. 高Ｚ材料から前記蓋を形成することを更に含む、請求項２２に記載の集積回路デバイスを遮へいする方法。
  24. 高Ｚ材料から前記第１の放射線遮へいベースおよび前記第２の放射線遮へいベースを形成することを更に含む、請求項２２に記載の集積回路デバイスを遮へいする方法。
  25. 前記第１の回路ダイが、前記第１の回路ダイの全許容線量よりも少ない放射線量を受け取る、請求項２２に記載の集積回路デバイスを遮へいする方法。
  26. 前記第２の回路ダイが、前記第２の回路ダイの全許容線量よりも少ない放射線量を受け取る、請求項２２に記載の集積回路デバイスを遮へいする方法。
  27. 回路パッケージ、該回路パッケージに結合された熱伝導ベース、および該熱伝導ベースに結合された回路ダイを含む複数のパッケージ層を具備する高密度回路パッケージであって、
    前記回路ダイが、熱バイアを介して前記熱伝導ベースへ結合される、回路パッケージ。
  28. 前記熱伝導ベースに結合された熱層コネクタを更に具備する、請求項２７に記載の回路パッケージ。
  29. 前記回路ダイがメモリを含む、請求項２８に記載の回路パッケージ。
  30. 前記熱伝導ベースが放射線遮へい材料を含む、請求項２７に記載の回路パッケージ。
  31. 前記回路ダイが、回路ダイの全許容線量よりも多い放射線量から遮へいされる、請求項３０に記載の回路パッケージ。
  32. 複数の層の上部に結合された熱伝導蓋を更に具備する、請求項２７に記載の回路パッケージ。
  33. 前記回路パッケージがセラミックを含む、請求項２７に記載の回路パッケージ。
  34. 集積回路デバイスを遮へいする方法であって、
    第１の放射線遮へい蓋、第１のパッケージ、および第１の回路ダイを含む第１のパッケージ層を形成し、
    第２の放射線遮へい蓋、第２のパッケージ、および第２の回路ダイを含む第２のパッケージ層を形成し、
    前記第１のパッケージ層の上部を前記第２のパッケージ層の下部に結合し、
    前記第１のパッケージ層にベースを結合する、
    ことを含む、方法。
  35. 高Ｚ材料から前記ベースを形成することを更に含む、請求項３４に記載の集積回路デバイスを遮へいする方法。
  36. 高Ｚ材料から前記第１の放射線遮へい蓋および前記第２の放射線遮へい蓋を形成することを更に含む、請求項３４に記載の集積回路デバイスを遮へいする方法。
  37. 前記第１の回路ダイが、第１の回路ダイの全許容線量よりも少ない放射線量を受け取る、請求項３４に記載の集積回路デバイスを遮へいする方法。
  38. 前記第２の回路ダイが、第２の回路ダイの全許容線量よりも少ない放射線量を受け取る、請求項３４に記載の集積回路デバイスを遮へいする方法。
  39. パッケージの異なった層の中にある複数の集積回路ダイを放射線から保護する高信頼性パッケージを作る方法であって、
    パッケージの第１の層の中に第１の回路ダイを配置するステップと、
    前記第１の回路ダイの全許容線量よりも多い放射線量から蓋を介して第１の回路ダイを十分に遮へいするため、該パッケージの第１の層のために蓋を提供するステップと、
    該パッケージの内部層の中に第２の回路ダイを配置するステップと、
    該第２の回路ダイの全許容線量よりも多い放射線量から蓋および内部遮へい層を介して第２の回路ダイを遮へいするため、蓋および内部遮へい層の遮へいが十分となるように内部パッケージのために内部遮へい層を提供するステップと、を含む方法。
  40. 前記第１の回路ダイが、前記第２の回路ダイの全許容線量よりも大きい全許容線量を有する、請求項３９に記載の方法。
  41. 前記パッケージの上にベースを置くことを更に含む、請求項３９に記載の方法。
  42. 高密度回路パッケージを作る方法であって、
    回路パッケージ、該回路パッケージに結合された熱伝導ベース、および該熱伝導ベースに結合された回路ダイを含む複数のパッケージ層を形成し、
    熱バイアを介して前記熱伝導ベースに前記回路ダイを結合する、
    ことを含む方法。
  43. 前記複数のパッケージ層の１つに熱伝導蓋を結合することを更に含む、請求項４２に記載の方法。
  44. 前記回路ダイがメモリである、請求項４２に記載の方法。
  45. 銅−タングステンから前記熱伝導ベースを形成することを更に含む、請求項４２に記載の方法。
  46. 高密度回路パッケージを作る方法であって、
    熱伝導ベースを第１のパッケージ層に結合し、
    第１の回路ダイを前記熱伝導ベースに結合し、
    第２のパッケージ層を前記第１のパッケージ層に結合し、
    第２の回路ダイを前記熱伝導ベースに結合する、
    ことを含む方法。
  47. 前記第１のパッケージ層と前記第２のパッケージ層との間に熱伝導層を結合することを更に含む、請求項４６に記載の方法。
  48. 熱バイアを使用して前記熱伝導層を前記熱伝導ベースに結合することを更に含む、請求項４７に記載の方法。
  49. 熱伝導蓋を前記第２のパッケージ層に結合することを更に含む、請求項４７に記載の方法。
  50. 熱バイアを使用して前記熱伝導蓋を前記熱伝導層に結合することを更に含む、請求項４９に記載の方法。
JP2006520255A 2003-07-16 2004-07-12 放射線遮へい集積回路デバイス、集積回路デバイスを遮へいする方法、及び、集積回路ダイを放射線から保護する高信頼性パッケージを作る方法 Expired - Fee Related JP4795948B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/621,844 2003-07-16
US10/621,844 US7191516B2 (en) 2003-07-16 2003-07-16 Method for shielding integrated circuit devices
PCT/US2004/022344 WO2005010937A2 (en) 2003-07-16 2004-07-12 Packaging of semiconductor devices for incrased reliability

Publications (2)

Publication Number Publication Date
JP2007531981A true JP2007531981A (ja) 2007-11-08
JP4795948B2 JP4795948B2 (ja) 2011-10-19

Family

ID=34063073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006520255A Expired - Fee Related JP4795948B2 (ja) 2003-07-16 2004-07-12 放射線遮へい集積回路デバイス、集積回路デバイスを遮へいする方法、及び、集積回路ダイを放射線から保護する高信頼性パッケージを作る方法

Country Status (7)

Country Link
US (3) US7191516B2 (ja)
EP (1) EP1647173A4 (ja)
JP (1) JP4795948B2 (ja)
KR (1) KR101059918B1 (ja)
CN (2) CN101345238B (ja)
HK (1) HK1127162A1 (ja)
WO (1) WO2005010937A2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164424A1 (en) * 2003-04-02 2007-07-19 Nancy Dean Thermal interconnect and interface systems, methods of production and uses thereof
KR20060025155A (ko) * 2003-06-06 2006-03-20 허니웰 인터내셔날 인코포레이티드 열적 상호접속 시스템, 그 제조 방법 및 사용법
US7191516B2 (en) * 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
EP2112471A1 (fr) * 2008-04-22 2009-10-28 Microcomponents AG Dispositif de montage pour composant électronique
CN101572260B (zh) * 2008-04-30 2011-04-20 南亚科技股份有限公司 多芯片堆叠封装体
US7741567B2 (en) * 2008-05-19 2010-06-22 Texas Instruments Incorporated Integrated circuit package having integrated faraday shield
US7835207B2 (en) 2008-10-07 2010-11-16 Micron Technology, Inc. Stacked device remapping and repair
US8533853B2 (en) * 2009-06-12 2013-09-10 Telecommunication Systems, Inc. Location sensitive solid state drive
EP2482236A4 (en) * 2009-09-24 2013-10-30 Terrara Code Res Inst Inc RFID LABEL, TAG READING / WRITING APPARATUS, DATA MANAGEMENT SYSTEM AND METHOD
US8531012B2 (en) 2009-10-23 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die disposed in a cavity of an interconnect structure and grounded through the die TSV
KR101321534B1 (ko) * 2011-09-30 2013-10-28 (주)마이크로인피니티 적층형 센서 패키지
US9223665B2 (en) 2013-03-15 2015-12-29 Micron Technology, Inc. Apparatuses and methods for memory testing and repair
GB201311834D0 (en) * 2013-07-02 2013-08-14 Qinetiq Ltd Electronic hardware assembly
US20160149733A1 (en) * 2014-11-26 2016-05-26 Applied Materials, Inc. Control architecture for devices in an rf environment
US9872341B2 (en) 2014-11-26 2018-01-16 Applied Materials, Inc. Consolidated filter arrangement for devices in an RF environment
KR20160110683A (ko) 2015-03-10 2016-09-22 한국원자력연구원 집적회로소자의 내방사선 특성 개선장치 및 개선방법
TWI621378B (zh) * 2015-07-29 2018-04-11 乾坤科技股份有限公司 具有電磁屏蔽結構的電子模組及其製造方法
CN106098647B (zh) * 2016-06-20 2018-12-14 绍兴杭铭饰品有限公司 一种多芯片叠堆式集成电路封装
CN106057755B (zh) * 2016-08-22 2018-08-07 许恩明 一种用于多芯片封装的散热机构
CN108962849B (zh) * 2016-08-22 2020-10-16 山东汉旗科技有限公司 一种集成电路封装的方法
CN108807312B (zh) * 2016-08-22 2020-07-14 林锦国 一种散热装置
EP3631894B1 (en) 2017-06-20 2022-03-02 Viasat, Inc. Antenna array radiation shielding
CN109428666A (zh) * 2017-09-04 2019-03-05 王红彦 一种电磁信号屏蔽装置
JP2020047714A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 半導体メモリおよびその製造方法
CN113395936B (zh) * 2018-12-06 2024-10-15 美国亚德诺半导体公司 屏蔽的集成器件封装
US11688709B2 (en) 2018-12-06 2023-06-27 Analog Devices, Inc. Integrated device packages with passive device assemblies
KR102662146B1 (ko) * 2018-12-17 2024-05-03 삼성전자주식회사 반도체 패키지
US11205031B2 (en) * 2019-02-25 2021-12-21 Qiang Huang System and method for facilitating use of commercial off-the-shelf (COTS) components in radiation-tolerant electronic systems
KR102040770B1 (ko) 2019-06-18 2019-11-05 (주)피티더블유스틸솔루션 슬리브 자동 공급장치
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
CN112967938A (zh) * 2020-12-29 2021-06-15 中国电子科技集团公司第四十七研究所 一种宇航级集成电路总剂量屏蔽方法及抗辐照加固效果验证方法
EP4064382A1 (en) * 2021-03-22 2022-09-28 Ricoh Company, Ltd. Liquid composition, method for producing electrode, and method for producing electrochemical element
CN113192935B (zh) * 2021-04-30 2023-04-07 苏州汉天下电子有限公司 一种半导体封装结构以及半导体封装方法
CN113543615B (zh) * 2021-06-29 2022-11-01 中国科学院长春光学精密机械与物理研究所 空间电子设备辐照防护方法

Family Cites Families (165)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL157456B (nl) * 1968-07-30 1978-07-17 Philips Nv Halfgeleiderinrichting in een isolerende kunststofomhulling.
US3771025A (en) * 1969-10-02 1973-11-06 Gen Electric Semiconductor device including low impedance connections
US3828425A (en) * 1970-10-16 1974-08-13 Texas Instruments Inc Method for making semiconductor packaged devices and assemblies
US3706840A (en) * 1971-05-10 1972-12-19 Intersil Inc Semiconductor device packaging
US3895143A (en) * 1973-03-16 1975-07-15 Nicolet Ind Inc Metal-fiber-latex-containing sheet materials
US3914858A (en) * 1974-08-23 1975-10-28 Nitto Electric Ind Co Method of making sealed cavity molded semiconductor devices
US4167647A (en) * 1974-10-02 1979-09-11 Santa Barbara Research Center Hybrid microelectronic circuit package
US3933530A (en) * 1975-01-28 1976-01-20 Rca Corporation Method of radiation hardening and gettering semiconductor devices
FR2305855A1 (fr) * 1975-03-28 1976-10-22 Westinghouse Electric Corp Transistor mnos a drain-source protege vis-a-vis des radiations
US4014772A (en) * 1975-04-24 1977-03-29 Rca Corporation Method of radiation hardening semiconductor devices
JPS52100171A (en) * 1976-02-18 1977-08-22 Hitachi Ltd Composite integrated circuit mudule
JPS52120768A (en) * 1976-04-05 1977-10-11 Nec Corp Semiconductor device
US4089575A (en) * 1976-09-27 1978-05-16 Amp Incorporated Connector for connecting a circuit element to the surface of a substrate
US4100675A (en) * 1976-11-01 1978-07-18 Mansol Ceramics Company Novel method and apparatus for hermetic encapsulation for integrated circuits and the like
US4091407A (en) * 1976-11-01 1978-05-23 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
NL189379C (nl) * 1977-05-05 1993-03-16 Richardus Henricus Johannes Fi Werkwijze voor inkapselen van micro-elektronische elementen.
US4173683A (en) * 1977-06-13 1979-11-06 Rca Corporation Chemically treating the overcoat of a semiconductor device
US4313768A (en) * 1978-04-06 1982-02-02 Harris Corporation Method of fabricating improved radiation hardened self-aligned CMOS having Si doped Al field gate
US4402002A (en) * 1978-04-06 1983-08-30 Harris Corporation Radiation hardened-self aligned CMOS and method of fabrication
JPS5591145A (en) * 1978-12-28 1980-07-10 Narumi China Corp Production of ceramic package
JPS5598846A (en) 1979-01-22 1980-07-28 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device
JPS55128851A (en) 1979-03-28 1980-10-06 Hitachi Ltd Semiconductor memory device
JPS6015152B2 (ja) * 1980-01-09 1985-04-17 株式会社日立製作所 樹脂封止半導体メモリ装置
JPS56103452A (en) 1980-01-22 1981-08-18 Fujitsu Ltd Semiconductor device
JPS56165341A (en) 1980-05-23 1981-12-18 Nec Corp Semiconductor device
JPS5795650A (en) 1980-12-05 1982-06-14 Nec Corp Semiconductor device
JPS57145345A (en) 1981-03-04 1982-09-08 Nec Corp Semiconductor device
US4975762A (en) * 1981-06-11 1990-12-04 General Electric Ceramics, Inc. Alpha-particle-emitting ceramic composite cover
US4468411A (en) * 1982-04-05 1984-08-28 Motorola, Inc. Method for providing alpha particle protection for an integrated circuit die
JPS58207657A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置及びその製造方法
US4633573A (en) * 1982-10-12 1987-01-06 Aegis, Inc. Microcircuit package and sealing method
US4506108A (en) * 1983-04-01 1985-03-19 Sperry Corporation Copper body power hybrid package and method of manufacture
FR2547113B1 (fr) * 1983-06-03 1986-11-07 Inf Milit Spatiale Aeronaut Boitier d'encapsulation de composant electronique, durci vis-a-vis des radiations
JPS60106150A (ja) 1983-11-15 1985-06-11 Nippon Telegr & Teleph Corp <Ntt> 耐放射線パツケ−ジ
JPS60124834A (ja) 1983-12-09 1985-07-03 Nec Corp 半導体装置の検査方法
JPS60180150A (ja) 1984-02-27 1985-09-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPS60143398U (ja) 1984-03-05 1985-09-24 三菱電線工業株式会社 遮蔽材
US4614836A (en) * 1984-03-19 1986-09-30 Axia Incorporated Ground connector for microelectronic circuit case
US4652465A (en) * 1984-05-14 1987-03-24 Nissan Chemical Industries Ltd. Process for the production of a silver coated copper powder and conductive coating composition
JPS60257546A (ja) * 1984-06-04 1985-12-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPS614249A (ja) * 1984-06-19 1986-01-10 Sumitomo Electric Ind Ltd 半導体装置用パツケ−ジ
JPS614250A (ja) * 1984-06-19 1986-01-10 Sumitomo Electric Ind Ltd 半導体装置用パツケ−ジ
JPS6154656A (ja) * 1984-08-24 1986-03-18 Fujitsu Ltd 半導体装置
US4663240A (en) * 1984-11-06 1987-05-05 Enthone, Incorporated RFI shielded plastic articles and process for making same
FR2584863B1 (fr) 1985-07-12 1988-10-21 Inf Milit Spatiale Aeronaut Composant electronique durci vis-a-vis des radiations
US4675978A (en) * 1985-09-09 1987-06-30 Rca Corporation Method for fabricating a radiation hardened oxide having two portions
US4825278A (en) * 1985-10-17 1989-04-25 American Telephone And Telegraph Company At&T Bell Laboratories Radiation hardened semiconductor devices
US4687622A (en) * 1985-10-29 1987-08-18 Irt Corporation Nuclear event detector
JPS62125651A (ja) 1985-11-26 1987-06-06 Nippon Telegr & Teleph Corp <Ntt> 耐放射線パツケ−ジ
JPS62150776A (ja) 1985-12-24 1987-07-04 Fuji Electric Co Ltd 半導体装置
US4935174A (en) * 1986-01-13 1990-06-19 Canon Kabushiki Kaisha Resin molded article bearing electric circuit patterns and process for producing the same
FR2597654B1 (fr) * 1986-04-16 1989-06-30 Aerospatiale Gainage de protection de conducteurs electriques ou optiques, durci vis-a-vis des rayons x
FR2597652B1 (fr) * 1986-04-16 1988-07-29 Aerospatiale Boitier de protection de circuits electroniques, durci vis-a-vis des rayons x
JPS6361150U (ja) * 1986-10-13 1988-04-22
US4823523A (en) * 1987-01-06 1989-04-25 Donald N. Coupard Electromagnetic radiation shielding enclosure and shielding components
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
US5180513A (en) * 1987-02-06 1993-01-19 Key-Tech, Inc. Shielded plastic enclosure to house electronic equipment
US5047260A (en) * 1987-02-06 1991-09-10 Key-Tech, Inc. Method for producing a shielded plastic enclosure to house electronic equipment
US4839716A (en) * 1987-06-01 1989-06-13 Olin Corporation Semiconductor packaging
US5016138A (en) * 1987-10-27 1991-05-14 Woodman John K Three dimensional integrated circuit package
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US4953002A (en) * 1988-03-31 1990-08-28 Honeywell Inc. Semiconductor device housing with magnetic field protection
US4979019A (en) * 1988-05-11 1990-12-18 Refractory Composites, Inc. Printed circuit board with inorganic insulating matrix
DE68923732T2 (de) * 1988-05-19 1996-01-18 Semiconductor Energy Lab Verfahren zur Herstellung einer elektrischen Vorrichtung.
DE3818114A1 (de) * 1988-05-27 1989-11-30 Gruenzweig & Hartmann Montage Absorber fuer elektromagnetische und akustische wellen
US4903108A (en) * 1988-06-21 1990-02-20 Harris Corporation Radiation hardened complementary transistor integrated circuits
US4868716A (en) * 1988-07-15 1989-09-19 Hewlett-Packard Company RF interconnect and shielding system
US5001528A (en) * 1989-01-31 1991-03-19 The United States Of America As Represented By The Secretary Of The Air Force Radiation hardened CMOS on SOI or SOS devices
JP2600366B2 (ja) 1989-03-09 1997-04-16 富士通株式会社 半導体チップの実装方法
US4922754A (en) 1989-03-17 1990-05-08 Kennametal Inc. Acoustic emission transducer and mounting adapter for monitoring metalcutting tools
JPH02278740A (ja) 1989-04-19 1990-11-15 Matsushita Electric Works Ltd 半導体装置のパッケージング方法
US4992754B1 (en) * 1989-09-07 1997-10-28 Ortel Corp Predistorter for linearization of electronic and optical signals
JPH03165058A (ja) * 1989-11-24 1991-07-17 Mitsubishi Electric Corp 半導体装置
US4967315A (en) * 1990-01-02 1990-10-30 General Electric Company Metallized ceramic circuit package
JPH03212006A (ja) * 1990-01-17 1991-09-17 Sony Corp 高周波回路用パッケージ
US5140390A (en) * 1990-02-16 1992-08-18 Hughes Aircraft Company High speed silicon-on-insulator device
US5024965A (en) * 1990-02-16 1991-06-18 Chang Chen Chi P Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
US5006479A (en) * 1990-02-27 1991-04-09 Rockwell International Corporation Methods for improving radiation tolerance of silicon gate CMOS/silicon on sapphire devices
US5139969A (en) * 1990-05-30 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of making resin molded semiconductor device
US5160374A (en) * 1990-07-24 1992-11-03 The United States Of America As Represented By The Secretary Of The Air Force Process and apparatus for preventing the pulse discharge of insulators in ionizing radiation
US5086443A (en) * 1990-08-03 1992-02-04 The United States Of America As Represented By The United States Department Of Energy Background-reducing x-ray multilayer mirror
JPH0494560A (ja) 1990-08-10 1992-03-26 Seiko Epson Corp 半導体装置
US5250845A (en) * 1990-11-30 1993-10-05 Hughes Aircraft Company Totally enclosed hermetic electronic module
US5166772A (en) * 1991-02-22 1992-11-24 Motorola, Inc. Transfer molded semiconductor device package with integral shield
JPH04273200A (ja) 1991-02-27 1992-09-29 Toshiba Corp シールド装置
JPH04291948A (ja) * 1991-03-20 1992-10-16 Fujitsu Ltd 半導体装置及びその製造方法及び放熱フィン
US5149662A (en) * 1991-03-27 1992-09-22 Integrated System Assemblies Corporation Methods for testing and burn-in of integrated circuit chips
US5138430A (en) * 1991-06-06 1992-08-11 International Business Machines Corporation High performance versatile thermally enhanced IC chip mounting
JPH0715969B2 (ja) * 1991-09-30 1995-02-22 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチチツプ集積回路パツケージ及びそのシステム
US5206794A (en) * 1991-12-20 1993-04-27 Vlsi Technology, Inc. Integrated circuit package with device and wire coat assembly
CA2080177C (en) * 1992-01-02 1997-02-25 Edward Allan Highum Electro-magnetic shield and method for making the same
US5268331A (en) * 1992-01-07 1993-12-07 Texas Instruments Incorporated Stabilizer/spacer for semiconductor device lead frames
US5202536A (en) * 1992-02-03 1993-04-13 Schlegel Corporation EMI shielding seal with partial conductive sheath
US5578526A (en) * 1992-03-06 1996-11-26 Micron Technology, Inc. Method for forming a multi chip module (MCM)
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
US5324952A (en) * 1992-07-10 1994-06-28 Ball Corporation Radiation shielding for spacecraft components
US5220192A (en) * 1992-07-10 1993-06-15 Lsi Logic Radiation hardened CMOS structure using an implanted P guard structure and method for the manufacture thereof
US5317107A (en) * 1992-09-24 1994-05-31 Motorola, Inc. Shielded stripline configuration semiconductor device and method for making the same
US5656830A (en) * 1992-12-10 1997-08-12 International Business Machines Corp. Integrated circuit chip composite having a parylene coating
US6205654B1 (en) * 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5589129A (en) * 1993-02-19 1996-12-31 Kabushiki Kaisha Toshiba Method of manufacturing a molding using a filler or an additive concentrated on an arbitrary portion or distributed at a gradient concentration
US5384477A (en) * 1993-03-09 1995-01-24 National Semiconductor Corporation CMOS latchup suppression by localized minority carrier lifetime reduction
CA2092371C (en) * 1993-03-24 1999-06-29 Boris L. Livshits Integrated circuit packaging
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
CN1047718C (zh) * 1993-05-03 1999-12-22 艾利森电话股份有限公司 用于封装电子元件的柔性封装装置
US5880403A (en) * 1994-04-01 1999-03-09 Space Electronics, Inc. Radiation shielding of three dimensional multi-chip modules
US5825042A (en) * 1993-06-18 1998-10-20 Space Electronics, Inc. Radiation shielding of plastic integrated circuits
US5635754A (en) * 1994-04-01 1997-06-03 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US6613978B2 (en) 1993-06-18 2003-09-02 Maxwell Technologies, Inc. Radiation shielding of three dimensional multi-chip modules
US5455745A (en) * 1993-07-26 1995-10-03 National Semiconductor Corporation Coated bonding wires in high lead count packages
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
US5406117A (en) * 1993-12-09 1995-04-11 Dlugokecki; Joseph J. Radiation shielding for integrated circuit devices using reconstructed plastic packages
US5436411A (en) * 1993-12-20 1995-07-25 Lsi Logic Corporation Fabrication of substrates for multi-chip modules
US5498900A (en) * 1993-12-22 1996-03-12 Honeywell Inc. Semiconductor package with weldable ceramic lid
FI117224B (fi) * 1994-01-20 2006-07-31 Nec Tokin Corp Sähkömagneettinen häiriönpoistokappale, ja sitä soveltavat elektroninen laite ja hybridimikropiirielementti
US6455864B1 (en) 1994-04-01 2002-09-24 Maxwell Electronic Components Group, Inc. Methods and compositions for ionizing radiation shielding
US6720493B1 (en) * 1994-04-01 2004-04-13 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US6261508B1 (en) * 1994-04-01 2001-07-17 Maxwell Electronic Components Group, Inc. Method for making a shielding composition
US5770304A (en) * 1994-07-11 1998-06-23 Nippon Paint Co., Ltd. Wide bandwidth electromagnetic wave absorbing material
US5672918A (en) * 1994-08-18 1997-09-30 The United States Of America As Represented By The United States Department Of Energy System level latchup mitigation for single event and transient radiation effects on electronics
JP2875479B2 (ja) * 1994-09-08 1999-03-31 日本ペルノックス株式会社 半導体の封止方法
US5552338A (en) * 1994-09-26 1996-09-03 Intel Corporation Method of using latchup current to blow a fuse in an integrated circuit
JP2780649B2 (ja) 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
US5579207A (en) * 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
US5495394A (en) * 1994-12-19 1996-02-27 At&T Global Information Solutions Company Three dimensional die packaging in multi-chip modules
US5706840A (en) * 1995-03-03 1998-01-13 Sandia Corporation Precision cleaning apparatus and method
CH690230A5 (fr) 1995-03-17 2000-06-15 Bobst Sa Procédé et dispositif de contrôle de l'humidité d'une bande de matériau dans une machine d'impression.
US5577319A (en) * 1995-03-31 1996-11-26 Motorola, Inc. Method of encapsulating a crystal oscillator
US5552633A (en) 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
KR0157570B1 (ko) 1995-11-24 1999-02-18 김광호 복수경로를 통해 mpeg2 비트열을 복호하는 복호화장치
US5851852A (en) * 1996-02-13 1998-12-22 Northrop Grumman Corporation Die attached process for SiC
US5998867A (en) * 1996-02-23 1999-12-07 Honeywell Inc. Radiation enhanced chip encapsulant
US5694300A (en) * 1996-04-01 1997-12-02 Northrop Grumman Corporation Electromagnetically channelized microwave integrated circuit
EP0897256B1 (en) * 1996-04-24 2004-01-28 Okamura, Susumu Semiconductor device
US5780163A (en) * 1996-06-05 1998-07-14 Dow Corning Corporation Multilayer coating for microelectronic devices
DE19645036B4 (de) * 1996-10-31 2006-04-20 Siemens Ag Pyroelektrische Halbleiter-Detektoreinrichtung für Infrarotstrahlung und Verfahren zur Herstellung
US5935177A (en) 1997-02-06 1999-08-10 Accurate Automation Corporation Pilot-induced oscillation detection and compensation apparatus and method
US6064555A (en) * 1997-02-25 2000-05-16 Czajkowski; David Radiation induced single event latchup protection and recovery of integrated circuits
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
US5992237A (en) 1997-07-22 1999-11-30 Skf Condition Monitoring, Inc. Digital vibration coupling stud
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6137693A (en) * 1998-07-31 2000-10-24 Agilent Technologies Inc. High-frequency electronic package with arbitrarily-shaped interconnects and integral shielding
US6121672A (en) * 1998-11-03 2000-09-19 Utmc Microelectronic Systems Inc. Raised pedestal radiation shield for sensitive electronics
US6429386B2 (en) * 1998-12-30 2002-08-06 Ncr Corporation Imbedded die-scale interconnect for ultra-high speed digital communications
US6594156B1 (en) 2000-04-24 2003-07-15 Minimed Inc. Device and method for circuit protection during radiation sterilization
JP3776637B2 (ja) * 1999-09-13 2006-05-17 株式会社東芝 半導体装置
US6282071B1 (en) 1999-11-08 2001-08-28 Thomson Licensing, S.A. Frequency dependent X-ray protection for a multimedia monitor
US6368899B1 (en) * 2000-03-08 2002-04-09 Maxwell Electronic Components Group, Inc. Electronic device packaging
US6384473B1 (en) * 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6365960B1 (en) * 2000-06-19 2002-04-02 Intel Corporation Integrated circuit package with EMI shield
US6445591B1 (en) 2000-08-10 2002-09-03 Nortel Networks Limited Multilayer circuit board
US6515352B1 (en) * 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
US6906396B2 (en) 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging
JP2004071977A (ja) * 2002-08-08 2004-03-04 Mitsubishi Electric Corp 半導体装置
US6778637B2 (en) 2002-09-20 2004-08-17 Koninklijke Philips Electronics, N.V. Method and apparatus for alignment of anti-scatter grids for computed tomography detector arrays
US7382043B2 (en) 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
US7191516B2 (en) 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
JP4273200B2 (ja) 2003-08-27 2009-06-03 株式会社オクテック フラッシュランプ発光装置
JP4094560B2 (ja) 2004-01-23 2008-06-04 株式会社エヌ・ティ・ティ・データ リソース分割サーバ及びリソース分割サーバプログラム
DE102005001148B3 (de) * 2005-01-10 2006-05-18 Siemens Ag Elektronikeinheit mit EMV-Schirmung
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
US7537962B2 (en) * 2006-12-22 2009-05-26 Stats Chippac Ltd. Method of fabricating a shielded stacked integrated circuit package system

Also Published As

Publication number Publication date
KR20060113632A (ko) 2006-11-02
CN1823561A (zh) 2006-08-23
CN101345238B (zh) 2010-12-15
WO2005010937A3 (en) 2005-05-26
US8018739B2 (en) 2011-09-13
US20100155912A1 (en) 2010-06-24
EP1647173A2 (en) 2006-04-19
KR101059918B1 (ko) 2011-08-29
HK1127162A1 (en) 2009-09-18
EP1647173A4 (en) 2017-12-27
US20080251895A1 (en) 2008-10-16
US7696610B2 (en) 2010-04-13
CN101345238A (zh) 2009-01-14
US20050011656A1 (en) 2005-01-20
CN1823561B (zh) 2011-09-07
US7191516B2 (en) 2007-03-20
WO2005010937A2 (en) 2005-02-03
JP4795948B2 (ja) 2011-10-19

Similar Documents

Publication Publication Date Title
JP4795948B2 (ja) 放射線遮へい集積回路デバイス、集積回路デバイスを遮へいする方法、及び、集積回路ダイを放射線から保護する高信頼性パッケージを作る方法
US5880403A (en) Radiation shielding of three dimensional multi-chip modules
US6858795B2 (en) Radiation shielding of three dimensional multi-chip modules
US5223741A (en) Package for an integrated circuit structure
US5952611A (en) Flexible pin location integrated circuit package
US8154881B2 (en) Radiation-shielded semiconductor assembly
US6396136B2 (en) Ball grid package with multiple power/ground planes
JP2974552B2 (ja) 半導体装置
US20020001882A1 (en) Method for adhering and sealing a silicon chip in an integrated circuit package
CN103247599A (zh) 半导体器件及其制造方法
JPH0945809A (ja) 半導体装置及び半導体装置実装用基板
JP2008305838A (ja) 半導体装置及びその実装構造
JP2009071259A (ja) 半導体パッケージ及びその製造方法
JPS60257156A (ja) 熱伝導冷却モジユ−ル装置
JPH0439783B2 (ja)
JPS58225656A (ja) 半導体装置
US6452263B1 (en) Radiation shield and radiation shielded integrated circuit device
KR100766502B1 (ko) 반도체 소자 패키지
Bevan et al. Modern electronic packaging technology
CN117594535A (zh) 用于三维集成电路封装的柔性焊盘间隔器
Sampson The Assurance Challenges of Advanced Packaqinq Technologies for
JP2004088112A (ja) マルチチップ集積モジュール
Sampson The Assurance Challenges of Advanced Packaging Technologies for Electronics
JPH0964227A (ja) セラミックパッケージおよびその製造方法
JP2000150700A (ja) 高密度集積回路パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100311

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100519

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100526

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100708

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100809

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110728

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees