CN117594535A - 用于三维集成电路封装的柔性焊盘间隔器 - Google Patents

用于三维集成电路封装的柔性焊盘间隔器 Download PDF

Info

Publication number
CN117594535A
CN117594535A CN202310181448.7A CN202310181448A CN117594535A CN 117594535 A CN117594535 A CN 117594535A CN 202310181448 A CN202310181448 A CN 202310181448A CN 117594535 A CN117594535 A CN 117594535A
Authority
CN
China
Prior art keywords
flexible pad
package
pad spacer
disposed
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310181448.7A
Other languages
English (en)
Inventor
伊玛德·萨玛第恩
帕丹姆·贾殷
唐迎时
邓苏芸
尼古拉斯·肇伟·王
基兰·米勒
苏达山·苏加瓦内什·乌达亚库玛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Publication of CN117594535A publication Critical patent/CN117594535A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

本发明提供了一种用于三维IC封装的柔性焊盘间隔器。所述柔性焊盘间隔器可用于在基板或板(例如封装基板、中介层或印刷电路板(PCB))之间提供足够的支持，以便最大减少所述IC封装中基板翘曲或结构塌陷的影响。在一种举例中，所述柔性焊盘间隔器包括绝缘材料，例如具有其中设置的陶瓷填料的硅基聚合物复合材料。

Description

用于三维集成电路封装的柔性焊盘间隔器
背景技术
电子元件，如芯片组件或集成电路(IC)裸芯片，经常用于电子设备，如平板电脑、计算机、复印机、数码相机、智能手机、控制系统和自动取款机等。对高性能电子设备的需求导致了电子元件设计的发展。例如，为了提高电子元件的性能，电子元件的尺寸通常会减小，而电子元件内的集成元件，例如，晶体管的数量会增加。
运行期间芯片组件的适当的温度管理和冷却已变得越来越重要。在集成电路封装的制造过程中产生的热能常常导致界面缺陷和损坏。例如，由于在封装IC封装的电子元件时的焊接回流过程，基板焊接回流可能导致基板翘曲。这种基板翘曲可能会增加高密度三维IC封装中垂直集成多层基板的难度。
发明内容
本公开涉及一种三维IC封装，包括可用于三维IC封装的柔性焊盘间隔器。柔性焊盘间隔器可用于在基板或板(例如中介层、封装基板或印刷电路板(PCB))之间提供足够的支撑，以便最大减少IC封装中基板翘曲或结构塌陷的可能性。
一种举例中，集成电路(IC)封装包括设置在中介层上的IC裸芯片。多个第一焊球被设置在中介层和印刷电路板(PCB)之间。柔性焊盘间隔器设置在中介层和PCB之间。
一种举例中，热分配设备被设置在IC裸芯片上。热界面材料(TIM)被设置在热分配设备和IC裸芯片之间。在热分配设备和IC裸芯片之间设置了附加的柔性焊盘间隔器。胶粘材料被设置在附加的柔性焊盘间隔器和IC裸芯片之间。一种举例中，胶粘材料被设置在柔性焊盘间隔器和PCB之间。
一种举例中，柔性焊盘间隔器被设置在中介层的角部的底面上。柔性焊盘间隔器设置在中介层的一侧的中心部分上。柔性焊盘间隔器在PCB上被垂直地设置在IC裸芯片下面。
柔性焊盘间隔器由绝缘材料制造。柔性焊盘间隔器包括聚合物材料。柔性焊盘间隔器包括具有设置在其中的陶瓷填料的硅基聚合物复合材料。陶瓷填料包括氮化硼、氧化铝或稀土元素中的至少一种。多个第二焊球被设置在IC裸芯片和中介层之间。
本技术的另一个方面是针对由绝缘材料制成的柔性焊盘间隔器。该柔性焊盘间隔器被配置为设置在IC封装中的两个基板之间。
一种举例中，柔性焊盘间隔器包括具有设置在其中的陶瓷填料的硅基聚合物复合材料。该陶瓷填料包括氮化硼、氧化铝或稀土元素中的至少一种。柔性焊盘间隔器包括聚合物材料。基板至少包括中介层或PCB。柔性焊盘间隔器被设置在至少一个基板的角部周围。
附图说明
图1A示出了根据本公开的各方面的具有组装在其中的柔性焊盘间隔器的IC封装的示例性横截面示意图。
图1B示出了根据本公开的各方面的具有组装在其中的柔性焊盘间隔器的IC封装的另一个示例性横截面示意图。
图2A示出了没有定位在其中的柔性焊盘间隔器的IC封装的一部分的横截面示意图。
图2B示出了有定位在其中的柔性焊盘间隔器的IC封装的一部分的横截面示意图。
图3A-3C示出了根据本公开的各方面的具有定位在IC封装的不同位置的柔性焊盘间隔器的IC封装的俯视图。
图4示出了根据本公开的各方面的用于制造包括IC裸芯片的IC封装的流程图，该IC裸芯片包括形成在其中的温度控制元件。
具体实施方式
本公开涉及一种三维IC封装，包括可用于三维IC封装的柔性焊盘间隔器。柔性焊盘间隔器可用于在基板或板(例如中介层、封装基板或印刷电路板(PCB))之间提供足够的支持，以便最大减少IC封装中基板翘曲或结构塌陷的可能性。柔性焊盘间隔器可选自可提供足够硬度的材料，以便在IC封装中的板或基板之间提供结构支持，同时也提供足够的柔性和灵活性，以避免可能导致封装或封装的内部组件的机械损坏的应力集中在某一点。此外，柔性焊盘间隔器还可以提供电绝缘的优点以减少短路的可能性。一种举例中，柔性焊盘间隔器可选自绝缘材料，例如聚合物材料。
图1A示出了包括形成在中介层150上的IC裸芯片102的IC封装101的横截面视图。在图1A中示出的示例中，IC封装101包括至少一个IC裸芯片102，例如核或主IC逻辑IC裸芯片。值得注意的是，一个或多个IC裸芯片或存储器件组件可以在靠近IC裸芯片102或IC封装101的其他合适位置形成。设置在IC封装101中的IC裸芯片和器件组件可以是任何数量或配置。一种举例中，此处利用的IC裸芯片102可以是图形处理单元(GPU)、定制的特定应用集成电路(ASIC)，诸如此类。
一种举例中，IC裸芯片102通过多个连接器104设置在中介层150上。在一些例子中，连接器104可以是焊球。连接器104可以是金、镍、锡、铜、焊料、铝、钨或其他合适的导电材料。IC裸芯片102通过形成在中介层150中的相应的多个连接器(未示出)与中介层150电性和/或物理性地连接。
中介层150可以具有横跨中介层150的主体形成的多个贯通基底过孔(TSV)120。TSV 120可提供电连接通道，以促进IC裸芯片102与印刷电路板(PCB)108、插座或通过以球栅阵列(BGA)布置的多个焊接球124设置在其下的其他此类芯片载体的电连接。其他布置和连接器可包括以陆上栅格阵列(LGA)布置的触点、以引脚栅格阵列(PGA)布置的连接器引脚，等等。
中介层150和PCB 108可协助以垂直三维(3D)方式集成和堆叠多个裸芯片、元件、器件、芯片组件和芯粒。这样的布置可以提高封装密度。
在一些示例中，可以在PCB 108和中介层150之间设置额外的封装基板，以协助以垂直三维(3D)方式集成和堆叠多个裸芯片、元件、器件、芯片组件和芯粒。设置在PCB 108和中介层150之间或中介层150和IC裸芯片102之间的额外的封装基板的数量可以是任何数量或任何布置。
图1A中示出的连接器104、TSV 120或焊球124的数量和位置仅用于说明，并且可以根据器件性能设计、布局和考虑因素以任何方式布置。
可选地，热分配设备151覆盖在与IC裸芯片102或其他芯片组件接触的热界面材料(TIM)152上。一种举例中，热分配设备151可以包括设置在板基160上的板盖170。板基160可以包括与TIM 152直接接触的底面162和与板盖170接触的相对顶面164。类似地，板盖170可以包括面向板基160的顶面164的底面166，以及相对顶面168，入口176A和一个或多个出口176B可以从这里伸出。在其他例子中，入口和出口的数量和配置可以不同，例如有两个直接相邻的出口。板基160和板盖170可以用模具、机械加工或类似的工艺制造。
板基160可包括多个导热翅片169，其有助于促进热分配设备151的冷却。第一凹槽165A和第二凹槽165B围绕多个导热翅片169形成。翅片169可以是从板盖170的顶面168伸出的纵向结构。翅片169可以与板基160或板盖170整体形成，也可以通过焊接、胶粘或类似方式附接到板基160。本示例中，翅片169与板基160一体形成。
板盖170覆盖在板基160上，使得板盖170的底面166直接邻接板基160的顶面164。虽然不是必须的，但可以在板基160的边缘部分内提供O型环180，以便在板基160和板盖170之间形成密封。当接合在一起时，板基160和板盖170使流体和/或气体，如冷却剂，通过入口176A流入热分配设备151，并通过出口176B流出热分配设备151。板基160和板盖170可由已知的散热材料形成，如铝、铜、银、金属合金等。在图1A中示出的示例中，板基160和板盖170由相同或不同的材料形成。
一种举例中，热界面材料(TIM)152可以由具有高导热性的材料制造。TIM 152可以具有与板基160的底面162直接接触的第一表面153。TIM可以具有与第一表面153相对且平行的第二表面154。TIM 152的第二表面154与IC裸芯片102的后表面144直接接触。TIM 152可以是高导热性的材料，并具有低熔化温度。TIM 152的合适例子包括金属或石墨，例如纳米银或铟，但其他高导热TIM材料也可以实现。此外，在一些实施方案中，超高导热性或低导热性材料可用于TIM 152。
TIM 152可以以任何所需形式提供，例如液体、固体、半固体等。例如，TIM 152可以以液体形式应用，随后将固化形成软质弹性体。在一些例子中，TIM 152可以是油脂、薄膜或焊料。
硬化剂130在热分配设备151和PCB 108之间延伸。一种举例中，硬化剂130可以是环形或圆形的。硬化剂130的环形或圆形定义了中心孔136，该中心孔136被配置为环绕IC裸芯片102。硬化剂130可以设置在PCB 108和热分配设备151的板基160之间。一种举例中，中心孔136的大小、形状和位置可以根据要通过中心孔136暴露的底层PCB108的电路或中心孔136内的IC裸芯片102或中介层150的布置来调整。
一种举例中，硬化剂130可以由各种材料组成。一种举例中，硬化剂130由铜形成，并在之后镀上镍(或类似金属)以促进对PCB 108的粘附。在PCB 108和热分配设备151的板基160之间的界面处可以使用胶粘材料(未显示)。
一种举例中，柔性焊盘间隔器199可以被设置在中介层150和PCB 108之间，以在两者之间提供机械和/或结构支持。柔性焊盘间隔器199可由提供足够硬度的材料制成，以在IC封装101中的中介层150和PCB 108之间提供结构和/或机械支撑，同时该材料还提供足够的柔性和灵活性，不会成为应力集中点以导致IC封装101的机械损坏。此外，柔性焊盘间隔器199还可以提供电绝缘的优点以减少短路的可能性。一种举例中，柔性焊盘间隔器199可以选自绝缘材料，例如聚合物材料。一种举例中，柔性焊盘间隔器199是由硅基聚合物复合材料制造的，如填充有陶瓷填料的硅片。陶瓷填料的合适例子包括氮化硼、氧化铝、稀土元素或类似物。为制造柔性焊盘间隔器199而选择的材料也可以是耐热的，并且可以承受焊料回流所需的温度，而柔性焊盘间隔器199的尺寸和材料特性不会发生重大变化。例如，柔性焊盘间隔器199可以承受高达250摄氏度或更高的重复回流，例如3次，每次5分钟，液面以上时间约60-90秒，而没有明显的结构或厚度变形。
在焊接回流过程中，IC封装101可以经历焊接的热过程。在没有来自PCB 108、中介层150或其他封装基板的适当支持或足够的内部硬度的情况下，在焊接过程的热过程的周期期间和/或之后，基板经常发生翘曲。此外，来自IC裸芯片102和/或来自中介层150的重量可能导致焊球224的变形。
图2A示出了具有变形的中间件250的IC封装部分的示例。这种变形可能导致焊料高度控制失败，从而导致BGA IC封装焊接互连的缺陷和损坏。在热回流或组装过程期间，基板翘曲或封装重量增加可能导致组件缺陷，最终导致互连结构塌陷。在图2A所示出的示例中，与位于中心的焊球224相比，位于靠近中介层150两端的焊球202倾向于承受相对更多的热通量，从而导致焊球变形，导致基板翘曲。在一些例子中，在焊接过程中，基板和/或中介层150也可能变形或软化，导致基板翘曲，增加位于两端的焊球202上的重量，导致焊球变形。这种变形最终可能导致集成和/或互连失败、界面缺陷和结构塌陷。
因此，通过利用柔性焊盘间隔件199，如图2B所示，柔性焊盘间隔件199，无论是否有胶粘层198，都可以向中介层150提供支持，以便最小化可能在焊接过程期间发生的中介层150的基板翘曲问题。
在一些示例中，柔性焊盘间隔器199可以具有在邵氏00测量下的小于100的硬度范围。负载下的变形范围在20强度(psi)下小于20％的厚度变形。柔性焊盘间隔器199可以通过切割预先确定厚度的材料片形成。一种举例中，柔性焊盘间隔器199的厚度可以在0.2纳米和约0.5纳米之间。柔性焊盘间隔器199也可以按尺寸切割并包装成卷带，以支持自动取放操作。
此外，还可以在底板160和IC裸芯片102之间设置与柔性焊盘间隔器199类似或相同的柔性焊盘间隔器196。在底板160和IC裸芯片102之间使用的柔性焊盘间隔器196可以减少焊接TIM塌陷的可能性，从而可以保持TIM结合线厚度(BLT)，并且可以减少角与角之间的BLT变化。选择用于制造柔性焊盘间隔器196的材料也可以是耐热的，并且可以承受焊接TIM回流所需的温度，而柔性焊盘间隔器196的尺寸和材料特性没有显著变化。
在一些例子中，在柔性焊盘间隔器199和PCB 108之间或柔性焊盘间隔器196和IC裸芯片102之间可以利用胶粘层198，以提供额外的粘性，在焊接之前粘合界面。
图3A-3C示出了柔性焊盘间隔器199可位于的不同位置的不同示例。尽管在图3A-3C中示出了柔性焊盘间隔器199位于中间件150和PCB(未示出)之间，但是值得注意的是，柔性焊盘间隔器199可以位于任何合适的位置，包括IC裸芯片102和底板160之间，或IC裸芯片102和中间件150之间，或封装内的任何裸芯片堆叠层之间。
在图3A示出的示例中，柔性焊盘间隔器199，虚线显示为199a，俯视图不可见，可以在中介层150和PCB 108之间位于中介层150的底面下的角部。在图3B所示出的示例中，柔性焊盘间隔器199可以在中介层150和PCB108之间位于中介层150的侧面302的角部199a和中心部分199c。在图3C所示出的示例中，柔性焊盘间隔器199可以在中介层150和PCB 108之间位于角部199a以及垂直于IC裸芯片102的下方，显示为199m。需要注意的是，柔性焊盘间隔器199可以是以任何形状或任何配置位于中介层150和PCB108之间、或IC裸芯片102和底板160之间(或热分配设备151之下)、或不同的封装基板之间的任何合适位置，以便为IC封装提供期望的机械和/或结构支持。
图4示出了用于在IC封装中制造和封装电子元件的流程图，例如图1A-1B中示出的根据本公开的各方面的包括设置在其中的柔性焊盘间隔器199的IC封装101。这种方法可以使用合适的制造工艺来执行，包括沉积、蚀刻、光刻、抛光、焊接或任何合适的技术。应该理解的是，以下方法中涉及的操作不需要按照示出的精确顺序进行。相反，各种操作可以以不同的顺序或同时处理，并且可以增加或省略操作。
参照图4，在框402中，通过设置在PCB上的多个焊球将中介层设置在PCB的表面上。
在框404中，柔性焊盘间隔器被设置在中介层和PCB之间。值得注意的是，柔性焊盘间隔器可以在通过设置在PCB上的多个焊球将中介层设置在PCB上之前被设置在PCB上。
值得注意的是，柔性焊盘间隔器也可以被设置在IC裸芯片上，然后接着沿着IC裸芯片的顶面设置与柔性焊盘间隔器平行的TIM。
因此，提供了在三维IC封装中使用的柔性焊盘间隔器。柔性焊盘间隔器可用于在基板或板(例如中介层或印刷电路宽度(PCB))之间提供足够的支持，以便最大减少IC封装中的基板翘曲或结构塌陷的影响。柔性焊盘间隔器可以被设置在IC封装中，而在柔性焊盘间隔器和中介层板或PCB之间插入或不插入胶粘层。柔性焊盘间隔器可选自提供足够的硬度的材料，以便在IC封装中的板或基板之间提供结构支持，同时该材料还提供足够的柔性和灵活性，不会成为应力集中点，导致封装中的机械损坏。此外，柔性焊盘间隔器还可以提供电绝缘的优点以减少短路的可能性，并且具有所需的耐热性。
尽管这里的技术已经参照特定的例子进行了示出，但应理解这些例子只是说明了本技术的原理和应用。因此，应当理解，在不背离所附权利要求书定义的本技术的精神和范围的情况下，可以做出许多修改，并且可以设计出其他布置。

Claims (20)

1.一种集成电路(IC)封装，其特征在于，包括：
设置在中介层上的IC裸芯片；
设置在所述中介层和印刷电路板(PCB)之间的多个第一焊球；以及
设置在所述中介层和所述PCB之间的柔性焊盘间隔器。
2.根据权利要求1所述的IC封装，其特征在于，进一步包括：
设置在所述IC裸芯片上的热分配设备。
3.根据权利要求2所述的IC封装，其特征在于，进一步包括：
设置在所述热分配设备和所述IC裸芯片之间的热界面材料(TIM)。
4.根据权利要求3所述的IC封装，其特征在于，进一步包括：
设置在所述热分配设备和所述IC裸芯片之间的附加的柔性焊盘间隔器。
5.根据权利要求4所述的IC封装，其特征在于，进一步包括：
设置在所述附加的柔性焊盘间隔器和所述IC裸芯片之间的胶粘材料。
6.根据权利要求1所述的IC封装，其特征在于，进一步包括：
设置在所述柔性焊盘间隔器和所述PCB之间的胶粘材料。
7.根据权利要求1所述的IC封装，其特征在于，所述柔性焊盘间隔器被设置在所述中介层的角部的底面上。
8.根据权利要求1所述的IC封装，其特征在于，所述柔性焊盘间隔器被设置在所述中介层一侧的中心部分上。
9.根据权利要求1所述的IC封装，其特征在于，所述柔性焊盘间隔器在所述PCB上垂直设置在所述IC裸芯片的下方。
10.根据权利要求1所述的IC封装，其特征在于，所述柔性焊盘间隔器是由绝缘材料制成的。
11.根据权利要求1所述的IC封装，其特征在于，所述柔性焊盘间隔器包括聚合物材料。
12.根据权利要求1所述的IC封装，其特征在于，所述柔性焊盘间隔器包括硅基聚合物复合材料，所述硅基聚合物复合材料具有设置在其中的陶瓷填料。
13.根据权利要求12所述的IC封装，其特征在于，所述陶瓷填料包括氮化硼、氧化铝或稀土元素中的至少一种。
14.根据权利要求1所述的IC封装，其特征在于，进一步包括：
设置在所述IC裸芯片和所述中介层之间的多个第二焊球。
15.一种由绝缘材料制成的柔性焊盘间隔器，其特征在于，所述柔性焊盘间隔器被配置为设置在IC封装中的两个基板之间。
16.根据权利要求15所述的柔性焊盘间隔器，其特征在于，所述柔性焊盘间隔器包括硅基聚合物复合材料，所述硅基聚合物复合材料具有设置在其中的陶瓷填料。
17.根据权利要求15所述的柔性焊盘间隔器，其特征在于，所述陶瓷填料包括氮化硼、氧化铝或稀土元素中的至少一种。
18.根据权利要求15所述的柔性焊盘间隔器，其特征在于，柔性焊盘间隔器包括聚合物材料。
19.根据权利要求15所述的柔性焊盘间隔器，其特征在于，所述基板至少包括中介层或PCB。
20.根据权利要求15所述的柔性焊盘间隔器，其特征在于，所述柔性焊盘间隔器被设置在至少一个所述基板的角部周围。
CN202310181448.7A 2022-08-10 2023-02-20 用于三维集成电路封装的柔性焊盘间隔器 Pending CN117594535A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/885,022 US20240055317A1 (en) 2022-08-10 2022-08-10 Compliant Pad Spacer for Three-Dimensional Integrated Circuit Package
US17/885,022 2022-08-10

Publications (1)

Publication Number Publication Date
CN117594535A true CN117594535A (zh) 2024-02-23

Family

ID=85251720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310181448.7A Pending CN117594535A (zh) 2022-08-10 2023-02-20 用于三维集成电路封装的柔性焊盘间隔器

Country Status (3)

Country Link
US (1) US20240055317A1 (zh)
EP (1) EP4325559A1 (zh)
CN (1) CN117594535A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050077080A1 (en) * 2003-10-14 2005-04-14 Adesoji Dairo Ball grid array (BGA) package having corner or edge tab supports
US7742311B2 (en) * 2007-04-13 2010-06-22 Hewlett-Packard Development Company, L.P. Damage prevention interposer for electronic package and electronic interconnect structure
US20120020040A1 (en) * 2010-07-26 2012-01-26 Lin Paul T Package-to-package stacking by using interposer with traces, and or standoffs and solder balls
DE102020205344A1 (de) * 2020-04-28 2021-10-28 Vitesco Technologies GmbH Anordnung mit einem auf einer Leiterplatte angeordneten elektronischen Bauteil und Verfahren zum Herstellen einer solchen Anordnung
US11967538B2 (en) * 2021-04-09 2024-04-23 Google Llc Three dimensional IC package with thermal enhancement

Also Published As

Publication number Publication date
US20240055317A1 (en) 2024-02-15
EP4325559A1 (en) 2024-02-21

Similar Documents

Publication Publication Date Title
US6639324B1 (en) Flip chip package module and method of forming the same
CN100470793C (zh) 半导体器件和制造半导体器件的方法
JP4805901B2 (ja) 半導体パッケージ
KR101407773B1 (ko) 반도체 장치를 패키징하는 장치, 패지징된 반도체 구성 부품, 반도체 장치를 패키징하는 장치의 제조 방법 및 반도체 구성 부품을 제조하는 방법
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
US9595505B2 (en) Thermally-enhanced three dimensional system-in-packages and methods for the fabrication thereof
JP2006502587A (ja) マルチチップパッケージ用のコンポーネント、方法およびアセンブリ
CN104882422A (zh) 堆叠封装结构
KR20130076899A (ko) 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
US8558374B2 (en) Electronic package with thermal interposer and method of making same
US11315902B2 (en) High bandwidth multichip module
JP2006165320A (ja) 半導体積層モジュールとその製造方法
EP4184563A1 (en) Temperature control element utilized in device die packages
US6032355A (en) Method of forming thermal conductive structure on printed circuit board
US20220051963A1 (en) Packaging stacked substrates and an integrated circuit die using a lid and a stiffening structure
CN109904139B (zh) 带有柔性转接板的大尺寸芯片系统封装结构及其制作方法
TW201325327A (zh) 連接嵌入晶片至印刷電路板之方法及設備
JP4919689B2 (ja) モジュール基板
US20240055317A1 (en) Compliant Pad Spacer for Three-Dimensional Integrated Circuit Package
JP2005268706A (ja) 半導体装置と半導体装置用多層基板
TWI435667B (zh) 印刷電路板組件
CN113964093A (zh) 封装结构及其制备方法
CN111244059A (zh) 一种半导体封装体以及制作方法
US11502060B2 (en) Microelectronics package with enhanced thermal dissipation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination