KR20020073484A - Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자 - Google Patents

Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자 Download PDF

Info

Publication number
KR20020073484A
KR20020073484A KR1020027008100A KR20027008100A KR20020073484A KR 20020073484 A KR20020073484 A KR 20020073484A KR 1020027008100 A KR1020027008100 A KR 1020027008100A KR 20027008100 A KR20027008100 A KR 20027008100A KR 20020073484 A KR20020073484 A KR 20020073484A
Authority
KR
South Korea
Prior art keywords
group iii
compound semiconductor
iii nitride
nitride compound
layer
Prior art date
Application number
KR1020027008100A
Other languages
English (en)
Other versions
KR100500863B1 (ko
Inventor
고이케마사요시
고지마아키라
히라마쓰도시오
데젠유타
Original Assignee
도요다 고세이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요다 고세이 가부시키가이샤 filed Critical 도요다 고세이 가부시키가이샤
Publication of KR20020073484A publication Critical patent/KR20020073484A/ko
Application granted granted Critical
Publication of KR100500863B1 publication Critical patent/KR100500863B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

마스크(4)를 이용하여, 제1의 III족 질화물계 화합물 반도체층(31)을 점 형상, 스트라이프 형상 또는 격자 형상 등의 아일랜드 상태로 에칭하고, 단차를 형성한다. 이로써, 단차 상단의 상면의 마스크(4)를 제거하지 않고 측면을 핵으로 하여 마스크(4) 상에는 에피택셜 성장하지 않은 제2의 III족 질화물계 화합물 반도체(32)를 세로 방향 및 가로 방향으로 에피택셜 성장시킴으로써 단차 부분을 묻으면서 위쪽으로도 성장시킬 수 있다. 이 때 제 2의 III족 질화물계 화합물 반도체(32)가 가로 방향 에피택셜 성장된 부분의 상부는 III족 질화물계 화합물 반도체층(31)이 가지는 관통 전위의 전파가 억제되고, 묻힌 단차 부분에 관통 전위가 경감된 영역을 만들 수 있다.

Description

ＩＩＩ족 질화물계 화합물 반도체의 제조 방법 및 ＩＩＩ족 질화물계 화합물 반도체 소자 {METHOD FOR PRODUCING GROUP III NITRIDE COMPOUND SEMICONDUCTOR AND GROUP III NITRIDE COMPOUND SEMICONDUCTOR DEVICE}
III족 질화물계 화합물 반도체는 예를 들면 발광 소자로 했을 경우, 발광 스펙트럼을 자외(UV)로부터 적색에 이르기까지 광범위하게 나타내는 직접전이형(direct-transition) 반도체로서, 발광 다이오드(LED)나 레이저 다이오드(LD) 등의 발광 소자에 응용되고 있다. 또, 그것의 밴드갭이 넓기 때문에 다른 반도체를 이용한 소자보다 고온에서 안정한 동작을 기대할 수 있으므로, FET 등 트랜지스터로의 응용도 활발히 개발되고 있다. 또, 비소(As)를 주성분으로 함유하지 않기 때문에 환경면에서도 여러 가지 반도체 소자 일반에 대한 개발이 기대되고 있다. 이 III족 질화물계 화합물 반도체에서는 통상 사파이어를 기판으로서 사용하여 그 위에 형성하고 있다.
본 발명은 III족 질화물계 화합물 반도체의 제조 방법에 관한 것이다. 특히, 가로 방향 에피택셜 성장(ELO)을 이용하는 III족 질화물계 화합물 반도체의 제조 방법에 관한 것이다. 또한, III족 질화물계 화합물 반도체란, 예를 들면 AlN, GaN, InN과 같은 2원계, AlxGa1-xN, AlxIn1-xN, GaxIn1-xN(모두 0＜x＜1)과 같은 3원계, AlxGayIn1-x-yN(0＜x＜1, 0＜y＜1, 0＜x+y＜1)인 4원계를 포괄한 일반식 AlxGayIn1-x-yN(0 ≤x ≤1, 0 ≤y ≤1, 0 ≤x+y ≤1)로 표기되는 것이다. 또한, 본 명세서에서는 특별히 단서가 없는 한 단순히 III족 질화물계 화합물 반도체라고 하는 경우는 전도형을 p형 또는 n형으로 만들기 위한 불순물이 도핑된 III족 질화물계 화합물 반도체도 포함한 표현으로 한다.
도 1은 본 발명의 제1 실시예에 따른 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 2는 본 발명의 제2 실시예에 따른 III족 질화물계 화합물 반도체 발광 소자의 구조를 나타내는 단면도.
도 3은 본 발명의 제3 실시예에 따른 III족 질화물계 화합물 반도체 발광 소자의 구조를 나타내는 단면도.
도 4는 본 발명의 제4 실시예에 따른 III족 질화물계 화합물 반도체 발광 소자의 구조를 나타내는 단면도.
도 5는 본 발명의 제5 실시예에 따른 III족 질화물계 화합물 반도체 발광 소자의 구조를 나타내는 단면도.
도 6은 본 발명의 제6 내지 제9의 실시예에 따른 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 7은 본 발명의 제6 내지 제9 실시예에 따른 III족 질화물계 화합물 반도체 발광 소자의 구조를 나타내는 단면도.
도 8은 본 발명의 제10 실시예에 따른 III족 질화물계 화합물 반도체의 제조 공정을 나타내는 단면도.
도 9는 본 발명의 제10 실시예에 따른 III족 질화물계 화합물 반도체 발광 소자의 구조를 나타내는 단면도.
도 10은 제1의 III족 질화물계 화합물 반도체 에칭의 다른 예를 나타내는 모식도.
도 11은 III족 질화물계 화합물 반도체를 전파하는 관통 전위를 나타내는 단면도.
그러나, 사파이어 기판 상에 III족 질화물계 화합물 반도체를 형성하면, 사파이어와 III족 질화물계 화합물 반도체의 격자 정수의 부정합(misfit)에 의해 전위가 발생하고, 이 때문에 소자 특성이 좋지 않다는 문제가 있다. 이 부정합에 의한 전위는 반도체층을 세로 방향(기판면에 대해 수직 방향)으로 관통하는 관통 전위(貫通 轉位; threading dislocation)이며, III족 질화물계 화합물 반도체 중에 109cm-2정도의 전위가 전파되는 문제가 있다. 이것은 조성이 다른 III족 질화물계 화합물 반도체 각층을 최상층까지 전파한다. 이로써 예를 들면 발광 소자의 경우, LD의 역치전류, LD 및 LED의 소자 수명 등의 소자 특성이 좋아지지 않는다고 하는 문제가 있었다. 또, 다른 반도체 소자로서도 결함으로 인해 전자가 산란하기 때문에 이동도(모빌리티)가 낮은 반도체 소자가 되는 것에 그쳐 있었다. 이러한 문제는 다른 기판을 사용하는 경우에도 동일하였다.
이에 관하여 도 11의 모식도를 참고하여 설명한다. 도 11은 기판(91), 그위에 형성된 버퍼층(92), 다시 그 위에 형성된 III족 질화물계 화합물 반도체층(93)을 나타낸 것이다. 기판(91)으로서는 사파이어 등, 버퍼층(92)으로서는 질화알루미늄(AlN) 등이 종래 사용되고 있다. 질화알루미늄(AlN)의 버퍼층(92)은 사파이어 기판(91)과 III족 질화물계 화합물 반도체층(93)의 부정합을 완화시킬 목적에서 설치되어 있는 것이지만, 그것도 전위의 발생을 0으로 줄일 수는 없다. 이 전위 발생점(900)으로부터 세로 방향(기판면에 대해 수직 방향)으로 관통 전위(901)가 전파되고, 그것은 버퍼층(92) 및 III족 질화물계 화합물 반도체층(93)도 관통한다. 이렇게 해서 III족 질화물계 화합물 반도체층(93)의 상층에 원하는 여러 가지 III족 질화물계 화합물 반도체를 적층하여 반도체 소자를 형성하면, III족 질화물계 화합물 반도체층(93)의 표면에 도달한 전위(902)로부터 반도체 소자를 관통 전위가 다시 세로 방향으로 전파해 가게 된다. 이와 같이 종래의 기술에서는 III족 질화물계 화합물 반도체층을 형성할 때, 전위의 전파를 막을 수 없다고 하는 문제가 있었다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, 그 목적은 관통 전위의 발생을 억제한 III족 질화물계 화합물 반도체를 제조하는 것이다.
상기 과제를 해결하기 위해 제1 수단은, III족 질화물계 화합물 반도체를 에피택셜 성장에 의해 얻는 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 마스크를 이용하여, 적어도 1층의 III족 질화물계 화합물 반도체로 이루어지고, 최상층이 제1의 III족 질화물계 화합물 반도체로 형성된 기저층(基底層)을 점(点) 형상, 스트라이프(stripe) 형상 또는 격자 형상 등의 아일랜드(island) 상태로 에칭하는 공정, 및 상기 에칭에 의해 형성된 점 형상, 스트라이프 형상 또는 격자 형상 등의 아일랜드 상태의 상기 기저층의 단차(段差)의 상단의 상면에 있는 상기 마스크를 가진 채로, 측면을 핵으로 하여 상기 마스크 상에서는 에피텍설 성장하지 않은 제2의 III족 질화물계 화합물 반도체를 세로 방향 및 가로 방향으로 에피택셜 성장시키는 공정을 가지는 것을 특징으로 한다. 또한, 본 명세서에서 기저층이란 단층의 III족 질화물계 화합물 반도체층의 경우와, III족 질화물계 화합물 반도체층을 적어도 1층 포함하는 다중층을 일괄하여 표현하기 위해 사용한다. 또, 마스크 상에서는 에피택셜 성장하지 않는 제2의 III족 질화물계 화합물 반도체란 거의 성장하지 않는다는 의미이고, 실질적으로 가로 방향 에피택셜 성장(ELO)으로 덮여지는 것으로 관측할 수 있으면 충분하다. 또한, 여기서 아일랜드 상태란, 에칭에 의해 형성된 단차의 상단의 모양을 개념적으로 말하는 것으로, 반드시 각각이 분리된 영역을 말하는 것은 아니며, 웨이퍼 전체를 스트라이프 형상 또는 격자 형상으로 형성하는 등의 매우 넓은 범위에서 단차의 상단이 연속하고 있어도 되는 것으로 한다. 또, 단차의 측면과는 반드시 기판면 및 III족 질화물계 화합물 반도체 표면에 대해 수직인 것만을 말하는 것은 아니고, 경사진 면일 수도 있다. 이 경우, 단차의 저부에 저면이 없고 단면이 V자형인 것일 수도 있다. 이러한 정의는 특별히 언급되지 않는 한 이하의 청구항에서도 동일한 것으로 한다.
제2 수단은, 상기 기저층이 기판 상에 형성되어 있고, 상기 에칭은 상기 기판이 노출될 때까지 행해지는 것을 특징으로 한다.
제3 수단은, 청구항 1에 기재된 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 단차의 깊이와 폭의 관계가 저부로부터의 세로 방향 성장에 의해 단차가 묻히는 것보다 측면으로부터의 가로 방향 성장에 의해 단차가 덮이는 편이 빠르도록 형성되는 것을 특징으로 한다. 또한, 여기서 에칭 시 단면이 저면이 없는 V자형인 단차의 경우는, 에피택셜 성장 시에 형성되는 저부(저면)을 말한다.
제4 수단은, 단차의 측면이 대략 전부가 {11-20} 면인 것을 특징으로 한다.
제5 수단은, 제1의 III족 질화물계 화합물 반도체와 제2의 III족 질화물계 화합물 반도체가 동일 조성인 것을 특징으로 한다. 또한, 여기서 동일 조성이란 도핑 정도의 차(몰비 1% 미만의 차)는 무시하는 것으로 한다.
제6 수단은, 상기 기저층이 상기 기판 상에 형성된 버퍼층 및 이 버퍼층 상에 에피택셜 성장한 III족 질화물계 화합물 반도체층을 1주기로 하여, 복수 주기 형성된 층인 것을 특징으로 한다.
제7 수단은, 상기 기저층에 있어서, 상기 버퍼층과 인접한 상기 III족 질화물계 화합물 반도체층의 조성 또는 형성 온도가 상이한 것을 특징으로 한다.
제8 수단은, 상기 제1의 III족 질화물계 화합물 반도체층에는 주된 구성 원소보다 원자 반경이 큰 원소에 의해 일부 치환되어 있거나 또는 도핑되어 있는 것을 특징으로 한다. 여기서 주된 구성 원소란 질소와 III족 원소를 말한다. 원자 반경이 큰 원소란 예를 들면 질소에 대해서는 인(P), 비소(As), 비스무트(Bi)이고, III족 원소는 원자 반경이 작은 것으로부터 큰 순으로 알루미늄(Al), 갈륨(Ga), 인듐(In), 탈륨(Tl)이다.
제9 수단은, 청구항 1 내지 청구항 8 중 어느 한 항에 기재된 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 제2의 III족 질화물계 화합물 반도체를 에피택셜 성장시키기 전에, 단차의 하단면(下端面)을 덮도록, 제2 마스크를 형성하는 공정을 포함하는 것을 특징으로 한다.
제10 수단은, 청구항 1 내지 청구항 9 중 어느 한 항에 기재된 제조 방법에 의해 제조된 III족 질화물계 화합물 반도체층의 가로 방향 에피택셜 성장한 부분의 상층에 반도체 소자로서 기능하는 단층 또는 복수의 III족 질화물계 화합물 반도체층으로 이루어지는 소자층을 형성함으로써 얻어진 III족 질화물계 화합물 반도체 소자이다.
제11 수단은, 청구항 1 내지 청구항 9 중 어느 한 항에 기재된 III족 질화물계 화합물 반도체의 제조 방법에 추가하여, 가로 방향 에피택셜 성장한 부분의 상층 이외를 대략 전부 제거함으로써, III족 질화물계 화합물 반도체층을 얻는 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법이다.
본 발명의 III족 질화물계 화합물 반도체의 제조 방법의 개략을 도 1을 참조하면서 설명한다. 또한, 도 1에서는 종속 청구항의 설명 및 이해를 돕기 위해 기판(1) 및 버퍼층(2)을 갖는 도면을 제시하고 있으나, 본 발명은 세로 방향으로 관통 전위를 갖는 III족 질화물계 화합물 반도체로부터 세로 방향의 관통 전위가 경감된 영역을 갖는 III족 질화물계 화합물 반도체층을 얻는 것이므로, 기판(1) 및 버퍼층(2)은 본 발명에 필수인 요소는 아니다. 이하, 기판(1) 면상에 버퍼층(2)을 사이에 두고 형성된 세로 방향(기판면에 수직 방향)으로 관통 전위를 갖는 III족 질화물계 화합물 반도체층(31)을 이용하여 본 발명을 적용하는 예로 본 발명의 작용 효과의 요부를 설명한다.
도 1(a)와 같이, 마스크(4)를 사용하여, 기저층으로서의 제1의 III족 질화물계 화합물 반도체층(31)을 점 형상, 스트라이프 형상 또는 격자 형상 등의 아일랜드 상태로 에칭하고, 단차를 형성한다. 이렇게 하여 단차의 상단의 상면에 형성된 마스크(4)를 제거하지 않고 측면을 핵으로 하여, 마스크(4) 상에는 에피택셜 성장하지 않는 제2의 III족 질화물계 화합물 반도체(32)를 세로 방향 및 가로 방향으로 에피택셜 성장시킴으로써 단차 부분을 묻으면서 위쪽으로도 성장시킬 수 있다. 이 때 제2의 III족 질화물계 화합물 반도체(32)가 가로 방향 에피택셜 성장한 부분의 상부는 III족 질화물계 화합물 반도체층(31)이 갖는 관통 전위의 전파가 억제되고, 묻힌 단차 부분에 관통 전위가 경감된 영역을 만들 수 있다(청구항 1). 제2의 III족 질화물계 화합물 반도체(32)를 세로 방향 및 가로 방향 에피택셜 성장시킬 때, 도 1(b)와 같이, 단차의 측면을 핵으로 하여 성장하는 부분 이외에 단차의 하단(저부)을 핵으로 하여 성장하는 부분이 존재한다. 세로 방향과 가로 방향의 성장 속도는 거의 동일하다. 따라서 본 발명은 단차의 측면을 핵으로 하여 성장하는 부분이 분명히 존재하도록 에피택셜 성장시키는 것이다. III족 질화물계 화합물 반도체층(31)과 제2의 III족 질화물계 화합물 반도체(32)는 에피택셜 성장에 의해 불연속면이 거의 없으므로 구조적으로도 안정한 것을 얻을 수 있다. 이 후, 세로 방향 및 가로 방향 에피택셜 성장을 계속함으로써 마스크(4)를 덮도록 제2의 III족 질화물계 화합물 반도체층(32)을 형성할 수 있다[도 1(d), (e)]. 마스크(4) 상의 제2의 III족 질화물계 화합물 반도체층(32)은 마스크(4)의 상면으로부터 에피택셜 성장한 것은 아니므로 새로운 전위가 생성될 수는 없다.
에칭은 기저층을 에칭하고, 기판면을 노출시키거나, 추가로 일부 기판 자체도 에칭하는 깊이로 하면, 상부의 가로 방향 에피택셜 성장이 확실하다. 이것은 기판면을 핵으로 해서는 제2의 III족 질화물계 화합물 반도체가 성장하기 어렵기 때문이다. 이로써 기저층에 남아 있는 관통 전위의 영향을 이상적으로 배제하고, 가로 방향으로 에피택셜 성장되는 제2의 III족 질화물계 화합물 반도체의 결정성을 확실히 개선할 수 있다(청구항 2).
이 때, 단차 부분을 묻는 제2의 III족 질화물계 화합물 반도체(32)가 단차의 하단(저부)으로부터 세로 방향으로 에피택셜 성장하여 본래의 단차 상단까지 성장하는 것보다 단차의 측면으로부터 가로 방향으로 에피택셜 성장하여 마주 보는 단차의 측면으로부터의 가로 방향 에피택셜 성장면과 합체하는 쪽이 빠르면, 단차를 묻은 부분의 III족 질화물계 화합물 반도체(32) 상부에는 제1의 III족 질화물계 화합물 반도체층(31)으로부터 전파되는 관통 전위는 현저히 억제되어 매우 양질의 결정 영역으로 만들 수 있다(청구항 3). 이 경우, 도 1(c)와 같이 단차의 저부를 핵으로 하여 성장한 부분이 표면으로 나오지 않고 공동(空洞)으로서 남게 된다. 그 상부는 양측의 단차의 측면을 핵으로 하여 성장해 온 III족 질화물계 화합물 반도체(32)의 성장면의 합체가 일어나서, 제1의 III족 질화물계 화합물 반도체층으로부터 전파되는 관통 전위는 이 공동에서 멈춰지게 된다. 또, 구조적으로도 안정한 것으로 만들 수 있다.
상기와 같은 가로 방향 에피택셜 성장은 III족 질화물계 화합물반도체층(31)의 단차의 측면이 {11-20} 면일 때 용이하게 실현할 수 있다(청구항 4). 이 때, 예를 들면 가로 방향 에피택셜 성장 중인 성장면의 적어도 상부를 {11-20} 면인 상태로 유지할 수 있다. 또, 제1의 III족 질화물계 화합물 반도체와 제3의 III족 질화물계 화합물 반도체가 동일 조성이라면, 가로 방향 에피택셜 성장은 용이하게 실현할 수 있다(청구항 5).
이상과 같은 방법에 의해 III족 질화물계 화합물 반도체층(31)으로부터 전파되는 관통 전위를 억제하여 구조적으로 안정한 것으로 하는 한편, 불연속면에 의한 저항 증가를 수반하지 않고 III족 질화물계 화합물 반도체(32)를 형성할 수 있다. 또한, 도 1에서는 기판면에 수직인 측면을 가진 단차를 형성하는 것을 제시하였으나, 본 발명은 이것에 한정되지 않고, 단차의 측면은 경사진 면일 수도 있다. 이 경우, 단차의 저부에 저면이 형성되어 있지 않은, 단면이 V자형인 것일 수도 있다. 이것들은 이하의 설명에서도 동일하다.
기저층은 기판 상에 형성된 버퍼층과 이 위에 에피택셜 성장된 III족 질화물계 화합물 반도체층을 임의 주기로 반복함으로써, 각 버퍼층에 의해 관통 전위가 저감된다(청구항 6). 이 때, 버퍼층과 III족 질화물계 화합물 반도체층의 조성 또는 형성 온도가 상이하다(청구항 7). 이것을 예를 들면 도 6(a)에 나타낸다.
III족 질화물계 화합물 반도체는 질소 원자의 결손(defect)에 의한 결정의 확장 변형(expansion strain)이 생기므로, 주된 구성 원소보다 원자 반경이 큰 원소를 도핑하면 압축 변형(compression strain)이 생겨 결정성이 개선된다(청구항 8). 예를 들면 조성에 인듐(In), 비소(As)를 갖지 않는 III족 질화물계 화합물 반도체인 AlxGa1-xN(0 ≤x ≤1)에 알루미늄(Al), 갈륨(Ga)보다 원자 반경이 큰 인듐(In), 또는 질소(N)보다 원자 반경이 큰 비소(As)를 도핑함으로써 질소 원자의 결손에 의한 결정의 확장 변형을 압축 변형으로 보상하여 결정성이 좋아진다. 이 경우는 억셉터(acceptor) 불순물이 III족 원자의 위치에 용이하게 들어가기 때문에 p형 결정을 애즈 그로운(as grown)으로 얻을 수도 있다. 이와 같이 해서 결정성을 좋게 함으로써 본원 발명과 함께 관통 전위를 1/100 내지 1/1000 정도로 더욱 낮출 수도 있다. 기저층이 버퍼층과 III족 질화물계 화합물 반도체층의 2주기 이상으로 형성되어 있는 경우, 각 III족 질화물계 화합물 반도체층에 주된 구성 원소보다 원자 반경이 큰 원소를 도핑하면 더욱 좋다.
또, 단차의 하단면을 제2 마스크로 덮으면, 기판면으로부터의 세로 방향 성장을 확실히 배제할 수 있다(청구항 9). 이것을 예를 들면 도 6(c) 및 도 6(d)에 나타낸다.
상기 공정으로 얻어진 III족 질화물계 화합물 반도체층의 가로 방향 에피택셜 성장한 부분의 상층에 반도체 소자, 예를 들면 발광 소자, FET를 형성함으로써 소자 수명, 이동도, 또는 LD일 경우에 역치가 개선된 발광 소자로 만들 수 있다(청구항 10).
또, 상기 공정으로 얻어진 III족 질화물계 화합물 반도체층의 가로 방향 에피택셜 성장한 부분의 상층만을 그 외의 층으로부터 분리함으로써 전위 등 결정 결함이 현저히 억제된 결정성이 양호한 III족 질화물계 화합물 반도체를 얻을 수 있다(청구항 11). 또한 "대략 전부 제거"라 함은 제조상의 간편함을 위해, 일부 관통 전위가 남은 부분을 포함하고 있었더라도 본 발명에 포함되는 것을 나타내는 것이다.
도 1에 본 발명의 III족 질화물계 화합물 반도체의 제조 방법의 실시형태 중 일례의 개략을 나타낸다. 기판(1), 버퍼층(2), 제1의 III족 질화물계 화합물 반도체층(31)을 형성하고, 마스크(4)를 형성하여 마스크가 형성되어 있지 않은 부분을 트랜치(trench)형으로 에칭한다[도 1(a)]. 이 때, 에칭에 의해 단차가 생기고, 에칭되지 않은 부분을 상단으로 하여 측면 및 단차의 저부(하단)가 형성된다. 측면은 예를 들면 {11-20} 면이다.
다음에 가로 방향 에피택셜 성장하는 조건에서, 단차의 측면을 핵으로 하여 제2의 III족 질화물계 화합물 반도체(32)의 에피택셜 성장을 행한다. 마스크(4)로는 미리 제2의 III족 질화물계 화합물 반도체(32)가 에피택셜 성장하지 않은 것이 이용된다. 유기 금속 성장법을 이용하면, 성장면을 {11-20} 면으로 유지한 채로 가로 방향 에피택셜 성장이 용이하게 가능하다. 이렇게 해서 단차의 측면의 가로 방향 성장이 일어나면, 제2의 III족 질화물계 화합물 반도체(32)의 그 부분에 관해서는 제1의 III족 질화물계 화합물 반도체층으로부터의 관통 전위가 전파되지 않는다[도 1(b)].
이렇게 해서 단차의 저부의 세로 방향 성장에 의해 에칭된 부분이 묻히기 전에 단차의 양측면의 가로 방향 성장이 에칭된 부분의 위쪽에서 합체하도록, 에칭 형상과 가로 방향 에피택셜 성장 조건을 설정함으로써 에칭된 상부의 제2의 III족 질화물계 화합물 반도체(32)에는 관통 전위가 억제된 영역을 형성할 수 있다[도 1(c)]. 이 후에 세로 방향 및 가로 방향 에피택셜 성장을 계속하면, 마스크(4)도 덮도록 제2의 III족 질화물계 화합물 반도체층(32)이 형성된다.
상기 본 발명의 실시형태로서는 다음 중에서 각각 선택할 수 있다.
기판 상에 III족 질화물계 화합물 반도체을 순차 적층을 형성할 경우는 기판으로서는 사파이어, 실리콘(Si), 탄화규소(SiC), 스피넬(MgAl2O4), ZnO, MgO, 기타 무기 결정 기판, 인화 갈륨 또는 비소화 갈륨과 같은 III-V족 화합물 반도체 또는 질화 갈륨(GaN)과 같은 III족 질화계 화합물 반도체 등을 이용할 수 있다.
III족 질화물계 화합물 반도체층을 형성하는 방법으로서는 유기 금속 기상 성장법(MOCVD 또는 MOVPE)이 바람직하나, 분자선 기상 성장법(MBE), 할라이드 기상 성장법(Halide VPE), 액상 성장법(LPE) 등을 이용해도 되고, 각층을 각각 상이한 성장 방법으로 형성해도 된다.
예를 들면 사파이어 기판 상에 III족 질화물계 화합물 반도체층을 형성할 때, 결정성 양호하게 형성하기 위해, 사파이어 기판과의 격자 부정합을 시정하기 위한 버퍼층을 형성하는 것이 바람직하다. 다른 기판을 사용할 경우에도 버퍼층을설치하는 것이 바람직하다. 버퍼층으로서는 저온에서 형성된 III족 질화물계 화합물 반도체 AlxGayIn1-x-yN(0 ≤x ≤1, 0 ≤y ≤1, 0 ≤x+y ≤1), 더욱 바람직하게는 AlxGa1-xN(0 ≤x ≤1)이 이용된다. 이 버퍼층은 단층일 수도 있고, 조성 등이 상이한 다중층일 수도 있다. 버퍼층의 형성 방법은 380∼420℃의 저온에서 형성할 수도 있고, 역으로 1000∼1180℃의 범위에서 MOCVD법으로 형성할 수도 있다. 또, DC 마그네트론 스퍼터링 장치를 이용하여 고순도 금속 알루미늄과 질소 가스를 원재료로 하여, 리액티브 스퍼터링법에 의해 AlN으로 이루어지는 버퍼층을 형성할 수도 있다. 마찬가지로 일반식 AlxGayIn1-x-yN(0 ≤x ≤1, 0 ≤y ≤1, 0 ≤x+y ≤1, 조성비는 임의)인 버퍼층을 형성할 수도 있다. 또한 증착법, 이온 플레이팅법, 레이저 어브레이전(laser abrasion)법, ECR법을 이용할 수 있다. 물리증착법에 의한 버퍼층은 200∼600℃에서 행하는 것이 바람직하다. 더욱 바람직하게는 300∼500℃이고, 보다 더 바람직하게는 400∼500℃이다. 이들 스퍼터링법 등의 물리증착법을 이용한 경우에는 버퍼층의 두께는 100∼3000Å이 바람직하다. 더욱 바람직하게는 100∼400Å이고, 가장 바람직하게는 100∼300Å이다. 다중층으로서는 예를 들면 AlxGa1-xN(0 ≤x ≤1)으로 이루어지는 층과 GaN층을 교대로 형성하는 방법, 조성이 동일한 층을 형성 온도를 예를 들면 600℃ 이하와 1000℃ 이상으로 하여 교대로 형성하는 등의 방법이 있다. 물론, 이러한 것을 조합할 수도 있고, 다중층은 3종 이상의 III족 질화물계 화합물 반도체 AlxGayIn1-x-yN(0 ≤x ≤1, 0 ≤y ≤1, 0 ≤x+y≤1)을 적층할 수도 있다. 일반적으로 버퍼층은 비정질이며, 중간층으로서 단결정층을 형성한다. 버퍼층과 중간층을 1주기로 하여 복수 주기 형성할 수도 있고, 반복은 임의 주기일 수 있다. 반복 회수는 많을수록 결정성이 좋아진다.
버퍼층 및 상층의 III족 질화물계 화합물 반도체는 III족 원소의 조성 중 일부를 붕소(B), 탈륨(Tl)으로 치환할 경우에, 또한 질소(N)의 조성 일부를 인(P), 비소(As), 안티몬(Sb), 비스무트(Bi)로 치환할 경우에도 본 발명을 실질적으로 적용할 수 있다. 또, 이들 원소를 조성으로 표시할 수 없을 정도로 도핑한 것일 수도 있다. 예를 들면 조성에 인듐(In), 비소(As)를 갖지 않는 III족 질화물계 화합물 반도체인 AlxGa1-xN(0 ≤x ≤1)에 알루미늄(Al), 갈륨(Ga)보다 원자 반경이 큰 인듐(In), 또는 질소(N)보다 원자 반경이 큰 비소(As)를 도핑함으로써, 질소 원자의 결손에 의한 결정의 확장 변형을 압축 변형으로 보상하여 결정성을 좋게 할 수도 있다. 이 경우에는 억셉터 불순물이 III족 원자의 위치에 용이하게 들어가므로, p형 결정을 애즈 그로운으로 얻을 수도 있다.
이와 같이 해서 결정성을 좋게 함으로써 본원 발명과 함께 관통 전위를 1/100 내지 1/1000 정도로 더욱 낮출 수도 있다. 버퍼층과 III족 질화물계 화합물 반도체가 2주기 이상으로 형성되어 있는 기저층의 경우, 각 III족 질화물계 화합물 반도체층에 주된 구성 원소보다 원자 반경이 큰 원소를 도핑하면 더욱 좋다. 또한, 발광 소자의 발광층 또는 활성층으로서 구성하는 경우에는, 본래 III족 질화물계 화합물 반도체의 2원계 또는 3원계를 이용하는 것이 바람직하다.
n형의 III족 질화물계 화합물 반도체층을 형성할 경우에는, n형 불순물로서, Si, Ge, Se, Te, C 등 IV족 원소 또는 VI족 원소를 첨가할 수 있다. 또, p형 불순물로서는, Zn, Mg, Be, Ca, Sr, Ba 등 II족 원소 또는 IV족 원소를 첨가할 수 있다. 이들을 복수로 또는 n형 불순물과 p형 불순물을 동일 층에 도핑할 수도 있다.
가로 방향 에피택셜 성장으로서는 성장면이 기판에 수직이 되는 것이 바람직하지만, 기판에 대해 경사진 작은 면(facet) 상태인 채로 성장하는 것일 수도 있다. 이 경우, 단차의 저부에 저면이 형성되지 않은, 단면이 V자형인 것일 수도 있다.
가로 방향 에피택셜 성장으로서는, 가로 방향 에피택셜 성장면의 적어도 상부와 기판면은 수직인 것이 바람직하고, 나아가서 어느 것이나 III족 질화물계 화합물 반도체의 {11-20} 면인 것이 더욱 바람직하다.
에칭함에 있어서 깊이와 폭의 관계로부터, 가로 방향 에피택셜 성장에 의해 메워지도록 단차를 형성한다. 기판면을 노출시킬 경우는, 기판면으로부터의 세로 방향 성장이 적어도 초기 단계에서 느린 것을 이용한다.
기저층의 버퍼층을 AlN, AlxGa1-xN 또는 AlxGayIn1-x-yN(x≠0)으로 이루어지는 층으로 하고, 최상층인 제1의 III족 질화물계 화합물 반도체를 GaN으로 하면, AlN, AlxGa1-xN 또는 AlxGayIn1-x-yN(x≠0)으로 이루어지는 상이한 층은 Cl2, BCl3등의 염소를 포함하는 플라즈마 에칭 시 스토퍼층(stopper layer)으로서 역할을 하므로 안성맞춤이다. 물론, 에칭 조건에 따라 이들 층을 에칭하는 것도 가능하다.
기판 상에 적층하는 III족 질화물계 화합물 반도체층의 결정축 방향을 예상할 수 있는 경우는 III족 질화물계 화합물 반도체층의 a면, 즉 {11-20} 면 또는 m면, 즉 {11-10} 면에 수직이 되도록 스트라이프 형상으로 마스크 또는 에칭을 실시하는 것이 유용하다. 또한, 아일랜드 형상상, 격자 형상 등으로 상기 스트라이프 및 마스크를 임의로 설계하면 된다. 가로 방향 에피택셜 성장면은 기판면에 수직인 것 이외에, 기판면에 대해 경사진 각도의 성장면일 수도 있다. III족 질화물계 화합물 반도체층의 a면으로서 (11-20) 면을 가로 방향 에피택셜 성장면으로 하는 데에는 에를 들면 스트라이프의 길이방향은 III족 질화물계 화합물 반도체층의 m면인 (1-100) 면에 수직으로 한다. 에를 들면 기판을 사파이어의 a면 또는 c면으로 할 경우는, 어느 쪽이나 사파이어의 m면이 그 위에 형성되는 III족 질화물계 화합물 반도체층의 a면과 통상 일치하므로, 이것에 맞추어 에칭을 실시한다. 점 형상, 격자 형상 그 밖의 아일랜드 형상으로 할 경우도, 윤곽(측벽)을 형성하는 각 면을 {11-20} 면으로 하는 것이 바람직하다.
에칭 마스크는 다결정 실리콘, 다결정 질화물 반도체 층의 다결정 반도체, 산화규소(SiOx), 질화규소(SiNx), 산화티탄(TiOx), 산화지르코늄(ZrOx) 등의 산화물, 질화물, 티탄(Ti), 텅스텐(W)과 같은 고융점 금속, 또는 이들의 다층막을 가지는 것일 수 있다. 이들의 성막 방법은 증착, 스퍼터, CVD 등의 기상 성장법, 기타 임의이다.
에칭을 행하는 경우에는 반응성 이온 빔 에칭(RIBE)이 바람직하지만, 임의의에칭 방법을 이용할 수 있다. 기판면에 수직인 측면을 갖는 단차를 형성하지 않는 것으로서, 이방성 에칭에 의해 예를 들면 단차의 저부에 저면이 형성되지 않은, 단면이 V자형인 것을 형성할 수도 있다.
상기 관통 전위가 억제된 영역을 갖는 III족 질화물계 화합물 반도체의 전체 영역에 또는 관통 전위가 억제된 영역을 중심으로 하여 그 상부에 FET, 발광 소자 등의 반도체 소자를 형성할 수 있다. 발광 소자의 경우는, 발광층은 다중 양자 우물(multi-quantum well; MQW) 구조, 단일 양자 우물(single-quantum well; SQW) 구조, 기타 호모 구조, 헤테로 구조, 더블 헤테로 구조인 것을 생각할 수 있으나, pin 접합 또는 pn 접합 등에 의해 형성할 수도 있다.
위에 설명한 관통 전위가 억제된 영역을 갖는 III족 질화물계 화합물 반도체를 예를 들면 기판(1), 버퍼층(2) 및 에칭에 의해 단차를 형성한 관통 전위가 억제되지 않은 부분을 제거하고 III족 질화물계 화합물 반도체 기판으로 할 수 있다. 이 위에 III족 질화물계 화합물 반도체 소자를 형성하는 것이 가능하고, 혹은 보다 큰 III족 질화물계 화합물 반도체 결정을 형성하기 위한 기판으로서 이용할 수 있다. 제거 방법으로는 메카노케미컬 폴리싱(mechanochemical polishing), 기타 임의의 방법이 있다.
이하, 발명의 구체적인 실시예에 의거하여 설명한다. 실시예로서 발광 소자를 예시하는데, 본 발명은 하기 실시예에 한정되는 것은 아니며, 임의의 소자에 적용할 수 있는 III족 질화물계 화합물 반도체의 제조 방법을 개시하고 있다.
본 발명의 III족 질화물계 화합물 반도체는 유기 금속 화합물 기상 성장법(이하, "MOVPE"로 나타냄)에 의한 기상 성장에 의해 제조되었다. 사용된 가스는 암모니아(NH3)와 캐리어 가스(H2또는 N2)와 트리메틸갈륨[Ga(CH3)3, 이하 "TMG"로 기재함]과 트리메틸알루미늄[Al(CH3)3, 이하 "TMA"로 기재함], 트리메틸인듐[In(CH3)3, 이하 "TMI"로 기재함), 비스사이클로펜타디에닐마그네슘[Mg(C5H5)2, 이하 "Cp2Mg"로 기재함]이다.
[제1 실시예]
유기 세정 및 열처리에 의해 세정한 a면을 주면으로 하고, 단결정의 사파이어 기판(1) 상에 온도를 400℃까지 저하시키고, H2를 10L/분, NH3를 5L/분, TMA를 20μ㏖/분으로 약 3분간 공급하여 AlN의 버퍼층(2)을 약 40nm의 두께로 형성했다. 다음에, 사파이어 기판(1)의 온도를 1000℃로 유지하고, H2를 20L/분, NH3를 10L/분, TMG를 300μ㏖/분으로 도입하고, 막 두께 약 3㎛의 GaN층(31)을 형성했다.
텅스텐(W)을 스퍼터링에 의해 형성하여 마스크(4)를 형성했다. 반응성 이온 빔 에칭(RIBE)을 이용한 선택적 건식 에칭에 의해 폭 1㎛, 간격 1㎛, 깊이 2㎛인 스트라이프 형상으로 에칭하였다. 이것으로부터 마스크(4)로 덮인 GaN층(31)의 폭 1㎛, 단차 2㎛의 상단과, 폭 1㎛의 하단(저부)이 교대로 형성되었다[도 1(a)]. 이 때, 깊이 2㎛의 단차를 형성하는 측면은 GaN층(31)의 {11-20} 면으로 했다.
다음에, 사파이어 기판(1)의 온도를 1150℃로 유지하고, H2를 20L/분, NH3를 10L/분, TMG를 5μ㏖/분으로 도입하고, GaN층(31)의 깊이 2㎛의 단차를 형성하는측면인 {11-20} 면을 핵으로 하여 GaN층(32)을 가로 방향 에피택셜 성장에 의해 형성했다. 이 때, 또한 단차의 저부로부터 에피택셜 성장이 일어났다[도 1(b)]. 이렇게 해서 주로 {11-20} 면을 성장면으로 하는 가로 방향 에피택셜 성장에 의해 단차가 묻히고, 표면이 평탄하게 되었다[도 1(c)]. 이 후, H2를 20L/분, NH3를 10L/분, TMG를 300μ㏖/분으로 도입하고, GaN층(32)을 성장시키고, GaN층(31)과 GaN층(32)을 합계 4㎛의 두께로 하였다. GaN층(31)의 깊이 2㎛의 단차의 저부 위쪽에 형성된 GaN층(32)의 부분은 단차의 상단의 위쪽에 형성된 부분에 비해 관통 전위가 현저히 억제되었다.
[제2 실시예]
도 2는 본 발명의 제2 실시예에 따른 레이저 다이오드(LD) 100의 구조를 나타내는 단면도이다. 제1 실시예와 동일하게 형성한 웨이퍼 상에 다음과 같은 방법으로 레이저 다이오드(LD)를 형성했다. 단, GaN층(32)을 형성할 때, 실란(SiH4)을 도입하여 GaN층(33)을 실리콘(Si) 도핑된 n형 GaN으로 이루어지는 층으로 만들었다. 또한, 도면을 간단히 하기 위해 마스크(4)를 포함하는 GaN층(31)과 GaN층(32)을 모두 간단히 GaN층(103)이라 기재한다.
사파이어 기판(101), AlN으로 이루어지는 버퍼층(102), GaN층과 n형 GaN층의 2단의 GaN층(103)으로 이루어지는 웨이퍼 상에 실리콘(Si) 도핑된 Al0.08Ga0.92N으로 이루어지는 n 클래드층(104), 실리콘(Si) 도핑된 GaN으로 이루어지는 n 가이드층(105), MQW 구조의 발광층(106), 마그네슘(Mg) 도핑된 GaN으로 이루어지는p 가이드층(107), 마그네슘(Mg) 도핑된 Al0.08Ga0.92N으로 이루어지는 p 클래드층(108), 마그네슘(Mg) 도핑된 GaN으로 이루어지는 p 컨택트층(109)을 형성했다. 이어서 p 컨택트층(109) 상에 금(Au)으로 이루어지는 전극(110A)을, GaN층과 n형 GaN층의 2단의 GaN층(103)이 노출될 때까지 일부 에칭하여 알루미늄(Al)으로 이루어지는 전극(110B)을 형성했다(도 2). 이와 같이 해서 형성한 레이저 다이오드(LD)는 소자 수명 및 발광 효율이 향상되었다.
[제3 실시예]
도 3은, 본 발명의 제3 실시예에 따른 발광 다이오드(LED)(200)의 구조를 나타내는 단면도이다. 제1 실시예와 동일하게 형성한 웨이퍼 상에 다음과 같은 방법으로 발광 다이오드(LED)를 형성했다. 단, GaN층(32)을 형성할 때, 실란(SiH4)을 도입하여 GaN층(32)을 실리콘(Si) 도핑된 n형 GaN으로 이루어지는 층으로 만들었다. 또한, 도면을 간단히 하기 위해 마스크(4)를 포함하는 GaN층(31)과 GaN층(32)을 모두 간단히 GaN층(203)이라 기재한다.
사파이어 기판(201), AlN으로 이루어지는 버퍼층(202), GaN층과 n형 GaN층의 2단의 GaN층(203)으로 이루어지는 웨이퍼 상에 실리콘(Si) 도핑된 Al0.08Ga0.92N으로 이루어지는 n 클래드층(204), 발광층(205), 마그네슘(Mg) 도핑된 Al0.08Ga0.92N으로 이루어지는 p 클래드층(206), 마그네슘(Mg) 도핑된 GaN으로 이루어지는 p 컨택트층(207)을 형성했다. 이어서 p 컨택트층(207) 상에 금(Au)으로 이루어지는 전극(208A)을, GaN층과 n형 GaN층의 2단의 GaN층(203)이 노출될 때까지 일부 에칭하여 알루미늄(Al)으로 이루어지는 전극(208B)을 형성했다(도 3). 이와 같이 해서 형성한 발광 다이오드(LED)는 소자 수명 및 발광 효율이 향상되었다.
[제4 실시예]
도 4는 본 발명의 제4 실시예에 따른 레이저 다이오드(LD)(300)의 구조를 나타내는 단면도이다. 이 실시예에서는 기판으로서 n형 실리콘(Si) 기판을 사용하였다. n형 실리콘(Si) 기판(301) 상에 온도 1150℃에서 H2를 10L/분, NH3를 10L/분, TMG를 100μ㏖/분, TMA를 10μ㏖/분, H2가스에 의해 0.86ppm으로 희석된 실란(SiH4)을 0.2μ㏖/분으로 공급하고, 막 두께 3㎛의 실리콘(Si) 도핑된 Al0.15Ga0.85N으로 이루어지는 층(3021)을 형성했다. 다음에, 텅스텐(W)을 스퍼터링에 의해 형성하여 마스크(4)를 형성했다. 반응성 이온 에칭(RIE)을 이용한 선택 건식 에칭에 의해 폭 1㎛, 간격 1㎛, 깊이 2㎛의 스트라이프 형상으로 에칭하였다. 이로써 마스크(4)에 덮인 n-Al0.15Ga0.85N층(3021)의 폭 1㎛, 단차 2㎛의 상단과, 폭 1㎛의 하단(저부)이 교대로 형성되었다. 이 때, 깊이 2㎛의 단차를 형성하는 측면은 n-Al0.15Ga0.85N층(3021)의 {11-20} 면으로 하였다.
다음에, n형 실리콘 기판(301)의 온도를 1150℃로 유지하고, H2를 20L/분, NH3를 10L/분, TMG를 5μ㏖/분, TMA를 0.5μ㏖/분, H2가스에 의해 희석된 실란(SiH4)을 0.01μ㏖/분으로 공급하고, n-Al0.15Ga0.85N층(3021)의 깊이 2㎛의 단차를 형성하는 측면인 {11-20} 면을 핵으로 하여 n-Al0.15Ga0.85N층(3022)을 가로 방향 에피택셜 성장에 의해 형성했다. 이 때, 단차의 상단의 상면과 저부로부터도 에피택셜 성장이 일어났다. 이렇게 해서 주로 {11-20} 면을 성장면으로 하는 가로 방향 에피택셜 성장에 의해 단차가 묻히고, 표면이 평탄하게 된 후, H2를 10L/분, NH3를 10L/분, TMG를 100μ㏖/분, TMA를 10μ㏖/분, H2가스에 의해 희석된 실란(SiH4)을 0.2μ㏖/분으로 공급하여 n-Al0.15Ga0.85N층(3022)을 성장시키고, n-Al0.15Ga0.85N층(3021)과 n-Al0.15Ga0.85N층(3022)을 합계 3㎛의 두께로 하였다. 이하, 4㎛ 두께의 n-Al0.15Ga0.85N층(3021)과 n-Al0.15Ga0.85N층(3022) 및 마스크(4)를 합쳐 n-Al0.15Ga0.85N층(302)으로 기재한다.
상기와 같이 n형 실리콘 기판(301)에 형성된 n-Al0.15Ga0.85N층(302) 상에 실리콘(Si) 도핑된 GaN으로 이루어지는 n 가이드층(303), MQW 구조의 발광층(304), 마그네슘(Mg) 도핑된 GaN으로 이루어지는 p 가이드층(305), 마그네슘(Mg) 도핑된 Al0.08Ga0.92N으로 이루어지는 p 클래드층(306), 마그네슘(Mg) 도핑된 GaN으로 이루어지는 p 컨택트층(307)을 형성했다. 이어서 p 컨택트층(307) 상에 금(Au)으로 이루어지는 전극(308A)을, n형 실리콘 기판(301) 이면에 알루미늄(Al)으로 이루어지는 전극(308B)을 형성했다(도 4). 이와 같이 해서 형성한 레이저 다이오드(LD)는 소자 수명 및 발광 효율이 향상되었다.
[제5 실시예]
도 5는 제5 실시예에 따른 발광 다이오드(LED)(400)의 구조를 나타내는 단면도이다. 이 실시예에서도 기판으로서 n형 실리콘(Si) 기판을 사용하였다. 제5 실시예의 n형 실리콘 기판(301)에 형성된 n-Al0.15Ga0.85N층(302)과 동일하게 n형 실리콘 기판(401)에 형성된 n-Al0.15Ga0.85N층(402)의 웨이퍼를 준비하고, 발광층(403), 마그네슘(Mg) 도핑된 Al0.15Ga0.85N으로 이루어지는 p 클래드층(404)을 형성했다. 다음에 p 클래드층(404) 상에 금(Au)으로 이루어지는 전극(405A)을, n형 실리콘 기판(401) 이면에 알루미늄(Al)으로 이루어지는 전극(405B)을 형성했다. 이와 같이 해서 형성한 발광 다이오드(LED)는 소자 수명 및 발광 효율이 향상되었다.
[제6 실시예]
이 실시예에서는 도 6과 같은 다중층으로 이루어지는 기저층을 이용하였다. 유기 세정 및 열처리에 의해 세정한 a면을 주면으로 하고, 단결정의 사파이어 기판(1) 상에 온도를 400℃까지 저하시키고, H2를 10L/분, NH3를 5L/분, TMA를 20μ㏖/분으로 약 3분간 공급하여 제1 AlN층(제1 완충층)(21)을 약 40nm의 두께로 형성했다. 다음에, 사파이어 기판(1)의 온도를 1000℃로 유지하고, H2를 20L/분, NH3를 10L/분, TMG를 300μ㏖/분으로 도입하고, 막 두께 약 0.3㎛의 GaN층(중간층)(22)을 형성했다. 다음에, 온도를 400℃까지 저하시키고, H2를 10L/분, NH3를 5L/분, TMA를 20μ㏖/분으로 약 3분간 공급하여 제2 AlN층(제2 완충층)(23)을 약 40㎛의 두께로 형성했다. 다음에, 사파이어 기판(1)의 온도를 1000℃로 유지하고, H2를 20L/분, NH3를 10L/분, TMG를 300μ㏖/분으로 도입하고, 막 두께 약 2㎛의 GaN층(31)을 형성했다. 이렇게 해서 막 두께 약 40nm의 제1 AlN층(제1 완충층)(21), 막 두께 약 0.3㎛의 GaN층(중간층)(22), 막 두께 약 40nm의 제2 AlN층(제2 완충층)(23), 막 두께 약 2㎛의 GaN층(31)으로 이루어지는 기저층(20)을 형성했다.
일반적으로는 완충층은 비정질이며 중간층은 단결정이다. 완충층과 중간층을 1주기로 하여 복수 주기 형성할 수도 있고, 반복은 임의 주기일 수 있다. 반복은 많을수록 결정성이 좋아진다.
다음에 텅스텐(W)으로 이루어지는 층을 형성하고, 습식 에칭에 의해 스트라이프 형상으로 패터닝하여 마스크(4)를 형성했다. 텅스텐(W) 마스크(4)를 이용하여 반응성 이온 빔 에칭(RIBE)을 이용한 선택 건식 에칭에 의해 GaN층(31) 기저층을 폭 1㎛, 간격 1㎛인 스트라이프 형상으로 에칭하여 기판(1) 면을 노출시켰다. 이로써 기저층(20)의 폭 1㎛, 단차 2.3㎛의 상단과, 기판(1) 면(하단의 저부)이 교대로 형성되었다[도 6(a)]. 이 때, GaN층(31)의 깊이 2㎛의 단차를 형성하는 측면은 {11-20} 면으로 했다.
다음에, 사파이어 기판(1)의 온도를 1150℃로 유지하고, H2를 20L/분, NH3를 10L/분, TMG를 5μ㏖/분으로 도입하고, GaN층(31)의 깊이 2㎛의 단차를 형성하는 측면인 {11-20} 면을 핵으로 하여 GaN층(32)을 가로 방향 에피택셜 성장에 의해 형성했다. 이 때, 기판(1) 면, 기저층(20)의 최측면으로부터도 일부 에피택셜 성장이 일어났다. 이렇게 해서 주로 GaN층(31)으로부터의 {11-20} 면을 성장면으로 하는 GaN층(32)의 가로 방향 에피택셜 성장에 의해 단차가 묻히고, 표면이 평탄하게 되었다. 이 후, H2를 20L/분, NH3를 10L/분, TMG를 300μ㏖/분으로 도입하고, GaN층(32)을 성장시키고, GaN층(31)과 GaN층(32)을 합계 3㎛의 두께로 하였다. GaN층(31)의 깊이 2㎛인 단차의 저부 위쪽에 형성된 GaN층(32)의 부분은 단차의 상단의 위쪽에 형성된 부분에 비해 관통 전위가 현저히 억제되었다.
이와 같이 하여 형성된 웨이퍼를 이용하여, 도 7과 같은 레이저 다이오드(500)를 형성했다. 단, GaN층(32)을 형성할 때, 실란(SiH4)을 도입하여 GaN층(32)을 실리콘(Si) 도핑된 n형 GaN으로 이루어지는 층으로 만들었다. 또한, 도면을 간단히 하기 위해 마스크(4)보다 상층의 n형 GaN층(32)을 간단히 GaN층(503)이라 기재한다. 스트라이프 형상으로 에칭된 기저층(20)과 마스크(4)와 단차를 묻은 부분의 n형 GaN층(32)을 합쳐 기저층(502)으로 한다.
사파이어 기판(501), 스트라이프 형상으로 에칭된 기저층(502), GaN층(503)으로 이루어지는 웨이퍼 상에 실리콘(Si) 도핑된 Al0.08Ga0.92N으로 이루어지는 n 클래드층(504), 실리콘(Si) 도핑된 GaN으로 이루어지는 n 가이드층(505), MQW 구조의 발광층(506), 마그네슘(Mg) 도핑된 GaN으로 이루어지는 p 가이드층(507), 마그네슘(Mg) 도핑된 Al0.08Ga0.92N으로 이루어지는 p 클래드층(508), 마그네슘(Mg) 도핑된 GaN으로 이루어지는 p 컨택트층(509)을 형성했다. 이어서 p 컨택트층(509) 상에 금(Au)으로 이루어지는 전극(510A)을, GaN층과 n형 GaN층의 2단의 GaN층(503)이 노출될 때까지 일부 에칭하여 알루미늄(Al)으로 이루어지는 전극(510B)을 형성했다. 이와 같이 해서 형성한 레이저 다이오드(LD)는 소자 수명 및 발광 효율이 향상되었다.
[제7 실시예]
이 실시예에서는 도 6(b)에 나타낸 바와 같이, 제6 실시예와 동일하게 단결정의 사파이어 기판(1) 상에 막 두께 약 40nm의 제1 AlN층(제1 완충층)(21), 막 두께 약 0.3㎛의 GaN층(중간층)(22), 막 두께 약 40nm의 제2 AlN층(제2 완충층)(23), 막 두께 약 2㎛의 GaN층(31)을 형성한 후, 텅스텐(W)으로 이루어지는 마스크(4)를 형성하고, 제2 AlN층(제2 완충층)(23)을 남기도록 에칭을 하였다. 이 후, 제6 실시예와 동일하게 하여 GaN층(32)을 가로 방향 에피택셜 성장시켜 웨이퍼를 얻었다. 이 웨이퍼를 이용하여, 도 7에 나타낸 제6 실시예의 레이저 다이오드(LD)(500)와 동일하게 레이저 다이오드(LD)를 형성했다. 소자 특성은 제6 실시예의 레이저 다이오드와 거의 동등하였다.
[제8 실시예]
이 실시예에서는 도 6(c)에 나타낸 바와 같이, 제6 실시예와 동일하게 단결정의 사파이어 기판(1) 상에 막 두께 약 40nm의 제1 AlN층(제1 완충층)(21), 막 두께 약 0.3㎛의 GaN층(중간층)(22), 막 두께 약 40nm의 제2 AlN층(제2 완충층)(23), 막 두께 약 2㎛의 GaN층(31)을 형성한 후, 텅스텐(W)으로 이루어지는 마스크(4)를 형성하고, 기판(1) 면이 노출할 때까지 에칭을 하였다. 이 후, 노출된 기판(1) 면에 텅스텐(W)으로 이루어지는 마스크(5)를 형성했다. 이 후, 제6 실시예와 동일하게 하여 GaN층(32)을 가로 방향 에피택셜 성장시켜 웨이퍼를 얻었다. 이 웨이퍼를 이용하여, 도 7에 나타낸 제6 실시예의 레이저 다이오드(LD)(500)와 동일하게 레이저 다이오드(LD)를 형성했다. 소자 특성은 제6 실시예의 레이저 다이오드와 거의 동등하였다.
[제9 실시예]
이 실시예에서는 도 6(d)에 나타낸 바와 같이, 제6 실시예와 동일하게 단결정의 사파이어 기판(1) 상에 막 두께 약 40nm의 제1 AlN층(제1 완충층)(21), 막 두께 약 0.3㎛의 GaN층(중간층)(22), 막 두께 약 40nm의 제2 AlN층(제2 완충층)(23), 막 두께 약 2㎛의 GaN층(31)을 형성한 후, 텅스텐(W)으로 이루어지는 마스크(4)를 형성하고, 제2 AlN층(제2 완충층)(23)을 남기도록 에칭을 하였다. 이 후, 노출된 기판(1) 면에 텅스텐(W)으로 이루어지는 마스크(5)를 형성했다. 이 후, 노출된 제2 AlN층(제2 완충층)(23) 면에 텅스텐(W)으로 이루어지는 마스크(5)를 형성했다. 이 후, 제6 실시예와 동일하게 하여 GaN층(32)을 가로 방향 에피택셜 성장시켜 웨이퍼를 얻었다. 이 웨이퍼를 이용하여, 도 7에 나타낸 제6 실시예의 레이저 다이오드(LD)(500)와 동일하게 레이저 다이오드(LD)를 형성했다. 소자 특성은 제6 실시예의 레이저 다이오드와 거의 동등하였다.
[제10 실시예]
이 실시예에서는 도 1에 나타내는 제1 실시예의 웨이퍼 형성 시, 제1의 III족 질화물계 화합물 반도체로서, 인듐(In)이 도핑된 질화갈륨(GaN:In)을 사용하였다[도 8(a)]. 인듐(In)의 도핑량은 약 1X1016/㎤으로 하였다. 이 후, 실리콘 도핑된 질화갈륨을 가로 방향 에피택셜 성장시켜 제1 실시예와 동일하게 웨이퍼를 얻고, 도 9에 나타낸 레이저 다이오드(600)를 형성했다. 레이저 다이오드(600)의 소자 특성은 제6 실시예의 레이저 다이오드와 거의 동등하였다.
모든 실시예의 기저층에 인듐(In)을 도핑하여 기저층의 결정성을 개선할 수 있다. 기저층의 결정성이 양호하면 그 위에 가로 방향 성장에 의해 형성되는 층의 결정성은 더욱 양호해진다.
[에칭의 변형]
도 10은 3조(組)의 {11-20} 면에 의해 아일랜드 형상으로 단차의 상단을 형성하는 예이다. 도 10(a)는 3조의 {11-20} 면으로 형성되는 외주도 나타내고 있으나, 이것은 이해를 위해 간략화한 모식도로서, 실제에는 아일랜드 형상의 단차의 상단은 웨이퍼당 수천만개 형성될 수도 있다. 도 10(a)에서는 아일랜드 형상 단차의 상단에 대해 단차의 저부(B)는 3배의 면적을 가진다. 도 10(b)에서는 아일랜드 형상 단차의 상단에 대해 단차의 저부(B)는 8배의 면적을 갖는다.

Claims (11)

  1. III족 질화물계 화합물 반도체를 에피택셜 성장에 의해 얻는 III족 질화물계 화합물 반도체의 제조 방법에 있어서, 마스크를 이용하여, 적어도 1층의 III족 질화물계 화합물 반도체로 이루어지고, 최상층이 제1의 III족 질화물계 화합물 반도체로 형성된 기저층(基底層)을 점(点) 형상, 스트라이프(stripe) 형상 또는 격자 형상 등의 아일랜드(island) 상태로 에칭하는 공정, 및 상기 에칭에 의해 형성된 점 형상, 스트라이프 형상 또는 격자 형상 등의 아일랜드 상태의 상기 기저층의 단차(段差)의 상단의 상면에 있는 상기 마스크를 가진 채로, 측면을 핵으로 하여 상기 마스크 상에서는 에피텍설 성장하지 않은 제2의 III족 질화물계 화합물 반도체를 세로 방향 및 가로 방향으로 에피택셜 성장시키는 공정을 가지는 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  2. 제1항에 있어서,
    상기 기저층은 기판 상에 형성되어 있고, 상기 에칭은 상기 기판이 노출될 때까지 행해지는 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 단차의 깊이와 폭의 관계는, 단차의 저부로부터의 세로 방향 성장에 의해 단차가 묻히는 것보다 측면으로부터의 가로 방향 성장에 의해 단차가 덮이는 편이 빠르도록 형성되는 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 단차의 측면이 대략 전부가 {11-20} 면인 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1의 III족 질화물계 화합물 반도체와 제2의 III족 질화물계 화합물 반도체가 동일 조성인 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  6. 제2항 내지 제5항 중 어느 한 항에 있어서,
    상기 기저층이 상기 기판 상에 형성된 버퍼층 및 이 버퍼층 상에 에피택셜 성장한 III족 질화물계 화합물 반도체층을 1주기로 하여, 복수 주기 형성된 층인 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  7. 제6항에 있어서,
    상기 기저층에 있어서, 상기 버퍼층과 인접한 상기 III족 질화물계 화합물 반도체층의 조성 또는 형성 온도가 상이한 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 제1의 III족 질화물계 화합물 반도체층에는 주된 구성 원소보다 원자 반경이 큰 원소에 의해 일부 치환되어 있거나 또는 도핑되어 있는 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 제2의 III족 질화물계 화합물 반도체를 에피택셜 성장시키기 전에, 단차의 저부를 덮도록, 제2 마스크를 형성하는 공정을 포함하는 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항의 III족 질화물계 화합물 반도체의 제조 방법에 의해 제조된 III족 질화물계 화합물 반도체층의 가로 방향 에피택셜 성장한 부분의 상층에, 반도체 소자로서 기능하는 단층 또는 복수의 III족 질화물계 화합물 반도체층으로 이루어지는 소자층을 형성함으로써 얻어지는 것을 특징으로 하는 III족 질화물계 화합물 반도체 소자.
  11. 제1항 내지 제9항 중 어느 한 항의 III족 질화물계 화합물 반도체의 제조 방법에 추가하여, 가로 방향 에피택셜 성장한 부분의 상층 이외를 대략 전부 제거함으로써, 상기 III족 질화물계 화합물 반도체층을 얻는 것을 특징으로 하는 III족 질화물계 화합물 반도체의 제조 방법.
KR10-2002-7008100A 1999-12-24 2000-12-21 Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자 KR100500863B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-1999-00367613 1999-12-24
JP36761399A JP2001185493A (ja) 1999-12-24 1999-12-24 Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子

Publications (2)

Publication Number Publication Date
KR20020073484A true KR20020073484A (ko) 2002-09-26
KR100500863B1 KR100500863B1 (ko) 2005-07-14

Family

ID=18489757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7008100A KR100500863B1 (ko) 1999-12-24 2000-12-21 Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자

Country Status (8)

Country Link
US (1) US6830948B2 (ko)
EP (1) EP1263031A1 (ko)
JP (1) JP2001185493A (ko)
KR (1) KR100500863B1 (ko)
CN (1) CN1189920C (ko)
AU (1) AU776768B2 (ko)
CA (1) CA2398525A1 (ko)
WO (1) WO2001048799A1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP2001267242A (ja) 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JP2003092426A (ja) * 2001-09-18 2003-03-28 Nichia Chem Ind Ltd 窒化物系化合物半導体発光素子およびその製造方法
KR100504180B1 (ko) * 2003-01-29 2005-07-28 엘지전자 주식회사 질화물 화합물 반도체의 결정성장 방법
DE10320160A1 (de) * 2003-02-14 2004-08-26 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörper und elektronischer Halbleiterkörper
TWI255052B (en) * 2003-02-14 2006-05-11 Osram Opto Semiconductors Gmbh Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies
FR2853141A1 (fr) * 2003-03-26 2004-10-01 Kyocera Corp Appareil a semi-conducteur, procede pour faire croitre un semi-conducteur a nitrure et procede de production d'un appareil a semi-conducteur
KR100525545B1 (ko) * 2003-06-25 2005-10-31 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US7579263B2 (en) 2003-09-09 2009-08-25 Stc.Unm Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US8562738B2 (en) 2004-03-11 2013-10-22 Epistar Corporation Nitride-based light-emitting device
US9524869B2 (en) 2004-03-11 2016-12-20 Epistar Corporation Nitride-based semiconductor light-emitting device
US7928424B2 (en) * 2004-03-11 2011-04-19 Epistar Corporation Nitride-based light-emitting device
US20080163814A1 (en) * 2006-12-12 2008-07-10 The Regents Of The University Of California CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al, In, Ga, B)N ON VARIOUS SUBSTRATES
KR100580751B1 (ko) * 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
JP5128075B2 (ja) * 2006-01-30 2013-01-23 浜松ホトニクス株式会社 化合物半導体基板、その製造方法及び半導体デバイス
KR20070079528A (ko) * 2006-02-02 2007-08-07 서울옵토디바이스주식회사 질화물 반도체 발광 다이오드 및 이의 제조 방법
JP2008177525A (ja) * 2006-12-20 2008-07-31 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US7663148B2 (en) * 2006-12-22 2010-02-16 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced strain light emitting layer
TW200828624A (en) * 2006-12-27 2008-07-01 Epistar Corp Light-emitting diode and method for manufacturing the same
WO2008115135A1 (en) 2007-03-16 2008-09-25 Sebastian Lourdudoss Semiconductor heterostructures and manufacturing thereof
JP4714712B2 (ja) * 2007-07-04 2011-06-29 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
CN100530726C (zh) * 2007-11-30 2009-08-19 华南师范大学 Ⅲ-ⅴ族金属氧化物半导体发光场效应晶体管及其制备方法
JP2009277882A (ja) * 2008-05-14 2009-11-26 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
US8377796B2 (en) * 2008-08-11 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy from a non-III-V substrate
US8803189B2 (en) * 2008-08-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy using lateral overgrowth
GB0911134D0 (en) * 2009-06-26 2009-08-12 Univ Surrey Optoelectronic devices
WO2011022724A1 (en) * 2009-08-21 2011-02-24 The Regents Of The University Of California Semipolar nitride-based devices on partially or fully relaxed alloys with misfit dislocations at the heterointerface
WO2011022730A1 (en) 2009-08-21 2011-02-24 The Regents Of The University Of California Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
GB2488587B (en) * 2011-03-03 2015-07-29 Seren Photonics Ltd Semiconductor devices and fabrication methods
US8946788B2 (en) * 2011-08-04 2015-02-03 Avogy, Inc. Method and system for doping control in gallium nitride based devices
TWI617045B (zh) * 2012-07-06 2018-03-01 晶元光電股份有限公司 具有奈米柱之發光元件及其製造方法
TWI535055B (zh) 2012-11-19 2016-05-21 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
TWI524551B (zh) 2012-11-19 2016-03-01 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
US10153394B2 (en) 2012-11-19 2018-12-11 Genesis Photonics Inc. Semiconductor structure
CN108565319B (zh) * 2013-01-25 2020-10-02 新世纪光电股份有限公司 氮化物半导体结构及半导体发光元件
US9064699B2 (en) * 2013-09-30 2015-06-23 Samsung Electronics Co., Ltd. Methods of forming semiconductor patterns including reduced dislocation defects and devices formed using such methods
US9640422B2 (en) * 2014-01-23 2017-05-02 Intel Corporation III-N devices in Si trenches
WO2015163908A1 (en) 2014-04-25 2015-10-29 The Texas State University-San Marcos Material selective regrowth structure and method
CN107170666A (zh) * 2017-05-25 2017-09-15 东南大学 一种非极性ⅲ族氮化物外延薄膜
CN109360875A (zh) * 2018-12-04 2019-02-19 西安赛富乐斯半导体科技有限公司 半导体构件及其制造方法
CN113964043A (zh) * 2020-07-20 2022-01-21 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN113964252A (zh) * 2020-07-21 2022-01-21 苏州晶湛半导体有限公司 半导体结构及其制备方法
CN113380603B (zh) * 2021-05-18 2022-05-17 厦门大学 高硼组分二维iii族多元氮化物混合晶体及其制备方法

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5143944B2 (ko) 1972-03-15 1976-11-25
JPS51137393A (en) 1975-05-22 1976-11-27 Mitsubishi Electric Corp Manufacturing method for semiconductor light emitting device
JPS5534646A (en) 1978-08-30 1980-03-11 Sumitomo Metal Ind Ltd Heating method for furnace body in blowing-in of shaft furnace
JPS57115849A (en) 1981-01-12 1982-07-19 Fujitsu Ltd Manufacture of substrate for semiconductor device
JPS5833882A (ja) 1981-08-21 1983-02-28 Mitsubishi Electric Corp 発光ダイオ−ドの製造方法
JPH01316459A (ja) 1988-06-15 1989-12-21 Murata Mfg Co Ltd インラインスパッタリング装置およびその方法
JP2768988B2 (ja) 1989-08-17 1998-06-25 三菱電機株式会社 端面部分コーティング方法
JPH06105797B2 (ja) 1989-10-19 1994-12-21 昭和電工株式会社 半導体基板及びその製造方法
JP2623464B2 (ja) 1990-04-27 1997-06-25 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
JPH0484418A (ja) 1990-07-27 1992-03-17 Nec Corp 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JPH04303920A (ja) 1991-03-29 1992-10-27 Nec Corp Ｉｖ族基板上の絶縁膜／ｉｉｉ　−ｖ族化合物半導体積層構造
JP2954743B2 (ja) 1991-05-30 1999-09-27 京セラ株式会社 半導体発光装置の製造方法
JPH05110206A (ja) 1991-10-16 1993-04-30 Kubota Corp 半導体発光素子の製造方法及びその製造装置
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
JPH05283744A (ja) 1991-12-20 1993-10-29 Toshiba Corp 半導体素子
JP2751963B2 (ja) 1992-06-10 1998-05-18 日亜化学工業株式会社 窒化インジウムガリウム半導体の成長方法
JPH07249830A (ja) 1994-03-10 1995-09-26 Hitachi Ltd 半導体発光素子の製造方法
JPH07273367A (ja) 1994-04-01 1995-10-20 Mitsubishi Cable Ind Ltd 半導体基板の製造方法および発光素子の製造方法
JP3974667B2 (ja) 1994-08-22 2007-09-12 ローム株式会社 半導体発光素子の製法
JPH0864791A (ja) 1994-08-23 1996-03-08 Matsushita Electric Ind Co Ltd エピタキシャル成長方法
JP3326545B2 (ja) 1994-09-30 2002-09-24 ローム株式会社 半導体発光素子
JPH08222812A (ja) 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH08274411A (ja) 1995-03-31 1996-10-18 Hitachi Ltd 半導体レーザ素子
DE69633203T2 (de) 1995-09-18 2005-09-01 Hitachi, Ltd. Halbleiterlaservorrichtungen
JP3396356B2 (ja) 1995-12-11 2003-04-14 三菱電機株式会社 半導体装置，及びその製造方法
US5798536A (en) 1996-01-25 1998-08-25 Rohm Co., Ltd. Light-emitting semiconductor device and method for manufacturing the same
FR2747064B1 (fr) 1996-04-03 1998-05-15 Air Liquide Procede et dispositif de reduction des emissions d'ozone produites lors d'une operation de soudage a l'arc sous gaz de protection
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
ATE550461T1 (de) 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
DE19715572A1 (de) 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
JPH10321954A (ja) 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP3551751B2 (ja) 1997-05-16 2004-08-11 日亜化学工業株式会社 窒化物半導体の成長方法
JP2002511831A (ja) 1997-07-03 2002-04-16 シービーエル テクノロジーズ エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償
JP3189877B2 (ja) 1997-07-11 2001-07-16 日本電気株式会社 低転位窒化ガリウムの結晶成長方法
JPH1143398A (ja) 1997-07-22 1999-02-16 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
JP3930161B2 (ja) * 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JPH11145519A (ja) 1997-09-02 1999-05-28 Toshiba Corp 半導体発光素子、半導体発光装置および画像表示装置
JP3491538B2 (ja) * 1997-10-09 2004-01-26 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JPH11135832A (ja) 1997-10-26 1999-05-21 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体及びその製造方法
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP3456413B2 (ja) 1997-11-26 2003-10-14 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3620269B2 (ja) 1998-02-27 2005-02-16 豊田合成株式会社 ＧａＮ系半導体素子の製造方法
US6051849A (en) 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
JP3839580B2 (ja) 1998-03-09 2006-11-01 株式会社リコー 半導体基板の製造方法
JPH11274082A (ja) 1998-03-24 1999-10-08 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体およびその製造方法、およびｉｉｉ 族窒化物半導体装置
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP3436128B2 (ja) * 1998-04-28 2003-08-11 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JPH11330546A (ja) 1998-05-12 1999-11-30 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法
JP4390090B2 (ja) * 1998-05-18 2009-12-24 シャープ株式会社 ＧａＮ系結晶膜の製造方法
JP3460581B2 (ja) 1998-05-28 2003-10-27 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
KR100580307B1 (ko) 1998-07-14 2006-05-16 후지쯔 가부시끼가이샤 반도체 레이저 및 반도체 장치
US6319742B1 (en) 1998-07-29 2001-11-20 Sanyo Electric Co., Ltd. Method of forming nitride based semiconductor layer
JP3316479B2 (ja) 1998-07-29 2002-08-19 三洋電機株式会社 半導体素子、半導体発光素子および半導体素子の製造方法
JP3987660B2 (ja) 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
JP2000044121A (ja) 1998-08-03 2000-02-15 Murata Mach Ltd 紡績機のスライバ案内クリール
JP3201475B2 (ja) 1998-09-14 2001-08-20 松下電器産業株式会社 半導体装置およびその製造方法
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2000150959A (ja) 1998-11-18 2000-05-30 Hitachi Ltd 窒化ガリウム系化合物半導体発光素子
JP2000174393A (ja) 1998-12-04 2000-06-23 Fuji Electric Co Ltd Ｉｉｉ族窒化物半導体およびその製造方法、およびｉｉｉ族窒化物半導体装置
JP4304750B2 (ja) 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3659050B2 (ja) 1998-12-21 2005-06-15 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP2000261106A (ja) 1999-01-07 2000-09-22 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及び光ディスク装置
JP3594826B2 (ja) 1999-02-09 2004-12-02 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
US6940098B1 (en) 1999-03-17 2005-09-06 Mitsubishi Cable Industries, Ltd. Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JP4288743B2 (ja) 1999-03-24 2009-07-01 日亜化学工業株式会社 窒化物半導体の成長方法
JP4231189B2 (ja) 1999-04-14 2009-02-25 パナソニック株式会社 Ｉｉｉ族窒化物系化合物半導体基板の製造方法
TW464953B (en) 1999-04-14 2001-11-21 Matsushita Electronics Corp Method of manufacturing III nitride base compound semiconductor substrate
JP2001044121A (ja) 1999-06-07 2001-02-16 Agilent Technol Inc エピタキシャル層構造及びその製造方法
JP3786544B2 (ja) 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP3791246B2 (ja) 1999-06-15 2006-06-28 日亜化学工業株式会社 窒化物半導体の成長方法、及びそれを用いた窒化物半導体素子の製造方法、窒化物半導体レーザ素子の製造方法
JP2000357820A (ja) 1999-06-15 2000-12-26 Pioneer Electronic Corp 窒化ガリウム系半導体発光素子及びその製造方法
JP4005275B2 (ja) 1999-08-19 2007-11-07 日亜化学工業株式会社 窒化物半導体素子
JP4274504B2 (ja) 1999-09-20 2009-06-10 キヤノン株式会社 半導体薄膜構造体
JP2001111174A (ja) 1999-10-06 2001-04-20 Fuji Photo Film Co Ltd 半導体素子用基板およびその製造方法およびその半導体素子用基板を用いた半導体素子
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP2001122693A (ja) 1999-10-22 2001-05-08 Nec Corp 結晶成長用下地基板およびこれを用いた基板の製造方法
JP3518455B2 (ja) 1999-12-15 2004-04-12 日亜化学工業株式会社 窒化物半導体基板の作製方法
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6355497B1 (en) 2000-01-18 2002-03-12 Xerox Corporation Removable large area, low defect density films for led and laser diode growth
JP3988018B2 (ja) 2001-01-18 2007-10-10 ソニー株式会社 結晶膜、結晶基板および半導体装置

Also Published As

Publication number Publication date
AU2400601A (en) 2001-07-09
EP1263031A1 (en) 2002-12-04
JP2001185493A (ja) 2001-07-06
CN1413358A (zh) 2003-04-23
US20030092230A1 (en) 2003-05-15
CN1189920C (zh) 2005-02-16
WO2001048799A1 (fr) 2001-07-05
KR100500863B1 (ko) 2005-07-14
AU776768B2 (en) 2004-09-23
CA2398525A1 (en) 2001-07-05
US6830948B2 (en) 2004-12-14

Similar Documents

Publication Publication Date Title
KR100500863B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
KR100499658B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체의 제조 방법 및ｉｉｉ족 질화물계 화합물 반도체 소자
KR100527075B1 (ko) Ⅲ족 질화물계 화합물 반도체의 제조방법 및 ⅲ족 질화물계화합물 반도체 소자
KR100623558B1 (ko) Ｉｉｉ족 질화물계 화합물 반도체 및 그 제조방법
US7141444B2 (en) Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JP4406999B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2002280314A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子
JP3680751B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4051892B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4016566B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4698053B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法
JP4487654B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2001267245A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2001267244A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080623

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee