CN113964043A - 半导体结构的制备方法及半导体结构 - Google Patents

半导体结构的制备方法及半导体结构 Download PDF

Info

Publication number
CN113964043A
CN113964043A CN202010696959.9A CN202010696959A CN113964043A CN 113964043 A CN113964043 A CN 113964043A CN 202010696959 A CN202010696959 A CN 202010696959A CN 113964043 A CN113964043 A CN 113964043A
Authority
CN
China
Prior art keywords
layer
semiconductor structure
passivation
forming
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010696959.9A
Other languages
English (en)
Inventor
徐亚超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010696959.9A priority Critical patent/CN113964043A/zh
Priority to PCT/CN2021/101628 priority patent/WO2022017108A1/zh
Priority to US17/408,591 priority patent/US20220020637A1/en
Publication of CN113964043A publication Critical patent/CN113964043A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出一种半导体结构的制备方法及半导体结构，半导体结构的制备方法包含以下步骤：提供半导体基材，在半导体基材形成导电层；在导电层表面形成第一保护层；对第一保护层进行钝化处理，使第一保护层形成钝化层，钝化层包含多层薄膜结构，多层薄膜结构的离子浓度不完全相同；在钝化层上形成绝缘层；在绝缘层上依次形成阻挡层和第二保护层。通过上述设计，本发明能够利用第一保护层对导电层提供保护。本发明通过对第一保护层进行钝化处理而形成具有多层结构的钝化层，钝化层至少部分区域的离子浓度比第一保护层的离子浓度大，显著优化水汽阻隔效果。据此，本发明提出的半导体结构能够对其导电层提供有效的保护，特别是具有良好的水汽阻隔效果。

Description

半导体结构的制备方法及半导体结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构的制备方法及半导体结构。
背景技术
图1代表性地示出了一种现有半导体结构的层状图。如图1所示，在现有半导体结构中，包含半导体基材110、二氧化硅121(SiO2)、氮化硅122(SIN)和聚酰亚胺123(Polyimide)，半导体基材110上形成有金属连接层111，二氧化硅121、氮化硅122和聚酰亚胺123依次形成于半导体基材110的金属连接层111之上。由于二氧化硅晶体层的晶体结构的完整性，水汽会通过一定的途径经由二氧化硅121渗透到金属连接层111中，进而影响半导体器件性能，因此半导体的制备工艺中对形成阻挡水汽薄膜厚度及薄膜质量的工艺要求较高。
在现有制备工艺中，通常会在涂布聚酰亚胺123之前，先生长一层氮化硅122，利用氮化硅122所具有的高致密性阻挡水汽的渗透。
另外，高密度等离子体(High density plasma，HDP)技术作为一种高密度等离子体介电层的工艺，经常被应用在钝化层的后段制备工艺中。然而，高密度等离子体化学气相沉积(HDP-CVD)属于高功率沉积工艺，容易破坏金属连接层111顶层的金属导电层，降低金属连接层111的可靠性。同时，现有工艺中，金属导电层的间断空余区域并未被高致密性的材料保护，水汽仍然会经由二氧化硅渗透到金属连接层111，腐蚀金属，降低半导体器件的使用寿命。
发明内容
本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够充分阻挡水汽渗透并减少寄生电容的半导体结构的制备方法。
本发明的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种半导体结构。
为实现上述目的，本发明采用如下技术方案：
根据本发明的一个方面，提供一种半导体结构的制备方法；其中，该方法包含以下步骤：
提供半导体基材，在所述半导体基材上形成导电层；
在所述导电层表面形成第一保护层；
对所述第一保护层进行钝化处理，使所述第一保护层形成钝化层，所述钝化层包含多层薄膜结构，所述多层薄膜结构的离子浓度不完全相同；
在所述钝化层上形成绝缘层；以及
在所述绝缘层上依次形成阻挡层和第二保护层。
根据本发明的其中一个实施方式，所述钝化处理包含等离子体处理、离子注入或者热氧化处理。
根据本发明的其中一个实施方式，所述钝化层包含两层薄膜结构，所述两层薄膜结构分别为第一层和第二层，所述第一层邻接于所述导电层，所述第二层位于所述第一层表面，所述第二层的离子浓度大于所述第一层的离子浓度。
根据本发明的其中一个实施方式，所述绝缘层的形成工艺包含高密度等离子体化学气相淀积工艺。
根据本发明的其中一个实施方式，形成所述绝缘层时，在所述导电层的间断空余区域形成空气洞。
根据本发明的其中一个实施方式，该方法还包含以下步骤：
在形成所述第一保护层之前，在所述导电层表面形成介电层。
根据本发明的其中一个实施方式，所述介电层的厚度为10nm～100nm。
根据本发明的另一个方面，提供一种半导体结构；其中，所述半导体结构包含半导体基材、导电层、钝化层以及绝缘层、阻挡层和第二保护层；所述导电层设置于所述半导体基材上；所述钝化层由设置于所述导电层表面的第一保护层通过钝化处理而形成，所述钝化层包含多层薄膜结构，所述多层薄膜结构的离子浓度不完全相同；所述绝缘层、所述阻挡层和所述第二保护层依次设置于所述钝化层上。
根据本发明的其中一个实施方式，所述导电层具有间断空余区域；其中，所述间断空余区域内设置有空气洞。
根据本发明的其中一个实施方式，所述半导体结构还包含介电层；所述介电层设置于所述导电层与所述钝化层之间。
由上述技术方案可知，本发明提出的半导体结构的制备方法及半导体结构的优点和积极效果在于：
本发明提出的半导体结构的制备方法，通过在导电层表面形成第一保护层，能够利用第一保护层对导电层提供保护。同时，本发明通过对该第一保护层进行钝化处理而形成具有多层结构的钝化层，钝化层至少部分区域的离子浓度比第一保护层的离子浓度大，显著优化水汽阻隔效果。据此，本发明提出的半导体结构能够对其导电层提供有效的保护，特别是具有良好的水汽阻隔效果。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是一种现有半导体结构的层状图；
图2是根据一示例性实施方式示出的一种半导体结构的层状图；
图3是根据一示例性实施方式示出的一种半导体结构的制备方法的其中一个步骤中的半导体结构的层状图；
图4是根据一示例性实施方式示出的一种半导体结构的制备方法的其中一个步骤中的半导体结构的层状图；
图5是根据一示例性实施方式示出的一种半导体结构的制备方法的其中一个步骤中的半导体结构的层状图；
图6是根据一示例性实施方式示出的一种半导体结构的制备方法的其中一个步骤中的半导体结构的层状图；
图7是图6中A部分的放大图；
图8是根据一示例性实施方式示出的一种半导体结构的制备方法的其中一个步骤中的半导体结构的层状图；
图9是根据一示例性实施方式示出的一种半导体结构的制备方法的其中一个步骤中的半导体结构的层状图；
图10是根据一示例性实施方式示出的一种半导体结构的制备方法的其中一个步骤中的半导体结构的层状图；
图11是根据一示例性实施方式示出的一种半导体结构的制备方法的其中一个步骤中的半导体结构的层状图。
附图标记说明如下：
110.半导体基材；
111.金属连接层；
121.二氧化硅；
122.氮化硅；
123.聚酰亚胺；
210.半导体基材；
211.导电层；
2111.上层金属；
2112.氮化钛；
2113.间断空余区域；
221.第一保护层；
2211.钝化层；
222.绝缘层；
223.阻挡层；
224.第二保护层；
225.空气洞；
226.介电层。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本发明的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
参阅图2，其代表性地示出了本发明提出的半导体结构的层状图，该半导体结构是经由本发明提出的半导体结构的制备方法制备而成。在该示例性实施方式中，本发明提出的半导体结构的制备方法是以应用于制备晶体管半导体结构为例进行说明的。本领域技术人员容易理解的是，为将本发明的相关制备方法应用于其他类型的半导体结构制备工艺中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本发明提出的半导体结构的制备方法的原理的范围内。
配合参阅图3至图11，图3至图6、图8至图11中分别代表性地示出了能够体现本发明原理的半导体结构的制备方法的其中一个步骤中的半导体结构的层状图；图7中代表性地示出了图6中A部分的放大图。以下将结合上述附图，对本发明提出的半导体结构的制备方法的各主要步骤的工艺、材质或者顺序进行详细说明。
如图3至图11所示，在本实施方式中，本发明提出的半导体结构的制备方法包含以下步骤：
提供半导体基材210，在半导体基材210上形成导电层211；
在导电层211上形成第一保护层221(例如氮化硅，SiN)；
对第一保护层221进行钝化处理，使第一保护层221形成钝化层2211，钝化层2211包含多层薄膜结构，多层薄膜结构的离子浓度不完全相同；
在钝化层2211上形成绝缘层222(例如二氧化硅，SiO2)；以及
在绝缘层222上依次形成阻挡层223和第二保护层224。
至此，半导体结构基本制备完成。
通过上述设计，本发明提出的半导体结构的制备方法，通过在导电层211表面形成第一保护层221，能够利用第一保护层221对导电层211提供保护。同时，本发明通过对该第一保护层221进行钝化处理而使第一保护层221形成钝化层2211，钝化层2211包含多层薄膜结构，多层薄膜结构的离子浓度不完全相同，且钝化层2211的至少一层薄膜结构的离子浓度比第一保护层221的离子浓度大，增加了致密性，显著优化水汽阻隔效果。
需说明的是，在上述的“对第一保护层221进行钝化处理”的步骤中，第一保护层221形成的钝化层2211所包含的多层薄膜结构，是指第一保护层221经由钝化处理后部分区域的离子浓度产生变化，从而使形成的钝化层2211具有不同的离子浓度的多个区域，所谓多层薄膜结构即可理解为所述的具有不同的离子浓度的多个区域。从结构角度观之，钝化层2211的多层薄膜结构可以例如为在导电层211的表面依次层叠的多层，即依次层叠的具有不同的离子浓度的多个层状区域，但并不以此为限。
具体地，如图3所示，其具体示出了一种半导体基材210的层状结构，其可以作为本实施方式中的“提供半导体基材210”步骤中的半导体基材210的代表性示例。其中，该半导体基材210形成有导电层211，导电层211在延伸方向上具有间断空余区域2113。在其他实施方式中，该步骤中提供的半导体基材210亦可选择其他形式，并不以本实施方式为限。
较佳地，如图4所示，本发明提出的半导体结构的制备方法，可以优选地包含“在导电层211上形成第一保护层221之前，在导电层211上形成介电层226”的步骤，该介电层226可以例如为硅碳氧(SiCO)等具有低介电常数的材质，可以减小半导体器件的寄生电容。图4具体示出了在半导体基材210的导电层211上形成介电层226之后的层状结构。其中，该介电层226可以优选为一层薄层结构，所谓薄层结构可以理解为，相对于后段制程中的其他层(例如绝缘层222、阻挡层223或者第二保护层224)的厚度较薄。通过上述设计，本发明能够利用具有高致密性的介电层226，释放将于后续制程中沉积于其上层的第一保护层221的应力，同时能够利用介电层226保护导电层211。通过上述设计，由于介电层226不但具有较低的介电常数，且具有较好的致密性，因此在减小半导体器件的寄生电容的同时，介电层还可以减小结构应力。在其他实施方式中，亦可省去该形成介电层226的步骤，或者采用具有相似功效的材料、工艺步骤等，均不以本实施方式为限。
进一步地，基于本发明提出的半导体结构的制备方法包含形成介电层226的步骤，在本实施方式中，该介电层226的厚度可以优选为10nm～100nm，例如10nm、35nm、80nm、100nm等。在其他实施方式中，该介电层226的沉积厚度亦可小于10nm，或可大于100nm，例如8nm、110nm等，并不以本实施方式为限。
具体地，如图5所示，其具体示出了在该介电层226上形成第一保护层221之后的层状结构，其可以作为本实施方式中的“形成第一保护层221”步骤中的半导体结构的代表性示例。在本实施方式中，基于上述介电层226的形成步骤，该层第一保护层221是形成在该介电层226上。其中，第一保护层221可以优选为一层薄层结构，所谓薄层结构可以理解为，相对于后段制程中的其他层(例如绝缘层222、阻挡层223或者第二保护层224)的厚度较薄。通过上述设计，本发明能够利用第一保护层221为导电层211位于间断空余区域2113的侧壁提供保护，同时能够优化对导电层211，特别是该侧壁区域的水汽阻隔效果。在其他实施方式中，当导电层211上未形成该介电层226时，该第一保护层221可以形成在导电层211上，或者可以形成在导电层211上形成的其他保护结构上，均不以本实施方式为限。
进一步地，基于形成第一保护层221的步骤，在本实施方式中，该第一保护层221的厚度可以优选为10nm～100nm，例如10nm、35nm、80nm、100nm等。在其他实施方式中，该第一保护层221的厚度亦可小于10nm，或可大于100nm，例如8nm、110nm等，并不以本实施方式为限。
具体地，如图6所示，其具体示出了在对该第一保护层221经由钝化处理之后的层状结构，其可以作为本实施方式中的“对该第一保护层221进行钝化处理”步骤中的半导体结构的代表性示例。具体而言，如图6和图7所示，该步骤是在沉积第一保护层221之后，利用例如等离子体处理技术的钝化处理工艺，对该第一保护层221进行处理，使得该第一保护层221形成钝化层2211。其中，钝化层2211具有两层薄膜结构，分别为邻接导电层211的第一层以及设置于该第一层表面的第二层。第二层的致密性增加，即第二层的离子浓度升高(例如氮离子含量升高)，且该第二层的离子浓度高于第一层的离子浓度。通过上述设计，本发明能够利用对第一保护层221进行等离子体处理而使第一保护层221形成钝化层2211，使得具有多层薄膜结构的钝化层2211的各层薄膜结构的离子浓度不完全相同，且钝化层2211的至少一层薄膜结构的离子浓度大于第一保护层221的离子浓度，进一步优化水汽阻隔效果。在其他实施方式中，第一保护层221经过钝化处理后形成的钝化层2211，亦可包含三层或者三层以上薄膜结构，且多层薄膜结构的离子浓度不完全相同。
在其他实施方式中，对于“对第一保护层221进行钝化处理，形成钝化层2211”的步骤而言，该钝化处理亦可采用其他处理工艺，例如离子注入或者热氧化处理等。并且，根据不同的工艺需求，当采用合适的钝化处理工艺时，钝化层2211可以包含三层或者三层以上薄膜结构，并不限于本实施方式中经由钝化处理后的形成的钝化层221大致分为两层的设计。并且，钝化层2211的多层薄膜结构的各层的离子浓度不完全相同。
举例而言，在另一实施方式中，当采用离子注入工艺对第一保护层221进行钝化处理时，可以将离子注入至第一保护层221的中部区域，从而使第一保护层221的中部区域的离子(例如氮离子)密度大于其余区域的离子浓度，进而使得所形成的钝化层2211大致包含三层或三层以上的薄膜结构，即中部区域至少一层薄膜结构的离子浓度不同于(例如大于)其余区域的薄膜结构的离子浓度。再者，亦可将离子注入至第一保护层221的邻接导电层211的区域或者远离导电层211的区域，而使所形成的钝化层2211的多层薄膜结构的离子浓度呈现不同的关系，均不以该实施方式为限。
需说明的是，如图7所示，导电层211在本实施方式中是以包含上层金属2111和例如氮化钛2112的导电结构为例进行说明，该层氮化钛2112形成于上层金属2111的表面。在此基础上，该钝化层2211的多层薄膜结构的最下层薄膜结构实际上是邻接于该层氮化钛2112。
进一步地，基于对该第一保护层221进行等离子体处理的步骤，在本实施方式中，该等离子体处理可以优选地包含氨气等离子体处理，即，基于氨气(NH3)的等离子体处理。在其他实施方式中，亦可采用基于其他等离子的等离子体处理工艺，例如基于氩气(Ar)的等离子体处理、基于氮气(N2)的等离子体处理等低温等离子体处理工艺，或可采用其他类型的等离子体处理工艺，均不以本实施方式为限。
具体地，如图8所示，其具体示出了在该钝化层2211形成绝缘层222之后的层状结构，其可以作为本实施方式中的“在钝化层2211上形成绝缘层222”步骤中的半导体结构的代表性示例。具体而言，该步骤是在对该第一保护层221进行等离子体处理而使第一保护层221形成钝化层2211之后，在该钝化层2211上形成绝缘层222。其中，该绝缘层222除形成在该钝化层2211上方的部分以外，还填充于导电层211的间断空余区域2113中。
进一步地，基于形成绝缘层222的步骤，在本实施方式中，该绝缘层222的形成工艺可以优选地包含高密度等离子体化学气相淀积工艺。在其他实施方式中，该绝缘层222亦可采用其他类型的沉积工艺或者其他工艺，形成于该钝化层2211上，并不以本实施方式为限。
进一步地，如图8所示，基于形成绝缘层222的步骤，在本实施方式中，在形成绝缘层222时，可以优选地在导电层211的间断空余区域2113形成空气洞225(Air Gap)。通过上述设计，能够减少导电层211的寄生电容，进而缓解RC延迟等不良。其中，由于本发明采用了在导电层211表面形成介电层226的工艺步骤，则导电层211的间断空余区域2113的侧面和底面也覆盖有介电层226，因此相比于现有工艺中的间断空余区域，本发明提出的制备方法中的间断空余区域2113具有更窄的宽度，即间断空余区域2113相比于现有工艺中的对应结构的高度宽度比增大。据此，相比于现有制备方法中需要多次工艺形成空气洞的设计，本发明的上述形成空气洞225的步骤中，能够实现对空气洞225的一次成形，进一步简化工艺步骤，提高制备效率。
具体地，如图9所示，其具体示出了在绝缘层222上形成阻挡层223之后的层状结构，其可以作为本实施方式中的“在绝缘层222上形成阻挡层223”步骤中的半导体结构的代表性示例。具体而言，该步骤是在形成绝缘层222之后，在该绝缘层222上形成一层阻挡层223，该阻挡层223能够起到保护金属连接层(导电层211)、阻隔水汽的功效。
进一步地，基于形成阻挡层223的步骤，在本实施方式中，阻挡层223的材质可以优选地包含氮化硅。在其他实施方式中，阻挡层223的材质亦可包含氮氧化硅(SiON)等其他材质，并不以本实施方式为限。
进一步地，基于形成阻挡层223的步骤，在本实施方式中，阻挡层223可以优选地经由沉积工艺形成于该绝缘层222上。在其他实施方式中，阻挡层223亦可采用其他工艺形成于该绝缘层222上，并不以本实施方式为限。
具体地，如图10所示，其具体示出了在该层阻挡层223上形成第二保护层224之后的层状结构，其可以作为本实施方式中的“在该绝缘层222上依次形成阻挡层223和第二保护层224”步骤中的半导体结构的代表性示例。具体而言，该步骤是形成阻挡层223之后，在该阻挡层223上形成一层第二保护层224，该第二保护层224能够起到保护半导体结构的功效，同时便于对各膜层的蚀刻等后续制程的实施。
进一步地，基于形成第二保护层224的步骤，在本实施方式中，第二保护层224的材质可以优选地包含聚酰亚胺。在其他实施方式中，第二保护层224的材质亦可包含其他材质，并不以本实施方式为限。
进一步地，基于形成第二保护层224的步骤，在本实施方式中，第二保护层224可以优选地经由旋涂工艺覆盖在阻挡层223的表面上。在其他实施方式中，第二保护层224亦可采用其他工艺形成于阻挡层223上，并不以本实施方式为限。
承上所述，如图10所示，当“在该绝缘层222上依次形成阻挡层223和第二保护层224”步骤完成时，半导体结构的主要制程大致完成，据此使得半导体基材210在其导电层211上形成各膜层及相关结构，例如包含薄层的介电层226、薄层的钝化层2211、绝缘层222、空气洞225、阻挡层223和第二保护层224。
较佳地，如图11所示，本发明提出的半导体结构的制备方法，可以优选地包含“对各膜层进行蚀刻”的步骤。图11具体示出了半导体结构的各膜层经过蚀刻之后的层状结构，且图11示出的半导体结构的层状结构与图2示出的半导体结构的层状结构大致相同。
在此应注意，附图中示出而且在本说明书中描述的半导体结构的制备方法仅仅是能够采用本发明原理的许多种方法中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的制备方法的任何细节或任何步骤。
参阅图2，其代表性地示出了本发明提出的半导体结构的层状图。在该示例性实施方式中，本发明提出的半导体结构是以晶体管半导体为例进行说明的。本领域技术人员容易理解的是，为将本发明的半导体结构应用于其他类型的半导体中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本发明提出的半导体结构的原理的范围内。
如图2所示，在本实施方式中，本发明提出的半导体结构包含半导体基材210、导电层211、钝化层2211以及绝缘层222、阻挡层223和第二保护层224。具体而言，导电层211设置于半导体基材210上。钝化层2211可以通过对设置于导电层211上的第一保护层221进行钝化处理形成。绝缘层222、阻挡层223和第二保护层224依次设置于钝化层2211上。其中，该本发明提出的半导体结构可以优选地采用本发明提出的并在上述实施方式中详细说明的半导体结构的制备方法制成，在其他实施方式中，本发明提出的半导体结构亦可采用其他制备方法制成，并不以本实施方式为限。通过上述设计，本发明提出的半导体结构能够利用钝化层2211对其导电层211提供有效的保护，特别是具有良好的水汽阻隔效果。
较佳地，如图2所示，在本实施方式中，导电层具有间断空余区域2113，在此基础上，间断空余区域2113内可以优选地设置有空气洞225。
较佳地，如图2所示，在本实施方式中，本发明提出的半导体结构还可以优选地包含介电层226。该介电层226设置于导电层211与钝化层2211之间。
在此应注意，附图中示出而且在本说明书中描述的半导体结构仅仅是能够采用本发明原理的许多种半导体结构中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的任何细节或任何部件。
综上所述，本发明提出的半导体结构的制备方法，通过在导电层表面形成第一保护层，能够利用第一保护层对导电层提供保护。同时，本发明通过对该第一保护层进行钝化处理而形成具有多层结构的钝化层，钝化层至少部分区域的离子浓度比第一保护层的离子浓度大，显著优化水汽阻隔效果。据此，本发明提出的半导体结构能够对其导电层提供有效的保护，特别是具有良好的水汽阻隔效果。
以上详细地描述和/或图示了本发明提出的半导体结构的制备方法及半导体结构的示例性实施方式。但本发明的实施方式不限于这里所描述的特定实施方式，相反，每个实施方式的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施方式的每个组成部分和/或每个步骤也可与其它实施方式的其它组成部分和/或步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。
虽然已根据不同的特定实施例对本发明提出的半导体结构的制备方法及半导体结构进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本发明的实施进行改动。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，该方法包含以下步骤：
提供半导体基材，在所述半导体基材上形成导电层；
在所述导电层表面形成第一保护层；
对所述第一保护层进行钝化处理，使所述第一保护层形成钝化层，所述钝化层包含多层薄膜结构，所述多层薄膜结构的离子浓度不完全相同；
在所述钝化层上形成绝缘层；以及
在所述绝缘层上依次形成阻挡层和第二保护层。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述钝化处理包含等离子体处理、离子注入或者热氧化处理。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述钝化层包含两层薄膜结构，所述两层薄膜结构分别为第一层和第二层，所述第一层邻接于所述导电层，所述第二层位于所述第一层表面，所述第二层的离子浓度大于所述第一层的离子浓度。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述绝缘层的形成工艺包含高密度等离子体化学气相淀积工艺。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述绝缘层时，在所述导电层的间断空余区域形成空气洞。
6.根据权利要求1～5任一项所述的半导体结构的制备方法，其特征在于，该方法还包含以下步骤：
在形成所述第一保护层之前，在所述导电层表面形成介电层。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述介电层的厚度为10nm～100nm。
8.一种半导体结构，其特征在于，所述半导体结构包含：
半导体基材；
导电层，设置于所述半导体基材上；
钝化层，由设置于所述导电层表面的第一保护层通过钝化处理而形成，所述钝化层包含多层薄膜结构，所述多层薄膜结构的离子浓度不完全相同；以及
绝缘层、阻挡层和第二保护层，依次设置于所述钝化层上。
9.根据权利要求8所述的半导体结构，其特征在于，所述导电层具有间断空余区域；其中，所述间断空余区域内设置有空气洞。
10.根据权利要求8所述的半导体结构，其特征在于，所述半导体结构还包含：
介电层，设置于所述导电层与所述钝化层之间。
CN202010696959.9A 2020-07-20 2020-07-20 半导体结构的制备方法及半导体结构 Pending CN113964043A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010696959.9A CN113964043A (zh) 2020-07-20 2020-07-20 半导体结构的制备方法及半导体结构
PCT/CN2021/101628 WO2022017108A1 (zh) 2020-07-20 2021-06-22 半导体结构的制备方法及半导体结构
US17/408,591 US20220020637A1 (en) 2020-07-20 2021-08-23 Method for preparing semiconductor structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010696959.9A CN113964043A (zh) 2020-07-20 2020-07-20 半导体结构的制备方法及半导体结构

Publications (1)

Publication Number Publication Date
CN113964043A true CN113964043A (zh) 2022-01-21

Family

ID=79459638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010696959.9A Pending CN113964043A (zh) 2020-07-20 2020-07-20 半导体结构的制备方法及半导体结构

Country Status (2)

Country Link
CN (1) CN113964043A (zh)
WO (1) WO2022017108A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3432997B2 (ja) * 1996-04-23 2003-08-04 株式会社東芝 半導体装置に使用する絶縁膜
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
CN102420194B (zh) * 2011-04-29 2014-06-04 上海华力微电子有限公司 集成电路钝化层及其制造方法
CN102412165A (zh) * 2011-05-13 2012-04-11 上海华力微电子有限公司 集成电路钝化层的制造方法及结构
CN102237304A (zh) * 2011-07-05 2011-11-09 复旦大学 一种抑制多孔低介电常数介质吸入水汽的方法
CN103887171B (zh) * 2014-04-04 2017-02-01 哈尔滨工业大学 一种基于第二钝化层钝化方式的双极器件抗辐照加固方法

Also Published As

Publication number Publication date
WO2022017108A1 (zh) 2022-01-27

Similar Documents

Publication Publication Date Title
US6821839B2 (en) Method for fabricating MIM capacitor
US6579787B2 (en) Semiconductor device with a fluorinated silicate glass film as an interlayer metal dielectric film, and manufacturing method thereof
US8349731B2 (en) Methods for forming copper diffusion barriers for semiconductor interconnect structures
US7932173B2 (en) Method of fabricating integrated circuitry
US7741671B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
US7781865B2 (en) MIM capacitor and metal interconnection
US20080003766A1 (en) Method for manufacturing semiconductor device free from layer-lifting between insulating layers
US8137791B2 (en) Fuse and pad stress relief
US8704372B2 (en) Integrated circuits and methods for processing integrated circuits with embedded features
US20020055243A1 (en) Gap-type metallic interconnect and method of manufacture
CN113964043A (zh) 半导体结构的制备方法及半导体结构
US6897542B2 (en) Semiconductor assemblies
US20020163086A1 (en) Semiconductor device and manufacturing method thereof
KR19990040443A (ko) 미세한 선폭과 고 종횡비를 갖는 영역에 절연막을 채우는 방법
KR20090023514A (ko) 반도체 장치 및 그 제조 방법
US6756676B2 (en) Semiconductor device and method of manufacturing the same
US20220020637A1 (en) Method for preparing semiconductor structure and semiconductor structure
US20060172528A1 (en) Methods of manufacturing semiconductor devices
KR100310495B1 (ko) 복합배선층을갖는반도체소자의제조방법
JP2003203975A (ja) 半導体素子の金属配線形成方法
JP2001093979A (ja) 半導体装置及びその製造方法
US6943099B2 (en) Method for manufacturing gate structure with sides of its metal layer partially removed
KR19990039343A (ko) 반도체장치의 금속배선 형성방법
KR100417687B1 (ko) 반도체 소자의 금속전 절연막 형성 방법
JP2003037080A (ja) 半導体素子用の金属配線の後処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination