CN103887171B - 一种基于第二钝化层钝化方式的双极器件抗辐照加固方法 - Google Patents

一种基于第二钝化层钝化方式的双极器件抗辐照加固方法 Download PDF

Info

Publication number
CN103887171B
CN103887171B CN201410136054.0A CN201410136054A CN103887171B CN 103887171 B CN103887171 B CN 103887171B CN 201410136054 A CN201410136054 A CN 201410136054A CN 103887171 B CN103887171 B CN 103887171B
Authority
CN
China
Prior art keywords
passivation layer
passivation
bipolar device
bipolar
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410136054.0A
Other languages
English (en)
Other versions
CN103887171A (zh
Inventor
李兴冀
刘超铭
杨剑群
肖景东
何世禹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN201410136054.0A priority Critical patent/CN103887171B/zh
Publication of CN103887171A publication Critical patent/CN103887171A/zh
Application granted granted Critical
Publication of CN103887171B publication Critical patent/CN103887171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66272Silicon vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种基于第二钝化层钝化方式的双极器件抗辐照加固方法,涉及双极器件抗辐照技术领域。解决了双极器件的钝化层中,由于氧化物俘获正电荷和界面态的影响,导致双极器件的抗辐照能力低的问题。所述抗辐照加固方法包括以下步骤:步骤一、采用传统工艺制备双极晶体管,并在双极晶体管上形成第一钝化层;步骤二、第一钝化层形成后,采用低压化学气相淀积法在第一钝化层上生长第二钝化层;步骤三、对第二钝化层进行离子注入;步骤四、对双极晶体管、第一钝化层和第二钝化层形成的一体结构进行退火工艺。本发明适用于提高双极器件抗辐照能力。

Description

一种基于第二钝化层钝化方式的双极器件抗辐照加固方法
技术领域
本发明涉及双极器件抗辐照技术领域。
背景技术
空间辐射环境中的电子及质子对航天器用电子器件的性能有着强烈的影响,会造成电离辐射效应、位移辐射效应和单粒子效应等,导致电子器件的异常或失灵,甚至最终导致航天器发生灾难性的事故。因此,提高双极器件的抗辐照能力,对于优化航天器的选材和设计及提高航天器的在轨服役可靠性,具有十分重要的工程实际意义。
钝化是提高器件可靠性的必要条件,也是硅工艺中的需要着重关心的内容。在以双极工艺为主的集成电路中,钝化的重要性就更加突出。硅器件的钝化,自有平面器件以来,已经有了广泛而系统的研究,不管在理论认识上还是在实际技术上,目前都达到了相当高的水平。对于硅器件而言,第一钝化层主要是二氧化硅。然而,二氧化硅(SiO2)最大的缺点是抗Na+污染能力差,导致器件的可靠性及性能下降。
为此,在SiO2上的第二钝化层可作为一种强有力的辅助钝化手段,弥补第一钝化层(SiO2层)的缺陷。迄今,比较广泛运用的第二钝化层钝化工艺包括:磷硅玻璃、氮化硅、半绝缘多晶硅薄膜(SIPOS)、多晶硅、非掺杂的硅酸盐玻璃(USG)和d-正硅酸乙酯(TEOS)等。
电离效应会在硅器件的SiO2层产生氧化物俘获正电荷,并在SiO2/Si界面处形成界面态。电离效应本质上是反应辐照条件下,氧化物俘获正电荷和界面态的形成与退火状态。辐照产生的电子和空穴会主要被氧化物中缺陷所俘获,形成氧化物俘获电荷,且在此过程中SiO2层会释放H+。实验及理论计算表明,在室温以上温度时,电离损伤产生的空穴不会诱导界面态的形成。空穴在SiO2层输运过程中所释放的H+,会在SiO2/Si界面形成界面态。我们前期的研究工作发现,电子器件不同的钝化层(尤其是第二钝化层钝化方式)形成方式,对空穴输运、H+释放及界面态形成的影响均较大,进而影响双极器件的抗辐照能力。
因此,如果能够在不影响双极器件电性能指标的前提下,基于改善器件第二钝化层的钝化方式,提出一种可以大幅度减小氧化物俘获正电荷和界面态影响、并最终提高双极器件抗辐照能力的技术途径,将会对整个集成电路的抗辐照加固具有重大的意义。
发明内容
本发明为了解决双极器件的钝化层中,由于氧化物俘获正电荷和界面态的影响,导致双极器件的抗辐照能力低的问题,提出了一种基于第二钝化层钝化方式的双极器件抗辐照加固方法。
一种基于第二钝化层钝化方式的双极器件抗辐照加固方法包括以下步骤:
步骤一、采用传统工艺制备双极晶体管,并在双极晶体管上形成第一钝化层;
步骤二、第一钝化层形成后,采用低压化学气相淀积法在第一钝化层上生长第二钝化层;
步骤三、对第二钝化层进行离子注入;
步骤四、对双极晶体管、第一钝化层和第二钝化层形成的一体结构进行退火工艺。
有益效果:本发明提出的加固方法是在现有的双极器件及电路的基础上,通过改变第二钝化层的钝化方式,使得在相同的辐照剂量条件下,能够大大降低双极器件的复合漏电流,降低双极器件的电流增益损伤程度,大大减少氧化物俘获正电荷和界面态的影响,以实现提高双极器件抗辐照能力的目的。
附图说明
图1为双极晶体管、第一钝化层和第二钝化层形成的一体结构示意图,图中箭头为对第二钝化层进行离子注入的位置;
图2为辐照损伤后,双极器件第二钝化层基于不同钝化方式时,双极器件的抗辐照能力对比示意图。
具体实施方式
具体实施方式一、结合图1说明本具体实施方式,本具体实施方式所述的一种基于第二钝化层钝化方式的双极器件抗辐照加固方法包括以下步骤:
步骤一、采用传统工艺制备双极晶体管,并在双极晶体管上形成第一钝化层;
步骤二、第一钝化层形成后,采用低压化学气相淀积法在第一钝化层上生长第二钝化层;
步骤三、对第二钝化层进行离子注入;
步骤四、对双极晶体管、第一钝化层和第二钝化层形成的一体结构进行退火工艺。
本实施方式中,在现有的双极器件及电路的基础上,通过改变第二钝化层的钝化方式,使得在相同的辐照剂量条件下,能够大大降低双极器件的复合漏电流,降低双极器件的电流增益损伤程度,以实现提高双极器件抗辐照能力的目的。
具体实施方式二、本具体实施方式与具体实施方式一所述的一种基于第二钝化层钝化方式的双极器件抗辐照加固方法的区别在于,所述第二钝化层为掺杂硅酸盐玻璃层或掺杂d-正硅酸乙酯层。
具体实施方式三、本具体实施方式与具体实施方式一所述的一种基于第二钝化层钝化方式的双极器件抗辐照加固方法的区别在于,步骤三中对第二钝化层进行离子注入时,注入的离子为氟离子、氯离子、溴离子、碘离子或砷离子。
本实施方式中,通过向第二钝化层内注入氟离子、氯离子、溴离子、碘离子或砷离子,能够使第二钝化层内部的电离辐射缺陷保持稳定,不会由于辐射注量的增大而使钝化效果发生明显的变化,从而提高双极器件的抗辐照能力。
具体实施方式四、本具体实施方式与具体实施方式一所述的一种基于第二钝化层钝化方式的双极器件抗辐照加固方法的区别在于,步骤四中对双极晶体管、第一钝化层和第二钝化层形成的一体结构进行退火工艺时的退火温度为400℃-1100℃。
具体实施方式五、本具体实施方式与具体实施方式一或四所述的一种基于第二钝化层钝化方式的双极器件抗辐照加固方法的区别在于,,步骤四中对双极晶体管、第一钝化层和第二钝化层形成的一体结构进行退火工艺时的退火时间为0.5min-60min。
图2显示了辐照损伤后,双极器件第二钝化层基于不同钝化方式时,双极器件的抗辐照能力对比示意图,由图可见,通过本发明所述加固方法改造的第二钝化层可以大大减少氧化物俘获正电荷和界面态的影响,提高双极器件的抗辐照能力。

Claims (4)

1.一种基于第二钝化层钝化方式的双极器件抗辐照加固方法,其特征在于,它包括以下步骤:
步骤一、制备双极晶体管,并在双极晶体管上形成第一钝化层;
步骤二、第一钝化层形成后,采用低压化学气相淀积法在第一钝化层上生长第二钝化层;
步骤三、对第二钝化层进行离子注入;
所述步骤三中对第二钝化层进行离子注入时,注入的离子为氟离子、氯离子、溴离子、碘离子或砷离子;
步骤四、对双极晶体管、第一钝化层和第二钝化层形成的一体结构进行退火工艺。
2.根据权利要求1所述的一种基于第二钝化层钝化方式的双极器件抗辐照加固方法,其特征在于,所述第二钝化层为掺杂硅酸盐玻璃层或掺杂d-正硅酸乙酯层。
3.根据权利要求1所述的一种基于第二钝化层钝化方式的双极器件抗辐照加固方法,其特征在于,步骤四中对双极晶体管、第一钝化层和第二钝化层形成的一体结构进行退火工艺时的退火温度为400℃-1100℃。
4.根据权利要求1或3所述的一种基于第二钝化层钝化方式的双极器件抗辐照加固方法,其特征在于,步骤四中对双极晶体管、第一钝化层和第二钝化层形成的一体结构进行退火工艺时的退火时间为0.5min-60min。
CN201410136054.0A 2014-04-04 2014-04-04 一种基于第二钝化层钝化方式的双极器件抗辐照加固方法 Active CN103887171B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410136054.0A CN103887171B (zh) 2014-04-04 2014-04-04 一种基于第二钝化层钝化方式的双极器件抗辐照加固方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410136054.0A CN103887171B (zh) 2014-04-04 2014-04-04 一种基于第二钝化层钝化方式的双极器件抗辐照加固方法

Publications (2)

Publication Number Publication Date
CN103887171A CN103887171A (zh) 2014-06-25
CN103887171B true CN103887171B (zh) 2017-02-01

Family

ID=50956009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410136054.0A Active CN103887171B (zh) 2014-04-04 2014-04-04 一种基于第二钝化层钝化方式的双极器件抗辐照加固方法

Country Status (1)

Country Link
CN (1) CN103887171B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108362965B (zh) * 2018-02-09 2020-06-09 哈尔滨工业大学 一种基于位移损伤抑制氧化物俘获电荷形成的方法
CN108346575A (zh) * 2018-02-09 2018-07-31 哈尔滨工业大学 一种抑制双极晶体管电离缺陷形成的方法
CN109860033B (zh) * 2019-02-11 2021-07-20 哈尔滨工业大学 基于深层离子注入方式的肖特基二极管抗位移辐照加固方法
CN110517985B (zh) * 2019-09-03 2021-08-17 中国电子科技集团公司第五十八研究所 一种提高高压器件抗辐照性能的方法
CN113964043A (zh) * 2020-07-20 2022-01-21 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835115A (en) * 1987-12-07 1989-05-30 Texas Instruments Incorporated Method for forming oxide-capped trench isolation
CN103000676A (zh) * 2012-12-12 2013-03-27 清华大学 侧向双极晶体管及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5533011B2 (ja) * 2010-02-22 2014-06-25 富士電機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835115A (en) * 1987-12-07 1989-05-30 Texas Instruments Incorporated Method for forming oxide-capped trench isolation
CN103000676A (zh) * 2012-12-12 2013-03-27 清华大学 侧向双极晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"钝化膜抗γ辐照的研究";张济龙;《半导体杂志》;19971231;第22卷(第4期);第17页-第20页 *

Also Published As

Publication number Publication date
CN103887171A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN103887171B (zh) 一种基于第二钝化层钝化方式的双极器件抗辐照加固方法
CN101383287B (zh) 一种垂直双扩散金属氧化物半导体器件的制造方法
CN109712873B (zh) 基于深层离子注入方式的mos场效应管抗位移辐照加固方法
JP2017168557A (ja) 半導体装置および半導体装置の製造方法
CN102412162B (zh) 提高nldmos击穿电压的方法
CN102254828A (zh) 具有反向快速恢复特性的超结结构半导体器件制造方法
CN103021849A (zh) 一种采用应力记忆技术的nmos器件制作方法
CN103887154A (zh) 一种基于钝化层离子注入方式的双极型器件的抗电离辐照加固方法
CN104952936A (zh) 一种快速恢复二极管及其制造方法
CN103489776B (zh) 一种实现场截止型绝缘栅双极型晶体管的工艺方法
CN102054866B (zh) 横向高压mos器件及其制造方法
CN102714218B (zh) 穿通半导体装置及其生产方法
CN108831953B (zh) 太阳能电池的制作方法
CN102760761B (zh) 一种抗闩锁n型绝缘体上硅横向绝缘栅双极型晶体管
US9786763B2 (en) Semiconductor device and manufacturing method thereof
CN114429904A (zh) 一种形成igbt电场终止层的方法
CN103578959B (zh) 一种fs-igbt器件阳极的制造方法
CN103295913B (zh) 改善半导体器件负偏压温度不稳定性的方法
CN112614895A (zh) 一种多层外延超结结构vdmos的结构及其方法
CN101350305A (zh) 一种可改善负温度不稳定性的pmos管制作方法
CN105097508A (zh) 电荷存储型igbt的制造方法
JP2020077883A (ja) 半導体装置の製造方法
CN109411345A (zh) 功率二极管
CN105070789B (zh) 一种晶体硅太阳能电池发射极的制备方法
CN102064101B (zh) 采用p型多晶硅电极来抑制栅电极注入的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant