CN108346575A - 一种抑制双极晶体管电离缺陷形成的方法 - Google Patents

一种抑制双极晶体管电离缺陷形成的方法 Download PDF

Info

Publication number
CN108346575A
CN108346575A CN201810136610.2A CN201810136610A CN108346575A CN 108346575 A CN108346575 A CN 108346575A CN 201810136610 A CN201810136610 A CN 201810136610A CN 108346575 A CN108346575 A CN 108346575A
Authority
CN
China
Prior art keywords
transistor
inhibiting
bipolar transistor
defect
irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810136610.2A
Other languages
English (en)
Inventor
杨剑群
李兴冀
赵金宇
董尚利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN201810136610.2A priority Critical patent/CN108346575A/zh
Publication of CN108346575A publication Critical patent/CN108346575A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明涉及电离辐射缺陷的形成及演化机制，属于空间环境效应、核科学与应用技术领域。本发明是为了解决现有的技术中对于降低低剂量率辐射损伤增强效应缺乏有效手段的缺点而提出的，包括：将晶体管放入密闭容器中，并抽真空或填充保护性气体；所述晶体管为双极晶体管；使用电炉对晶体管进行加热，并进行保温；保温结束后，将晶体管降温至室温。本发明适用于航天器舱内电子系统中的元器件的抗辐射处理。

Description

一种抑制双极晶体管电离缺陷形成的方法
技术领域
本发明涉及电离辐射缺陷的形成及演化机制，属于空间环境效应、核科学与应用技术领域。
背景技术
航天器在轨服役过程中，会受到各种空间环境的影响，其中，以空间带电粒子辐射环境影响最为突出。空间带电粒子可以穿过航天器外部防护结构，对舱内电子系统中的元器件产生电离辐射效应、位移辐射效应、单粒子效应等。这些辐射效应会引起元器件性能退化或失效，甚至可能会导致航天器发生灾难性的事故。双极晶体管具有优异的电流驱动能力、线性度、低噪声以及优良的匹配特性，是构成双极集成电路的基本单元，在航天器上有广泛的应用。但双极器件对电离辐射效应较为敏感，其使用寿命与抗辐照能力直接相关。
空间辐射环境的辐射剂量率极低(一般小于1mrad/s)，远小于地面各种模拟设施使用的辐射剂量率。但是当辐射剂量率极低而与高剂量率辐照总辐射剂量相同时，双极型晶体管电性能损伤与高剂量率辐照下相比会急剧增大，这就是低剂量率辐射损伤增强效应(ELDRS)。如何抑制双极器件的低剂量率增强效应，是目前国际上研究的热点问题之一。双极型晶体管发生低剂量率的主要原因是由于低剂量率辐照时内部缺陷急剧增加，使晶体管损伤增大。因此抑制晶体管辐照时缺陷生成，可以降低晶体管的损伤。在工程应用上具有重大意义。
空间带电辐射粒子主要包括电子、质子及离粒子。这些带电粒子通过电离辐射效应、位移辐射效应和单粒子效应对电子元器件的性能造成影响。其中，电离效应使国际上研究的热点问题，也是低剂量率辐射损伤效应的直接原因。对于采用SiO2作为绝缘材料和钝化层的电子器件，在辐射粒子的电离作用下，会在氧化物层中产生电子—空穴对。由于电子在氧化层中迁移速度大，可以快速地被扫出氧化物层；空穴在氧化物层中的迁移速率小，被氧化物层中缺陷俘获的概率大，会形成氧化物俘获正电荷。除此之外，空穴在氧化物层迁移过程中，会与含氢缺陷发生反应，释放氢离子。氢离子会逐渐输运到Si/SiO2界面，与Si-H键发生反应，形成Si悬挂键，进而造成界面态缺陷。氧化物俘获电荷和界面态均会改变载流子的表面复合速率，进而影响少子寿命，导致电子器件的性能发生退化。
通常，氧化物俘获正电荷和界面态同时会影响电子器件的性能和可靠性。因此，如果能够找到一种方式，抑制氧化物俘获正电荷的形成，对于改善晶体管抗辐照性能有着很好的帮助，同时具有重要的工程价值和科学意义。
发明内容
本发明的目的是为了解决现有的技术中对于抑制电离辐射缺陷的形成缺乏有效手段的缺点，而提出一种抑制双极晶体管电离缺陷形成的方法，包括：
步骤一，将晶体管放入密闭容器中，并抽真空或填充保护性气体；所述晶体管为双极晶体管；
步骤二，使用电炉对晶体管进行加热，并进行保温；
步骤三，保温结束后，将晶体管降温至室温。
本发明的有益效果为：1、经过本发明实施例的处理过程进行加温处理的双极器件在经过低辐射辐射后，其损伤远远小于原始样品；2、本发明实施例的处理过程对于Ⅱ型晶体管加温同样可以起到抑制低剂量率时损伤增强的作用；3、经过本发明实施例加温处理的双极器件相比较于未经处理直接进行辐照的双极器件，氧化物电荷和界面态两种缺陷均向浅能级移动，同时氧化物电荷的浓度大幅降低，即晶体管此时电离缺陷的生成被抑制，导致其抗辐照特别是抗低剂量率辐照能力增强。
附图说明
图1为本发明实施例中Ⅰ型双极晶体管加温处理和未加温处理进行高低两种剂量率辐照的Δ(1/β)随辐照剂量变化的曲线图；
图2为本发明实施例中Ⅱ型双极晶体管加温处理和未加温处理进行高低两种剂量率辐照的Δ(1/β)随辐照剂量变化的曲线图；
图3(a)为Ⅰ型晶体管高、低两种剂量率下辐照未经过加温处理的DLTS曲线图；
图3(b)为Ⅰ型晶体管高、低两种剂量率下辐照经过加温处理的DLTS曲线图；
图4(a)为Ⅱ型晶体管高、低两种剂量率下辐照未经过加温处理的DLTS曲线图；
图4(b)为Ⅱ型晶体管高、低两种剂量率下辐照经过加温处理的DLTS曲线图；
图5为本发明一个实施例的方法的流程图。
具体实施方式
具体实施方式一：本实施方式的抑制双极晶体管电离缺陷形成的方法，如图5所示，包括：
步骤一，将晶体管放入密闭容器中，并抽真空或填充保护性气体；所述晶体管为双极晶体管。
步骤二，使用电炉对晶体管进行加热，并进行保温；加热时的升温速率小于等于20℃/min，控温精度为±1℃，加热温度为80℃至220℃。
步骤三，保温结束后，将晶体管降温至室温。
本实施方式的目的是找到一种抑制双极晶体管电离缺陷生成的方法，通过对晶体管进行预加温处理，可以抑制辐照时晶体管内氧化物电荷和界面态的生成，进而可以达到抑制器件损伤的目的。
具体来说，为了达到上述技术目的，本实施方式采用如下技术方案：
本发明所涉及的一种抑制双极晶体管辐照时电离缺陷生成方法，其应用对象包括双极晶体管及双极电路。该技术的特征在于，基于对器件进行预加热处理的方法，抑制器件在辐照过程中缺陷的生成，达到抑制低剂量率辐射损伤增强效应发生的目的。
当发生电离损伤时，不同类型的入射粒子(尤其是不同类型的带电粒子)，会在瞬间导致大量的电子—空穴对。这些电子/空穴对在室温条件下不稳定，大部分会发生复合。未发生复合的电子/空穴对会继续在材料与器件中运动。由于电子的迁移率较大，最后剩余的空穴会被材料和器件中固有的缺陷所俘获。这些被俘获的空穴，会形成氧化物俘获正电荷，进而影响材料和器件的属性。低剂量率辐照时，由于电子-空穴对生成速度较慢，其形成的空间电场也较弱，故电子和空穴更容易在氧化物中运动，与内部的缺陷反应。而预先进行加温处理可以消除一部分缺陷尤其是含氢缺陷，从而达到阻止电离缺陷生成的目的。
本发明应用基于预加温处理的方法来抑制氧化物俘获正电荷的形成，步骤简单，易于操作。本发明所提出的技术途径能够大幅度提高晶体管的抗辐照能力，对材料和器件空间环境效应研究具有重大的意义。在空间环境效应研究与抗辐照加固技术应用中，有着明显的优势和广泛的应用前景。
具体实施方式二：本实施方式与具体实施方式一不同的是：在步骤三执行完成之后，还包括用于检测是否出现辐照损伤增强效应的步骤，具体包括：
步骤四，使用Co-60作为辐照源对所述晶体管进行电离辐照试验，改变辐照剂量率并记录晶体管的电流增益的变化量，若变化量超过预设的阈值，则表示所述晶体管发生了损伤。
其它步骤及参数与具体实施方式一相同。
具体实施方式三：本实施方式与具体实施方式一或二不同的是：步骤一中，抽真空时的真空度不低于10pa至10-4pa。
其它步骤及参数与具体实施方式一或二相同。
具体实施方式四：本实施方式与具体实施方式一至三之一不同的是：步骤三中，降温时的降温速率小于等于20℃/min。
其它步骤及参数与具体实施方式一至三之一相同。
具体实施方式五：本实施方式与具体实施方式一至四之一不同的是：步骤四中，改变辐照剂量率的变化范围为1mrad/s至10mrad/s，辐照总剂量为20krad至100krad。
其它步骤及参数与具体实施方式一至四之一相同。
具体实施方式六：本实施方式与具体实施方式一至五之一不同的是：
在步骤一执行之前，还包括步骤A：对于经过未经过加温处理的晶体管，绘制深能级瞬态谱图。在步骤三执行之后，还包括步骤B：对于经过加温处理的晶体管，绘制深能级瞬态谱图。
本实施方式的目的是对于加温前和加温后的晶体管都绘制深能级瞬态谱图(DLTS图)，从而便于观察出晶体管在加温前后的抗辐照能力变化。
其它步骤及参数与具体实施方式一至五之一相同。
<实施例>
实施例的具体内容为：
一、将晶体管放入密闭容器中并抽真空，真空度不低于10—10-4Pa；或采用保护性气体氛围如氩气、氮气等。
二、使用电炉对晶体管进行加热，升温速率≤20℃/min，控温精度为±1℃。加温温度为150℃—300℃，保温时间20小时—72小时。
三、保温结束后，缓慢将其降至室温，降温速率≤20℃/min，防止晶体管因热应力开裂。
四、根据国标和美军标相关标准，采用Co-60作为电离辐照试验的辐照源，低剂量率标准为1mrad/s—10mrad/s，高剂量率标准为10rad/s—100rad/s。辐照总剂量为20—100krad。
五、电性能测试采用半导体参数测试系统，测量直接在大气条件下进行。
实施例的效果：
为了进一步说明上述方式的合适性，针对某几种型号的双极晶体管开展上述研究工作。根据国标中的规定，选择Co-60源作为辐照源。对双极器件进行上述预处理后，进行辐照试验。为了对比器件是否出现低剂量率辐照损伤增强效应，选择辐照剂量率分别为100rad/s和10mrad/s。图1为Ⅰ型晶体管Δ(1/β)随辐射剂量的变化关系。如图可得，随着辐照剂量的增加，电流增益的变化量逐渐增大，电流增益倒数的变化量也增加，器件电性能损伤逐渐增大。对比不同剂量率可以得出，在100rad/s的剂量率条件下，器件电流增益倒数变化量的变化都较为平缓，而10mrad/s的剂量率下，其随辐照剂量的变化曲线变得剧烈很多，说明双极器件存在明显的低剂量率辐照损伤增强效应。而对比经过加温处理和未经加温处理两种经过低剂量率辐照的双极器件，可以发现经过加温处理的双极器件其损伤远远小于原始样品。说明低剂量率辐射损伤增强效应被抑制。图2为Ⅱ型晶体管Δ(1/β)随辐射剂量的变化关系。对比可知对于Ⅱ型晶体管加温同样可以起到抑制低剂量率时损伤增强的作用。
图3为经过加温处理和未经处理的Ⅰ型晶体管分别进行高低两种剂量率辐照后的深能级瞬态谱图。深能级瞬态谱可以测试半导体材料中缺陷的数量和能级。峰值在300K左右的为界面态峰，而峰值在75K左右的峰为氧化物电荷峰。由图3可知，经过加温处理的双极器件相比较于未经处理直接进行辐照的双极器件，氧化物电荷和界面态两种缺陷均向浅能级移动，同时氧化物电荷的浓度大幅降低。结合图1可以认为晶体管此时电离缺陷的生成被抑制，导致其抗辐照特别是抗低剂量率辐照能力增强。
图4为经过加温处理和未经处理的Ⅱ型晶体管分别进行高低两种剂量率辐照后的深能级瞬态谱图。由图4可以得到相同的结果，这表明预加温处理对Ⅱ型晶体管同样适用，具有一定的普适性。
上述试验结果说明双极器件经过加温处理后缺陷的能级变浅。同时氧化物电荷的浓度大幅下降。可以说明，加温处理对电离缺陷有很好的抑制作用，并最终提高晶体管的抗辐照能力。
本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，本领域技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (6)

1.一种抑制双极晶体管电离缺陷形成的方法，其特征在于，包括：
步骤一，将晶体管放入密闭容器中，并抽真空或填充保护性气体；所述晶体管为双极晶体管；
步骤二，使用电炉对晶体管进行加热，并进行保温；加热时的升温速率小于等于20℃/min，控温精度为±1℃，加热温度为80℃至220℃；
步骤三，保温结束后，将晶体管降温至室温。
2.根据权利要求1所述的抑制双极晶体管电离缺陷形成的方法，其特征在于，在步骤三执行完成之后，还包括用于检测是否出现辐照损伤增强效应的步骤，具体包括：
步骤四，使用60Co作为辐照源对所述晶体管进行电离辐照试验，改变辐照剂量率并记录晶体管的电流增益的变化量，若变化量超过预设的阈值，则表示所述晶体管发生了损伤。
3.根据权利要求1所述的抑制双极晶体管电离缺陷形成的方法，其特征在于：
在步骤一执行之前，
对于经过未经过加温处理的晶体管，绘制深能级瞬态谱图；
在步骤三执行之后，
对于经过加温处理的晶体管，绘制深能级瞬态谱图。
4.根据权利要求或2所述的抑制双极晶体管电离缺陷形成的方法，其特征在于，步骤一中，抽真空时的真空度不低于10pa至10-4pa。
5.根据权利要求4所述的抑制双极晶体管电离缺陷形成的方法，其特征在于，步骤三中，降温时的降温速率小于等于20℃/min。
6.根据权利要求5所述的抑制双极晶体管电离缺陷形成的方法，其特征在于，步骤四中，改变辐照剂量率的变化范围为1mrad/s至10mrad/s，辐照总剂量为20krad至100krad。
CN201810136610.2A 2018-02-09 2018-02-09 一种抑制双极晶体管电离缺陷形成的方法 Pending CN108346575A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810136610.2A CN108346575A (zh) 2018-02-09 2018-02-09 一种抑制双极晶体管电离缺陷形成的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810136610.2A CN108346575A (zh) 2018-02-09 2018-02-09 一种抑制双极晶体管电离缺陷形成的方法

Publications (1)

Publication Number Publication Date
CN108346575A true CN108346575A (zh) 2018-07-31

Family

ID=62959280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810136610.2A Pending CN108346575A (zh) 2018-02-09 2018-02-09 一种抑制双极晶体管电离缺陷形成的方法

Country Status (1)

Country Link
CN (1) CN108346575A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111855704A (zh) * 2020-07-28 2020-10-30 哈尔滨工业大学 双极晶体管电离损伤敏感部位的检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101551831A (zh) * 2009-02-27 2009-10-07 北京时代民芯科技有限公司 一种与总剂量辐射相关的器件建模方法
US20110187911A1 (en) * 2010-01-29 2011-08-04 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
CN103869199A (zh) * 2014-04-04 2014-06-18 中国空间技术研究院 一种基于高温氢气浸泡技术的双极型器件低剂量率增强效应加速试验方法
CN103887171A (zh) * 2014-04-04 2014-06-25 哈尔滨工业大学 一种基于第二钝化层钝化方式的双极器件抗辐照加固方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101551831A (zh) * 2009-02-27 2009-10-07 北京时代民芯科技有限公司 一种与总剂量辐射相关的器件建模方法
US20110187911A1 (en) * 2010-01-29 2011-08-04 Sony Corporation Solid-state imaging device, method of manufacturing the same, and electronic apparatus
CN103869199A (zh) * 2014-04-04 2014-06-18 中国空间技术研究院 一种基于高温氢气浸泡技术的双极型器件低剂量率增强效应加速试验方法
CN103887171A (zh) * 2014-04-04 2014-06-25 哈尔滨工业大学 一种基于第二钝化层钝化方式的双极器件抗辐照加固方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111855704A (zh) * 2020-07-28 2020-10-30 哈尔滨工业大学 双极晶体管电离损伤敏感部位的检测方法
CN111855704B (zh) * 2020-07-28 2024-01-12 哈尔滨工业大学 双极晶体管电离损伤敏感部位的检测方法

Similar Documents

Publication Publication Date Title
Pease et al. ELDRS in bipolar linear circuits: A review
WO2013086902A1 (zh) 一种改进soi结构抗辐照性能的方法
Sheng et al. Characteristics of a plasma doping system for semiconductor device fabrication
CN108254668B (zh) 分析器件电离辐射损伤过程中加速界面态缺陷形成的方法
Wilde et al. Influence of H2-annealing on the hydrogen distribution near SiO2/Si (100) interfaces revealed by in situ nuclear reaction analysis
Rafí et al. Gamma and proton irradiation effects and thermal stability of electrical characteristics of metal-oxide-silicon capacitors with atomic layer deposited Al2O3 dielectric
Reisman et al. The Effects of Pressure, Temperature, and Time on the Annealing of Ionizing Radiation Induced Insulator Damage in N‐channel IGFET's
CN108346575A (zh) 一种抑制双极晶体管电离缺陷形成的方法
Wang Defect spatial distributions in annealed ion‐implanted silicon measured by a transient capacitance technique
JP2934456B2 (ja) 表面処理方法及びその装置
US3829961A (en) Method of improving the radiation resistance of silicon transistors with a silicon oxide coating
CN108362988A (zh) 一种抑制双极晶体管低剂量率增强效应的方法
CN108362965B (zh) 一种基于位移损伤抑制氧化物俘获电荷形成的方法
Jakšić et al. Analysis of the Processes in Power MOSFETs during γ‐Ray Irradiation and Subsequent Thermal Annealing
US3894890A (en) Method for improving the radiation resistance of silicon transistors
US3935033A (en) Method of improving the radiation resistance of silicon transistors with a silicon oxide coating
Sugino et al. Schottky junctions on phosphidized GaAs surfaces
Guo et al. Charge trapping and charge compensation during Auger electron spectroscopy on SiO 2
Kassabov et al. UV radiation effects of argon plasma on Si− SiO2 structures
Prakash et al. Effect of 30 Mev Li 3+ ion and 8 MeV electron irradiation on n-channel MOSFETs
JP3864213B2 (ja) 酸化膜ストレス緩和方法及びその方法を用いた酸化膜構成体
Xiaolong et al. Use of temperature-switching approach to evaluate the ELDRS of bipolar devices
Nobili et al. Recovery of the carrier density in arsenic-doped silicon after high energy (2 MeV) Si+ implantation
Takahashi et al. Investigation of Potential Impact of Nitridation Process on Single Event Gate Rupture Tolerance in SiC MOS Capacitors
Wang et al. Annealing of irradiation induced positive oxide charges in SiO2/Si-MOS structures as described by hydrogen reactions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180731

RJ01 Rejection of invention patent application after publication