KR101008274B1 - 적층형 광전 변환 장치 - Google Patents

적층형 광전 변환 장치 Download PDF

Info

Publication number
KR101008274B1
KR101008274B1 KR1020057007418A KR20057007418A KR101008274B1 KR 101008274 B1 KR101008274 B1 KR 101008274B1 KR 1020057007418 A KR1020057007418 A KR 1020057007418A KR 20057007418 A KR20057007418 A KR 20057007418A KR 101008274 B1 KR101008274 B1 KR 101008274B1
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
layer
silicon
composite layer
silicon composite
Prior art date
Application number
KR1020057007418A
Other languages
English (en)
Other versions
KR20060067919A (ko
Inventor
도시아키 사사키
요헤이 고이
겐지 야마모토
마사시 요시미
미츠루 이치카와
Original Assignee
가부시키가이샤 가네카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003279493A external-priority patent/JP4063735B2/ja
Priority claimed from JP2003367536A external-priority patent/JP4068043B2/ja
Priority claimed from JP2003367535A external-priority patent/JP2005135986A/ja
Priority claimed from JP2004091897A external-priority patent/JP4025744B2/ja
Application filed by 가부시키가이샤 가네카 filed Critical 가부시키가이샤 가네카
Publication of KR20060067919A publication Critical patent/KR20060067919A/ko
Application granted granted Critical
Publication of KR101008274B1 publication Critical patent/KR101008274B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type the devices comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/054—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means
    • H01L31/056—Optical elements directly associated or integrated with the PV cell, e.g. light-reflecting means or light-concentrating means the light-reflecting means being of the back surface reflector [BSR] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PIN type
    • H01L31/076—Multiple junction or tandem solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Abstract

본 발명은 적층형 광전 변환 장치에서, 기판(1)상에 광입사측으로부터 차례로 일도전형층(31;51), 실질적으로 진성 반도체의 광전 변환층(32;52), 및 역도전형층(33;53)을 포함하는 광전 변환 유닛(3;5)의 복수가 적층되어 있고, 상대적으로 광입사측에 배치된 전방 광전 변환 유닛(3)내의 역도전형층(33)과, 그 전방 광전 변환 유닛(3)에 접속하여 배치된 후방 광전 변환 유닛(5)내의 일도전형층(51) 중의 적어도 한쪽이 적어도 그 일부에 실리콘 복합층(4)을 포함하고, 그 실리콘 복합층(4)은 20nm 이상 130nm 이하의 두께와 25원자% 이상 60원자% 이하의 산소 농도를 갖고 있고, 실리콘과 산소의 비정질 합금상 중에 실리콘 리치한 상을 포함하고 있다.
광전 변환 유닛, 광전 변환 장치, 광전 변환층

Description

적층형 광전 변환 장치{STACKED PHOTOELECTRIC CONVERTER}
본 발명은 박막 광전 변환 장치의 변환 효율의 개선에 관한 것으로, 특히 복수의 광전 변환 유닛이 적층된 적층형 광전 변환 장치의 변환 효율의 개선에 관한 것이다. 또한, 본 명세서에서의 「결정질」 및 「미결정(微結晶)」의 용어는 해당 기술 분야에서 사용되고 있는 바와 같이, 부분적으로 비정질을 포함하는 경우에도 사용되고 있다.
근년, 광전 변환 장치의 저비용화와 고효율화를 양립시키기 위해서, 자원의 관점에서의 문제도 거의 없는 박막 광전 변환 장치가 주목되어, 그 개발이 정력적으로 행해지고 있다. 박막 광전 변환 장치는 태양 전지, 광 센서, 디스플레이 등의 다양한 용도로의 응용이 기대되고 있다. 박막 광전 변환 장치의 일종인 비정질 실리콘 광전 변환 장치는 저온에서 대면적의 유리 기판이나 스텐레스 기판상에 형성할 수 있는 것으로, 저비용화를 기대할 수 있다.
박막 광전 변환 장치는 일반적으로 표면이 절연성인 기판상에 순차 적층된 제1 전극, 1 이상의 반도체 박막 광전 변환 유닛, 및 제２ 전극을 포함하고 있다. 또한 1개의 박막 광전 변환 유닛은 p형층과 n형층에 샌드위치된 i형층을 포함하고 있다.
박막 광전 변환 유닛의 두께의 대부분은 실질적으로 진성의 반도체층인 i형층이 차지하며, 광전 변환 작용은 주로 이 i형층 내에서 생긴다. 따라서, i형 광전 변환층은 광흡수를 위해서는 두꺼운 것이 바람직하지만, 필요 이상으로 두꺼우면 그 퇴적에 비용과 시간이 걸리게 된다.
한편, p형이나 n형의 도전형층은 광전 변환 유닛내에 확산 전위를 일으키는 역할을 하고, 이 확산 전위의 크기에 의해서 박막 광전 변환 장치의 중요한 특성의 하나인 개방단 전압의 값이 좌우된다. 그러나, 이들 도전형층은 광전 변환에는 기여하지 않는 불활성 층이며, 도전형층에 도핑된 불순물에 의해서 흡수되는 광은 발전에 기여함없이 손실로 된다. 따라서, p형와 n형의 도전형층의 두께는 충분한 확산 전위를 일으키는 범위내에서 가능한 한 얇게 하는 것이 바람직하다.
또한, 광전 변환 유닛 또는 박막 태양 전지는, 그것에 포함되는 p형와 n형의 도전형층이 비정질이거나 결정질이거나 상관없이, 그 주요부를 차지하는 i형 광전 변환층이 비정질인 것은 비정질 광전 변환 유닛 또는 비정질 박막 태양 전지로 불리고, i형층이 결정질인 것은 결정질 광전 변환 유닛 또는 결정질 박막 태양 전지로 불린다.
일반적으로 광전 변환층으로 사용되고 있는 반도체에서는, 광의 파장이 길어짐에 따라서 광흡수 계수가 작아진다. 특히, 광전 변환 재료가 박막인 경우는, 흡수 계수가 작은 파장 영역에서 충분한 광흡수가 생기지 않으므로, 광전 변환량이 광전 변환층의 두께에 의존하여 제한되게 된다. 그런데, 광전 변환 장치내에 입사한 광이 외부로 빠져나가기 어려운 광산란 구조를 형성함에 의해서, 실질적인 광로 길이를 크게 하여 충분한 흡수를 일으켜서, 큰 광전류를 발생시키는 연구가 이루어지고 있다. 예를 들면, 광이 투명한 기판측으로부터 입사하는 경우, 광 입사측 전극으로서 그 표면이 미세한 요철 형상을 포함하는 텍스쳐 투명 도전막이 사용되고 있다.
또한, 박막 광전 변환 장치의 변환 효율을 향상시키는 방법으로서, 2개 이상의 광전 변환 유닛을 적층한 적층형 박막 광전 변환 장치로 하는 방법이 알려져 있다. 이 방법에서는 광전 변환 장치의 광입사측에 큰 밴드 갭을 가진 광전 변환층을 포함하는 전방 광전 변환 유닛을 배치하고, 그 후에 차례로 적은 밴드 갭을 갖는(예를 들면 Si-Ge 합금의) 광전 변환층을 포함하는 후방 광전 변환 유닛을 배치함으로써, 입사광이 넓은 파장 범위에 걸쳐서 광전 변환을 가능하게 하고, 이것에 의해서 장치 전체로서의 변환 효율의 향상이 도모되어 있다. 적층형 광전 변환 장치 중에서도, 비정질 광전 변환 유닛과 결정질 광전 변환 유닛의 양쪽을 포함하는 것은 하이브리드형 광전 변환 장치로 불린다. 하이브리드형 광전 변환 장치에서는, 비정질 실리콘이 광전 변환할 수 있는 광의 파장은 장파장측에서 800nm정도이지만, 결정질 실리콘은 그것보다 긴 약 1100nm정도까지의 광을 광전 변환할 수 있으므로, 입사광의 보다 넓은 파장 범위에 걸쳐서 유효하게 광전 변환할 수 있게 된다.
그런데, 적층형 광전 변환 장치에서는, 각 광전 변환 유닛이 직렬로 접속되어 있으므로, 광전 변환 장치로서의 단락 전류 밀도(Jsc)는 각 광전 변환 유닛에서 발생하는 전류값 중에서 가장 작은 값으로 제한된다. 따라서, 각 광전 변환 유닛 의 전류값은 가능한 한 균등한 것이 바람직하고, 전류의 절대값이 더 클수록 변환 효율의 향상을 기대할 수 있다. 적층형 광전 변환 장치에는 복수의 광전 변환 유닛의 사이에 광투과성 및 광반사성의 쌍방을 갖는 도전성의 중간 반사층을 개재시키는 것이 있다. 이 경우, 중간 반사층에 도달한 광의 일부가 반사되므로, 중간 반사층보다도 광입사측에 있는 전방 광전 변환 유닛내에서, 광흡수량을 증가시켜 발생 전류를 증대시킬 수 있다. 즉, 그 전방 광전 변환 유닛의 실효적인 막두께가 외관상으로 증가한 것으로 된다.
예를 들면, 전방의 비정질 실리콘 광전 변환 유닛과 후방의 결정질 실리콘 광전 변환 유닛으로 이루어지는 하이브리드형 광전 변환 장치에 중간 반사층을 삽입한 경우, 비정질 실리콘 광전 변환층의 막두께를 늘리지 않고, 그 전방 광전 변환 유닛에 의해서 발생하는 전류를 증가시킬 수 있다. 또한, 중간 반사층을 포함하는 경우에는, 그것을 포함하지 않은 경우에 비해서, 동일한 전류값을 얻기 위해 필요한 비정질 실리콘 광전 변환층의 두께를 얇게 할 수 있으므로, 비정질 실리콘층의 두께의 증가에 따라 현저해지는 광열화(Sraeble-Wronsky 효과)에 의한 비정질 실리콘 광전 변환 유닛의 특성 저하를 억제할 수 있게 된다.
종래의 중간 반사층은 다결정의 ITO(인디움 주석 산화물)나 ZnO와 같은 TCO(투명 도전성 산화물), 특히 ZnO로 형성되는 것이 많다. 그러나, ZnO 중간 반사층은 스퍼터법 또는 스프레이법 등으로 형성되므로, 일반적으로 반도체막의 형성에 사용되는 플라즈마 CVD(화학 기상 퇴적)장치와는 다른 성막 장치를 필요로 하며, 설비 비용이 들고 생산 택트 시간(tact time)도 길어지는 문제가 생긴다. 또한, ZnO층의 형성에 스퍼터법을 사용하는 경우, 스퍼터 데미지에 의한 하지 반도체막의 특성 저하를 일으킬 가능성도 있다.
또한, 적층형 광전 변환 장치의 직렬 저항에 주는 악영향을 억제하기 위해서, TCO 중간 반사층과 반도체층의 계면에서 양호한 오믹 콘택트(ohmic contact)를 형성할 필요가 있다. 그러나, ZnO층은 비정질 실리콘층 또는 결정질 실리콘층과의 계면에서 오믹 콘택트를 형성하는 것이 용이하지 않음이 일반적으로 알려져 있다. 보다 구체적으로는, ZnO 중간 반사층의 암(暗)도전율이 1.0×102S/cm보다도 낮으면, 그 중간 반사층은 전방 광전 변환 유닛과의 사이 및 후방 광전 변환 유닛과의 사이에서 양호한 오믹 콘택트를 형성할 수 없고, 접촉 저항이 증대하여 적층형 광전 변환 장치의 곡선 인자(FF)를 저하시킨다. 역으로, ZnO층의 암도전율이 1.0×103S/cm보다 높으면 그 광투과율이 저하하여, 적층형 광전 변환 장치의 단락 전류 밀도(Jsc)를 저하시킨다. 따라서, TCO층의 암도전율은 불순물의 도핑이나 산화도의 조절 등에 의해, 비교적 높은 1.0×102S/cm ~ 1.0×103S/cm의 범위내로 설정할 필요가 있다.
그런데, 대면적의 박막 광전 변환 장치는 통상은 집적형 박막 광전 변환 모듈로서 제조된다. 집적형 박막 광전 변환 모듈은, 1매의 유리 기판상에 소면적으로 구획된 복수의 광전 변환 셀을 서로 직렬 접속한 구조를 가지고 있다. 일반적으로, 각 광전 변환 셀은 유리 기판상에서 투명 전극층, 1 이상의 박막 반도체광전 변환 유닛층, 및 이면 전극층의 성막과 패터닝을 순차 행함으로써 형성되어 있다.
도 30은 중간 반사층을 포함하지 않는 적층형 광전 변환 셀의 복수를 직렬 접속한 종래의 집적형 박막 광전 변환 모듈의 일례를 모식적인 단면도로 나타내고 있다. 또한, 본원의 도면에서 동일한 참조 부호는 동일 부분 또는 상당 부분을 표시하고 있다. 이 광전 변환 모듈(101)은 유리 기판(102)상에, 투명 전극층(103), 전방의 비정질 실리콘 광전 유닛층(104a), 후방의 결정질 실리콘 광전 변환 유닛층(104b), 및 이면 전극층(106)을 순차 적층한 구조를 가지고 있다.
집적형 박막 광전 변환 모듈(101)에는, 복수의 광전 변환 셀(110)을 서로 전기적으로 분리하기 위한 제1과 제2의 분리홈(121,122) 및 그들 셀을 전기적으로 직렬 접속하기 위한 접속홈(123)이 마련되어 있다. 제1과 제2의 분리홈(121,122) 및 접속홈(123)은 서로 평행하며, 도 30의 지면에 대해서 수직인 방향으로 뻗어있다. 즉, 제1 분리홈(121)은 각각의 광전 변환 셀(110)에 대응하여, 투명전극층(103)을 복수의 영역으로 분리하고 있다. 제2 분리홈(122)도, 각각의 광전 변환 셀(110)에 대응하여, 전방 광전 변환 유닛층(104a), 후방 광전 변환 유닛층(104b), 및 이면 전극층(106)을 복수의 영역으로 분리하고 있다.
제1 분리홈(121)과 제2 분리홈(122)의 사이에 마련되어 있는 접속홈(123)은 전방 광전 변환 유닛층(104a) 및 후방 광전 변환 유닛층(104b)을 관통하고 있다. 이 접속홈(123)은 이면 전극층(106)과 동일한 금속 재료로 매립되어 있어, 서로 이웃하는 광전 변환 셀(110)의 한쪽의 이면 전극(106)과 다른쪽의 투명 전극(103)을 전기적으로 직렬 접속하고 있다.
도 31의 집적형 박막 광전 변환 모듈은 전방 광전 변환 유닛층(104a)과 후방 광전 변환 유닛층(104b)의 사이에 TCO 중간 반사층(105)이 삽입되어 있는 것만이, 도 30의 모듈과 다르다. 도 31의 광전 변환 모듈에서, 접속홈(123)은 전방 광전 변환 유닛층(104a), TCO 중간 반사층(105), 및 후방 광전 변환 유닛층(104b)을 관통하고 있고, 이면 전극층(106)과 같은 금속 재료로 매립되어 있다. 즉, 접속홈(123)에 매립되어 있는 금속 재료와 TCO 중간 반사층(105)은 접촉하고 있다.
TCO 중간 반사층(105)은 상술한 바와 같이 1.0×102S/cm ~ 1.0×103S/cm의 높은 암도전율을 갖고 있고, 이 TCO층(105)중에서 기판(102)에 평행한 방향으로도 용이하게 전류가 흐를 수 있다. 따라서, TCO 중간 반사층(105), 접속홈(123), 및 이면 전극층(106)의 전류 경로에 의해서, 후방 광전 변환 유닛(104b)이 단락되어 버려 큰 리크 전류가 생긴다. 그 결과, 도 31의 광전 변환 모듈에서는 후방 광전 변환 유닛(104b)에서 생성된 전력을 거의 취출할 수 없다.
(선행예 1)
이러한 리크 전류의 문제는 도 32에 나타낸 구조를 채용함에 의해서 해결할 수 있다(특허 문헌 1의 일본 특개2002-261308호 공보 참조). 즉, 도 32의 집적형 박막 광전 변환 모듈(101)에는, 제1과 제2의 분리홈(121,122)에 부가하여, 제 3의 분리홈(124)이 제1 분리홈(121)과 접속홈(123)의 사이에 마련되어 있다. 이 제3 분리홈(124)은 전방 광전 변환 유닛(104a) 및 중간 반사층(105)을 관통하고 있다. 또한, 제3 분리홈(124)은 제1 분리홈(121)이 제3 분리홈(124)과 접속홈(123)의 사이에 위치하도록 마련되어 있어도 좋다. 다만, 도 32에 나타내는 바와 같이, 제1 분리홈(121)과 접속홈(123)의 사이에 제3 분리홈을 마련하는 편이, 발전(發電)에 유효한 면적을 넓게 하는 것이 용이해진다.
도 32의 광전 변환 모듈(101)에서는, 제3 분리홈(124)이 마련되어 있으므로, 전방 광전 변환 유닛(104a)의 생성 전류가 TCO 중간 반사층(105) 및 접속홈(123)을 거쳐서 리크함을 방지할 수 있다. 그러나, 도 32의 광전 변환 모듈에서는, 도 30의 모듈에 비해서 제3 분리홈(124)이 부가되어 있다. 제1 ~ 제3의 분리홈 및 접속홈은 일반적으로 YAG 레이저 등에 의한 패터닝에 의해서 형성된다. 즉, 도 32의 광전 변환 모듈에서는 도 31의 모듈에 비해서 패터닝의 공정이 1회 증가함에 의해 구성되어, 그 제조 비용과 시간이 증대하는 문제가 생긴다.
또한, 도 30의 광전 변환 모듈의 제조에서는, 플라즈마 CVD 장치 중에서 전방 광전 변환 유닛(104a)과 후방 광전 변환 유닛(104b)을 연속하여 형성할 수 있다. 그러나, 도 32의 광전 변환 모듈의 제조에서는, 전방 광전 변환 유닛(104a)을 플라즈마 CVD로 형성하고 또한 TCO 중간 반사층(105)을 스퍼터 등으로 형성한 후에, 기판을 일단 진공 장치로부터 취출하여 YAG 레이저로 패터닝을 행할 필요가 있다. 또한 그 후에, 진공 장치내에 기판을 재차 도입하여 후방 광전 변환 유닛(104b)을 플라즈마 CVD로 형성할 필요가 있다. 따라서, 도 32의 광전 변환 모듈의 경우, 도 30의 모듈에 비해서도 제조의 시간과 비용이 증대하게 된다.
또한, TCO 중간 반사층(105)의 형성 후에 대기 중에 기판을 취출하므로, 중간 반사층(105)과 후방 광전 변환 유닛(104b)의 계면에 대기 중의 불순물이 흡착하여, 광전 변환 모듈의 특성의 저하나 박막의 박리의 발생 등의 신뢰성 저하의 문제 가 생기는 경우가 있다.
또한, 제3 분리홈(124)을 마련함에 의해서 박막 광전 변환 셀의 면적 로스가 증가하므로, 광전 변환 모듈에 TCO 중간 반사층(105)을 마련함에 의한 특성 개선 효과를 충분 발휘하기에 이르지 않는 경우가 있다.
(선행예 2)
그런데, 적층형 광전 변환 장치에서 하나의 도전형층의 재료로 비정질 산화 실리콘을 사용하는 예가, 특허 문헌 2의 일본 특개평5-95126호 공보에 개시되어 있다. 이 적층형 광전 변환 장치에서는, 유리 기판 상에, SnO2 등의 투명 전극, 비정질 탄화실리콘의 제1 p형층, 비정질 실리콘의 제1 i형층, 비정질 산화실리콘의 제1 n형층, 비정질 탄화실리콘의 제２ p형층, 비정질 실리콘의 제２ i형층, 비정질 실리콘의 제２ n형층, 및 Ag 등의 금속 전극이 순차 적층되어 있다. 통상은 제1 n형층에 비정질 실리콘 또는 미결정 실리콘이 사용되지만, 특허 문헌 2는 밴드 갭이 넓은 비정질 산화실리콘을 사용함에 의해 광의 흡수 로스를 저감할 수 있다고 보고하고 있다. 그 결과, 전방 광전 변환 유닛 중의 제1 n형층을 투과하여 후방 광전 변환 유닛 중의 제２ i형층에 도달하는 광이 증가하여, 적층형 광전 변환 장치의 단락 전류 밀도(Jsc)가 개선됨이 나타나 있다.
비정질 산화 실리콘층의 산소 농도는 임의로 조정할 수 있고, 산소 농도가 높을수록 그 에너지 밴드 갭이 넓어져서 투과율이 높아진다. 한편, 비정질 산화 실리콘층에서는, 그 산소 농도가 높아질수록 도전율이 저하한다. 특허 문헌 2에 의하면, 비정질 산화 실리콘의 제1 n형층에는, 광을 조사했을 때의 도전율인 광도전율이 1×10-6S/cm 이상임이 필요하게 되고, 그 때문에 비정질 산화 실리콘을 일반식 a-Si1-xOx로 나타냈을 때에 x가 0.2미만임이 필수라고 보고되어 있다.
특허 문헌 2에서는, 제２ i형층에 도달하는 광이 증가하여 후방 광전 변환 유닛의 발전 전류가 증가함에 의해서, 적층형 박막 광전 변환 장치의 Jsc가 증가하여 변환 효율이 개선한다고 설명되어 있다. 그러나, 특허 문헌 2에서는, 전방 광전 변환 유닛의 발전 전류의 향상에 대해서는 어떠한 언급이 없다. 특허 문헌 2에서는 비정질 산화 실리콘막의 산소 농도가 20% 미만으로 한정되어 있으므로, 도 5에 나타내는 바와 같이, 파장 600nm의 광에 관한 그 비정질 산화 실리콘 막의 굴절율은 3정도 이상이라고 말할 수 있다. 그 경우, 비정질 산화 실리콘층과 비정질 실리콘층의 사이의 굴절율 차이가 작기 때문에, 그들의 계면에서의 반사 효과에 의해서 전방 광전 변환 유닛의 전류가 증가함은 기대할 수 없다. 비정질 산화 실리콘층을 중간 반사층으로서 기능시키기 위해서는 그 산소 농도를 증가시켜 굴절율을 감소시킬 필요가 있지만, 그 경우에는 비정질 산화 실리콘층의 광도전율이 감소하므로, 적층형 광전 변환 장치의 FF가 감소하여 변환 효율이 저하해 버린다고 생각된다. 따라서, 특허 문헌 2에서는, 비정질 산화 실리콘층이 중간 반사층으로서 사용되지는 않는다.
특허 문헌1: 일본 특개2002-261308호 공보
특허 문헌2: 일본 특개평5-95126호 공보
[발명의 개시]
< 발명이 해결하고자 하는 과제 >
상술한 바와 같이, 적층형 광전 변환 장치에서 중간 반사층으로 ZnO 등의 TCO 층을 사용하는 경우, 반도체층과 TCO층의 형성 방법이 다르므로, TCO층의 형성을 위한 장치 또는 성막실을 별도로 마련할 필요가 있어, 장치 비용의 증가를 피할 수 없는 문제가 있다. 구체적으로는, 반도체층이 플라즈마 CVD로 형성되는데 대해, TCO 중간 반사층은 스퍼터법 또는 스프레이법 등에 의해 형성된다.
또한, 중간 반사층에 TCO층을 사용하여 집적형 박막 광전 변환 모듈을 제조하는 경우, 제1 분리홈, 제2 분리홈 및 접속홈을 갖는 구조에서는, 리크 전류가 발생하여 그 광전 변환 모듈의 특성이 저하하는 문제가 있다.
이 리크 전류의 문제는, 도 32에 나타내는 바와 같이 제3 분리홈(124)을 마련함에 의해서 해결할 수 있지만, 패터닝이 1회 증가하므로 생산 비용과 시간이 증가하는 문제가 발생한다. 또한, 중간 반사층과 후방 광전 변환 유닛의 계면이 대기 폭로에 의해서 오염될 가능성도 있다. 또한, 제3 분리홈을 마련함에 의해서, 유효한 광전 변환 영역의 면적 로스가 증가하는 문제가 발생한다.
이상과 같은 선행 기술에서의 과제를 감안하여, 본 발명은 제조에 필요한 비용과 시간의 증대를 방지하면서 광전 변환 효율이 개선된 적층형 박막 광전 변환 장치 및 집적형 박막 광전 변환 모듈을 제공함을 목적으로 하고 있다.
< 과제를 해결하기 위한 수단 >
본 발명에 의한 적층형 광전 변환 장치에서는, 기판 상에서 광입사측으로부터 차례로 일도전형층(one-conductivity-type layer), 실질적으로 진성 반도체의 광전 변환층, 및 역도전형층을 포함하는 광전 변환 유닛의 복수가 적층되어 있고, 상대적으로 광입사측에 배치된 전방 광전 변환 유닛내의 역도전형층과, 그 전방 광전 변환 유닛에 인접하여 배치된 후방 광전 변환 유닛내의 일도전형층 중 적어도 한쪽이 적어도 그 일부에 실리콘 복합층을 포함하고, 그 실리콘 복합층은 20nm이상 130nm 이하의 두께와 25원자% 이상 60원자% 이하의 산소 농도를 갖고 있고, 실리콘과 산소의 비정질 합금상(相) 중에 실리콘 리치상(相)을 포함하는 것을 특징으로 하고 있다. 또한, 본원 명세서에서의「실리콘 리치」의 용어는 문자 그대로 실리콘 농도가 높은 것을 의미한다. 따라서, 실리콘 리치인 상(相)이라 함은 부분적으로 실리콘 농도가 높은 상을 의미한다.
실리콘 복합층은 낮은 굴절율을 실현하기 위해서, 40원자% 이상 55원자% 이하의 산소 농도를 갖는 것이 보다 바람직하다. 또한, 실리콘 복합층은 그 두께를 20nm 이상 130nm 이하로 함에 의해서, 유효한 반사 효과를 생기게 할 수 있다. 최적의 반사 효과를 얻기 위해서는, 실리콘 복합층은 50nm 이상 100nm 이하의 두께를 가진 것이 보다 바람직하다.
즉, 실리콘 복합층의 산소 농도를 높게 하여 낮은 굴절율을 실현함으로써, 그것에 인접하는 반도체층과의 계면에서의 높은 반사 효과를 얻을 수 있게 된다. 또한, 실리콘 복합층은 그 산소 농도가 높아도 상관없이, 실리콘 리치상을 포함함에 의해서 높은 암도전율을 실현할 수 있게 된다. 그 결과, 실리콘 복합층을 이용함에 의해서, 높은 반사 효과와 높은 암도전율의 양립이 가능해지고, 전방 광전 변 환 유닛의 발전 전류가 증가하여 적층형 광전 변환 장치의 성능이 개선될 수 있다.
실리콘 리치인 상은 실리콘 결정상을 포함하는 것이 바람직하다. 실리콘 복합층의 두께 방향으로 실리콘 결정상을 거친 전류 경로가 존재한다고 생각되는 것이, 양호한 오믹 콘택트가 형성될 수 있는 이유로서 들 수 있다. 대체적으로, 실리콘 리치인 상은 도핑된 비정질 실리콘을 포함하는 것도 바람직하다. 잘 알려져 있는 바와 같이, 불순물이 충분히 도핑되어 있으면, n형과 p형의 비정질 실리콘이 함께 오믹 콘택트를 형성하는데 충분히 저(低)저항인 막을 얻을 수 있다.
실리콘 복합층은 충분한 반사 효과를 얻기 위해서, 파장 600nm의 광에 관한 굴절율이 1.7이상 2.5이하인 것이 바람직하고, 1.8이상 2.1이하인 것이 보다 바람직하다. 적층형 광전 변환 장치의 기판이 투명한 경우는, 그 투명 기판을 통하여 실리콘 복합층에 도달한 광의 반사 스펙트럼이 파장 500nm ~ 800nm의 범위에서 반사율의 극대값과 극소값을 각각 하나 이상 포함하고, 이들 극대값과 극소값의 차이가 1% 이상인 것이 바람직하다.
실리콘 복합층은 10-8S/cm이상 10-1S/cm 이하의 암도전율을 갖는 것이 바람직하다. 그 암도전율이 너무 낮으면, 적층형 광전 변환 장치의 곡선 인자(FF)가 저하하여 변환 효율이 저하한다. 역으로, 암도전율이 지나치게 높으면, 복수의 적층형 광전 변환 셀을 집적화한 박막 광전 변환 모듈에서 리크 전류의 발생의 원인으로 된다. 실리콘 복합층은 최적의 암도전율을 실현하기 위해서, 라만 산란으로 측정한 비정질 실리콘 성분의 TO(광학적 횡(橫)진동) 모드 피크에 대한 결정 실리콘 성분의 TO 모드 피크의 강도비가 0.5이상 10이하인 것이 바람직하다. 또한, 실리콘 복합층 중에서의 도펀트(dopant) 원자 농도는 3×1020 ~ 1.8×1021cm-3의 범위내에 있는 것이 바람직하다.
실리콘 복합층은 충분한 반사 효과를 얻기 위해서, 그 광학 갭이 2.2eV 이상인 것이 바람직하다. 또한, 실리콘 복합층의 X선 광전자 분광법으로 측정한 Ｏ1s의 밴드간 여기 손실을 입은 광전자의 최상단 에너지와 Ｏ1s 광전자의 피크 에너지의 차이가 2.2eV 이상인 것이 바람직하다.
본 발명에 의한 집적형 광전 변환 모듈에서는 기판 상에 순차 적층된 제1 전극층, 복수의 광전 변환 유닛층, 및 제２ 전극층이 복수의 광전 변환 셀을 형성하도록 복수의 분리홈으로 분리되고 또한 그들 셀은 복수의 접속홈을 거쳐서 서로 전기적으로 직렬 접속되어 있고, 각 광전 변환 셀에서는 광입사측으로부터 차례로 일도전형층, 실질적으로 진성 반도체의 광전 변환층, 및 역도전형층을 포함하는 광전 변환 유닛의 복수가 적층되어 있고, 상대적으로 광입사측에 배치된 전방의 광전 변환 유닛내의 역도전형층과, 그 전방 광전 변환 유닛에 인접하여 배치된 후방의 광전 변환 유닛내의 일도전형층의 적어도 한쪽이 적어도 그 일부에 실리콘 복합층을 포함하고, 실리콘 복합층은 20nm이상 130nm이하의 두께와 25원자% 이상 60원자% 이하의 산소 농도를 갖고 있고, 실리콘과 산소의 비정질 합금상 중에 실리콘 리치상을 포함하는 것을 특징으로 하고 있다.
또한, 제1 전극층은 복수의 제1 분리홈에 의해서 복수의 광전 변환 셀에 대응하는 복수의 영역으로 분리되어 있고, 복수의 광전 변환 유닛층과 제２ 전극층은 복수의 제２ 분리홈에 의해서 복수의 셀에 대응하는 복수의 영역으로 분리되어 있으며, 서로 이웃하는 셀의 제1 전극과 제２ 전극을 전기적으로 접속하기 위한 접속홈이 제1 분리홈과 제2 분리홈의 사이에 마련되어 있는 것이 바람직하다.
또한, 적층형 광전 변환 장치를 제조하는 경우에, 실리콘 복합층을 플라즈마 CVD 반응실내에서 퇴적할 때의 실리콘 원료 가스에 대한 도핑 원료 가스의 혼합비가 0.012 ~ 0.07의 범위내에 있는 것이 바람직하다. 또한, 적층형 광전 변환 장치를 제조하는 경우에, 플라즈마 CVD 반응실내에서 실리콘 복합층의 전체 두께의 일부까지를 퇴적한 후에 기판을 일단 대기중에 취출함에 의해서 실리콘 복합층의 표면을 대기에 폭로하고, 그 후에 기판을 플라즈마 CVD 반응실내로 도입하여 실리콘 복합층의 전체 두께의 잔부를 퇴적시켜도 좋다. 그 경우에, 실리콘 복합층의 전체 두께의 6할 이상이 퇴적된 후에 기판을 플라즈마 CVD 반응실로부터 대기중으로 취출하는 것이 바람직하다.
< 발명의 효과 >
본 발명에 의한 적층형 광전 변환 장치에서는, 실리콘 복합층과 그것에 접하는 반도체층의 계면에서 입사광이 부분적으로 반사되므로, 전방 광전 변환 유닛의 발전 전류를 증대시킬 수 있고, 또한 실리콘 복합층을 포함하지 않는 경우에 비해서 전방 광전 변환 유닛의 광전 변환층의 두께를 얇게 해도 동등한 전류를 발생시킬 수 있다.
또한, 실리콘 복합층은 광전 변환 유닛과 마찬가지로 플라즈마 CVD로 형성할 수 있으므로, 동일한 플라즈마 CVD 장치로 전방 광전 변환 유닛, 실리콘 복합층, 및 후방 광전 변환 유닛의 제조가 가능해진다. 따라서, 종래의 TCO 중간 반사층의 성막을 위한 다른 방식의 설비가 필요없어져, 적층형 광전 변환 장치의 생산 비용과 시간을 저감할 수 있다.
본 발명에 의한 집적형 박막 광전 변환 모듈에서는, 실리콘 복합층이 막면에 평행한 방향으로 비교적 높은 암도전율을 가지고 있으므로, 종래의 TCO 중간 반사층을 분리하는 제3 분리홈의 패터닝이 불필요해져 생산 비용과 시간을 저감할 수 있는 동시에, 제3 분리홈에 기인하는 발전 영역의 로스에 의한 광전 변환 효율의 저감을 회피할 수 있다.
도 1은 파장 600nm의 광에 대한 실리콘 복합층의 굴절율과 암도전율의 관계를 나타내는 그래프.
도 2는 투과형 전자현미경법에 의한 실리콘 복합층의 암시야상(像)의 일례를 나타내는 사진.
도 3은 투과형 전자현미경법에 의한 실리콘 복합층의 고해상도상의 일례를 나타내는 사진.
도 4는 실리콘 복합층의 라만 산란 스펙트럼의 일례를 나타내는 그래프.
도 5는 실리콘 복합층의 산소 농도와 파장 600nm의 광에 대한 굴절율의 관계를 나타내는 그래프.
도 6은 실리콘 복합층의 광학 갭과 흡수 스펙트럼의 관계를 나타내는 그래 프.
도 7은 실리콘 복합층에서의 파장 600nm의 광의 굴절율과 광학 갭의 관계를 나타내는 그래프.
도 8은 실리콘 복합층에서 X선 광전자 분광법으로 측정한 Ｏ1s의 광전자 에너지 손실 스펙트럼을 나타내는 그래프.
도 9는 실리콘 복합층에서 X선 광전자 분광법으로 측정한 Ｏ1s의 밴드간 여기 손실을 입은 광전자의 최상단 에너지와 Ｏ1s 광전자의 피크 에너지의 에너지 차이를 파장 600nm의 광의 굴절율에 관해 나타내는 그래프.
도 10은 본 발명의 일실시예에 의한 적층형 광전 변환 장치를 나타내는 모식적 단면도.
도 11은 실리콘 복합층의 두께와 간섭을 고려한 계면의 반사율의 관계를 나타내는 그래프.
도 12는 본 발명의 적층형 광전 변환 장치의 단면의 투과형 전자현미법에 의한 명시야상의 일례를 나타내는 사진.
도 13은 도 12에 대응하는 암시야상을 나타내는 사진.
도 14는 본 발명의 적층형 광전 변환 장치에서 유리 기판 측으로부터 입사한 광의 반사율을 나타내는 그래프.
도 15는 종래 기술의 일례에 의한 적층형 광전 변환 장치를 나타내는 모식적 단면도.
도 16은 종래 기술의 다른 예에 의한 적층형 광전 변환 장치를 나타내는 모 식적 단면도.
도 17은 본 발명의 다른 실시예에 의한 적층형 광전 변환 장치를 나타내는 모식적 단면도.
도 18은 본 발명의 또 다른 실시예에 의한 적층형 광전 변환 장치를 나타내는 모식적 단면도.
도 19는 본 발명의 또 다른 실시예에 의한 적층형 광전 변환 장치를 나타내는 모식적 단면도.
도 20은 본 발명에 의한 적층형 광전 변환 장치에서의 분광 감도 전류의 상대값을 나타내는 그래프.
도 21은 본 발명의 또 다른 실시예에 의한 적층형 광전 변환 장치를 나타내는 모식적 단면도.
도 22는 본 발명의 또 다른 실시예에 의한 적층형 광전 변환 장치를 나타내는 모식적 단면도.
도 23은 본 발명의 또 다른 실시예에 의한 적층형 광전 변환 장치를 나타내는 모식적 단면도.
도 24는 본 발명의 또 다른 실시예에 의한 적층형 광전 변환 장치를 나타내는 모식적 단면도.
도 25는 본 발명의 또 다른 실시예에 의한 3단 적층형 광전 변환 장치를 나타내는 모식적 단면도.
도 26은 종래 기술에 의한 3단 적층형 광전 변환 장치의 일례를 나타내는 모 식적 단면도.
도 27은 본 발명의 또 다른 실시예에 의한 3단 적층형 광전 변환 장치를 나타내는 모식적 단면도.
도 28은 본 발명의 또 다른 실시예에 의한 3단 적층형 광전 변환 장치를 나타내는 모식적 단면도.
도 29는 본 발명의 또 다른 실시예에 의한 집적형 광전 변환 모듈을 나타내는 모식적 단면도.
도 30은 종래 기술에 의한 집적형 광전 변환 모듈의 일례를 나타내는 모식적 단면도.
도 31은 종래 기술에 의한 집적형 광전 변환 모듈의 다른 예를 나타내는 모식적 단면도.
도 32는 종래 기술에 의한 집적형 광전 변환 모듈의 또 다른 예를 나타내는 모식적 단면도.
도 33은 본 발명의 일실시예에 의한 적층형 광전 변환 장치에 관해서 SIMS에 의한 인 농도 및 산소 농도의 분포를 나타내는 그래프.
도 34는 본 발명의 다른 실시예에 의한 적층형 광전 변환 장치에 관해서 XPS에 의한 산소 농도의 분포를 나타내는 그래프.
도 35는 실리콘 복합층의 라만 산란 스펙트럼의 다른 예를 나타내는 그래프.
[부호의 설명]
1 유리 기판, 2 투명 전극층, 3 전방 광전 변환 유닛, 3a 제1 광전 변환 유닛, 4 n형 실리콘 복합층, 5 후방 광전 변환 유닛, 5a 제２ 광전 변환 유닛, 6 이면 전극층, 7 n형 실리콘 복합층, 8 제3 광전 변환 유닛, 31 p형 비정질 탄화실리콘층, 32, 32a i형 비정질 실리콘층, 33 n형 미결정 실리콘층, 33a n형 실리콘 복합층, 33b,33c n형 미결정 실리콘층, 34 n형 실리콘 복합층, 35 n형 미결정 실리콘층, 36 n형 미결정 실리콘층, 37 n형 실리콘 복합층, 38 n형 미결정 실리콘층, 39 n형 비정질 산화실리콘층, 51 p형 미결정 실리콘층, 51a p형 실리콘 복합층, 51b,51c p형 미결정 실리콘층, 52,52a i형 결정질 실리콘층, 53 n형 미결정 실리콘층, 53a n형 실리콘 복합층, 53b,53c n형 미결정 실리콘층, 81 p형 미결정 실리콘층, 81a p형 실리콘 복합층, 82 i형 결정질 실리콘층, 83 n형 미결정 실리콘층, 101 집적형 박막 광전 변환 모듈, 102 유리 기판, 103 투명 전극층, 104a 전방 광전 변환 유닛, 104b 후방 광전 변환 유닛, 105 TCO 중간 반사층, 106 이면 전극층, 107 실리콘 복합층, 110 광전 변환 셀, 121 제1 분리홈, 122 제２ 분리홈, 123 접속홈, 124 제３ 분리홈.
[발명을 실시하기 위한 최량의 형태]
본 발명자들은 낮은 굴절율과 높은 도전성을 겸비하는 재료를 찾아내고자, 고주파 플라즈마 CVD에 의한 실리콘과 산소의 합금 형성법을 예의 검토하였다. 그 결과, 실리콘과 산소의 비정질 합금상(相) 중에 실리콘 리치인 상(相)이 포함되어 있는 층(본원에서「실리콘 복합층」이라 부름)이 낮은 굴절율과 높은 도전성을 겸비할 수 있음을 알아내었다.
도 1의 그래프에서, 유리 기판상에 성막된 실리콘 복합층에 대해서 측정된 굴절율과 암도전율의 관계를 나타내고 있다. 여기서 굴절율은 분광 엘립소메트리(ellipsometry)를 사용하여, 파장 600nm의 광에 관하여 측정하였다. 600nm의 파장이 선택된 이유는 적층형 광전 변환 장치의 일종인 하이브리드형 광전 변환 장치에서, 비정질 광전 변환 유닛의 분광 감도 전류의 하강과 결정질 광전 변환 유닛의 분광 감도 전류의 상승이 600nm 부근의 파장에서 교착하기 때문이다. 600nm 부근의 파장의 광을 잘 반사하는 막, 즉 파장 600nm의 광에 대한 굴절율이 적은 막이 광입사측에 가까운 전방의 비정질 광전 변환 유닛의 발전 전류를 증가시키는데 적합하다고 말할 수 있다.
암도전율은 기판 상의 실리콘 복합층에 코프라나(coplanar)형의 전극을 부착하여, 기판과 평행한 방향으로 흐르는 전류로 측정하였다. 도 1에서 알 수 있는 바와 같이, 본 발명자들의 상세한 실험 결과, 실리콘 복합층에서 1.7 ~ 2.5의 낮은 굴절율과 10-8 ~ 10-1 S/cm의 비교적 높은 암도전율을 동시에 실현할 수 있음을 알아내었다. 파장 600nm의 광에 관한 비정질 실리콘 또는 결정질 실리콘의 굴절율은 4정도이므로, 실리콘 복합층과 실리콘층의 굴절율의 차이가 커서 충분한 반사 효과가 얻어진다.
실리콘 복합층의 바람직한 일실시 형태로서, 실리콘 리치인 상이 실리콘 결정상을 포함하는 경우가 있다. 도 2는 유리 기판상에 성막된 실리콘 복합층을 추출하여, 막면에 수직인 방향으로부터 촬영한 투과형 전자현미경법(TEM)의 암시야상을 나타내고 있다. 암시야상은 특정한 결정면에서 회절된 전자선에 의한 영상이 다. 즉, 비정질 부분에서는 회절은 일어나지 않고, 전자선에 대해서 특정의 블래그 각(Blagg angle)을 이루는 결정면을 포함하는 결정만이 회절을 일으킨다. 따라서, 암시야상에서 밝게 결상한 영역은 반드시 결정상을 나타내고 있다. 즉, 도 2는 비정질 중에 결정상이 포함되어 있는 것을 나타내고 있다. 도 3은 도 2와 동일한 실리콘 복합층을 막면에 수직인 방향으로부터 촬영한 고해상도 TEM 상이다. 규칙적인 결정 격자가 늘어선 부분적 영역을 확인할 수 있어, 막 중에 결정상(相)이 포함되어 있는 것이 명백하다.
도 4의 그래프는 도 2의 실리콘 복합층의 라만 산란 스펙트럼을 나타내고 있다. 이 그래프에서, 520cm-1 부근에 결정 실리콘의 TO 모드의 날카로운 피크가 나타나 있다. 즉, 실리콘 복합층 중의 실리콘 리치인 상은 실리콘 결정을 포함하고 있음을 알 수 있다. 이 때, 480cm-1 부근에서의 비정질 실리콘 성분의 TO 모드 피크에 대한 결정 실리콘 성분의 TO 모드 피크의 강도비는 2.5이다.
낮은 굴절율과 높은 암도전율을 양립시킬 수 있는 실리콘 복합층은 반응 가스로서 SiH4, CO2, H2, 및 PH3(또는 B2H6)를 사용하여, 미결정층 제조 조건인 큰 H2/SiH4 비 하에서, CO2/SiH2 비를 2 ~ 10 정도의 범위내로 설정한 플라즈마 CVD로 형성할 수 있음을 실험에 의해서 알았다. 이 때, 플라즈마 생성 조건으로는 용량 결합형의 평행 평판 전극, 10 ~ 100MHz의 전원 주파수, 50 ~ 500mW/㎠의 파워 밀도, 50 ~ 1000Pa의 압력, 및 150 ~ 250℃의 기판 온도를 채용할 수 있다. CO2/SiH4 비를 증가시키면, 실리콘 복합층의 산소 농도가 단조 증가한다. 그러나, CO2 /SiH4 비를 0 ~ 4의 범위로 변화시켜도 실리콘 복합층의 탄소 농도는 1원자% 이하이며, 탄소는 산소에 비해서 거의 막 중에 도입되지 않음을 실험에 의해서 알수 있었다.
도 5의 그래프는 실리콘 복합층에서의 산소 농도와 파장 600nm의 광에 관한 굴절율의 관계를 나타내고 있다. 도 20을 참조하여 뒤에서 설명하는 바와 같이, 실리콘 복합층의 반사 효과에 의해서 적층형 광전 변환 장치의 출력 전류의 증가가 예상되도록 실리콘 복합층의 굴절율을 2.5 이하로 하기 위해서는, 산소 농도를 25원자% 이상으로 하면 좋음이 도 5로부터 알 수 있다. 또한, 반사 효과에 의해 10% 이상의 출력 전류 증가가 예상되도록 굴절율을 2.1 이하로 하기 위해서는 (도 20 참조), 산소 농도를 40원자% 이상으로 하면 좋다(도 5 참조).
실리콘 복합층의 암도전율은 그 층에서의 산소 농도, 도핑 불순물(P 또는 B)농도, 및 실리콘 결정상의 비율에 의해서 정해진다. 실리콘 복합층의 암도전율을 10-8 ~ 10-1S/cm로 하고 또한 굴절율을 1.7 ~ 2.5로 조정하기 위해서는, 산소 농도는 25 ~ 60원자%인 것이 바람직하다. 즉, 실리콘 복합층의 산소 농도의 증가와 함께 굴절율은 감소하지만 암도전율도 저하하므로, 실리콘 복합층의 산소 농도에는 바람직한 상한이 존재한다.
n형의 실리콘 복합층의 경우는 도핑 불순물로서의 P 농도를 5×1019cm-3 이상 2×1022cm-3 이하로 하는 것이 바람직하다. 또한, p형의 실리콘 복합층의 경우는 도핑 불순물로서 B 농도를 5×1019cm-3이상 2×1021cm-3 이하로 하는 것이 바람직하다. P 농도 또는 B 농도의 증가와 함께 실리콘 복합층의 암도전율이 증가하지만, 도핑 불순물이 과잉으로 되면 결정상의 비율이 감소하므로, 역으로 실리콘 복합층의 암도전율이 감소한다. 따라서, P 농도 또는 B 농도는 상기의 범위내로 조정하는 것이 바람직하다.
또한, 실리콘 복합층 중의 실리콘 결정상의 비율의 지표로서, 라만 산란으로 측정한 비정질 실리콘 성분의 TO 모드 피크에 대한 결정 실리콘 성분의 TO 모드 피크의 강도비가 0.5 이상 10 이하인 것이 바람직하다. 이 피크 강도비의 증가에 동반하여 실리콘 복합층의 암도전율이 증가하지만, 피크 강도비가 너무 커지면 실리콘 복합층 중의 비정질 산화실리콘의 비율이 감소하여 굴절율이 증가한다. 따라서, 라만 산란의 피크 강도비는 상기 범위로 조정함이 바람직하다.
도 1의 그래프에서, 실리콘 복합층의 동일한 굴절율에서도 암도전율이 고르지 않은 것은 산소 농도, 불순물 농도, 및 실리콘 결정상의 비율의 조건이 변화되어 있기 때문이다.
본 발명에 의한 실리콘 복합층에서는, 막두께 방향에서 실리콘 리치인 상이 전자의 수송 경로의 역할을 하고 있는 것으로 생각되므로, 산소 농도를 높여 굴절율을 2.5이하로 내려도 막두께 방향의 암도전율을 높게 유지할 수 있다. 따라서, 이 실리콘 복합층을 적층형 광전 변환 장치의 전방 광전 변환 유닛과 후방 광전 변 환 유닛의 사이에 배치해도 광전 변환 장치의 직렬 저항에 미치는 영향은 작고, 광 가둠에 최적인 두께와 굴절율을 가진 실리콘 복합층을 설계할 수 있다. 또한, 실리콘 복합층의 굴절율은 CO2/SiH4 가스비를 변경하여 산소 농도를 조정하는 것만으로 용이하게 제어할 수 있으므로, 막 두께 방향에서 굴절율을 주기적으로 변화시키는 것 등에 의해, 보다 정밀한 광학 설계에 의한 광 가둠 효과의 증대도 기대할 수 있다.
적층형 광전 변환 장치의 직렬 저항에 미치는 악영향을 억제하기 위해서, ZnO와 같은 TCO로 이루어지는 종래의 중간 반사층의 암도전율은 102 ~ 103S/cm의 높은 값인 것이 필요하다. 일반적으로, ZnO와 비정질 실리콘 또는 결정질 실리콘의 계면에 오믹 콘택트를 형성하는 것은 용이하지 않음이 알려져 있다. 특히, ZnO와 p형 비정질 실리콘 또는 p형 결정질 실리콘의 계면에서는 오믹 콘택트가 형성되기 어렵다. 그러나, 실리콘 복합층은, 10-8 ~ 10-1 S/cm의 암도전율을 가지면, 비정질 및 결정질의 실리콘 광전 변환 유닛과의 사이에 양호한 오믹 콘택트를 실현할 수 있음이 상세한 검토에 의해 명백해졌다. 이 이유의 하나로서, 실리콘 복합층이 비정질 실리콘 및 결정질 실리콘과 마찬가지로 실리콘이 주성분인 반도체 박막인 것을 들 수 있다.
또한, 실리콘 복합층의 두께 방향으로 실리콘 결정상을 거친 전류 경로가 존재하는 것으로 생각되는 것이, 양호한 오믹 콘택트를 형성할 수 있는 이유로 들 수 있다. 도 1의 암도전율은 막면에 평행한 방향으로 흐르는 전류로부터 구한 값이지 만, 적층형 광전 변환 장치 중에서는 실리콘 복합층의 두께 방향으로 전류가 흐른다. 도 2의 TEM 암시야상에서, 밝게 보이는 결정상이 산재하고 있어, 실리콘 복합층의 전체 두께를 관통하는 실리콘 결정상이 평면상으로 분산해 있다고 말할 수 있다. 따라서, 적층형 광전 변환 장치에 도입된 실리콘 복합층에서는, 비록 막면에 평행한 방향의 암도전율이 낮아도, 주로 실리콘 결정상을 거쳐서 두께 방향으로 전류가 흘러서, 그 결과로서 적층형 광전 변환 장치의 직렬 저항의 증가를 억제할 수 있는 것으로 생각된다.
도 6의 그래프는 실리콘 복합층에 관해서, 광파장에 반비례하는 광에너지(E)와 흡수 계수(α)의 관계를 나타내고 있다. 이 그래프에서, 복수의 곡선(a ~ g)은 다른 광학 갭을 가진 복수의 다른 실리콘 복합층에 대응하고 있다. 광학 갭은 실리콘 복합층 중의 금지대(forbidden band) 폭을 반영한다. 광학 갭은 광에너지(E)에 대해서 √(αE)를 플롯하고, 그 직선 부분의 연장선이 α=0의 축과 만나는 에너지로서 구해진다(이른바 타우스 플롯(Tauc's plot)으로부터 광학 갭이 구해진다).
도 6의 그래프에서, 실리콘 복합층의 광학 갭의 증가에 수반하여, 곡선이 오른쪽 또는 아래로 쉬프트하고, 동일한 광에너지에서 비교한 경우에 흡수 계수가 지수적으로 감소하고 있다. 즉, 실리콘 복합층을 중간 반사층으로 사용한 경우, 그의 광학 갭을 증대시키면, 지수적으로 흡수 손실을 저감시킬 수 있다. 상술한 선행예2에서 적합한 것으로 개시되어 있는 광학 갭의 범위에 상당하는 2.05eV의 경우와 비교하여, 광학 갭을 2.2eV 이상으로 하면 넓은 광에너지 범위에서 1/3 이하로 흡수 계수를 저감할 수 있다. 즉, 광학 갭이 2.2eV 이상인 실리콘 복합층을 중간 반사층에 적용한 경우에, 적층형 광전 변환 장치의 흡수 손실을 저감할 수 있다.
도 7의 그래프는 실리콘 복합층에 관해서, 파장 600nm의 광의 굴절율과 광학 갭의 관계를 나타내고 있다. 도 7에서 명백한 바와 같이, 굴절율의 저하에 수반하여 광학 갭이 증가하고, 특히 굴절율 2.2 미만에서 광학 갭이 현저하게 증가한다. 광학 갭이 넓으면, 실리콘 복합층에 의한 흡수 손실이 저감하므로, 적층형 광전 변환 장치의 특성 향상을 위해서 바람직하다. 즉, 실리콘 복합층의 굴절율을 2.2 미만으로 하면, 반사 효과 뿐만 아니라, 광학 갭의 증가에 의한 흡수 손실의 저감 효과도 현저하게 되어, 적층형 광전 변환 장치의 특성을 향상시킬 수 있다.
유리 기판 상에 300nm 이상의 두께의 실리콘 복합층을 퇴적시킨 경우에는, 그 광학 갭은 투과 스펙트럼으로부터 또는 투과 스펙트럼과 반사 스펙트럼으로부터 용이하게 구할 수 있다. 그러나, 막두께가 얇은 경우나 적층막의 두께 방향의 일부에 대해서 광학 갭을 측정하는 것은 곤란하다. 그런데, 광학 갭과 동일하게 실리콘 복합층의 금지대 폭을 반영하는 지표로서, X선 광전자 분광법(XPS)의 측정을 행하였다. 도 8의 그래프는 실리콘 복합층에 관해서, X선 광전자 분광법으로 측정한 광전자 에너지 손실 스펙트럼을 나타내고 있다.
도 8에서, 실리콘 복합층의 금지대 폭의 지표로서, Ｏ1s의 밴드간 여기 손실을 입은 광전자의 최상단 에너지와, Ｏ1s 광전자의 피크 에너지의 에너지 차이(Exps라 부름)를 구하였다. X선 광전자 분광법은 XPS 또는 ESCA라고도 약칭된다. X선을 시료에 조사하여 발생한 내핵 광전자는 발생했을 때의 에너지를 잃지 않고 진공 중으로 탈출하여 검출되는 것과, 막 중에서 에너지를 손실하고나서 진공 중으로 탈출하여 검출되는 것이 있다. 막 중의 주된 에너지 손실에는 밴드간 여기에 의한 것과, 플라즈몬 여기에 의한 것이 있다. 실리콘 복합층의 경우, 밴드간 여기에 비해서, 플라즈몬 여기는 20eV 정도로 크기 때문에, 그 신호를 분리할 수 있다. 밴드간 여기 손실을 포함하는 스펙트럼 영역의 직선부를 연장하여 베이스 라인과의 교점을 상단 에너지로 하고, Ｏ1s 피크 에너지와의 차이가 Exps로서 구해졌다. 도 8의 예에서는, Exps는 3.4eV이다. XPS는 10nm 이하의 얇은 막에 대해서도 측정 가능하다. 또한, 이온 스퍼터로 막의 표층을 제거하면서 XPS 측정을 행하면, 막의 깊이 방향에 관한 Exps 프로파일을 얻는 것도 가능하다. 따라서, XPS에 의하면, 10nm 이하의 얇은 막이나 적층형 광전 변환 장치 중의 임의의 층에 대해서, Exps 측정할 수 있다.
도 9의 그래프는 실리콘 복합층에 관해서, 파장 600nm의 광의 굴절율과 Exps의 관계를 나타내고 있다. 이 그래프에 나타내고 있는 바와 같이, 굴절율이 2.2정도 이하로 감소하면, Exps가 급격히 증대한다. 즉, 적층형 광전 변환 장치에서 실리콘 복합층의 반사 효과에 의해서 전류의 증가가 기대되는 바와 같이, 그 실리콘 복합층의 굴절율을 2.2미만으로 하기 위해서는, Exps를 2.2eV 이상으로 하면 좋음을 알 수 있다. 또한, 반사 효과 뿐만 아니라, 실리콘 복합층에서의 흡수 손실을 저감시키기 위해서도, 굴절율이 2.2미만인 것이 바람직하다고 말할 수 있다.
상술한 바와 같이, 종래의 TCO 중간 반사층을 사용하는 경우, 적층형 광전 변환 장치의 직렬 저항에 주는 악영향을 억제하기 위해서는, 그 암도전율은 102 ~ 103S/cm의 높은 값이 필요하였다. 그러나, 실리콘 복합층은 막면에 평행한 방향으로 낮은 암도전율을 가짐에도 불구하고, 비정질 실리콘 및 결정질 실리콘의 광전 변환 유닛과의 사이에서 양호한 오믹 콘택트를 실현할 수 있음이 상세한 검토에 의해 분명히 되었다.
실리콘 복합층의 암도전율이 TCO에 비해서 수자리수로부터 10자리수 낮아도 양호한 오믹 콘택트를 형성할 수 있으므로, 집적형 광전 변환 모듈 구조의 단순화가 가능해지고, 모듈의 변환 효율의 향상 및 비용의 저감을 도모할 수 있다. 즉, 상세한 설명은 후술하지만, 집적형 박막 광전 변환 모듈에서, 도 32에 나타내는 바와 같은 제3 분리홈(124)을 포함하지 않는 구조라도 리크 전류의 문제가 생기지 않는다. 따라서, 집적형 광전 변환 모듈에서, 패터닝이 1회 줄어들어 제조 비용과 시간을 저감할 수 있다. 또한, 제3 분리홈(124)을 생략할 수 있으므로, 광전 변환 영역의 면적 로스가 줄어들어 집적형 광전 변환 모듈의 변환 효율을 향상시킬 수 있다.
실리콘 복합층의 바람직한 다른 실시 형태로서, 실리콘 리치인 상에서 실리콘 결정상을 검지할 수 없는 경우가 있다. 즉, 실리콘 리치인 상이 비정질 실리콘만을 포함하는 경우가 있다.
또한, 본원 명세서에서의「비정질」의 용어는 결정상이 검지 불능인 상태를 의미하고 있다. 실리콘 복합층 중에 실리콘 결정상이 포함되는지의 여부는 플라즈마 CVD 조건에도 의존한다. 기존의 분석 방법으로 실리콘 복합층 중에 실리콘 결 정상을 검지할 수 없게 비정질 실리콘을 포함하는 경우에도, 그 실리콘 복합층이 중간 반사층으로서 유효하게 작용하는 경우가 있음을 발명자들은 확인하였다. 그와 같이 실리콘 복합층이 검지될 수 있는 결정상을 포함하지 않음에도 불구하고 적층형 광전 변환 장치의 중간 반사층으로서 유효하게 작용할 수 있는 이유로는, 이하와 같은 모델(1)~(4)이 고려된다.
(1) 실리콘 복합층 중의 검지 불능인 미소한 결정상, 또는 검지 불능인 저밀도의 결정상을 거쳐서, 막두께 방향으로 전자가 수송될 수 있다.
(2) 실리콘 복합층 중의 실리콘 리치인 부분을 거쳐서, 막두께 방향으로 전자가 수송될 수 있다. 잘 알려져 있는 바와 같이, 불순물이 충분히 도핑되어 있으면, n형의 비정질 실리콘의 암도전율은 10-3S/cm ~ 10-1S/cm이고, p형의 비정질 실리콘의 암도전율은 10-5S/cm ~ 10-2S/cm의 높은 값을 나타낸다.
(3) 결정상이 생성하기 직전의 상태에서는, 실리콘 복합층 중에 결정의 전구체가 발생하여, 국소적으로 통상의 비정질에 비해서 저저항인 미소 영역이 생겨서 , 막두께 방향으로 전자가 수송될 수 있다. 플라즈마 CVD로 퇴적한 실리콘계 박막의 경우, 결정상이 발생하면, 그 결정상은 막두께 방향으로 기둥상으로 성장하는 것이 잘 알려져 있다. 따라서, 결정상이 생성하기 직전의 비정질이라도, 막두께 방향으로 저저항인 미소 영역이 성장하여 그 방향으로 전자가 이동하기 쉽다고 생각된다.
(4) 결정상을 포함하지 않는 실리콘 복합층에서 양호한 오믹 콘택트가 형성 될 수 있는 것은, 실리콘 복합층이 비정질 실리콘 및 결정질 실리콘과 마찬가지로 실리콘을 주체로 한 반도체막인 것이 이유로 생각된다.
덧붙여서, 실리콘 리치인 상으로 비정질 실리콘을 포함하는 경우는, 라만 산란의 측정에서 480cm-1 부근에 비정질 실리콘의 TO 모드 피크가 나타나므로, 용이하게 확인할 수 있다.
도 10은 본 발명의 일실시 형태에 의한 적층형 광전 변환 장치의 단면도를 모식적으로 나타내고 있다. 이 적층형 광전 변환 장치에서는, 투명 기판으로서의 유리 기판(1)상에, 투명 전극층(2), 제1의 광전 변환 유닛(3)으로서의 비정질 실리콘 광전 변환 유닛, 일도전형(p형 또는 n형)의 실리콘 복합층(4), 제２광전 변환 유닛(5)으로서의 결정질 실리콘 광전 변환 유닛, 및 이면 전극층(6)이 순차 적층되어 있다. 또한, 도 10에서 일도전형의 실리콘 복합층(4)은 제1 광전 변환 유닛(3)과 제２ 광전 변환 유닛(5) 중 어느 것에도 속하지 않는 층으로서 표시되어 있지만, 제1 광전 변환 유닛(3)과 제２ 광전 변환 유닛(5)의 어느 하나에 포함되는 도전형(p형 또는 n형)층의 일부로 생각할 수도 있다.
투명 기판으로는 유리 이외에도 투명 수지 필름 등을 사용할 수 있지만, 광전 변환층에 보다 많은 태양광을 투과하여 흡수시키기 위해서, 가능한 한 투명도가 높은 재료를 사용하는 것이 바람직하다. 동일한 의도에서, 태양광이 입사하는 기판 표면에서, 광 반사 로스를 저감하기 위해서, 무반사 코팅을 형성함이 바람직하다.
투명 전극층(2)으로는 산화주석(SnO2), 인디움 주석 산화물(ITO), 산화아연(ZnO) 등의 투명 도전성 산화물(TCO)을 사용할 수 있지만, 특히 SnO2이 바람직하다. 또한, 투명 전극층(2)과 광전 변환 유닛(3)의 계면에 200 ~ 900nm의 평균 피치를 갖는 요철이 형성되어 있는 것이 바람직하고, 그 때문에 200 ~ 900nm의 평균 입경의 투명 전극층(2)이 형성되어 있는 것이 바람직하다.
또한, 도 10에서는 2단의 광전 변환 유닛이 쌓여 있지만, 후술하는 바와 같이 3단 이상 쌓아도 좋음은 말할 필요도 없다. 또한, 광전 변환 유닛을 3단 이상 쌓는 경우, 삽입된 실리콘 복합층(4)은 1층이라도 좋고, 가능한 광전 변환 유닛 사이의 모두에 삽입되어도 좋다.
광전 변환 유닛은 일도전형층, 실질적으로 진성 반도체의 i형 광전 변환층, 및 역도전형층을 포함하고 있다. 일도전형층은 p형층이어도 n형층이어도 좋고, 이것에 대응하여 역도전형층은 n형층 또는 p형층으로 된다. 다만, 광전 변환 장치에서는 통상은 광의 입사측에 p형층이 배치되므로, 도 10의 구조에서는 일반적으로 일도전형층(31,51)은 p형층이며, 역도전형층(33,53)은 n형층이다. i형층(32,52)은 광을 흡수하여 광전 변환하는 역할을 담당하므로, 그들은 밴드 갭이 서로 다른 조합, 즉 광의 흡수 파장 영역이 서로 다른 재료의 조합인 것이 바람직하고, 적층형 광전 변환 장치 전체로서 태양광의 주파장역(400 ~ 1200nm)에 흡수를 갖는 것이 바람직하다. 예를 들면, i형 비정질 실리콘층과 i형 비정질 실리콘 게르마늄층의 조합, i형 비정질 실리콘층과 i형 결정질 실리콘층의 조합 등이 바람직하다.
도 10에서의 전방의 제1 광전 변환 유닛(3)으로서 비정질 실리콘 박막 광전 변환 유닛이 형성되는 경우, 플라즈마 CVD로 nip 층의 순서로 적층할 수도 있지만, pin 층의 순서로 적층하는 편이 보다 높은 변환 효율을 얻는 관점에서 바람직하다. 이 경우, 예를 들면 도전형 결정 불순물 원자인 붕소가 0.01원자% 이상 도핑된 p형 비정질 탄화 실리콘층(31), 광전 변환층으로 되는 i형 비정질 실리콘층(32), 및 도전형 결정 불순물 원자인 인이 0.01원자% 이상 도핑된 n형 미결정 실리콘층(33)을 이 순서로 퇴적하면 좋다. 그러나, 이들 층은 상기에 한정되지 않고,예를 들면 p형층으로서, 비정질 실리콘, 미결정 실리콘, 또는 비정질 실리콘 질화물을 사용해도 좋다. 또한, n형층으로서, 비정질 실리콘을 사용해도 좋다. 또한, 도전형(p형 또는 n형)층의 두께는 3nm이상 100nm이하인 것이 바람직하고, 5nm이상 50nm이하인 것이 보다 바람직하다.
본 발명의 하나의 중요한 특징인 실리콘 복합층(4)은 그곳에 도달한 광의 일부를 광입사측에 위치하는 전방 광전 변환 유닛(3)내로 반사시키고, 나머지 광을 후방 광전 변환 유닛(5)내로 투과시킨다. 광전 변환층으로 실리콘계의 재료를 사용하는 경우는 파장 600nm의 광에 관한 그 광전 변환층의 굴절율이 약 4이므로, 실리콘 복합층(4)의 굴절율은 1.7이상 2.5이하의 범위내에 있는 것이 바람직하다. 또한, 실리콘 복합층(4)을 거쳐서 전류가 흐르므로, 실리콘 복합층(4)의 암도전율은 10-8S/cm 이상 10-1S/cm 이하인 것이 바람직하다.
도 11의 그래프에서는, 실리콘 복합층(4)의 두께와 그 양면간에서의 간섭을 고려한 파장 600nm의 광의 반사율의 관계를 나타내고 있다. 이 때, 파장 600nm의 광에 관한 실리콘 복합층의 굴절율은 2이다. 이 그래프로부터, 전방 광전 변환 유닛(3)측에 반사되는 광을 10% 이상으로 하기 위해서는, 실리콘 복합층(4)의 막두께를 20nm이상 130nm이하로 하는 것이 바람직함을 알 수 있다. 또한, 전방 광전 변환 유닛(3)측에 반사되는 광을 30%이상으로 하기 위해서는, 실리콘 복합층(4)의 막두께를 50nm이상 100nm이하로 하는 것이 바람직함을 알 수 있다.
전방 광전 변환 유닛(3), 실리콘 복합층(4), 및 후방 광전 변환 유닛(5)은 대기 중에 취출함 없이, 연속하여 형성하는 것이 바람직하다. 여기서, 대기 중에 취출함 없이라 함은 표면의 오염을 방지할 수 있는 환경으로 유지하는 것을 의미하고, 이것을 달성하기 위해서는 공지의 여러 방법이 가능하다.
이와 같이 적층형 광전 변환 장치에 적용한 실리콘 복합층(4)의 구조나 두께는 투과형 전자현미경법(TEM)으로 해석할 수 있다. 도 12는 유리 기판/투명 전극층/비정질 광전 변환 유닛/실리콘 복합층/결정질 광전 변환 유닛/이면 전극층의 구조를 갖는 적층형 광전 변환 장치에서, 실리콘 복합층 근방의 두께 방향의 단면을 촬영한 명시야 TEM 상이다. 도 12의 명시야상에서는, 실리콘 복합층(μc-SiO)이 그 양측의 비정질 실리콘층(a-Si) 및 결정질 실리콘층(poly-Si)보다 밀도가 낮은 것을 반영하여, 실리콘 복합층의 부분이 흰빛을 띠게 찍혀있다. 도 13은 도 12의 명시야상과 동일한 장소를 촬영한 암시야상이다. 이 암시야상에서, 실리콘 복합층 중에 분산한 미소한 밝은 부분이 있어, 실리콘 복합층 중에 미소한 결정상이 포함되어 있음을 알 수 있다.
적층형 광전 변환 장치 중의 실리콘 복합층의 산소 농도, P농도 또는 B농도는 기존의 분석 방법으로 검지할 수 있다. 예를 들면, 적층형 광전 변환 장치의 이면 전극층을 HCl 등의 산으로 제거한 뒤에, 웨트 에칭, 플라즈마 에칭, 이온 스퍼터링 등으로 표층을 제거함에 의해서 측정 영역의 깊이를 변화시키면서, SIMS(2차 이온 질량 분석법), ESCA(광전자 분광법), EPMA(X선 마이크로에널라이저), 오 제(Auger) 전자 분광법 등으로 조성을 분석할 수 있다.
또한, 적층형 광전 변환 장치 중의 실리콘 복합층의 굴절율은 그 실리콘 복합층을 노출시켜 에리프소메트리로 측정함에 의해 검지할 수 있다. 또한, 실리콘 복합층의 유무의 판단은 유리 기판으로부터 입사한 광의 반사율의 차이로도 간편하게 검지할 수 있다. 도 14의 그래프는 60nm 또는 30nm의 두께의 실리콘 복합층을 포함하는 적층형 광전 변환 장치와 실리콘 복합층을 포함하지 않는 적층형 광전 변환 장치에서, 유리 기판으로부터 입사한 광의 반사 스펙트럼을 나타내는 그래프이다. 실리콘 복합층을 포함하는 경우는, 비정질 광전 변환 유닛 중에 광이 왕복 반사하여 간섭이 일어나고, 반사율의 차이가 1% 이상인 극대값과 극소값이 파장 500nm ~ 800nm의 범위내에 나타난다. 이것에 대해서, 실리콘 복합층을 포함하지 않은 경우는, 이 파장 영역에 명확한 극대값과 극소값이 나타나지 않는다.
도 10의 적층형 광전 변환 장치에서, 실리콘 복합층(4)상에 제２ 광전 변환 유닛(5)으로서 예를 들면 결정질 실리콘 광전 변환 유닛이 형성되는 경우에도, pin 층의 순서로 플라즈마 CVD에 의해서 400℃ 이하의 낮은 하지 온도로 형성하는 것이 바람직하다. 즉, i형 광전 변환층(52)으로서의 결정질 실리콘계 광전 변환층은 저온에서 형성함에 의해, 결정립계나 입자내에서의 결함을 종단시켜 불활성화시키는 수소 원자를 많이 포함하는 것이 바람직하다. 구체적으로는, i형 광전 변환층(52)의 수소 함유량은 1 ~ 15 원자%의 범위내에 있는 것이 바람직하다. 또한, 이 i형층은 도전형 결정 불순물 원자의 밀도가 1×1018cm-3 이하의 실질적으로 진성반도체의 막으로서 형성되는 것이 바람직하다.
또한, i형 결정질 실리콘층(52)에 포함되는 결정립의 대부분은, 그 막면에 거의 수직인 방향으로 기둥상으로 뻗어서 성장하여, 막면에 평행하게 (110)의 우선 배향면을 갖는 것이 바람직하다. 왜냐하면, 이러한 결정 배향을 갖는 결정질 실리콘 박막은 투명 전극(2) 상면이 실질적으로 평탄한 경우라도, 그 상방에 퇴적되는 광전 변환 유닛(5)의 상면은 미세한 요철을 포함하는 표면 텍스쳐 구조를 나타내기 때문이다. 따라서, 투명 전극(2)의 상면이 요철을 포함하는 표면 텍스쳐 구조를 갖는 경우, 광전 변환 유닛(5)의 상면에는 투명 전극(2)의 요철에 미세한 요철이 중첩된 텍스쳐 구조가 생기므로, 광범위한 파장 영역의 광을 반사시키기에 적합한 광 가둠 효과가 큰 텍스쳐 구조를 얻을 수 있다. 또한, i형 결정질 실리콘층의 두께는 0.1㎛이상 10㎛이하인 것이 바람직하다. 다만, 박막 광전 변환 유닛으로는 태양광의 주파장역(400 ~ 1200nm)에 흡수를 갖는 것이 바람직하므로, i형 결정질 실리콘층 대신에, 합금 재료인 비정질 실리콘 게르마늄(예를 들면 30원자% 이하의 게르마늄 함유)층 또는 결정질 실리콘 게르마늄층을 형성해도 좋다.
그런데, 결정질 실리콘 광전 변환 유닛(5) 중의 p형 결정질 실리콘층(51)의 두께는 3nm ~ 25nm의 범위인 것이 바람직하다. 즉, p형 결정질 실리콘층(51)의 두께가 3nm보다도 작은 경우는, 광 조사에 의해 i형 결정질 실리콘 광전 변환층(52) 내부에서 발생한 캐리어를 외부로 취출하기 위해서 충분한 내부 전계를 발생 시킬 수 없다. 또한, 그 두께가 25nm보다도 큰 경우는 p형층(51) 자체의 광흡수 로스가 커진다. n형 결정질 실리콘층(53)의 두께는 p형 결정질 실리콘의 경우와 유사하게 3nm ~ 20nm의 범위에 있는 것이 바람직하다.
이면 전극층(6)으로는 Al, Ag, Au, Cu, Pt 및 Cr의 적어도 어느 하나를 포함하는 적어도 한 층의 금속층을 스퍼터법 또는 증착법에 의해 형성하는 것이 바람직하다. 또한, 광전 변환 유닛(5)과 금속 전극(6)의 사이에, ITO, SnO2, ZnO 등의 TCO층(도시하지 않음)을 형성해도 좋다.
예를 들면, 이면 전극(6)은 10nm ~ 150nm의 두께의 ZnO막과, 30nm ~ 500nm의 두께의 은막을 이 순서로 형성한 복층막으로 하는 것이 바람직하다. ZnO 막이 10nm보다 얇은 경우에는 결정질 실리콘 광전 변환 유닛(5)과 은막(6)의 밀착성이 나빠지고, 역으로 150nm보다 두꺼운 경우는 ZnO 막자체의 광흡수가 커져 광전 변환 장치의 특성을 떨어뜨리는 요인으로 된다. 은막(6)은 결정질 실리콘 광전 변환 유닛(5)에 흡수하기 어려운 장파장측의 광을 반사하고, 다시 그 광전 변환 유닛(5)에 입사되도록 작용한다. 은막(6)의 두께가 30nm이하인 경우에는 반사층으로서의 효과가 격감하고, 또한 500nm이상인 경우에는 제조 비용의 증가로 연결된다.
도 10의 예에서는 투명 기판(1)이 사용되었지만, 불투명 기판 상에, 이면 전 극층, 후방 광전 변환 유닛, 실리콘 복합층, 전방 광전 변환 유닛, 투명 전극층을 순차 적층한 적층형 광전 변환 장치에서도 마찬가지로 전방 광전 변환 유닛의 발전 전류를 증가시켜 변환 효율을 향상시킬 수 있다. 다만, 이 경우에는, 후방 광전 변환 유닛과 전방 광전 변환 유닛을 함께 기판 측으로부터 nip 형층의 순서로 적층하는 것이 바람직하다.
이하에서, 종래 기술에 의한 비교예와 본 발명에 의한 실시예를 설명한다. 또한, 본원의 도면에서 동일 부분 또는 상당 부분에는 동일한 참조 부호가 붙여져 있고, 중복하는 설명은 반복하지 않았다.
우선, 2단의 적층형 광전 변환 장치에 대해서, 종래 기술에 의한 비교예 1, 2, 및 본 발명에 의한 실시예 1 ~ 4를 설명한다. 이들 비교예 1, 2, 및 실시예 1 ~ 4의 적층형 광전 변환 장치의 특성을 표 1에 함께 나타내고 있다. 각 광전 변환 장치의 유효 면적은 1㎠이고, AM 1.5의 광을 100mW/㎠ 의 광량으로 조사하여 25℃에서 출력 특성을 측정하였다. 표 1에서, 각 광전 변환 장치의 개방 전압(Voc), 단락 전류 밀도(Jsc), 곡선 인자(FF), 및 변환 효율(Eff)을 나타내고 있다. 또한, 표 1에서, 분광 감도 스펙트럼 측정으로부터 구한 전방 광전 변환 유닛의 출력 전류, 후방 광전 변환 유닛의 출력 전류, 및 이들을 종합한 전체의 출력 전류도, 비교예 1의 그들의 값으로 규격화된 상대값으로 나타내고 있다.
[표 1]
Figure 112005022368202-pct00001
(비교예 1)
비교예 1로서, 도 15에 나타내는 바와 같은 적층형 광전 변환 장치를 제조하였다. 우선, 두께 1.1mm이고 127mm 정사각형의 유리 기판(1) 상에, 미소한 피라미드상의 표면 요철을 포함하고 또한 평균 두께 800nm의 SnO2 막을 투명 전극층(2)으로서 열 CVD 법으로 형성하였다. 얻어진 투명 전극층(2)의 시트 저항은 약 9Ω/□ 이었다. 또한 C광원으로 측정한 헤이즈율은 12%이며, 표면 요철의 평균 높낮이 차이(d)는 약 100nm였다. 이 투명 전극층(2)상에, 플라즈마 CVD를 이용하여, 두께 15nm의 p형 비정질 탄화 실리콘층(31), 두께 0.3㎛의 i형 비정질 실리콘층(32), 및 두께 30nm의 n형 미결정 실리콘층(33)을 포함하는 전방 광전 변화 유닛(3)을 형성하고, 이어서 두께 15nm의 p형 미결정 실리콘층(51), 두께 2.5㎛의 i형 결정질 실리콘층(52), 및 두께 15nm의 n형 미결정 실리콘층(53)을 포함하는 후방 광전 변환 유닛(5)을 순차 형성하였다. 그 후, 이면 전극층(6)으로서, 두께 90nm의 Al 도핑된 ZnO 막과 두께 300nm의 Ag막을 스퍼터법으로 순차 형성하였다.
(비교예 2)
비교예 2로서, 도 16에 나타내는 바와 같은 적층형 광전 변환 장치를 제조하였다. 이 도 16에 나타낸 비교예 2의 장치는 도 15 중의 n형 미결정 실리콘층(33)이 두께 30nm의 n형의 비정질 산화 실리콘층(39)으로 치환되어 있는 것만이 비교예 1의 장치와 다르다. 또한, 이 비교예 2의 장치는 후방 광전 변환 유닛이 결정질 광전 변환 유닛으로 되어 있는 것을 제외하고, 상술한 선행예 2의 장치와 유사한 구조를 가지고 있다. n형 비정질 산화 실리콘층(39)의 성막 조건에서, 가스 유량은 SiH4/CO2/PH3/H2=5/2.5/0.1/100sccm, 전원 주파수는 13.56MHz, 파워 밀도는 20mW/㎠, 압력은 100Pa, 또한 기판 온도는 200℃였다. 형성된 비정질 산화 실리콘층(39)에서, 산소 농도는 18원자%, 파장 600nm의 광에 관한 굴절율은 3.0, 라만 산란으로 측정한 비정질 실리콘 성분의 TO 모드 피크에 대한 결정 실리콘 성분의 TO 모드 피크의 강도비는 0으로서 결정상이 존재하지 않고, 또한 암도전율은 1.2×10-6S/cm 였다.
표 1에서 알 수 있는 바와 같이, 비교예 2는 비교예 1과 거의 동일한 특성을 나타내고, Jsc의 증가 또는 전방 광전 변환 유닛의 분광 감도 전류에 유의한 변화를 나타내지 않는다. 이것으로부터, 산소 농도가 18원자%의 n형 비정질 산화실리콘층(39)에서는, 전방 광전 변환 유닛(3)측에 광를 반사하는 효과가 없다고 말할 수 있다. 즉, 이 n형 비정질 산화 실리콘층(39)의 굴절율은 높아야 3.0으로서, 비정질 실리콘층 및 결정질 실리콘층과 비교하여 굴절율 차이가 작기 때문에, n형 비정질 산화 실리콘층(39)에 의한 반사 효과가 거의 얻어지지 않는다고 말할 수 있다.
(실시예 1)
실시예 1로서, 도 10에 나타내고 있는 바와 같은 적층형 광전 변환 장치를 제조하였다. 이 실시예 1의 장치는 전방 광전 변환 유닛(3)과 후방 광전 변환 유닛(5)의 사이에 두께 30nm의 n형 실리콘 복합층(4)이 형성되어 있는 것만이 도 15에 나타낸 비교예 1의 장치와 다르다. 또한, 이 n형 실리콘 복합층(4)은 전방 광전 변환 유닛(3)에 포함되는 n형층의 일부인 것으로 생각할 수도 있다.
n형 실리콘 복합층(4)의 성막 조건에서, 가스 유량은 SiH4/CO2/PH3/H2 =5/10/0.1/1000sccm, 전원 주파수는 13.56MHz, 파워 밀도는 100mW/㎠, 압력은 100Pa, 또한 기판 온도는 200℃였다. 형성된 n형 실리콘 복합층(4)에서, 산소 농도가 42원자%, 광학 갭이 2.37eV, XPS로 측정한 Exps가 3.5eV, 파장 600nm의 광에 관한 굴절율이 2.0, 라만 산란으로 측정한 비정질 실리콘 성분의 TO모드 피크에 대한 결정 실리콘 성분의 TO 모드 피크의 강도비가 2.0, 또한 암도전율이 5×10-6S/cm 였다.
표 1에서 알 수 있는 바와 같이, 실시예 1에서는 비교예 1에 비해서 약간 FF가 저하해 있지만, Jsc가 1mA/㎠ 이상 증가하여 Eff가 향상되어 있다. 또한, 전방 광전 변환 유닛의 분광 감도 전류가 9% 증가되어 있어, 실리콘 복합층(4)이 전방 광전 변환 유닛측에 효과적으로 입사광를 반사하고 있음을 알 수 있다. 또한, 실시예 1에서는 후방 광전 변환 유닛의 분광 감도 전류도 6% 증가되어 있어, 실리콘 복합층(4)에서 광산란이 일어남에 의해서 후방 광전 변환 유닛 중의 광로 길이도 늘어난 것으로 생각된다.
(실시예 2)
실시예 2로서, 도 17에 나타내는 바와 같은 적층형 광전 변환 장치를 제조하였다. 이 실시예 2의 장치는 전방 광전 변환 유닛(3)의 n형층으로서 두께 30nm의 n형 실리콘 복합층(4)을 사용함으로써 중간 반사층과 n형층을 겸용한 것만이 도 10에 나타낸 실시예 1의 장치와 다르다.
표 1에서 알 수 있는 바와 같이, 본 실시예 2에서는 실시예 1에 비해서도 Jsc가 더 증가하여 Eff가 향상되어 있고, 전방 광전 변환 유닛과 후방 광전 변환 유닛의 양쪽 모두의 분광 감도 전류도 증가하고 있다. 이것은 전방 광전 변환 유닛(3)의 n형층을 실리콘 복합층(4)이 겸함으로써, 전방 광전 변환 유닛(3)측에 반사되는 광과 후방 변환 유닛(5)측에 투과하는 광이 모두 두께 30nm의 n형 미결정 실리콘층을 통과할 필요가 없어져 흡수 로스가 줄어들었기 때문으로 생각된다. 다만, 비교예 1 및 실시예 1에 비해서, 실시예 2에서는 FF가 저하되어 있어, i형 비정질 실리콘층(32)과 실리콘 복합층(4)의 계면에서, 접촉 저항이 증가하고 있는 것으로 생각된다.
도 33의 그래프는 도 17의 적층 구조를 가진 광전 변환 장치의 두께 방향을 따라 SIMS로 측정한 인 농도와 산소 농도의 분포를 나타내고 있다. 즉, 이 그래프의 횡축은 두께 방향의 거리(㎛)를 나타내고, 왼쪽의 세로축은 원자 농도(cm-3)를 나타내고, 또한 오른쪽의 세로축은 SIMS의 초당 카운트수(c/s)를 나타내고 있다. 이면 전극(6)은 염산에 의한 웨트 에칭에 의해서 미리 제거되어, 기판(1)측으로 향하여 이온 스퍼터링하면서 SIMS로 인 농도 및 산소 농도를 깊이 방향(두께 방향)을 따라 측정하였다. 도 33의 그래프에 나타내는 바와 같이, 깊이 방향으로 동일한 위치에 인과 산소가 명확한 피크를 가지고 있는 것으로부터, n형의 실리콘 복합층이 존재하고 있음을 알 수 있다.
도 34의 그래프는 도 17의 적층 구조를 가진 광전 변환 장치의 두께 방향을 따라 XPS로 측정한 산소 농도의 분포를 나타내고 있다. 즉, 이 그래프의 횡축은 두께 방향의 스퍼터 시간(분)을 나타내고, 세로축은 원자%를 나타내고 있다. 또한, XPS 측정된 적층형 광전 변환 장치에 포함되는 실리콘 복합층의 두께는 50nm로서, 그 굴절율은 2.18이었다. 이면 전극(6)은 염산에 의한 웨트 에칭에 의해 미리 제거되어, 기판(1)측으로 향하여 이온 스퍼터링하면서 XPS로 산소 농도를 깊이 방향(두께 방향)을 따라 측정하였다. 도 34의 그래프에 나타내는 바와 같이, 산소 농도에 명확한 피크가 나타나 있어, 실리콘 복합층이 존재하고 있음을 알 수 있다. 이 그래프에서의 산소 농도의 피크값은 약 15원자%이고, 그 반값폭은 약 110nm이다. 실제의 실리콘 복합층의 막두께 50nm를 고려하여, (15원자%)×(110nm/50nm)=33이므로, XPS 측정된 실리콘 복합층의 산소 농도가 33원자% 임을 알 수 있다.
(실시예 3)
실시예 3으로서, 도 18에 나타내는 바와 같은 적층형 광전 변환 장치를 제조하였다. 이 실시예 3의 장치는 전방 광전 변환 유닛(3)의 n형층이 제1 n형층인 두께 30nm의 n형 실리콘 복합층(34)과, 제２ n형층인 두께 5nm의 n형 미결정 실리콘층(35)을 적층하여 형성되어 있는 것만이 도 17에 나타낸 실시예 2의 장치와 다르다. 물론, 본 실시예 3에서의 n형 실리콘 복합층(34)도, 실시예 1 및 2에서의 n형 실리콘 복합층(4)과 동일한 플라즈마 CVD 조건으로 성막되어 있다.
표 1에서 알 수 있는 바와 같이, 본 실시예 3에서는 실시예 2에 비해서 약간 Jsc가 감소하고 있지만, FF가 향상하여 Eff가 향상되어 있다. 또한, 본 실시예 3 에서의 전방 광전 변환 유닛의 분광 감도 전류는 실시예 2에 비해서 약간 낮지만, 비교예 1 및 실시예 1에 비해서 높게 되어 있다. 이것은 n형 실리콘 복합층(34)과 p형 미결정 실리콘층(51)의 사이에, n형 미결정 실리콘층(35)을 삽입함에 의해서, n/p 계면의 접촉 저항이 감소하여 FF가 개선했기 때문인 것으로 생각된다. 또한, 본 실시예 3에서 삽입된 n형 미결정 실리콘 층(35)의 두께가 5nm로 얇기 때문에, 실시예 2에 비해서 Jsc의 저하는 크지 않다.
(실시예 4)
실시예 4로서, 도 19에 나타내는 바와 같은 적층형 광전 변환 장치를 제조하였다. 이 실시예 4의 장치는 전방 광전 변환 유닛(3)의 n형층이 제1 n형층인 두께 10nm의 n형 미결정 실리콘층(36)과 제２ n형층인 두께 60nm의 n형 실리콘 복합층(37)과 제3 n형층인 두께 5nm의 n형 미결정 실리콘층(38)을 적층하여 형성되어 있는 것만이 도 17에 나타낸 실시예 2의 장치와 다르다.
표 1에서 알 수 있는 바와 같이, 본 실시예 4에서는 실시예 3에 비해서 약간 Jsc가 감소하고 있지만, FF가 향상하여 Eff가 향상되어 있다. 이것은 i형 비정질 실리콘층(32)과 n형 실리콘 복합층(37)의 사이에 n형 미결정 실리콘층(36)을 삽입함에 의해, i/n 계면의 접촉 저항도 감소하여 FF가 실시예 3에 비해서도 더 개선되었기 때문인 것으로 생각된다. 또한, 본 실시예 4에서는 n형 실리콘 복합층(37)을 제외하고 n형 미결정 실리콘층(36)과 n형 미결정 실리콘층(38)은 합해서 15nm의 작은 두께를 갖고 있어, 실시예 1의 경우의 n형 미결정 실리콘층(33)의 두께 30nm보다 얇기 때문에, 흡수 손실이 저감하여 Jsc가 실시예 1에 비해서도 증가되어 있다.
(실시예 5)
실시예 5로서, 도 20의 그래프는 도 17의 구조를 갖는 적층형 광전 변환 장치 중의 실리콘 복합층(4)의 굴절율을 변화시킨 경우의 분광 감도 전류의 상대값을 나타내고 있다. 본 실시예 5에서의 실리콘 복합층(4)은 플라즈마 CVD에서 CO2/SiH4 비를 1 ~ 15의 범위내에서 변화시킨 것을 제외하고, 실시예 1 및 2의 경우와 동일하게 성막하였다. 이 그래프에서, 횡축은 파장 600nm의 광에 관한 실리콘 복합층(4)의 굴절율을 나타내고, 세로축은 실리콘 복합층을 포함하지 않은 도 15의 비교예 1과 비교한 본 실시예 5의 장치의 분광 감도 전류의 상대값을 나타내고 있다.
도 20에 나타내는 바와 같이, 전방 광전 변환 유닛(3)의 분광 감도 전류는 실리콘 복합층(4)의 굴절율의 감소에 따라 증가하고, 굴절율이 약 1.8보다 작아지면 감소한다. 이 이유로는 실리콘 복합층(4)의 굴절율의 감소와 함께 전방 광전 변환 유닛(3)측에 반사되는 광이 증가하여 분광 감도 전류가 증가하지만, 굴절율이 약 1.8보다 작으면 실리콘 복합층(4)의 암도전율의 감소에 의해서, 실리콘 복합층(4)의 저항 및 계면의 접촉 저항의 증가의 영향을 무시할 수 없게 되어 전류가 감소하는 것으로 생각된다.
후방 광전 변환 유닛(5)의 분광 감도 전류는 실리콘 복합층(4)의 굴절율의 감소에 따라 증가하고, 굴절율이 약 2보다 작아지면 감소한다. 굴절율의 감소와 함께 실리콘 복합층(4)의 투과율이 증가하므로, 후방 광전 변환 유닛(5)에 도달하는 광이 증가하여 그 전류가 증가한다. 실리콘 복합층(4)의 굴절율이 약 2보다 작 아지면, 전방 광전 변환 유닛측(3)으로 반사하는 광이 많아져, 후방 광전 변환 유닛(5)에 도달하는 광이 감소하는 영향을 무시할 수 없게 되어 그 전류가 감소한다.
도 20에서 알 수 있는 바와 같이, 전방 광전 변환 유닛(3)과 후방 광전 변환 유닛(5)을 종합한 전체의 분광 감도 전류도, 굴절율에 의존한 최대값을 가지고 있다. 실리콘 복합층(4)의 굴절율이 1.7이상 2.5미만에서, 비교예 1의 경우에 비해서 본 실시예 5에서의 적층형 광전 변환 장치의 전체의 분광 감도 전류가 증가한다. 또한, 비교예 1의 경우에 비해서 본 실시예 5에서의 적층형 광전 변환 장치의 전체의 분광 감도 전류를 10% 이상 증가시키기 위해서는, 실리콘 복합층(4)의 굴절율을 1.8이상 2.1이하로 할 필요가 있다.
다음에, 2단 적층형 광전 변환 장치 중에서, 후방 광전 변환 유닛에서의 일도전형층(p층)의 일부에도 실리콘 복합층을 사용한 경우에 대해서, 종래 기술에 의한 비교예 1과 본 발명에 의한 실시예 6 ~ 9를 설명한다. 이들 적층형 광전 변환 장치의 특성의 상대값을 표 2에 함께 나타내고 있다.
[표 2]
Figure 112005022368202-pct00002
(실시예 6)
실시예 6에서는, 도 21에 나타내는 바와 같은 적층형 광전 변환 장치를 제조 하였다. 이 실시예 6의 장치는 후방 광전 변환 유닛(5)의 p형층을, 두께 30nm의 p형 실리콘 복합층(51a)으로 치환한 것만이 도 15에 나타낸 비교예 1의 장치와 다르다.
p형 실리콘 복합층(51a)의 플라즈마 CVD 조건에서, 가스 유량비는 SiH4/CO2/B2H6/H2=1/2/0.0025/500, 전원 주파수는 13.56MHz, 파워 밀도는 100mW/㎠, 압력은 800Pa, 기판 온도는 200℃ 였다. 얻어진 p형 실리콘 복합층(51a)에서, 산소 농도가 29원자%, 파장 600nm의 광에 관한 굴절율이 2.45, 라만 산란으로 측정한 비정질 실리콘 성분의 TO 모드 피크에 대한 결정 실리콘 성분의 TO 모드 피크의 강도비가 1.2, 또한 암도전율이 2×10-5S/cm 였다.
표 2에 나타내는 바와 같이, 실시예 6에서도 비교예 1에 비해서 Jsc가 증가하여 Eff가 향상되어 있다. p형 실리콘 복합층(51a)이 중간 반사층으로서 기능하고, 전방 광전 변환 유닛(3)측에 효과적으로 입사광을 반사하고 있는 것으로 생각된다. 또한, 후방 광전 변환 유닛(5)의 p형층이 투명도가 높은 p형 실리콘 복합층(51a)으로 치환되어 있으므로, 광 흡수 로스도 저감되어 있는 것으로 생각된다. 다만, 본 실시예 6에서는, 비교예 1에 비해서 FF가 저하되어 있어, n형 미결정 실리콘층(33)/p형 실리콘 복합층(51a) 계면 또는 p형 실리콘 복합층(51a)/i형 결정질 실리콘층(52) 계면에서 접촉 저항이 증가하고 있는 것으로 생각된다.
(실시예 7)
실시예 7에서는, 도 22에 나타내는 바와 같은 적층형 광전 변환 장치를 제조 하였다. 이 실시예 7의 장치는 전방 광전 변환 유닛(3)의 n형층을 두께 30nm의 n형 실리콘 복합층(33a)으로 치환하고, 또한 후방 광전 변환 유닛(5)의 p형층을 두께 30nm의 p형 실리콘 복합층(51a)으로 치환한 것만이 도 15에 나타낸 비교예 1의 장치와 다르다. 또한, n형 실리콘 복합층(33a)은 실시예 1 및 2의 n형 실리콘 복합층(4)과 동일한 플라즈마 CVD 조건으로 성막되어 있다.
표 2에 나타내고 있는 바와 같이, 실시예 7에서는, 비교예 1에 비해서 Jsc가 큰폭으로 증가하여 Eff가 향상되어 있으며, 실시예 6과 비교해도 Jsc가 증가하여 Eff가 향상되어 있음을 알 수 있다. 이 이유로는 n형 실리콘 복합층(33a)과 p형 실리콘 복합층(51a)의 두께의 합계가 60nm이고, 그들의 중간 반사층으로서의 기능이 더 향상된 것으로 생각된다. 또한, 전방 광전 변환 유닛(3)의 n형층 및 후방 광전 변환 유닛(5)의 p형층의 양자가 모두 투명도가 높은 실리콘 복합층으로 치환되어 있으므로, 광 흡수 로스도 큰폭으로 저감되어 있는 것으로 생각된다. 다만, 비교예 1에 비해서, 실시예 7에서 FF가 저하되어 있어, i형 비정질 실리콘층(32)/실리콘 복합층(33a) 계면 또는 p형 실리콘 복합층(51a)/i형 결정질 실리콘층(52) 계면에서 접촉 저항이 증가되어 있는 것으로 생각된다.
(실시예 8)
실시예 8에서는, 도 23에서 나타내고 있는 바와 같은 적층형 광전 변환 장치를 제조하였다. 이 실시예 8의 장치는 전방 광전 변환 유닛(3)의 n형층(33)으로서 두께 10nm의 n형 미결정 실리콘층(33b)과 두께 30nm의 n형 실리콘 복합층(33a)을 이 순서로 적층하여 형성하고, 또한 후방 광전 변환 유닛(5)의 p형층(51)으로서 두 께 30nm의 p형 실리콘 복합층(51a)과 두께 5nm의 p형 미결정 실리콘(51b)을 이 순서로 적층하는 것만이 도 22에 나타낸 실시예 7의 장치와 다르다.
표 2에 나타내는 바와 같이, 실시예 8에서는 실시예 7에 비해서 FF가 개선되어 있다. 이 이유로는 i형 비정질 실리콘층(32)/n형 실리콘 복합층(33a) 계면의 접촉 저항이 얇은 n형 미결정 실리콘층(33b)를 끼움에 의해서 저감되고, 또한 p형 실리콘 복합층(51a)/i형 결정질 실리콘층(52) 계면의 접촉 저항이 얇은 p형 미결정 실리콘층(51b)을 끼움에 의해서 저감된 것에 의한 것으로 생각된다. 한편, 본 실시예 8에서는 n형 미결정 실리콘층(33b) 및 p형 미결정 실리콘층(51b)에서의 광흡수 로스의 영향에 의해서, Jsc는 실시예 7의 경우와 비교하여 약간 저하되어 있다.
(실시예 9)
실시예 9에서는, 도 24에 나타내고 있는 바와 같은 적층형 광전 변환 장치를 제조하였다. 이 실시예 9의 장치는 전방 광전 변환 유닛(3)의 n형층(33)으로서 두께 30nm의 n형 실리콘 복합층(33a)과 두께 10nm의 n형 미결정 실리콘층(33c)을 이 순서로 적층하여 형성하고, 또한 후방 광전 변환 유닛(5)의 p형층(51)으로서 두께 5nm의 p형 미결정 실리콘층(51c)과 두께 30nm의 p형 실리콘 복합층(51a)을 이 순서로 적층하고 있는 것만이 도 23에 나타낸 실시예 8의 장치와 다르다.
표 2에 나타내고 있는 바와 같이, 실시예 9에서는 실시예 8에 비해서 FF가 더 개선되어 있다. 이 이유로는, 접촉 저항의 영향이 가장 현저하게 나타나는 전방 광전 변환 유닛(3)과 후방 광전 변환 유닛(5)의 접합 계면에 실리콘 복합층이 끼워져 있지 않고, 도 15의 비교예 1과 동일하게 n형 미결정 실리콘층(33c)/p형 미 결정 실리콘층(51c)의 접합이 형성되어 있기 때문인 것으로 생각된다.
(실시예 10)
실시예 10에서는, 실시예 2와 유사하게, 도 17에 나타내는 바와 같은 적층형 광전 변환 장치를 제조하였다. 이 실시예 10의 장치는 전방 광전 변환 유닛(3)의 n형 실리콘 복합층(4)의 두께가 50nm로 변경되는 동시에, 그 플라즈마 CVD 조건이 변경된 것만이 실시예 2의 장치와 다르다. 즉, 본 실시예 10의 장치의 다른 제조 조건은 비교예 1 및 실시예 2의 경우와 동일하다.
구체적으로는, 본 실시예 10에서의 n형 실리콘 복합층(4)의 플라즈마 CVD 조건으로서, 가스 유량비가 SiH4/CO2/PH3/H2=1/3/0.02/100, 전원 주파수가 13.56MHz, 파워 밀도가 100mW/㎠, 압력이 100pa, 또한 기판 온도가 200℃로 설정되었다. 본 실시예 10에서는, 비교예 2의 경우와 달리, SiH4에 대한 H2의 희석도가 100배로 높아져있고, 이것은 CO2를 포함하지 않는다면 용이하게 결정상이 나타나는 조건이다. 이 조건에서 얻어진 n형 실리콘 복합층(4)에서, 산소 농도는 44원자%, 광학 갭은 2.42eV, XPS로 측정한 Exps는 3.6eV, 암도전율은 1.2×10-12S/cm, 또한 600nm의 광에 관한 굴절율은 1.95이고, TCO층에 필적하는 낮은 굴절율을 얻었다. 또한, 이 실리콘 복합층에서, 라만 산란의 측정에 의해서 비정질 실리콘의 TO 모드 피크가 검지되어, 국소적으로 비정질 실리콘을 포함함이 확인되었다. 그러나, 그 라만 산란의 측정에서 결정 실리콘의 TO 모드 피크는 검지되지 않고, 즉 비정질 합금상에 유래하는 TO 모드 피크에 대한 결정 실리콘 상에 유래하는 TO 모드 피크의 강도비(Ic/Ia)는 0이며, 실리콘 결정상은 검지되지 않았다. 또한, X선 회절 및 투과형 전자현미경법에 의해서도, 본 실시예 10의 실리콘 복합층에서 결정상은 검지되지 않았다.
표 3에서, 비교예 1과 본 실시예 10의 적층형 광전 변환 장치의 특성을 상대값에 의해서 나타내고 있다. 표 3에서 알 수 있는 바와 같이, 본 실시예 10의 적층형 광전 변환 장치와 같이 실리콘 결정상을 포함하지 않은 실리콘 복합층을 가진 경우에도, 비교예 1에 비해서 Jsc가 증가하여 Eff를 향상시킬 수 있다. 또한, 비교예 1에 비해서, 본 실시예 10에서는 제1 광전 변환 유닛(3) 및 제２ 광전 변환 유닛(5)과 함께 분광 감도 전류가 증가하였다. 이것으로부터, 실리콘 복합층(4)이 중간 반사층으로서 기능하고, 제1 광전 변환 유닛(3)측에 효과적으로 입사광을 반사하고 있음을 알 수 있다. 또한, 실리콘 복합층(4)에서 광의 산란이 일어나서, 제２ 광전 변환 유닛(5)내의 광로 길이도 길어지고 있는 것으로 생각된다. 또한, 제1 광전 변환 유닛(3)의 n형층이 투명도가 높은 실리콘 복합층(4)으로 치환되어 있으므로, 광흡수 로스도 저감되어 있는 것으로 생각된다. 다만, 본 실시예 10에서는, 비교예 1에 비해서 FF가 저하되어 있어, i형 비정질 실리콘층(32)/실리콘 복합층(4) 계면 또는 실리콘 복합층(4)/p형 미결정 실리콘(51) 계면에서, 접촉 저항이 증가되어 있는 것으로 생각된다.
[표 3]
Figure 112005022368202-pct00003
(실시예 11)
도 35는 실리콘 복합층의 막두께를 변화시켜 측정한 라만 산란 스펙트럼을 나타내는 그래프이다. 이 그래프 중의 실시예 11, 참고예 1, 및 참고예 2의 실리콘 복합층의 플라즈마 CVD 조건은 실시예 10에서의 실리콘 복합층의 경우와 동일하다. 본 실시예 11에서는 실시예 10의 적층형 광전 변환 장치의 이면 전극(6)을 웨트 에칭으로 제거하고, 이온 스퍼터로 실리콘 복합층(4)의 표면을 노출시켜 라만 산란 스펙트럼을 측정하였다. 이 때, 실리콘 복합층(4)의 두께는 50nm였다. 참고예 1과 참고예 2에서는 유리 기판 상에 각각 300nm와 1㎛의 두께의 실리콘 복합층을 퇴적시켰다.
실리콘 복합층의 두께가 각각 50nm와 300nm인 실시예 11과 참고예 1에서는,도 35에서 비정질 실리콘 성분에 의한 폭이 넓은 TO 모드 피크만이 480cm-1 부근에서 관찰되어, 결정상이 막 중에 포함되지 않음을 나타내고 있다. 한편, 실리콘 복합층의 두께가 1㎛인 참고예 2에서는, 도 35의 그래프에서 520cm-1 부근에 숄더가 관찰되고, 결정 실리콘 성분에 의한 TO 모드 피크가 검지되었다.
도 35에 나타내고 있는 바와 같이, 실리콘 복합층을 두껍게 하면 결정상이 검출되므로, 실시예 11의 실리콘 복합층은 결정상이 발생하기 직전의 상태로 되어 있는 것으로 생각된다. 즉, 적층형 광전 변환 장치 중의 실리콘 복합층은 동일한 플라즈마 CVD 조건에서는 1㎛ 이상의 두께로 퇴적하여 실리콘 결정상을 포함하는 것이 보다 바람직한 조건의 하나라고 말할 수 있다. 또한, 실시예 11과 참고예 1의 실리콘 복합층에 대해서는 X선 회절 및 투과형 전자현미경법에서도 결정상은 검지되지 않았다.
실시예 11에 비해서 수소 희석율만을 변경하여 실리콘 복합층을 퇴적한 경우, 수소 희석율 120 이상에서 얻어진 실리콘 복합층 중에서 결정상이 검지되었다. 또한, 실시예 11의 적층 구조를 갖는 광전 변환 장치에서, 실리콘 복합층(4)의 퇴적 시의 수소 희석율만을 50 ~ 120으로 변화시켰을 때에, 수소 희석율 70 이상에서 Jsc가 비교예 1에 비해서 5% 이상 증가하였다. 즉, 적층형 광전 변환 장치에서 중간 반사층에 사용하는 실리콘 복합층의 퇴적 시의 수소 희석율은 결정상이 검지되는 경우의 수소 희석율의 60% 이상으로 하는 것이 바람직한 조건의 하나라고 말할 수 있다. 또한, 실리콘 복합층에 결정상이 생성되는 플라즈마 CVD 조건에서, 수소 희석율 이외의 성막 조건을 비정질이 생성하기 쉬운 조건측으로 바꿔 퇴적시킨 실리콘 복합층이라도, 적층형 광전 변환 장치의 특성 향상에 유효하였다.
(실시예 12)
도 25의 모식적 단면도에, 실시예 12에 의한 3단의 적층형 광전 변환 장치를 나타내고 있다. 이 광전 변환 장치에서, 2단째의 광전 변환 유닛(5a)까지는 i형층의 막두께가 변경되어 있는 것을 제외하면, 도 10의 실시예 1의 경우와 동일하게 제조하였다. 도 25 중의 1단째의 광전 변환 유닛(3a)의 i형 비정질 실리콘층(32a)의 두께는 100nm이고, 2단째의 광전 변환 유닛(5a)의 i형 결정질 실리콘층(52a)의 두께는 1.2㎛이다. 2단째의 광전 변환 유닛(5a)위에는 두께 30nm의 제２ 실리콘 복합층(7)의 형성 후에, 두께 15nm의 p형 미결정 실리콘층(81), 두께 2.0㎛의 i형 결정질 실리콘층(82), 및 두께 15nm의 n형 미결정 실리콘층(83)을 포함하는 3단째의 광전 변환 유닛(8)이 형성되었다. 그 후, 이면 전극(6)으로서, 두께 90nm의 Al 도핑된 ZnO층 및 두께 300nm의 Ag층이 스퍼터법에 의해 순차 형성되었다. 제1 실리콘 복합층(4) 및 제2 실리콘 복합층(7)은 실시예 1의 실리콘 복합층(4)과 동일한 플라즈마 CVD 조건으로 성막되었다.
이상 같이 하여 얻어진 본 실시예 12의 3단 적층형 광전 변환 장치에 관해서, 표 1의 경우와 동일한 조건으로 출력 특성을 측정한 결과, Voc가 1.905V, Jsc가 10.07mA/㎠, FF가 0.745, 또한 Eff가 14.29% 였다.
(비교예 3)
비교예 3으로서, 도 26에 나타내고 있는 바와 같은 3단 적층형 광전 변환 장치를 제조하였다. 이 비교예 3의 장치는 제1 실리콘 복합층(4)과 제２ 실리콘 복합층(7)이 생략되어 있는 것만이, 도 25에 나타낸 실시예 12의 장치와 다르다. 이 비교예 3의 출력 특성을 측정한 결과, Voc가 1.910V, Jsc가 9.50mA/㎠, FF가 0.749, 또한 Eff가 13.59%였다.
상술한 실시예 12와 비교예 3의 비교에서, 3단 적층형 광전 변환 장치에서도, 실리콘 복합층에 의한 반사 효과에 의해서 Jsc가 증가하여, Eff가 향상됨을 알 수 있다.
3단 적층형 광전 변환 장치에 관해서, 종래 기술에 의한 비교예 4, 실시예 13, 및 실시예 14를 더 설명한다. 이들의 적층형 광전 변환 장치의 특성이, 상대값에 의해서 표 4에 함께 나타내고 있다.
[표 4]
Figure 112005022368202-pct00004
(비교예 4)
비교예 4의 3단적층형 광전 변환 장치는 3단째의 광전 변환 유닛(8)에서의 i형 결정질 실리콘층(82)의 두께가 2.0㎛가 아니라 2.5㎛인 것만이, 도 26의 비교예 3와 다르다.
(실시예 13)
실시예 13에서는, 도 27에 나타내고 있는 바와 같은 3단 적층형 광전 변환 장치를 제조하였다. 이 도 27의 장치는 제２ 광전 변환 유닛(5a)의 n형층을 두께 30nm의 n형 실리콘 복합층(53a)으로 치환하고, 또한 제3 광전 변환 유닛(8)의 p형층을 두께 30nm의 p형 실리콘 복합층(81a)으로 치환한 것만이, 비교예 4의 장치와 다르다. 또한, n형 실리콘 복합층(53a)은 실시예 1에서의 n형 실리콘 복합층과 동일한 조건으로 퇴적시키고, p형 실리콘 복합층(81a)은 실시예 6에서의 p형 실리콘 복합층과 동일한 조건으로 퇴적시켰다.
표 4에 나타내는 바와 같은, 본 실시예 13의 3단 적층형 광전 변환 장치에서도, 실리콘 복합층에 의한 중간 반사 효과에 의해서, 비교예 4에 비해서 Jsc가 증가하고 Eff가 향상되어 있음을 알 수 있다.
(실시예 14)
실시예 14에서는 도 28에 나타내는 바와 같은 3단 적층형 광전 변환 장치를 제조하였다. 비교예 4에 비해서, 본 실시예 14에서의 다른 특징은 1단째의 광전 변환 유닛(3a)의 n형층(33)으로서 두께 5nm의 n형 미결정 실리콘층(33b), 두께 50nm의 n형 실리콘 복합층(33a), 및 두께 5nm의 n형 미결정 실리콘층(33c)이 이 순서로 적층되고, 2단째의 광전 변환 유닛(5a)의 n형층(53)으로서 두께 5nm의 n형 미결정 실리콘층(53b), 두께 50nm의 n형 실리콘 복합층(53a), 및 두께 5nm의 n형 미결정 실리콘층(53c)가 이 순서로 적층되어 있는 것이다. 또한, n형 실리콘 복합층(33a)과 n형 실리콘 복합층(53a)은 실시예 10에서의 n형 실리콘 복합층(4)과 동일한 조건으로 퇴적시켰다.
표 4에 나타내고 있는 바와 같이, 본 실시예 14의 3단 적층형 광전 변환 장치에서도, 실리콘 복합층에 의한 중간 반사 효과에 의해서, 비교예 4에 비해서 Jsc가 증가하고 Eff가 향상되어 있음을 알 수 있다.
(실시예 15)
도 29에서, 본 발명의 실시예 15에 의한 집적형 박막 광전 변환 모듈을 나타내고 있다. 이 도 29의 모듈은 ZnO 중간 반사층(105)을 실리콘 복합층(107)으로 변경하고 있는 것만이, 도 31의 종래 모듈과 다르다. 본 실시예 15의 모듈에 포함 되는 각층의 두께나 성막 방법은 실시예 1의 경우와 동일하다. 도 29의 모듈의 면적은 910mm×455mm이고, 패터닝에 의해서 분할된 100의 광전 변환 셀이 서로 직렬 접속되어 있다.
(비교예 5 ~ 7)
비교예 5로서, 도 30에 나타내고 있는 바와 같은 중간 반사층을 포함하지 않은 집적형 박막 광전 변환 모듈을 제조하였다. 비교예 6으로서, 도 31에 나타내고 있는 바와 같이 스퍼터로 성막한 두께 30nm의 ZnO 중간 반사층(105)을 포함하는 모듈을 제조하였다. 비교예 7로서, 도 32에 나타내고 있는 바와 같이 ZnO 중간 반사층(105) 및 제3 분리홈(124)을 포함하는 모듈을 제조하였다.
표 5에, 실시예 15 및 비교예 5 ~ 7의 집적형 박막 광전 변환 모듈에 관해서, 표 1의 경우와 동일한 조건으로 측정한 출력 특성을 함께 기재하고 있다.
[표 5]
Figure 112005022368202-pct00005
표 5에서 알 수 있는 바와 같이, 중간 반사층을 포함하지 않은 비교예 5에 비해서, ZnO 중간 반사층을 포함하는 비교예 6에서는, Voc와 FF가 큰폭으로 저하하고, 최대 전력(Pmax)과 변환 효율(Eff)이 현저하게 감소되어 있다. 이것은 ZnO의 중간 반사층(105), 접속홈(123), 및 이면 전극층(106)의 전류 경로에 의해서 리크 전류가 생기기 때문이다. 한편, 제3 분리홈(124)을 포함하는 비교예 7에서는, 그러한 리크 전류가 억제되어, 비교예 5에 비해서 단락 전류(Jsc)가 증가하여 Pmax가 약 3W 향상되어 있다.
실리콘 복합층(107)을 포함하는 실시예 15에서는, 비교예 7에 비해서 Jsc가 더 증가하여, Pmax가 비교예 5에 비해서 약 10W 향상되어 있다. 이것은, 제3 분리홈(124)에 의한 면적 로스가 없어져서 Isc가 향상했기 때문인 것으로 생각된다. 또한, 본 실시예 15에서는 전방 광전 변환 유닛층(104a), 실리콘 복합층(107), 및 후방 광전 변환 유닛층(104b)을 플라즈마 CVD로 연속하여 형성할 수 있으므로, 실리콘 복합층(107)과 후방 광전 변환 유닛(104b)의 계면에 대기 오염이 생기지 않기 때문에, FF가 향상한 것으로 생각된다
또한, 비교예 7에 비해서, 실시예 15에서는 제3 분리홈(124)이 불필요하여 패터닝 회수를 줄일 수 있어서, 생산의 비용과 시간을 삭감할 수 있다. 또한, 실리콘 복합층(107)은 광전 변환 유닛 형성용의 플라즈마 CVD 장치에 CO2의 가스 라인을 추가하는 것만으로 성막할 수 있으므로, ZnO 중간층의 성막에 필요한 스퍼터 장치 등의 다른 성막 설비가 불필요해져, 생산 비용을 큰폭으로 삭감할 수 있다. 또한, 비교예 7에 비해서, 실시예 15에서는 진공 장치인 플라즈마 CVD 장치에 기판을 반입, 가열, 및 반출하는 작업이 1회씩 줄어들어, 이것에 의해서도 생산의 비용과 시간을 삭감할 수 있다.
(실시예 16)
실시예 16에서는, 실시예 2와 유사하게, 도 17에 나타내고 있는 바와 같은 적층 구조를 갖는 2단 적층형 광전 변환 장치를 제조하였다. 다만, 실시예 16에서는, 샘플 1A의 광전 변환 장치와 샘플 1B의 광전 변환 장치를 조금 다른 프로세스로 제조하였다.
샘플 1A에서는, 우선 투명 유리 기판(1)상에 SnO2를 주성분으로 하는 투명 전극층을 형성하였다. 그 후, 제1 플라즈마 CVD 장치내에 도입된 기판을 온도상승시킨 후에, 비정질 실리콘 광전 변환 유닛(3)의 p형 비정질 실리콘 카바이드층(31), i형 비정질 실리콘 광전 변환층(32), 및 n형 실리콘 복합층(4)의 두께의 제1 부분이 각각 15nm, 300nm, 40nm의 두께로 형성되었다.
그 n형 실리콘 복합층(4)의 제1 부분의 성막 조건에서, 가스 유량비는 SiH4/CO2/PH3/H2=1/3/0.025/200, 전원 주파수는 13.56MHz, 파워 밀도는 120mW/㎠, 또한 기판 온도는 180℃였다. 형성된 n형 실리콘 복합층(4)의 제1 부분에서, 산소 농도는 42원자%이고, 파장 600nm의 광에 관한 굴절율은 2.0이었다.
n형 실리콘 복합층(4)의 제1 부분의 퇴적을 끝내고 성막실의 진공 배기를 행한 뒤, 즉시 기판을 제1 플라즈마 CVD 장치의 언로드 챔버에 이송하고, 그 챔버에 신속하게 질소 가스를 채운 뒤에, 기판을 대기 중으로 취출하였다.
그 후, 기판을 약 40시간 대기 중에 방치(대기 폭로)한 뒤에 제２ 플라즈마 CVD 장치내로 도입하여 온도상승시켜, n형 실리콘 복합층(4)의 두께의 제２ 부분을 10nm의 두께로 형성하였다. 이 n형 실리콘 복합층(4)의 제２ 부분의 굴절율과 산 소 농도는 제1 플라즈마 CVD 장치로 형성한 실리콘 복합층(4)의 제1과 거의 동일하였다.
이어서, 동일한 제２ 플라즈마 CVD 장치에서, 결정 실리콘 광전 변환 유닛(5)의 p형 미결정 실리콘층(51), 비도핑 i형 결정질 실리콘 광전 변환층(52), n형 미결정 실리콘층(53)을 각각 15nm, 2.5㎛, 15nm의 두께로 형성하였다. 그 후, 이면 전극(6)으로서, Al 도핑된 두께 90nm의 ZnO층과 두께 300nm의 Ag층을 스퍼터법으로 순차 퇴적시켰다.
샘플 1B의 적층형 광전 변환 장치는 비정질 실리콘 광전 변환 유닛(3)로부터 결정 실리콘 광전 변환 유닛(5)까지가 동일한 플라즈마 CVD 장치내에서 연속적으로 형성된 것만이, 샘플 1A의 장치와 다르다. 즉, 샘플 1B의 장치에서는, n형 실리콘 복합층(4)의 두께의 전체가 동일한 플라즈마 CVD 장치내에서 연속적으로 퇴적되어, 도중에 기판이 대기 중으로 취출되는 일이 없었다.
상술한 바와 같은 샘플 1A 및 샘플 1B의 광전 변환 장치에 관해서 표 1의 경우와 동일한 조건으로 광전 변환 특성을 측정한 결과, 샘플 1B와 비교한 샘플 1A의 광전 변환 장치의 변환 효율의 상대값은 1.01이고, 대기 폭로가 행해졌음에도 불구하고 높은 특성을 나타내었다.
(실시예 17)
실시예 17에서는, 실시예 1과 유사하게, 도 10에 나타내고 있는 바와 같은 적층 구조를 가진 광전 변환 장치를 제조하였다. 다만, 실시예 17에서는, 샘플 2A의 광전 변환 장치와 샘플 2B의 광전 변환 장치를 조금 다른 프로세스로 제조하였 다.
샘플 2A의 광전 변환 장치의 제조 프로세스는 샘플 1A의 경우와 유사하고, 제1 플라즈마 CVD 장치에서, 비정질 실리콘 광전 변환 유닛(3)의 p형 비정질 실리콘 카바이드층(31), i형 비정질 실리콘 광전 변환층(32), n형 미결정 실리콘층(33), 및 n형 실리콘 복합층(4)의 두께의 제1 부분이 각각 15nm, 300nm, 10nm, 및 40nm의 두께로 형성되었다. 즉, 샘플 2A는 n형 실리콘 복합층(4)을 형성하기 전에 그 실리콘 복합층에 비해서 도전성과 결정화율이 높은 n형 미결정 실리콘층(33)을 형성하는 것만이, 샘플 1A와 다르다. 이러한 샘플 2A에서는, n형 미결정 실리콘 층(33)을 먼저 형성함에 의해서 i형 비정질 실리콘층(32)과 실리콘 복합층(4)의 계 면의 접촉 저항을 저감할 수 있어, 샘플 1A의 경우에 비해서 광전 변환 특성을 보다 개선할 수 있다.
샘플 2B의 적층형 광전 변환 장치는 n형 실리콘 복합층(4)의 두께의 전체가 동일한 플라즈마 CVD 장치내에서 연속적으로 퇴적되고, 도중에 기판이 대기중에 취출되지 않은 것만이, 샘플 2A의 장치와 다르다.
상술한 바와 같은 샘플 2A와 샘플 2B의 광전 변환 장치에 관해서 표 1의 경우와 동일한 조건으로 광전 변환 특성을 측정한 결과, 샘플 2B와 비교한 샘플 2A의 광전 변환 장치의 변환 효율의 상대값은 1.01이고, 대기 폭로를 행했음에도 불구하고 높은 특성을 나타내었다.
(실시예 18)
실시예 18에서는, 실시예 17에서의 실리콘 복합층(4)의 산소 농도와 파장 600nm의 광에 관한 굴절율이 여러 가지로 변경된 샘플을 더 제조하였다. 또한, 표 5에서, 실리콘 복합층(4)의 두께의 제1 부분까지의 퇴적 후에 대기 폭로를 행한 샘플과 그 대기 폭로를 행하지 않은 샘플의 광전 변환 효율을, 샘플 2B에 대한 상대값으로서 나타내고 있다.
[표 6]
Figure 112005022368202-pct00006
표 6에 의하면, 실리콘 복합층(4)의 산소 농도가 높고 또한 굴절율이 작아짐에 따라, 그 중간 반사층으로서의 효과가 증대하여, 광전 변환 효율이 향상됨을 알 수 있다. 또한, 실리콘 복합층(4)의 산소 농도 및 굴절율이 동일한 경우에, 대기 폭로의 유무의 샘플을 비교하면, 산소 농도가 25% 이상 또는 굴절율이 2.5 이하인 샘플 2A, 3A, 4A, 5A에서는 대기 폭로를 행하지 않은 샘플 2B, 3B, 4B, 5B와 동등 이상의 광전 변환 효율이 얻어짐을 알 수 있다. 실리콘 복합층은 원래 산소를 함유한 막이므로, 표면 산화에 의한 고저항화 등의 악영향은 받기 어렵다. 따라서, 실리콘 복합층의 산소 농도가 높아서 굴절율이 작을수록, 대기 폭로의 공정을 거쳐도 광전 변환 특성에 대한 영향이 적어진다.
(실시예 19)
실시예 19에서는, 실시예 17에서의 샘플 2A와 유사한 여러 가지 샘플을 더 제조하였다. 즉, 본 실시예 19에서는, 실리콘 복합층(4)의 전체 두께에서의 제1 부분과 제2 부분의 비율이 여러 가지로 변경되었다. 또한, 표 7에, 실리콘 복합층(4)의 두께의 제1 부분까지의 퇴적 후에 대기 폭로를 행한 샘플의 광전 변환 효율을, 대기 폭로를 행하지 않은 비교 샘플 02B에 대한 상대값으로서 나타내고 있다.
[표 7]
Figure 112005022368202-pct00007
표 7에 나타내고 있는 바와 같이, 비교 샘플 03A에서는, 대기 폭로전의 실리콘 복합층(4)의 두께가 0, 즉 도 10에서의 n형 미결정 실리콘층(33)과 n형 실리콘 복합층(4)의 사이에서 대기 폭로되어 있어, 본래 산소를 거의 함유하지 않는 n형 미결정 실리콘층(33)의 표면이 대기 폭로된 영향에 의해서, 비교 샘플 2B에 비해서 광전 변환 효율이 약간 저하되어 있다. 또한, 비교 샘플 04A에서는, 대기 폭로 후의 실리콘 복합층(4)의 두께가 0, 즉 도 10에서의 n형 실리콘 복합층(4)과 p형 미결정 실리콘층(51)의 사이에서 대기 폭로되어 있어, np 접합 계면 즉 광전 변환 유닛간의 터널 접합 계면이 대기 폭로되었으므로, 비교 샘플 02B에 비해서 광전 변환 효율이 큰폭으로 저하되어 있다.
한편, 샘플 6A, 7A, 8A 및 2A는 어느 것도 대기 폭로 직전 및 직후에 n형 실리콘 복합층의 두께의 일부를 형성하고 있어, 대기 폭로를 행하지 않은 비교 샘플 02B에 비해서 적어도 동등 이상의 광전 변환 효율이 얻어졌다. 특히 샘플 8A와 2A에서는, n형 실리콘 복합층(4)의 전체 두께에 대해서 대기 폭로전에 형성되는 제1 부분의 비율이 6할 이상으로 커져 있어, 비교 샘플 02B에 비해서도 더 높은 광전 변환 효율이 얻어졌다. 이 이유로는, 대기 폭로 후에 제２ 플라즈마 CVD 장치에 기판을 도입하여 성막하기 전에 성막실의 진공 배기와 기판의 재가열을 행하는 사이에, 실리콘 복합층(4) 및 도전형층 중의 과잉의 도펀트 원자가 제거되는 효과가 있고, 그 효과는 대기 폭로 전에 형성된 실리콘 복합층의 제1 부분의 비율이 전체 두께의 6할 이상으로 클수록 보다 현저하게 되고, 그 결과로서 광전 변환 효율이 향상한 것으로 생각된다.
(실시예 20)
실시예 20에서는, 실시예 1과 유사하게, 도 10에 나타내고 있는 바와 같은 적층 구조를 갖는 광전 변환 장치를 제조하였다. 다만, 실시예 20에서는, 실리콘 복합층(4)의 플라즈마 CVD에서의 가스 혼합비를 여러 가지로 변경함으로써 여러 샘플의 광전 변환 장치를 제조하였다.
샘플 9에서는, 우선 투명한 유리 기판(1)상에, SnO2를 주성분으로 하는 투명 전극층(2)을 형성하였다. 그 후, 플라즈마 CVD 장치에 도입한 기판을 온도상승시킨 후에, 비정질 실리콘 광전 변환 유닛(3)의 p형 비정질 실리콘 카바이드층(31), i형 비정질 실리콘 광전 변환층(32), n형 미결정 실리콘층(33), 및 n형 실리콘 복합층(4)이 각각 15nm, 300nm, 10nm, 50nm의 두께로 형성되었다.
n형 실리콘 복합층(4)의 플라즈마 CVD 조건에서, 가스 유량비는 SiH4/CO2/PH3/H2=1/5/0.025/360, 전원 주파수는 13.56MHz, 파워 밀도는 150mW/㎠, 기판 온도는 18O℃였다. 또한, 이것과 동일한 조건에서 유리 기판 상에 막두께 300nm로 형성한 n형 실리콘 복합층에서, 파장 600nm의 광에 관한 굴절율은 1.83, 2차 이온 질량 분석법(SIMS)에 의해 구한 막 중 인 농도는 6.0×1020cm-3, 산소 농도는 52원자%, 또한 라만 산란 스펙트럼에서의 비정질 합금상에서 유래하는 TO 모드 피크에 대한 결정 실리콘상에서 유래하는 TO 모드 피크의 강도비(Ic/Ia)는 2.5였다.
그 다음에, 플라즈마 CVD 장치내에서, 결정 실리콘 광전 변환 유닛(5)의 p형 미결정 실리콘층(51), 비도핑 i형 결정질 실리콘 광전 변환층(52), 및 n형 미결정 실리콘층(53)을 각각 15nm, 2.5㎛, 15nm의 두께로 형성하였다. 그 후, 이면 전극(5)으로서, Al 도프된 두께 90nm의 ZnO층과 두께 300nm의 Ag층을 스퍼터법으로 순차 형성하였다.
샘플 10 ~ 12 및 비교 샘플 05 ~ 07은 그들에 포함되는 n형 실리콘 복합층(4)의 플라즈마 CVD에서의 실리콘 원료 가스의 SiH4에 대한 도핑 원료 가스의 PH3의 혼합비가 0.01 ~ 0.1의 범위내에서 여러 가지로 변경된 것만이 샘플 9와 다르다.
표 8에서는 샘플 9 ~ 12 및 비교 샘플 05 ~ 07에 관해서, 실리콘 복합층(4) 의 퇴적 시의 가스 혼합비, 파장 600nm의 광에 관한 굴절율, 인 농도, 산소 농도, 및 라만 산란 스펙트럼에서의 피크 강도비(Ic/Ia)와 함께, 광전 변환 효율을 샘플 9를 기준으로 한 상대값으로 나타내고 있다.
[표 8]
Figure 112005022368202-pct00008
표 8 중의 비교 샘플 05에 나타내고 있는 바와 같이, 실리콘 복합층의 인 농도가 낮으면 그 굴절율이 낮은 것의 Ic/Ia가 낮기 때문에 고저항으로 되고, 적층형 광전 변환 장치에서의 직렬 저항의 증가의 영향으로 광전 변환 효율은 낮아져 있다. 한편, 인 원자는 실리콘 결정상의 성장 촉진의 효과도 갖는 것으로 생각되며, 샘플 9 ~ 12에서와 마찬가지로 인 농도를 증가시킨 경우에, Ic/Ia의 증가와 도펀트 농도의 증가의 상승 효과에 의해서 실리콘 복합층의 도전성이 크게 향상하고 있다. 그러나, 비교 샘플 06 ~ 07에서와 같이 PH3의 혼합비와 인 농도가 지나치게 높으면, 실리콘 결정상에 의한 도전성은 높지만, 과잉의 인 원자가 결정질 실리콘 광전 변환 유닛(5)측에 혼입하는 영향에 의해서 광전 변환 특성의 저하를 일으킨다. 따라서, 상대값으로 0.95이상의 높은 광전 변환 효율이 얻어지는 샘플 9 ~ 12의 결과로 부터, 바람직한 인 농도는 3×1020 ~ 1.8×1021cm-3의 범위내이고, 또한 바람직한 PH3/SiH4 가스 혼합비는 0.012 ~ 0.07의 범위내임을 알 수 있다.
또한 제조된 샘플 13 ~ 15 및 비교 샘플 08 ~ 09은 그들에 포함되는 n형 실리콘 복합층(4)의 플라즈마 CVD에서의 실리콘 원료 가스 SiH4에 대한 산소 원료 가스 CO2의 혼합비를 2 ~ 7의 범위내에서 여러 가지로 변경한 것만이 샘플 9와 다르다.
표 9에, 샘플 9, 13 ~ 15 및 비교 샘플 08 ~ 09에 관해서, 실리콘 복합층(4)의 퇴적 시의 가스 혼합비, 파장 600nm의 광에 관한 굴절율, 인 농도, 산소 농도, 및 라만 산란 스펙트럼에서의 피크 강도비(Ic/Ia)와 함께, 광전 변환 효율을 샘플 9를 기준으로 한 상대값으로 나타내고 있다.
[표 9]
Figure 112005022368202-pct00009
표 9 중의 비교 샘플 08에서와 같이, 실리콘 복합층의 산소 원자 농도가 적어 굴절율이 높은 경우에 그 도전성은 높아지지만, 반사 효과가 약하게 되어 흡수 로스도 증가하여, 적층형 광전 변환 장치의 높은 변환 효율은 얻어지지 않게 된다. 비교 샘플 09에서는 실리콘 복합층의 산소 원자 농도가 높아서 굴절율은 낮아져 있지만, Ic/Ia가 낮아 실리콘 결정상이 매우 적어지므로 실리콘 복합층이 고저항으로 되고, 적층형 광전 변환 장치의 직렬 저항 증가의 영향으로 광전 변환 효율은 낮아지게 된다. 따라서, 상대값으로 0.95 이상의 높은 효율이 얻어진 샘플 9 및 13 ~ 15의 결과로부터, 실리콘 복합층에서 굴절율은 2.0 이하, 산소 원자 농도는 40% 이상, 또한 라만 산란 스펙트럼에서의 피크 강도비 Ic/Ia는 1.5이상인 것이 바람직함을 알 수 있다.
이상과 같이, 본 발명에 의하면 적층형 박막 광전 변환 장치 및 적층형 박막 광전 변환 모듈의 광전 변환 효율을 개선하고 또한 제조 비용을 저감할 수 있다.

Claims (15)

  1. 기판(1)상에서 광입사측으로부터 차례로 일도전형층(31;51), 진성 반도체의 광전 변환층(32;52), 및 역도전형층(33;53)을 포함하는 광전 변환 유닛(3;5)이 복수 적층되어 있고,
    상대적으로 광입사측에 배치된 전방 광전 변환 유닛(3)내의 역도전형층(33)과, 그 전방 광전 변환 유닛(3)에 인접하여 배치된 후방 광전 변환 유닛(5)내의 상기 일도전형층(51) 중의 적어도 한쪽이 적어도 그 일부에 실리콘 복합층(4)을 포함하고,
    상기 실리콘 복합층(4)은 20nm 이상 130nm 이하의 두께와 25원자% 이상 60원자% 이하의 산소 농도를 가지고 있고, 실리콘과 산소의 비정질 합금상(相) 중에 실리콘 리치인 상(相)을 포함함을 특징으로 하는 적층형 광전 변환 장치.
  2. 제1항에 있어서, 상기 실리콘 리치인 상은 실리콘 결정상(相)을 포함함을 특징으로 하는 적층형 광전 변환 장치.
  3. 제1항에 있어서, 상기 실리콘 리치인 상은 도핑된 비정질 실리콘을 포함하는 것을 특징으로 하는 적층형 광전 변환 장치.
  4. 제1항에 있어서, 파장 600nm의 광에 관한 상기 실리콘 복합층의 굴절율이 1.7 이상 2.5 이하임을 특징으로 하는 적층형 광전 변환 장치.
  5. 제1항에 있어서, 상기 기판은 투명하고, 그 기판을 통하여 상기 적층된 광전 변환 유닛에 입사한 광의 반사 스펙트럼이 파장 500nm로부터 800nm의 범위내에 반사율 극대값과 극소값을 각각 1 이상 갖고, 상기 극대값과 상기 극소값의 차이가 1% 이상임을 특징으로 하는 적층형 광전 변환 장치.
  6. 제1항에 있어서, 상기 실리콘 복합층의 암도전율이 10-8S/cm 이상 10-1S/cm 이하임을 특징으로 하는 적층형 광전 변환 장치.
  7. 제1항에 있어서, 상기 실리콘 복합층에서, 라만 산란으로 측정한 상기 비정질 합금상에 유래하는 TO 모드 피크에 대한 결정 실리콘상에 유래하는 TO 모드 피크의 강도비가 0.5 이상 10 이하임을 특징으로 하는 적층형 광전 변환 장치.
  8. 제1항에 있어서, 상기 실리콘 복합층의 광학 갭이 2.2eV 이상임을 특징으로 하는 적층형 광전 변환 장치.
  9. 제1항에 있어서, 상기 실리콘 복합층에서 X선 광전자 분광법으로 측정한 Ｏ1s의 밴드간 여기손실을 입은 광전자의 최상단 에너지와, Ｏ1s 광전자의 피크 에너지의 에너지 차이가 2.2eV 이상임을 특징으로 하는 적층형 광전 변환 장치.
  10. 제1항에 있어서, 상기 실리콘 복합층 중에서의 도펀트(dopant) 원자 농도가 3×1020 ~ 1.8×1021cm-3의 범위내에 있음을 특징으로 하는 적층형 광전 변환 장치.
  11. 제1항에 기재된 적층형 광전 변환 장치를 제조하기 위한 방법으로서, 플라즈마 CVD 반응실내에서 상기 실리콘 복합층의 전체 두께의 일부까지를 퇴적한 뒤에 상기 기판을 일단 대기 중으로 취출함에 의해서 상기 실리콘 복합층의 표면을 대기에 폭로시키고, 그 후에 상기 기판을 플라즈마 CVD 반응실내로 도입하여 상기 실리콘 복합층의 전체 두께의 잔부를 퇴적시킴을 특징으로 하는 적층형 광전 변환 장치의 제조 방법.
  12. 제11항에 있어서, 상기 실리콘 복합층의 전체 두께의 6할 이상이 퇴적된 후에 상기 기판을 상기 플라즈마 CVD 반응실로부터 대기중으로 취출함을 특징으로 하는 적층형 광전 변환 장치의 제조 방법.
  13. 제1항에 기재된 적층형 광전 변환 장치를 제조하기 위한 방법으로서, 상기 실리콘 복합층을 플라즈마 CVD 반응실내에서 퇴적할 때의 실리콘 원료 가스에 대한 도핑 원료 가스의 혼합비가 0.012 ~ 0.07의 범위에 있음을 특징으로 하는 적층형 광전 변환 장치의 제조 방법.
  14. 기판(102)상에 순차 적층된 제1 전극층(103), 복수의 광전 변환 유닛층(104a;104b), 및 제２ 전극층(106)이 복수의 광전 변환 셀(110)을 형성하도록 복수의 분리홈(121;122)으로 분리되고 또한 그들 셀은 복수의 접속홈(123)을 거쳐서 서로 전기적으로 직렬 접속되어 있고,
    각 상기 광전 변환 셀에서는 광입사측으로부터 차례로 일도전형층, 진성 반도체의 광전 변환층, 및 역도전형층을 포함하는 광전 변환 유닛이 복수 적층되어 있고,
    상대적으로 광 입사측에 배치된 전방의 상기 광전 변환 유닛(104a)내의 상기 역도전형층과, 그 전방 광전 변환 유닛에 인접하여 배치된 후방의 상기 광전 변환 유닛(104b)내의 상기 일도전형층 중의 적어도 한쪽이 적어도 그 일부에 실리콘 복합층(107)을 포함하고,
    상기 실리콘 복합층(107)은 20nm 이상 130nm 이하의 두께와 25원자% 이상 60원자% 이하의 산소 농도를 갖고 있고, 실리콘과 산소의 비정질 합금상 중에 실리콘 리치인 상을 포함함을 특징으로 하는 집적형 광전 변환 모듈.
  15. 제14항에 있어서, 상기 제1 전극층(103)은 복수의 제1 분리홈(121)에 의해서 상기 복수의 광전 변환 셀(110)에 대응하는 복수의 영역으로 분리되어 있고, 상기 복수의 광전 변환 유닛층(104a;104b)과 상기 제２ 전극층(106)은 복수의 제２ 분리 홈(122)에 의해서 상기 복수의 셀에 대응하는 복수의 영역으로 분리되어 있고, 서로 이웃하는 상기 셀의 상기 제1 전극과 상기 제２ 전극을 전기적으로 접속하기 위한 접속홈(123)이 상기 제1 분리홈(121)과 상기 제２ 분리홈(122)의 사이에 마련되어 있음을 특징으로 하는 집적형 광전 변환 모듈.
KR1020057007418A 2003-07-24 2004-07-15 적층형 광전 변환 장치 KR101008274B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2003279493A JP4063735B2 (ja) 2003-07-24 2003-07-24 積層型光電変換装置を含む薄膜光電変換モジュール
JPJP-P-2003-00279493 2003-07-24
JP2003367536A JP4068043B2 (ja) 2003-10-28 2003-10-28 積層型光電変換装置
JP2003367535A JP2005135986A (ja) 2003-10-28 2003-10-28 積層型光電変換装置
JPJP-P-2003-00367536 2003-10-28
JPJP-P-2003-00367535 2003-10-28
JPJP-P-2004-00091897 2004-03-26
JP2004091897A JP4025744B2 (ja) 2004-03-26 2004-03-26 積層型光電変換装置の製造方法

Publications (2)

Publication Number Publication Date
KR20060067919A KR20060067919A (ko) 2006-06-20
KR101008274B1 true KR101008274B1 (ko) 2011-01-14

Family

ID=34109006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057007418A KR101008274B1 (ko) 2003-07-24 2004-07-15 적층형 광전 변환 장치

Country Status (7)

Country Link
US (1) US7550665B2 (ko)
EP (1) EP1650811B1 (ko)
KR (1) KR101008274B1 (ko)
AU (1) AU2004259485B2 (ko)
DK (1) DK1650811T3 (ko)
ES (1) ES2405597T3 (ko)
WO (1) WO2005011001A1 (ko)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1801518B1 (en) 2004-07-30 2013-09-11 Mitsubishi Heavy Industries, Ltd. Air refrigerant type cooling apparatus and air refrigerant cold system using the same
KR100697279B1 (ko) * 2005-02-03 2007-03-20 삼성전자주식회사 수직형 광검출기를 가지는 이미지 센서 및 그 제조 방법
WO2007026480A1 (ja) * 2005-08-30 2007-03-08 Kaneka Corporation シリコン系薄膜光電変換装置、及びその製造方法
US7671271B2 (en) * 2006-03-08 2010-03-02 National Science And Technology Dev. Agency Thin film solar cell and its fabrication process
KR20080112250A (ko) * 2006-04-13 2008-12-24 시바 홀딩 인코포레이티드 광전지
JP2008010818A (ja) * 2006-06-01 2008-01-17 Sumitomo Electric Ind Ltd 基板、基板検査方法、素子および基板の製造方法
US7655542B2 (en) 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
US20080072953A1 (en) * 2006-09-27 2008-03-27 Thinsilicon Corp. Back contact device for photovoltaic cells and method of manufacturing a back contact device
US7582515B2 (en) * 2007-01-18 2009-09-01 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
US8203071B2 (en) 2007-01-18 2012-06-19 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same
JP2008181965A (ja) * 2007-01-23 2008-08-07 Sharp Corp 積層型光電変換装置及びその製造方法
US20080295882A1 (en) * 2007-05-31 2008-12-04 Thinsilicon Corporation Photovoltaic device and method of manufacturing photovoltaic devices
JP4411337B2 (ja) * 2007-06-25 2010-02-10 シャープ株式会社 積層型光電変換装置
US7875486B2 (en) 2007-07-10 2011-01-25 Applied Materials, Inc. Solar cells and methods and apparatuses for forming the same including I-layer and N-layer chamber cleaning
US20090104733A1 (en) * 2007-10-22 2009-04-23 Yong Kee Chae Microcrystalline silicon deposition for thin film solar applications
WO2009057698A1 (ja) * 2007-11-02 2009-05-07 Kaneka Corporation 薄膜光電変換装置
US7741144B2 (en) 2007-11-02 2010-06-22 Applied Materials, Inc. Plasma treatment between deposition processes
FR2924803A1 (fr) * 2007-12-11 2009-06-12 Commissariat Energie Atomique Dispositif d'analyse spectroscopique interferentielle
DE102008008726A1 (de) * 2008-02-12 2009-09-24 Schott Solar Gmbh Photovoltaisches Modul und Verfahren zu dessen Herstellung
CN101960613A (zh) * 2008-03-07 2011-01-26 国立大学法人东北大学 光电转换元件结构和太阳能电池
KR100876613B1 (ko) * 2008-05-27 2008-12-31 한국철강 주식회사 탄뎀 박막 실리콘 태양전지 및 그 제조방법
CN102113138A (zh) * 2008-08-01 2011-06-29 欧瑞康太阳Ip股份公司（特吕巴赫） 用于制作光伏电池结构的方法
US8895842B2 (en) 2008-08-29 2014-11-25 Applied Materials, Inc. High quality TCO-silicon interface contact structure for high efficiency thin film silicon solar cells
WO2010023991A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
US20100269896A1 (en) * 2008-09-11 2010-10-28 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
WO2010037102A2 (en) * 2008-09-29 2010-04-01 Thinsilicon Corporation Monolithically-integrated solar module
JP5314697B2 (ja) * 2008-10-14 2013-10-16 株式会社カネカ シリコン系薄膜太陽電池およびその製造方法
US20110259410A1 (en) * 2009-01-19 2011-10-27 Oerlikon Solar Ag, Truebbach Thin-film silicon tandem cell
TWI413267B (zh) * 2009-01-30 2013-10-21 Ulvac Inc 光電轉換裝置之製造方法、光電轉換裝置、光電轉換裝置之製造系統、及光電轉換裝置製造系統之使用方法
TWI415283B (zh) * 2009-02-18 2013-11-11 Au Optronics Corp Ｘ射線感測器及其製作方法
CN102272944B (zh) * 2009-05-06 2013-08-14 薄膜硅公司 光伏电池和提高半导体层堆叠中的光俘获的方法
EP2360742A2 (en) * 2009-06-10 2011-08-24 Suinno Solar Oy Method and means for a high power solar cell
US20110114156A1 (en) * 2009-06-10 2011-05-19 Thinsilicon Corporation Photovoltaic modules having a built-in bypass diode and methods for manufacturing photovoltaic modules having a built-in bypass diode
JP2012522404A (ja) * 2009-06-10 2012-09-20 シンシリコン・コーポレーション 光起電モジュール、及び複数半導体層スタックを有する光起電モジュールを製造する方法
KR101074290B1 (ko) * 2009-09-04 2011-10-18 한국철강 주식회사 광기전력 장치 및 광기전력 장치의 제조 방법
CN102484166B (zh) * 2009-09-07 2015-09-02 东电电子太阳能股份公司 制造光伏电池结构的方法
US20110120536A1 (en) * 2009-11-20 2011-05-26 Dapeng Wang Roughness control of a wavelength selective reflector layer for thin film solar applications
CN102656707B (zh) * 2009-12-22 2015-04-01 东电电子太阳能股份公司 薄膜硅叠层太阳能电池及其制造方法
JP2011176164A (ja) * 2010-02-25 2011-09-08 Kaneka Corp 積層型薄膜光電変換装置
JP2011199235A (ja) * 2010-02-26 2011-10-06 Sanyo Electric Co Ltd 太陽電池
KR101032270B1 (ko) * 2010-03-17 2011-05-06 한국철강 주식회사 플렉서블 또는 인플렉서블 기판을 포함하는 광기전력 장치 및 광기전력 장치의 제조 방법
KR101100111B1 (ko) * 2010-03-22 2011-12-29 한국철강 주식회사 인플렉서블 또는 플렉서블 기판을 포함하는 광기전력 장치 및 이의 제조 방법
KR101039719B1 (ko) 2010-03-26 2011-06-09 한국철강 주식회사 플렉서블 기판 또는 인플렉서블 기판을 포함하는 광기전력 장치 및 이의 제조 방법
KR101194243B1 (ko) * 2010-04-20 2012-10-29 한국철강 주식회사 탠덤형 광기전력 장치 및 이의 제조 방법
JP2011249497A (ja) * 2010-05-26 2011-12-08 Sharp Corp 積層型光電変換装置用中間層、積層型光電変換装置および積層型光電変換装置の製造方法
JP4775869B1 (ja) * 2010-05-27 2011-09-21 シャープ株式会社 光電変換装置
DE102010053382A1 (de) * 2010-12-03 2012-06-06 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer Solarzelle und eine Solarzelle
WO2012113441A1 (en) * 2011-02-21 2012-08-30 Applied Materials, Inc. Thin-film solar fabrication process, deposition method for a layer stack of a solar cell, and solar cell precursor
JP5681607B2 (ja) * 2011-03-28 2015-03-11 株式会社東芝 光電変換素子
WO2013022086A1 (ja) * 2011-08-11 2013-02-14 株式会社カネカ 積層型光電変換装置の製造方法
DE102011081655A1 (de) * 2011-08-26 2013-02-28 Robert Bosch Gmbh Dünnschicht-Solarzelle
WO2013031906A1 (ja) * 2011-09-01 2013-03-07 シャープ株式会社 光電変換装置およびその製造方法
JP2013077685A (ja) * 2011-09-30 2013-04-25 Semiconductor Energy Lab Co Ltd 光電変換装置
TWI443846B (zh) * 2011-11-01 2014-07-01 Ind Tech Res Inst 透明導電層結構
KR20130112148A (ko) * 2012-04-03 2013-10-14 엘지전자 주식회사 박막 태양 전지
EP2903032A4 (en) 2012-09-28 2016-06-08 Kaneka Corp PHOTOVOLTAIC THIN-LAYER DEVICE AND METHOD FOR THE PRODUCTION THEREOF
US10642121B2 (en) * 2017-03-02 2020-05-05 Korea Electronics Technology Institute Reflective display device for visible light and infrared camouflage and active camouflage device using the same
WO2021030236A2 (en) 2019-08-09 2021-02-18 Leading Edge Equipment Technologies, Inc. Producing a ribbon or wafer with regions of low oxygen concentration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880001794A (ko) * 1986-07-16 1988-04-26 최현택 대기오염방지 및 에너지 절약용 조성물
KR960007482A (ko) * 1994-08-18 1996-03-22 고지마 미츠노부 미세 유형의 네사 유리막으로 피복된 유리기재의 제조 방법
JP2000269528A (ja) 1999-03-15 2000-09-29 Fuji Electric Co Ltd 非単結晶太陽電池
JP2003142709A (ja) 2001-10-31 2003-05-16 Sharp Corp 積層型太陽電池およびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4377723A (en) * 1980-05-02 1983-03-22 The University Of Delaware High efficiency thin-film multiple-gap photovoltaic device
US4398054A (en) 1982-04-12 1983-08-09 Chevron Research Company Compensated amorphous silicon solar cell incorporating an insulating layer
JPS5935016A (ja) * 1982-08-18 1984-02-25 Agency Of Ind Science & Technol 含水素シリコン層の製造方法
JPS62158368A (ja) 1985-12-28 1987-07-14 Ricoh Co Ltd 光センサ
JPS62234379A (ja) * 1986-04-04 1987-10-14 Kanegafuchi Chem Ind Co Ltd 半導体装置
JPH073876B2 (ja) 1986-11-10 1995-01-18 三洋電機株式会社 光起電力装置
US4776894A (en) * 1986-08-18 1988-10-11 Sanyo Electric Co., Ltd. Photovoltaic device
US4891330A (en) * 1987-07-27 1990-01-02 Energy Conversion Devices, Inc. Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements
JPH0693519B2 (ja) * 1987-09-17 1994-11-16 株式会社富士電機総合研究所 非晶質光電変換装置
US5246506A (en) * 1991-07-16 1993-09-21 Solarex Corporation Multijunction photovoltaic device and fabrication method
JP3047666B2 (ja) 1993-03-16 2000-05-29 富士電機株式会社 シリコンオキサイド半導体膜の成膜方法
JP3248227B2 (ja) 1991-09-30 2002-01-21 富士電機株式会社 薄膜太陽電池およびその製造方法
JPH0595126A (ja) * 1991-10-01 1993-04-16 Fuji Electric Co Ltd 薄膜太陽電池およびその製造方法
JPH0715025A (ja) 1993-06-21 1995-01-17 Sanyo Electric Co Ltd 光起電力装置の製造方法
JPH11186574A (ja) * 1997-12-24 1999-07-09 Kanegafuchi Chem Ind Co Ltd シリコン系薄膜光電変換装置
JP3768672B2 (ja) 1998-02-26 2006-04-19 キヤノン株式会社 積層型光起電力素子
GB9815271D0 (en) 1998-07-14 1998-09-09 Cambridge Display Tech Ltd Particles and devices comprising particles
JP2000138384A (ja) 1998-10-30 2000-05-16 Sanyo Electric Co Ltd 非晶質半導体素子及びその製造方法
JP4032610B2 (ja) * 2000-06-16 2008-01-16 富士電機アドバンストテクノロジー株式会社 非単結晶薄膜太陽電池の製造方法
JP4110718B2 (ja) 2000-08-29 2008-07-02 富士電機アドバンストテクノロジー株式会社 多接合型薄膜太陽電池の製造方法
JP4903940B2 (ja) 2001-02-08 2012-03-28 株式会社カネカ タンデム型薄膜太陽電池の製造方法
US6632993B2 (en) * 2000-10-05 2003-10-14 Kaneka Corporation Photovoltaic module
JP2002261308A (ja) * 2001-03-01 2002-09-13 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換モジュール
JP2002170973A (ja) 2000-12-01 2002-06-14 Canon Inc 半導体素子の形成方法及び半導体素子
JP2002261305A (ja) 2001-02-28 2002-09-13 Toyota Central Res & Dev Lab Inc 薄膜多結晶シリコン太陽電池及びその製造方法
JP2003124481A (ja) * 2001-10-11 2003-04-25 Mitsubishi Heavy Ind Ltd 太陽電池
JP2003258297A (ja) 2002-02-27 2003-09-12 Shiro Sakai 窒化ガリウム系化合物半導体装置
JP4284582B2 (ja) 2002-03-04 2009-06-24 富士電機システムズ株式会社 多接合型薄膜太陽電池とその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880001794A (ko) * 1986-07-16 1988-04-26 최현택 대기오염방지 및 에너지 절약용 조성물
KR960007482A (ko) * 1994-08-18 1996-03-22 고지마 미츠노부 미세 유형의 네사 유리막으로 피복된 유리기재의 제조 방법
JP2000269528A (ja) 1999-03-15 2000-09-29 Fuji Electric Co Ltd 非単結晶太陽電池
JP2003142709A (ja) 2001-10-31 2003-05-16 Sharp Corp 積層型太陽電池およびその製造方法

Also Published As

Publication number Publication date
US7550665B2 (en) 2009-06-23
EP1650811A4 (en) 2012-07-11
KR20060067919A (ko) 2006-06-20
ES2405597T3 (es) 2013-05-31
EP1650811B1 (en) 2013-04-03
AU2004259485A1 (en) 2005-02-03
EP1650811A1 (en) 2006-04-26
US20060043517A1 (en) 2006-03-02
WO2005011001A1 (ja) 2005-02-03
AU2004259485B2 (en) 2009-04-23
DK1650811T3 (da) 2013-07-08

Similar Documents

Publication Publication Date Title
KR101008274B1 (ko) 적층형 광전 변환 장치
KR101024288B1 (ko) 실리콘계 박막 태양전지
JP4063735B2 (ja) 積層型光電変換装置を含む薄膜光電変換モジュール
EP1723682B1 (en) Thin film solar cell and manufacturing method
KR100976010B1 (ko) 실리콘계 박막 광전 변환 장치, 및 그의 제조 방법
US8698267B2 (en) Electrode and fabricating method thereof
DE102004031950A1 (de) Halbleiter/Elektroden-Kontaktstruktur und eine solche verwendendes Halbleiterbauteil
JP4068043B2 (ja) 積層型光電変換装置
US20150295099A1 (en) High work-function buffer layers for silicon-based photovoltaic devices
JP5222434B2 (ja) 薄膜光電変換装置およびその製造方法
JPWO2005109526A1 (ja) 薄膜光電変換装置
JP4886746B2 (ja) 積層型光電変換装置の製造方法
JP2008060605A (ja) 積層型光電変換装置
JP4565912B2 (ja) 多接合型半導体素子及びこれを用いた太陽電池素子
JP2005135986A (ja) 積層型光電変換装置
Li et al. Influence of boron doping amount on properties of ZnO: B films grown by LPCVD technique and its correlation to a-Si: H/μc-Si: H tandem solar cells
US20110247685A1 (en) Thin-film solar cell and method for manufacturing the same
JP4110718B2 (ja) 多接合型薄膜太陽電池の製造方法
JP5010691B2 (ja) 積層型光電変換装置
TWI466306B (zh) 具有高透光率之可撓式太陽能電池結構及其製備方法
JP2012023317A (ja) 積層型光電変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee