KR100509523B1 - 반도체장치 제작방법 - Google Patents

반도체장치 제작방법 Download PDF

Info

Publication number
KR100509523B1
KR100509523B1 KR1020020006408A KR20020006408A KR100509523B1 KR 100509523 B1 KR100509523 B1 KR 100509523B1 KR 1020020006408 A KR1020020006408 A KR 1020020006408A KR 20020006408 A KR20020006408 A KR 20020006408A KR 100509523 B1 KR100509523 B1 KR 100509523B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
laser beam
region
patterning
opening
Prior art date
Application number
KR1020020006408A
Other languages
English (en)
Inventor
구스모토나오토
야마자키순페이
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Application granted granted Critical
Publication of KR100509523B1 publication Critical patent/KR100509523B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Abstract

비정질 반도체막을 가장 좁은 부분의 폭이 100 ㎛ 이하로 되도록 에칭하여, 섬형상 반도체영역을 형성하고, 그 영역에 레이저 등의 강광을 조사함으로써 광어닐을 행하여 그 영역을 결정화시킨다. 그후, 섬형상 반도체영역의 단부부분(주변부분)중, 적어도 박막트랜지스터(TFT)의 채널을 형성할 부분 또는 게이트 전극이 교차하는 부분을 에칭하여, 비틀림(distortion)이 축적된 영역을 제거한다. 이러한 반도체영역을 사용하여 TFT를 제작한다.

Description

반도체장치 제작방법{A method of manufacturing a semiconductor device}
본 발명은 결정성 박막반도체를 사용하고 게이트 전극을 가지는 반도체장치, 예를 들어, 박막트랜지스터(TFT)를 제작하는 방법에 관한 것이다. TFT의 응용분야로서는 액티브 매트릭스형 액정표시장치가 알려져 있다. 이 표시장치는 매트릭스 형태로 배치된 수 십만개 이상의 화소들 각각에 스위칭 소자로서 TFT를 배치하여, 미세하고 고해상도의 표시를 행한다.
최근, 유리 또는 석영 기판상에 형성된 박막반도체를 사용하는 트랜지스터(박막트랜지스터(TFT))가 주목되고 있다. 수 백∼수 천 Å의 두께를 갖는 박막반도체를 유리기판 또는 석영기판의 표면에 형성하고, 이 박막반도체를 사용하여 트랜지스터(절연 게이트형 전계효과 트랜지스터)를 형성한다.
이러한 TFT중, 비정질 규소막을 사용하는 TFT와 결정성 규소막을 사용하는 TFT가 실용화되고 있다. 결정성 규소막을 사용하는 TFT가 우수한 특성을 갖기 때문에, 장래성이 기대되고 있다.
현재, 실용화되고 있는 결정성 규소 반도체를 사용한 TFT에서는, 비정질 규소막을 열어닐하는 방법, 또는 기상성장법에 의해 직접 결정성 규소막을 형성하는 방법에 의해 결정성 규소박막이 얻어지고 있다. 그러나, 공정의 저온화라는 점에서는, 레이저 등의 강광(强光)을 조사(照射)하여 비정질 규소막을 결정화시키는 광어닐법이 제안되었다(예를 들어, 일본국 공개특허공고 평4-37144호).
광어닐에 의해 결정성 규소막을 얻는 경우로서는 크게 나누어 2가지 방법이 있다. 첫번째 방법은, 형성할 소자의 형상으로 반도체박막을 에칭한 후에 광어닐을 행하는 방법이다. 두번째 방법은, 평탄한 막을 광어닐한 후에, 형성할 소자의 형상으로 그 막을 에칭하는 방법이다. 일반적으로 첫번째 방법에서는 두번째 방법보다도 양호한 특성(특히 전계효과 이동도)이 얻어지는 것으로 알려져 있다. 이것은 첫번째 방법에서는 광어닐에 의해 막이 수축되고 패턴의 중앙부에 응력이 가해지져 막의 결정성을 증가시키기 때문이라고 추정된다.
그러나, 이 경우에도 문제가 있다. 즉, 초기 특성은 양호하지만, 장시간 사용함에 따라 특성이 급격히 악화되는 문제가 있다.
종래의 방법에 의해 특성이 열화(劣化)되는 원인을 도 3에 의해 설명한다. 처음에, 도 3(A)에 나타낸 바와 같이 직사각형(32)를 갖는 비정질 규소의 섬형상 반도체영역(31)을 형성한다. 이것을 광어닐하면, 결정화에 의해 막이 약간 수축된다. 도면의 점선은 광어닐 전의 섬형상 반도체영역의 크기를 나타낸다. 이 수축과정에서, 섬형상 반도체영역(31)의 가장 바깥 부분에 비틀림(distortion)이 축적된 영역(33)이 형성된다. 이러한 영역(33)의 결정성은 그다지 높지 않다.(도 3(B))
그러한 섬형상 영역을 가로질러 게이트 전극(34)을 형성한 경우(도 3(C))에는, 그 게이트 전극에 따른 a-b 단면(도 3(D))에서 보여지는 바와 같이, 비틀림이 축적된 영역(33)이 게이트 전극(34) 및 게이트 절연막(35)의 아래에 존재하는 것으로 된다. 게이트 전극(34)에 전압을 인가하면, 영역(33)과 게이트 절연막(35)과의 계면 특성이 양호하지 않기 때문에, 전하가 트랩(trap)되어, 그 전하에 의한 기생(寄生) 채널 등에 의해 열화가 일어난다.(도 3(D))
본 발명은 이러한 특성의 열화를 감안하여 이루어진 것으로, 열화가 적은 절연 게이트형 반도체장치를 제작하는 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 실시양태는 하기 공정들을 포함한다.
(1) 비정질 반도체막을 가장 좁은 부분의 폭이 100 ㎛ 이하인 제1 형상으로 에칭하여 섬형상 반도체영역을 형성하는 공정,
(2) 상기 반도체영역을 광어닐하여 결정화시키거나 또는 그의 결정성을 증가시키는 공정,
(3) 상기 반도체영역의 단부부분(또는 주변부분)중, 적어도 반도체장치의 게이트 전극 또는 채널형성영역을 형성할 부분을 상기 단부부분으로부터 10 ㎛ 이상 에칭하여, 제2 형상을 갖는 반도체영역을 형성하는 공정.
또한, 본 발명의 제2 실시양태는 하기 공정들을 포함한다.
(1) 비정질 반도체막을 가장 좁은 부분의 폭이 100 ㎛ 이하인 제1 형상으로 에칭하여, 섬형상 반도체영역을 형성하는 공정,
(2) 상기 반도체영역을 광어닐하여 결정화시키거나 또는 그의 결정성을 증가시키는 공정,
(3) 상기 반도체영역의 단부부분(또는 주변부분)의 일부 또는 전부를 에칭하는 공정,
(4) 상기 반도체영역을 덮도록 게이트 절연막을 형성하는 공정,
(5) 상기 반도체영역의 단부부분들중 에칭된 부분을 가로질러 게이트 전극을 형성하는 공정,
(6) 상기 게이트 전극을 마스크로 하여 N형 또는 P형 불순물을 도입하거나 또는 확산시키는 공정.
본 발명의 제1 및 제2 실시양태에서, 제1 형상은 직사각형, 정다각형 및 장원형(원을 포함)중 하나이고, 일반적으로는, 바깥둘레상의 어떤 지점에서도 오목하지 않은 형상인 것이 바람직하다.
상기 구성에서, 비정질 규소막이 플라즈마 CVD법이나 감압 열 CVD법에 의해 유리기판 또는 석영기판과 같은 절연표면을 갖는 기판상에 형성된다. 광어닐에서는, KrF 엑시머 레이저(파장: 248 nm)와 XeCl 엑시머 레이저(파장: 308 nm) 등의 각종 엑시머 레이저, 및 Nd:YAG 레이저(파장: 1064 nm)와 그의 제2 고조파(파장: 532 nm) 및 제3 고조파(파장: 355 nm) 등이 사용될 수 있다. 본 발명에서는, 광원이 펄스 발진형이어도 좋고 연속 발진형이어도 좋다. 또한, 일본국 공개특허공고 평6-318701호에 개시된 바와 같이, 광어닐에서, 규소의 결정화를 조장하는 금속원소(예를 들어, Fe, Co, Ni, Pd 또는 Pt)를 이용하여 결정화를 촉진시켜도 좋다.
본 발명은, 섬형상 반도체영역을 단결정 영역 또는 단결정 영역과 동등한 영역에 형성하는 경우에 특히 효과적이다. 후에 실시예에서 설명되는 바와 같이, 단결정 영역 또는 단결정 영역과 동등한 영역은 비정질 규소막 및 결정성 규소막에 선형으로 가공된 레이저광을 주사(走査)하면서 조사(照射)하는 것에 의해 얻어질 수 있다.
단결정 영역 또는 단결정 영역과 동등한 영역은 하기 조건을 만족하는 영역으로서 정의된다.
(1) 결정입계가 실질적으로 존재하지 않는 영역.
(2) 점 결함을 중화시키기 위한 수소 또는 할로겐 원소를 1×1015∼1×1020 원자cm-3의 농도로 함유하는 영역.
(3) 탄소 또는 질소 원자를 1×1016∼5×1018 원자cm-3의 농도로 함유하는 영역.
(4) 산소 원자를 1×1017∼5×1019 원자cm-3의 농도로 함유하는 영역.
상기 원소의 농도는 2차이온질량분석법(SIMS)으로 측정된 측정치의 최소치으로서 정의된다.
본 발명에서는, 반도체장치의 특성에 큰 영향을 미치는 채널에 인접하지 않도록 채널부분만을 에칭한다. 이것은 게이트 전극을 가로지르는 부분에 이러한 영역을 남기지 않도록 에칭하는 것과 같다.
도 1은 본 발명의 기본 구성을 나타낸다. 먼저, 제1 형상으로서 긴 변(a)과 짧은 변(b)을 갖는 직사각형(12)으로 섬형상 비정질 반도체영역(11)을 다수 개(도면에서 4개)을 형성한다. 본 발명에서는, 제1 형상의 가장 좁은 부분의 폭이 100 ㎛ 이하인 것이 필요하다. 이것은, 폭이 100 ㎛ 이상인 때는, 광어닐시의 막 수축에 의한 특성 향상의 효과가 얻어지지 않기 때문이다. 따라서, b는 100 ㎛ 이하이다.(도 1(A))
다음에, 광어닐을 행한다. 그 결과, 섬형상 반도체영역이 결정화되는 동시에 약간 수축된다. 도면의 점선은 광어닐 전의 섬형상 반도체영역의 크기를 나타낸다. 새로운 섬형상 영역의 주변이 부호 14로 나타내어져 있다. 또한, 섬형상 반도체영역의 주변부분에, 수축과정에 의해 비틀림이 축적된 영역(13)이 형성될 수 있다.(도 1(B))
그후, 섬형상 반도체영역(11)의 주변부분을 에칭하여, 목적으로 하는 소자를 형성하기 위한 반도체영역(15)을 형성하고(도 1(C)), 게이트 절연막(도시되지 않음)과 게이트 전극(16)을 형성한다(도 1(D)).
비틀림이 축적된 영역(13)을 모두 제거할 필요가 없는 것을 고려하면, 도 2에 나타낸 방법이 사용될 수도 있다. 이 방법에서는, 먼저, 직사각형(22)을 갖는 비정질 반도체영역(21)을 형성하고(도 2(A)), 이것을 광어닐한다. 그 결과, 반도체영역(21)이 수축되어, 비틀림이 축적된 영역(23)이 주변부분에 형성된다.(도 2(B))
그리고, 게이트 전극을 형성할 부분의 주변부를 포함한 영역(24)을 에칭하고(도 2(C)), 게이트 절연막(도시되지 않음)과 게이트 전극(26)을 형성한다. 게이트 전극 아래의 채널(25)에는 비틀림이 축적된 영역(23)이 존재하지 않기 때문에, 도 1의 경우와 마찬가지로 열화를 감소시킬 수 있다.(도 2(D))
본 발명에서는, 광어닐시의 비정질 반도체영역의 형상(제1 형상)은 가능한한 단순한 형상이 바람직하다. 예를 들어, 직사각형, 정다각형, 및 원과 타원형을 포함한 장원형이 바람직하다. 도 4(A)에 나타낸 바와 같이 중앙부에 오목부가 있는 형상(42)을 갖는 반도체영역(41)에 광어닐을 행하면, 막의 수축시에, 중앙의 오목부가 부호 44로 나타낸 바와 같이 상하 방향(예를 들어, 소스와 드레인에 대한 방향)으로 당겨지기 때문에, 그 부분에 균열(crack) 등이 쉽게 발생한다.(도 4(B) 및 (C))
이것은, 도 4(C)에 나타낸 바와 같이(화살표는 수축방향을 나타낸다), 막의 수축이 가장 넓은 부분을 중심으로 하여 발생하기 때문이다. 따라서, 제1 형상으로서는, 오목한 부분을 갖는 형상이 아니고, 전체 영역에 볼록한 부분을 갖는 형상 또는 어떤 지점에서도 오목하지 않은 형상을 이용하는 것이 바람직하다.
따라서, 제1 형상으로서, 예를 들어, 도 1(A)에 나타낸 바와 같은 직사각형을 채용한 경우라도, 긴 변(a)과 짧은 변(b)의 비율이 매우 큰 것은 바람직하지 않다. a/b ≤ 10인 것이 바람직하다.
또한, 섬형상 반도체영역을 단결정 영역과 동등한 영역 또는 단결정 영역과 실질적으로 동등한 영역으로서 구성한 경우, 그의 결정화시에 섬형상 반도체영역의 주변부분에서 비틀림이 축적된다.
이 비틀림은 섬형상 반도체영역의 주변부분에 집중하여 존재하기 때문에, 섬형상 반도체영역 주위의 부분을 제거함으로써, 비틀림에 의한 악영향을 억제할 수 있다.
[실시예 1]
본 실시예를 도 5에 의거하여 설명한다. 도 5에는, 2개의 박막트랜지스터(TFT)의 단면도가 나타내어져 있는데, 좌측의 것은 게이트 전극에 수직(도 3(C)의 a-b선에 수직)으로 TFT를 절단한 단면이고, 우측의 것은 게이트 전극에 평행하게(도 3(C)의 a-b선을 따라) 절단한 단면이다. 또한, 위에서 본 모양은 도 1(D)를 참고하면 된다.
먼저, 유리기판(501)상에 하지막(下地膜)으로서 산화규소막(502)을 스퍼터링법 또는 플라즈마 CVD법에 의해 3000 Å의 두께로 성막하엿다. 다음에, 플라즈마 CVD법 또는 감압 열 CVD법에 의해 비정질 규소막(503)을 500 Å의 두께로 성막하고, 그 비정질 규소막(503)에 인을 도핑하여, TFT의 소스와 드레인이 되는 N형 불순물영역(504, 505)을 형성하였다.(도 5(A))
다음에, 비정질 규소막(503)을 에칭하여, 섬형상 규소영역(506, 507)을 형성하였다.(도 5(B))
다음에, KrF 엑시머 레이저광을 조사하여 규소막의 결정화를 행하였다. 이 때에는, 인이 도입된 영역(504, 505)도 동시에 결정화되고 활성화된다. 레이저의 에너지 밀도는 150∼500 mJ/cm2인 것이 바람직하다. 또한, 레이저 조사공정을 2회 이상으로 나누어, 각각 상이한 에너지의 레이저광을 조사하여도 좋다.
본 실시예에서는, 250 mJ/cm2의 에너지 밀도를 갖는 레이저광을 2∼10 펄스 조사한 후에, 450 mJ/cm2의 에너지 밀도를 갖는 레이저광을 2∼10 펄스 조사하였다. 레이저 조사시의 기판 온도는 200℃로 하였다. 레이저의 최적한 에너지 밀도는 기판온도와 비정질 규소막(503)의 막질(膜質)에 의존한다.
그 결과, 섬형상 규소영역(506, 507)의 단부부분(주변부분)에, 비틀림이 축적된 영역(508)이 형성되었다.(도 5(C))
다음에, 섬형상 규소영역(506, 507)의 단부부분(509)를 에칭하여, 새로운 섬형상 규소영역(510, 511)을 형성하였다. 이 공정에서 에칭된 부분(509)은 도면에 점선으로 나타내어져 있다.(도 5(D))
다음에, 플라즈마 CVD법에 의해, 1200 Å의 두께를 갖는 산화규소막(512)(게이트 절연막)을 형성하고, 그 위에, 두께 5000 Å의 알루미늄(0.3% 스칸듐(Sc)을 함유)막을 스퍼터링법에 의해 퇴적하고, 이것을 에칭하여 게이트 전극(513, 514)을 형성하였다.(도 5(E))
다음에, 플라즈마 CVD법에 의해, 두께 5000 Å의 산화규소막(515)(층간절연물)을 퇴적하고, 이것에 콘택트 홀을 형성하였다. 그리고, 스퍼터링법에 의해, 두께 5000 Å의 알루미늄막을 퇴적하고, 이것을 에칭하여 소스/드레인의 전극·배선(516, 517)을 형성하였다.(도 5(F))
이상의 공정에 의해 TFT가 완성되었다. 특성을 안정시키기 위해, 콘택트 홀 형성공정 후에 1기압의 수소분위기(250∼350℃)에서 어닐하는 것이 바람직하다.
[실시예2]
본 실시예를 도 6에 의거하여 설명한다. 도 5와 마찬가지로, 도 6에도, 2개의 박막트랜지스터(TFT)의 단면도가 나타내어져 있고, 좌측의 것은 게이트 전극에 수직으로 TFT를 절단한 단면이고, 우측의 것은 게이트 전극에 평행하게 TFT를 절단한 단면이다. 위에서 본 모양은 도 2(D)를 참고하면 된다.
먼저, 유리기판(601)상에 하지막으로서 산화규소막(602)을 스퍼터링법 또는 플라즈마 CVD법에 의해 3000 Å의 두께로 형성한 다음, 플라즈마 CVD법 또는 감압 열 CVD법에 의해 비정질 규소막(603)을 500 Å의 두께로 성막하였다. 그리고, 그 비정질 규소막(603)의 표면에 1∼100 ppm의 초산(酢酸) 니켈(또는 초산 코발트)를 함유하는 수용액을 도포하여 초산 니켈층(초산 코발트층)(604)을 형성하였다. 초산 니켈층(초산 코발트층)(604)은 극히 얇기 때문에, 항상 막 형태로 되어 있다고는 할 수 없다.(도 6(A))
다음에, 이것을 질소분위기에서 350∼450℃로 2시간 열어닐하여, 초산 니켈(초산 코발트)을 분해시킴과 동시에, 니켈(또는 코발트)을 비정질 규소막(603)속으로 확산시켰다. 이어서, 비정질 규소막(603)을 에칭하여, 섬형상 규소영역(605, 606)을 형성하였다.(도 6(B))
다음에, KrF 엑시머 레이저광을 조사하는 것에 의한 광어닐에 의해 규소막을 결정화시켰다. 본 실시예에서는, 200 mJ/cm2의 에너지 밀도를 갖는 레이저광을 2∼10 펄스 조사한 후에, 350 mJ/cm2의 에너지 밀도를 갖는 레이저광을 2∼10 펄스 조사하였다. 레이저 조사시의 기판 온도는 200℃로 하였다.
레이저의 최적의 에너지 밀도는 기판 온도 및 비정질 규소막의 막질 이외에, 첨가된 니켈(코발트)의 농도에도 의존한다. 본 실시예에서는, 2차이온질량분석법(SIMS)에 의한 분석결과, 1×1018∼5×1018 원자/cm3의 농도로 니켈(코발트)이 비정질 규소막에 함유되어 있는 것이 확인되었다.
이와 같이 결정화를 촉진시키는 촉매원소를 사용하여 광어닐을 행하는 방법이 일본국 공개특허공고 평6-318701호에 개시되어 있다.
그 결과, 섬형상 규소영역(605, 606)의 단부에, 비틀림이 축적된 영역(607)이 형성되었다.(도 6(C))
다음에, 섬형상 규소영역(605, 606)의 단부중, 게이트 전극이 가로지르는 부분만을 에칭하여, 새로운 섬형상 규소영역을 형성하였다. 이 공정에서 에칭된 부분(608)이 도면에서 점선으로 나타내어져 있다.(도 6(D))
그 다음, 플라즈마 CVD법에 의해 두께 1200 Å의 산화규소막(609)(게이트 절연막)을 형성하고, 그 위에, 두께 5000 Å의 다결정 규소막(1%의 인을 함유)을 감압 CVD법에 의해 퇴적하고, 이것을 에칭하여 게이트 전극(610, 611)을 형성하였다.(도 6(E))
그 다음, 이온 도핑법에 의해 게이트 전극을 마스크로 하여 규소막에 인 이온을 도입하였다. 본 실시예에서는, 도핑 가스가 수소에 의해 5%로 희석된 포스핀(PH3)이었다. 가속 전압은 60∼110 kV가 바람직하였다. 도즈량은 1×1014∼5×1015 원자/cm2이었다. 그리하여, N형 불순물영역(소스와 드레인)(612, 613)이 형성되었다.
도핑후, 450℃에서 4시간 열어닐을 행함으로써 불순물을 활성화시킬 수 있었다. 이것은 반도체영역중에 니켈(코발트)이 함유되어 있기 때문이다(일본국 공개특허공고 평6-267989호 참조).
활성화를 위한 열어닐 공정후, 레이저광 등을 조사하여 광어닐을 행하여도 좋다.
상기 공정후, 1기압의 수소분위기(250℃∼350℃)에서 어닐을 행하여, 게이트 절연막과 반도체영역의 계면의 댕글링 결합(dangling bond)을 중화시켰다.(도 6(F))
다음에, 플라즈마 CVD법에 의해, 두께 5000 Å의 산화규소막(616)(층간절연물)을 퇴적하고, 이것에 콘택트 홀을 형성하였다. 그리고, 스퍼터링법에 의해 두께 5000 Å의 알루미늄막을 퇴적하고, 이것을 에칭하여 소스/드레인의 전극·배선(614, 615)을 형성하였다.(도 6(G))
[실시예 3]
본 실시예는, 규소의 결정화를 촉진시키는 금속원소를 비정질 규소막에 도입하고, 레이저광 조사를 행하여 단결정 영역과 실질적으로 동등한 영역을 형성하고, 그 영역을 사용하여 TFT의 활성층을 구성하는 경우의 예를 나타낸다.
도 7은 본 실시예에 따른 TFT의 제작공정의 일부를 나타낸다. 먼저, 유리기판(701)상에 하지막으로서 산화규소막(702)을 플라즈마 CVD법 또는 스퍼터링법에 의해 3000 Å의 두께로 형성한 다음, 그 위에 비정질 규소막(703)을 플라즈마 CVD법 또는 감압 열 CVD법에 의해 500 Å의 두께로 형성하였다.
그리고, 기판상에 형성된 시료(試料)를 스피너(700)상에 배치하고, 이 상태에서, 그 시료에 소정의 니켈 농도로 조정된 니켈 초산염 용액을 도포하여 수막(水膜)(704)을 형성하였다. 이 상태가 도 7(A)에 나타내어져 있다. 그리고, 스피너(700)를 사용한 스핀 건조를 행하여, 불필요한 니켈 초산염 용액을 제거하였다. 그리하여, 미량의 니켈원소가 비정질 규소막의 표면에 접하여 유지된 상태가 얻어졌다.
다음에, 패터닝을 행하여 TFT의 활성층(705)을 형성하였다. 이 상태에서는, 활성층(705)이 비정질 규소막으로 구성되어 있다.(도 7(B))
이 상태에서 레이저광을 조사하여, 비정질 규소막으로 된 활성층(705)을 결정화시켰다. 사용된 레이저광은 선형 빔으로 가공된 것이다. 레이저광의 조사는 활성층(705)의 한쪽 변으로부터 반대쪽 변으로 선형 레이저광을 주사하면서 조사되도록 행한다. 레이저광으로서는, 펄스 발진 엑시머 레이저를 사용하는 것이 필요하다. 본 실시예에서는, KrF 엑시머 레이저(파장: 248 nm)를 사용하였다.
이 레이저광의 조사는 기판을 500℃의 온도로 가열하면서 행한다. 이것은 레이저광 조사에 따른 결정구조의 급격한 변화를 완화시키기 때문이다. 가열 온도는 450℃ 내지 유리기판의 변형점 이하의 온도 범위로 하는 것이 바람직하다.
선형 레이저광을 비정질 규소막에 조사한 때, 레이저광이 조사된 영역이 순간적으로 용융된다. 그리고, 선형 레이저광을 주사하면서 조사하는 것에 의해, 결정성장이 서서히 진행하여, 단결정 영역과 동등한 영역이 얻어질 수 있다.
즉, 도 7(C)에 나타낸 바와 같이, 비정질 규소막으로 구성된 활성층(705)의 한쪽 단부로부터 다른쪽 단부로 선형 레이저광(708)을 서서히 주사하면서 조사하면, 단결정 영역과 동등한 영역(707)이 레이저광 조사에 따라 성장하여, 최종적으로 활성층(705) 전체를 단결정과 동등한 상태로 할 수 있다.
그리하여, 단결정 박막과 동등한 규소 박막으로 구성된 활성층(709)이 얻어진다.(도 7(D))
단결정 영역과 동등한 영역은 하기 조건을 만족시키는 것이 요구된다.
(1) 그 영역중에, 결정입계가 실질적으로 존재하지 않는다.
(2) 그 영역중에, 점 결함을 중화시키기 위한 수소 또는 할로겐 원소를 1×1015∼1×1020 원자cm-3의 농도로 함유한다.
(3) 그 영역중에, 탄소 및 질소 원자를 1×1016∼5×1018 원자cm-3의 농도로 함유한다.
(4) 그 영역중에, 산소 원자를 1×1017∼5×1019 원자cm-3의 농도로 함유한다.
또한, 본 실시예에서 나타내는 바와 같이 규소의 결정화를 조장하는 금속원소가 사용된 경우에는, 그 막중에 해당 금속원소를 1×1016∼5×1019 원자cm-3 의 농도로 함유하는 것이 필요하다. 이것은, 상기 농도범위보다 높은 농도에서는 반도체로서의 특성이 얻어지지 않고 금속으로서의 특성이 나타나며, 상기 농도범위보다 낮은 농도에서는 규소의 결정화를 조장하는 작용이 얻어질 수 없기 때문이다.
상기 설명으로부터 알 수 있는 바와 같이, 레이저광 조사에 의해 얻어지는, 단결정 영역과 동등한 규소막 영역은 단결정 웨이퍼와 같은 일반적인 단결정과는 본질적으로 다른 것이다.
레이저광 조사에 의한 결정화시에도 막의 수축이 일어나고, 그 비틀림은 활성층(709)의 주변부분쪽으로 갈수록 크게 축적된다. 즉, 도 7(D)에서 부호 710으로 나타낸 부분에 비틀림이 집중하여 축적된다.
또한, 일반적으로 활성층의 두께는 대략 수 백 Å∼수 천 Å이다. 그 크기는 수 ㎛평방∼수 백 ㎛평방이다. 즉, 그 활성층은 매우 얇은 박막의 형상을 가지고 있다. 이러한 얇은 박막의 상태에서, 도 7(C)에 나타낸 바와 같은 결정성장이 진행하면, 그의 주변, 즉, 결정성장이 종료된 지점 부근이나 결정성장이 더 이상 진행하지 않는 영역에 비틀림이 집중하여 발생된다.
상기한 2가지 원인에 의해, 활성층 주위에 비틀림이 집중하여 존재하게 된다. 이러한 비틀림이 집중하여 있는 영역이 활성층(709)중에 존재하는 것은, 그러한 영역이 TFT의 동작에 악영향을 끼칠 수 있기 때문에 바람직하지 않다.
따라서, 본 실시예에서도, 활성층(709)의 전체 주변부분을 에칭한다. 그 결과, 도 7(E)에 나타낸 바와 같이, 단결정 영역과 실질적으로 동등한 영역으로 구성되고 응력(스트레스)의 영향이 저감된 활성층(711)이 얻어질 수 있다.(도 7(E))
활성층(711)이 얻어진 후, 도 8(A)에 나타낸 바와 같이, 활성층(711)을 덮도록 게이트 절연막(712)으로서 산화규소막을 플라즈마 CVD법에 의해 1000 Å의 두께로 성막하였다. 그리고, 인(P)을 다량으로 도핑한 다결정 규소막을 감압 열 CVD법에 의해 5000 Å의 두께로 형성하고, 이것을 패터닝하여 게이트 전극(713)을 형성하였다.(도 8(A))
다음에, 플라즈마 도핑법 또는 이온 주입법에 의해 인(P) 이온의 주입을 행하여, 소스영역(714)과 드레인영역(716)을 자기정합적으로 형성하였다. 그리고, 게이트 전극(713)을 마스크로 하여 불순물 이온(인)이 주입되지 않은 영역이 채널형성영역(715)으로서 획정(劃定)되었다.(도 8(B))
다음에, 층간절연막으로서 산화규소막(717)을 테트라에톡시실단(TEOS) 가스를 사용한 플라즈마 CVD법에 의해 7000 Å의 두께로 형성하였다. 이것에 콘택트 홀을 형성한 후, 티탄과 알루미늄의 적층막을 사용하여 소스 전극(718) 및 드레인 전극(719)을 형성하였다. 도면에는 나타내지 않았지만, 게이트 전극(713)에 대한 콘택트 전극도 동시에 형성하였다. 그리고, 최후로, 350℃의 수소분위기에서 1시간의 가열처리를 행하여, 도 8(C)에 나타낸 바와 같은 TFT를 완성하였다.
이렇게 하여 얻어진 TFT는, 활성층이 단결정과 동등한 규소막으로 구성되어 있기 때문에, 얻어진 TFT의 전기적 특성이 SOI 기술 등을 이용하여 제작된 단결정 규소막을 사용한 TFT의 것에 필적하는 것으로 될 수 있다.
[실시예 4]
본 실시예는, 실시예 3의 구성에서, 활성층을 구성하기 위해 패터닝된 비정질 규소막에 대하여 레이저광을 조사하는 방법을 변경하여 결정화가 용이하게 되도록 한 예이다.
도 9는 실시예 3에 따른 공정에서 활성층에 레이저광을 조사하는 방법을 나타낸다. 이 방법에서는, 패터닝된 비정질 규소막(901)(이 막이 후에 활성층으로 되기 때문에, 활성층이라 부르기로 한다)의 한쪽 변에 평행하게 길이방향을 갖는 선형 레이저광(900)을 조사한다. 그리고, 레이저광을 조사하면서 화살표 방향으로 주사하는 것에 의해, 활성층(901)을 단결정 영역과 동등한 영역으로 변성시킨다.
본 실시예에 따른 방법에서는, 도 10에 나타낸 바와 같이 활성층(901)의 코너 부분으로부터 결정성장이 진행하도록 선형 레이저광(900)의 주사방향을 설정한 것을 특징으로 한다. 도 10에 나타낸 레이저광 조사방법을 채용한 경우, 도 11에 나타낸 바와 같이 좁은 영역으로부터 넓은 영역쪽으로 결정성장이 진행하기 때문에, 결정성장의 진행이 쉽게 수행된다. 그리고, 도 9에 나타낸 상태에서 레이저광을 조사한 경우와 비교하여, 단결정 영역과 동등한 영역이 쉽게 형성될 수 있고, 그의 재현성도 높게 될 수 있다.
본 발명에 따르면, 광어닐에 의해 결정화된 반도체막을 사용하여 제작된 절연 게이트형 반도체장치의 열화가 감소될 수 있다. 실시예에서는, 규소 반도체를 중심으로 하여 설명하였지만, 다른 반도체, 예를 들어, 규소-게르마늄 합금 반도체, 황화아연 반도체, 및 탄화규소 반도체에서도 같은 효과가 얻어질 수 있다. 따라서, 본 발명은 공업적으로 유익한 발명이다.
도 1(A)∼(D)는 본 발명의 제작공정의 개념도(위에서 본 도면).
도 2(A)∼(D)는 본 발명의 제작공정의 개념도(위에서 본 도면).
도 3(A)∼(D)는 종래의 제작공정의 개념도(위에서 본 도면과 단면).
도 4(A)∼(C)는 광어닐시에 박막반도체에 가해지는 스트레스를 설명하는 도면.
도 5(A)∼(F)는 실시예 1에 있어서의 제작공정을 나타내는 도면.
도 6(A)∼(G)는 실시예 2에 있어서의 제작공정을 나타내는 도면.
도 7(A)∼(E) 및 도 8(A)∼(C)는 실시예 3에 있어서의 제작공정을 나타내는 도면.
도 9 및 도 10은 선형 레이저광이 활성층(섬형상 반도체영역)에 조사되는 상태를 나타내는 도면.
도 11은 선형 레이저광이 활성층(섬형상 반도체영역)에 조사된 때의 결정화 상태를 나타내는 평면도.
* 도면의 주요부분에 대한 부호의 설명
501: 유리기판 502: 산화규소막 503: 비정질 규소막
504, 505: N형 불순물영역 506, 507: 섬형상 규소영역
508: 비틀림이 축적된 영역 510, 511: 새로운 섬형상 규소영역
512: 산화규소막(게이트 절연막) 513, 514: 게이트 전극
515: 산화규소막(층간절연물) 516, 517: 소스/드레인의 전극·배선

Claims (37)

  1. 적어도 하나의 박막트랜지스터를 가지는 반도체장치를 제작하는 방법으로서,
    기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 레이저 빔을 조사(照射)하여 상기 반도체층을 결정화시키는 공정;
    결정화된 반도체층을 패터닝하여 활성층을 형성하는 공정; 및
    상기 활성층 내에 상기 박막트랜지스터의 소스 영역, 드레인 영역 및 채널 영역을 형성하는 공정을 포함하고;
    상기 레이저 빔이 연속 발진형 광원으로부터 발생된 제2 고조파 성분이고,
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 레이저 빔으로 그 반도체층을 주사(走査)하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  2. 적어도 하나의 박막트랜지스터를 가지는 반도체장치를 제작하는 방법으로서,
    기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 선형 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정;
    결정화된 반도체층을 패터닝하여 활성층을 형성하는 공정; 및
    상기 활성층 내에 상기 박막트랜지스터의 소스 영역, 드레인 영역 및 채널 영역을 형성하는 공정을 포함하고;
    상기 선형 레이저 빔이 연속 발진형 광원으로부터 발생된 제2 고조파 성분이고,
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 선형 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  3. 삭제
  4. 적어도 하나의 박막트랜지스터를 가지는 반도체장치를 제작하는 방법으로서,
    기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 선형 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정;
    결정화된 반도체층을 패터닝하여 활성층을 형성하는 공정; 및
    상기 활성층 내에 상기 박막트랜지스터의 소스 영역, 드레인 영역 및 채널 영역을 형성하는 공정을 포함하고;
    상기 선형 레이저 빔이 연속 발진형 광원으로부터 발생된 제3 고조파 성분이고,
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 선형 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  5. 적어도 하나의 박막트랜지스터를 가지는 반도체장치를 제작하는 방법으로서,
    기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에, 선형 레이저 빔의 길이방향에 대략 수직인 방향으로 상기 기판을 이동시키면서 상기 반도체층에 상기 선형 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 선형 레이저 빔이 연속 발진형 광원으로부터 발생된 제2 고조파 성분인 것을 특징으로 하는 반도체장치 제작방법.
  6. 적어도 하나의 박막트랜지스터를 가지는 반도체장치를 제작하는 방법으로서,
    기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여 상기 박막트랜지스터의 활성층을 형성하는 공정을 포함하고;
    상기 레이저 빔이 연속 발진형 광원으로부터 발생된 제2 고조파 성분인 것을 특징으로 하는 반도체장치 제작방법.
  7. 적어도 하나의 박막트랜지스터를 가지는 반도체장치를 제작하는 방법으로서,
    기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에, 선형 레이저 빔의 길이방향에 대략 수직인 방향으로 상기 기판을 이동시키면서 상기 반도체층에 상기 선형 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 선형 레이저 빔이 연속 발진형 광원으로부터 발생된 제3 고조파 성분인 것을 특징으로 하는 반도체장치 제작방법.
  8. 적어도 하나의 박막트랜지스터를 가지는 반도체장치를 제작하는 방법으로서,
    기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여 상기 박막트랜지스터의 활성층을 형성하는 공정을 포함하고;
    상기 레이저 빔이 연속 발진형 광원으로부터 발생된 제3 고조파 성분인 것을 특징으로 하는 반도체장치 제작방법.
  9. 기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 CW 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  10. 적어도 하나의 박막트랜지스터를 가지는 반도체장치를 제작하는 방법으로서,
    기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 1064 nm의 파장을 가지는 CW 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  11. 기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 532 nm의 파장을 가지는 CW 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  12. 기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 355 nm의 파장을 가지는 CW 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  13. 기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 Nd를 포함하는 CW 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  14. 기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 Nd를 포함하는 CW 레이저 빔의 제2 고조파를 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  15. 기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 Nd를 포함하는 CW 레이저 빔의 제3 고조파를 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  16. 적어도 하나의 박막트랜지스터를 가지는 반도체장치를 제작하는 방법으로서,
    기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 레이저 빔이 연속 발진형 광원으로부터 발생된 고조파 성분이고,
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  17. 적어도 하나의 박막트랜지스터를 가지는 반도체장치를 제작하는 방법으로서,
    기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 532 nm의 파장을 가지는 CW 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  18. 적어도 하나의 박막트랜지스터를 가지는 반도체장치를 제작하는 방법으로서,
    기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 355 nm의 파장을 가지는 CW 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  19. 적어도 하나의 박막트랜지스터를 가지는 반도체장치를 제작하는 방법으로서,
    기판 위에, 규소를 포함하는 반도체층을 형성하는 공정;
    규소의 결정화를 조장하는 촉매원소를 상기 반도체층에 제공하는 공정;
    상기 촉매원소가 제공된 상기 반도체층을 열어닐하는 공정;
    상기 열어닐 후에 상기 반도체층에 Nd를 포함하는 CW 레이저 빔을 조사하여 상기 반도체층을 결정화시키는 공정; 및
    결정화된 반도체층을 패터닝하여, 채널 영역을 포함하는 활성층을 형성하는 공정을 포함하고;
    상기 반도체층의 조사는, 채널 영역에서의 캐리어 흐름 방향에 평행하게 상기 레이저 빔으로 그 반도체층을 주사하는 방식으로 행해지는 것을 특징으로 하는 반도체장치 제작방법.
  20. 제 1 항에 있어서, 상기 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  21. 제 2 항에 있어서, 상기 선형 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  22. 제 4 항에 있어서, 상기 선형 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  23. 제 5 항에 있어서, 상기 선형 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  24. 제 6 항에 있어서, 상기 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  25. 제 7 항에 있어서, 상기 선형 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  26. 제 8 항에 있어서, 상기 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  27. 제 9 항에 있어서, 상기 CW 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  28. 제 10 항에 있어서, 상기 CW 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  29. 제 11 항에 있어서, 상기 CW 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  30. 제 12 항에 있어서, 상기 CW 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  31. 제 13 항에 있어서, 상기 CW 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  32. 제 14 항에 있어서, 상기 CW 레이저 빔의 제2 고조파를 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  33. 제 15 항에 있어서, 상기 CW 레이저 빔의 제3 고조파를 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  34. 제 16 항에 있어서, 상기 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  35. 제 17 항에 있어서, 상기 CW 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  36. 제 18 항에 있어서, 상기 CW 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
  37. 제 19 항에 있어서, 상기 CW 레이저 빔을 조사하기 전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.
KR1020020006408A 1995-02-21 2002-02-05 반도체장치 제작방법 KR100509523B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP05648195A JP3778456B2 (ja) 1995-02-21 1995-02-21 絶縁ゲイト型薄膜半導体装置の作製方法
JPJP-P-1995-00056481 1995-02-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020000030271A Division KR100352366B1 (ko) 1995-02-21 2000-06-02 반도체장치 제작방법

Publications (1)

Publication Number Publication Date
KR100509523B1 true KR100509523B1 (ko) 2005-08-23

Family

ID=13028297

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1019960004054A KR100318697B1 (ko) 1995-02-21 1996-02-21 절연게이트형반도체장치의제작방법
KR1020000030270A KR100348501B1 (ko) 1995-02-21 2000-06-02 반도체장치 제작방법
KR1020000030271A KR100352366B1 (ko) 1995-02-21 2000-06-02 반도체장치 제작방법
KR1020020006409A KR100402522B1 (ko) 1995-02-21 2002-02-05 반도체장치 제작방법
KR1020020006408A KR100509523B1 (ko) 1995-02-21 2002-02-05 반도체장치 제작방법

Family Applications Before (4)

Application Number Title Priority Date Filing Date
KR1019960004054A KR100318697B1 (ko) 1995-02-21 1996-02-21 절연게이트형반도체장치의제작방법
KR1020000030270A KR100348501B1 (ko) 1995-02-21 2000-06-02 반도체장치 제작방법
KR1020000030271A KR100352366B1 (ko) 1995-02-21 2000-06-02 반도체장치 제작방법
KR1020020006409A KR100402522B1 (ko) 1995-02-21 2002-02-05 반도체장치 제작방법

Country Status (3)

Country Link
US (7) US5953597A (ko)
JP (1) JP3778456B2 (ko)
KR (5) KR100318697B1 (ko)

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6544825B1 (en) * 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US6242289B1 (en) 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
JP3364081B2 (ja) * 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
TW297138B (ko) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
JP3729955B2 (ja) * 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US6759628B1 (en) * 1996-06-20 2004-07-06 Sony Corporation Laser annealing apparatus
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JPH11204434A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6821710B1 (en) 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6444390B1 (en) 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 ３次元デバイスの製造方法
JP3980159B2 (ja) * 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6482684B1 (en) 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US6555422B1 (en) * 1998-07-07 2003-04-29 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
EP1003207B1 (en) 1998-10-05 2016-09-07 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
JP4323724B2 (ja) 1999-03-05 2009-09-02 セイコーエプソン株式会社 半導体装置の製造方法
TW445545B (en) 1999-03-10 2001-07-11 Mitsubishi Electric Corp Laser heat treatment method, laser heat treatment apparatus and semiconductor device
JP4827276B2 (ja) * 1999-07-05 2011-11-30 株式会社半導体エネルギー研究所 レーザー照射装置、レーザー照射方法及び半導体装置の作製方法
US6426245B1 (en) 1999-07-09 2002-07-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP4558748B2 (ja) * 1999-08-13 2010-10-06 株式会社半導体エネルギー研究所 半導体装置の作製方法及び表示装置の作製方法
TW473783B (en) 1999-08-13 2002-01-21 Semiconductor Energy Lab Laser apparatus, laser annealing method, and manufacturing method of a semiconductor device
US6548370B1 (en) 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
JP4497596B2 (ja) 1999-09-30 2010-07-07 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4514861B2 (ja) * 1999-11-29 2010-07-28 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法および半導体装置の作製方法
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7662677B2 (en) 2000-04-28 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
JP2001320055A (ja) * 2000-05-10 2001-11-16 Sony Corp 薄膜半導体装置及びその製造方法
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6875674B2 (en) 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US6737672B2 (en) 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
SG113399A1 (en) * 2000-12-27 2005-08-29 Semiconductor Energy Lab Laser annealing method and semiconductor device fabricating method
US6770518B2 (en) * 2001-01-29 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
SG114529A1 (en) * 2001-02-23 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
SG114530A1 (en) * 2001-02-28 2005-09-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6509216B2 (en) * 2001-03-07 2003-01-21 United Microelectronics Corp. Memory structure with thin film transistor and method for fabricating the same
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6692999B2 (en) 2001-06-26 2004-02-17 Fujitsu Limited Polysilicon film forming method
TW552645B (en) * 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
US6847006B2 (en) * 2001-08-10 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Laser annealing apparatus and semiconductor device manufacturing method
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100468626C (zh) * 2001-08-30 2009-03-11 夏普株式会社 半导体器件的制造方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7112517B2 (en) 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
JP4397571B2 (ja) 2001-09-25 2010-01-13 株式会社半導体エネルギー研究所 レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
US6700096B2 (en) 2001-10-30 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
SG108878A1 (en) * 2001-10-30 2005-02-28 Semiconductor Energy Lab Laser irradiation method and laser irradiation apparatus, and method for fabricating semiconductor device
JP3980465B2 (ja) * 2001-11-09 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI289896B (en) * 2001-11-09 2007-11-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method of manufacturing a semiconductor device
TW200304175A (en) * 2001-11-12 2003-09-16 Sony Corp Laser annealing device and thin-film transistor manufacturing method
JP4084039B2 (ja) * 2001-11-19 2008-04-30 株式会社 液晶先端技術開発センター 薄膜半導体装置及びその製造方法
US7050878B2 (en) * 2001-11-22 2006-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductror fabricating apparatus
CN100508140C (zh) 2001-11-30 2009-07-01 株式会社半导体能源研究所 用于半导体器件的制造方法
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
JP3934536B2 (ja) * 2001-11-30 2007-06-20 株式会社半導体エネルギー研究所 レーザ照射装置およびレーザ照射方法、並びに半導体装置の作製方法
JP3967259B2 (ja) * 2001-12-11 2007-08-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7214573B2 (en) 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP4531330B2 (ja) * 2001-12-20 2010-08-25 株式会社半導体エネルギー研究所 レーザ光の照射方法
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4030758B2 (ja) * 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US6847050B2 (en) 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) * 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6908797B2 (en) * 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
JP2004128421A (ja) * 2002-10-07 2004-04-22 Semiconductor Energy Lab Co Ltd レーザ照射方法およびレーザ照射装置、並びに半導体装置の作製方法
US7332431B2 (en) 2002-10-17 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7160762B2 (en) * 2002-11-08 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device, and laser irradiation apparatus
JP4429586B2 (ja) * 2002-11-08 2010-03-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2004343039A (ja) * 2002-11-29 2004-12-02 Advanced Lcd Technologies Development Center Co Ltd 半導体構造物、半導体装置、これらの製造方法および製造装置
US7919726B2 (en) * 2002-11-29 2011-04-05 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP2004193201A (ja) * 2002-12-09 2004-07-08 Semiconductor Energy Lab Co Ltd レーザー照射方法
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
JP4282985B2 (ja) * 2002-12-27 2009-06-24 株式会社半導体エネルギー研究所 表示装置の作製方法
EP1468774B1 (en) * 2003-02-28 2009-04-15 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and method for manufacturing semiconductor device
JP4515034B2 (ja) 2003-02-28 2010-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7524712B2 (en) * 2003-03-07 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device and laser irradiation method and laser irradiation apparatus
US7304005B2 (en) * 2003-03-17 2007-12-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing a semiconductor device
JP4373115B2 (ja) * 2003-04-04 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7123332B2 (en) * 2003-05-12 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, electronic device having the same, and semiconductor device
US6925216B2 (en) 2003-05-30 2005-08-02 The Regents Of The University Of California Direct-patterned optical waveguides on amorphous silicon films
TWI222114B (en) * 2003-06-12 2004-10-11 Toppoly Optoelectronics Corp Method of forming a thin film transistor by a laser crystallization process
US7208395B2 (en) * 2003-06-26 2007-04-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
CN1327478C (zh) * 2004-02-03 2007-07-18 统宝光电股份有限公司 一种利用激光结晶工艺制作薄膜晶体管的方法
EP1719165A1 (en) * 2004-02-25 2006-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101132266B1 (ko) * 2004-03-26 2012-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR100635574B1 (ko) * 2004-11-17 2006-10-17 삼성에스디아이 주식회사 유기전계발광표시장치
US7381600B2 (en) * 2004-12-02 2008-06-03 The Hong Kong University Of Science And Technology Method of annealing polycrystalline silicon using solid-state laser and devices built thereon
TWI285434B (en) * 2006-03-17 2007-08-11 Ind Tech Res Inst Thin film transistor device with high symmetry
US20070243670A1 (en) * 2006-04-17 2007-10-18 Industrial Technology Research Institute Thin Film Transistor (TFT) and Method for Fabricating the Same
KR101397567B1 (ko) * 2007-01-24 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막의 결정화 방법 및 반도체장치의 제작방법
TW201001624A (en) * 2008-01-24 2010-01-01 Soligie Inc Silicon thin film transistors, systems, and methods of making same
WO2011040213A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102388723B1 (ko) 2015-08-07 2022-04-21 삼성디스플레이 주식회사 레이저 어닐링 장치 및 이를 이용한 디스플레이 장치 제조방법
KR102463885B1 (ko) 2015-10-21 2022-11-07 삼성디스플레이 주식회사 레이저 어닐링 장치 및 이를 이용한 디스플레이 장치 제조방법
JP2020004860A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282869A (ja) * 1991-03-11 1992-10-07 G T C:Kk 薄膜半導体装置の製造方法及びこれを実施するための装置
JPH05275336A (ja) * 1992-03-27 1993-10-22 Tokyo Electron Ltd 多結晶半導体薄膜の製造方法及びレーザアニール装置

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4046618A (en) 1972-12-29 1977-09-06 International Business Machines Corporation Method for preparing large single crystal thin films
US3848104A (en) 1973-04-09 1974-11-12 Avco Everett Res Lab Inc Apparatus for heat treating a surface
US4059461A (en) 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
US4328553A (en) 1976-12-07 1982-05-04 Computervision Corporation Method and apparatus for targetless wafer alignment
US4083272A (en) 1976-12-14 1978-04-11 The United States Of America As Represented By The United States Department Of Energy Omega-X micromachining system
US4160263A (en) 1978-05-15 1979-07-03 George R. Cogar Dual or multiple objective video microscope for superimposing spaced images
JPS5567132A (en) 1978-11-15 1980-05-21 Toshiba Corp Method for manufacturing semiconductor device
US4234358A (en) 1979-04-05 1980-11-18 Western Electric Company, Inc. Patterned epitaxial regrowth using overlapping pulsed irradiation
US4249960A (en) 1979-06-18 1981-02-10 Rca Corporation Laser rounding a sharp semiconductor projection
US4341569A (en) 1979-07-24 1982-07-27 Hughes Aircraft Company Semiconductor on insulator laser process
US4309225A (en) 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
US4370175A (en) 1979-12-03 1983-01-25 Bernard B. Katz Method of annealing implanted semiconductors by lasers
US4803528A (en) 1980-07-28 1989-02-07 General Electric Company Insulating film having electrically conducting portions
EP0045551B1 (fr) 1980-08-05 1984-10-31 L'Etat belge, représenté par le Secrétaire Général des Services de la Programmation de la Politique Scientifique Procédé de préparation de films polycristallins semi-conducteurs composés ou élémentaires et films ainsi obtenus
US4330363A (en) 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
EP0048514B1 (fr) 1980-09-18 1984-07-18 L'Etat belge, représenté par le Secrétaire Général des Services de la Programmation de la Politique Scientifique Procédé de cristallisation de films et films ainsi obtenus
US4409724A (en) 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
JPS5794482A (en) 1980-12-05 1982-06-11 Hitachi Ltd Pattern forming device by laser
JPS57193291A (en) 1981-05-22 1982-11-27 Hitachi Ltd Laser working device
DE3275409D1 (en) * 1981-07-21 1987-03-12 Hitachi Ltd Method of manufacturing a gas sensor
JPS5861622A (ja) * 1981-10-09 1983-04-12 Hitachi Ltd 単結晶薄膜の製造方法
US4439245A (en) 1982-01-25 1984-03-27 Rca Corporation Electromagnetic radiation annealing of semiconductor material
JPS58192381A (ja) 1982-05-06 1983-11-09 Mitsubishi Electric Corp Ｍｏｓ電界効果トランジスタの製造方法
JPS58194799A (ja) 1982-05-07 1983-11-12 Hitachi Ltd 単結晶シリコンの製造方法
JPS58197717A (ja) * 1982-05-13 1983-11-17 Toshiba Corp 半導体装置の製造方法
US4468551A (en) 1982-07-30 1984-08-28 Armco Inc. Laser treatment of electrical steel and optical scanning assembly therefor
US4545823A (en) 1983-11-14 1985-10-08 Hewlett-Packard Company Grain boundary confinement in silicon-on-insulator films
JPH0656839B2 (ja) 1984-03-28 1994-07-27 株式会社日立製作所 半導体装置の製造方法
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS60245174A (ja) 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置の作製方法
JPS60245173A (ja) 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置
JPS60245172A (ja) 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型半導体装置
US4937618A (en) 1984-10-18 1990-06-26 Canon Kabushiki Kaisha Alignment and exposure apparatus and method for manufacture of integrated circuits
JPH0715881B2 (ja) 1984-12-20 1995-02-22 ソニー株式会社 半導体薄膜の熱処理方法
JPS61198685A (ja) 1985-02-27 1986-09-03 Kanegafuchi Chem Ind Co Ltd 半導体装置の製法
US5962869A (en) 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JPH05299339A (ja) 1991-03-18 1993-11-12 Semiconductor Energy Lab Co Ltd 半導体材料およびその作製方法
JPS6240986A (ja) 1985-08-20 1987-02-21 Fuji Electric Corp Res & Dev Ltd レ−ザ−加工方法
JPH0644573B2 (ja) 1985-09-20 1994-06-08 株式会社半導体エネルギー研究所 珪素半導体装置作製方法
JPH0810668B2 (ja) 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
JPS62250629A (ja) * 1986-04-24 1987-10-31 Agency Of Ind Science & Technol 半導体装置の製造方法
US5708252A (en) 1986-09-26 1998-01-13 Semiconductor Energy Laboratory Co., Ltd. Excimer laser scanning system
US4835704A (en) 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US4764485A (en) 1987-01-05 1988-08-16 General Electric Company Method for producing via holes in polymer dielectrics
JPS63314862A (ja) 1987-06-17 1988-12-22 Nec Corp 薄膜トランジスタの製造方法
US5154808A (en) * 1987-06-26 1992-10-13 Fuji Photo Film Co., Ltd. Functional organic thin film and process for producing the same
GB8716776D0 (en) 1987-07-16 1987-11-18 Plessey Co Plc Optical sensing systems
JPH01245993A (ja) 1988-03-27 1989-10-02 Semiconductor Energy Lab Co Ltd 薄膜加工装置
JPH0242761A (ja) 1988-04-20 1990-02-13 Matsushita Electric Ind Co Ltd アクティブマトリクス基板の製造方法
JP2857900B2 (ja) 1989-12-28 1999-02-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2890630B2 (ja) 1990-03-19 1999-05-17 日本電気株式会社 レーザｃｖｄ装置
JP2700277B2 (ja) 1990-06-01 1998-01-19 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2973492B2 (ja) * 1990-08-22 1999-11-08 ソニー株式会社 半導体薄膜の結晶化方法
US5221365A (en) 1990-10-22 1993-06-22 Sanyo Electric Co., Ltd. Photovoltaic cell and method of manufacturing polycrystalline semiconductive film
KR920010885A (ko) * 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
JP3458216B2 (ja) 1991-03-15 2003-10-20 株式会社日立製作所 多結晶半導体膜の製造方法
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
JP2983684B2 (ja) 1991-05-23 1999-11-29 三洋電機株式会社 光起電力装置の製造方法
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
JPH05182923A (ja) 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
JP3466633B2 (ja) 1991-06-12 2003-11-17 ソニー株式会社 多結晶半導体層のアニール方法
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH05152333A (ja) 1991-11-26 1993-06-18 Toshiba Corp 液晶表示装置の製造方法
JPH05267771A (ja) 1992-03-19 1993-10-15 Hitachi Ltd 固体レーザ装置、及びこの固体レーザ装置を用いたレーザエッチング装置，レーザマーキング装置，血液成分測定装置、並びにレーザアニール装置
JP3201538B2 (ja) 1992-03-22 2001-08-20 株式会社松井製作所 成形機における被粉砕材還元装置
US5424244A (en) 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US5372836A (en) 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
JPH0645272A (ja) 1992-07-21 1994-02-18 Hitachi Ltd レーザアニール装置
US5576556A (en) 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
US5643801A (en) 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US5413958A (en) 1992-11-16 1995-05-09 Tokyo Electron Limited Method for manufacturing a liquid crystal display substrate
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
TW425637B (en) * 1993-01-18 2001-03-11 Semiconductor Energy Lab Method of fabricating mis semiconductor device
JPH06232069A (ja) 1993-02-04 1994-08-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
DE69428387T2 (de) * 1993-02-15 2002-07-04 Semiconductor Energy Lab Herstellungsverfahren für eine kristallisierte Halbleiterschicht
US5721191A (en) * 1993-02-18 1998-02-24 Sandoz Ltd. Synergistic herbicidal compositions of dimethenamid and sulfonylureas
US6413805B1 (en) * 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
TW241377B (ko) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3359691B2 (ja) 1993-03-12 2002-12-24 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR100255689B1 (ko) 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
JPH076960A (ja) * 1993-06-16 1995-01-10 Fuji Electric Co Ltd 多結晶半導体薄膜の生成方法
US5589406A (en) 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
US5477073A (en) 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
JPH0766420A (ja) * 1993-08-31 1995-03-10 Matsushita Electric Ind Co Ltd 薄膜の加工方法
JPH07142743A (ja) * 1993-09-22 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
JPH07335904A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜半導体集積回路
US5416119A (en) * 1993-10-25 1995-05-16 G. D. Searle & Co. Alkylaminoalkyl-terminated sulfide/sulfonyl-containing cycloalkyl-alanine amino-diol compounds for treatment of hypertension
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
TW272319B (ko) 1993-12-20 1996-03-11 Sharp Kk
JP3254072B2 (ja) 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5448582A (en) 1994-03-18 1995-09-05 Brown University Research Foundation Optical sources having a strongly scattering gain medium providing laser-like action
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5756364A (en) 1994-11-29 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Laser processing method of semiconductor device using a catalyst
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04282869A (ja) * 1991-03-11 1992-10-07 G T C:Kk 薄膜半導体装置の製造方法及びこれを実施するための装置
JPH05275336A (ja) * 1992-03-27 1993-10-22 Tokyo Electron Ltd 多結晶半導体薄膜の製造方法及びレーザアニール装置

Also Published As

Publication number Publication date
US6921686B2 (en) 2005-07-26
US5953597A (en) 1999-09-14
KR100402522B1 (ko) 2003-10-22
US6265745B1 (en) 2001-07-24
US20020014623A1 (en) 2002-02-07
KR100352366B1 (ko) 2002-09-11
JP3778456B2 (ja) 2006-05-24
US20010045563A1 (en) 2001-11-29
US6709905B2 (en) 2004-03-23
US20020017649A1 (en) 2002-02-14
US20060141688A1 (en) 2006-06-29
US6204099B1 (en) 2001-03-20
US7045403B2 (en) 2006-05-16
KR100348501B1 (ko) 2002-08-13
JPH08228006A (ja) 1996-09-03
US7615423B2 (en) 2009-11-10
KR100318697B1 (ko) 2002-04-22

Similar Documents

Publication Publication Date Title
KR100509523B1 (ko) 반도체장치 제작방법
JP3539821B2 (ja) 半導体装置の作製方法
US7354811B2 (en) Semiconductor device and process for fabricating the same
KR100291974B1 (ko) 반도체장치 및 그제조방법
KR0165140B1 (ko) 반도체장치 제조방법 및 기판처리방법
KR100426210B1 (ko) 실리콘 박막 결정화 방법
US7186601B2 (en) Method of fabricating a semiconductor device utilizing a catalyst material solution
KR20040066111A (ko) 박막반도체장치 및 그 제조방법
KR100282233B1 (ko) 박막트랜지스터 및 그 제조방법
JP3630593B2 (ja) 半導体装置、半導体装置の作製方法、及び液晶表示装置
JP3857085B2 (ja) 薄膜トランジスタ及びその作製方法
JP3842083B2 (ja) 薄膜トランジスタ及びその作製方法並びに表示装置
JP3767727B2 (ja) 半導体装置の作製方法
JP3842072B2 (ja) 薄膜トランジスタの作製方法
JP3842082B2 (ja) 薄膜トランジスタ及びその作製方法
JP3512550B2 (ja) 半導体装置の作製方法
JP3488361B2 (ja) 半導体装置の作製方法
JP2001244471A (ja) 薄膜トランジスタ
JP3207813B2 (ja) 薄膜トランジスタの作製方法
JP2001237431A (ja) 薄膜トランジスタ
JP2001237432A (ja) 薄膜トランジスタの作製方法
JP2001230422A (ja) 薄膜トランジスタの作製方法
JPH09289326A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030729

Effective date: 20050526

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120719

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee