JPH0632226B2 - メモリの消去法およびプログラミング法 - Google Patents

メモリの消去法およびプログラミング法

Info

Publication number
JPH0632226B2
JPH0632226B2 JP3639489A JP3639489A JPH0632226B2 JP H0632226 B2 JPH0632226 B2 JP H0632226B2 JP 3639489 A JP3639489 A JP 3639489A JP 3639489 A JP3639489 A JP 3639489A JP H0632226 B2 JPH0632226 B2 JP H0632226B2
Authority
JP
Japan
Prior art keywords
erase
memory cells
command
programming
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3639489A
Other languages
English (en)
Other versions
JPH0210596A (ja
Inventor
ジエリイ・エイ・クライフエルス
アラン・ベーカー
ジヨージ・ヘクストラ
ヴアージル・ナイルス・キネツト
ステイーヴン・ウエルズ
マーク・ウインストン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JPH0210596A publication Critical patent/JPH0210596A/ja
Publication of JPH0632226B2 publication Critical patent/JPH0632226B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Read Only Memory (AREA)
  • Memory System (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Infusion, Injection, And Reservoir Apparatuses (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、金属酸化物半導体（MOS）より成り電気的に
プログラム可能消去可能読取り専用記憶装置（EEPROM）
の分野及びフローテイングゲートを有するプログラム可
能読取り専用記憶装置（EPROM）に関する。
〔従来の技術及び発明が解決しようとする課題〕
最も一般的に使用されているEPROMセルは絶縁体により
完全に包囲された電気的フローテイングゲートを有し、
このフローテイングゲートは、通常、シリコン基板に形
成されるソース領域とドレイン領域との間に配設され
る。初期のEPROMセルでは、米国特許第3,660,819号に記
載されるデバイスのように、電荷は電子なだれ注入によ
り絶縁体に注入されていた。後期のEPROMは、米国特許
第4,142,926号，第4,114,255号及び第4,412,310号に記
載されるように、フローテイングゲートの帯電にチヤネ
ル注入を利用した。このようなEPROMの消去は、アレイ
に紫外線を照射することにより行なわれる。
消去可能EPROM（EEPROM）も市販されており、電荷のフ
ローテイングゲートへの印加、フローテイングゲートか
らの除去を、基板上に形成された薄い酸化物領域に電荷
を通過させることによつて行なう構成（米国特許第4,20
3,158号を参照）もあり、上部電極を介して電荷を除去
する構成（米国特許第4,099,196号を参照）もある。
このようなEEPROMセルでは、EPROMセルほど基板の面積
が縮小されない。セルをより高密度にすることによりメ
モリアレイのサイズを縮小するための様々な方法が実現
されている。その方法の１つは米国特許第4,432,075号
に記載されている。また、米国特許第4,266,285号に
は、EEPROMをアレイとして配列し、メモリアレイにおい
て実行すべき様々な機能を選択することが記憶されてい
る。
EPROMは消去とプログラミングの２つの目的のために、
プリント回路板から取除かれることが最も多い。セルの
プログラミングには特別のプログラミング装置が使用さ
れる。この装置は、さらに、セルが適正に消去され且つ
プログラミングされたことを検査する。プログラミング
中、電子がフローテイングゲートへ移動されるので、セ
ルの導電性が低下する。このEPROMデバイスの動作も良
く知られている。
EEPROMは、通常、メモリからデータを読取るために使用
されるのと同じ回路（たとえば、プリント回路板）に取
付けられている間にプログラミングされ、消去されると
いう点で、EPROMでは異なる。すなわち、特殊なプログ
ラミング装置は使用されない。場合によつては、プログ
ラミングが適正に実行されたことを検査するために「オ
ンチツプ」回路を使用する。米国特許第4,460,982号に
は、プログラミングと消去の双方を実行する手段を構成
するインテリジエントEEPROMが記載されている。
さらに最近になつて、消去可能EPROM／EEPROMの新種が
現われたが、このデバイスは「フラツシユ」EPROM又はE
EPROMと呼ばれることもある。このフラツシユメモリに
おいては、アレイ全体が同時に電気的に消去される。セ
ル自体はセルごとに単一のデバイスのみを使用する。こ
のようなセルは前記の同時係属出願，出願番号892,446
に記載されている。これに関連する別の構成は、IEEE J
ournal of Solid-State Circuits,Vol.SC-22,No.4(1987
年４月)に記載されたマスオカ他による論文「A 256-Kbit
Flash E2PROM Using Triple-Polysilicon Technology」
にも見られる。本発明はこれらのセルの使用を目指すも
のである。
電気的に消去するフラツシユメモリデバイスは別の問
題、特に過剰消去の問題を生じさせる。余りに多くの電
荷が除去されてしまうので、デバイスは「空乏に似た」
状態となる。消去後、フローテイングゲートは消去され
たが、さほど正に帯電されていないことを検査するため
に、セルの試験が必要になるであろう。
フラツシユメモリで回路内消去を利用すると、別の問題
が生じる。すなわち、フラツシユメモリの消去とプログ
ラミングを実行するために、新たな信号／指令線を追加
する必要がある。通常、追加される線路にはメモリチツ
プ上で対応するピンが追加される必要があるが、新たに
回路，回路板，システム等を設計する場合には問題とは
ならない。しかしながら、既存のEPROM／EEPROMの代わ
りにフラツシユメモリを使用するときは、ピン同志の互
換性が不可欠な条件となる。消去及びプログラミングの
ための補助制御線が必要であるため、消去及び再プログ
ラミングを可能にするフラツシユメモリデバイスの内部
で何らかのアーキテクチヤの変更を行なわない限り、ピ
ン同志の互換性を直接得ることはできない。
〔問題点を解決するための手段〕
本発明は、データポートを介してフラツシユメモリデバ
イスをプログラミングし且つ消去する指令ポートアーキ
テクチヤを提供する。回路内で消去，プログラミング及
び消去／プログラム検査を実行するために、メモリと同
一の半導体チツプに回路手段が組込まれる。指令サポー
トコントローラは、関連するプロセツサに結合されるデ
ータ線から命令を受入れるように結合される。指令ポー
トコントローラに書込まれた命令は、メモリの消去及び
プログラミングを実行するため、並びに消去動作及びプ
ログラム動作が実行された後に内容を検査するための制
御信号を発生するのに必要な指令を供給する。
指令ポートは指令ポートコントローラと、プログラミン
グデータを受入れるためにデータバスに結合されるデー
タレジスタと、プログラミング中及び検査中にアドレス
情報を受入れるためにアドレスバスに結合されるアドレ
スレジスタとから構成される。指令ポートコントローラ
は、マイクロプロセツサから指令命令を受取るためにデ
ータバスに結合される指令レジスタ及び状態レジスタ
と、必要なタイミングを発生するクロツク発生器と、指
令レジスタ及び状態レジスタに入力された命令を復号す
る状態デコーダとから構成される。
さらに、指令ポートコントローラは、メモリの消去及び
プログラミングを実行するための消去アルゴリズム及び
プログラミングアルゴリズムを提供する。消去アルゴリ
ズムはフラツシユメモリセルを消去するために必要な電
圧を供給し、次に、メモリが消去されたことを検査確認
する。消去サイクルは監視され、消去が完了するまで増
分されてゆく所定のパルス幅を有する消去パルスごとに
繰返される。しかしながら、最大パルスカウントに達し
ても、メモリの完全な消去が行なわれていない場合に誤
りが検出される。
同様にして、メモリのプログラミング中、アルゴリズム
はメモリの各記憶場所のプログラミングを実行し、プロ
グラミング後はその内容を検査確認する。プログラミン
グサイクルは監視され、プログラミングが完了するまで
所定のパルス幅を有するプログラミングパルスごとに繰
返される。しかしながら、所定の最大パルスカウントの
後もプログラミングを完了することができなければ、プ
ログラミングの誤りが記される。
〔実施例〕
以下、添付の図面を参照して本発明を詳細に説明する。
プログラムのマイクロプロセツサ制御，消去，プログラ
ム検査，消去検査確認及び読取りのモードをフラツシユ
メモリを使用して実行する指令ポートアーキテクチヤに
ついて説明する。以下の説明においては、本発明を完全
に理解するために、特定の回路構成，構成要素等の特定
の詳細な事項が数多く記載されるが、それらの特定の詳
細を含まずに本発明を実施して良いことは当業者には自
明であろう。その他の点については、本発明を不必要に
不明瞭にしないため、周知のプロセス，アーキテクチヤ
及び回路を詳細には説明しなかつた。
本発明の好ましい実施例は、フラツシユEPROMとも呼ば
れる特定の二極単一トランジスタ形の電気的に消去可能
プログラム可能フラツシユメモリと関連して使用され
る。これは、マイクロプロセツサ制御の下で再プログラ
ミング能力を得るために最適化された高密度不輝発性フ
ラツシユメモリである。この特定のフラツシユEPROM
は、一辺192milの正方形ダイ上に製造される６μｍ×６
μｍのセルを有する32,768×８ビットを提供する最新形
の1.5μｍの相補形金属酸化物半導体(COMS)技術を利用
している。以下では特定の256ＫビツトフラツシユEPROM
について説明するが、その他のメモリサイズ及び別のメ
モリ技術を本発明に適用できることを了解すべきであ
る。
本発明の不揮発性フラツシユEPROMはEPROM技術に基づく
ものである。メモリセルはEPROMと同等のプログラミン
グメカニズムを使用するが、電気的に消去することがで
きる。フラツシュメモリの電気的消去は、単一トランジ
スタフローテイングポリシリコンゲートセルの下方にト
ンネル効果用の高品質の酸化物を使用することにより可
能となる。フラツシユセルは消去時とプログラム時に１
２ボルトの電力供給を必要とする。消去メカニズムは、
フローテイングゲートからセルのソース接合部へ電子を
移動させるためにフアウラー・ノルトハイムトンネリン
グを利用する。プログラミングは、熱い電子をセルのド
レイン接合部からフローテイングゲートに注入する標準
的なEPROM方式によつて実行される、本発明で使用され
るフラツシュEPROMセルは本願の「従来の技術」の項で
引用した先行技術の参考文献の中に記載されている。
特殊な回路を使用しなければ、フラツシュEPROMと技術
のメモリデバイスとの間にピンの直接の互換性を成立さ
せることは不可能である。フラツシュメモリと従来のEP
ROMデバイスとの間のピンの互換性を維持するために、
本発明は、回路内消去及び回路内プログラミングを可能
にする特殊な指令ポートアーキテクチヤを提供する。本
発明の指令ポートアーキテクチヤはプログラムのマイク
ロプロセツサ制御，消去，プログラム／消去検査確認及
び読取りのモードを実行させることができると共に、従
来のEPROM／EEPROMとのピンの互換性を維持する。この
特殊なアーキテクチヤは、フラツシュメモリが組込まれ
ている半導体チツプに含まれる回路の中で実現される。
第１図に関して説明する。第１図には、本発明のフラツ
シュEPROM半導体デバイス１０が示されている。アドレ
スバス１２はアドレスビツトA0〜A14をアドレスラツチ
１３に結合する。アドレスバス１２に１つのアドレスを
供給するために１５のビツトが使用されるが、アドレス
ビツトの実際の数は任意である。アドレスラツチ１３は
Ｘデコーダ１４及Ｙデコーダ１５に結合される。Ｘデコ
ーダ１４はメモリアレイ１１に結合され、Ｙデコーダ１
５はＹゲーテイング回路１６に結合される。好ましい実
施例のメモリアレイ１１は256Ｋビツトのセルアレイ構
造であり、Ｘデコーダ１４はメモリアレイ１１のＸ−Ｙ
マトリクスのＸ（行）アドレツシングをアクセスするた
めに復号を実行し、Ｙデコーダ１５はＸ−Ｙマトリクス
のＹ（列）アドレツシングのために復号を実行する。メ
モリアレイ１１の構成及びＸデコーダ１４と、Ｙデコー
ダ１５と、列ゲーテイング回路１６とを使用することに
よるそのようなアレイのアクセスは従来のEPROM技術に
おいては良く知られている。
データは８ビツト双方向データバス２０によりEPROMデ
バイス１０に結合されるが、この場合も、データバス２
０のビツト数は回路構成に応じて任意に選択される。デ
ータバス２０は入出力（Ｉ／Ｏ）バツフア２１に結合さ
れ、メモリアレイ１１に入力されるべきデータはバス23
aからデータラツチ２２を介して結合される。逆に、メ
モリアレイ１１からデータバス２０へ出力されるべきデ
ータはバス23bからセンス回路101を介してＩ／Ｏバツフ
ア２１に結合された後、データバス２０に出力される。
入力データはバス23aを介して指令ポートコントローラ
３０にも結合される。指令ポートコントローラ３０は外
部信号▲▼及び▲▼をさらに受取り、アドレス
ラツチ１３と、データラツチ２２と、消去電圧発生器２
４と、プログラム電圧発生器２５と、消去／プログラム
検査発生器２６とに制御信号を供給する。外部信号▲
▼及び▲▼はチツプ／出力イネーブル論理回路２
７に結合される。これらのデータ信号，アドレス信号及
び制御信号は、半導体メモリと組合せて通常使用される
ようなマイクロプロセツサから発生される。
供給電圧VCC及びその戻り電圧VSSはEPROMデバイス１０
に結合され、また、指令ポートコントローラ３０が読取
り、消去又はプログラムの機能を選択するためにイネー
ブルされたか否かを決定する電圧値を有するプログラミ
ング電圧VPPもデバイス１０に結合される。VPPは指令ポ
ートコントローラ３０と、消去電圧発生器２４と、プロ
グラム電圧発生器２５と、消去／プログラム検査発生器
２６とに結合される。これらの電圧の発生は本発明の実
施とは無関係である。
チツプ／出力イネーブル論路回路２７はＩ／Ｏバツフア
２１に結合される。この回路２７はＩ／Ｏバツフア２１
に制御信号を供給する。消去電圧発生器２４は、メモリ
アレイ１１を同時に消去するために必要な電圧を供給す
るためにメモリアレイ１１に結合される。プログラム電
圧発生器２５の出力端子は、消去／プログラム検査機能
（確認）が選択された場合にメモリアレイ１１に検査電
圧を供給するために消去／プログラム検査発生器２６の
プログラム機能出力端子がＸデコーダ１４に結合された
ときに、メモリアレイ１１にプログラム電圧を供給する
ようにＸデコーダ１４及びデコーダ１５に結合される。
メモリアレイ１１の消去とプログラミングを回路内で実
行するために、好ましい実施例のEPROMデバイス１０
は、デバイス１０に結合されたプロセツサからデータバ
ス２０を介してそのような指令を受取るように構成され
る。EPROMデバイス１０を選択すべき場合は常にチツプ
イネーブル信号▲▼はローになり、デバイス１０は
データバス２０を介してモード命令を受取るように準備
される。命令はＩ／Ｏバツフア２１を介して指令ポート
コントローラ３０に達する。指令ポートコントローラ３
０は、プログラム，プログラム検査，消去，消去検査
（確認），読取り及びシグナチユア読取り（メモリアレ
イ１１を適切な外部機器プロトコルに整合させるための
特殊な読取り機能）の６つの命令を含む２ｎ種類（ｎは
データビツト数である）命令の１つをデータバス２０か
ら受取る。どの命令語が受取られるかに応じて、指令ポ
ートコントローラ３０は適切な対応動作を実行させるた
めの制御信号を発生する。特定の命令が指令ポートコン
トローラ３０に入力された後、書込みイネーブル信号▲
▼，チツプイネーブル信号▲▼及び出力イネー
ブル信号▲▼は、EPROMデバイス１０の様々なユニ
ツトを適正に動作させるために、指令ポートコントロー
ラ３０及びチツプ／出力イネーブル論理回路２７からの
様々な信号の発生を制御する。
好ましい実施例においては、指令ポートコントローラ３
０は、VPPが直流１２ボルトの適切な電圧値にあるとき
に動作される。これに対し、指令ポートコントローラ３
０を非動作状態とすることが望まれる場合には、VPPの
値が１２ボルトから約５ボルトに変化することによつて
指令ポートコントローラ３０の動作は停止する。VPPが
５ボルトに変化するたびに、指令ポートコントローラ３
０は非動作状態となるので、指令ポートコントローラ３
０に向かつているデータバス２０にアレイ命令は無視さ
れる。VPPが５ボルトになり、指令ポートコントローラ
３０が非動作状態になつたとき、EPROMデバイス１０は
常に読取りモードのみで機能する。この指令ポートコン
トローラ３０の非動作方式は、EPROMデバイス１０を12V
の電圧が存在しない従来のEPROM（又は読取り動作のみ
に利用されているEEPROM）に直接代わるものとして使用
する場合には、好ましい実施例のデバイス１０のチツプ
に設けられた。このような従来のEPROMでは、VPPは通常
５ボルトであるので、EPROMデバイス１０を従来のEPROM
に直接代わるものとして使用すると、デバイス１０は読
取りモードでのみ動作することになる。このコントロー
ル非動作方式は、さらに、VPPが５ボルトになつたとき
のメモリの消去又はプログラムという不測の事態を完全
に防止する。
第２図に関して説明する。第２図は、好ましい実施例の
指令ポートコントローラ３０を概略的に示すブロック線
図である。チツプイネーブル信号▲▼は制御論理３
１と、アドレスクロツク発生器３２とに結合される。書
込みイネーブル信号▲▼は制御論理３１に入力とし
て結合される。制御論理３１は、チツプイネーブル信号
▲▼がEPROMデバイス１０を動作させた場合にの
み、書込みイネーブル信号▲▼をアドレスクロツク
発生器３２，状態クロツク発生器３３及び指令／データ
クロツク発生器３４に結合させる。状態クロツク発生器
３３の出力と、データバス23aのデータとは状態レジス
タ３５に結合され、状態レジスタ３５の出力は状態デコ
ーダ３６と、指令クロツク発生器34aとに結合される。
指令クロツク発生器34aの出力は指令レジスタ３７に結
合される。指令レジスタ３７はデータバス23aからのデ
ータも受取り、指令レジスタ３７の出力は状態デコーダ
３６に結合される。アドレスクロツク発生器３２の出力
は第１図のアドレスラツチ１３にストローブを供給し、
データクロツク発生器34bは第１図のデータラツチ２２
にストローブを提供する。状態デコーダ３６の出力は制
御アドレスクロツク発生器３２と、状態レジスタ３５と
に戻される。状態デコーダ３６の別の出口は、第１図に
示される消去電圧発生器２４，プログラム電圧発生器２
５及び消去／プログラム検査発生器２６に供給される。
状態レジスタ３５は指令クロツク発生器34aに帰還信号
を供給するが、指令レジスタ３７はそのような帰還機能
を有していない。
機能は、信号▲▼及び▲▼により制御される書
込みサイクルにおいて、データバス23aを介して選択さ
れる。アドレスラツチ１３の内容は▲▼の立下がり
端で更新される。信号▲▼の立上がり端は命令を状
態レジスタ３５と、指令レジスタ３７又はデータラツチ
２２のいずれか一方とにロードさせる。状態デコーダ３
６は新たな内部モードを復号して、対応する制御信号を
供給することにより適切な動作を開始させる。状態デコ
ーダ３６から消去電圧発生器２４，プログラム電圧発生
器２５及び消去／プログラム検査発生器２６のそれぞれ
に至る制御信号線の信号は、第１図に示すように、これ
らの発生器にVPP電圧をＸデコーダ１４及びＹデコーダ
１５又はメモリアレイ１１に供給させる。VPPから取出
された検査電圧は、プログラム検査及び消去検査（確
認）の間に、プログラムとして消去の限界を保証するた
めに、Ｘデコーダを介して語線に印加される。
次に、EPROMデバイス１０と関連する様々な信号のタイ
ミングシーケンスを示す第３図，第４図及び第５図を参
照して説明する。第３図は読取り機能を示し、この場
合、出力イネーブル信号▲▼がチツプ／出力イネー
ブル論路回路２７を動作させたときにメモリアレイ１１
がアドレスされ、メモリアレイ１１からデータが読取ら
れる。論理回路２７は、その後、Ｉ／Ｏバツフア２１の
出力機能を動作させる。
第４図は、消去動作のタイミングサイクルを示す。消去
は、第１の書込みサイクル４０における指令レジスタ３
７及び状態レジスタ３５への消去コードの書込みと、第
２の書込みサイクル４１における状態レジスタ３５への
消去確認コードの書込みとから成る２回書込みシーケン
スにより実行される。消去確認コードは、信号▲▼
の第２の書込みサイクル４１の立上がり端で消去を開始
させる。状態デコーダ３６は消去電圧発生器２４に対す
る指令を開始し、そこで、消去電圧発生器２４はメモリ
アレイ１１の全てのアレイセルのソースに１２ボルト(V
PP)を接続する高電圧スイツチをトリガすると共に、全
ての語線を接地する。フアウラー・ノルトハイムトンネ
リングによつて、メモリアレイ１１の全てのセルは同時
に消去される。書込みサイクル４２において状態レジス
タ３５及び指令レジスタ３７に消去検査コードが書込ま
れると、消去は終了し、検査すべきバイトのアドレスが
ラツチされ、内部消去限界電圧がセツトアツプされる。
ここで、マイクロプロセツサは、時点４３で信号▲
▼がローになつたとき、標準読取りタイミングを使用し
たアクセスされたアドレスからメモリの出力をアクセス
することができる。その後、全てのアドレスについて検
査手順が繰返される。
プログラミングは第５図に示す方式により実行される。
書込みイネーブル信号▲▼の第１のサイクル４５に
おいて状態レジスタ３５及び指令レジスタ３７にプログ
ラム指令が入力される。第２の▼サイクル４６はア
ドレスラツチ１３及びデータラツチ２２をロードする。
第２の▼サイクル４６の立上がり端は、状態デコー
ダ３６にプログラム電圧発生器２５に対し制御信号を発
生させることにより、プログラミングを開始する。次
に、プログラム電圧発生器２５はメモリアレイ１１のア
ドレスされたセルのゲート及びドレインに高電圧VPPを
印加する。第３の▼サイクル４７で状態レジスタ３
５及び指令レジスタ３７にプログラミング検査指令を書
込むことにより、プログラミングは終了し、新たにプロ
グラムされたバイトに検査するために内部限界電圧が設
定される。この場合も、▲▼が時点４８でローにな
つたとき、アドレスされたバイトを標準マイクロプロセ
ツサ読取りタイミングを使用してアクセスすることがで
きる。
次に、第６図に関して説明する。第６図は、指令ポート
コントローラ３０により利用される消去アルゴリズムを
示すフローチヤートである。初期設定段階の間、VPPが
印加され、全てのバイトは特定の値、この場合はＯＯＨ
にプログラムされ（事前条件付け）、カウンタは所定の
初期設定値にプリセツトされる。次に、消去セツトアツ
プ指令が書込まれ、続いて、消去指令が書込まれる（第
４図のタイミング図を参照）、消去が実行される時間切
れ期間中、消去検査指令が書込まれ、続いて別の所定の
時間切れ期間（この場合６μsec）が始まる。
次に、メモリからデータが読取られ、データが消去され
たか否かを判定するためにデータの検査が実行される。
データが消去されていなければ、データを消去するため
のパルス幅が所定の幅だけ増分され、ＴＥＷカウンタに
記憶され、最大限界値に関して検査される（CUMATEW計
算及びＴＥＷ計算は第６図に示されている）。好ましい
実施例においては、パルス幅は１０秒の累積消去時間に
わたり最大限界値に増分される。増分後、そのたびに、
シーケンスは書込み，消去セツトアツプ指令と、書込
み，消去指令とを経て再び繰返される。しかしながら、
所定のパルスカウント（この実施例では６４の値が設定
されている）の後もデータが消去されていなければ、そ
のメモリセルについては消去を実行できないことを意味
する誤りが記される。データが読取られ、消去されたこ
とがわかるたびに、アドレスが増分され、最終アドレス
が検査されるまで消去検査シーケンスが繰返される。最
終アドレスが検査された場合、読取り動作に対して指令
レジスタ及び状態レジスタをリセツトするために、それ
らのレジスタに読取り指令が書込まれ、消去サイクルは
終了する。バイトが消去されたものとして検査されるこ
とがなければ、パルス幅ＴＥＷは増分され、消去シーケ
ンスは繰返される。また、消去され、検査された最後の
バイトから検査の循環を開始することによつても消去効
率が達成される。
次に、プログラミングアルゴリズムのフローチヤートを
示す第７図に関して説明する。プログラミングサイクル
は、VPPを印加し、パルスカウンタを初期設定すること
により開始される。次に、プログラムセツトアツプ指令
が指令レジスタ及び状態レジスタに書込まれ、続く第２
の書込みサイクルで、アドレス及びデータをラツチする
（第５図のタイミング図を参照）。プログラミングが実
行される所定の時間切れ期間の後、プログラム検査指令
が書込まれる。さらに所定の時間切れ期間（この実施例
では６４μsec）の後に、プログラムされたデータを検
査するためにデータはメモリから読取られる。書込まれ
たデータがメモリから読取られたデータに対応していな
ければ、プログラミング時間を延長するためにパルスカ
ウントが増分され、書込みシーケンスと読取りシーケン
スが繰返される。この実施例においては、１００μsec
のパルスを２５の最大パルスカウントまで繰返すことに
より、プログラミング時間は延長される。パルスカウン
トの増分のたびに、所定の値、この場合は２５に達する
まで、プログラミング期間の持続時間は増加され、２５
に達した時点で誤りが検出される。読取られたデータが
正確であると検査されると、アドレスは増分され、その
他のアドレスのそれぞれからデータを書込み且つ読取る
ためにシーケンスが繰返される。最後のアドレスに達し
たときに、読取り動作に対して状態レジスタ及び指令レ
ジスタをリセツトするために、それらのレジスタに命令
が書込まれる。第７図のアルゴリズムは、第６図の消去
に先立つ事前条件づけのためにφφをロードする目的で
も使用される。
第２図に示されるブロツクを実施するために様々な従来
の回路を実現することができるが、第８図ａから第８図
ｅは、第２図の様々なブロツクを提供するために好まし
い実施例で使用されるような特定の回路を示す。第２図
の様々なブロツクを示す図中符号は第８図ａから第８図
ｅの図中符号に対応する。さらに、リセツト回路５０及
びページレジスタ回路５１が示されている。リセツト回
路５０は、パワーアツプ中や、VPPが5vであるときなど
に指令レジスタ及び状態レジスタをリセツトするための
ものである。ページレジスタ回路５１はメモリのページ
モードアドレツシングを制御するためのものである。さ
らに、制御論理回路３１は、基本的にはチツプイネーブ
ル信号と書込みイネーブル信号とをＡＮＤするものであ
るので、特定して示されてはいない。得られた信号はＣ
ＷＥで示される。
好ましい実施例は、アドレスクロツク発生器３２からア
ドレスラツチに対してストローブを発生する際の遅延を
提供するために一連のインバータを利用する。好ましい
実施例の特定の回路で使用されているように、指令レジ
スタ３７は４つの別個のレジスタR3,R5,R6及びR7から構
成される。レジスタR5,R6及びR7はモード選択のために
利用され、レジスタR3は無効の入力を復号し且ラツチす
るために使用される。状態レジスタ３５には２個のレジ
スタがある。レジスタR2は、消去を動作させるために帰
還制御と共に使用され、プログラム状態レジスタR1はデ
ータラツチ又は指令レジスタへのデータ入力流れを制御
するために使用される。指令クロツク発生器34a及びデ
ータクロツク発生器34bは、レジスタ及びデータラツチ
により必要とされる互いに重なり合わないクロツク位相
を発生する機能を有する。これらのクロツクは、プログ
ラムデータラツチ，指令レジスタ及び状態レジスタに対
する書込みサイクルの間に入力データのラツチ動作を制
御する。
アドレスクロツク発生器は、アドレスラツチに向かうア
ドレス情報の流れを制御する役割を有する。状態レジス
タ３５及び指令レジスタ３７は指令ポートアーキテクチ
ヤの心臓部を成し、データ入力バツフアからの入力を受
取り、チツプに関する動作モードを復号するためにデー
タを記憶する。指令命令はレジスタ５，６及び７に対す
る３つのデータビツトにより決定され、それらのビツト
から動作モードを決定するための真理値表は第８図ｅに
示されている。指令レジスタはその出力端子からの帰還
がなく、単一書込みモードをトラツクし、多重書込みモ
ードへの導入を選択する。状態レジスタはその出力端子
から入力端子への帰還経路を有し、多重書込みモードの
様々な段階を通過するときにチツプの順次動作をトラツ
クする。
EPROMデバイス１０を既存のEPROMデバイスと互換性をも
たす場合には、書込みイネーブル信号を最上位アドレス
ビツトA14とマルチプレクサする。VPPが５ボルトである
とき、A14／▲▼ピンは最上位アドレスビツト(A14)
を読取るが、このビツトは場合によつてはページモード
を選択するために使用される。しかしながら、VPPがプ
ログラミング電圧（この実施例では１２ボルト）になる
と、A14／▲▼ピンの信号は書込みイネーブル信号
として読取られる。出力、最上位アドレスビツトを書込
みイネーブル信号とマルチプレクスすることにより、マ
ルチプレクシング方式は本発明のEPROMデバイス１０を
既存のEPROMデバイスとピンの互換性をもたすことがで
きる。
以上、フラツシユEPROM／EEPROMのプログラミング及び
消去を実行する指令ポートアーキテクチヤを説明した。
【図面の簡単な説明】
第１図は、本発明のフラツシユメモリデバイスの概略ブ
ロック線図、第２図は、本発明の指令ポートコントロー
ラの概略ブロック線図、第３図は、本発明の読取りサイ
クルに関するタイミング図、第４図は、本発明の消去サ
イクルに関するタイミング図、第５図は、本発明のプロ
グラミングサイクルに関するタイミング図、第６図は、
本発明の消去サイクルのフローチヤート図、第７図は、
本発明のプログラミングアルゴリズムに関するフローチ
ヤート図、第8A図，第8B図，第8C図，第8D図及び第8E図
は、第２図に示される指令ポートコントローラの概略図
である。 １０…フラツシユEPROM半導体デバイス、１１…メモリ
アレイ、１２…アドレスバス、１３…アドレスラツチ、
１４…Ｘデコーダ、１５…Ｙデコーダ、２０…双方向デ
ータバス、２１…入出力バツフア、２２…データラツ
チ、２４…消去電圧発生器、２５…プログラム電圧発生
器、２６…消去／プログラム検査発生器、２７…チツプ
／出力イネーブル論理回路、３０…指令ポートコントロ
ーラ、３１…制御論理、３２…アドレスクロツク発生
器、３３…状態クロツク発生器、34a…指令クロツク発
生器、34b…データクロツク発生器、３５…状態レジス
タ、３６…状態デコーダ、３７…指令レジスタ、▲
▼…チツプイネーブル信号、▲▼…出力イネーブル
信号、▲▼…書込みイネーブル信号。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジヨージ・ヘクストラ アメリア合衆国 95051 カリフオルニア 州・サンタ クララ・グラナダ ナンバー 362・3500 (72)発明者 ヴアージル・ナイルス・キネツト アメリカ合衆国 95630 カリフオルニア 州・エル ドラド ヒルズ・リツジビユー ドライブ・3553 (72)発明者 ステイーヴン・ウエルズ アメリカ合衆国 95662 カリフオルニア 州・オレンジベール・グリーンバツク レ ーン・ナンバー 157・9175 (72)発明者 マーク・ウインストン アメリカ合衆国 95630 カリフオルニア 州・エル ドラド ヒルズ・フイリツプ コート・874

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】メモリセルを電気的に消去する適切な制御
    信号を発生する制御回路を含み且つ単一のシリコン基板
    上に形成された電気的に消去可能プログラム可能読取り
    専用記憶装置の複数個の前記メモリセルを電気的に消去
    する方法において、 (A)第１の書込みサイクルの間に、前記記憶装置の複数
    のデータピンを介して、前記制御回路に消去設定指令を
    書込む過程と、 (B)第２の書込みサイクルの間に、消去設定指令及び消
    去指令に応答して制御信号を発生する前記制御回路に前
    記データピンを介して消去指令を書込む過程と、 (C)消去サイクルの間に、制御信号の制御の下で、前記
    メモリセルに所定のパルス幅を有する消去パルスを印加
    して前記メモリセルを消去する過程と、 (D)第３の書込みサイクルの間に、前記制御回路に消去
    検査指令を書込み、前記メモリセルの幾つかのメモリセ
    ルをアクセスするアドレスを提供する過程と、 (E)前記制御回路の制御の下で、消去検査指令及び幾つ
    かの前記メモリセルの内容を読取るアドレスに応答し
    て、幾つかの前記メモリセルに対し、所定のレベルに設
    定された参考電圧となる検査電圧を発生し、幾つかの前
    記メモリセルがそれぞれ消去されたか否かを判定する過
    程と、 (F)幾つかの前記メモリセルの１つが消去されなかった
    場合には、前記消去パルスのパルス幅を増分し、幾つか
    の前記メモリセルがそれぞれ消去されるまで過程(A)か
    ら(E)を繰り返す過程と、 (G)幾つかの前記メモリセルがそれぞれ消去された場合
    には、前記メモリセルがそれぞれ消去され且つ検査確認
    されるまで、過程(D)から(E)を繰り返す過程とを具備す
    る方法。
  2. 【請求項２】過程(E)は、メモリセル検査確認の重複を
    防ぐために、アドレスと、制御回路の制御の下でアドレ
    スレジスタに記憶され且つ最後に検査確認されたアドレ
    スとを比較する過程をさらに具備する請求項１記載の方
    法。
  3. 【請求項３】前記メモリセルがそれぞれプログラムされ
    た状態になるように、幾つかの前記メモリセルをプログ
    ラムすることで、過程(A)に先立ち、前記記憶装置を事
    前条件付けする過程をさらに具備する請求項１記載の方
    法。
  4. 【請求項４】記憶装置を電気的にプログラムする適切な
    制御信号を発生する制御回路を含み、単一のシリコン基
    板上に形成され、且つアレイに配設された複数個のメモ
    リセルを有する電気的に消去可能プログラム可能読取り
    専用記憶装置を電気的にプログラムする方法において、 (A)第１の書込みサイクルの間に、プログラミング設定
    指令に応答して制御信号を発生する前記制御回路に、前
    記記憶装置の複数のデータピンを介してプログラミング
    設定指令を書込む過程と、 (B)第２の書込みサイクルの間に、前記制御回路からの
    制御信号の制御の下で、前記データピンを介して、前記
    記憶装置の１つの記憶場所をアクセスするアドレスとデ
    ータとを前記記憶装置にラッチする過程と、 (C)プログラミングサイクルの間に、前記制御回路から
    の制御信号の制御の下で、受信したデータで前記記憶装
    置の前記記憶場所をプログラムする過程と、 (D)第３の書込みサイクルの間に、前記制御回路にプロ
    グラミング検査指令を書込む過程と、 (E)前記記憶装置の前記記憶場所にデータがプログラム
    されたか否かを判定するために、前記制御回路の制御の
    下で、プログラミング検査指令に応答して、前記記憶場
    所をアクセスし、前記記憶場所の内容を読取る過程と、 (F)前記記憶場所がデータを記憶するようにプログラム
    されていないと判定された場合には、前記記憶場所がデ
    ータを記憶するようにプログラムされるまで過程(A)か
    ら(E)を繰り返し、過程(F)が前記制御回路によって制御
    される過程とからなる方法。
  5. 【請求項５】前記記憶装置は複数の記憶場所を含み、前
    記記憶場所がそれぞれプログラムされ且つ検査確認され
    るまで、受信された新しいアドレスとデータとについ
    て、過程(A)から(E)を繰り返す過程をさらに具備する請
    求項４記載の方法。
  6. 【請求項６】プログラミング設定指令を書込む過程に先
    立ち、前記記憶装置を電気的に消去する過程をさらに具
    備し、前記記憶装置を電気的に消去する過程は、 (i)第１の書込みサイクルに先立ち、第４の書込みサイ
    クルの間に、前記データピンを介して、前記制御回路に
    消去設定指令を書込む過程と、 (ii)第１の書込みサイクルに先立ち、第５の書込みサイ
    クルの間に、前記データピンを介して、前記制御回路に
    消去指令を書込む過程と、 (iii)消去サイクルの間に、消去設定指令及び消去指令
    に応答して、前記制御回路から第２の制御信号を発生
    し、前記メモリセルに対して所定のパルス幅を有する消
    去パルスを印加して、前記メモリセルを消去する過程
    と、 (iv)第１の書込みサイクルに先立ち、第６の書込みサイ
    クルの間に、前記制御回路に消去検査指令を書込み、前
    記メモリセルの幾つかのメモリセルをアクセスする消去
    アドレスを提供する過程と、 (v)前記制御回路の制御の下で、消去検査指令及び幾つ
    かの前記メモリセルの内容を読取る消去アドレスに応答
    して、幾つかの前記メモリセルに対し、所定のレベルに
    設定された参考電圧となる検査電圧を発生し、幾つかの
    前記メモリセルがそれぞれ消去されたか否かを判定する
    過程と、 (vi)幾つかの前記メモリセルの１つが消去されなかった
    場合には、前記消去パルスのパルス幅を増分し、幾つか
    の前記メモリセルがそれぞれ消去されるまで過程(i)か
    ら(v)を繰り返す過程と、 (vii)幾つかの前記メモリセルがそれぞれ消去された場
    合には、前記メモリセルがそれぞれ消去され且つ検査確
    認されるまで、過程(iv)から(v)を繰り返す過程とをさ
    らに具備する請求項４記載の方法。
  7. 【請求項７】電気的に消去する過程は、前記メモリセル
    がそれぞれプログラムされた状態になるように、幾つか
    の前記メモリセルをプログラムすることで、前記記憶装
    置を事前条件付けする過程をさらに具備する請求項６記
    載の方法。
JP3639489A 1988-02-17 1989-02-17 メモリの消去法およびプログラミング法 Expired - Lifetime JPH0632226B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/157,361 US5053990A (en) 1988-02-17 1988-02-17 Program/erase selection for flash memory
US157,361 1988-02-17

Publications (2)

Publication Number Publication Date
JPH0210596A JPH0210596A (ja) 1990-01-16
JPH0632226B2 true JPH0632226B2 (ja) 1994-04-27

Family

ID=22563397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3639489A Expired - Lifetime JPH0632226B2 (ja) 1988-02-17 1989-02-17 メモリの消去法およびプログラミング法

Country Status (5)

Country Link
US (1) US5053990A (ja)
JP (1) JPH0632226B2 (ja)
DE (1) DE3900798C2 (ja)
FR (2) FR2627089A1 (ja)
GB (1) GB2215155B (ja)

Families Citing this family (184)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6241704B1 (en) 1901-11-22 2001-06-05 Sims Deltec, Inc. Drug pump systems and methods
US5935099A (en) 1992-09-09 1999-08-10 Sims Deltec, Inc. Drug pump systems and methods
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5293560A (en) * 1988-06-08 1994-03-08 Eliyahou Harari Multi-state flash EEPROM system using incremental programing and erasing methods
JP2648840B2 (ja) * 1988-11-22 1997-09-03 株式会社日立製作所 半導体記憶装置
US5844842A (en) * 1989-02-06 1998-12-01 Hitachi, Ltd. Nonvolatile semiconductor memory device
JP2654596B2 (ja) * 1989-02-06 1997-09-17 株式会社日立製作所 不揮発性記憶装置
US7190617B1 (en) 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
EP0675502B1 (en) 1989-04-13 2005-05-25 SanDisk Corporation Multiple sector erase flash EEPROM system
US7447069B1 (en) 1989-04-13 2008-11-04 Sandisk Corporation Flash EEprom system
JPH02310642A (ja) * 1989-05-25 1990-12-26 Toshiba Corp マイクロコンピュータシステムおよびデータ書込み方法
KR930000869B1 (ko) * 1989-11-30 1993-02-08 삼성전자 주식회사 페이지 소거 가능한 플래쉬형 이이피롬 장치
JPH03232196A (ja) * 1990-02-07 1991-10-16 Toshiba Corp 半導体記憶装置
JPH04221496A (ja) * 1990-03-29 1992-08-11 Intel Corp 単一基板上に設けられるコンピュータメモリ回路およびコンピュータメモリを消去するためのシーケンスを終らせる方法
JPH0426995A (ja) * 1990-05-18 1992-01-30 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2709751B2 (ja) * 1990-06-15 1998-02-04 三菱電機株式会社 不揮発性半導体記憶装置およびそのデータ消去方法
JP2519585B2 (ja) * 1990-07-03 1996-07-31 三菱電機株式会社 不揮発性半導体記憶装置
JP2636476B2 (ja) * 1990-07-17 1997-07-30 日本電気株式会社 不揮発性半導体記憶装置
GB2251324B (en) * 1990-12-31 1995-05-10 Intel Corp File structure for a non-volatile semiconductor memory
GB2251323B (en) * 1990-12-31 1994-10-12 Intel Corp Disk emulation for a non-volatile semiconductor memory
JP3408552B2 (ja) * 1991-02-11 2003-05-19 インテル・コーポレーション 不揮発性半導体メモリをプログラム及び消去する回路とその方法
US5546561A (en) * 1991-02-11 1996-08-13 Intel Corporation Circuitry and method for selectively protecting the integrity of data stored within a range of addresses within a non-volatile semiconductor memory
US5355464A (en) * 1991-02-11 1994-10-11 Intel Corporation Circuitry and method for suspending the automated erasure of a non-volatile semiconductor memory
FR2672709B1 (fr) * 1991-02-11 1994-09-30 Intel Corp Machine d'etat d'ordre.
US5333300A (en) * 1991-02-11 1994-07-26 Intel Corporation Timing circuitry and method for controlling automated programming and erasing of a non-volatile semiconductor memory
KR960002004B1 (ko) * 1991-02-19 1996-02-09 가부시키가이샤 도시바 기록검증 제어회로를 갖춘 전기적으로 소거 및 프로그램가능한 독출전용 기억장치
US5295255A (en) * 1991-02-22 1994-03-15 Electronic Professional Services, Inc. Method and apparatus for programming a solid state processor with overleaved array memory modules
US5396468A (en) * 1991-03-15 1995-03-07 Sundisk Corporation Streamlined write operation for EEPROM system
IT1254937B (it) * 1991-05-06 1995-10-11 Aggiornamento dinamico di memoria non volatile in un sistema informatico
DE4215063C2 (de) * 1991-05-10 1999-11-25 Intel Corp Einrichtung und Verfahren zum Seitenwechsel bei einem nicht-flüchtigen Speicher
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
US6230233B1 (en) 1991-09-13 2001-05-08 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
JP2870260B2 (ja) * 1991-09-27 1999-03-17 日本電気株式会社 不揮発性半導体記憶装置
FR2682522B1 (fr) * 1991-10-11 1997-01-10 Sgs Thomson Microelectronics Procede pour verifier le contenu apres effacement d'une memoire permanente effacable, notamment de type eprom, dispositif pour sa mise en óoeuvre et memoire integrant ce dispositif.
TW261687B (ja) * 1991-11-26 1995-11-01 Hitachi Seisakusyo Kk
US6347051B2 (en) * 1991-11-26 2002-02-12 Hitachi, Ltd. Storage device employing a flash memory
US5412793A (en) * 1991-12-03 1995-05-02 Intel Corporation Method for testing erase characteristics of a flash memory array
US5369647A (en) * 1991-12-16 1994-11-29 Intel Corporation Circuitry and method for testing a write state machine
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
JP3080743B2 (ja) * 1991-12-27 2000-08-28 日本電気株式会社 不揮発性半導体記憶装置
JP3178909B2 (ja) * 1992-01-10 2001-06-25 株式会社東芝 半導体メモリ装置
KR950000273B1 (ko) * 1992-02-21 1995-01-12 삼성전자 주식회사 불휘발성 반도체 메모리장치 및 그 최적화 기입방법
WO1993019419A1 (en) * 1992-03-16 1993-09-30 Curtis, Inc. Solid state disk emulator apparatus and method
JP2716906B2 (ja) * 1992-03-27 1998-02-18 株式会社東芝 不揮発性半導体記憶装置
JPH05283708A (ja) * 1992-04-02 1993-10-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置，その製造方法および試験方法
US5347489A (en) * 1992-04-21 1994-09-13 Intel Corporation Method and circuitry for preconditioning shorted rows in a nonvolatile semiconductor memory incorporating row redundancy
US5327383A (en) * 1992-04-21 1994-07-05 Intel Corporation Method and circuitry for erasing a nonvolatile semiconductor memory incorporating row redundancy
US6131159A (en) * 1992-05-08 2000-10-10 Paradyne Corporation System for downloading programs
US6549974B2 (en) 1992-06-22 2003-04-15 Hitachi, Ltd. Semiconductor storage apparatus including a controller for sending first and second write commands to different nonvolatile memories in a parallel or time overlapped manner
JP3328321B2 (ja) 1992-06-22 2002-09-24 株式会社日立製作所 半導体記憶装置
JP2707521B2 (ja) * 1992-08-03 1998-01-28 株式会社日立製作所 半導体装置
US5740395A (en) * 1992-10-30 1998-04-14 Intel Corporation Method and apparatus for cleaning up a solid state memory disk storing floating sector data
US5479633A (en) * 1992-10-30 1995-12-26 Intel Corporation Method of controlling clean-up of a solid state memory disk storing floating sector data
US5357463A (en) * 1992-11-17 1994-10-18 Micron Semiconductor, Inc. Method for reverse programming of a flash EEPROM
FR2700056B1 (fr) * 1992-12-31 1995-02-10 Sgs Thomson Microelectronics Procédé de programmation en champ uniforme d'une mémoire électriquement programmable et mémoire mettant en Óoeuvre le procédé.
JPH06208460A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd マイクロプログラムメモリ制御方式
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
US5581723A (en) * 1993-02-19 1996-12-03 Intel Corporation Method and apparatus for retaining flash block structure data during erase operations in a flash EEPROM memory array
US5479638A (en) * 1993-03-26 1995-12-26 Cirrus Logic, Inc. Flash memory mass storage architecture incorporation wear leveling technique
US5388083A (en) * 1993-03-26 1995-02-07 Cirrus Logic, Inc. Flash memory mass storage architecture
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
US6078520A (en) * 1993-04-08 2000-06-20 Hitachi, Ltd. Flash memory control method and information processing system therewith
US6006304A (en) * 1993-06-25 1999-12-21 Hitachi, Ltd. Apparatus and method for calculating an erasure time for data stored in a flash memory
JPH0728772A (ja) * 1993-06-25 1995-01-31 Hitachi Ltd マイクロコンピュータ
US5748939A (en) * 1993-06-30 1998-05-05 Intel Corporation Memory device with a central control bus and a control access register for translating an access request into an access cycle on the central control bus
US5509134A (en) * 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
JP3737528B2 (ja) * 1993-06-30 2006-01-18 インテル・コーポレーション フラッシュ・メモリ・デバイス、それのページ・バッファー資源の割り当てをする方法および回路
US5623620A (en) * 1993-06-30 1997-04-22 Intel Corporation Special test modes for a page buffer shared resource in a memory device
US5592641A (en) * 1993-06-30 1997-01-07 Intel Corporation Method and device for selectively locking write access to blocks in a memory array using write protect inputs and block enabled status
FR2708763B1 (fr) * 1993-06-30 2002-04-05 Intel Corp Dispositif de mémoire flash, procédé et circuit de traitement d'un ordre d'utilisateur dans un dispositif de mémoire flash et système d'ordinateur comprenant un dispositif de mémoire flash.
US5353256A (en) * 1993-06-30 1994-10-04 Intel Corporation Block specific status information in a memory device
AU7323994A (en) * 1993-07-13 1995-02-13 Sims Deltec, Inc. Medical pump and method of programming
JPH0757484A (ja) * 1993-08-11 1995-03-03 Sony Corp Ｎｏｒ型不揮発性メモリ制御回路
US6091639A (en) * 1993-08-27 2000-07-18 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and data programming method
US5563823A (en) * 1993-08-31 1996-10-08 Macronix International Co., Ltd. Fast FLASH EPROM programming and pre-programming circuit design
WO1995009483A1 (en) * 1993-09-30 1995-04-06 Macronix International Co., Ltd. Improved supply voltage detection circuit
FR2711831B1 (fr) * 1993-10-26 1997-09-26 Intel Corp Procédé et circuit de mémorisation et de hiérarchisation d'ordres d'effacement dans un dispositif de mémoire.
US5826063A (en) * 1993-11-08 1998-10-20 Cirrus Logic, Inc. Apparatus and method for programming the setup, command and recovery time periods within a transaction cycle
JPH07201191A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 不揮発性半導体メモリ装置
US5440505A (en) * 1994-01-21 1995-08-08 Intel Corporation Method and circuitry for storing discrete amounts of charge in a single memory element
WO1995024057A2 (en) * 1994-03-03 1995-09-08 Rohm Corporation Low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase
JP3015661B2 (ja) * 1994-04-27 2000-03-06 株式会社東芝 不揮発性半導体メモリ
EP0681295A1 (en) * 1994-05-06 1995-11-08 STMicroelectronics S.r.l. Burn-in method for nonvolatile flash - EPROM memory devices
US5416738A (en) * 1994-05-27 1995-05-16 Alliance Semiconductor Corporation Single transistor flash EPROM cell and method of operation
RU2190260C2 (ru) * 1994-06-02 2002-09-27 Интел Корпорейшн Считывающая схема для флэш-памяти с многоуровневыми ячейками
US5608679A (en) * 1994-06-02 1997-03-04 Intel Corporation Fast internal reference cell trimming for flash EEPROM memory
DE69426817T2 (de) * 1994-06-07 2001-08-02 Stmicroelectronics S.R.L., Agrate Brianza Fertigungprüfungsverfahren von Flash-EEPROM-Vorrichtungen
US5537357A (en) * 1994-06-27 1996-07-16 Intel Corporation Method for preconditioning a nonvolatile memory array
TW327212B (en) * 1994-06-27 1998-02-21 Microchip Tech Inc Memory device with switching of data stream modes
DE4425388B4 (de) * 1994-07-19 2005-07-21 Robert Bosch Gmbh Steuergerät
US5765175A (en) * 1994-08-26 1998-06-09 Intel Corporation System and method for removing deleted entries in file systems based on write-once or erase-slowly media
KR0142368B1 (ko) * 1994-09-09 1998-07-15 김광호 불휘발성 반도체 메모리장치의 자동프로그램 회로
WO1996021227A1 (en) * 1995-01-05 1996-07-11 Macronix International Co., Ltd. Advanced program verify for page mode flash memory
US5778440A (en) * 1994-10-26 1998-07-07 Macronix International Co., Ltd. Floating gate memory device and method for terminating a program load cycle upon detecting a predetermined address/data pattern
JPH08137763A (ja) * 1994-11-04 1996-05-31 Fujitsu Ltd フラッシュメモリ制御装置
DE4440127B4 (de) * 1994-11-10 2007-11-08 Robert Bosch Gmbh Steuergerät
US6108237A (en) 1997-07-17 2000-08-22 Micron Technology, Inc. Fast-sensing amplifier for flash memory
US5682496A (en) 1995-02-10 1997-10-28 Micron Quantum Devices, Inc. Filtered serial event controlled command port for memory
US6353554B1 (en) * 1995-02-27 2002-03-05 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
KR0145382B1 (ko) * 1995-03-21 1998-08-17 김주용 플래쉬 이이피롬셀의 문턱전압 자동 검증회로
GB2337619B (en) * 1995-03-21 2000-03-01 Hyundai Electronics Ind Threshold voltage verification circuit of a non-volatile memory cell and program and erasure verification method using the same
US5682346A (en) * 1995-03-29 1997-10-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having suitable writing efficiency
JP3313728B2 (ja) * 1995-05-26 2002-08-12 マクロニクス インターナショナル カンパニー リミテッド プログラムロードサイクルを終了させるためのプロトコルを有する浮遊ゲートメモリデバイス
EP0830684B1 (en) * 1995-06-07 2004-08-25 Macronix International Co., Ltd. Automatic programming algorithm for page mode flash memory with variable programming pulse height and pulse width
JP3059076B2 (ja) * 1995-06-19 2000-07-04 シャープ株式会社 不揮発性半導体記憶装置
JP3487690B2 (ja) * 1995-06-20 2004-01-19 シャープ株式会社 不揮発性半導体記憶装置
JP3782840B2 (ja) 1995-07-14 2006-06-07 株式会社ルネサステクノロジ 外部記憶装置およびそのメモリアクセス制御方法
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6801979B1 (en) 1995-07-31 2004-10-05 Lexar Media, Inc. Method and apparatus for memory control circuit
US6081878A (en) 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6757800B1 (en) 1995-07-31 2004-06-29 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5822581A (en) * 1995-09-29 1998-10-13 Intel Corporation Method for CMOS configuration information storage and retrieval in flash
KR100208433B1 (ko) * 1995-12-27 1999-07-15 김영환 플래쉬 메모리 소자 및 그를 이용한 프로그램 방법
US5930504A (en) * 1996-07-22 1999-07-27 Intel Corporation Dynamic nonvolatile memory update in a computer system
FR2756658B1 (fr) * 1996-11-29 1999-01-22 Sgs Thomson Microelectronics Memoire electronique non volatile et son procede de gestion
US6229737B1 (en) 1996-12-12 2001-05-08 Ericsson Inc. Method and apparatus for initializing semiconductor memory
US5937423A (en) * 1996-12-26 1999-08-10 Intel Corporation Register interface for flash EEPROM memory arrays
US6279069B1 (en) * 1996-12-26 2001-08-21 Intel Corporation Interface for flash EEPROM memory arrays
US5922055A (en) * 1997-02-25 1999-07-13 Motorola, Inc. Method for determining a type of a serial EEPROM and plug and play controller
TW380255B (en) * 1997-02-26 2000-01-21 Toshiba Corp Semiconductor memory
US5787039A (en) * 1997-03-06 1998-07-28 Macronix International Co., Ltd. Low current floating gate programming with bit-by-bit verification
US6411546B1 (en) 1997-03-31 2002-06-25 Lexar Media, Inc. Nonvolatile memory using flexible erasing methods and method and system for using same
US5930826A (en) * 1997-04-07 1999-07-27 Aplus Integrated Circuits, Inc. Flash memory protection attribute status bits held in a flash memory array
US6009496A (en) * 1997-10-30 1999-12-28 Winbond Electronics Corp. Microcontroller with programmable embedded flash memory
JP3599541B2 (ja) 1997-11-27 2004-12-08 シャープ株式会社 不揮発性半導体記憶装置
US6119226A (en) * 1998-01-06 2000-09-12 Macronix International Co., Ltd. Memory supporting multiple address protocols
US6040993A (en) * 1998-02-23 2000-03-21 Macronix International Co., Ltd. Method for programming an analog/multi-level flash EEPROM
US6040997A (en) * 1998-03-25 2000-03-21 Lexar Media, Inc. Flash memory leveling architecture having no external latch
US6256755B1 (en) 1998-10-19 2001-07-03 International Business Machines Corporation Apparatus and method for detecting defective NVRAM cells
WO2000030116A1 (en) 1998-11-17 2000-05-25 Lexar Media, Inc. Method and apparatus for memory control circuit
DE69932703T2 (de) * 1999-04-21 2007-09-06 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Differenzierung von Programmier- und Löschspannung in nichtflüchtigem Speicher und Herstellungsverfahren hierfür
JP4034923B2 (ja) 1999-05-07 2008-01-16 富士通株式会社 半導体記憶装置の動作制御方法および半導体記憶装置
DE10014272B4 (de) * 2000-03-22 2008-06-05 Endress + Hauser Gmbh + Co. Kg Feldgerät, sowie Verfahren zum Umprogrammieren eines Feldgerätes
US6418059B1 (en) 2000-06-26 2002-07-09 Intel Corporation Method and apparatus for non-volatile memory bit sequence program controller
US6834323B2 (en) 2000-12-26 2004-12-21 Intel Corporation Method and apparatus including special programming mode circuitry which disables internal program verification operations by a memory
US6732306B2 (en) 2000-12-26 2004-05-04 Intel Corporation Special programming mode with hashing
US7007131B2 (en) * 2000-12-27 2006-02-28 Intel Corporation Method and apparatus including special programming mode circuitry which disables internal program verification operations by a memory
JP2002230985A (ja) 2001-02-06 2002-08-16 Sharp Corp 不揮発性半導体記憶装置及びその制御方法
US20020184369A1 (en) * 2001-05-31 2002-12-05 Parkinson Steven William Appointment scheme for redistributing service access
US10173008B2 (en) 2002-01-29 2019-01-08 Baxter International Inc. System and method for communicating with a dialysis machine through a network
US8775196B2 (en) 2002-01-29 2014-07-08 Baxter International Inc. System and method for notification and escalation of medical data
US8504179B2 (en) 2002-02-28 2013-08-06 Smiths Medical Asd, Inc. Programmable medical infusion pump
US8250483B2 (en) 2002-02-28 2012-08-21 Smiths Medical Asd, Inc. Programmable medical infusion pump displaying a banner
US8234128B2 (en) 2002-04-30 2012-07-31 Baxter International, Inc. System and method for verifying medical device operational parameters
CN100483552C (zh) * 2002-10-28 2009-04-29 桑迪士克股份有限公司 在非易失性存储系统中执行自动磨损平衡的方法
US8954336B2 (en) 2004-02-23 2015-02-10 Smiths Medical Asd, Inc. Server for medical device
US7023733B2 (en) * 2004-05-05 2006-04-04 Sandisk Corporation Boosting to control programming of non-volatile memory
US7020026B2 (en) * 2004-05-05 2006-03-28 Sandisk Corporation Bitline governed approach for program control of non-volatile memory
US7110301B2 (en) * 2004-05-07 2006-09-19 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory device and multi-block erase method thereof
JP4051055B2 (ja) * 2004-10-14 2008-02-20 シャープ株式会社 不揮発性メモリの消去パルス設定方法及び消去不良スクリーニング方法
US20060155916A1 (en) * 2005-01-11 2006-07-13 Gilbert Carl L Writing uncorrupted data to electronic memory
US7387235B2 (en) * 2005-03-16 2008-06-17 Lear Corporation Mutual authentication security system with recovery from partial programming
US7286406B2 (en) * 2005-10-14 2007-10-23 Sandisk Corporation Method for controlled programming of non-volatile memory exhibiting bit line coupling
US7206235B1 (en) 2005-10-14 2007-04-17 Sandisk Corporation Apparatus for controlled programming of non-volatile memory exhibiting bit line coupling
US8435206B2 (en) 2006-08-03 2013-05-07 Smiths Medical Asd, Inc. Interface for medical infusion pump
US8149131B2 (en) 2006-08-03 2012-04-03 Smiths Medical Asd, Inc. Interface for medical infusion pump
US8965707B2 (en) 2006-08-03 2015-02-24 Smiths Medical Asd, Inc. Interface for medical infusion pump
US8858526B2 (en) 2006-08-03 2014-10-14 Smiths Medical Asd, Inc. Interface for medical infusion pump
KR101364443B1 (ko) * 2007-01-31 2014-02-17 삼성전자주식회사 메모리 시스템, 이 시스템을 위한 메모리 제어기와 메모리,이 시스템의 신호 구성 방법
US7508715B2 (en) * 2007-07-03 2009-03-24 Sandisk Corporation Coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US7599224B2 (en) * 2007-07-03 2009-10-06 Sandisk Corporation Systems for coarse/fine program verification in non-volatile memory using different reference levels for improved sensing
US8300477B2 (en) * 2008-03-03 2012-10-30 Rambus, Inc. Piecewise erasure of flash memory
JP5218228B2 (ja) * 2008-04-23 2013-06-26 新東工業株式会社 搬送装置及びブラスト加工装置
US8133197B2 (en) 2008-05-02 2012-03-13 Smiths Medical Asd, Inc. Display for pump
US20090307140A1 (en) * 2008-06-06 2009-12-10 Upendra Mardikar Mobile device over-the-air (ota) registration and point-of-sale (pos) payment
US8057679B2 (en) 2008-07-09 2011-11-15 Baxter International Inc. Dialysis system having trending and alert generation
US10089443B2 (en) 2012-05-15 2018-10-02 Baxter International Inc. Home medical device systems and methods for therapy prescription and tracking, servicing and inventory
US8041886B2 (en) * 2008-09-15 2011-10-18 Seagate Technology Llc System and method of managing memory
US8554579B2 (en) 2008-10-13 2013-10-08 Fht, Inc. Management, reporting and benchmarking of medication preparation
US8862767B2 (en) 2011-09-02 2014-10-14 Ebay Inc. Secure elements broker (SEB) for application communication channel selector optimization
KR20210068610A (ko) 2012-08-31 2021-06-09 백스터 코포레이션 잉글우드 약제 요청서 집행 시스템 및 방법
KR101623326B1 (ko) 2012-10-26 2016-05-20 백스터 코포레이션 잉글우드 의료 투여분 조제 시스템을 위한 개선된 작업 스테이션
EP3779876A1 (en) 2012-10-26 2021-02-17 Baxter Corporation Englewood Improved image acquisition for medical dose preparation system
CN105073159A (zh) 2013-01-28 2015-11-18 史密斯医疗Asd公司 用药安全设备及方法
AU2015284368A1 (en) 2014-06-30 2017-01-12 Baxter Corporation Englewood Managed medical information exchange
US11575673B2 (en) 2014-09-30 2023-02-07 Baxter Corporation Englewood Central user management in a distributed healthcare information management system
US11107574B2 (en) 2014-09-30 2021-08-31 Baxter Corporation Englewood Management of medication preparation with formulary management
SG11201704359VA (en) 2014-12-05 2017-06-29 Baxter Corp Englewood Dose preparation data analytics
EP3800610A1 (en) 2015-03-03 2021-04-07 Baxter Corporation Englewood Pharmacy workflow management with integrated alerts
CN116206744A (zh) 2015-06-25 2023-06-02 甘布罗伦迪亚股份公司 具有分布式数据库的医疗装置系统和方法
US11404037B2 (en) 2016-09-05 2022-08-02 Roland Corporation Electronic percussion instrument and sound production control method thereof
KR102476516B1 (ko) 2016-12-21 2022-12-09 감브로 룬디아 아베 외부 도메인을 지원하는 안전한 클러스터 도메인을 구비한 정보 기술 인프라를 포함하는 의료 장치 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460982A (en) * 1982-05-20 1984-07-17 Intel Corporation Intelligent electrically programmable and electrically erasable ROM
US4623336A (en) * 1984-05-11 1986-11-18 Pedicano James J Disposable safety needle sheath
JPH0713879B2 (ja) * 1985-06-21 1995-02-15 三菱電機株式会社 半導体記憶装置
US4752871A (en) * 1985-09-30 1988-06-21 Motorola, Inc. Single-chip microcomputer having a program register for controlling two EEPROM arrays
US4763305A (en) * 1985-11-27 1988-08-09 Motorola, Inc. Intelligent write in an EEPROM with data and erase check
EP0255215A3 (en) * 1986-06-10 1988-10-05 Seldoren Limited Medical needle finger guards
US4747835A (en) * 1987-02-19 1988-05-31 Jeffrey Sandhaus Safety device for hypodermic needles

Also Published As

Publication number Publication date
FR2627315A1 (fr) 1989-08-18
FR2627089A1 (fr) 1989-08-18
US5053990A (en) 1991-10-01
GB8819579D0 (en) 1988-09-21
GB2215155A (en) 1989-09-13
DE3900798C2 (de) 1995-05-24
FR2627315B1 (fr) 1993-04-30
JPH0210596A (ja) 1990-01-16
DE3900798A1 (de) 1989-08-31
GB2215155B (en) 1992-07-22

Similar Documents

Publication Publication Date Title
JPH0632226B2 (ja) メモリの消去法およびプログラミング法
US5222046A (en) Processor controlled command port architecture for flash memory
KR100472741B1 (ko) 판독 및 기입을 동시에 행할수 있는 비휘발성 메모리용 뱅크 아키 텍춰
JP3807744B2 (ja) 可変プログラムパルス高及びパルス幅によるページモードフラッシュメモリ用自動プログラミングアルゴリズム
KR100609669B1 (ko) 감지 시간 제어 장치 및 방법
JP3420795B2 (ja) 不揮発性半導体メモリの短絡行をプレコンディショニングする方法及び回路
US5485421A (en) Non-volatile semiconductor memory device incorporating data latch and address counter for page mode programming
KR100322824B1 (ko) 반도체불휘발성기억장치
US6735116B2 (en) NAND-type flash memory device with multi-page program, multi-page read, multi-block erase operations
JP4170682B2 (ja) 不揮発性半導体メモリ装置
US6930954B2 (en) Non-volatile semiconductor memory device
JP3976839B2 (ja) 不揮発性メモリシステムおよび不揮発性半導体メモリ
US9183937B2 (en) Method and apparatus for the erase suspend operation
EP0811989B1 (en) A method and apparatus for testing an integrated circuit memory array
US5818764A (en) Block-level wordline enablement to reduce negative wordline stress
JP2002150789A (ja) 不揮発性半導体記憶装置
EP0700570A1 (en) Flash eprom with block erase flags for over-erase protection
US6992931B2 (en) System for trimming non-volatile memory cells
US6172915B1 (en) Unified erase method in flash EEPROM
KR100264028B1 (ko) 부트 블럭 방식을 채용하는 불휘발성 메모리의데이타 소거 메카니즘
JP4426082B2 (ja) 読出時間を短縮させる不揮発性半導体メモリ装置
JP2817052B2 (ja) 記憶装置
JPH11353887A (ja) 不揮発性半導体記憶装置
JP2573116B2 (ja) 不揮発性半導体記憶装置
JP3655882B2 (ja) データ記憶用装置