JP5138054B2 - 電子装置の作製方法 - Google Patents

電子装置の作製方法 Download PDF

Info

Publication number
JP5138054B2
JP5138054B2 JP2011021551A JP2011021551A JP5138054B2 JP 5138054 B2 JP5138054 B2 JP 5138054B2 JP 2011021551 A JP2011021551 A JP 2011021551A JP 2011021551 A JP2011021551 A JP 2011021551A JP 5138054 B2 JP5138054 B2 JP 5138054B2
Authority
JP
Japan
Prior art keywords
tft
region
film
gate
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2011021551A
Other languages
English (en)
Other versions
JP2011097104A (ja
Inventor
舜平 山崎
利光 小沼
潤 小山
和隆 犬飼
真由美 水上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011021551A priority Critical patent/JP5138054B2/ja
Publication of JP2011097104A publication Critical patent/JP2011097104A/ja
Application granted granted Critical
Publication of JP5138054B2 publication Critical patent/JP5138054B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/874—Passivation; Containers; Encapsulations including getter material or desiccant
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、電極間に発光性材料を挟んだ素子を有する電子装置及びその電子装置を表示部（表示ディスプレイまたは表示モニタ）に用いた電気器具に関する。
特に、ＥＬ（Electro Luminescence）が得られる発光性材料（以下、ＥＬ材料という）を用いた電子装置に関する。
なお、本発明に用いることのできるＥＬ材料は、一重項励起もしくは三重項励起または両者の励起を経由して発光（燐光および／または蛍光）するすべての発光性材料を含む。
近年、発光性材料のＥＬ現象を利用した発光素子（以下、ＥＬ素子という）を用いた電子装置（以下、ＥＬ表示装置という）の開発が進んでいる。ＥＬ表示装置は発光素子を用いた表示装置であるため、液晶ディスプレイのようなバックライトが不要であり、さらに視野角が広いため、屋外で使用する携帯型機器の表示部として注目されている。
ＥＬ表示装置にはパッシブ型（単純マトリクス型）とアクティブ型（アクティブマトリクス型）の二種類があり、どちらも盛んに開発が行われている。特に現在はアクティブマトリクス型ＥＬ表示装置が注目されている。また、ＥＬを発する発光層となるＥＬ材料は、有機ＥＬ材料と無機ＥＬ材料があり、さらに有機ＥＬ材料は、低分子系（モノマー系）有機ＥＬ材料と高分子系（ポリマー系）有機ＥＬ材料とに区別される。特に、低分子系有機ＥＬ材料よりも取り扱いが容易で耐熱性の高いポリマー系有機ＥＬ材料が注目されている。なお、有機ＥＬ材料を用いた発光装置を欧州ではＯＬＥＤ（Organic Light Emitting Diodes）と呼んでいる。
アクティブマトリクス型ＥＬ表示装置は、画素部を形成する各画素に電界効果トランジスタ、最近では薄膜トランジスタ（以下、ＴＦＴという）を設け、ＥＬ素子に流す電流量を前記ＴＦＴで制御する点に特徴がある。このようなアクティブマトリクス型ＥＬ表示装置の代表的な画素構造として、特開平８−２４１０４８号公報の図１に示すような構造が知られている。
同公報記載の画素構造は、一つの画素内に二つのトランジスタ（Ｔ１、Ｔ２）
を設け、トランジスタ（Ｔ１）のドレインにはトランジスタ（Ｔ２）と並列にコンデンサ（Ｃｓ）が設けられている。このコンデンサは１フィールド期間もしくは１フレーム期間、トランジスタ（Ｔ２）のゲートにかかる電圧を保持するために必要であった。
しかしながら、二つのトランジスタとコンデンサとを画素内に形成するとこれらの素子が画素面積の殆どを占めてしまい、有効発光面積（発光層で発した光を取り出しうる面積）を落とす要因となっていた。
本発明は上記問題点を鑑みてなされたものであり、有効発光面積の大きい画素構造を用いることで明るい画像表示が可能な電子装置を提供することを課題とする。また、信頼性の高い電子装置を提供することを課題とする。さらに、その電子装置を表示部として用いた電気器具を提供することを課題とする。
さらに、上記高輝度の画像表示が可能な電子装置の製造コストを低減するためのプロセスを提供することを課題とする。
本発明では、ＥＬ素子に電流を供給するためのＴＦＴ（以下、電流制御用ＴＦＴという）のゲートにかかる電圧を、電流制御用ＴＦＴのゲート容量（ゲートと活性層との間に形成される寄生容量）で保持する点に特徴がある。即ち、特開平８−２４１０４８号公報の図１に示されたコンデンサ（Ｃｓ）の代わりに電流制御用ＴＦＴ（特開平８−２４１０４８号公報の図１ではトランジスタ（Ｔ２）に相当する）のゲート容量を積極的に利用する。
そこで本発明では、ｐチャネル型ＴＦＴでなる電流制御用ＴＦＴのドレイン領域側に、ゲート絶縁膜を挟んでゲート電極と重なるようにＬＤＤ領域を形成する点に特徴がある。ｐチャネル型ＴＦＴは通常ＬＤＤ領域を形成しないで用いられるが、本発明ではゲート容量を形成するために、ＬＤＤ領域を設ける点に特徴がある。
このような構造とすることで実質的にコンデンサの専有面積を省略することができるため、有効発光面積を大幅に広げることができる。
また、本発明では大型基板から複数の電子装置を形成するプロセスを用いることで電子装置の製造コストの低減、即ち電子装置の低コスト化を図る。その際、既存の液晶ラインを転用しうるプロセスとし、設備投資を最小限に抑えることで大幅な製造コストの低減を図る点に特徴がある。
本発明により電流制御用ＴＦＴのゲート電圧を保持するために従来用いられてきたコンデンサを省略することが可能となり、一画素の有効発光面積を大幅に向上させることができる。そのため、明るい画像表示の可能な電子装置を得ることができる。さらに、本発明の電子装置を表示部として用いることで高性能な電気器具が得られる。
電子装置の画素部の断面構造を示す図。 画素部の上面構造及び構成を示す図。 アクティブマトリクス基板の作製工程を示す図。 アクティブマトリクス基板の作製工程を示す図。 アクティブマトリクス基板の作製工程を示す図。 画素部を拡大した図。 ＥＬ表示装置の回路構成を示す図。 ＥＬ表示装置の断面構造を示す図。 画素の回路構成を示す図。 電流制御用ＴＦＴの断面構造を示す図。 ＥＬ表示装置の多面取りプロセスを示す図。 ＥＬ表示装置の多面取りプロセスを示す図。 ＥＬ表示装置の多面取りプロセスを示す図。 電子装置の具体例を示す図。 電子装置の具体例を示す図。 本発明を用いたＥＬ表示装置の画像を示す写真。
本発明の実施の形態について、図１、図２を用いて説明する。図１に示したのは本発明であるＥＬ表示装置の画素部の断面図であり、図２（Ａ）はその上面図、図２（Ｂ）はその回路構成である。実際には画素がマトリクス状に複数配列されて画素部（画像表示部）が形成される。なお、図１及び図２で共通の符号を用いているので、適宜両図面を参照すると良い。また、図２の上面図では二つの画素を図示しているが、どちらも同じ構造である。
図１において、１１は基板、１２は下地となる絶縁膜（以下、下地膜という）
である。基板１１としてはガラス基板、ガラスセラミックス基板、石英基板、シリコン基板、セラミックス基板、金属基板もしくはプラスチック基板（プラスチックフィルムも含む）を用いることができる。
また、下地膜１２は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜１２としては、珪素（シリコン）を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜もしくは窒化酸化珪素膜（ＳｉＯｘＮｙで示される）など珪素、酸素もしくは窒素を所定の割合で含む絶縁膜を指す。
また、下地膜１２に放熱効果を持たせることによりＴＦＴの発熱を発散させることはＴＦＴの劣化又はＥＬ素子の劣化を防ぐためにも有効である。放熱効果を持たせるには公知のあらゆる材料を用いることができる。
ここでは画素内に二つのＴＦＴを形成している。２０１はスイッチング用素子として機能するＴＦＴ（以下、スイッチング用ＴＦＴという）、２０２はＥＬ素子へ流す電流量を制御する電流制御用素子として機能するＴＦＴ（以下、電流制御用ＴＦＴという）であり、スイッチング用ＴＦＴ２０１はｎチャネル型ＴＦＴで、電流制御用ＴＦＴ２０２はｐチャネル型ＴＦＴで形成されている。
ただし、本発明において、スイッチング用ＴＦＴと電流制御用ＴＦＴを上記組み合わせに限定する必要はなく、スイッチング用ＴＦＴ２０１をｐチャネル型ＴＦＴで形成することも可能であるし、スイッチング用ＴＦＴと電流制御用ＴＦＴの両者をｎチャネル型ＴＦＴにすることも可能である。
スイッチング用ＴＦＴ２０１は、ソース領域１３、ドレイン領域１４、ＬＤＤ領域１５a〜１５d、高濃度不純物領域１６及びチャネル形成領域１７a、１７bを含む活性層、ゲート絶縁膜１８、ゲート電極１９a、１９b、第１層間絶縁膜２０、ソース配線２１並びにドレイン配線２２を有して形成される。
また、図２に示すように、ゲート電極１９a、１９bは別の材料（ゲート電極１９a、１９bよりも低抵抗な材料）で形成されたゲート配線２１１によって電気的に接続されたダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造（複数のＴＦＴが直列に接続された構造）であっても良い。
マルチゲート構造はオフ電流値を低減する上で極めて有効であり、本発明では画素のスイッチングＴＦＴ２０１をマルチゲート構造とすることによりオフ電流値の低いスイッチング素子を実現している。さらに、スイッチング用ＴＦＴ２０１においては、ＬＤＤ領域１５a〜１５dは、ゲート絶縁膜１８を挟んでゲート電極１９a、１９bと重ならないように設ける。このような構造はオフ電流値を低減する上で非常に効果的である。
なお、チャネル形成領域とＬＤＤ領域との間にオフセット領域（チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が印加されない領域）を設けることはオフ電流値を下げる上でさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた高濃度不純物領域がオフ電流値の低減に効果的である。
このようにマルチゲート構造のＴＦＴを画素のスイッチング用ＴＦＴ２０１として用いると十分にオフ電流値を低くすることができる。即ち、オフ電流値が低いということは電流制御用ＴＦＴのゲートにかかる電圧をより長く保持できることを意味しており、特開平８−２４１０４８号公報の図１のような電位保持のためのコンデンサを小さくしたり、省略しても次の書き込み期間まで電流制御用ＴＦＴのゲート電圧を維持しうるという利点が得られる。
次に、ｐチャネル型ＴＦＴでなる電流制御用ＴＦＴ２０２は、ソース領域３１、ドレイン領域３２、ＬＤＤ領域３３及びチャネル形成領域３４を含む活性層、ゲート絶縁膜１８、ゲート電極３５、第１層間絶縁膜２０、ソース配線３６並びにドレイン配線３７を有して形成される。なお、ゲート電極３５はシングルゲート構造となっているが、マルチゲート構造であっても良い。
図１に示すように、スイッチング用ＴＦＴ２０１のドレイン領域１４は電流制御用ＴＦＴ２０２のゲート電極３５に接続されている。具体的には電流制御用ＴＦＴ２０２のゲート電極３５はスイッチング用ＴＦＴ２０１のドレイン領域１４とドレイン配線２２を介して電気的に接続されている。また、ソース配線３６は電流供給線（電源供給線ともいう）２１２（図２（Ａ）参照）に接続される。
電流制御用ＴＦＴ２０２はＥＬ素子２０３に注入される電流量を制御するための素子であるが、ＥＬ素子の劣化を考慮するとあまり多くの電流を流すことは好ましくない。そのため、電流制御用ＴＦＴ２０２に過剰な電流が流れないように、チャネル長（Ｌ）は長めに設計することが好ましい。望ましくは一画素あたり０．５〜２μＡ（好ましくは１〜１．５μＡ）となるようにする。
以上のことを踏まえると、図６に示すように、スイッチング用ＴＦＴのチャネル長をＬ１（但しＬ１＝Ｌ１a＋Ｌ１b）、チャネル幅をＷ１とし、電流制御用ＴＦＴのチャネル長をＬ２、チャネル幅をＷ２とした時、Ｗ１は０．１〜５μm（代表的には０．５〜２μm）、Ｗ２は０．５〜１０μm（代表的には２〜５μm）
とするのが好ましい。また、Ｌ１は０．２〜１８μm（代表的には２〜１５μm）
、Ｌ２は１〜５０μm（代表的には１０〜３０μm）とするのが好ましい。但し、本発明は以上の数値に限定されるものではない。
また、スイッチング用ＴＦＴ２０１に形成されるＬＤＤ領域の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
また、図１に示したＥＬ表示装置は、電流制御用ＴＦＴ２０２において、ドレイン領域３２とチャネル形成領域３４との間にＬＤＤ領域３３が設けられ、且つ、ＬＤＤ領域３３がゲート絶縁膜１８を挟んでゲート電極３５に重なっている点に特徴がある。この時、ゲート電極に重なったＬＤＤ領域の長さは０．１〜３μm（好ましくは０．３〜１．５μm）にすれば良い。
本発明では、ゲート電極と、ゲート絶縁膜を挟んでゲート電極に重なった活性層との間に形成される寄生容量（ゲート容量）を積極的に電圧保持（電荷保持）
のためのコンデンサとして用いる点に特徴がある。
本実施形態では、図１に示すＬＤＤ領域３３を形成することでゲート電極３５と活性層（特にＬＤＤ領域３３）との間のゲート容量を大きくし、そのゲート容量を電流制御用ＴＦＴ２０２のゲートにかかる電圧を保持するためのコンデンサとして用いている。勿論、別途コンデンサを形成しても構わないが、本実施形態のような構造とすることでコンデンサを形成する面積を省略することができ、画素の有効発光面積を広げることが可能である。
特に、本発明のＥＬ表示装置をデジタル駆動方式により動作させる場合は、上記電圧保持のためのコンデンサは非常に小さいもので済む。例えばアナログ駆動方式に比べて１／５程度、さらには１／１０程度の容量で済む。具体的な数値はスイッチング用ＴＦＴ及び電流制御用ＴＦＴの性能によるため一概には示せないが、５〜３０ｆＦ（フェムトファラド）もあれば良い。
さらに、図１のようにスイッチング用ＴＦＴの構造をマルチゲート構造としてオフ電流値の小さいものとすれば、電圧保持のためのコンデンサが必要とする容量はさらに小さいものとなる。従って、図１のようにゲート容量のみを電圧保持のためのコンデンサとして用いる構造であっても全く問題ない。
また、本実施形態では電流制御用ＴＦＴ２０２をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
次に、３８は第１パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは２００〜５００ｎｍ）とすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪素膜又は窒化珪素膜が好ましい）を用いることができる。また、第１パッシベーション膜３８に放熱効果を持たせることは有効である。
第１パッシベーション膜３８の上には、第２層間絶縁膜（平坦化膜）３９を形成し、ＴＦＴによってできる段差の平坦化を行う。第２層間絶縁膜３９としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を用いると良い。勿論、十分な平坦化が可能であれば、無機膜を用いても良い。
第２層間絶縁膜３９によってＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
また、４０は透明導電膜でなる画素電極（ＥＬ素子の陽極）であり、第２層間絶縁膜３９及び第１パッシベーション膜３８にコンタクトホール（開孔）を開けた後、形成された開孔部において電流制御用ＴＦＴ２０２のドレイン配線３７に接続されるように形成される。画素電極４０としては酸化インジウムと酸化スズとの化合物もしくは酸化インジウムと酸化亜鉛との化合物を主成分とする導電膜を用いることが好ましい。勿論、他の透明導電膜との積層構造としても良い。
次に発光層４２としてＥＬ材料が形成される。ＥＬ材料としては無機ＥＬ材料と有機ＥＬ材料のどちらを用いても良いが、駆動電圧が低い有機ＥＬ材料が好ましい。また、有機ＥＬ材料としては、低分子系（モノマー系）有機ＥＬ材料または高分子系（ポリマー系）有機ＥＬ材料のどちらを用いても良い。
モノマー系有機ＥＬ材料としては、代表的にはＡｌｑ3（トリス−８−キノリライト−アルミニウム）やＤＳＡ（ジスチリルアリーレン誘導体）が知られているが、公知の如何なる材料を用いても良い。
また、ポリマー系有機ＥＬ材料としては、ポリパラフェニレンビニレン（ＰＰＶ）、ポリビニルカルバゾール（ＰＶＫ）、ポリフルオレンなどが挙げられる。
勿論、公知の如何なる材料を用いても良い。具体的には、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレンもしくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
また、発光層中に蛍光物質（代表的には、クマリン６、ルブレン、ナイルレッド、ＤＣＭ、キナクリドン等）を添加して発光中心を蛍光物質に移し、所望の発光を得ることも可能である。公知の蛍光物質は如何なるものを用いても良い。
発光層４２としてモノマー系有機ＥＬ材料を用いる場合には、真空蒸着法で成膜すれば良い。また、ポリマー系有機ＥＬ材料を用いる場合にはスピンコート法、印刷法、インクジェット法もしくはディスペンス法を用いれば良い。但し、ポリマー系有機ＥＬ材料を成膜する際には、処理雰囲気を極力水分の少ない乾燥した不活性雰囲気とすることが望ましい。本実施形態の場合、ポリマー系有機ＥＬ材料をスピンコート法により形成している。
ポリマー系有機ＥＬ材料は常圧下で形成されるが、有機ＥＬ材料は水分や酸素の存在によって容易に劣化してしまうため、形成する際は極力このような要因を排除しておく必要がある。例えば、ドライ窒素雰囲気、ドライアルゴン雰囲気等が好ましい。そのためには、発光層の形成装置を、不活性ガスを充填したクリーンブースに設置し、その雰囲気中で発光層の成膜工程を行うことが望ましい。
以上のようにして発光層４２を形成したら、次に電子注入層４３が形成される。電子注入層４３としては、フッ化リチウム、アセチルアセトネート錯体などのモノマー系有機材料を用いる。勿論、ポリマー系有機材料や無機材料を用いても良い。膜厚は３〜２０ｎｍ（好ましくは５〜１５ｎｍ）で良い。
但し、以上の例は本発明の発光層または電子注入層として用いることのできる有機材料の一例であって、これに限定する必要はない。また、ここでは発光層と電子注入層との組み合わせを示したが、他にも正孔輸送層、正孔注入層、電子輸送層、正孔阻止層もしくは電子阻止層を組み合わせても良い。
電子注入層４３の上には仕事関数の小さい導電膜でなる陰極４４が設けられる。仕事関数の小さい導電膜としては、アルミニウム合金、銅合金、銀合金またはそれらと他の導電膜との積層膜を用いることができる。なお、陰極４４は発光層等の有機ＥＬ材料を酸素や水分から保護するパッシベーション膜としての役割も果たしている。
陰極４４まで形成された時点でＥＬ素子２０３が完成する。なお、ここでいうＥＬ素子２０３は、画素電極（陽極）４０、発光層４２、電子注入層４３及び陰極４４で形成されたコンデンサを指す。本実施形態では発光層４２から発した光は基板１１を透過して取り出されるため、画素内のＴＦＴが存在しない部分が有効発光面積となる。本発明では電流制御用ＴＦＴ２０２のゲート電圧を保持するためのコンデンサを電流制御用ＴＦＴ２０２自身のゲート容量で賄っているため、有効発光面積が広く、明るい画像表示が可能となる。
なお、本実施形態ではトップゲート型ＴＦＴを用いた例としてプレーナ型ＴＦＴの構造を示したが、ボトムゲート型ＴＦＴ（典型的には逆スタガ型ＴＦＴ）であっても良い。
本発明の実施例について図３〜図５を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする。
まず、図３（Ａ）に示すように、ガラス基板３００上に下地膜３０１を３００ｎｍの厚さに形成する。本実施例では下地膜３０２として窒化酸化珪素膜を積層して用いる。この時、ガラス基板３００に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。また、下地膜３０１に放熱効果を持たせることは有効であり、ＤＬＣ（ダイヤモンドライクカーボン）膜を設けても良い。
次に下地膜３０１の上に５０ｎｍの厚さの非晶質珪素膜（図示せず））を公知の成膜法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。また、膜厚は２０〜１００ｎｍの厚さであれば良い。
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜もしくはポリシリコン膜ともいう）３０２を形成する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、ＸｅＣｌガスを用いたエキシマレーザー光を用いて結晶化する。
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。また、ＹＡＧレーザー光の第１〜第４高調波を用いることもできる。
次に、図３（Ｂ）に示すように、結晶質珪素膜３０２上に酸化珪素膜でなる保護膜３０３を１３０ｎｍの厚さに形成する。この厚さは１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。この保護膜３０３は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
そして、その上にレジストマスク３０４a、３０４bを形成し、保護膜３０３を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。
なお、ｎ型不純物元素としては、代表的には周期表の１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
この工程により形成されるｎ型不純物領域３０５には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）
の濃度で含まれるようにドーズ量を調節する。
次に、新たにレジストマスク３０６a、３０６bを形成し、保護膜３０３を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。なお、ｐ型不純物元素としては、代表的には周期表の１３族に属する元素、典型的にはボロン又はガリウムを用いることができる。なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したプラズマドーピング法を用いてボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。（図３（Ｃ））
この工程により形成されるｐ型不純物領域３０７、３０８には、ｐ型不純物元素が１×１０15〜５×１０17atoms/cm3（代表的には１×１０16〜１×１０17atoms/cm3）の濃度で含まれる。このとき形成されるｐ型不純物領域３０７は後にｎチャネル型ＴＦＴのチャネル形成領域となる部分を含む。このｐ型不純物元素はｎチャネル型ＴＦＴのしきい値電圧の調節に用いられる。
次に、保護膜３０３を除去し、添加したｎ型不純物元素及びｐ型不純物元素の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜３０３をつけたままレーザー光を照射しても良い。
また、このレーザー光による不純物元素の活性化に際して、熱処理（ファーネスアニール）による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して４５０〜５５０℃程度の熱処理を行えば良い。
次に、図３（Ｄ）に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜（以下、活性層という）３０９〜３１２を形成する。
次に、図３（Ｅ）に示すように、活性層３０９〜３１２を覆ってゲート絶縁膜３１３を形成する。ゲート絶縁膜３１３としては、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では１１０ｎｍ厚の窒化酸化珪素膜を用いる。
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極３１４〜３１８を形成する。なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのための配線（以下、ゲート配線という）とを別の材料で形成する。具体的にはゲート電極よりも低抵抗な材料をゲート配線として用いる。これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いるためである。勿論、ゲート電極とゲート配線とを同一材料で形成してしまっても構わない。
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。ただし、上述のように微細加工が可能、具体的には２μm以下の線幅にパターニング可能な材料が好ましい。
代表的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
本実施例では、３０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３７０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。
またこの時、ゲート電極３１５、３１８はそれぞれｎ型不純物領域３０５、ｐ型不純物領域３０８の一部とゲート絶縁膜３１３を挟んで重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。
次に、図４（Ａ）に示すように、ゲート電極３１４〜３１８をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域３１９〜３２６にはｎ型不純物領域３０５の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
次に、図４（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク３２７a〜３２７dを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域３２８〜３３２を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０20atoms/cm3）となるように調節する。
この工程によってｎチャネル型ＴＦＴのソース領域もしくはドレイン領域が形成されるが、スイッチング用ＴＦＴでは、図４（Ａ）の工程で形成したｎ型不純物領域３２２〜３２４の一部を残す。この残された領域が、図１におけるスイッチング用ＴＦＴのＬＤＤ領域１５a〜１５dに相当する。
次に、図４（Ｃ）に示すように、レジストマスク３２７a〜３２７dを除去し、新たにレジストマスク３３３を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域３３４〜３３７を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
なお、不純物領域３３４〜３３７には既に１×１０16〜５×１０18atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ型の不純物領域として機能する。
次に、レジストマスク３３３を除去した後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオーミックコンタクトを取りにくくなるからである。従って、上記活性化工程における処理雰囲気中の酸素濃度は１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが望ましい。
次に、活性化工程が終了したら３００ｎｍ厚のゲート配線３３８を形成する。
ゲート配線３３８の材料としては、アルミニウム（Ａｌ）、銅（Ｃｕ）又は銀（Ａｇ）を主成分（組成として５０〜１００％を占める。）とする金属膜を用いれば良い。配置としては図２のゲート配線２１１のように、スイッチング用ＴＦＴのゲート電極３１６、３１７（図１のゲート電極１９a、１９bに相当する）を電気的に接続するように形成する。（図４（Ｄ））
このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるため、面積の大きい画像表示領域（画素部）を形成することができる。即ち、画面の大きさが対角１０インチ以上（さらには３０インチ以上）のＥＬ表示装置を実現する上で、本実施例の画素構造は極めて有効である。
次に、図５（Ａ）に示すように、第１層間絶縁膜３３９を形成する。第１層間絶縁膜３３９としては、シリコンを含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化シリコン膜の上に８００ｎｍ厚の酸化シリコン膜を積層した構造とする。
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
なお、水素化処理は第１層間絶縁膜３３９を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化シリコン膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化シリコン膜を形成しても構わない。
次に、第１層間絶縁膜３３９に対してコンタクトホールを形成し、ソース配線３４０〜３４３と、ドレイン配線３４４〜３４６を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した三層構造の積層膜とする。勿論、他の導電膜でも良い。
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜３４７を形成する。本実施例では第１パッシベーション膜３４７として３００ｎｍ厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。なお、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜３３９に供給され、熱処理を行うことで、第１パッシベーション膜３４７の膜質が改善される。それと同時に、第１層間絶縁膜３３９に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
次に、図５（Ｂ）に示すように有機樹脂からなる第２層間絶縁膜３４８を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜３４８は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。
好ましくは１〜５μm（さらに好ましくは２〜４μm）とすれば良い。
次に、第２層間絶縁膜３４８及び第１パッシベーション膜３４７にドレイン配線３４６に達するコンタクトホールを形成し、透明導電膜でなる画素電極３４９を形成する。本実施例では画素電極３４９として酸化インジウムと酸化亜鉛との化合物でなる導電膜を１２０ｎｍの厚さに形成する。
次に、図５（Ｃ）に示すように絶縁膜３５０を形成する。絶縁膜３５０は１００〜３００ｎｍ厚の珪素を含む絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。この絶縁膜３５０は画素と画素との間（画素電極と画素電極との間）を埋めるように形成される。この絶縁膜３５０は次に形成する発光層等の有機ＥＬ材料が画素電極３４９の端部を覆わないようにするために設けられる。
次に、発光層３５１をスピンコート法により形成する。具体的には、発光層３５１となる有機ＥＬ材料をクロロフォルム、ジクロロメタン、キシレン、トルエン、テトラヒドロフラン等の溶媒に溶かして塗布し、その後、熱処理を行うことにより溶媒を揮発させる。こうして有機ＥＬ材料でなる被膜（発光層）が形成される。本実施例では、緑色に発光する発光層としてポリフェニレンビニレンを５０ｎｍの厚さに形成する。また、溶媒としては１，２−ジクロロメタンを用い、８０〜１５０℃のホットプレートで１分の熱処理を行って揮発させる。
次に、電子注入層３５２を２０ｎｍの厚さに形成する。本実施例では電子注入層３５２としてフッ化リチウム膜を蒸着法により形成する。なお、電子注入層３５２としてその他のモノマー系有機材料やポリマー系有機材料を用いることが可能である。また、無機材料を用いても良い。
本実施例では発光層及び電子注入層でなる二層構造とするが、その他に正孔輸送層、正孔注入層、電子輸送層等を設けても構わない。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
発光層３５１及び電子注入層３５２を形成したら、仕事関数の小さい導電膜でなる陰極３５３を３５０ｎｍの厚さに形成する。本実施例では、リチウムとアルミニウムの合金を蒸着法により形成する。
こうして図５（Ｃ）に示すような構造のアクティブマトリクス基板が完成する。なお、絶縁膜３５０を形成した後、陰極３５３を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の薄膜形成装置を用いて、大気解放せずに連続的に処理することは有効である。
ところで、本実施例のアクティブマトリクス基板は、画素部だけでなく駆動回路部にも最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のｎチャネル型ＴＦＴ２０５として用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、ラッチ、サンプリング回路（サンプル及びホールド回路）
、Ｄ／Ａコンバータなどが含まれる。
本実施例の場合、図５（Ｃ）に示すように、ｎチャネル型ＴＦＴ２０５は、ソース領域３５５、ドレイン領域３５６、ＬＤＤ領域３５７及びチャネル形成領域３５８を含み、ＬＤＤ領域３５７はゲート絶縁膜３１３を挟んでゲート電極３１５と重なっている。
ドレイン領域側のみにＬＤＤ領域を形成しているのは、動作速度を落とさないための配慮である。また、このｎチャネル型ＴＦＴ２０５はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、ＬＤＤ領域３５７は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。
また、ＣＭＯＳ回路のｐチャネル型ＴＦＴ２０６は、ソース領域３３４、ドレイン領域３３５及びチャネル形成領域３５９を含む。この場合、ホットキャリア注入による劣化は殆ど気にならないので、特にＬＤＤ領域を設けなくても良いが、設けることも可能である。
なお、実際には図５（Ｃ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部（シーリング材で囲まれた部分）を不活性気体、不活性固体もしくは不活性液体で充填したり、内部に吸湿性材料（例えば酸化バリウム）を配置するとＥＬ素子の信頼性が向上する。
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて、ＥＬ素子を用いた電子装置が完成する。なお、本明細書中における電子装置には、外部から信号を入力するためのコネクターやそのコネクターに接続された集積回路も含まれるものとする。
また、本実施例のＥＬ表示装置の回路構成例を図７に示す。なお、本実施例ではデジタル駆動を行うための回路構成を示す。本実施例では、ソース側駆動回路７０１、画素部７０８及びゲート側駆動回路７０９を有している。なお、本明細書中において、駆動回路部とはソース側駆動回路およびゲート側駆動回路を含めた総称である。
本実施例では画素部７０８にスイッチング用ＴＦＴとしてマルチゲート構造のｎチャネル型ＴＦＴが設けられ、このスイッチング用ＴＦＴはゲート側駆動回路７０９に接続されたゲート配線とソース側駆動回路７０１に接続されたソース配線との交点に配置されている。また、スイッチング用ＴＦＴのドレイン領域はｐチャネル型の電流制御用ＴＦＴのゲート電極に電気的に接続されている。
ソース側駆動回路７０１は、シフトレジスタ７０２、バッファ７０３、ラッチ（Ａ）７０４、バッファ７０５、ラッチ（Ｂ）７０６、バッファ７０７を設けている。なお、アナログ駆動の場合はラッチ（Ａ）、（Ｂ）の代わりにサンプリング回路（サンプル及びホールド回路）を設ければ良い。また、ゲート側駆動回路７０９は、シフトレジスタ７１０、バッファ７１１を設けている。
なお、図示していないが、画素部７０８を挟んでゲート側駆動回路７０９の反対側にさらにゲート側駆動回路を設けても良い。この場合、双方は同じ構造でゲート配線を共有しており、片方が壊れても残った方からゲート信号を送って画素部を正常に動作させるような構成とする。
なお、上記構成は、図３〜５に示した作製工程に従ってＴＦＴを作製することによって容易に実現することができる。また、本実施例では画素部と駆動回路部の構成のみ示しているが、本実施例の作製工程に従えば、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一基板上に形成することが可能であり、さらにはメモリやマイクロプロセッサ等を形成しうると考えている。
さらに、ＥＬ素子を保護するための封入工程まで行った後の本実施例のＥＬ表示装置について図８（Ａ）、（Ｂ）を用いて説明する。なお、必要に応じて図７で用いた符号を引用する。
図１１（Ａ）は、ＥＬ素子の封入までを行った状態を示す上面図である。点線で示された７０１はソース側駆動回路、７０８は画素部、７０９はゲート側駆動回路である。また、８０１はカバー材、８０２は第１シール材、８０３は第２シール材であり、第１シール材８０２で囲まれた部分のカバー材８０１とアクティブマトリクス基板との間には充填材（図示せず）が設けられる。
なお、８０４はソース側駆動回路７０１及びゲート側駆動回路７０９に入力される信号を伝達するための接続配線であり、外部入力端子となるＦＰＣ８０５からビデオ信号やクロック信号を受け取る。
ここで、図８（Ａ）をＡ−Ａ’で切断した断面に相当する断面図を図８（Ｂ）
に示す。なお、図８（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
図８（Ｂ）に示すように、ガラス基板８０６上には画素部７０８、ゲート側駆動回路７０９が形成されており、画素部７０８は電流制御用ＴＦＴ２０２とそのドレイン領域に電気的に接続された画素電極３４９を含む複数の画素により形成される。また、ゲート側駆動回路７０９はｎチャネル型ＴＦＴ２０５とｐチャネル型ＴＦＴ２０６とを相補的に組み合わせたＣＭＯＳ回路を用いて形成される。
画素電極３４９はＥＬ素子の陽極として機能する。また、画素電極３４９の両端には絶縁膜３５０が形成され、さらに発光層３５１、電子注入層３５２が形成される。また、その上にはＥＬ素子の陰極３５３が形成される。
本実施例の場合、陰極３５３は全画素に共通の配線としても機能し、接続配線８０４を経由してＦＰＣ８０５に電気的に接続されている。さらに、画素部７０８及びゲート側駆動回路７０９に含まれる素子は全て陰極３５３で覆われている。この陰極３５３は共通配線としての機能以外に、ＥＬ素子を酸素や水分から保護するパッシベーション膜として機能と、電界遮蔽膜としての機能とを兼ねている。
次に、第１シール材８０２をディスペンサー等で形成し、スペーサー（図示せず）を散布してカバー材８０１を貼り合わせる。スペーサーはアクティブマトリクス基板とカバー材８０１との間の距離を確保するために散布される。そして、第１シール材８０２の内部に充填材８０７を真空注入法等により充填する。以上のプロセスは液晶ディスプレイのセル組み工程で用いられている技術がそのまま使える。なお、第１シール材８０２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。また、第１シール材８０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、第１シール材８０２の内部に乾燥剤を添加してあっても良い。
ＥＬ素子を覆うようにして設けられた充填材８０７はカバー材８０１を接着するための接着剤としても機能する。充填材８０７としては、ポリイミド、アクリル、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。
この充填材８０７の内部に乾燥剤（図示せず）を設けておくと、吸湿効果を保ち続けられるので好ましい。このとき、乾燥剤は充填材に添加されたものであっても良いし、充填材に封入されたものであっても良い。また、上記スペーサー（図示せず）として吸湿性のある材料を用いることも有効である。
また、本実施例ではカバー材８０１としては、ガラス板、石英板、プラスチック板、セラミックス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフロライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。
次に、充填材８０７を用いてカバー材８０１を接着した後、第１シール材８０２の側面（露呈面）を覆うように第２シール材８０３を設ける。第２シール材８０３は第１シール材８０２と同じ材料を用いることができる。
以上のような方式を用いてＥＬ素子を充填材８０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置を作製することができる。
本実施例では、図２（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図９に示す。なお、本実施例において、９０１はスイッチング用ＴＦＴ９０２のソース配線、９０３はスイッチング用ＴＦＴ９０２のゲート配線、９０４は電流制御用ＴＦＴ、９０５はコンデンサ、９０６、９０８は電流供給線、９０７はＥＬ素子とする。
なお、本実施例の場合、電流制御用ＴＦＴ９０４のゲート容量を電位保持のためのコンデンサ９０５として用いる。そのため、実質的に画素内にはコンデンサ９０５を形成していないため点線で示してある。
図９（Ａ）は、二つの画素間で電流供給線９０６を共通とした場合の例である。即ち、二つの画素が電流供給線９０６を中心に線対称となるように形成されている点に特徴がある。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
また、図９（Ｂ）は、電流供給線９０８をゲート配線９０３と平行に設けた場合の例である。なお、図９（Ｂ）では電流供給線９０８とゲート配線９０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を挟んで重なるように設けることもできる。この場合、電流供給線９０８とゲート配線９０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
また、図９（Ｃ）は、図９（Ｂ）の構造と同様に電流供給線９０８をゲート配線９０３a、９０３bと平行に設け、さらに、二つの画素を、電流供給線９０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線９０８をゲート配線９０３aまたは９０３bのいずれか一方と重なるように設けることも有効である。この場合、電流供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
なお、本実施例の構成は、実施例１に示したＥＬ表示装置の画素構造として用いることが可能である。
本実施例では、図１に示した電流制御用ＴＦＴ２０２の素子構造を異なるものとした例について図１０を用いて説明する。具体的には、ＬＤＤ領域の配置を異なるものとした例を示す。なお、図１に示した電流制御用ＴＦＴ２０２と同一の部分については同一の符号を付す。
図１０（Ａ）に示す電流制御用ＴＦＴ２０２Ａは、図１に示した電流制御用ＴＦＴ２０２からＬＤＤ領域３３を省略した構造とした例である。図１に示した構造の場合、スイッチング用ＴＦＴ２０１がトリプルゲート構造なのでオフ電流値が極めて小さく、さらにデジタル駆動方式とすれば、電流制御用ＴＦＴ２０２Ａのゲートの電位を保持するためのコンデンサは非常に小さい容量で済む。
従って、本実施例の図１０（Ａ）に示すように、ゲート電極３５とドレイン領域３２との間に形成されるゲート容量だけでも十分に電流制御用ＴＦＴ２０２Ａのゲートの電位を保持することが可能である。
次に、図１０（Ｂ）に示す電流制御用ＴＦＴ２０２Ｂは、ゲート電極３５がゲート絶縁膜を挟んでＬＤＤ領域５１の一部と重なっている例である。この場合、ＬＤＤ領域５１のうちゲート電極３５に重なっていない部分は抵抗体として機能するためオフ電流値を低減する効果をもつ。即ち、図１０（Ｂ）の構造とすることでオフ電流値の低い電流制御用ＴＦＴが得られる。
次に、図１０（Ｃ）に示す電流制御用ＴＦＴ２０２Ｃは、図１０（Ｂ）に示したＬＤＤ領域５１がソース領域３１側だけでなくドレイン領域３２側にも設けられている例である。本実施例ではＬＤＤ領域５２とする。このような構造はアナログ駆動方式の際に用いられるサンプリング回路のように、電子の流れる方向が入れ替わる（ソース領域とドレイン領域とが反転する）ような場合に有効な構造である。
従って、図１０（Ｃ）の構造をスイッチング用ＴＦＴに用いることも可能である。その場合も、ホットキャリア注入による劣化の抑制とオフ電流値の低減とを同時に図ることが可能である。
次に、図１０（Ｄ）に示す電流制御用ＴＦＴ２０２Ｄは、図１に示したＬＤＤ領域３３がソース領域３１側とドレイン領域３２側の両方に設けられている例である。本実施例ではＬＤＤ領域５３とする。このような構造はアナログ駆動方式の際に用いられるサンプリング回路のように、電子の流れる方向が入れ替わるような場合に有効な構造である。
なお、本実施例の構成はいずれも実施例１の電流制御用ＴＦＴ２０２との置き換えが可能であり、実施例２と組み合わせることも可能である。
本実施例では、本発明のＥＬ表示装置を大型基板を用いて複数個作製する場合について説明する。説明には図１１〜図１３に示した上面図を用いる。なお、各上面図にはＡ−Ａ’及びＢ−Ｂ’で切った断面図も併記する。
図１１（Ａ）は実施例１によって作製されたアクティブマトリクス基板にシール材を形成した状態である。６１はアクティブマトリクス基板であり、第１シール材６２が複数箇所に設けられている。また、第１シール材６２は開口部６３を確保して形成される。
第１シール材６２はフィラー（棒状のスペーサ）を添加したものであっても良い。また、アクティブマトリクス基板６１全体に球状のスペーサ６４が散布される。スペーサ６４の散布は第１シール材６２の形成前でも後でも良い。いずれにしてもフィラー（図示せず）もしくはスペーサ６４によってアクティブマトリクス基板６１とその上のカバー材との距離を確保することが可能である。
なお、このスペーサ６４に吸湿性をもたせることはＥＬ素子の劣化を抑制する上で効果的である。また、スペーサ６４は発光層から発した光を透過する材料でなることが望ましい。
このシール材６２で囲まれた領域６５内には画素部及び駆動回路部が含まれている。本明細書中ではこの画素部及び駆動回路部でなる部分をアクティブマトリクス部と呼ぶ。即ち、アクティブマトリクス基板６１は、画素部及び駆動回路部の組み合わせでなるアクティブマトリクス部を１枚の大型基板に複数形成してなる。
図１１（Ｂ）は、アクティブマトリクス基板６１にカバー材６６を張り合わせた状態である。本明細書中ではアクティブマトリクス基板６１、第１シール材６２及びカバー材６６を含むセルをアクティブマトリクスセルと呼ぶ。
以上の張り合わせには液晶のセル組み工程と同様のプロセスを用いれば良い。
また、カバー材６６はアクティブマトリクス基板６１と同じ面積の透明基板（または透明フィルム）を用いれば良い。従って、図１１（Ｂ）の状態では、全てのアクティブマトリクス部に共通のカバー材として用いられる。
カバー材６６を張り付けたら、アクティブマトリクスセルを分断する。本実施例ではアクティブマトリクス基板６１及びカバー材６６を分断するにあたってスクライバーを用いる。スクライバーとは、基板に細い溝（スクライブ溝）を形成した後でスクライブ溝に衝撃を与え、スクライブ溝に沿った亀裂を発生させて基板を分断する装置である。
なお、基板を分断する装置としては他にもダイサーが知られている。ダイサーとは、硬質カッター（ダイシングソーともいう）を高速回転させて基板に当てて分断する装置である。但し、ダイサー使用時は発熱と研磨粉の飛散を防止するためにダイシングソーに水を噴射する。従って、ＥＬ表示装置を作製する場合には水を用いなくても良いスクライバーを用いることが望ましい。
アクティブマトリクス基板６１及びカバー材６６にスクライブ溝を形成する順序としては、まず矢印(a)の方向にスクライブ溝６７aを形成し、次に、矢印(b)の方向にスクライブ溝６７bを形成する。このとき、開口部６３付近を通るスクライブ溝は第１シール材６２を切断するように形成する。こうすることでアクティブマトリクスセルの端面に開口部６３が現れるため、後の充填材の注入工程が容易となる。
こうしてスクライブ溝を形成したら、シリコーン樹脂等の弾性のあるバーでスクライブ溝に衝撃を与え、亀裂を発生させてアクティブマトリクス基板６１及びカバー材６６を分断する。
図１２（Ａ）は１回目の分断後の様子であり、二つのアクティブマトリクス部を含むアクティブマトリクスセル６８、６９に分断される。次に、アクティブマトリクス基板６１、第１シール材６２及びカバー材６６で形成された空間内に真空注入法により充填材７０を注入する。真空注入法は液晶注入の技術として良く知られているので説明は省略する。このとき、充填材７０の粘度は３〜１５ｃｐが好ましい。このような粘度の充填材を選択しても良いし、溶媒等で希釈して所望の粘度としても良い。また、充填材に乾燥剤を添加した状態で真空注入法を行っても良い。
こうして図１２（Ａ）に示すように充填材７０が充填される。なお、本実施例では複数のアクティブマトリクスセルに対して一度に充填材７０を充填する方式を示したが、このような方式は対角０．５〜１インチ程度の小さなＥＬ表示装置の作製時に好適である。一方、対角５〜３０インチ程度の大きめのＥＬ表示装置を作製する際は、一つずつのアクティブマトリクスセルに分断してから充填材７０を充填すれば良い。
以上のようにして充填材７０を充填した後、充填材７０を硬化させてアクティブマトリクス基板６１とカバー材６６との密着性をさらに高める。充填材７０が紫外線硬化樹脂であれば紫外線を照射し、熱硬化性樹脂であれば加熱する。但し、熱硬化性樹脂を用いる場合は、有機ＥＬ材料の耐熱性に留意する必要がある。
次に、再びアクティブマトリクス基板６１及びカバー材６６にスクライブ溝を形成する。順序としては、まず矢印(a)の方向にスクライブ溝７１aを形成し、次に、矢印(b)の方向にスクライブ溝７１bを形成する。このとき、分断後にアクティブマトリクス基板６１に比べてカバー材６６の面積が小さくなるようにスクライブ溝を形成しておく。
こうしてスクライブ溝を形成したら、シリコーン樹脂等の弾性のあるバーでスクライブ溝に衝撃を与え、亀裂を発生させてアクティブマトリクスセル７２〜７５に分断する。図１３（Ａ）は２回目の分断後の様子である。さらに、各アクティブマトリクスセル７２〜７５にはＦＰＣ７６を取り付ける。
最後に、図１３（Ｂ）に示すように、アクティブマトリクスセル７２〜７５の基板端面（第１シール材６２または充填材７０の露呈面）及びＦＰＣ７６を覆うようにして第２シール材７７を形成する。第２シール材７７は脱ガスの少ない紫外線硬化樹脂等で形成すれば良い。
以上のプロセスにより図１３（Ｂ）に示すようなＥＬ表示装置が完成する。以上のように、本実施例を実施することで１枚の基板から複数のＥＬ表示装置を作製することができる。例えば、６２０mm×７２０mmの基板からは対角１３〜１４インチのＥＬ表示装置が６個作製可能であり、対角１５〜１７インチのＥＬ表示装置が４個作製可能である。従って、大幅なスループットの向上と製造コストの削減が達成できる。
なお、本実施例のＥＬ表示装置の作製工程は、実施例１〜３のいずれの構成を含むＥＬ表示装置を作製するにも用いることが可能である。
本実施例では、実施例４において充填材７０を用いない場合の例について説明する。本実施例では、アクティブマトリクスセルを真空下においた後、第１シール材６２で囲まれた領域内に１〜２気圧に加圧した乾燥した不活性ガスを封入することを特徴とする。不活性ガスとしては、窒素もしくは希ガス（代表的にはアルゴン、ヘリウムもしくはネオン）を用いれば良い。
なお、本実施例は実施例４において真空注入する材料を気体とする以外は実施例４のプロセスをそのまま用いることができる。従って、本実施例のＥＬ表示装置の作製工程は、実施例１〜３のいずれの構成を含むＥＬ表示装置を作製するにも用いることが可能である。
実施例１〜５ではＥＬ表示装置を例にして説明してきたが、本発明はアクティブマトリクス型のエレクトロクロミクスディスプレイ（ＥＣＤ）、フィールドエミッションディスプレイ（ＦＥＤ）または液晶ディスプレイ（ＬＣＤ）に用いることもできる。
即ち、ＴＦＴに電気的に発光素子または受光素子を接続した電子装置のすべてに本発明を用いることが可能である。
実施例１では、結晶質珪素膜３０２の形成手段としてレーザー結晶化を用いているが、本実施例では異なる結晶化手段を用いる場合について説明する。
本発明の実施にあたって非晶質珪素膜を形成した後、特開平７−１３０６５２号公報もしくは特開平８−７８３２９号公報に記載された技術を用いて結晶化を行うこともできる。同公報に記載された技術は、結晶化を促進（助長）する触媒として、ニッケル等の元素を用い、結晶性の高い結晶質珪素膜を得る技術である。
また、結晶化工程が終了した後で、結晶化に用いた触媒を除去する工程を行っても良い。その場合、特開平１０−２７０３６３号もしくは特開平８−３３０６０２号に記載された技術により触媒をゲッタリングすれば良い。
また、本出願人による特願平１１−０７６９６７の出願明細書に記載された技術を用いてＴＦＴを形成しても良い。
なお、実施例１〜６のいずれの構成により電子装置を作製する場合においても本実施例の作製工程を実施することは可能である。
本実施例では、本発明を用いて作製されたＥＬ表示装置の画像写真を図１６に示す。図１６（Ａ）は発光層としてモノマー系有機ＥＬ材料を用いて作製したＥＬ表示装置の画像である。また、図１６（Ｂ）は発光層としてポリマー系有機ＥＬ材料を用いて作製したＥＬ表示装置の画像である。
図１に示した電子装置においては、下地膜１２に窒化珪素膜もしくは窒化酸化珪素膜を設け、第１パッシベーション膜３８に窒化珪素膜もしくは窒化酸化珪素膜を設ける構成とすることが好ましい。
このような構造とすると、スイッチング用ＴＦＴ２０１および電流制御用ＴＦＴ２０２が窒化珪素膜もしくは窒化酸化珪素膜で挟まれた構造となり、外部からの水分や可動イオンの侵入を効果的に防ぐことができる。
また、第２層間絶縁膜（平坦化膜）３９と画素電極４０の間に窒化珪素膜もしくはＤＬＣ（ダイヤモンドライクカーボン）膜を設け、さらに陰極４４の上に前述の窒化珪素膜もしくはＤＬＣ膜を設けることは好ましい。
このような構造とすると、ＥＬ素子２０３が窒化珪素膜もしくはＤＬＣ膜で挟まれた構造となり、外部からの水分や可動イオンの侵入を防ぐだけでなく、酸素の侵入をも効果的に防ぐことができる。ＥＬ素子中の発光層などの有機材料は酸素によって容易に酸化して劣化するため、本実施例のような構造とすることで大幅に信頼性を向上することができる。
以上のように、ＴＦＴを保護するための対策とＥＬ素子を保護するための対策を併用して施すことで電子装置全体の信頼性を高めることができる。
なお、本実施例の構成は、実施例１〜実施例８のいずれの構成とも自由に組み合わせることが可能である。
本発明を実施して形成されたＥＬ表示装置は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部として用いることができる。例えば、ＴＶ放送等を大画面で鑑賞するには対角３０インチ以上（典型的には４０インチ以上）のディスプレイとして本発明のＥＬ表示装置を筐体に組み込んだディスプレイ（以下、ＥＬディスプレイという）を用いるとよい。
なお、ＥＬディスプレイには、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他にも様々な電気器具の表示部として本発明のＥＬ表示装置を用いることができる。
その様な本発明の電気器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルバーサタイルディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ＥＬ表示装置を用いることが望ましい。それら電気器具の具体例を図１４、図１５に示す。
図１４（Ａ）はＥＬディスプレイであり、筐体２００１、支持台２００２、表示部２００３等を含む。本発明は表示部２００３に用いることができる。ＥＬディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。
図１４（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明のＥＬ表示装置は表示部２１０２に用いることができる。
図１４（Ｃ）は頭部取り付け型のＥＬディスプレイの一部（右片側）であり、本体２２０１、信号ケーブル２２０２、頭部固定バンド２２０３、表示部２２０４、光学系２２０５、ＥＬ表示装置２２０６等を含む。本発明はＥＬ表示装置２２０６に用いることができる。
図１４（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２３０１、記録媒体（ＤＶＤ等）２３０２、操作スイッチ２３０３、表示部（ａ）２３０４、表示部（ｂ）２３０５等を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明のＥＬ表示装置はこれら表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
図１４（Ｅ）は携帯型（モバイル）コンピュータであり、本体２４０１、カメラ部２４０２、受像部２４０３、操作スイッチ２４０４、表示部２４０５等を含む。本発明のＥＬ表示装置は表示部２４０５に用いることができる。
図１４（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、キーボード２５０４等を含む。本発明のＥＬ表示装置は表示部２５０３に用いることができる。
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型もしくはリア型のプロジェクターに用いることも可能となる。
また、上記電子装置はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、ＥＬ表示装置は動画表示に好ましいが、画素間の輪郭がぼやけてしまっては動画全体もぼけてしまう。従って、画素間の輪郭を明瞭にするという本発明のＥＬ表示装置を電子装置の表示部として用いることは極めて有効である。
また、ＥＬ表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部にＥＬ表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
ここで図１５（Ａ）は携帯電話であり、本体２６０１、音声出力部２６０２、音声入力部２６０３、表示部２６０４、操作スイッチ２６０５、アンテナ２６０６を含む。本発明のＥＬ表示装置は表示部２６０４に用いることができる。なお、表示部２６０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
また、図１５（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体２７０１、表示部２７０２、操作スイッチ２７０３、２７０４を含む。本発明のＥＬ表示装置は表示部２７０２に用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部２７０４は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜９に示したいずれの構成の電子装置を表示部に用いても良い。

Claims (3)

  1. ｎチャネル型の第１のＴＦＴと、前記第１のＴＦＴのソース領域またはドレイン領域に電気的に接続されたゲート電極を有するｐチャネル型の第２のＴＦＴと、前記第２のＴＦＴのソース領域またはドレイン領域に電気的に接続された発光素子と、を有する電子装置の作製方法であって、
    前記第２のＴＦＴのチャネル形成領域となる領域にマスクをし、前記第１のＴＦＴのチャネル形成領域となる領域と、前記第２のＴＦＴのＬＤＤ領域となる領域とに、同時にｐ型不純物元素を導入し、
    前記マスクを除去し、
    前記第１のＴＦＴのゲート絶縁膜と、前記第２のＴＦＴのゲート絶縁膜と、を形成し、
    前記第１のＴＦＴのゲート絶縁膜上に第１のゲート電極と、前記第２のＴＦＴのゲート絶縁膜上に第２のゲート電極と、を形成し、
    前記第１のゲート電極は、前記第１のＴＦＴのチャネル形成領域となる領域に重なるように形成され、
    前記第２のゲート電極は、前記第２のＴＦＴのチャネル形成領域となる領域と重なり且つ前記第２のＴＦＴのＬＤＤ領域となる領域の一部または全部と重なるように形成されることを特徴とする電子装置の作製方法。
  2. ｎチャネル型の第１のＴＦＴと、前記第１のＴＦＴのソース領域またはドレイン領域に電気的に接続されたゲート電極を有するｐチャネル型の第２のＴＦＴと、前記第２のＴＦＴのソース領域またはドレイン領域に電気的に接続された発光素子と、を有する電子装置の作製方法であって、
    基板上に半導体膜を形成し、
    前記半導体膜の前記第２のＴＦＴのチャネル形成領域となる領域にマスクをし、前記第１のＴＦＴのチャネル形成領域となる領域と、前記第２のＴＦＴのＬＤＤ領域となる領域とに、同時にｐ型不純物元素を導入し、
    前記マスクを除去し、
    前記半導体膜をエッチングし、前記第１のＴＦＴの島状の半導体膜と、前記第２のＴＦＴの島状の半導体膜と、を形成し、
    前記第１のＴＦＴの島状の半導体膜と、前記第２のＴＦＴの島状の半導体膜と、を覆ってゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、前記第１のＴＦＴの第１のゲート電極と、前記第２のＴＦＴの第２のゲート電極と、を形成し、
    前記第１のゲート電極は、前記第１のＴＦＴのチャネル形成領域となる領域に重なるように形成され、
    前記第２のゲート電極は、前記第２のＴＦＴのチャネル形成領域となる領域と重なり且つ前記第２のＴＦＴのＬＤＤ領域となる領域の一部または全部と重なるように形成されることを特徴とする電子装置の作製方法。
  3. 請求項１又は請求項２において、
    前記第２のＴＦＴのＬＤＤ領域となる領域には１×１０１５ａｔｏｍｓ／ｃｍ３以上５×１０１７ａｔｏｍｓ／ｃｍ３以下の濃度範囲で前記ｐ型不純物元素が含まれていることを特徴とする電子装置の作製方法。
JP2011021551A 1999-10-29 2011-02-03 電子装置の作製方法 Expired - Lifetime JP5138054B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011021551A JP5138054B2 (ja) 1999-10-29 2011-02-03 電子装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1999307866 1999-10-29
JP30786699 1999-10-29
JP2011021551A JP5138054B2 (ja) 1999-10-29 2011-02-03 電子装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000328046A Division JP4748842B2 (ja) 1999-10-29 2000-10-27 電子装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2011246262A Division JP5364774B2 (ja) 1999-10-29 2011-11-10 表示装置、表示モジュール及び電子機器
JP2011246267A Division JP2012054248A (ja) 1999-10-29 2011-11-10 電子装置及び電子装置の作製方法

Publications (2)

Publication Number Publication Date
JP2011097104A JP2011097104A (ja) 2011-05-12
JP5138054B2 true JP5138054B2 (ja) 2013-02-06

Family

ID=17974117

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2000328046A Expired - Fee Related JP4748842B2 (ja) 1999-10-29 2000-10-27 電子装置
JP2011021551A Expired - Lifetime JP5138054B2 (ja) 1999-10-29 2011-02-03 電子装置の作製方法
JP2011246262A Expired - Lifetime JP5364774B2 (ja) 1999-10-29 2011-11-10 表示装置、表示モジュール及び電子機器
JP2011246267A Withdrawn JP2012054248A (ja) 1999-10-29 2011-11-10 電子装置及び電子装置の作製方法
JP2013018332A Active JP5723899B2 (ja) 1999-10-29 2013-02-01 電子装置
JP2013258006A Expired - Lifetime JP5688447B2 (ja) 1999-10-29 2013-12-13 電子装置
JP2014227940A Expired - Lifetime JP5952375B2 (ja) 1999-10-29 2014-11-10 表示装置
JP2016090253A Expired - Lifetime JP6154934B2 (ja) 1999-10-29 2016-04-28 表示装置
JP2016090255A Expired - Lifetime JP6259488B2 (ja) 1999-10-29 2016-04-28 表示装置
JP2017127374A Withdrawn JP2017207763A (ja) 1999-10-29 2017-06-29 電子装置
JP2019082962A Withdrawn JP2019164358A (ja) 1999-10-29 2019-04-24 電子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000328046A Expired - Fee Related JP4748842B2 (ja) 1999-10-29 2000-10-27 電子装置

Family Applications After (9)

Application Number Title Priority Date Filing Date
JP2011246262A Expired - Lifetime JP5364774B2 (ja) 1999-10-29 2011-11-10 表示装置、表示モジュール及び電子機器
JP2011246267A Withdrawn JP2012054248A (ja) 1999-10-29 2011-11-10 電子装置及び電子装置の作製方法
JP2013018332A Active JP5723899B2 (ja) 1999-10-29 2013-02-01 電子装置
JP2013258006A Expired - Lifetime JP5688447B2 (ja) 1999-10-29 2013-12-13 電子装置
JP2014227940A Expired - Lifetime JP5952375B2 (ja) 1999-10-29 2014-11-10 表示装置
JP2016090253A Expired - Lifetime JP6154934B2 (ja) 1999-10-29 2016-04-28 表示装置
JP2016090255A Expired - Lifetime JP6259488B2 (ja) 1999-10-29 2016-04-28 表示装置
JP2017127374A Withdrawn JP2017207763A (ja) 1999-10-29 2017-06-29 電子装置
JP2019082962A Withdrawn JP2019164358A (ja) 1999-10-29 2019-04-24 電子装置

Country Status (5)

Country Link
US (3) US6384427B1 (ja)
EP (1) EP1096303B1 (ja)
JP (11) JP4748842B2 (ja)
KR (1) KR100682803B1 (ja)
DE (1) DE60044417D1 (ja)

Families Citing this family (151)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859548B2 (en) 1996-09-25 2005-02-22 Kabushiki Kaisha Toshiba Ultrasonic picture processing method and ultrasonic picture processing apparatus
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP4727029B2 (ja) * 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
TW465122B (en) * 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
TW577813B (en) * 2000-07-10 2004-03-01 Semiconductor Energy Lab Film forming apparatus and method of manufacturing light emitting device
US7019457B2 (en) * 2000-08-03 2006-03-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having both electrodes formed on the insulating layer
JP4026336B2 (ja) * 2000-08-11 2007-12-26 セイコーエプソン株式会社 有機ｅｌ装置の製造方法
US7430025B2 (en) 2000-08-23 2008-09-30 Semiconductor Energy Laboratory Co., Ltd. Portable electronic device
KR100365519B1 (ko) * 2000-12-14 2002-12-18 삼성에스디아이 주식회사 유기 전계발광 디바이스 및 이의 제조 방법
US7009203B2 (en) * 2000-12-14 2006-03-07 Samsung Soi Co., Ltd. Organic EL device and method for manufacturing the same
US7112818B2 (en) * 2001-01-29 2006-09-26 Seiko Epson Corporation Semiconductor film transistor
JP4693253B2 (ja) * 2001-01-30 2011-06-01 株式会社半導体エネルギー研究所 発光装置、電子機器
JP4037117B2 (ja) * 2001-02-06 2008-01-23 株式会社日立製作所 表示装置
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
JP4443063B2 (ja) * 2001-02-28 2010-03-31 株式会社日立製作所 電界効果トランジスタ及びそれを使用した画像表示装置
AU2002340795A1 (en) 2001-05-07 2002-11-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
JP4731794B2 (ja) * 2001-05-07 2011-07-27 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリ効果を有するスイッチ素子及び該素子をスイッチングさせる方法
US6873540B2 (en) * 2001-05-07 2005-03-29 Advanced Micro Devices, Inc. Molecular memory cell
WO2002091495A2 (en) * 2001-05-07 2002-11-14 Coatue Corporation Molecular memory device
KR100900080B1 (ko) * 2001-05-07 2009-06-01 어드밴스드 마이크로 디바이시즈, 인코포레이티드 자기 조립형 폴리머 막을 구비한 메모리 디바이스 및 그제조 방법
US6627944B2 (en) 2001-05-07 2003-09-30 Advanced Micro Devices, Inc. Floating gate memory device using composite molecular material
US20040169174A1 (en) * 2001-05-24 2004-09-02 Huh Jin Woo Container for encapsulating oled and manufacturing method thereof
KR100437765B1 (ko) * 2001-06-15 2004-06-26 엘지전자 주식회사 고온용 기판을 이용한 박막트랜지스터 제조방법과 이를 이용한 표시장치의 제조방법
US6667791B2 (en) * 2001-06-22 2003-12-23 International Business Machines Corporation Passive drive matrix display
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
DE60130586T2 (de) 2001-08-13 2008-06-19 Advanced Micro Devices, Inc., Sunnyvale Speicherzelle
JP4865165B2 (ja) 2001-08-29 2012-02-01 株式会社半導体エネルギー研究所 発光装置の作製方法
US6590157B2 (en) * 2001-09-21 2003-07-08 Eastman Kodak Company Sealing structure for highly moisture-sensitive electronic device element and method for fabrication
US7488986B2 (en) * 2001-10-26 2009-02-10 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6956240B2 (en) * 2001-10-30 2005-10-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100763171B1 (ko) * 2001-11-07 2007-10-08 엘지.필립스 엘시디 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
CN101009322B (zh) * 2001-11-09 2012-06-27 株式会社半导体能源研究所 发光器件
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100656490B1 (ko) 2001-11-26 2006-12-12 삼성에스디아이 주식회사 풀칼라 유기전계 발광표시소자 및 그의 제조방법
US8153184B2 (en) 2001-11-26 2012-04-10 Samsung Mobile Display Co., Ltd. Organic EL display device and method of manufacturing the same
CN1245703C (zh) * 2001-12-11 2006-03-15 精工爱普生株式会社 显示装置及其电子机器
TW591971B (en) * 2001-12-11 2004-06-11 Seiko Epson Corp Display apparatus and electronic machine
JP4490403B2 (ja) * 2002-01-18 2010-06-23 株式会社半導体エネルギー研究所 発光装置
JP3939666B2 (ja) * 2002-01-18 2007-07-04 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP3706107B2 (ja) * 2002-01-18 2005-10-12 株式会社半導体エネルギー研究所 発光装置及び電子機器
US6909240B2 (en) * 2002-01-18 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
SG143063A1 (en) * 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR100433407B1 (ko) * 2002-02-06 2004-05-31 삼성광주전자 주식회사 업라이트형 진공청소기
TWI286044B (en) * 2002-02-22 2007-08-21 Semiconductor Energy Lab Light-emitting device and method of manufacturing the same, and method of operating manufacturing apparatus
US7579771B2 (en) 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
TWI269248B (en) * 2002-05-13 2006-12-21 Semiconductor Energy Lab Display device
US7897979B2 (en) 2002-06-07 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP2004079512A (ja) * 2002-06-17 2004-03-11 Sanyo Electric Co Ltd 有機ｅｌパネルおよびその製造方法
JP4216008B2 (ja) * 2002-06-27 2009-01-28 株式会社半導体エネルギー研究所 発光装置およびその作製方法、ならびに前記発光装置を有するビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、ｄｖｄプレーヤー、電子遊技機器、または携帯情報端末
US6670772B1 (en) * 2002-06-27 2003-12-30 Eastman Kodak Company Organic light emitting diode display with surface plasmon outcoupling
US6642092B1 (en) * 2002-07-11 2003-11-04 Sharp Laboratories Of America, Inc. Thin-film transistors formed on a metal foil substrate
US7012276B2 (en) * 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
WO2004053816A1 (ja) * 2002-12-10 2004-06-24 Semiconductor Energy Laboratory Co., Ltd. 発光装置およびその作製方法
JP4429917B2 (ja) * 2002-12-26 2010-03-10 株式会社半導体エネルギー研究所 発光装置、表示装置及び電子機器
JP4373086B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 発光装置
KR100500147B1 (ko) * 2002-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP2004264633A (ja) * 2003-03-03 2004-09-24 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7238963B2 (en) * 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
EP1476002B1 (en) * 2003-05-08 2018-07-04 Samsung Display Co., Ltd. Method of manufacturing a substrate for organic electroluminescent device
US7145209B2 (en) * 2003-05-20 2006-12-05 Tpo Displays Corp. Thin film transistor and fabrication method thereof
US7126270B2 (en) * 2003-06-30 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Reflector for a light emitting device
TWI248682B (en) * 2003-09-18 2006-02-01 Au Optronics Corp Control TFT for OLDE display
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
EP2276088B1 (en) 2003-10-03 2018-02-14 Semiconductor Energy Laboratory Co, Ltd. Light emitting element, and light emitting device using the light emitting element
US20050074914A1 (en) * 2003-10-06 2005-04-07 Toppoly Optoelectronics Corp. Semiconductor device and method of fabrication the same
CN100397656C (zh) * 2003-12-03 2008-06-25 统宝光电股份有限公司 多栅极结构的薄膜晶体管及其制作方法
CN100551187C (zh) * 2003-12-26 2009-10-14 株式会社半导体能源研究所 发光元件
US7994617B2 (en) * 2004-02-06 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100623254B1 (ko) 2004-04-27 2006-09-18 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
US20050258488A1 (en) * 2004-04-27 2005-11-24 Toppoly Optoelectronics Corp. Serially connected thin film transistors and fabrication methods thereof
KR100623844B1 (ko) * 2004-04-30 2006-09-19 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
US7122489B2 (en) * 2004-05-12 2006-10-17 Matsushita Electric Industrial Co., Ltd. Manufacturing method of composite sheet material using ultrafast laser pulses
US7504327B2 (en) * 2004-06-14 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film semiconductor device
US7745293B2 (en) * 2004-06-14 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing a thin film transistor including forming impurity regions by diagonal doping
KR100615224B1 (ko) * 2004-06-17 2006-08-25 삼성에스디아이 주식회사 전계 발광 디스플레이 장치
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
US7583022B2 (en) * 2004-08-02 2009-09-01 Eastman Kodak Company OLED display with electrode
KR100670140B1 (ko) 2004-08-26 2007-01-16 삼성에스디아이 주식회사 커패시터
CN101841002B (zh) * 2004-09-24 2011-11-16 株式会社半导体能源研究所 发光器件
JP2006095786A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp プリンタヘッド及びこれを備えた画像形成装置
US20060103295A1 (en) * 2004-11-12 2006-05-18 Hubert Matthew D Non-pixellated display
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8253179B2 (en) 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101200444B1 (ko) * 2005-07-14 2012-11-12 삼성디스플레이 주식회사 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치
JP5103607B2 (ja) * 2005-11-04 2012-12-19 国立大学法人東京農工大学 剥離層除去方法
TWI404227B (zh) * 2005-12-20 2013-08-01 Semiconductor Energy Lab 半導體裝置及其製造方法、以及顯示裝置和電子設備
JP5397219B2 (ja) 2006-04-19 2014-01-22 イグニス・イノベーション・インコーポレイテッド アクティブマトリックス表示装置用の安定な駆動スキーム
US7994021B2 (en) * 2006-07-28 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR101346246B1 (ko) 2006-08-24 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 제작방법
US8563431B2 (en) 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7795154B2 (en) * 2006-08-25 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device that uses laser ablation, to selectively remove one or more material layers
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5110830B2 (ja) * 2006-08-31 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2008029544A1 (en) * 2006-09-08 2008-03-13 Sharp Kabushiki Kaisha Semiconductor device, method for fabricating the same and electronic device
KR100783816B1 (ko) * 2006-09-26 2007-12-07 주식회사 대우일렉트로닉스 오엘이디 디스플레이 소자
KR100824881B1 (ko) * 2006-11-10 2008-04-23 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
US7960261B2 (en) * 2007-03-23 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
JP2008310974A (ja) * 2007-06-12 2008-12-25 Casio Comput Co Ltd 表示装置及びその製造方法
US20090001360A1 (en) * 2007-06-29 2009-01-01 Masaya Nakayama Organic el display and method for producing the same
JP2009032553A (ja) * 2007-07-27 2009-02-12 Casio Comput Co Ltd 表示装置
KR101002662B1 (ko) * 2008-12-10 2010-12-20 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI607670B (zh) * 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
JP5386994B2 (ja) * 2009-01-09 2014-01-15 ソニー株式会社 表示装置および電子機器
US8633873B2 (en) 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
JP2012159695A (ja) * 2011-02-01 2012-08-23 Technology Research Association For Advanced Display Materials 光学素子及び光学素子の製造方法
CN103688302B (zh) 2011-05-17 2016-06-29 伊格尼斯创新公司 用于显示系统的使用动态功率控制的系统和方法
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
CN103035734A (zh) 2011-10-07 2013-04-10 元太科技工业股份有限公司 金属氧化物薄膜晶体管
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CN105247462A (zh) 2013-03-15 2016-01-13 伊格尼斯创新公司 Amoled显示器的触摸分辨率的动态调整
US9246133B2 (en) 2013-04-12 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting module, light-emitting panel, and light-emitting device
KR102070951B1 (ko) * 2013-05-23 2020-01-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
US9502435B2 (en) 2015-04-27 2016-11-22 International Business Machines Corporation Hybrid high electron mobility transistor and active matrix structure
CN105097828B (zh) * 2015-06-09 2018-11-09 武汉华星光电技术有限公司 Tft基板结构的制作方法及tft基板结构
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
KR20170080996A (ko) * 2015-12-31 2017-07-11 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
JP6737620B2 (ja) * 2016-04-04 2020-08-12 株式会社ジャパンディスプレイ 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US20190198804A1 (en) * 2016-09-01 2019-06-27 Futaba Corporation Organic el display device
WO2018073689A1 (en) * 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
US11997867B2 (en) 2018-11-14 2024-05-28 Sony Corporation Display device, method of manufacturing display device, electronic apparatus, and lighting device
JP7306906B2 (ja) * 2019-07-19 2023-07-11 株式会社ジャパンディスプレイ アレイ基板及び表示装置
JP7324676B2 (ja) * 2019-09-30 2023-08-10 シチズンファインデバイス株式会社 有機ｅｌ素子の製造方法

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS598039B2 (ja) * 1979-12-27 1984-02-22 シャープ株式会社 薄膜ｅｌパネル
JPS616627A (ja) * 1984-06-21 1986-01-13 Asahi Glass Co Ltd エレクトロクロミツク素子の製造方法
JPS6144796U (ja) * 1984-08-28 1986-03-25 関西日本電気株式会社 薄膜ｅｌパネル
JPS62116394U (ja) * 1986-01-10 1987-07-24
JPH01113730A (ja) * 1987-10-27 1989-05-02 Toyota Motor Corp 液晶セルの製造方法
JPH01241526A (ja) * 1988-03-23 1989-09-26 Alps Electric Co Ltd 液晶表示素子の製造方法
JPH01274384A (ja) * 1988-04-26 1989-11-02 Tosoh Corp 封止方法
JPH0260088A (ja) * 1988-08-24 1990-02-28 Hitachi Ltd 薄膜ｅｌパネル
JPH0268524A (ja) * 1988-09-05 1990-03-08 Hitachi Ltd 液晶表示装置
JPH0275193A (ja) * 1988-09-08 1990-03-14 Tosoh Corp 薄膜ｅｌパネルの封止方法
JPH02137795U (ja) * 1989-04-21 1990-11-16
JP2760413B2 (ja) * 1990-12-21 1998-05-28 アルプス電気株式会社 液晶表示素子
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP2837013B2 (ja) * 1992-01-17 1998-12-14 株式会社デンソー Ｅｌ表示装置
JPH05315080A (ja) * 1992-05-01 1993-11-26 Fuji Xerox Co Ltd Ｔｆｔ駆動薄膜ｅｌ素子
JP3173135B2 (ja) * 1992-06-24 2001-06-04 セイコーエプソン株式会社 薄膜半導体装置及びその製造方法
DE69326123T2 (de) * 1992-06-24 1999-12-23 Seiko Epson Corp Dünnfilmtransistor und verfahren zur herstellung eines dünnfilmtransistors
JPH0696864A (ja) * 1992-09-14 1994-04-08 Fuji Xerox Co Ltd ディスプレイ装置及びその製造方法
JPH06325868A (ja) * 1993-03-15 1994-11-25 Fuji Electric Co Ltd 薄膜エレクトロルミネセンスパネル
JPH0757870A (ja) * 1993-08-13 1995-03-03 Tec Corp 端面発光型ｅｌヘッド
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JPH07226294A (ja) * 1994-02-14 1995-08-22 Tec Corp Ｅｌユニットの製作方法
JP2795207B2 (ja) * 1994-03-31 1998-09-10 株式会社デンソー エレクトロルミネッセンス表示器及びその製造方法
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
EP0717445B1 (en) 1994-12-14 2009-06-24 Eastman Kodak Company An electroluminescent device having an organic electroluminescent layer
JP3539821B2 (ja) 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3292657B2 (ja) * 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
JPH09101761A (ja) * 1995-10-03 1997-04-15 Casio Comput Co Ltd Ｅｌ表示装置
JPH09113883A (ja) * 1995-10-16 1997-05-02 Toyo Ink Mfg Co Ltd ディスプレイ表示素子用基材フィルム及び液晶表示素子
JP3715035B2 (ja) * 1996-06-25 2005-11-09 株式会社半導体エネルギー研究所 液晶表示装置
JPH1074582A (ja) * 1996-08-30 1998-03-17 Sanyo Electric Co Ltd 有機ｅｌディスプレイ
JPH10134959A (ja) * 1996-10-29 1998-05-22 Sharp Corp 薄膜ｅｌパネル
JP3762002B2 (ja) * 1996-11-29 2006-03-29 株式会社東芝 薄膜トランジスタ、及び液晶表示装置
JP3392672B2 (ja) * 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
JPH10200125A (ja) * 1997-01-10 1998-07-31 Sony Corp 薄膜トランジスタ及びその製造方法
JPH10319872A (ja) * 1997-01-17 1998-12-04 Xerox Corp アクティブマトリクス有機発光ダイオード表示装置
JP3268993B2 (ja) * 1997-01-31 2002-03-25 三洋電機株式会社 表示装置
JP3641342B2 (ja) * 1997-03-07 2005-04-20 Ｔｄｋ株式会社 半導体装置及び有機ｅｌディスプレイ装置
US5893721A (en) * 1997-03-24 1999-04-13 Motorola, Inc. Method of manufacture of active matrix LED array
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH118075A (ja) * 1997-06-16 1999-01-12 Casio Comput Co Ltd 電界発光素子
JPH1124096A (ja) * 1997-06-30 1999-01-29 Optrex Corp 液晶表示素子
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JPH1140347A (ja) * 1997-07-23 1999-02-12 Futaba Corp 有機エレクトロルミネッセンス素子
JP3874899B2 (ja) * 1997-07-24 2007-01-31 株式会社半導体エネルギー研究所 液晶パネルの作製方法
JPH1154268A (ja) * 1997-08-08 1999-02-26 Sanyo Electric Co Ltd 有機エレクトロルミネッセンスディスプレイ装置
JPH1165471A (ja) * 1997-08-20 1999-03-05 Semiconductor Energy Lab Co Ltd 電気光学装置
JPH1164863A (ja) * 1997-08-22 1999-03-05 Nec Corp 液晶表示パネル及びその製造方法
JP4013293B2 (ja) * 1997-09-01 2007-11-28 セイコーエプソン株式会社 表示装置兼用型イメージセンサ装置及びアクティブマトリクス型表示装置
JPH11109378A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 液晶表示装置
JPH11219133A (ja) 1998-02-02 1999-08-10 Tdk Corp 画像表示装置
JPH11231805A (ja) * 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
JPH11272235A (ja) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置の駆動回路
JP2000089252A (ja) * 1998-09-16 2000-03-31 Toshiba Corp マトリクス型表示装置
JP2000173766A (ja) * 1998-09-30 2000-06-23 Sanyo Electric Co Ltd 表示装置
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6259138B1 (en) * 1998-12-18 2001-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multilayered gate electrode and impurity regions overlapping therewith
JP2000214800A (ja) * 1999-01-20 2000-08-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP5030345B2 (ja) 2000-09-29 2012-09-19 三洋電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2015064592A (ja) 2015-04-09
EP1096303A3 (en) 2006-05-17
JP4748842B2 (ja) 2011-08-17
JP2017207763A (ja) 2017-11-24
JP2019164358A (ja) 2019-09-26
JP2011097104A (ja) 2011-05-12
JP2016167086A (ja) 2016-09-15
JP2016184167A (ja) 2016-10-20
KR20010070174A (ko) 2001-07-25
KR100682803B1 (ko) 2007-02-15
US6670637B2 (en) 2003-12-30
JP6259488B2 (ja) 2018-01-10
JP2014063194A (ja) 2014-04-10
JP2001195015A (ja) 2001-07-19
US20020134979A1 (en) 2002-09-26
JP6154934B2 (ja) 2017-06-28
JP2013137552A (ja) 2013-07-11
US6384427B1 (en) 2002-05-07
US7208765B2 (en) 2007-04-24
JP2012054248A (ja) 2012-03-15
EP1096303B1 (en) 2010-05-19
EP1096303A2 (en) 2001-05-02
DE60044417D1 (de) 2010-07-01
JP5952375B2 (ja) 2016-07-13
JP5364774B2 (ja) 2013-12-11
US20040135146A1 (en) 2004-07-15
JP5688447B2 (ja) 2015-03-25
JP5723899B2 (ja) 2015-05-27
JP2012083763A (ja) 2012-04-26

Similar Documents

Publication Publication Date Title
JP6259488B2 (ja) 表示装置
JP6403914B1 (ja) Ｅｌ表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110303

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121113

R150 Certificate of patent or registration of utility model

Ref document number: 5138054

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term