JP2021047429A5 - - Google Patents

Claims (4)

1. 画素部と、前記画素部を駆動する駆動回路部と、端子部と、前記端子部に接続されたＦＰＣとを有する表示装置であって、
   前記端子部において、
   前記ＦＰＣと電気的に接続された第１の導電層を有し、
   前記第１の導電層と絶縁層を介して重なる領域を有する第２の導電層を有し、
   前記第２の導電層は、前記駆動回路部、及び前記画素部と電気的に導通せず、
   前記第２の導電層の電位は、フローティングである表示装置。
2. 画素部と、前記画素部を駆動する駆動回路部と、端子部と、前記端子部に接続されたＦＰＣとを有する表示装置であって、
   前記端子部において、
   前記ＦＰＣと電気的に接続された第１の導電層を有し、
   前記第１の導電層と絶縁層を介して重なる領域を有する第２の導電層を有し、
   前記第２の導電層は、前記駆動回路部、及び前記画素部と電気的に導通せず、
   前記第２の導電層は、前記第１の導電層と電気的に導通しない表示装置。
3. 画素部と、前記画素部を駆動する駆動回路部と、端子部と、前記端子部に接続されたＦＰＣとを有する表示装置であって、
   前記画素部において、トランジスタを有し、
   前記トランジスタは、
   ゲート電極と、
   前記ゲート電極上の絶縁層と、
   前記絶縁層上の半導体層と、
   前記半導体上のソース電極及びドレイン電極と、を有し、
   前記端子部において、
   前記絶縁層上の第１の導電層と、前記絶縁層下の第２の導電層と、を有し、
   前記第１の導電層は、前記ＦＰＣと電気的に接続し、
   前記第２の導電層は、前記駆動回路部、及び前記画素部と電気的に導通せず、
   前記第２の導電層の電位は、フローティングである表示装置。
4. 画素部と、前記画素部を駆動する駆動回路部と、端子部と、前記端子部に接続されたＦＰＣとを有する表示装置であって、
   前記画素部において、トランジスタを有し、
   前記トランジスタは、
   ゲート電極と、
   前記ゲート電極上の絶縁層と、
   前記絶縁層上の半導体層と、
   前記半導体上のソース電極及びドレイン電極と、を有し、
   前記端子部において、
   前記絶縁層上の第１の導電層と、前記絶縁層下の第２の導電層と、を有し、
   前記第１の導電層は、前記ＦＰＣと電気的に接続し、
   前記第２の導電層は、前記駆動回路部、及び前記画素部と電気的に導通せず、
   前記第２の導電層は、前記第１の導電層と電気的に導通しない表示装置。