JP6767344B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6767344B2
JP6767344B2 JP2017221581A JP2017221581A JP6767344B2 JP 6767344 B2 JP6767344 B2 JP 6767344B2 JP 2017221581 A JP2017221581 A JP 2017221581A JP 2017221581 A JP2017221581 A JP 2017221581A JP 6767344 B2 JP6767344 B2 JP 6767344B2
Authority
JP
Japan
Prior art keywords
layer
thin film
film
film transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017221581A
Other languages
English (en)
Other versions
JP2018041101A (ja
Inventor
山崎　舜平
舜平 山崎
秋元　健吾
健吾 秋元
茂樹 小森
茂樹 小森
秀貴 魚地
秀貴 魚地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018041101A publication Critical patent/JP2018041101A/ja
Application granted granted Critical
Publication of JP6767344B2 publication Critical patent/JP6767344B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

チャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で
構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネ
ルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した
電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、マトリクス状に配置された表示画素毎にＴＦＴからなるスイッチング素子を設けた
アクティブマトリクス型の表示装置（液晶表示装置や発光表示装置や電気泳動式表示装置
）が盛んに開発されている。アクティブマトリクス型の表示装置は、画素（又は１ドット
）毎にスイッチング素子が設けられており、単純マトリクス方式に比べて画素密度が増え
た場合に低電圧駆動できるので有利である。
また、チャネル形成領域に酸化物半導体膜を用いて薄膜トランジスタ（ＴＦＴ）などを作
製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導
体膜として酸化亜鉛（ＺｎＯ）を用いるＴＦＴや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるＴ
ＦＴが挙げられる。これらの酸化物半導体膜を用いたＴＦＴを、透光性を有する基板上に
形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２
で開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
チャネル形成領域に酸化物半導体膜を用いる薄膜トランジスタには、動作速度が速く、製
造工程が比較的簡単であり、十分な信頼性が求められている。
薄膜トランジスタを形成するにあたり、ソース電極及びドレイン電極は、低抵抗な金属材
料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗による信号の
遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低い金
属材料を用いることが望ましい。電気抵抗値の低い金属材料からなるソース電極及びドレ
イン電極と、酸化物半導体膜とが直接接する薄膜トランジスタ構造とすると、コンタクト
抵抗が高くなる恐れがある。コンタクト抵抗が高くなる原因は、ソース電極及びドレイン
電極と、酸化物半導体膜との接触面でショットキー接合が形成されることが要因の一つと
考えられる。
加えて、ソース電極及びドレイン電極と、酸化物半導体膜とが直接接する部分には容量が
形成され、周波数特性（ｆ特性と呼ばれる）が低くなり、薄膜トランジスタの高速動作を
妨げる恐れがある。
本発明の一形態は、酸化物半導体膜を用いる薄膜トランジスタにおいて、ソース電極また
はドレイン電極のコンタクト抵抗を低減した薄膜トランジスタ及びその作製方法を提供す
ることを課題の一つとする。
また、酸化物半導体膜を用いる薄膜トランジスタの動作特性や信頼性を向上させることも
課題の一つとする。
また、酸化物半導体膜を用いる薄膜トランジスタの電気特性のバラツキを低減することも
課題の一つとする。特に、液晶表示装置においては、個々の素子間でのバラツキが大きい
場合、そのＴＦＴ特性のバラツキに起因する表示むらが発生する恐れがある。
また、発光素子を有する表示装置においても、画素電極に一定の電流が流れるように配置
されたＴＦＴ（駆動回路または画素に配置される発光素子に電流を供給するＴＦＴ）のオ
ン電流（Ｉｏｎ）のバラツキが大きい場合、表示画面において輝度のバラツキが生じる恐
れがある。
以上、本発明の一形態は、上記課題の少なくとも一つを解決することを目的とする。
本発明の一形態は、ゲート絶縁層上に、ソース電極層またはドレイン電極層を形成した後
、低抵抗な酸化物半導体層をソース領域またはドレイン領域として形成し、その上に半導
体層として酸化物半導体膜を形成することを要旨とする。好ましくは、半導体層として酸
素過剰酸化物半導体層を用い、ソース領域及びドレイン領域として酸素欠乏酸化物半導体
層を用いる。このソース領域及びドレイン領域の酸素欠乏酸化物半導体層は直径１ｎｍ〜
１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度の結晶粒を有していてもよい。
また、低抵抗な酸化物半導体層からなるソース領域及びドレイン領域を、ゲート絶縁層と
ソース電極層及びドレイン電極層との間にも設けてもよい。この場合、ソース電極層及び
ドレイン電極層は上下に第１のソース領域又は第１のドレイン領域、及び第２のソース領
域又は第２のドレイン領域に挟まれる構造となる。
半導体層として用いる酸化物半導体層（第１の酸化物半導体層）は、ソース領域及びドレ
イン領域として用いる酸化物半導体層（第２の酸化物半導体層）より酸素濃度が高い。第
１の酸化物半導体層は酸素過剰酸化物半導体層であり、第２の酸化物半導体層は酸素欠乏
酸化物半導体層と言える。
第２の酸化物半導体層はｎ型の導電型を示し、第１の酸化物半導体層より電気伝導度が高
い。よってソース領域及びドレイン領域は、半導体層より抵抗が低くなる。
また第１の酸化物半導体層は非晶質構造を有し、第２の酸化物半導体層は非晶質構造の中
に結晶粒を含む場合がある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
ソース電極層と酸化物半導体層とはオーミック性のコンタクトが必要であり、さらに、そ
のコンタクト抵抗は極力低減することが望まれる。同様に、ドレイン電極層と酸化物半導
体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極力低
減することが望まれる。
そこで、ソース電極層及びドレイン電極層とゲート絶縁層の間に、酸化物半導体層よりも
キャリア濃度の高いソース領域及びドレイン領域を意図的に設けることによってオーミッ
ク性のコンタクトを形成する。ソース領域及びドレイン領域として機能させる低抵抗な酸
化物半導体層は、ｎ型の導電型を有し、ｎ＋領域ともいう。また、ソース領域及びドレイ
ン領域をｎ＋領域と呼ぶ場合、チャネル形成領域として機能させる酸化物半導体層はＩ型
領域ともいう。
本発明の半導体装置の一形態は、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲ
ート絶縁層上にソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上
にソース領域及びドレイン領域と、ゲート絶縁層、ソース電極層、ドレイン電極層、ソー
ス領域及びドレイン領域上に酸化物半導体層とを含む薄膜トランジスタを有し、酸化物半
導体層はゲート絶縁層を介してゲート電極層と重なり、酸化物半導体層の酸素濃度はソー
ス領域及びドレイン領域の酸素濃度より高い。
本発明の半導体装置の他の一形態は、ゲート電極層と、ゲート電極層上にゲート絶縁層と
、ゲート絶縁層上に第１のソース領域及び第１のドレイン領域と、第１のソース領域及び
第１のドレイン領域上にソース電極層及びドレイン電極層と、ソース電極層及びドレイン
電極層上に第２のソース領域及び第２のドレイン領域と、ゲート絶縁層、第１のソース領
域、第１のドレイン領域、ソース電極層、ドレイン電極層、第２のソース領域及び第２の
ドレイン領域上に酸化物半導体層とを含む薄膜トランジスタを有し、酸化物半導体層はゲ
ート絶縁層を介してゲート電極層と重なり、酸化物半導体層の酸素濃度は、第１のソース
領域、第１のドレイン領域、第２のソース領域、及び第２のドレイン領域の酸素濃度より
高い。
本発明は、上記課題の少なくとも一つを解決する。
上記構成において、ソース領域及びドレイン領域（第１のソース領域、第１のドレイン領
域、第２のソース領域、及び第２のドレイン領域）は、インジウム、ガリウム、及び亜鉛
を含む酸化物半導体層であり、かつサイズが１ｎｍ以上１０ｎｍ以下の結晶粒を含む場合
のある、半導体層に比べ低抵抗な膜である。また、ソース領域（第１のソース領域、第２
のソース領域）の端面と、該端面と向かい合うドレイン領域（第１のドレイン領域、第２
のドレイン領域）の端面は、半導体層と接している。
なお、半導体層、またはソース領域及びドレイン領域（第１のソース領域、第１のドレイ
ン領域、第２のソース領域、及び第２のドレイン領域）としてＩｎ、Ｇａ、及びＺｎを含
む酸化物半導体膜を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎのいずれか一をタ
ングステン、モリブデン、チタン、ニッケル、又はアルミニウムと置換してもよい。
本明細書において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いて形成された半導
体層を「ＩＧＺＯ半導体層」とも記す。ＩＧＺＯ半導体層は、非単結晶半導体層であり、
少なくともアモルファス成分を含んでいるものとする。
また、半導体装置の作製方法も本発明の一つであり、ソース電極層およびドレイン電極層
及びソース領域及びドレイン領域を形成した後、プラズマ処理を行う。さらに、プラズマ
処理後に大気に触れることなくスパッタ法で半導体層を成膜する。半導体層の成膜前に被
成膜基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、しきい値の
バラツキや、電気特性の劣化、ノーマリーオンのＴＦＴになってしまう症状などを引き起
こす恐れがある。プラズマ処理は酸素ガスまたはアルゴンガスを用いる。アルゴンガスに
変えて他の希ガスを用いてもよい。
本発明の半導体装置の作製方法の一形態は、基板上にゲート電極層を形成し、ゲート電極
層上にゲート絶縁層を形成し、ゲート絶縁層上にソース電極層及びドレイン電極層を形成
し、ソース電極層及びドレイン電極層上にソース領域又はドレイン領域を形成し、ゲート
絶縁層、ソース電極層、ドレイン電極層、ソース領域、及びドレイン領域にプラズマ処理
を行い、ゲート電極層と重なり、かつプラズマ処理されたゲート絶縁層、ソース電極層、
ドレイン電極層、ソース領域、及びドレイン領域上に大気に曝さずに酸化物半導体層を形
成し、酸化物半導体層の酸素濃度はソース領域及びドレイン領域の酸素濃度より高くする
。
本発明の半導体装置の作製方法の他の一形態は、基板上にゲート電極層を形成し、ゲート
電極層上にゲート絶縁層を形成し、ゲート絶縁層上に第１のソース領域及び第１のドレイ
ン領域に形成し、第１のソース領域及び第１のドレイン領域上にソース電極層又はドレイ
ン電極層を形成し、ソース電極層及びドレイン電極層上に第２のソース領域又は第２のド
レイン領域を形成し、ゲート絶縁層、第１のソース領域、第１のドレイン領域、ソース電
極層、ドレイン電極層、第２のソース領域、及び第２のドレイン領域にプラズマ処理を行
い、ゲート電極層と重なり、かつプラズマ処理されたゲート絶縁層、第１のソース領域、
第１のドレイン領域、ソース電極層、ドレイン電極層、第２のソース領域、及び第２のド
レイン領域上に大気に曝さずに酸化物半導体層を形成し、酸化物半導体層の酸素濃度は第
１のソース領域、第１のドレイン領域、第２のソース領域、及び第２のドレイン領域の酸
素濃度より高くする。
プラズマ処理によって、露呈しているゲート絶縁層の表面、ソース電極層の表面、ドレイ
ン電極層の表面、ソース領域及びドレイン領域の表面を洗浄することができる。半導体層
（ＩＧＺＯ半導体層）の形成よりも先にソース電極層、ドレイン電極層、ソース領域及び
ドレイン領域をフォトリソグラフィ技術によってエッチング加工するため、表面に残った
有機物と反応させて有機物などのゴミを除去するプラズマ処理を行うことは有用である。
特に、プラズマ処理後に大気に触れることなくスパッタ法で半導体層（ＩＧＺＯ半導体層
）を成膜するため、プラズマ処理と半導体層（ＩＧＺＯ半導体層）の成膜の両方を同じチ
ャンバーで行うことが可能な逆スパッタと呼ばれるプラズマ処理の一種を行うことが好ま
しい。逆スパッタとは、ターゲット側に電圧を印加せずに、酸素、又は酸素及びアルゴン
雰囲気下で基板側に電圧を印加して基板にプラズマを形成して表面を改質する方法である
。
また、チャンバーに酸素ガスを用いるプラズマ処理を行う場合、ゲート絶縁層表面に酸素
ラジカルが照射されることによって、ゲート絶縁層表面を酸素過剰領域に改質し、後に成
膜する半導体層（ＩＧＺＯ半導体層）との界面における酸素濃度を高くする。ゲート絶縁
層に酸素ラジカル処理を行って半導体層を積層し、熱処理を行えば、半導体層（ＩＧＺＯ
半導体層）のゲート絶縁層側の酸素濃度も高濃度とすることができる。従って、ゲート絶
縁層と半導体層（ＩＧＺＯ半導体層）との界面に酸素濃度のピークを有し、かつゲート絶
縁層の酸素濃度は濃度勾配を有し、その勾配はゲート絶縁層と半導体層（ＩＧＺＯ半導体
層）との界面に近づくにつれて増加する。酸素過剰領域を有するゲート絶縁層と酸素過剰
酸化物半導体層（ＩＧＺＯ半導体層）は相性がよく、良好な界面特性を得ることができる
。
酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、
又はオゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に
照射することによって膜表面を改質することができる。
また、酸素ラジカル処理に限定されず、アルゴンと酸素のラジカル処理を行ってもよい。
アルゴンと酸素のラジカル処理とは、アルゴンガスと酸素ガスを導入してプラズマを発生
させて薄膜表面の改質を行うことである。
電界が印加され放電プラズマが発生している反応空間中のＡｒ原子（Ａｒ）は、放電プラ
ズマ中の電子（ｅ）により励起又は電離され、アルゴンラジカル（Ａｒ＊）やアルゴンイ
オン（Ａｒ＋）や電子（ｅ）となる。アルゴンラジカル（Ａｒ＊）はエネルギーの高い準
安定状態にあり、周辺にある同種又は異種の原子と反応し、それらの原子を励起又は電離
させて安定状態に戻ろうとして雪崩れ現象的に反応が発生する。その時に周辺に酸素があ
ると、酸素原子（Ｏ）が励起又は電離され、酸素ラジカル（Ｏ＊）や酸素イオン（Ｏ＋）
や酸素（Ｏ）となる。その酸素ラジカル（Ｏ＊）が被処理物である薄膜表面の材料と反応
し、表面改質が行われ、表面にある有機物と反応して有機物を除去するプラズマ処理が行
われる。なお、アルゴンガスのラジカルは、反応性ガス（酸素ガス）のラジカルと比較し
て準安定状態が長く維持されるという特徴があり、そのためプラズマを発生させるのにア
ルゴンガスを用いるのが一般的である。
また、酸素ガスを用いる場合、プラズマ処理の条件によっては、ソース電極層及びドレイ
ン電極層の表面が酸化される。本発明は、ソース電極層及びドレイン電極層上にソース領
域及びドレイン領域を形成した後、プラズマ処理を行うので、ソース電極層及びドレイン
電極層は露出している端部しか酸化されない。よってソース電極層及びドレイン電極層は
半導体層に接する領域のみ酸化され、他の領域は酸化されないので低抵抗に保つことがで
きる。また、ソース領域及びドレイン領域と半導体層との接触面積が広く、ソース領域ま
たはドレイン領域は半導体層と電気的に接続させることができる。
また、使用するフォトマスクの枚数を削減するため、ソース領域とドレイン領域のエッチ
ング加工後に、ソース領域とドレイン領域をマスクとして自己整合的にソース電極層及び
ドレイン電極層を形成してもよい。この場合、ソース領域（またはドレイン領域）の端面
をソース電極層（またはドレイン電極層）の端面がほぼ一致するため、ソース領域とドレ
イン領域の間隔がソース電極層とドレイン電極層との間隔とほぼ同一となる。
ＩＧＺＯ半導体層、ソース電極層及びドレイン電極層、ソース領域及びドレイン領域はス
パッタ法（スパッタリング法）で形成すればよい。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
これら各種のスパッタ法を用いて半導体層、ソース領域及びドレイン領域、ソース電極層
及びドレイン電極層を形成する。
また、半導体層にＩＧＺＯ半導体層を用いる場合、ソース領域及びドレイン領域も、イン
ジウム、ガリウム、及び亜鉛を含む酸化物層であり、ＩＧＺＯ半導体層の成膜条件とは異
なる成膜条件で形成される。ソース領域及びドレイン領域の成膜条件は、成膜直後におい
てサイズが１ｎｍ以上１０ｎｍ以下の結晶粒を含む条件が含まれる。例えば、Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用い、ＤＣスパッタ法でアルゴン
ガス流量：酸素流量を２：１の割合でチャンバーに導入する成膜条件、或いはアルゴンガ
スのみを導入する成膜条件とした場合、成膜直後においてサイズが１ｎｍ以上１０ｎｍ以
下の結晶粒を含む膜を得ることがある。なお、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：１としたターゲットはアモルファス状の酸化物半導体膜を得るために、この比率として
意図的に設計したものであるため、ソース領域及びドレイン領域をより結晶性の高い膜を
得るためにターゲットの組成比を変更してもよい。プロセスの簡略化、または低コストを
実現するためには、同じターゲットを用いて導入ガスを変更するだけでＩＧＺＯ半導体層
に用いる膜と、ソース領域及びドレイン領域に用いる膜とを作り分ける方が好ましい。
酸素欠乏酸化物半導体層をソース領域またはドレイン領域として積極的に設けることによ
り、金属層であるソース電極層またはドレイン電極層と、ＩＧＺＯ膜との間を良好な接合
としてショットキー接合に比べて熱的にも安定動作を有せしめる。また、チャネルのキャ
リアを供給する（ソース側）、またはチャネルのキャリアを安定して吸収する（ドレイン
側）、または抵抗成分をソース電極層（またはドレイン電極層）との界面に作らないため
にも積極的にソース領域またはドレイン領域を設けることは重要である。高いドレイン電
圧でも良好な移動度を保持するためにも低抵抗化は重要である。
また、ソース電極層及びドレイン電極層にチタン膜を用いることが好ましい。例えば、チ
タン膜、アルミニウム膜、チタン膜の積層を用いると低抵抗であり、かつアルミニウム膜
にヒロックが発生しにくい。
また、スパッタ法はターゲットに対して強いエネルギーをＡｒイオンで与えるため、本体
、成膜されたＩＧＺＯ半導体層中には強い歪エネルギーが内在すると考えられる。この歪
エネルギーを解放するため２００℃以上６００℃以下、代表的には３００℃以上５００℃
以下の熱処理を行うことが好ましい。この熱処理により原子レベルの再配列が行われる。
この熱処理によりキャリアの移動を阻害する歪エネルギーが解放されるため、成膜と熱処
理（光アニールも含む）は重要である。
本発明の一形態によって、光電流が少なく、寄生容量が小さく、オンオフ比の高い薄膜ト
ランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よ
って、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供すること
ができる。
半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 信号線駆動回路の動作を説明するタイミングチャート。 信号線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図１６に示すフリップフロップの接続構成を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、薄膜トランジスタ及びその作製工程について、図１乃至図７を用いて
説明する。
図１（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどのガラス基板を用いることができる。
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィー工程を行い
、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲー
ト電極１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。
このとき少なくともゲート電極１０１の端部にテーパー形状が形成されるようにエッチン
グする。この段階での断面図を図１（Ａ）に示した。なお、この段階での上面図が図３に
相当する。
ゲート電極１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、ア
ルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが、
Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と
組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）
、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）から選
ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金
膜、または上述した元素を成分とする窒化物で形成する。
次いで、ゲート電極１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１０
２はスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。
例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍ
の厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定される
ものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム、酸化タンタル膜
などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良
い。
次に、ゲート絶縁層１０２上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成
する。導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。ここでは、導電膜としてＴｉ膜と、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）膜を
積層し、さらにその上にＴｉ膜を成膜する３層構造とする。また、導電膜は、２層構造と
してもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜は、シリコン
を含むアルミニウム膜の単層構造や、チタン膜の単層構造としてもよい。
次に、導電膜上に第１の酸化物半導体膜（本実施の形態では第１のＩＧＺＯ膜）をスパッ
タ法で成膜する。ここでは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲ
ットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温
とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ２Ｏ３：Ｇａ
２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関わらず、成膜
直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩＧＺＯ膜が形成されることがある。なお
、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３００
０Ｗ：８インチφ）、温度（室温〜１００℃）、反応性スパッタの成膜条件などを適宜調
節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲
で調節されうると言える。第１のＩＧＺＯ膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、
膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない
。本実施の形態では第１のＩＧＺＯ膜の膜厚は、５ｎｍとする。
ゲート絶縁層、導電膜、及び第１のＩＧＺＯ膜は、スパッタ法で、チャンバーに導入する
ガスまたは設置するターゲットを適宣切り替えることにより大気に触れることなく連続成
膜することができる。大気に触れることなく連続成膜すると、不純物の混入を防止するこ
とができる。大気に触れることなく連続成膜する場合、マルチチャンバー方式の製造装置
を用いることが好ましい。
次に、第２のフォトリソグラフィー工程を行い、レジストマスクを形成し、第１のＩＧＺ
Ｏ膜をエッチングする。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチ
ングにより、不要な部分を除去して第１のＩＧＺＯ膜であるＩＧＺＯ層１１１ａ、１１１
ｂを形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエ
ッチングを用いてもよい。
次に、第１のＩＧＺＯ膜のエッチングと同じレジストマスクを用いて、エッチングにより
不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する。こ
の際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。ここ
では、ＳｉＣｌ４とＣｌ２とＢＣｌ３の混合ガスを反応ガスとしたドライエッチングによ
り、Ｔｉ膜とＡｌ膜とＴｉ膜を順次積層した導電膜をエッチングしてソース電極層１０５
ａ及びドレイン電極層１０５ｂを形成する。この段階での断面図を図１（Ｂ）に示した。
なお、この段階での上面図が図４に相当する。
また、この第２のフォトリソグラフィー工程において、ソース電極層１０５ａ及びドレイ
ン電極層１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子
１２２はソース配線（ソース電極層１０５ａを含むソース配線）と電気的に接続されてい
る。
また、容量部においては、容量配線１０８と重なる第１のＩＧＺＯ膜が除去される。また
、端子部においては、第２の端子１２２の上方に存在し、且つ、第２の端子と重なる第１
のＩＧＺＯ膜であるＩＧＺＯ層１２３は残存する。
次に、レジストマスクを除去した後、プラズマ処理を行う。この段階での断面図を図１（
Ｃ）に示す。ここでは酸素ガスとアルゴンガスを導入してプラズマを発生させる逆スパッ
タを行い、露出しているゲート絶縁層に酸素ラジカル又は酸素を照射する。こうして、表
面に付着しているゴミを除去し、さらにゲート絶縁層表面を酸素過剰領域に改質する。ゲ
ート絶縁層の表面に酸素ラジカル処理を行い、表面を酸素過剰領域とすることは、その後
の工程での信頼性向上のための熱処理（２００℃〜６００℃）において、ＩＧＺＯ半導体
層界面の改質のための酸素の供給源を作る上で有効である。
なお、プラズマ処理の条件によっては、露呈しているソース電極層１０５ａ及びドレイン
電極層１０５ｂの側面は酸化膜（図示しない）が形成されるが、本構造においてはソース
電極層１０５ａ及びドレイン電極層１０５ｂがチャネル形成領域と直接接する構造とする
のではないため問題ないと言える。むしろ、この酸化膜によりソース領域またはドレイン
領域を介してソース電極層１０５ａ及びドレイン電極層１０５ｂがチャネル形成領域と接
する構造とすることができる。またソース電極層及びドレイン電極層上にソース領域及び
ドレイン領域を形成した後、プラズマ処理を行うので、ソース電極層及びドレイン電極層
は露出している端部しか酸化されない。よってソース電極層及びドレイン電極層は半導体
層に接する領域のみ酸化され、他の領域は酸化されないので低抵抗に保つことができる。
また、ソース領域及びドレイン領域と半導体層との接触面積が広く、ソース領域またはド
レイン領域は半導体層と電気的に接続させることができる。
次いで、プラズマ処理後、大気に曝すことなく第２の酸化物半導体膜（本実施の形態では
第２のＩＧＺＯ膜）を成膜する。プラズマ処理後、大気に曝すことなく第２のＩＧＺＯ膜
を成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させない点で有用
である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット
（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との
距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰
囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分
布も均一となるために好ましい。第２のＩＧＺＯ膜の膜厚は、５ｎｍ〜２００ｎｍとする
。本実施の形態では第２のＩＧＺＯ膜の膜厚は、１００ｎｍとする。
第２のＩＧＺＯ膜は、第１のＩＧＺＯ膜の成膜条件と異ならせることで、第１のＩＧＺＯ
膜の膜中の酸素濃度より多くの酸素を第２のＩＧＺＯ膜中に含ませる。例えば、第１のＩ
ＧＺＯ膜の成膜条件における酸素ガス流量とアルゴンガス流量の比よりも第２のＩＧＺＯ
膜の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、第１の
ＩＧＺＯ膜の成膜条件は、希ガス（アルゴン、又はヘリウムなど）雰囲気下（または酸素
ガス１０％以下、アルゴンガス９０％以上）とし、第２のＩＧＺＯ膜の成膜条件は、酸素
雰囲気下（又は酸素ガス流量がアルゴンガス流量と同量かそれ以上）とする。多くの酸素
を第２のＩＧＺＯ膜中に含ませることによって、第１のＩＧＺＯ膜よりも導電率を低くす
ることができる。また、多くの酸素を第２のＩＧＺＯ膜中に含ませることによってオフ電
流の低減を図ることができるため、オンオフ比の高い薄膜トランジスタを得ることができ
る。
第２のＩＧＺＯ膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用い
てもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャン
バーと異なるチャンバーで成膜してもよい。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
によりＩＧＺＯ膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を
阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお
、熱処理を行うタイミングは、第２のＩＧＺＯ膜の成膜後であれば特に限定されず、例え
ば画素電極形成後に行ってもよい。
次に、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去してＩＧＺＯ半導体層１０３を形成する。ここではＩＴＯ０７Ｎ（
関東化学社製）を用いたウェットエッチングにより、第２のＩＧＺＯ膜を除去してＩＧＺ
Ｏ半導体層１０３を形成する。なお、第１のＩＧＺＯ膜と第２のＩＧＺＯ膜は同じエッチ
ャントを用いるため、ここでのエッチングにより第１のＩＧＺＯ膜が除去される。従って
、第２のＩＧＺＯ膜で覆われた第１のＩＧＺＯ膜の側面は保護されるが、図２（Ａ）に示
すように、露呈している第１のＩＧＺＯ膜（ＩＧＺＯ層１１１ａ、１１１ｂ）はエッチン
グされ、ソース領域１０４ａ、ドレイン領域１０４ｂが形成される。なお、ＩＧＺＯ半導
体層１０３のエッチングは、ウェットエッチングに限定されずドライエッチングを用いて
もよい。以上の工程でＩＧＺＯ半導体層１０３をチャネル形成領域とする薄膜トランジス
タ１７０が作製できる。この段階での断面図を図２（Ａ）に示した。なお、この段階での
上面図が図５に相当する。
次いで、レジストマスクを除去し、ＩＧＺＯ半導体層を覆う保護絶縁膜１０７を形成する
。保護絶縁膜１０７はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜
、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いることができる
。
次に、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁膜１
０７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成
する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２
７も形成する。なお、マスク数を削減するため、同じレジストマスクを用いてさらにゲー
ト絶縁層をエッチングしてゲート電極に達するコンタクトホール１２６も同じレジストマ
スクで形成することが好ましい。この段階での断面図を図２（Ｂ）に示す。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このよう
な材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは
残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
次に、第５のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去して画素電極１１０を形成する。
また、この第５のフォトリソグラフィー工程において、容量部におけるゲート絶縁層１０
２及び保護絶縁膜１０７を誘電体として、容量配線１０８と画素電極１１０とで保持容量
が形成される。
また、この第５のフォトリソグラフィー工程において、第１の端子及び第２の端子をレジ
ストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２
８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第２の端子１２２上に
形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極
である。
次いで、レジストマスクを除去し、この段階での断面図を図２（Ｃ）に示す。なお、この
段階での上面図が図６に相当する。
また、図７（Ａ１）、図７（Ａ２）は、この段階でのゲート配線端子部の上面図及び断面
図をそれぞれ図示している。図７（Ａ１）は図７（Ａ２）中のＣ１−Ｃ２線に沿った断面
図に相当する。図７（Ａ１）において、保護絶縁膜１５４上に形成される透明導電膜１５
５は、入力端子として機能する接続用の端子電極である。また、図７（Ａ１）において、
端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ
材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり、透明導電膜１
５５で導通させている。なお、図２（Ｃ）に図示した透明導電膜１２８と第１の端子１２
１とが接触している部分が、図７（Ａ１）の透明導電膜１５５と第１の端子１５１が接触
している部分に対応している。
また、図７（Ｂ１）、及び図７（Ｂ２）は、図２（Ｃ）に示すソース配線端子部とは異な
るソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図７（Ｂ１）は
図７（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図７（Ｂ１）において、保護
絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子
電極である。また、図７（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成さ
れる電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶
縁層１０２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず
、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖな
どに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成すること
ができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電膜１５５と電
気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して、ボト
ムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７０を有する画素
薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素
に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型
の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このよ
うな基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
また、本発明は、図６の画素構成に限定されず、図６とは異なる上面図の例を図８に示す
。図８では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲ
ート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配
線と接続する第３の端子は省略することができる。なお、図８において、図６と同じ部分
には同じ符号を用いて説明する。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直周期を１．５倍若しくは２倍以上にすることで動画特性を改善する、所
謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本実施の形態で得られるｎチャネル型のトランジスタは、ＩＧＺＯ半導体層をチャネル形
成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせること
ができる。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
本実施の形態によって、光電流が少なく、寄生容量が小さく、オンオフ比の高い薄膜トラ
ンジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よっ
て、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することが
できる。
（実施の形態２）
本実施の形態では、実施の形態１の薄膜トランジスタにおいてソース領域及びドレイン領
域をソース電極層及びドレイン電極層の上下に設ける例である。実施の形態１と異なる構
造を有する薄膜トランジスタ及びその作製工程について、図９及び図１０を用いて説明す
る。
本実施の形態では、実施の形態１と一部異なるだけであるため、図１乃至図８と同じ箇所
には同じ符号を用い、同じ工程の繰り返しの説明は省略して以下に説明する。
まず、実施の形態１と同様に、基板１００上に導電層を形成した後、第１のフォトリソグ
ラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して
配線及び電極（ゲート電極１０１を含むゲート配線、容量配線１０８、及び第１の端子１
２１）を形成する。この段階での断面図が図９（Ａ）であり、図９（Ａ）は図１（Ａ）と
同一である。従って、図３の上面図と図９（Ａ）は対応している。
次いで、実施の形態１と同様に、ゲート電極１０１上にゲート絶縁層１０２を全面に成膜
する。ゲート絶縁層１０２はスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。例
えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１１０ｎｍの
厚さで形成する。
次に、ゲート絶縁層１０２上に第１の酸化物半導体膜（本実施の形態では第１のＩＧＺＯ
膜）をスパッタ法で成膜する。ここでは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１
としたターゲットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成
膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ
２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関
わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩＧＺＯ膜が得られる場合が
ある。なお、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０
Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００℃）、反応性スパッタの成膜条件な
どを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０
ｎｍの範囲で調節されうると言える。第１のＩＧＺＯ膜の膜厚は、５ｎｍ〜２０ｎｍとす
る。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさ
とならない。本実施の形態では第１のＩＧＺＯ膜の膜厚は、５ｎｍとする。
次に、第１のＩＧＺＯ膜上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成す
る。導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、また
は上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる
。ここでは、導電膜としてＴｉ膜と、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）膜を積
層し、さらにその上にＴｉ膜を成膜する３層構造とする。また、導電膜は、２層構造とし
てもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜は、シリコンを
含むアルミニウム膜の単層構造や、チタン膜の単層構造としてもよい。
次に、導電膜上に第２の酸化物半導体膜（本実施の形態では第２のＩＧＺＯ膜）をスパッ
タ法で成膜する。この第２のＩＧＺＯ膜は、第１のＩＧＺＯ膜と同じ成膜条件を用いて形
成することができる。第２のＩＧＺＯ膜は、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒
を含む場合のあるＩＧＺＯ膜を用いる。第２のＩＧＺＯ膜の膜厚は、５ｎｍ〜２０ｎｍと
する。本実施の形態では第２のＩＧＺＯ膜の膜厚は、５ｎｍとする。
ゲート絶縁層、第１のＩＧＺＯ膜、導電膜、及び第２のＩＧＺＯ膜は、スパッタ法で、チ
ャンバーに導入するガスまたは設置するターゲットを適宣切り替えることにより大気に触
れることなく連続成膜することができる。大気に触れることなく連続成膜すると、不純物
の混入を防止することができる。大気に触れることなく連続成膜する場合、マルチチャン
バー方式の製造装置を用いることが好ましい。
次に、第２のフォトリソグラフィー工程を行い、第２のＩＧＺＯ膜上にレジストマスクを
形成し、エッチングにより不要な部分を除去して第１のソース領域１０６ａ及び第１のド
レイン領域１０６ｂ、ソース電極層１０５ａ及びドレイン電極層１０５ｂ、第２のＩＧＺ
Ｏ膜であるＩＧＺＯ層１１１ａ、１１１ｂを形成する。この際のエッチング方法としてウ
エットエッチングまたはドライエッチングを用いる。ここでは、ＩＴＯ０７Ｎ（関東化学
社製）を用いたウェットエッチングにより、ＩＧＺＯ層１１１ａ、１１１ｂを形成した後
、ＳｉＣｌ４とＣｌ２とＢＣｌ３の混合ガスを反応ガスとしたドライエッチングにより、
Ｔｉ膜とＡｌ膜とＴｉ膜を順次積層した導電膜をエッチングしてソース電極層１０５ａ及
びドレイン電極層１０５ｂを形成する。その後、同じレジストマスクを用いてＩＴＯ０７
Ｎ（関東化学社製）を用いたウェットエッチングにより、第１のソース領域１０６ａ及び
第１のドレイン領域１０６ｂを形成する。この段階での断面図を図９（Ｂ）に示した。な
お、この段階での上面図が図４に相当する。
また、容量部においては、容量配線１０８と重なる第１のＩＧＺＯ膜及び第２のＩＧＺＯ
膜は除去される。また、端子部においては、第２の端子１２２上に第２のＩＧＺＯ膜であ
るＩＧＺＯ層１２３が残存する。また、第２の端子１２２の下方に存在し、かつ、第２の
端子と重なる第１のＩＧＺＯ膜であるＩＧＺＯ層１３０は残存する。
次に、レジストマスクを除去した後、プラズマ処理を行う。この段階での断面図を図９（
Ｃ）に示す。ここでは酸素ガスとアルゴンガスを導入してプラズマを発生させる逆スパッ
タを行い、露出しているゲート絶縁層に酸素ラジカル又は酸素を照射する。こうして、表
面に付着しているゴミを除去し、さらにゲート絶縁層表面を酸素過剰領域に改質する。ゲ
ート絶縁層の表面に酸素ラジカル処理を行い、表面を酸素過剰領域とすることは、その後
の工程での信頼性向上のための熱処理（２００℃〜６００℃）において、ＩＧＺＯ半導体
層界面の改質のための酸素の供給源を作る上で有効である。
また、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上にはＩＧＺＯ層１１１ａ、１
１１ｂが設けられているため、プラズマダメージが低減される。また、ＩＧＺＯ層１１１
ａ、１１１ｂが設けられているため、ソース電極層１０５ａ及びドレイン電極層１０５ｂ
の酸化による配線抵抗の増大を抑えることができる。
なお、プラズマ処理の条件によっては、露呈しているソース電極層１０５ａ及びドレイン
電極層１０５ｂの側面は酸化膜（図示しない）が形成されるが、本構造においてはソース
電極層１０５ａ及びドレイン電極層１０５ｂがチャネル形成領域と直接接する構造とする
のではないため問題ないと言える。むしろ、この酸化膜によりソース領域またはドレイン
領域を介してソース電極層１０５ａ及びドレイン電極層１０５ｂがチャネル形成領域と接
する構造とすることができる。
次いで、プラズマ処理後、大気に曝すことなく第３の酸化物半導体膜（本実施の形態では
第３のＩＧＺＯ膜）を成膜する。プラズマ処理後、大気に曝すことなく第３のＩＧＺＯ膜
を成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させない点で有用
である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット
（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との
距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰
囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分
布も均一となるために好ましい。第３のＩＧＺＯ膜の膜厚は、５ｎｍ〜２００ｎｍとする
。本実施の形態では第３のＩＧＺＯ膜の膜厚は、１００ｎｍとする。
第３のＩＧＺＯ膜は、第１及び第２のＩＧＺＯ膜の成膜条件と異ならせることで、第１及
び第２のＩＧＺＯ膜の膜中の酸素濃度より多くの酸素を第３のＩＧＺＯ膜中に含ませる。
例えば、第１及び第２のＩＧＺＯ膜の成膜条件における酸素ガス流量とアルゴンガス流量
の比よりも第３のＩＧＺＯ膜の成膜条件における酸素ガス流量の占める比率が多い条件と
する。
具体的には、第１及び第２のＩＧＺＯ膜の成膜条件は、希ガス（アルゴン、又はヘリウム
など）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第３のＩ
ＧＺＯ膜の成膜条件は、酸素雰囲気下（又は酸素ガス流量がアルゴンガス流量と同量かそ
れ以上）とする。
多くの酸素を第３のＩＧＺＯ膜中に含ませることによって、第１及び第２のＩＧＺＯ膜よ
りも導電率を低くすることができる。また、多くの酸素を第３のＩＧＺＯ膜中に含ませる
ことによってオフ電流の低減を図ることができるため、オンオフ比の高い薄膜トランジス
タを得ることができる。
第３のＩＧＺＯ膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用い
てもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャン
バーと異なるチャンバーで成膜してもよい。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
によりＩＧＺＯ膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を
阻害する歪エネルギーが解放されるため、ここでの熱処理（光アニールも含む）は重要で
ある。なお、熱処理を行うタイミングは、第３のＩＧＺＯ膜の成膜後であれば特に限定さ
れず、例えば画素電極形成後に行ってもよい。
次に、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去してＩＧＺＯ半導体層１０３を形成する。以上の工程でＩＧＺＯ半
導体層１０３をチャネル形成領域とする薄膜トランジスタ１７１が作製できる。この段階
での断面図を図１０（Ａ）に示した。なお、この段階での上面図が図５に相当する。ここ
ではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、第３のＩＧＺＯ
膜を除去してＩＧＺＯ半導体層１０３を形成する。なお、第１のＩＧＺＯ膜、第２のＩＧ
ＺＯ膜、及び第３のＩＧＺＯ膜は同じエッチャントを用いるため、ここでのエッチングに
より第１のＩＧＺＯ膜の一部及び第２のＩＧＺＯ膜の一部が除去される。第３のＩＧＺＯ
膜で覆われ、残存した第２のＩＧＺＯ膜は、それぞれ第２のソース領域１０４ａ、及び第
２のドレイン領域１０４ｂとなる。また、第３のＩＧＺＯ膜で覆われた第１のＩＧＺＯ膜
の側面は保護されるが、図１０（Ａ）に示すように、もう一方の第１のＩＧＺＯ膜の側面
は露呈し、若干エッチングされるため端面の形状が変化する。なお、ＩＧＺＯ半導体層１
０３のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい
。
また、ここでのエッチングにより、端子部においては、第２の端子１２２上に設けられた
第２のＩＧＺＯ膜であるＩＧＺＯ層１２３は除去される。
次いで、実施の形態１と同様に、ＩＧＺＯ半導体層を覆う保護絶縁膜１０７を形成する。
以降の工程は、実施の形態１と同一であるため、ここでは簡略な説明のみとする。
保護絶縁膜１０７を形成した後、第４のフォトリソグラフィー工程を行い、レジストマス
クを形成し、保護絶縁膜１０７のエッチングによりコンタクトホール１２５、１２６、１
２７を形成する。この段階での断面図を図１０（Ｂ）に示した。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。次いで、第５のフォトリ
ソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去
して画素電極１１０を形成し、端子部に形成された透明導電膜１２８、１２９を残す。次
いで、レジストマスクを除去し、この段階での断面図を図１０（Ｃ）に示す。なお、この
段階での上面図が図６に相当する。
こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して、ボト
ムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７１を有する画素
薄膜トランジスタ部、保持容量を完成させることができる。
本実施の形態に示したｎチャネル型薄膜トランジスタ１７１は、複数のソース領域、複数
のドレイン領域が設けられており、オン電流を実施の形態１よりも大きくすることができ
る。
本実施の形態では、ソース領域又はドレイン領域（Ｉｎ、Ｇａ、及びＺｎを含む酸素欠乏
酸化物半導体層）を設け、ゲート電極層、ゲート絶縁層、ソース領域又はドレイン領域（
Ｉｎ、Ｇａ、及びＺｎを含む酸素欠乏酸化物半導体層）、ソース電極層及びドレイン電極
層、半導体層（Ｉｎ、Ｇａ、及びＺｎを含む酸素過剰酸化物半導体層）という積層構造を
有する薄膜トランジスタとしている。よって、ゲート電極層とソース電極層又はドレイン
電極層との距離を遠くすることができるため、半導体層の膜厚が薄膜であっても寄生容量
を抑制することができる。
なお、本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の半導体装置の一例である表示装置において、同一基板上に少
なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以
下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１又は実施の形態２に従って形成する
。また、実施の形態１又は実施の形態２に示す薄膜トランジスタはｎチャネル型ＴＦＴで
あるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
本発明の半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一
例を図１２（Ａ）に示す。図１２（Ａ）に示す表示装置は、基板５３００上に表示素子を
備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と
、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうち
いずれか一）と接続される。
また、実施の形態１又は実施の形態２に示す薄膜トランジスタは、ｎチャネル型ＴＦＴで
あり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図１３を用いて説明する。
図１３に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６
０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６
２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、
第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜
トランジスタ５６０３ｃを有する。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５
６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿
ＭとはＦＰＣなどを介して接続するとよい。
次に、図１３に示した信号線駆動回路の動作について、図１４のタイミングチャートを参
照して説明する。なお、図１４のタイミングチャートは、ｉ行目の走査線Ｇｉが選択され
ている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間
は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分
割されている。さらに、図１３の信号線駆動回路は、他の行の走査線が選択されている場
合でも図１４と同様の動作をする。
なお、図１４のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジ
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。
なお、図１４のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
図１４に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力さ
れる。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１
の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６
０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１３の信号線駆動回路は、１ゲート選択期間を３つに分割することで
、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力するこ
とができる。したがって、図１３の信号線駆動回路は、ドライバＩＣ５６０１が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にする
ことができる。接続数が約１／３になることによって、図１３の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
なお、図１３のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選
択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
別の例として、図１５のタイミングチャートに示すように、１つのゲート選択期間をプリ
チャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選選
択期間Ｔ３に分割してもよい。さらに、図１５のタイミングチャートは、ｉ行目の走査線
Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミ
ング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３
ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目
の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１５に示すように、
プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジ
スタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６
２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２
の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ
信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１に
おいて第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１
に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオン
し、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフす
る。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ
５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜
トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜ト
ランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿
ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１５のタイミングチャートを適用した図１３の信号線駆動回路は、サ
ブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージで
きるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１５にお
いて、図１４と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能
を有する部分の詳細な説明は省略する。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１６及び図１７を用い
て説明する。
図１６にシフトレジスタの回路構成を示す。図１６に示すシフトレジスタは、複数のフリ
ップフロップ（フリップフロップ５７０１＿１〜５７０１＿ｎ）で構成される。また、第
１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力され
て動作する。
図１６のシフトレジスタの接続関係について説明する。図１６のシフトレジスタは、ｉ段
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのう
ちいずれか一）は、図１７に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に
接続され、図１７に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図１７に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１７に示
した第６の配線５５０６が第５の配線５７１５に接続される。
また、図１７に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図１７に示した第５の配線５５０５が第４の配線５７１４に接続される。
ただし、１段目のフリップフロップ５７０１＿１の図１７に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１７に示す第
２の配線５５０２は第６の配線５７１６に接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
次に、図１６に示すフリップフロップの詳細について、図１７に示す。図１７に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
次に、図１６に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第５の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んで
もよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源
線と呼んでもよい。
また、信号線駆動回路及び走査線駆動回路を実施の形態１又は実施の形態２に示すｎチャ
ネル型ＴＦＴのみで作製することも可能である。実施の形態１又は実施の形態２に示すｎ
チャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くす
ることが可能となる。また、実施の形態１又は実施の形態２に示すｎチャネル型ＴＦＴは
インジウム、ガリウム、及び亜鉛を含む酸素欠乏酸化物半導体層であるソース領域又はド
レイン領域により寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。
例えば、実施の形態１又は実施の形態２に示すｎチャネル型ＴＦＴを用いた走査線駆動回
路は、高速に動作させることが出来るため、フレーム周波数を高くすること、または、黒
画面挿入を実現することなども実現することが出来る。
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することが出来る。
また、本発明の半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する
場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路
を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一
例を図１２（Ｂ）に示す。
図１２（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有す
る画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。
図１２（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
なお、図１２（Ｂ）に示す発光表示装置では、一つの画素にスイッチング用ＴＦＴと、電
流制御用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１
の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、電流制御用ＴＦＴの
ゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成
している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力され
る信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、ス
イッチング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御す
るのに用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合、
複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし
、複数の各走査線駆動回路で生成しても良い。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態１又は実施の形態２に示すｎチ
ャネル型ＴＦＴのみで作製することも可能である。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半
減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１又は実施の形態
２の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる
。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本発明の薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に
用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また
、本発明の薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体
形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一形態は、該表
示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関
し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子
基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素
電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態で
あっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断
面について、図２０を用いて説明する。図２０は、第１の基板４００１上に形成された酸
素ラジカル処理をされたゲート絶縁層、ソース電極層、ドレイン電極層、ソース領域及び
ドレイン領域上に酸素過剰酸化物半導体層、並びにソース領域及びドレイン領域として酸
素欠乏酸化物半導体層を含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液
晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パ
ネルの上面図であり、図２０（Ｂ）は、図２０（Ａ１）（Ａ２）のＭ−Ｎにおける断面図
に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２０（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２０（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図２０（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
薄膜トランジスタ４０１０、４０１１は、酸素ラジカル処理をされたゲート絶縁層、ソー
ス電極層、ドレイン電極層、ソース領域及びドレイン領域上に酸素過剰酸化物半導体層、
並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高い薄
膜トランジスタに相当し、実施の形態１又は実施の形態２に示す薄膜トランジスタを適用
することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチ
ャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルム
またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦ
フィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
なお本実施の形態は透過型液晶表示装置の例であるが、本発明の一形態は反射型液晶表示
装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、実施の形態１で得られた薄膜トランジスタを保護膜や
平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成とな
っている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物
の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、
酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化
アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積
層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に
限定されず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、ここでは、絶縁層４０２０の
二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用
いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化
させることを抑制することができる。
また、保護膜を形成した後に、ＩＧＺＯ半導体層のアニール（３００℃〜４００℃）を行
ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性
を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏ
ｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス
）等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル
基、またはアリール基のうち少なくとも１種を有していてもよい。なお、これらの材料で
形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキ
ル基、または芳香族炭化水素のうち、少なくとも１種を有していてもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、ＩＧＺＯ半導体層のアニール（３００℃〜４００℃）を行っても
よい。絶縁層４０２１の焼成工程とＩＧＺＯ半導体層のアニールを兼ねることで効率よく
半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図２０においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
図２１は、本発明を適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液
晶表示モジュールを構成する一例を示している。
図２１は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）などを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態では、本発明の一形態の半導体装置として電子ペーパーの例を示す。
図１１は、本発明を適用した半導体装置の例としてアクティブマトリクス型の電子ペーパ
ーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示
す薄膜トランジスタと同様に作製でき、酸素ラジカル処理をされたゲート絶縁層、ソース
電極層、ドレイン電極層、ソース領域及びドレイン領域上に酸素過剰酸化物半導体層、並
びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高い薄膜
トランジスタである。また、実施の形態２で示す薄膜トランジスタも本実施の薄膜トラン
ジスタ５８１として適用することもできる。
図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又
はドレイン電極層によって第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成
する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８
との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされている
キャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂
等の充填材５９５で充填されている（図１１参照。）。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態では、本発明の半導体装置として発光表示装置の例を示す。表示装置の有す
る表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示
す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、
無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ
素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１８は、本発明を適用した半導体装置の例としてデジタル時間階調駆動を適用可能な画
素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層（ＩＧＺＯ半導体層）をチャネル形成領域に用いるｎチャネル型のトラ
ンジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１８と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１８に示す画素構成は、これに限定されない。例えば、図１８に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１９を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１９（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態１で示す薄膜トランジスタと同様に作製でき、酸素ラジカル処理をされたゲート
絶縁層、ソース電極層、ドレイン電極層、ソース領域及びドレイン領域上に酸素過剰酸化
物半導体層、並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信
頼性の高い薄膜トランジスタである。また、実施の形態２で示す薄膜トランジスタをＴＦ
Ｔ７００１、７０１１、７０２１として適用することもできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出
構造の発光素子にも適用することができる。
上面射出構造の発光素子について図１９（Ａ）を用いて説明する。
図１９（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１９（Ａ）では、
発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続さ
れており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極
７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして
発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層
、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を
全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて
形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイン
ジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫
酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１９（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１９（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図１９（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図１９（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
１９（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１９（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１９（Ｃ）を用いて説明する。図１９（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図１９（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図１９（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図１９（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１９（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図１９に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
次に、本発明の半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の
外観及び断面について、図２２を用いて説明する。図２２は、第１の基板上に形成された
酸素ラジカル処理をされたゲート絶縁層、ソース電極層、ドレイン電極層、ソース領域及
びドレイン領域上に酸素過剰酸化物半導体層、並びにソース領域及びドレイン領域として
酸素欠乏酸化物半導体層を含む信頼性の高い薄膜トランジスタ及び発光素子を、第２の基
板との間にシール材によって封止した、パネルの上面図であり、図２２（Ｂ）は、図２２
（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２２（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、酸素ラジカル処理をされたゲート絶縁層、ソー
ス電極層、ドレイン電極層、ソース領域及びドレイン領域上に酸素過剰酸化物半導体層、
並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高い薄
膜トランジスタに相当し、実施の形態１又は実施の形態２に示す薄膜トランジスタを適用
することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチ
ャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコ−ン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒
素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２２の構成に
限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本発明の半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情
報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、
電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広
告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器
の一例を図２３、図２４に示す。
図２３（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本発明を適用した電子
ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れること
なく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としても
よい。
また、図２３（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明を適用した電
子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができ
る。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を
送受信できる構成としてもよい。
また、図２４は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２４では表示部２７０５）に文章を表示し、左側の表示部
（図２４では表示部２７０７）に画像を表示することができる。
また、図２４では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態８）
本発明に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができ
る。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機
ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デ
ジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム
機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図２５（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２５（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２６（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２６（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明に
係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とする
ことができる。図２６（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラ
ム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行っ
て情報を共有する機能を有する。なお、図２６（Ａ）に示す携帯型遊技機が有する機能は
これに限定されず、様々な機能を有することができる。
図２６（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本発明に係る半導体装置を備えた構成であればよく、その
他付属設備が適宜設けられた構成とすることができる。
図２７は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００
１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、
スピーカ１００５、マイク１００６などを備えている。
図２７に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入
力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００
２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

Claims (4)

  1. 画素部と、駆動回路部と、端子部と、ＦＰＣとを有する表示装置であって、
    前記画素部は、第１のトランジスタを有し、
    前記第１のトランジスタは、
    チャネル形成領域を有する半導体層と、
    絶縁層を介して、前記チャネル形成領域と重なる第１の導電層と、
    前記半導体層と電気的に接続された第２の導電層と、を有し、
    前記駆動回路部は、前記画素部を駆動する駆動回路を有し、
    前記駆動回路は、第２のトランジスタを有し、
    前記第１のトランジスタ及び前記第２のトランジスタは、同層に形成されたものであり、
    前記端子部は、
    前記第１の導電層と同層の第３の導電層と、
    前記第２の導電層と同層の第４の導電層と、を有し、
    前記第４の導電層は、前記絶縁層を介して前記第３の導電層と重なり、
    前記第４の導電層は、前記ＦＰＣと電気的に接続し、
    前記第４の導電層は、前記第２のトランジスタと電気的に接続し、
    前記第１の導電層と前記第３の導電層は、基板に接し、
    前記第３の導電層は、前記駆動回路部、及び前記画素部と電気的に導通せず、
    前記第３の導電層の電位は、フローティングである表示装置。
  2. 画素部と、駆動回路部と、端子部と、ＦＰＣとを有する表示装置であって、
    前記画素部は、第１のトランジスタを有し、
    前記第１のトランジスタは、
    チャネル形成領域を有する半導体層と、
    絶縁層を介して、前記チャネル形成領域と重なる第１の導電層と、
    前記半導体層と電気的に接続された第２の導電層と、を有し、
    前記駆動回路部は、前記画素部を駆動する駆動回路を有し、
    前記駆動回路は、第２のトランジスタを有し、
    前記第１のトランジスタ及び前記第２のトランジスタは、同層に形成されたものであり、
    前記絶縁層は、前記第１の導電層の側面に接する領域を有し、
    前記端子部は、
    前記第１の導電層と同層の第３の導電層と、
    前記第２の導電層と同層の第４の導電層と、を有し、
    前記第４の導電層は、前記絶縁層を介して前記第３の導電層と重なり、
    前記第４の導電層は、前記ＦＰＣと電気的に接続し、
    前記第４の導電層は、前記第２のトランジスタと電気的に接続し、
    前記第３の導電層は、前記駆動回路部、及び前記画素部と電気的に導通せず、
    前記第３の導電層の電位は、フローティングである表示装置。
  3. 画素部と、駆動回路部と、端子部と、ＦＰＣとを有する表示装置であって、
    前記画素部は、第１のトランジスタを有し、
    前記第１のトランジスタは、
    チャネル形成領域を有する半導体層と、
    絶縁層を介して、前記チャネル形成領域と重なる第１の導電層と、
    前記半導体層と電気的に接続された第２の導電層と、を有し、
    前記駆動回路部は、前記画素部を駆動する駆動回路を有し、
    前記駆動回路は、第２のトランジスタを有し、
    前記第１のトランジスタ及び前記第２のトランジスタは、同層に形成されたものであり、
    前記端子部は、
    前記第１の導電層と同層の第３の導電層と、
    前記第２の導電層と同層の第４の導電層と、を有し、
    前記第４の導電層は、前記絶縁層を介して前記第３の導電層と重なり、
    前記第４の導電層は、前記ＦＰＣと電気的に接続し、
    前記第４の導電層は、前記第２のトランジスタと電気的に接続し、
    前記第４の導電層は、前記絶縁層に接し、
    前記第３の導電層は、前記駆動回路部、及び前記画素部と電気的に導通せず、
    前記第３の導電層の電位は、フローティングである表示装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第２の導電層は、前記半導体層よりも低抵抗であり且つ前記半導体層と同じ材料を有する半導体領域を介して、前記半導体層と電気的に接続している表示装置。
JP2017221581A 2008-09-12 2017-11-17 表示装置 Active JP6767344B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008234603 2008-09-12
JP2008234603 2008-09-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017017709A Division JP6312972B2 (ja) 2008-09-12 2017-02-02 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019119270A Division JP6803429B2 (ja) 2008-09-12 2019-06-27 表示装置

Publications (2)

Publication Number Publication Date
JP2018041101A JP2018041101A (ja) 2018-03-15
JP6767344B2 true JP6767344B2 (ja) 2020-10-14

Family

ID=42005117

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2009206653A Withdrawn JP2010093238A (ja) 2008-09-12 2009-09-08 半導体装置及び半導体装置の作製方法
JP2015094498A Expired - Fee Related JP6087980B2 (ja) 2008-09-12 2015-05-05 半導体装置
JP2017017709A Active JP6312972B2 (ja) 2008-09-12 2017-02-02 半導体装置
JP2017221581A Active JP6767344B2 (ja) 2008-09-12 2017-11-17 表示装置
JP2019119270A Active JP6803429B2 (ja) 2008-09-12 2019-06-27 表示装置
JP2020198063A Active JP7038182B2 (ja) 2008-09-12 2020-11-30 表示装置
JP2022034392A Active JP7200415B2 (ja) 2008-09-12 2022-03-07 表示装置
JP2022204291A Pending JP2023052008A (ja) 2008-09-12 2022-12-21 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2009206653A Withdrawn JP2010093238A (ja) 2008-09-12 2009-09-08 半導体装置及び半導体装置の作製方法
JP2015094498A Expired - Fee Related JP6087980B2 (ja) 2008-09-12 2015-05-05 半導体装置
JP2017017709A Active JP6312972B2 (ja) 2008-09-12 2017-02-02 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2019119270A Active JP6803429B2 (ja) 2008-09-12 2019-06-27 表示装置
JP2020198063A Active JP7038182B2 (ja) 2008-09-12 2020-11-30 表示装置
JP2022034392A Active JP7200415B2 (ja) 2008-09-12 2022-03-07 表示装置
JP2022204291A Pending JP2023052008A (ja) 2008-09-12 2022-12-21 半導体装置

Country Status (5)

Country Link
US (4) US9257594B2 (ja)
JP (8) JP2010093238A (ja)
KR (3) KR20160063402A (ja)
TW (6) TWI759934B (ja)
WO (1) WO2010029859A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029865A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101545460B1 (ko) * 2008-09-12 2015-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 생산 방법
CN102881696A (zh) 2008-09-19 2013-01-16 株式会社半导体能源研究所 显示装置
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI529949B (zh) * 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101218090B1 (ko) 2009-05-27 2013-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101460869B1 (ko) * 2009-09-04 2014-11-11 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
WO2011043162A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011043164A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011048925A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101876470B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101930230B1 (ko) 2009-11-06 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
CN102598279B (zh) 2009-11-06 2015-10-07 株式会社半导体能源研究所 半导体装置
KR102008754B1 (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
CN104465408B (zh) * 2010-04-23 2017-09-15 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN117410348A (zh) * 2010-04-23 2024-01-16 株式会社半导体能源研究所 半导体装置和晶体管的制造方法
WO2011132591A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011155302A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5636304B2 (ja) * 2011-02-08 2014-12-03 株式会社ジャパンディスプレイ 薄膜トランジスタ回路基板及びその製造方法
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8797303B2 (en) * 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9742378B2 (en) * 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
US9190525B2 (en) * 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
TWI627483B (zh) 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
US8835236B2 (en) 2013-02-08 2014-09-16 Chunghwa Picture Tubes, Ltd. Oxide semiconductor thin film transistor and method for manufacturing the same
JP6391917B2 (ja) * 2013-07-03 2018-09-19 株式会社ジャパンディスプレイ 発光素子表示装置及びその製造方法
JP2017201651A (ja) * 2016-05-02 2017-11-09 株式会社神戸製鋼所 酸化物半導体の製造方法
US10644140B2 (en) * 2016-06-30 2020-05-05 Intel Corporation Integrated circuit die having back-end-of-line transistors
CN106229347B (zh) * 2016-08-24 2019-06-07 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制造方法
KR20180047551A (ko) * 2016-10-31 2018-05-10 엘지디스플레이 주식회사 액정표시장치
WO2018150620A1 (ja) 2017-02-16 2018-08-23 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法
CN110651358A (zh) 2017-05-19 2020-01-03 株式会社半导体能源研究所 半导体装置、显示装置以及半导体装置的制造方法
CN110692125B (zh) * 2017-05-31 2023-10-27 夏普株式会社 有源矩阵基板及其制造方法
CN107768307A (zh) * 2017-11-21 2018-03-06 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
KR102126553B1 (ko) * 2017-12-19 2020-06-24 엘지디스플레이 주식회사 표시 장치
KR102418612B1 (ko) 2018-01-03 2022-07-08 엘지전자 주식회사 이동 단말기
JP2020141001A (ja) * 2019-02-27 2020-09-03 キオクシア株式会社 半導体装置および半導体装置の製造方法
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3210437B2 (ja) * 1991-09-24 2001-09-17 株式会社東芝 液晶表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0675246A (ja) 1992-08-28 1994-03-18 Toshiba Corp アクティブマトリックス型液晶表示素子の製造方法
EP0592063A3 (en) 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
US5610414A (en) 1993-07-28 1997-03-11 Sharp Kabushiki Kaisha Semiconductor device
JP3466530B2 (ja) 1993-10-27 2003-11-10 シャープ株式会社 液晶表示装置およびそれに用いられる半導体装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5835177A (en) * 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR980002529U (ko) 1996-06-28 1998-03-30 자동차의 리어 도어 스트라이커 린 포스먼트
KR100255591B1 (ko) 1997-03-06 2000-05-01 구본준 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
JP3208658B2 (ja) 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
US6587160B2 (en) 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
JP4516638B2 (ja) * 1997-10-14 2010-08-04 三星電子株式会社 液晶表示装置用基板、液晶表示装置及びその製造方法
KR100299686B1 (ko) 1997-10-14 2001-10-27 윤종용 정전기방전기능을가지는액정표시장치및그제조방법
JPH10186410A (ja) 1998-01-29 1998-07-14 Hitachi Ltd 液晶表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR100299537B1 (ko) * 1999-08-31 2001-11-01 남상희 엑스-선 검출용 박막트랜지스터 기판 제조방법
JP4390991B2 (ja) * 1999-08-31 2009-12-24 シャープ株式会社 液晶表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3712899B2 (ja) 1999-09-21 2005-11-02 株式会社日立製作所 液晶表示装置
JP2001092378A (ja) * 1999-09-27 2001-04-06 Sharp Corp アクティブマトリクス基板
JP5057613B2 (ja) 2000-04-27 2012-10-24 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US6747289B2 (en) 2000-04-27 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
JP4410912B2 (ja) 2000-06-07 2010-02-10 Ｎｅｃ液晶テクノロジー株式会社 静電保護回路
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US6757031B2 (en) 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display
JP4831874B2 (ja) * 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
KR100799463B1 (ko) 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100780711B1 (ko) 2001-07-28 2007-11-30 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자 및 그 제조방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4267253B2 (ja) 2002-05-14 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4493933B2 (ja) 2002-05-17 2010-06-30 株式会社半導体エネルギー研究所 表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR101061882B1 (ko) * 2002-09-11 2011-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4100178B2 (ja) 2003-01-24 2008-06-11 ソニー株式会社 表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2004288786A (ja) 2003-03-20 2004-10-14 Renesas Technology Corp 半導体装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101034181B1 (ko) * 2003-08-21 2011-05-12 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100551046B1 (ko) * 2003-08-28 2006-02-09 삼성에스디아이 주식회사 유기 이엘 소자
US6874718B1 (en) * 2003-09-16 2005-04-05 Liang-Jen Chang Fishing spinning reel
JP4170235B2 (ja) * 2004-01-29 2008-10-22 シャープ株式会社 表示装置
CN100451784C (zh) 2004-01-29 2009-01-14 夏普株式会社 显示装置
CN100504553C (zh) * 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101051012B1 (ko) * 2004-08-06 2011-07-21 삼성전자주식회사 표시 패널용 모기판 및 그의 제조 방법
JP4906029B2 (ja) 2004-08-20 2012-03-28 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
KR100635885B1 (ko) * 2004-12-14 2006-10-18 한국기초과학지원연구원 고균등 고자장 발생용 초전도 자석의 설계방법
US7566952B2 (en) * 2005-01-05 2009-07-28 International Business Machines Corporation On-chip circuit pad structure
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006267605A (ja) 2005-03-24 2006-10-05 Mitsubishi Electric Corp 表示装置
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR20060118208A (ko) * 2005-05-16 2006-11-23 삼성전자주식회사 박막 트랜지스터 표시판
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWI279920B (en) * 2005-10-24 2007-04-21 Chunghwa Picture Tubes Ltd Thin film transistor array substrate and liquid crystal display panel
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007316104A (ja) * 2006-05-23 2007-12-06 Casio Comput Co Ltd 表示装置
KR100847640B1 (ko) 2006-05-23 2008-07-21 가시오게산키 가부시키가이샤 표시장치
CN101460890B (zh) * 2006-05-31 2011-04-06 Nec液晶技术株式会社 半透过型液晶显示装置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR20080007813A (ko) 2006-07-18 2008-01-23 삼성전자주식회사 박막 트랜지스터 어레이 기판
TWI427702B (zh) 2006-07-28 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US8400599B2 (en) * 2006-08-16 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display panel having a light blocking electrode
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5100076B2 (ja) 2006-10-04 2012-12-19 株式会社ジャパンディスプレイウェスト 表示装置
JP2008112136A (ja) * 2006-10-04 2008-05-15 Mitsubishi Electric Corp 表示装置及びその製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR20080032905A (ko) * 2006-10-11 2008-04-16 삼성전자주식회사 표시 기판 및 그 제조 방법
US7456432B2 (en) * 2006-11-20 2008-11-25 Tpo Displays Corp. System having electrostatic discharge protection structure and method for manufacturing the same
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101425635B1 (ko) 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
TW200823965A (en) * 2006-11-30 2008-06-01 Nat Univ Tsing Hua Manufacturing method for imprinting lithograph template
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP2008170757A (ja) * 2007-01-12 2008-07-24 Epson Imaging Devices Corp 表示装置及びこれを搭載した電子機器
JP5090745B2 (ja) 2007-01-17 2012-12-05 株式会社ジャパンディスプレイイースト 表示装置および表示装置の製造方法
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4934599B2 (ja) 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置
US20080204618A1 (en) * 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
KR100805124B1 (ko) 2007-03-05 2008-02-21 삼성에스디아이 주식회사 표시 장치의 제조 방법 및 표시 장치
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5480554B2 (ja) 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101218090B1 (ko) 2009-05-27 2013-01-18 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US20130092932A1 (en) 2013-04-18
KR101812935B1 (ko) 2018-01-30
JP2023052008A (ja) 2023-04-11
KR20110063828A (ko) 2011-06-14
JP2021047429A (ja) 2021-03-25
TWI759934B (zh) 2022-04-01
US20190027640A1 (en) 2019-01-24
JP2017122915A (ja) 2017-07-13
JP6803429B2 (ja) 2020-12-23
US9257594B2 (en) 2016-02-09
JP2018041101A (ja) 2018-03-15
TWI711146B (zh) 2020-11-21
JP6312972B2 (ja) 2018-04-18
TWI641102B (zh) 2018-11-11
JP2019179264A (ja) 2019-10-17
TWI481036B (zh) 2015-04-11
JP7200415B2 (ja) 2023-01-06
TWI802277B (zh) 2023-05-11
JP2015188092A (ja) 2015-10-29
US20210288210A1 (en) 2021-09-16
JP6087980B2 (ja) 2017-03-01
TW201640640A (zh) 2016-11-16
US11024763B2 (en) 2021-06-01
TW201027752A (en) 2010-07-16
TW201519395A (zh) 2015-05-16
JP2022095620A (ja) 2022-06-28
US10181545B2 (en) 2019-01-15
KR101623224B1 (ko) 2016-05-20
TW202127621A (zh) 2021-07-16
US20100065838A1 (en) 2010-03-18
JP7038182B2 (ja) 2022-03-17
WO2010029859A1 (en) 2010-03-18
TW202224131A (zh) 2022-06-16
JP2010093238A (ja) 2010-04-22
TWI557867B (zh) 2016-11-11
KR20160063402A (ko) 2016-06-03
TW201843795A (zh) 2018-12-16
KR20170027872A (ko) 2017-03-10

Similar Documents

Publication Publication Date Title
JP6803429B2 (ja) 表示装置
JP7323586B2 (ja) 半導体装置
JP7141476B2 (ja) 表示装置
JP6359737B2 (ja) 表示装置
JP2022068149A (ja) 表示装置
JP2020167417A (ja) 表示装置
JP2021122045A (ja) 表示装置
JP2020170852A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191010

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20191010

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191018

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20191023

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20191122

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20191126

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200602

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200707

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20200804

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20200901

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200917

R150 Certificate of patent or registration of utility model

Ref document number: 6767344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250