JP2010093238A - 半導体装置及び半導体装置の作製方法 - Google Patents

Abstract

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び該半導体装置を量産高く作製する方法を提案することを課題とする。
【解決手段】ゲート絶縁層上に、ドレイン電極層またはソース電極層を形成した後、低抵抗な酸化物半導体層をソース領域またはドレイン領域として形成し、その上に半導体層として酸化物半導体膜を形成することを要旨とする。好ましくは、半導体層として酸素過剰酸化物半導体層を用い、ソース領域及びドレイン領域として酸素欠乏酸化物半導体層を用いる。
【選択図】図２

Description

チャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、マトリクス状に配置された表示画素毎にＴＦＴからなるスイッチング素子を設けたアクティブマトリクス型の表示装置（液晶表示装置や発光表示装置や電気泳動式表示装置）が盛んに開発されている。アクティブマトリクス型の表示装置は、画素（又は１ドット）毎にスイッチング素子が設けられており、単純マトリクス方式に比べて画素密度が増えた場合に低電圧駆動できるので有利である。

また、チャネル形成領域に酸化物半導体膜を用いて薄膜トランジスタ（ＴＦＴ）などを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるＴＦＴや、ＩｎＧａＯ_３（ＺｎＯ）_ｍを用いるＴＦＴが挙げられる。これらの酸化物半導体膜を用いたＴＦＴを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

チャネル形成領域に酸化物半導体膜を用いる薄膜トランジスタには、動作速度が速く、製造工程が比較的簡単であり、十分な信頼性が求められている。

薄膜トランジスタを形成するにあたり、ソース電極及びドレイン電極は、低抵抗な金属材料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗による信号の遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低い金属材料を用いることが望ましい。電気抵抗値の低い金属材料からなるソース電極及びドレイン電極と、酸化物半導体膜とが直接接する薄膜トランジスタ構造とすると、コンタクト抵抗が高くなる恐れがある。コンタクト抵抗が高くなる原因は、ソース電極及びドレイン電極と、酸化物半導体膜との接触面でショットキー接合が形成されることが要因の一つと考えられる。

加えて、ソース電極及びドレイン電極と、酸化物半導体膜とが直接接する部分には容量が形成され、周波数特性（ｆ特性と呼ばれる）が低くなり、薄膜トランジスタの高速動作を妨げる恐れがある。

本発明の一形態は、酸化物半導体膜を用いる薄膜トランジスタにおいて、ソース電極またはドレイン電極のコンタクト抵抗を低減した薄膜トランジスタ及びその作製方法を提供することを課題の一つとする。

また、酸化物半導体膜を用いる薄膜トランジスタの動作特性や信頼性を向上させることも課題の一つとする。

また、酸化物半導体膜を用いる薄膜トランジスタの電気特性のバラツキを低減することも課題の一つとする。特に、液晶表示装置においては、個々の素子間でのバラツキが大きい場合、そのＴＦＴ特性のバラツキに起因する表示むらが発生する恐れがある。

また、発光素子を有する表示装置においても、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置される発光素子に電流を供給するＴＦＴ）のオン電流（Ｉ_ｏｎ）のバラツキが大きい場合、表示画面において輝度のバラツキが生じる恐れがある。

以上、本発明の一形態は、上記課題の少なくとも一つを解決することを目的とする。

本発明の一形態は、ゲート絶縁層上に、ソース電極層またはドレイン電極層を形成した後、低抵抗な酸化物半導体層をソース領域またはドレイン領域として形成し、その上に半導体層として酸化物半導体膜を形成することを要旨とする。好ましくは、半導体層として酸素過剰酸化物半導体層を用い、ソース領域及びドレイン領域として酸素欠乏酸化物半導体層を用いる。このソース領域及びドレイン領域の酸素欠乏酸化物半導体層は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度の結晶粒を有していてもよい。

また、低抵抗な酸化物半導体層からなるソース領域及びドレイン領域を、ゲート絶縁層とソース電極層及びドレイン電極層との間にも設けてもよい。この場合、ソース電極層及びドレイン電極層は上下に第１のソース領域又は第１のドレイン領域、及び第２のソース領域又は第２のドレイン領域に挟まれる構造となる。

半導体層として用いる酸化物半導体層（第１の酸化物半導体層）は、ソース領域及びドレイン領域として用いる酸化物半導体層（第２の酸化物半導体層）より酸素濃度が高い。第１の酸化物半導体層は酸素過剰酸化物半導体層であり、第２の酸化物半導体層は酸素欠乏酸化物半導体層と言える。

第２の酸化物半導体層はｎ型の導電型を示し、第１の酸化物半導体層より電気伝導度が高い。よってソース領域及びドレイン領域は、半導体層より抵抗が低くなる。

また第１の酸化物半導体層は非晶質構造を有し、第２の酸化物半導体層は非晶質構造の中に結晶粒を含む場合がある。

なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。

ソース電極層と酸化物半導体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極力低減することが望まれる。同様に、ドレイン電極層と酸化物半導体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極力低減することが望まれる。

そこで、ソース電極層及びドレイン電極層とゲート絶縁層の間に、酸化物半導体層よりもキャリア濃度の高いソース領域及びドレイン領域を意図的に設けることによってオーミック性のコンタクトを形成する。ソース領域及びドレイン領域として機能させる低抵抗な酸化物半導体層は、ｎ型の導電型を有し、ｎ^＋領域ともいう。また、ソース領域及びドレイン領域をｎ^＋領域と呼ぶ場合、チャネル形成領域として機能させる酸化物半導体層はＩ型領域ともいう。

本発明の半導体装置の一形態は、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上にソース領域及びドレイン領域と、ゲート絶縁層、ソース電極層、ドレイン電極層、ソース領域及びドレイン領域上に酸化物半導体層とを含む薄膜トランジスタを有し、酸化物半導体層はゲート絶縁層を介してゲート電極層と重なり、酸化物半導体層の酸素濃度はソース領域及びドレイン領域の酸素濃度より高い。

本発明の半導体装置の他の一形態は、ゲート電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に第１のソース領域及び第１のドレイン領域と、第１のソース領域及び第１のドレイン領域上にソース電極層及びドレイン電極層と、ソース電極層及びドレイン電極層上に第２のソース領域及び第２のドレイン領域と、ゲート絶縁層、第１のソース領域、第１のドレイン領域、ソース電極層、ドレイン電極層、第２のソース領域及び第２のドレイン領域上に酸化物半導体層とを含む薄膜トランジスタを有し、酸化物半導体層はゲート絶縁層を介してゲート電極層と重なり、酸化物半導体層の酸素濃度は、第１のソース領域、第１のドレイン領域、第２のソース領域、及び第２のドレイン領域の酸素濃度より高い。

本発明は、上記課題の少なくとも一つを解決する。

上記構成において、ソース領域及びドレイン領域（第１のソース領域、第１のドレイン領域、第２のソース領域、及び第２のドレイン領域）は、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、かつサイズが１ｎｍ以上１０ｎｍ以下の結晶粒を含む場合のある、半導体層に比べ低抵抗な膜である。また、ソース領域（第１のソース領域、第２のソース領域）の端面と、該端面と向かい合うドレイン領域（第１のドレイン領域、第２のドレイン領域）の端面は、半導体層と接している。

なお、半導体層、またはソース領域及びドレイン領域（第１のソース領域、第１のドレイン領域、第２のソース領域、及び第２のドレイン領域）としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎのいずれか一をタングステン、モリブデン、チタン、ニッケル、又はアルミニウムと置換してもよい。

本明細書において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いて形成された半導体層を「ＩＧＺＯ半導体層」とも記す。ＩＧＺＯ半導体層は、非単結晶半導体層であり、少なくともアモルファス成分を含んでいるものとする。

また、半導体装置の作製方法も本発明の一つであり、ソース電極層およびドレイン電極層及びソース領域及びドレイン領域を形成した後、プラズマ処理を行う。さらに、プラズマ処理後に大気に触れることなくスパッタ法で半導体層を成膜する。半導体層の成膜前に被成膜基板が大気に触れた場合、水分などが付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の劣化、ノーマリーオンのＴＦＴになってしまう症状などを引き起こす恐れがある。プラズマ処理は酸素ガスまたはアルゴンガスを用いる。アルゴンガスに変えて他の希ガスを用いてもよい。

本発明の半導体装置の作製方法の一形態は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上にソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上にソース領域又はドレイン領域を形成し、ゲート絶縁層、ソース電極層、ドレイン電極層、ソース領域、及びドレイン領域にプラズマ処理を行い、ゲート電極層と重なり、かつプラズマ処理されたゲート絶縁層、ソース電極層、ドレイン電極層、ソース領域、及びドレイン領域上に大気に曝さずに酸化物半導体層を形成し、酸化物半導体層の酸素濃度はソース領域及びドレイン領域の酸素濃度より高くする。

本発明の半導体装置の作製方法の他の一形態は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に第１のソース領域及び第１のドレイン領域に形成し、第１のソース領域及び第１のドレイン領域上にソース電極層又はドレイン電極層を形成し、ソース電極層及びドレイン電極層上に第２のソース領域又は第２のドレイン領域を形成し、ゲート絶縁層、第１のソース領域、第１のドレイン領域、ソース電極層、ドレイン電極層、第２のソース領域、及び第２のドレイン領域にプラズマ処理を行い、ゲート電極層と重なり、かつプラズマ処理されたゲート絶縁層、第１のソース領域、第１のドレイン領域、ソース電極層、ドレイン電極層、第２のソース領域、及び第２のドレイン領域上に大気に曝さずに酸化物半導体層を形成し、酸化物半導体層の酸素濃度は第１のソース領域、第１のドレイン領域、第２のソース領域、及び第２のドレイン領域の酸素濃度より高くする。

プラズマ処理によって、露呈しているゲート絶縁層の表面、ソース電極層の表面、ドレイン電極層の表面、ソース領域及びドレイン領域の表面を洗浄することができる。半導体層（ＩＧＺＯ半導体層）の形成よりも先にソース電極層、ドレイン電極層、ソース領域及びドレイン領域をフォトリソグラフィ技術によってエッチング加工するため、表面に残った有機物と反応させて有機物などのゴミを除去するプラズマ処理を行うことは有用である。

特に、プラズマ処理後に大気に触れることなくスパッタ法で半導体層（ＩＧＺＯ半導体層）を成膜するため、プラズマ処理と半導体層（ＩＧＺＯ半導体層）の成膜の両方を同じチャンバーで行うことが可能な逆スパッタと呼ばれるプラズマ処理の一種を行うことが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、酸素、又は酸素及びアルゴン雰囲気下で基板側に電圧を印加して基板にプラズマを形成して表面を改質する方法である。

また、チャンバーに酸素ガスを用いるプラズマ処理を行う場合、ゲート絶縁層表面に酸素ラジカルが照射されることによって、ゲート絶縁層表面を酸素過剰領域に改質し、後に成膜する半導体層（ＩＧＺＯ半導体層）との界面における酸素濃度を高くする。ゲート絶縁層に酸素ラジカル処理を行って半導体層を積層し、熱処理を行えば、半導体層（ＩＧＺＯ半導体層）のゲート絶縁層側の酸素濃度も高濃度とすることができる。従って、ゲート絶縁層と半導体層（ＩＧＺＯ半導体層）との界面に酸素濃度のピークを有し、かつゲート絶縁層の酸素濃度は濃度勾配を有し、その勾配はゲート絶縁層と半導体層（ＩＧＺＯ半導体層）との界面に近づくにつれて増加する。酸素過剰領域を有するゲート絶縁層と酸素過剰酸化物半導体層（ＩＧＺＯ半導体層）は相性がよく、良好な界面特性を得ることができる。

酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、又はオゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に照射することによって膜表面を改質することができる。

また、酸素ラジカル処理に限定されず、アルゴンと酸素のラジカル処理を行ってもよい。アルゴンと酸素のラジカル処理とは、アルゴンガスと酸素ガスを導入してプラズマを発生させて薄膜表面の改質を行うことである。

電界が印加され放電プラズマが発生している反応空間中のＡｒ原子（Ａｒ）は、放電プラズマ中の電子（ｅ）により励起又は電離され、アルゴンラジカル（Ａｒ^＊）やアルゴンイオン（Ａｒ^＋）や電子（ｅ）となる。アルゴンラジカル（Ａｒ^＊）はエネルギーの高い準安定状態にあり、周辺にある同種又は異種の原子と反応し、それらの原子を励起又は電離させて安定状態に戻ろうとして雪崩れ現象的に反応が発生する。その時に周辺に酸素があると、酸素原子（Ｏ）が励起又は電離され、酸素ラジカル（Ｏ^＊）や酸素イオン（Ｏ^＋）や酸素（Ｏ）となる。その酸素ラジカル（Ｏ^＊）が被処理物である薄膜表面の材料と反応し、表面改質が行われ、表面にある有機物と反応して有機物を除去するプラズマ処理が行われる。なお、アルゴンガスのラジカルは、反応性ガス（酸素ガス）のラジカルと比較して準安定状態が長く維持されるという特徴があり、そのためプラズマを発生させるのにアルゴンガスを用いるのが一般的である。

また、酸素ガスを用いる場合、プラズマ処理の条件によっては、ソース電極層及びドレイン電極層の表面が酸化される。本発明は、ソース電極層及びドレイン電極層上にソース領域及びドレイン領域を形成した後、プラズマ処理を行うので、ソース電極層及びドレイン電極層は露出している端部しか酸化されない。よってソース電極層及びドレイン電極層は半導体層に接する領域のみ酸化され、他の領域は酸化されないので低抵抗に保つことができる。また、ソース領域及びドレイン領域と半導体層との接触面積が広く、ソース領域またはドレイン領域は半導体層と電気的に接続させることができる。

また、使用するフォトマスクの枚数を削減するため、ソース領域とドレイン領域のエッチング加工後に、ソース領域とドレイン領域をマスクとして自己整合的にソース電極層及びドレイン電極層を形成してもよい。この場合、ソース領域（またはドレイン領域）の端面をソース電極層（またはドレイン電極層）の端面がほぼ一致するため、ソース領域とドレイン領域の間隔がソース電極層とドレイン電極層との間隔とほぼ同一となる。

ＩＧＺＯ半導体層、ソース電極層及びドレイン電極層、ソース領域及びドレイン領域はスパッタ法（スパッタリング法）で形成すればよい。

スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。

また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。

これら各種のスパッタ法を用いて半導体層、ソース領域及びドレイン領域、ソース電極層及びドレイン電極層を形成する。

また、半導体層にＩＧＺＯ半導体層を用いる場合、ソース領域及びドレイン領域も、インジウム、ガリウム、及び亜鉛を含む酸化物層であり、ＩＧＺＯ半導体層の成膜条件とは異なる成膜条件で形成される。ソース領域及びドレイン領域の成膜条件は、成膜直後においてサイズが１ｎｍ以上１０ｎｍ以下の結晶粒を含む条件が含まれる。例えば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１としたターゲットを用い、ＤＣスパッタ法でアルゴンガス流量：酸素流量を２：１の割合でチャンバーに導入する成膜条件、或いはアルゴンガスのみを導入する成膜条件とした場合、成膜直後においてサイズが１ｎｍ以上１０ｎｍ以下の結晶粒を含む膜を得ることがある。なお、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１としたターゲットはアモルファス状の酸化物半導体膜を得るために、この比率として意図的に設計したものであるため、ソース領域及びドレイン領域をより結晶性の高い膜を得るためにターゲットの組成比を変更してもよい。プロセスの簡略化、または低コストを実現するためには、同じターゲットを用いて導入ガスを変更するだけでＩＧＺＯ半導体層に用いる膜と、ソース領域及びドレイン領域に用いる膜とを作り分ける方が好ましい。

酸素欠乏酸化物半導体層をソース領域またはドレイン領域として積極的に設けることにより、金属層であるソース電極層またはドレイン電極層と、ＩＧＺＯ膜との間を良好な接合としてショットキー接合に比べて熱的にも安定動作を有せしめる。また、チャネルのキャリアを供給する（ソース側）、またはチャネルのキャリアを安定して吸収する（ドレイン側）、または抵抗成分をソース電極層（またはドレイン電極層）との界面に作らないためにも積極的にソース領域またはドレイン領域を設けることは重要である。高いドレイン電圧でも良好な移動度を保持するためにも低抵抗化は重要である。

また、ソース電極層及びドレイン電極層にチタン膜を用いることが好ましい。例えば、チタン膜、アルミニウム膜、チタン膜の積層を用いると低抵抗であり、かつアルミニウム膜にヒロックが発生しにくい。

また、スパッタ法はターゲットに対して強いエネルギーをＡｒイオンで与えるため、本体、成膜されたＩＧＺＯ半導体層中には強い歪エネルギーが内在すると考えられる。この歪エネルギーを解放するため２００℃以上６００℃以下、代表的には３００℃以上５００℃以下の熱処理を行うことが好ましい。この熱処理により原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪エネルギーが解放されるため、成膜と熱処理（光アニールも含む）は重要である。

本発明の一形態によって、光電流が少なく、寄生容量が小さく、オンオフ比の高い薄膜トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。

半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 信号線駆動回路の動作を説明するタイミングチャート。 信号線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図１６に示すフリップフロップの接続構成を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、薄膜トランジスタ及びその作製工程について、図１乃至図７を用いて説明する。

図１（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。

次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。このとき少なくともゲート電極１０１の端部にテーパー形状が形成されるようにエッチングする。この段階での断面図を図１（Ａ）に示した。なお、この段階での上面図が図３に相当する。

ゲート電極１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。

次いで、ゲート電極１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１０２はスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。

例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。

次に、ゲート絶縁層１０２上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成する。導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。ここでは、導電膜としてＴｉ膜と、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構造とする。また、導電膜は、２層構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜は、シリコンを含むアルミニウム膜の単層構造や、チタン膜の単層構造としてもよい。

次に、導電膜上に第１の酸化物半導体膜（本実施の形態では第１のＩＧＺＯ膜）をスパッタ法で成膜する。ここでは、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩＧＺＯ膜が形成されることがある。なお、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。第１のＩＧＺＯ膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第１のＩＧＺＯ膜の膜厚は、５ｎｍとする。

ゲート絶縁層、導電膜、及び第１のＩＧＺＯ膜は、スパッタ法で、チャンバーに導入するガスまたは設置するターゲットを適宣切り替えることにより大気に触れることなく連続成膜することができる。大気に触れることなく連続成膜すると、不純物の混入を防止することができる。大気に触れることなく連続成膜する場合、マルチチャンバー方式の製造装置を用いることが好ましい。

次に、第２のフォトリソグラフィー工程を行い、レジストマスクを形成し、第１のＩＧＺＯ膜をエッチングする。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去して第１のＩＧＺＯ膜であるＩＧＺＯ層１１１ａ、１１１ｂを形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。

次に、第１のＩＧＺＯ膜のエッチングと同じレジストマスクを用いて、エッチングにより不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。ここでは、ＳｉＣｌ_４とＣｌ_２とＢＣｌ_３の混合ガスを反応ガスとしたドライエッチングにより、Ｔｉ膜とＡｌ膜とＴｉ膜を順次積層した導電膜をエッチングしてソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する。この段階での断面図を図１（Ｂ）に示した。なお、この段階での上面図が図４に相当する。

また、この第２のフォトリソグラフィー工程において、ソース電極層１０５ａ及びドレイン電極層１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２はソース配線（ソース電極層１０５ａを含むソース配線）と電気的に接続されている。

また、容量部においては、容量配線１０８と重なる第１のＩＧＺＯ膜が除去される。また、端子部においては、第２の端子１２２の上方に存在し、且つ、第２の端子と重なる第１のＩＧＺＯ膜であるＩＧＺＯ層１２３は残存する。

次に、レジストマスクを除去した後、プラズマ処理を行う。この段階での断面図を図１（Ｃ）に示す。ここでは酸素ガスとアルゴンガスを導入してプラズマを発生させる逆スパッタを行い、露出しているゲート絶縁層に酸素ラジカル又は酸素を照射する。こうして、表面に付着しているゴミを除去し、さらにゲート絶縁層表面を酸素過剰領域に改質する。ゲート絶縁層の表面に酸素ラジカル処理を行い、表面を酸素過剰領域とすることは、その後の工程での信頼性向上のための熱処理（２００℃〜６００℃）において、ＩＧＺＯ半導体層界面の改質のための酸素の供給源を作る上で有効である。

なお、プラズマ処理の条件によっては、露呈しているソース電極層１０５ａ及びドレイン電極層１０５ｂの側面は酸化膜（図示しない）が形成されるが、本構造においてはソース電極層１０５ａ及びドレイン電極層１０５ｂがチャネル形成領域と直接接する構造とするのではないため問題ないと言える。むしろ、この酸化膜によりソース領域またはドレイン領域を介してソース電極層１０５ａ及びドレイン電極層１０５ｂがチャネル形成領域と接する構造とすることができる。またソース電極層及びドレイン電極層上にソース領域及びドレイン領域を形成した後、プラズマ処理を行うので、ソース電極層及びドレイン電極層は露出している端部しか酸化されない。よってソース電極層及びドレイン電極層は半導体層に接する領域のみ酸化され、他の領域は酸化されないので低抵抗に保つことができる。また、ソース領域及びドレイン領域と半導体層との接触面積が広く、ソース領域またはドレイン領域は半導体層と電気的に接続させることができる。

次いで、プラズマ処理後、大気に曝すことなく第２の酸化物半導体膜（本実施の形態では第２のＩＧＺＯ膜）を成膜する。プラズマ処理後、大気に曝すことなく第２のＩＧＺＯ膜を成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。第２のＩＧＺＯ膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では第２のＩＧＺＯ膜の膜厚は、１００ｎｍとする。

第２のＩＧＺＯ膜は、第１のＩＧＺＯ膜の成膜条件と異ならせることで、第１のＩＧＺＯ膜の膜中の酸素濃度より多くの酸素を第２のＩＧＺＯ膜中に含ませる。例えば、第１のＩＧＺＯ膜の成膜条件における酸素ガス流量とアルゴンガス流量の比よりも第２のＩＧＺＯ膜の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、第１のＩＧＺＯ膜の成膜条件は、希ガス（アルゴン、又はヘリウムなど）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第２のＩＧＺＯ膜の成膜条件は、酸素雰囲気下（又は酸素ガス流量がアルゴンガス流量と同量かそれ以上）とする。多くの酸素を第２のＩＧＺＯ膜中に含ませることによって、第１のＩＧＺＯ膜よりも導電率を低くすることができる。また、多くの酸素を第２のＩＧＺＯ膜中に含ませることによってオフ電流の低減を図ることができるため、オンオフ比の高い薄膜トランジスタを得ることができる。

第２のＩＧＺＯ膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用いてもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜してもよい。

次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理によりＩＧＺＯ膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、熱処理を行うタイミングは、第２のＩＧＺＯ膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。

次に、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してＩＧＺＯ半導体層１０３を形成する。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、第２のＩＧＺＯ膜を除去してＩＧＺＯ半導体層１０３を形成する。なお、第１のＩＧＺＯ膜と第２のＩＧＺＯ膜は同じエッチャントを用いるため、ここでのエッチングにより第１のＩＧＺＯ膜が除去される。従って、第２のＩＧＺＯ膜で覆われた第１のＩＧＺＯ膜の側面は保護されるが、図２（Ａ）に示すように、露呈している第１のＩＧＺＯ膜（ＩＧＺＯ層１１１ａ、１１１ｂ）はエッチングされ、ソース領域１０４ａ、ドレイン領域１０４ｂが形成される。なお、ＩＧＺＯ半導体層１０３のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。以上の工程でＩＧＺＯ半導体層１０３をチャネル形成領域とする薄膜トランジスタ１７０が作製できる。この段階での断面図を図２（Ａ）に示した。なお、この段階での上面図が図５に相当する。

次いで、レジストマスクを除去し、ＩＧＺＯ半導体層を覆う保護絶縁膜１０７を形成する。保護絶縁膜１０７はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いることができる。

次に、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁膜１０７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７も形成する。なお、マスク数を削減するため、同じレジストマスクを用いてさらにゲート絶縁層をエッチングしてゲート電極に達するコンタクトホール１２６も同じレジストマスクで形成することが好ましい。この段階での断面図を図２（Ｂ）に示す。

次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ_２Ｏ_３）や酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）を用いても良い。

次に、第５のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極１１０を形成する。

また、この第５のフォトリソグラフィー工程において、容量部におけるゲート絶縁層１０２及び保護絶縁膜１０７を誘電体として、容量配線１０８と画素電極１１０とで保持容量が形成される。

また、この第５のフォトリソグラフィー工程において、第１の端子及び第２の端子をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である。

次いで、レジストマスクを除去し、この段階での断面図を図２（Ｃ）に示す。なお、この段階での上面図が図６に相当する。

また、図７（Ａ１）、図７（Ａ２）は、この段階でのゲート配線端子部の上面図及び断面図をそれぞれ図示している。図７（Ａ１）は図７（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図７（Ａ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図７（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり、透明導電膜１５５で導通させている。なお、図２（Ｃ）に図示した透明導電膜１２８と第１の端子１２１とが接触している部分が、図７（Ａ１）の透明導電膜１５５と第１の端子１５１が接触している部分に対応している。

また、図７（Ｂ１）、及び図７（Ｂ２）は、図２（Ｃ）に示すソース配線端子部とは異なるソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図７（Ｂ１）は図７（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図７（Ｂ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図７（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１０２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電膜１５５と電気的に接続している。

ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。

こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して、ボトムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。

アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。

また、本発明は、図６の画素構成に限定されず、図６とは異なる上面図の例を図８に示す。図８では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第３の端子は省略することができる。なお、図８において、図６と同じ部分には同じ符号を用いて説明する。

アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。

液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。

また、通常の垂直周期を１．５倍若しくは２倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。

また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。

これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。

本実施の形態で得られるｎチャネル型のトランジスタは、ＩＧＺＯ半導体層をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。

また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。

本実施の形態によって、光電流が少なく、寄生容量が小さく、オンオフ比の高い薄膜トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することができる。

（実施の形態２）
本実施の形態では、実施の形態１の薄膜トランジスタにおいてソース領域及びドレイン領域をソース電極層及びドレイン電極層の上下に設ける例である。実施の形態１と異なる構造を有する薄膜トランジスタ及びその作製工程について、図９及び図１０を用いて説明する。

本実施の形態では、実施の形態１と一部異なるだけであるため、図１乃至図８と同じ箇所には同じ符号を用い、同じ工程の繰り返しの説明は省略して以下に説明する。

まず、実施の形態１と同様に、基板１００上に導電層を形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。この段階での断面図が図９（Ａ）であり、図９（Ａ）は図１（Ａ）と同一である。従って、図３の上面図と図９（Ａ）は対応している。

次いで、実施の形態１と同様に、ゲート電極１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１０２はスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１１０ｎｍの厚さで形成する。

次に、ゲート絶縁層１０２上に第１の酸化物半導体膜（本実施の形態では第１のＩＧＺＯ膜）をスパッタ法で成膜する。ここでは、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩＧＺＯ膜が得られる場合がある。なお、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。第１のＩＧＺＯ膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第１のＩＧＺＯ膜の膜厚は、５ｎｍとする。

次に、第１のＩＧＺＯ膜上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成する。導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。ここでは、導電膜としてＴｉ膜と、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構造とする。また、導電膜は、２層構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜は、シリコンを含むアルミニウム膜の単層構造や、チタン膜の単層構造としてもよい。

次に、導電膜上に第２の酸化物半導体膜（本実施の形態では第２のＩＧＺＯ膜）をスパッタ法で成膜する。この第２のＩＧＺＯ膜は、第１のＩＧＺＯ膜と同じ成膜条件を用いて形成することができる。第２のＩＧＺＯ膜は、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含む場合のあるＩＧＺＯ膜を用いる。第２のＩＧＺＯ膜の膜厚は、５ｎｍ〜２０ｎｍとする。本実施の形態では第２のＩＧＺＯ膜の膜厚は、５ｎｍとする。

ゲート絶縁層、第１のＩＧＺＯ膜、導電膜、及び第２のＩＧＺＯ膜は、スパッタ法で、チャンバーに導入するガスまたは設置するターゲットを適宣切り替えることにより大気に触れることなく連続成膜することができる。大気に触れることなく連続成膜すると、不純物の混入を防止することができる。大気に触れることなく連続成膜する場合、マルチチャンバー方式の製造装置を用いることが好ましい。

次に、第２のフォトリソグラフィー工程を行い、第２のＩＧＺＯ膜上にレジストマスクを形成し、エッチングにより不要な部分を除去して第１のソース領域１０６ａ及び第１のドレイン領域１０６ｂ、ソース電極層１０５ａ及びドレイン電極層１０５ｂ、第２のＩＧＺＯ膜であるＩＧＺＯ層１１１ａ、１１１ｂを形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。ここでは、ＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、ＩＧＺＯ層１１１ａ、１１１ｂを形成した後、ＳｉＣｌ_４とＣｌ_２とＢＣｌ_３の混合ガスを反応ガスとしたドライエッチングにより、Ｔｉ膜とＡｌ膜とＴｉ膜を順次積層した導電膜をエッチングしてソース電極層１０５ａ及びドレイン電極層１０５ｂを形成する。その後、同じレジストマスクを用いてＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、第１のソース領域１０６ａ及び第１のドレイン領域１０６ｂを形成する。この段階での断面図を図９（Ｂ）に示した。なお、この段階での上面図が図４に相当する。

また、容量部においては、容量配線１０８と重なる第１のＩＧＺＯ膜及び第２のＩＧＺＯ膜は除去される。また、端子部においては、第２の端子１２２上に第２のＩＧＺＯ膜であるＩＧＺＯ層１２３が残存する。また、第２の端子１２２の下方に存在し、かつ、第２の端子と重なる第１のＩＧＺＯ膜であるＩＧＺＯ層１３０は残存する。

次に、レジストマスクを除去した後、プラズマ処理を行う。この段階での断面図を図９（Ｃ）に示す。ここでは酸素ガスとアルゴンガスを導入してプラズマを発生させる逆スパッタを行い、露出しているゲート絶縁層に酸素ラジカル又は酸素を照射する。こうして、表面に付着しているゴミを除去し、さらにゲート絶縁層表面を酸素過剰領域に改質する。ゲート絶縁層の表面に酸素ラジカル処理を行い、表面を酸素過剰領域とすることは、その後の工程での信頼性向上のための熱処理（２００℃〜６００℃）において、ＩＧＺＯ半導体層界面の改質のための酸素の供給源を作る上で有効である。

また、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上にはＩＧＺＯ層１１１ａ、１１１ｂが設けられているため、プラズマダメージが低減される。また、ＩＧＺＯ層１１１ａ、１１１ｂが設けられているため、ソース電極層１０５ａ及びドレイン電極層１０５ｂの酸化による配線抵抗の増大を抑えることができる。

なお、プラズマ処理の条件によっては、露呈しているソース電極層１０５ａ及びドレイン電極層１０５ｂの側面は酸化膜（図示しない）が形成されるが、本構造においてはソース電極層１０５ａ及びドレイン電極層１０５ｂがチャネル形成領域と直接接する構造とするのではないため問題ないと言える。むしろ、この酸化膜によりソース領域またはドレイン領域を介してソース電極層１０５ａ及びドレイン電極層１０５ｂがチャネル形成領域と接する構造とすることができる。

次いで、プラズマ処理後、大気に曝すことなく第３の酸化物半導体膜（本実施の形態では第３のＩＧＺＯ膜）を成膜する。プラズマ処理後、大気に曝すことなく第３のＩＧＺＯ膜を成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。第３のＩＧＺＯ膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では第３のＩＧＺＯ膜の膜厚は、１００ｎｍとする。

第３のＩＧＺＯ膜は、第１及び第２のＩＧＺＯ膜の成膜条件と異ならせることで、第１及び第２のＩＧＺＯ膜の膜中の酸素濃度より多くの酸素を第３のＩＧＺＯ膜中に含ませる。例えば、第１及び第２のＩＧＺＯ膜の成膜条件における酸素ガス流量とアルゴンガス流量の比よりも第３のＩＧＺＯ膜の成膜条件における酸素ガス流量の占める比率が多い条件とする。

具体的には、第１及び第２のＩＧＺＯ膜の成膜条件は、希ガス（アルゴン、又はヘリウムなど）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第３のＩＧＺＯ膜の成膜条件は、酸素雰囲気下（又は酸素ガス流量がアルゴンガス流量と同量かそれ以上）とする。

多くの酸素を第３のＩＧＺＯ膜中に含ませることによって、第１及び第２のＩＧＺＯ膜よりも導電率を低くすることができる。また、多くの酸素を第３のＩＧＺＯ膜中に含ませることによってオフ電流の低減を図ることができるため、オンオフ比の高い薄膜トランジスタを得ることができる。

第３のＩＧＺＯ膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用いてもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜してもよい。

次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理によりＩＧＺＯ膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪エネルギーが解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、熱処理を行うタイミングは、第３のＩＧＺＯ膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。

次に、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してＩＧＺＯ半導体層１０３を形成する。以上の工程でＩＧＺＯ半導体層１０３をチャネル形成領域とする薄膜トランジスタ１７１が作製できる。この段階での断面図を図１０（Ａ）に示した。なお、この段階での上面図が図５に相当する。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、第３のＩＧＺＯ膜を除去してＩＧＺＯ半導体層１０３を形成する。なお、第１のＩＧＺＯ膜、第２のＩＧＺＯ膜、及び第３のＩＧＺＯ膜は同じエッチャントを用いるため、ここでのエッチングにより第１のＩＧＺＯ膜の一部及び第２のＩＧＺＯ膜の一部が除去される。第３のＩＧＺＯ膜で覆われ、残存した第２のＩＧＺＯ膜は、それぞれ第２のソース領域１０４ａ、及び第２のドレイン領域１０４ｂとなる。また、第３のＩＧＺＯ膜で覆われた第１のＩＧＺＯ膜の側面は保護されるが、図１０（Ａ）に示すように、もう一方の第１のＩＧＺＯ膜の側面は露呈し、若干エッチングされるため端面の形状が変化する。なお、ＩＧＺＯ半導体層１０３のエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。

また、ここでのエッチングにより、端子部においては、第２の端子１２２上に設けられた第２のＩＧＺＯ膜であるＩＧＺＯ層１２３は除去される。

次いで、実施の形態１と同様に、ＩＧＺＯ半導体層を覆う保護絶縁膜１０７を形成する。以降の工程は、実施の形態１と同一であるため、ここでは簡略な説明のみとする。

保護絶縁膜１０７を形成した後、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁膜１０７のエッチングによりコンタクトホール１２５、１２６、１２７を形成する。この段階での断面図を図１０（Ｂ）に示した。

次いで、レジストマスクを除去した後、透明導電膜を成膜する。次いで、第５のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極１１０を形成し、端子部に形成された透明導電膜１２８、１２９を残す。次いで、レジストマスクを除去し、この段階での断面図を図１０（Ｃ）に示す。なお、この段階での上面図が図６に相当する。

こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して、ボトムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７１を有する画素薄膜トランジスタ部、保持容量を完成させることができる。

本実施の形態に示したｎチャネル型薄膜トランジスタ１７１は、複数のソース領域、複数のドレイン領域が設けられており、オン電流を実施の形態１よりも大きくすることができる。

本実施の形態では、ソース領域又はドレイン領域（Ｉｎ、Ｇａ、及びＺｎを含む酸素欠乏酸化物半導体層）を設け、ゲート電極層、ゲート絶縁層、ソース領域又はドレイン領域（Ｉｎ、Ｇａ、及びＺｎを含む酸素欠乏酸化物半導体層）、ソース電極層及びドレイン電極層、半導体層（Ｉｎ、Ｇａ、及びＺｎを含む酸素過剰酸化物半導体層）という積層構造を有する薄膜トランジスタとしている。よって、ゲート電極層とソース電極層又はドレイン電極層との距離を遠くすることができるため、半導体層の膜厚が薄膜であっても寄生容量を抑制することができる。

なお、本実施の形態は、実施の形態１と自由に組み合わせることができる。

（実施の形態３）
本実施の形態では、本発明の半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。

画素部に配置する薄膜トランジスタは、実施の形態１又は実施の形態２に従って形成する。また、実施の形態１又は実施の形態２に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。

本発明の半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図１２（Ａ）に示す。図１２（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。

画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応してマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうちいずれか一）と接続される。

また、実施の形態１又は実施の形態２に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図１３を用いて説明する。

図１３に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを有する。

ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される。

なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信号が入力される。

なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。

次に、図１３に示した信号線駆動回路の動作について、図１４のタイミングチャートを参照して説明する。なお、図１４のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。さらに、図１３の信号線駆動回路は、他の行の走査線が選択されている場合でも図１４と同様の動作をする。

なお、図１４のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について示している。

なお、図１４のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。

なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋１とする。

図１４に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。

以上のことから、図１３の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力することができる。したがって、図１３の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図１３の信号線駆動回路は、信頼性、歩留まりなどを向上できる。

なお、図１３のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。

例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は３つのサブ選択期間に分割されることが望ましい。

別の例として、図１５のタイミングチャートに示すように、１つのゲート選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選選択期間Ｔ３に分割してもよい。さらに、図１５のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１５に示すように、プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。

以上のことから、図１５のタイミングチャートを適用した図１３の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１５において、図１４と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。

走査線駆動回路の一部に用いるシフトレジスタの一形態について図１６及び図１７を用いて説明する。

図１６にシフトレジスタの回路構成を示す。図１６に示すシフトレジスタは、複数のフリップフロップ（フリップフロップ５７０１＿１〜５７０１＿ｎ）で構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。

図１６のシフトレジスタの接続関係について説明する。図１６のシフトレジスタは、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）は、図１７に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に接続され、図１７に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され、図１７に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１７に示した第６の配線５５０６が第５の配線５７１５に接続される。

また、図１７に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、図１７に示した第５の配線５５０５が第４の配線５７１４に接続される。

ただし、１段目のフリップフロップ５７０１＿１の図１７に示す第１の配線５５０１は第１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１７に示す第２の配線５５０２は第６の配線５７１６に接続される。

なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。

次に、図１６に示すフリップフロップの詳細について、図１７に示す。図１７に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。

次に、図１６に示すフリップフロップの接続構成について、以下に示す。

第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）が第５の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソース電極またはドレイン電極の他方）が第３の配線５５０３に接続される。

第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。

第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続される。

第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５５７１のゲート電極に接続される。

第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続される。

第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５５７２のゲート電極に接続される。

第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０１に接続される。

なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第２の電極の接続箇所をノード５５４４とする。

なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線と呼んでもよい。

また、信号線駆動回路及び走査線駆動回路を実施の形態１又は実施の形態２に示すｎチャネル型ＴＦＴのみで作製することも可能である。実施の形態１又は実施の形態２に示すｎチャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の形態１又は実施の形態２に示すｎチャネル型ＴＦＴはインジウム、ガリウム、及び亜鉛を含む酸素欠乏酸化物半導体層であるソース領域又はドレイン領域により寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１又は実施の形態２に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることが出来るため、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現することが出来る。

さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することが出来る。

また、本発明の半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１２（Ｂ）に示す。

図１２（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。

図１２（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。

発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。

なお、図１２（Ｂ）に示す発光表示装置では、一つの画素にスイッチング用ＴＦＴと、電流制御用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、電流制御用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、スイッチング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御するのに用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合、複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。

また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態１又は実施の形態２に示すｎチャネル型ＴＦＴのみで作製することも可能である。

また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。

電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。

このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半減する。

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１又は実施の形態２の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。

なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。

以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本発明の薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、本発明の薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。

表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一形態は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

本実施の形態では、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２０を用いて説明する。図２０は、第１の基板４００１上に形成された酸素ラジカル処理をされたゲート絶縁層、ソース電極層、ドレイン電極層、ソース領域及びドレイン領域上に酸素過剰酸化物半導体層、並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２０（Ｂ）は、図２０（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。

第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２０（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２０（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。

また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図２０（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。

薄膜トランジスタ４０１０、４０１１は、酸素ラジカル処理をされたゲート絶縁層、ソース電極層、ドレイン電極層、ソース領域及びドレイン領域上に酸素過剰酸化物半導体層、並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高い薄膜トランジスタに相当し、実施の形態１又は実施の形態２に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。

また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。

なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。

また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

なお本実施の形態は透過型液晶表示装置の例であるが、本発明の一形態は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。

また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。

また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態１で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。

ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。

また、保護膜の二層目として絶縁層を形成する。ここでは、ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。

また、保護膜を形成した後に、ＩＧＺＯ半導体層のアニール（３００℃〜４００℃）を行ってもよい。

また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはアリール基のうち少なくとも１種を有していてもよい。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していてもよい。

絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、ＩＧＺＯ半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程とＩＧＺＯ半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。

画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。

また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。

本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。

接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。

また図２０においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。

図２１は、本発明を適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。

図２１は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。

液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。

以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態５）
本実施の形態では、本発明の一形態の半導体装置として電子ペーパーの例を示す。

図１１は、本発明を適用した半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示す薄膜トランジスタと同様に作製でき、酸素ラジカル処理をされたゲート絶縁層、ソース電極層、ドレイン電極層、ソース領域及びドレイン領域上に酸素過剰酸化物半導体層、並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２で示す薄膜トランジスタも本実施の薄膜トランジスタ５８１として適用することもできる。

図１１の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。

薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１１参照。）。

また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。

以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態６）
本実施の形態では、本発明の半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。

図１８は、本発明を適用した半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層（ＩＧＺＯ半導体層）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。

画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。

なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。

なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１８と同じ画素構成を用いることができる。

アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

なお、図１８に示す画素構成は、これに限定されない。例えば、図１８に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。

次に、発光素子の構成について、図１９を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１９（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、酸素ラジカル処理をされたゲート絶縁層、ソース電極層、ドレイン電極層、ソース領域及びドレイン領域上に酸素過剰酸化物半導体層、並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２で示す薄膜トランジスタをＴＦＴ７００１、７０１１、７０２１として適用することもできる。

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成はどの射出構造の発光素子にも適用することができる。

上面射出構造の発光素子について図１９（Ａ）を用いて説明する。

図１９（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１９（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。

陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１９（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。

次に、下面射出構造の発光素子について図１９（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図１９（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１９（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１９（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。

陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１９（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。

次に、両面射出構造の発光素子について、図１９（Ｃ）を用いて説明する。図１９（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１９（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１９（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。

陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１９（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。

なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。

なお本実施の形態で示す半導体装置は、図１９に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。

次に、本発明の半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図２２を用いて説明する。図２２は、第１の基板上に形成された酸素ラジカル処理をされたゲート絶縁層、ソース電極層、ドレイン電極層、ソース領域及びドレイン領域上に酸素過剰酸化物半導体層、並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高い薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２２（Ｂ）は、図２２（Ａ）のＨ−Ｉにおける断面図に相当する。

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２２（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。

薄膜トランジスタ４５０９、４５１０は、酸素ラジカル処理をされたゲート絶縁層、ソース電極層、ドレイン電極層、ソース領域及びドレイン領域上に酸素過剰酸化物半導体層、並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高い薄膜トランジスタに相当し、実施の形態１又は実施の形態２に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。

また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。

隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。

本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。

接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。

発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコ−ン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いた。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２２の構成に限定されない。

以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態７）
本発明の半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２３、図２４に示す。

図２３（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明を適用した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。

また、図２３（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明を適用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。

また、図２４は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２４では表示部２７０５）に文章を表示し、左側の表示部（図２４では表示部２７０７）に画像を表示することができる。

また、図２４では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

（実施の形態８）
本発明に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

図２５（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図２５（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。

なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。

また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図２６（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２６（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２６（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２６（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。

図２６（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。

図２７は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。

図２７に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。

表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。

また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。

また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。

表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

Claims (10)

1. ゲート電極層と、前記ゲート電極層上にゲート絶縁層と、前記ゲート絶縁層上にソース電極層及びドレイン電極層と、前記ソース電極層及び前記ドレイン電極層上にソース領域及びドレイン領域と、前記ゲート絶縁層、前記ソース電極層、前記ドレイン電極層、前記ソース領域及び前記ドレイン領域上に酸化物半導体層とを含む薄膜トランジスタを有し、
   前記酸化物半導体層は前記ゲート絶縁層を介して前記ゲート電極層と重なり、前記酸化物半導体層の酸素濃度は前記ソース領域及び前記ドレイン領域の酸素濃度より高いことを特徴とする半導体装置。
2. 請求項１において、前記酸化物半導体層、前記ソース領域及び前記ドレイン領域はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であることを特徴とする半導体装置。
3. ゲート電極層と、前記ゲート電極層上にゲート絶縁層と、前記ゲート絶縁層上に第１のソース領域及び第１のドレイン領域と、前記第１のソース領域及び前記第１のドレイン領域上にソース電極層及びドレイン電極層と、前記ソース電極層及び前記ドレイン電極層上に第２のソース領域及び第２のドレイン領域と、前記ゲート絶縁層、前記第１のソース領域、前記第１のドレイン領域、前記ソース電極層、前記ドレイン電極層、前記第２のソース領域及び前記第２のドレイン領域上に酸化物半導体層とを含む薄膜トランジスタを有し、
   前記酸化物半導体層は前記ゲート絶縁層を介して前記ゲート電極層と重なり、前記酸化物半導体層の酸素濃度は、前記第１のソース領域、前記第１のドレイン領域、前記第２のソース領域、及び前記第２のドレイン領域の酸素濃度より高いことを特徴とする半導体装置。
4. 請求項３において、前記酸化物半導体層、前記第１のソース領域、前記第１のドレイン領域、前記第２のソース領域、及び前記第２のドレイン領域はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であることを特徴とする半導体装置。
5. 基板上にゲート電極層を形成し、
   前記ゲート電極層上にゲート絶縁層を形成し、
   前記ゲート絶縁層上にソース電極層及びドレイン電極層を形成し、
   前記ソース電極層及び前記ドレイン電極層上にソース領域又はドレイン領域を形成し、
   前記ゲート絶縁層、前記ソース電極層、前記ドレイン電極層、前記ソース領域、及び前記ドレイン領域にプラズマ処理を行い、
   前記ゲート電極層と重なり、かつ前記プラズマ処理されたゲート絶縁層、前記ソース電極層、前記ドレイン電極層、前記ソース領域、及び前記ドレイン領域上に大気に曝さずに酸化物半導体層を形成し、
   前記酸化物半導体層の酸素濃度は前記ソース領域及び前記ドレイン領域の酸素濃度より高くすることを特徴とする半導体装置の作製方法。
6. 請求項５において、前記酸化物半導体層、前記ソース領域及びドレイン領域を２００℃以上６００℃以下で加熱することを特徴とする半導体装置の作製方法。
7. 請求項５又は請求項６において、前記ゲート絶縁層、前記ソース電極層、前記ドレイン電極層、前記ソース領域、前記ドレイン領域、及び前記酸化物半導体層はスパッタ法によって形成することを特徴とする半導体装置の作製方法。
8. 基板上にゲート電極層を形成し、
   前記ゲート電極層上にゲート絶縁層を形成し、
   前記ゲート絶縁層上に第１のソース領域及び第１のドレイン領域に形成し、
   前記第１のソース領域及び前記第１のドレイン領域上にソース電極層又はドレイン電極層を形成し、
   前記ソース電極層及び前記ドレイン電極層上に第２のソース領域又は第２のドレイン領域を形成し、
   前記ゲート絶縁層、前記第１のソース領域、前記第１のドレイン領域、前記ソース電極層、前記ドレイン電極層、前記第２のソース領域、及び前記第２のドレイン領域にプラズマ処理を行い、
   前記ゲート電極層と重なり、かつ前記プラズマ処理された前記ゲート絶縁層、前記第１のソース領域、前記第１のドレイン領域、前記ソース電極層、前記ドレイン電極層、前記第２のソース領域、及び前記第２のドレイン領域上に大気に曝さずに酸化物半導体層を形成し、
   前記酸化物半導体層の酸素濃度は前記第１のソース領域、前記第１のドレイン領域、前記第２のソース領域、及び前記第２のドレイン領域の酸素濃度より高くすることを特徴とする半導体装置の作製方法。
9. 請求項８において、前記酸化物半導体層、前記第１のソース領域、前記第１のドレイン領域、前記第２のソース領域、及び前記第２のドレイン領域を２００℃以上６００℃以下で加熱することを特徴とする半導体装置の作製方法。
10. 請求項８又は請求項９において、前記ゲート絶縁層、前記第１のソース領域、前記第１のドレイン領域、前記ソース電極層、前記ドレイン電極層、前記第２のソース領域、前記第２のドレイン領域、及び前記酸化物半導体層はスパッタ法によって形成することを特徴とする半導体装置の作製方法。

Images