JP2019514217A - 高密度にピクセル化したマルチｌｅｄチップ、これを組み込んだデバイス、およびこれを製造する方法 - Google Patents

高密度にピクセル化したマルチｌｅｄチップ、これを組み込んだデバイス、およびこれを製造する方法 Download PDF

Info

Publication number
JP2019514217A
JP2019514217A JP2018553935A JP2018553935A JP2019514217A JP 2019514217 A JP2019514217 A JP 2019514217A JP 2018553935 A JP2018553935 A JP 2018553935A JP 2018553935 A JP2018553935 A JP 2018553935A JP 2019514217 A JP2019514217 A JP 2019514217A
Authority
JP
Japan
Prior art keywords
light
substrate
leds
led
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018553935A
Other languages
English (en)
Other versions
JP2019514217A5 (ja
Inventor
ジョン エドモンド
ジョン エドモンド
マシュー ドノフリオ
マシュー ドノフリオ
ジェシー レイハーザー
ジェシー レイハーザー
ピーター スコット アンドリュー
ピーター スコット アンドリュー
ジョセフ ジー． クラーク
ジョセフ ジー． クラーク
ケビン ハーベラーン
ケビン ハーベラーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2019514217A publication Critical patent/JP2019514217A/ja
Publication of JP2019514217A5 publication Critical patent/JP2019514217A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/508—Wavelength conversion elements having a non-uniform spatial arrangement or non-uniform concentration, e.g. patterned wavelength conversion layer, wavelength conversion layer with a concentration gradient of the wavelength conversion material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Materials For Photolithography (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

（たとえば、フリップチップ構成の）ＬＥＤの少なくとも１つのアレイが、少なくとも１つのルミフォリック材料が重ねられた光抽出表面を有する基板によって支持される。ＬＥＤ間の間隙と位置合わせされる光分離素子は、異なるＬＥＤおよび／またはルミフォリック材料領域の放射間の相互作用を減少させて散乱および／または光クロストークを減少させ、それによって、結果として生じる放射のピクセルのような解像度を維持するように構成される。光分離素子は、機械的ソーイングまたはエッチングで基板内に溝または凹部を画定することによって、および任意選択で、溝または凹部に光反射材料または光吸収材料で充填することによって、形成されてもよい。基板の外部にある光分離素子は、犠牲材料のフォトリソグラフィパターニングおよびエッチングによって、ならびに／または３Ｄ印刷によって画定されてもよい。

Description

発明の詳細な説明
［関連出願の相互参照］
本国際出願は、２０１７年１月５日に出願された米国特許出願第１５／３９９，７２９号および２０１６年４月１２日に出願された米国仮特許出願第６２／３２１，５１４号の利益を主張するものである。前述の出願の内容全体は、それぞれの全体が参照により本明細書に組み込まれる。
［技術分野］
本明細書における主題は、隣接するエミッタの放射の間の相互作用を減少したアドレッサブル発光ダイオード（ＬＥＤ）アレイチップを含むソリッドステート発光デバイス、１つまたは複数のＬＥＤアレイチップを組み込んだデバイス、そのようなデバイスを含むＬＥＤディスプレイおよび照明装置、ならびに関連する製造方法に関する。
［背景］
ＬＥＤは、さまざまな照明環境において、（例えば、冷陰極蛍光灯の代わりとして）液晶ディスプレイ（ＬＣＤ）システムのバックライティングのために、および連続的に照らされるＬＥＤディスプレイのために、広く採用されている。ＬＥＤアレイを利用する適用例としては、車両用ヘッドランプ、道路照明、ライト器具、ならびにさまざまな屋内環境、屋外環境、および特殊環境が含まれる。ＬＥＤデバイスの望ましい特性には、高い発光効率、長い寿命、および広い色域が含まれる。
従来のＬＣＤシステムは、光利用効率を本質的に減少させる色フィルタ（たとえば、赤色、緑色、および青色）を必要とする。自発光ＬＥＤを利用し、バックライトおよび色フィルタの必要性を不要にする連続的に照らされるＬＥＤディスプレイは、光利用効率の強化を提供する。
（フルカラーＬＥＤビデオスクリーンを含む）連続的に照らされる大型多色ＬＥＤディスプレイは、一般的には、隣接するピクセル間の距離すなわち「ピクセルピッチ」によって決定される画像解像度を提供する、多数の個々のＬＥＤパネル、パッケージ、および／または構成要素を含む。連続的に照らされるＬＥＤディスプレイは、アレイ化された赤色ＬＥＤと緑色ＬＥＤと青色ＬＥＤとをもつ「ＲＧＢ」３色ディスプレイを含み、「ＲＧ」２色ディスプレイは、アレイ化された赤色ＬＥＤおよび緑色ＬＥＤを含み得る。他の色および色の組み合わせも使用されてもよい。遠距離から見ることを意図された大型ディスプレイ（たとえば、電子掲示板およびスタジアムのディスプレイ）は、一般的には、比較的大きなピクセルピッチを有し、通常、視聴者にはフルカラーピクセルであるように見えるものを形成するように独立して操作され得る多色（たとえば、赤色、緑色、および青色）ＬＥＤをもつ離散ＬＥＤアレイを含む。比較的短い視聴距離をもつ中程度のサイズのディスプレイは、より短いピクセルピッチ（たとえば、３ｍｍ以下）を必要とし、ＬＥＤを制御するドライバプリント回路基板（ＰＣＢ）に装着された単一の電子デバイス上に取り付けられた、アレイ化された赤色ＬＥＤ構成要素と緑色ＬＥＤ構成要素と青色ＬＥＤ構成要素とをもつパネルを含み得る。
（限定するものではないが）非常に短い視聴距離に適した高解像度ディスプレイ、ならびに車両用ヘッドランプを含む、さまざまなＬＥＤアレイ適用例は、より小さいピクセルピッチから利益を得ることがある。しかしながら、実際的な考慮によって、実装形態は限定されてきた。ＬＥＤ構成要素およびパッケージをＰＣＢに対して取り付けるために有用な従来のピックアンドプレース法は、小さいピクセルピッチをもつ高密度アレイでは、確実な方法で実施するのが困難な場合がある。加えて、ＬＥＤおよび蛍光体放射の全方向性特質により、１つのＬＥＤ（たとえば、第１のピクセル）の放射がアレイの別のＬＥＤ（たとえば、第２のピクセル）の放射と大きく重複するのを防止することが困難な場合がある。これによって、ＬＥＤアレイデバイスの有効解像度が損なわれるであろう。また、特に隣接するＬＥＤの放射の間のクロストークすなわち光の漏れを同時に減少させながら、隣接するＬＥＤ（たとえば、ピクセル）間の照らされないゾーンすなわち「暗」ゾーンを回避して均一性を改善することが困難な場合もある。当技術分野は、従来のデバイスおよび生産方法に関連付けられた制限を克服しながら小さいピクセルピッチをもつ改善されたＬＥＤアレイデバイスを引き続き求めている。
［概要］
本開示は、さまざまな態様において、基板によって支持された少なくとも１つのＬＥＤのアレイを含み、好ましくは少なくともいくつかのＬＥＤの放射を受けるように配置された１つまたは複数のルミフォリック（ｌｕｍｉｐｈｏｒｉｃ）材料を含み、異なるＬＥＤおよび／またはルミフォリック材料領域の放射間の相互作用を減少させて、散乱および／または光クロストークを減少させ、それによって結果として生じる放射のピクセルのような解像度を維持するように構成された光分離素子を含む、ソリッドステート発光デバイスに関する。いくつかの実施形態では、ＬＥＤチップは、成長基板、キャリア基板、および／または追加の複数層もしくは複数基板の上またはその上方に配置された複数のＬＥＤのアレイを含み、ＬＥＤアレイの放射のピクセル化を促進する特徴を有する。いくつかの実施形態では、ＬＥＤのアレイは、フリップチップ構成で設けられる。
一つの態様では、任意選択でＬＥＤアレイチップにおいて実施される、またはＬＥＤアレイチップを組み込んだ、ソリッドステート発光デバイスは、基板によって支持され、この基板の複数の光透過領域にＬＥＤ放射を透過させるように配置されたＬＥＤのアレイと、基板の光抽出表面の上またはその上方に配置された少なくとも１つのルミフォリック材料であって、ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア（ｌｕｍｉｐｈｏｒ）放射を生成するように構成され、複数の光透過領域と実質的に位置合わせされた（ｒｅｇｉｓｔｅｒｅｄ）複数の光出力エリアを含む、少なくとも１つのルミフォリック材料と、少なくとも部分的に基板内に配置された複数の光分離素子であって、複数の光分離素子のうちの光分離素子は、複数の光透過領域のうちの異なる光透過領域の間に配置され、複数の光分離素子は、異なる光透過領域間のＬＥＤ放射の通過を減少させるように構成される、複数の光分離素子と、を含む。
いくつかの実施形態では、ＬＥＤのアレイの各ＬＥＤは、フリップチップ構成で設けられる。いくつかの実施形態では、ＬＥＤのアレイの各ＬＥＤは個別にアドレッサブルである。いくつかの実施形態では、複数の光分離素子は、光抽出表面から基板の内部へと延在する。
いくつかの実施形態では、基板は、光抽出表面に対向する光注入表面を含み、複数の光分離素子は、光注入表面から基板の内部へと延在する。いくつかの実施形態では、基板は、光抽出表面に対向する光注入表面を含み、複数の光分離素子のうちの光分離素子の第１のグループは、光注入表面から基板の内部へと延在し、複数の光分離素子のうちの光分離素子の第２のグループは、光抽出表面から基板の内部へと延在する。
いくつかの実施形態では、複数の光分離素子は、基板の内部から光抽出表面まで延在する内側部分を含み、光抽出表面を越えて延在する外側部分を含む。いくつかの実施形態では、ソリッドステート発光デバイスは、光抽出表面および複数の光分離素子の外側部分によって囲まれた複数の光抽出凹部をさらに含み、少なくとも１つのルミフォリック材料は、少なくとも部分的に複数の光抽出凹部内に配置される。いくつかの実施形態では、外側部分は内側部分に対して不連続である。
いくつかの実施形態では、光抽出表面は複数の光抽出凹部を画定し、少なくとも１つのルミフォリック材料は、少なくとも部分的に複数の光抽出凹部内に配置される。
いくつかの実施形態では、少なくとも１つのルミフォリック材料は、複数の光出力エリアのうちの第１の光出力エリアに対応する第１のルミフォリック材料と、複数の光出力エリアのうちの第２の光出力エリアに対応する第２のルミフォリック材料と、を含む。いくつかの実施形態では、第１のルミフォリック材は、第１の主波長をもつルミフォア放射を発生させるように配置され、第２のルミフォリック材は、第２の主波長をもつルミフォア放射を発生させるように配置され、第２の主波長は、第１の主波長とは少なくとも２０ｎｍ異なる。
いくつかの実施形態では、複数の光分離素子は光反射材料を含む。いくつかの実施形態では、複数の光分離素子は光吸収材料を含む。
いくつかの実施形態では、光抽出表面は、基板からの光の抽出を増加させるために、変化する表面を設けるように、パターニング、粗面化、またはテクスチャ化される。いくつかの実施形態では、複数の光分離素子は、ＬＥＤのアレイのうちの少なくともいくつかのＬＥＤの間の境界と位置合わせされる。いくつかの実施形態では、基板は、その上方においてＬＥＤのアレイの活性層が成長させられた成長基板を備える。いくつかの実施形態では、基板は、その上方においてＬＥＤのアレイの活性層が成長させられた成長基板とは、異なるキャリア基板を備える。いくつかの実施形態では、基板は実質的に連続的である。
いくつかの実施形態では、ソリッドステート発光デバイスは、少なくとも１つのルミフォリック材料の上方に配置された複数のマイクロレンズをさらに含み、各マイクロレンズは、複数の光出力エリアのうちの異なる光出力エリアの上方に配置される。いくつかの実施形態では、複数のマイクロレンズは、異なる方向に中心をもつ光ビームを出力するように配置された異なるマイクロレンズを含む。
いくつかの実施形態では、本開示は、本明細書で開示されるソリッドステート発光デバイスを含む順次照らされる多色ＬＥＤディスプレイに関する。いくつかの実施形態では、本開示は、本明細書で開示されるソリッドステート発光デバイスを含むライト器具に関する。いくつかの実施形態では、本開示は、本明細書で開示されるソリッドステート発光デバイスを含む車両用（たとえば、自動車用）ヘッドランプに関する。
いくつかの実施形態では、ルミフォア放射と組み合わせたＬＥＤ放射は、白色光を発生させるように構成される。
別の態様では、任意選択でＬＥＤアレイチップにおいて実施される、またはＬＥＤアレイチップを組み込んだ、ソリッドステート発光デバイスは、基板の光透過部分にＬＥＤ放射を透過させるように配置されたＬＥＤのアレイと、基板の光抽出表面の上またはその上方に配置された少なくとも１つのルミフォリック材料であって、ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成され、複数の光出力エリアを含む、少なくとも１つのルミフォリック材料と、ＬＥＤのアレイのうちの少なくともいくつかのＬＥＤの間の境界と位置合わせされた複数の光分離素子であって、少なくとも複数の光分離素子の部分が、光抽出表面の部分の上またはその上方に配置され、複数の光出力エリアを越えて延在する、複数の光分離素子とを含む。いくつかの実施形態では、ＬＥＤのアレイの各ＬＥＤは、フリップチップＬＥＤを含む。
いくつかの実施形態では、複数の光抽出凹部は、複数の光分離素子および光抽出表面によって囲まれ、少なくとも１つのルミフォリック材料は、少なくとも部分的に複数の光抽出凹部内に配置される。
いくつかの実施形態では、光抽出表面は複数の光抽出凹部を画定し、少なくとも１つのルミフォリック材料は少なくとも部分的に複数の光抽出凹部内に配置される。いくつかの実施形態では、複数の光分離素子の部分は、基板の内部へと延在する。
いくつかの実施形態では、少なくとも１つのルミフォリック材料は、第１のルミフォリック材料と、第２のルミフォリック材料とを含み、第１のルミフォリック材料は、光抽出表面の第１の部分を覆うように配置され、第２のルミフォリック材料は、光抽出表面の第２の部分を覆うように配置される。
別の態様では、本開示は、任意選択でＬＥＤアレイチップにおいて実施されるまたはＬＥＤアレイチップを組み込んだ、ソリッドステート発光デバイスを製造する方法であって、ＬＥＤのアレイを支持する光透過基板の少なくとも１つの表面内に複数の凹部または溝を画定することであって、この複数の凹部または溝は、ＬＥＤのアレイのうちの少なくともいくつかのＬＥＤの間の境界と位置合わせされる、画定することと、少なくとも部分的に基板内に配置された複数の一次光分離素子を生じさせるために、複数の凹部または溝の中に光作用性（ｌｉｇｈｔ−ａｆｆｅｃｔｉｎｇ）（たとえば、光反射材料または（あまり好ましくはないが）光吸収材料）を堆積させることであって、複数の一次光分離素子は、光透過基板の複数の光透過領域のうちの異なる光透過領域の間のＬＥＤ放射の通過を減少させるように構成される、堆積させることと、基板の光抽出表面の上またはその上方に少なくとも１つのルミフォリック材料を設けることと、を含む方法に関する。
いくつかの実施形態では、ＬＥＤのアレイの各ＬＥＤは、フリップチップ構成で設けられる。いくつかの実施形態では、前記複数の凹部または溝は、機械的ソーイング（ｓａｗｉｎｇ）によって画定される。いくつかの実施形態では、前記複数の凹部または溝は、エッチングによって画定される。
いくつかの実施形態では、方法は、光抽出表面内に複数の光抽出凹部を画定することをさらに含み、光抽出表面の上またはその上方に少なくとも１つのルミフォリック材料を設ける前記画定することは、複数の光抽出凹部内に少なくとも１つのルミフォリック材料の少なくとも一部分を堆積させることを含む。
いくつかの実施形態では、少なくとも１つのルミフォリック材料は複数の光出力エリアを含み、方法は、複数の光出力エリアを分離する（ｓｅｇｒｅｇａｔｅ）ように配置された複数の二次光分離素子を形成するために、光作用性（たとえば、光反射または光吸収）材料を、少なくとも１つのルミフォリック材料の上方に堆積させることをさらに含む。
別の態様では、本開示は、任意選択でＬＥＤアレイチップにおいて実施されるまたはＬＥＤアレイチップを組み込んだ、ソリッドステート発光デバイスを製造する方法であって、ＬＥＤのアレイを支持する基板の光抽出表面内に複数の光抽出凹部を形成することと、少なくとも部分的に複数の光抽出凹部内に配置された少なくとも１つのルミフォリック材料を設けることと、を含む方法に関する。
いくつかの実施形態では、ＬＥＤのアレイの各ＬＥＤは、フリップチップ構成で設けられる。いくつかの実施形態では、方法は、少なくとも部分的に基板内に配置された複数の光分離素子を設けることであって、この複数の光分離素子は、基板の複数の光透過領域のうちの異なる光透過領域の間のＬＥＤ放射の通過を減少させるように構成される、設けること、をさらに含む。
いくつかの実施形態では、方法は、光抽出表面の少なくとも一部分の上またはその上方に複数の光分離素子を形成することをさらに含む。いくつかの実施形態では、方法は、少なくとも１つのルミフォリック材料の少なくとも一部分の上またはその上方に複数の光分離素子を形成することをさらに含む。
いくつかの実施形態では、複数の光分離素子は、ＬＥＤのアレイのうちの少なくともいくつかのＬＥＤの間の境界と位置合わせされる。
別の態様では、本開示は、本明細書において説明される単一の発光デバイスまたは複数のソリッドステート発光デバイスを含むディスプレイデバイスに関する。
別の態様では、本開示は、本明細書において説明されるディスプレイデバイスを使用してテキストおよび視覚的画像のうちの少なくとも１つを表示する方法に関する。
別の態様では、本開示は、本明細書において説明されるソリッドステートライティングデバイスを利用して、物体、空間、または環境を照らすことを含む方法に関する。
別の態様では、（任意選択でＬＥＤアレイチップにおいて実施されるまたはＬＥＤアレイチップを組み込んだ）ソリッドステート発光デバイスは、少なくとも１つの基板の複数の光透過部分にＬＥＤ放射を透過させるように配置されたＬＥＤのアレイと、少なくとも部分的に少なくとも１つの基板内に配置された複数の光分離素子であって、複数の光分離素子のうちの光分離素子は、複数の光透過部分のうちの異なる光透過部分の間に配置され、複数の光分離素子は、異なる光透過領域間のＬＥＤ放射の通過を減少させるように構成され、複数の光透過部分は、ＬＥＤのアレイによって照らされて、複数のボーダー部分を含む複数のピクセルを画定するように構成され、複数のピクセルのうちの各ピクセルは、複数の縁部分のうちの少なくとも１つの縁部分を含む、複数の光分離素子と、複数の光分離素子と位置合わせされたまたはこれに近接したソリッドステート発光デバイスの発光表面部分においてピクセル間照明を強化するために、複数のボーダー部分のうちのボーダー部分に光を透過させるように構成された複数のピクセル間光拡散領域と、を含む。
いくつかの実施形態では、複数の光分離素子は、少なくとも１つの光作用性（たとえば、光反射または光吸収）材料を備え、複数のピクセル間光拡散領域は、少なくとも１つの光反射材料または光吸収材料と接触して配置された少なくとも１つの光透過材料を備える。
いくつかの実施形態では、複数の光分離素子は、少なくとも１つの基板内に完全に配置され、複数のピクセル間光拡散領域は、少なくとも１つの基板内および複数の光分離素子の上方に少なくとも部分的に配置された少なくとも１つの光透過材料を含む。
いくつかの実施形態では、複数のピクセル間光拡散領域は、少なくとも１つの基板の表面に対して持ち上げられ、複数の光分離素子と少なくとも部分的に位置合わせされた少なくとも１つの光透過材料領域を含む。
いくつかの実施形態では、複数の光分離素子は、少なくとも１つの基板の部分内に複数の充填されていない空隙を備える。
いくつかの実施形態では、ソリッドステート発光デバイスは、少なくとも１つの基板の光抽出表面の上またはその上方に配置された少なくとも１つのルミフォリック材料であって、ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成された少なくとも１つのルミフォリック材料をさらに含む。いくつかの実施形態では、少なくとも１つのルミフォリック材料は、複数のピクセル間光拡散領域の上方にさらに配置される。いくつかの実施形態では、少なくとも１つのルミフォリック材料は、少なくとも１つの基板の光抽出表面の上またはその上方に付着されたルミフォリック材料フィルムを含む。
いくつかの実施形態では、複数のピクセル間光拡散領域のうちの各ピクセル間光拡散領域は、少なくとも１つの基板の少なくとも１つの波長選択性光透過表面部分を備える。いくつかの実施形態では、複数のピクセル間光拡散領域のうちの各ピクセル間光拡散領域は、光フィルタおよび光反射体からなる群から選択される。
いくつかの実施形態では、複数のピクセル間光拡散領域のうちの各ピクセル間光拡散領域は、マジックミラーを備える。
いくつかの実施形態では、少なくとも１つの基板の複数の光透過部分のうちの各光透過部分は、間隙によって、少なくとも１つの基板の複数の光透過部分のうちの少なくとも１つの他の光透過部分から分離される。間隙は、（ｉ）幅と、深さとを有し、（ｉｉ）複数の光分離素子のうちの光分離素子で部分的に充填され、（ｉｉｉ）複数のピクセル間光拡散領域のうちのピクセル間光拡散領域を画定する少なくとも１つの光透過材料で部分的に充填される。
いくつかの実施形態では、間隙は、光分離素子で充填された幅の第１の部分を含み、少なくとも１つの光透過材料で充填された幅の第２の部分を含む。いくつかの実施形態では、間隙は、光分離素子で充填された深さの第１の部分を含み、少なくとも１つの光透過材料で充填された深さの第２の部分を含む。いくつかの実施形態では、ソリッドステート発光デバイスは、少なくとも１つの基板の表面に対して持ち上げられ、光分離素子またはピクセル間光拡散領域のうちの少なくとも１つと少なくとも部分的に位置合わせされた少なくとも１つの光透過材料領域をさらに含む。
いくつかの実施形態では、少なくとも１つの基板の複数の光透過部分のうちの各光透過部分は、複数のピクセル間光拡散領域のうちのピクセル間光拡散領域を形成する少なくとも１つの傾斜した縁を備える。いくつかの実施形態では、少なくとも１つの基板は、少なくとも１つの傾斜した縁を含む少なくとも１つの光抽出表面と、この少なくとも１つの光抽出表面の上またはその上方に配置された少なくとも１つのルミフォリック材料であって、ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成された少なくとも１つのルミフォリック材料と、を含む。
いくつかの実施形態では、ソリッドステート発光デバイスは、少なくとも１つの基板の上方に配置された光透過二次基板と、この光透過二次基板と少なくとも１つの基板の間に配置されたルミフォリック材料であって、ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成されたルミフォリック材料と、をさらに含む。
いくつかの実施形態では、ソリッドステート発光デバイスは、光透過二次基板上に配置された光散乱層をさらに含む。いくつかの実施形態では、光透過二次基板は、ルミフォリック材料と光散乱層の間に配置される。
いくつかの実施形態では、光透過二次基板は、サファイアウェーハを備える。
いくつかの実施形態では、複数のピクセル間光拡散領域は、光透過二次基板内に少なくとも部分的に配置される。
いくつかの実施形態では、複数のピクセル間光拡散領域は、光透過二次基板内に複数の光方向変換領域を備える。いくつかの実施形態では、複数の光方向変換領域は、光透過二次基板内に画定された複数の空隙を備える。いくつかの実施形態では、複数の光方向変換領域のうちの各光方向変換領域は、組成が光透過二次基板の材料と異なるさらなる光透過材料を備える。
いくつかの実施形態では、複数の光方向変換領域のうちの各光方向変換領域は、方形断面形状を備える。
いくつかの実施形態では、複数の光方向変換領域のうちの各光方向変換領域は、三角形断面形状を備え、この三角形断面形状は頂点と底辺とを含み、頂点は、底辺よりも、少なくとも１つの基板に近い。いくつかの実施形態では、複数の光方向変換領域のうちの各光方向変換領域は、三角形断面形状を備え、この三角形断面形状は頂点と底辺とを含み、底辺は、頂点よりも、少なくとも１つの基板に近い。いくつかの実施形態では、複数の層、隣接する層、複数の基板、および／または隣接する基板は、本明細書において説明される特徴を有する全体的な光方向変換および／または光分離の特徴部分を形成する、同じ構造または異なる構造を含んでよい。
いくつかの実施形態では、少なくとも１つの基板は複数の基板を含み、ＬＥＤのアレイのうちの各ＬＥＤは、複数の基板のうちの異なる基板に接合される。
いくつかの実施形態では、少なくとも１つの基板は、ＬＥＤのアレイのうちの各ＬＥＤを支持する単一の連続的な基板からなる。
いくつかの実施形態では、ＬＥＤのアレイは、複数のフリップチップＬＥＤを備える。
別の態様では、任意選択でＬＥＤアレイチップにおいて実施されるまたはＬＥＤアレイチップを組み込んだ、ソリッドステート発光デバイスは、少なくとも１つの基板の複数の光透過部分にＬＥＤ放射を透過させるように配置されたＬＥＤのアレイと、少なくとも部分的に少なくとも１つの基板内に配置された複数の光分離素子であって、この複数の光分離素子のうちの光分離素子は、複数の光透過部分のうちの異なる光透過部分の間に配置され、複数の光分離素子は、異なる光透過部分間のＬＥＤ放射の通過を減少させるように構成される、複数の光分離素子と、少なくとも１つの基板の上方に配置された光透過二次基板と、この光透過二次基板と少なくとも１つの基板の間に配置されたルミフォリック材料であって、ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成されたルミフォリック材料と、少なくとも部分的に光透過二次基板内に配置された複数の光方向変換領域であって、この複数の光方向変換領域のうちの各光方向変換領域は、複数の光分離素子の上に重なり、これと位置合わせされた、ソリッドステート発光デバイスの発光表面部分の照明を強化するように構成される、複数の光方向変換領域と、を含む。
いくつかの実施形態では、複数の光分離素子は、少なくとも１つの光反射材料または光吸収材料を備える。
いくつかの実施形態では、ソリッドステート発光デバイスは、光透過二次基板上に配置された光散乱層をさらに含む。いくつかの実施形態では、光透過二次基板は、ルミフォリック材料と光散乱層の間に配置される。
いくつかの実施形態では、各光方向変換領域の一部分は、ルミフォリック材料を含むルミフォリック材料層へとまたはこれを通って延在する。
いくつかの実施形態では、光透過二次基板は、サファイアウェーハを備える。
いくつかの実施形態では、複数の光方向変換領域は、光透過二次基板内に画定された複数の空隙を備える。
いくつかの実施形態では、複数の光方向変換領域のうちの各光方向変換領域は、組成が光透過二次基板の材料と異なるさらなる光透過材料を備える。
いくつかの実施形態では、複数の光方向変換領域のうちの各光方向変換領域は、方形断面形状を備える。
いくつかの実施形態では、複数の光方向変換領域のうちの各光方向変換領域は、三角形断面形状を備え、この三角形断面形状は頂点と底辺とを含み、頂点は、底辺よりも、少なくとも１つの基板に近い。いくつかの実施形態では、複数の光方向変換領域のうちの各光方向変換領域は、三角形断面形状を備え、この三角形断面形状は頂点と底辺とを含み、底辺は、頂点よりも、少なくとも１つの基板に近い。
いくつかの実施形態では、少なくとも１つの基板は複数の基板を含み、ＬＥＤのアレイのうちの各ＬＥＤは、複数の基板のうちの異なる基板に接合される。
いくつかの実施形態では、少なくとも１つの基板は、ＬＥＤのアレイのうちの各ＬＥＤを支持する単一の連続的な基板からなる。
いくつかの実施形態では、複数の光分離素子は、少なくとも１つの基板内に画定された複数の充填されていない空隙を備える。
いくつかの実施形態では、少なくとも１つの基板は、ＬＥＤのアレイと導通する複数のアノード−カソードペアを含み、少なくとも１つの基板は、複数の電極ペアを含むキャリア基板またはサブマウントの上方に取り付けられ、複数のアノード−カソードペアは、複数の電極ペアと導通する。
別の態様では、（任意選択でＬＥＤアレイチップにおいて実施されるまたはＬＥＤアレイチップを組み込んだ）ソリッドステート発光デバイスを製造するための方法は、ＬＥＤのアレイを支持する少なくとも１つの基板内に複数の凹部または溝を画定することであって、この複数の凹部または溝のうちの凹部または溝は、ＬＥＤのアレイのうちのＬＥＤの間に全体的に配置され、少なくとも１つの基板は、ＬＥＤのアレイと導通する複数のアノード−カソードペアを含む、画定することと、複数の電極ペアを含むキャリア基板またはサブマウントの上方に少なくとも１つの基板を取り付けることであって、複数のアノード−カソードペアと複数の電極ペアの間に導電性経路を確立することを含む、取り付けることと、キャリア基板またはサブマウントの上方における少なくとも１つの基板の前記取り付けの後、少なくとも１つの基板を薄くすることと、少なくとも１つの基板の上方に少なくとも１つのルミフォリック材料を適用することであって、この少なくとも１つのルミフォリック材料は、ＬＥＤのアレイの放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成される、適用することと、を含む。
いくつかの実施形態では、ＬＥＤのアレイは、少なくとも１つの基板の複数の光透過部分にＬＥＤ放射を透過させるように配置され、方法は、複数の光透過部分のうちの異なる光透過部分の間のＬＥＤ放射の通過を減少させるように構成された少なくとも１つの基板内に複数の光分離素子を形成するステップをさらに含む。
いくつかの実施形態では、複数の光分離素子の形成は、複数の溝または凹部に少なくとも１つの光反射材料を追加することを含む。いくつかの実施形態では、複数の光分離素子の形成は、複数の溝または凹部内に複数の充填されていない空隙を形成することを含む。いくつかの実施形態では、複数の充填されていない空隙の形成は、複数の溝または凹部へと除去可能な材料を堆積させることと、少なくとも１つの基板の上方における少なくとも１つのルミフォリック材料の前記適用の後、複数の溝または凹部から除去可能な材料を除去して、複数の充填されていない空隙を生じさせること、とを含む。いくつかの実施形態では、複数の溝または凹部からの除去可能な材料の除去は、化学的手段、機械的手段、または熱的手段のうちの少なくとも１つによる除去を含む。
いくつかの実施形態では、複数の光透過部分は、ＬＥＤのアレイによって照らして、複数のボーダー部分を含む複数のピクセルを画定するように構成され、複数のピクセルのうちの各ピクセルは、複数のボーダー部分のうちの少なくとも１つのボーダー部分を含み、方法は、複数のボーダー部分のうちのボーダー部分に光を透過させて、複数の光分離素子と位置合わせされた又はこれに近接したソリッドステート発光デバイスの発光表面部分においてピクセル間照明を強化するように構成された複数のピクセル間光拡散領域を形成することをさらに含む。いくつかの実施形態では、複数のピクセル間光拡散領域の形成は、複数の溝または凹部に隣接する少なくとも１つの基板の傾斜した縁部分を形成することを含む。
いくつかの実施形態では、キャリア基板またはサブマウントは半導体ウェーハを備え、複数の電極ペアが、この半導体ウェーハ内に、その上に、またはその上方に配置される。いくつかの実施形態では、キャリア基板またはサブマウントは、ＬＥＤのアレイの動作を制御するように構成された少なくとも１つの回路を備える。
別の態様では、任意選択でＬＥＤアレイチップにおいて実施される又はＬＥＤアレイチップを組み込んだ、ソリッドステート発光デバイスは、少なくとも１つの基板によって支持されたＬＥＤのアレイと、このＬＥＤのアレイのうちの異なるＬＥＤの間に配置された複数の光分離素子と、少なくとも１つの基板によって支持され、ＬＥＤのアレイと導通する複数のアノード−カソードペアと、半導体ウェーハ及びこの半導体ウェーハ内に、その上に、またはその上方に配置された複数の電極ペアを備えるキャリア基板またはサブマウントと、を備え、複数のアノード−カソードペアは、複数の電極ペアと導通する。
いくつかの実施形態では、ＬＥＤのアレイは、少なくとも１つの基板の複数の光透過部分にＬＥＤ放射を透過させるように配置される。いくつかの実施形態では、ＬＥＤのアレイは、複数のフリップチップＬＥＤを備える。いくつかの実施形態では、少なくとも１つの基板は、ＬＥＤのアレイのうちの各ＬＥＤを支持する単一の連続的な基板からなる。
いくつかの実施形態では、複数のアノード−カソードペアの各アノードは、複数のアノード−カソードペアの各カソードとは異なる高さを備える。いくつかの実施形態では、キャリア基板またはサブマウントは、ＬＥＤのアレイの動作を制御するように構成された少なくとも１つの回路を備える。
別の態様では、本開示は、マルチ放射ソリッドステート照明デバイスを製造するための方法であって、複数の電極ペアを備えるインターフェース素子の上方にマルチＬＥＤチップを取り付けることであって、このマルチＬＥＤチップは、基板によって支持されたＬＥＤのアレイを備え、且つ基板とインターフェース素子の間に配置された複数のアノード−カソードペアを備え、前記取り付けることは、複数のアノード−カソードペアと複数の電極ペアの間の導電性経路を確立することを含む、取り付けることと、前記取り付けることの後に、基板の上に、その中に、またはその上方に、以下の品目（ｉ）から（ｉｖ）、すなわち、（ｉ）複数の光作用性素子、（ｉｉ）複数の光処理素子、（ｉｉｉ）複数の光分離素子、または（ｉｖ）複数の光方向操作構造、のうちの１つまたは複数の品目を形成することと、を含む方法に関する。
いくつかの実施形態では、方法は、基板の上方に少なくとも１つのルミフォリック材料を適用することであって、この少なくとも１つのルミフォリック材料が、ＬＥＤのアレイの放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成される、適用することをさらに含む。いくつかの実施形態では、方法は、基板とインターフェース素子の間にアンダーフィル材料を設けることをさらに含む。いくつかの実施形態では、インターフェース素子は、キャリア基板を備える、またはＡＳＩＣを備える。
いくつかの実施形態では、１つまたは複数の品目の形成は、基板内で少なくとも部分的に複数の光分離素子を形成することを含み、基板内での少なくとも部分的な複数の光分離素子の形成は、基板内に複数の凹部または溝を画定することを含む。いくつかの実施形態では、方法は、複数の凹部または溝の中に少なくとも１つの光作用性材料を堆積させることをさらに含む。
いくつかの実施形態では、方法は、前記取り付けの後に基板を薄くすることをさらに含む。いくつかの実施形態では、インターフェース素子は、半導体ウェーハを備える。
別の態様では、本開示は、基板によって支持されたＬＥＤのアレイを組み込んだマルチＬＥＤチップを備えるマルチ放射ソリッドステート照明デバイスを製造するための方法であって、マルチＬＥＤチップのエピタキシャル層の部分を（たとえば、エッチングを介して、またはあるいはソーイング方法もしくは他の切断方法を介して）選択的に除去して、ＬＥＤのアレイのうちのＬＥＤの活性領域を分離することと、エピタキシャル層の部分の前記除去の後に、複数の電極ペアを備えるインターフェース素子の上方にマルチＬＥＤチップを取り付けることであって、このマルチＬＥＤチップは、基板とインターフェース素子の間に配置された複数のアノード−カソードペアを備え、前記取り付けることは、複数のアノード−カソードペアと複数の電極ペアの間の導電性経路を確立することを含む、取り付けることと、を含む方法に関する。
いくつかの実施形態では、方法は、前記取り付けることの後に、基板の上に、その中に、またはその上方に、以下の品目（ｉ）から（ｉｖ）、すなわち、（ｉ）複数の光作用性素子、（ｉｉ）複数の光処理素子、（ｉｉｉ）複数の光分離素子、または（ｉｖ）複数の光方向操作構造、のうちの１つまたは複数の品目を形成することをさらに含む。
いくつかの実施形態では、方法は、基板の上方に少なくとも１つのルミフォリック材料を適用することであって、少なくとも１つのルミフォリック材料は、ＬＥＤのアレイの放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成される、適用することをさらに含む。いくつかの実施形態では、方法は、基板とインターフェース素子の間にアンダーフィル材料を設けることをさらに含む。いくつかの実施形態では、インターフェース素子は、キャリア基板またはＡＳＩＣを備える。
いくつかの実施形態では、方法は、基板内に複数の凹部または溝を画定することであって、複数の凹部または溝のうちの少なくともいくつかの凹部または溝は、エピタキシャル層の部分が選択的に除去されたマルチＬＥＤチップの領域と実質的に位置合わせされる、画定することをさらに含む。いくつかの実施形態では、少なくともいくつかの凹部または溝は、基板の厚さ全体を通って延在する。他の実施形態では、少なくともいくつかの凹部または溝は、基板の厚さ全体未満の厚さを通って（たとえば、エピタキシャル層が選択的に除去された領域に隣接する基板材料の薄い網または膜を残して）延在する。いくつかの実施形態では、方法は、複数の凹部または溝の中に少なくとも１つの光作用性材料を堆積させることをさらに含む。いくつかの実施形態では、方法は、前記取り付けの後に基板を薄くすることをさらに含む。いくつかの実施形態では、インターフェース素子は、半導体ウェーハを備える。
別の態様では、本明細書において説明される前述の態様のいずれも、ならびに／またはさまざまな別個の態様および特徴は、追加の利点を得るために組み合わされてもよい。本明細書で開示されるさまざまな特徴および要素のいずれも、本明細書においてそれとは反対に示されない限り、１つまたは複数の他の開示される特徴および要素と組み合わされてもよい。
本開示の他の態様、特徴、および実施形態は、続く開示および添付の特許請求の範囲から、より十分に明らかになるであろう。
ＬＥＤの半導体層に近接してパターニングされた光透過表面を含み、半導体層に近接した多層反射体を含み、多層反射体とＬＥＤの電気接点の間にパッシベーション層を含む、単一フリップチップＬＥＤの側断面図である。単一ＬＥＤは、本開示の実施形態によるフリップチップＬＥＤアレイにおいて使用可能なフリップチップを表す。 本開示の実施形態による、フリップチップＬＥＤの平面写真であり、透明な基板が上方を向き、フリップチップアレイにおいて使用可能である。 図２ＡのフリップチップＬＥＤの平面写真であり、電極が上方を向いている。 本開示の実施形態において使用可能な、上方を向いている単一の透明な基板上に４個のフリップチップタイプＬＥＤのアレイを含むマルチＬＥＤチップの平面写真である。 図３ＡのマルチＬＥＤチップの平面写真であり、電極は上方を向いている。 本開示の実施形態において使用可能な、上方を向いている単一の透明な基板上に１００個のフリップチップＬＥＤのアレイを含むマルチＬＥＤチップの平面写真である。 図４ＡのマルチＬＥＤチップの平面写真であり、電極は上方を向いている。 本開示のいくつかの実施形態による、フリップチップＬＥＤ間に溝または凹部を画定して、光抽出表面から基板の内部へと延在する光分離素子の形成を可能にし、且つ光抽出表面上にルミフォリック材料を堆積させる、製造のさまざまな状態における、上方を向いた単一の透明な基板上に１６個のフリップチップＬＥＤのアレイを含むマルチＬＥＤチップの平面図である。 その中における光分離素子の形成の後の、下方を向いた透明な基板の平面図である。 本開示のいくつかの実施形態による、図５Ｄの基板上で光分離素子間に形成された１６個のフリップチップＬＥＤのアレイを含むマルチＬＥＤチップの平面図である。 本開示の一実施形態による、基板の光抽出表面から基板の内部へと延在する光分離素子を形成し、光抽出表面上にルミフォリック材料を堆積させる、製造のさまざまな状態における、単一の透明な基板が下方を向いた、図５Ａ〜図５ＣのマルチＬＥＤチップの垂直断面図である。 本開示の一実施形態による、光注入表面から基板の内部へと延在する光分離素子を含み、且つ光抽出表面上に配置されたルミフォリック材料を含む、下方を向いた単一の透明な基板上のフリップチップＬＥＤのアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の鉛直断面図である。 本開示の一実施形態による、テクスチャ化された光抽出表面から基板の内部へと延在する光分離素子を含み、且つ光抽出表面上に配置されたルミフォリック材料を含む、下方を向いた単一の透明な基板上のフリップチップＬＥＤのアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の鉛直断面図である。 本開示の一実施形態による、下方を向いた単一の透明な基板上のフリップチップＬＥＤのアレイと、基板の光注入表面から基板の内部へと延在する光分離素子の第１のグループと、基板の光抽出表面から基板の内部へと延在する光分離素子の第２のグループと、光抽出表面上に配置されたルミフォリック材料と、を含む発光デバイス（たとえば、マルチＬＥＤチップ）の鉛直断面図である。 本開示の一実施形態による、基板の光抽出表面から基板の内部へと延在する光分離素子を含み、下方を向いた単一の透明な基板上のフリップチップＬＥＤのアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の鉛直断面図である。デバイスは、光抽出表面内に光抽出凹部を形成し、この光抽出凹部内に１つまたは複数のルミフォリック材料を堆積させ、光抽出凹部内に堆積された１つまたは複数のルミフォリック材料の上方にレンズを形成するために、製造のさまざまな状態にある。 本開示の一実施形態による、下方を向いた単一の透明な基板上のフリップチップＬＥＤのアレイと、基板の光注入表面から基板の内部へと延在する光分離素子の第１のグループと、基板の光抽出表面から基板の内部へと延在する光分離素子の第２のグループとを含む発光デバイス（たとえば、マルチＬＥＤチップ）の鉛直断面図である。デバイスは、光抽出表面上に隆起した特徴を形成し、この隆起した特徴間に１つまたは複数のルミフォリック材料を堆積させ、光抽出凹部内に堆積された１つまたは複数のルミフォリック材料の上方にレンズを形成する、製造のさまざまな状態にある。 本開示の一実施形態による、基板の光注入表面から基板の内部へと延在する光分離素子の第１のグループと基板の光抽出表面から基板の内部へと延在する光分離素子の第２のグループとを含む単一の透明な基板上のフリップチップＬＥＤのアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の鉛直断面図である。アレイは、光抽出表面上に隆起した特徴を形成し、この隆起した特徴間に１つまたは複数のルミフォリック材料を堆積させ、１つまたは複数のルミフォリック材料の上方にレンズを形成する、製造のさまざまな状態にある。 （任意選択で、特定用途向け集積回路（ＡＳＩＣ）またはキャリア基板もしくはサブマウントにおいて実施される）インターフェース素子及びはんだバンプに近接して配置された図６ＣのマルチＬＥＤチップの分解組立の鉛直断面図である。 はんだバンプ接合プロセスの完了およびマルチＬＥＤチップとインターフェース素子の間のアンダーフィル材料の追加後における、図１１ＡのマルチＬＥＤチップおよびインターフェース素子の鉛直断面図である。 単一の透明な基板上の１６個のフリップチップＬＥＤのアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の平面図であり、電極は上方を向いている。 図１２Ａの発光デバイスのための電気的インターフェースの下位層の平面図である。複数の水平方向の一連の直列接続は各々、発光デバイスのアノードと接続するための複数の導電性ビアを含む。下位層は、電気的インターフェースの上位層内に画定された導電性ビアの通過を可能にする開口をさらに含む。 図１２Ａの発光デバイスのための電気的インターフェースの上位層の平面図である。複数の垂直方向の一線の直列接続は各々、発光デバイスのカソードと接続するための複数の導電性ビアを含む。 図１２Ａの発光デバイスのための電気的インターフェースを形成するために、図１２Ｂの下位層の上方に重ね合わされた図１２Ｃの上位層の平面図である。 図１２Ａの発光デバイスと接続された図１２Ｄの電気的インターフェースの平面図である。 単一の透明な基板上の１６個のフリップチップＬＥＤのアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の平面図であり、電極は上方を向いている。 図１３Ａの発光デバイスのための電気的インターフェースの下位層の平面図である。複数の水平方向の一線の直列接続は各々、発光デバイスのアノードと接続するための複数の導電性ビアを含む。下位層は、電気的インターフェースの上位層内に画定された導電性ビアの通過を可能にする開口をさらに含む。 図１３Ａの発光デバイスのための電気的インターフェースの上位層の平面図である。垂直方向に並べられた複数の並列接続は各々、発光デバイスのカソードと接続するための複数の導電性ビアを含む。 図１３Ａの発光デバイスのための電気的インターフェースを形成するために、図１３Ｂの下位層の上方に重ね合わされた図１３Ｃの上位層の平面図である。 本開示の一実施形態による、図１３Ａの発光デバイスに接続された図１３Ｄの電気的インターフェースの平面図である。 本開示の一実施形態による、第１の色の組み合わせを生成するように構成されたアドレッサブルなマルチＬＥＤ発光デバイス（たとえば、マルチＬＥＤチップ）の模式図である。 本開示の一実施形態による、第２の色の組み合わせを生成するように構成されたアドレッサブルなマルチＬＥＤ発光デバイス（たとえば、マルチＬＥＤチップ）の模式図である。 本開示の一実施形態による、第３の色の組み合わせを生成するように構成されたアドレッサブルなマルチＬＥＤ発光デバイス（たとえば、マルチＬＥＤチップ）の模式図である。 本開示の一実施形態による、第４の色の組み合わせを生成するように構成されたアドレッサブルなマルチＬＥＤ発光デバイス（たとえば、マルチＬＥＤチップ）の模式図である。 （たとえば、任意選択で２つのマルチＬＥＤチップにおいて実施された）２つのエミッタアレイを含む発光デバイスの構成要素間の相互接続を示す簡略化された概略図であり、各エミッタアレイは、個別にアドレッサブルなフリップチップＬＥＤを含む。 本開示の一実施形態による、下方を向き、キャリアに接合された単一の透明な基板上のフリップチップＬＥＤのアレイを含む発光デバイスの鉛直断面図である。光分離素子の第１のグループは基板の光注入表面から基板の内部へと延在し、光分離素子の第２のグループはキャリアの光抽出表面からキャリアの内部へと延在し、ルミフォリック材料はキャリアの光抽出表面上に配置されている。 本開示の一実施形態による、（たとえば、第１のマルチＬＥＤチップにおいて実施される）第１の透明な基板上のフリップチップＬＥＤの第１のアレイと、（たとえば、第２のマルチＬＥＤチップにおいて実施される）第２の透明な基板上のフリップチップＬＥＤの第２のアレイと、を含む発光デバイスの鉛直断面図である。第１の透明な基板と第２の透明な基板の両方ともがキャリアに接合されている。各基板は、基板の光注入表面から基板の内部へと延在する光分離素子の第１のグループと、基板の光抽出表面から基板の内部へと延在する光分離素子の第２のグループと、を含む。キャリアは、キャリアの光注入表面からキャリアの内部へと延在する光分離素子の別のグループを含む。ルミフォリック材料は、キャリアのテクスチャ化された又はパターニングされた光抽出表面上に配置されている。 本開示の一実施形態による、（たとえば、第１のマルチＬＥＤチップにおいて実施される）第１の透明な基板上のフリップチップＬＥＤの第１のアレイと、（たとえば、第２のマルチＬＥＤチップにおいて実施される）第２の透明な基板上のフリップチップＬＥＤの第２のアレイと、各基板の光抽出表面と接触して配置されたルミフォリック材料層と、ルミフォリック材料層および各基板を支持するように配置されたキャリアと、を含む、発光デバイスの鉛直断面図である。各基板は、基板の光注入表面から基板の内部へと延在する光分離素子の第１のグループと、基板の光抽出表面から基板の内部へと延在する光分離素子の第２のグループとを含む。キャリアは、キャリアの光注入表面からキャリアの内部へと延在する光分離素子の別のグループを含み、キャリアは、テクスチャ化された又はパターニングされた光抽出表面を含む。 本開示の一実施形態による、（たとえば、４つのマルチＬＥＤチップにおいて実施される）４つの個別にアドレッサブルな発光デバイスのアレイを支持するキャリアを含む、発光デバイスの上面の平面図である。各発光デバイスは、個々のＬＥＤの間に光分離素子を含む。 １６個のＬＥＤ（たとえば、１６のピクセル）のアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の上面の平面デジタル写真である。個々のＬＥＤの間の光分離素子が暗グリッドを形成している。各ＬＥＤは照らされていない状態で示されている。 電流が最も右の列の４つのＬＥＤに供給され、最も右の列の４つのＬＥＤが照らされていることを示す、図２０Ａの発光デバイスの上面の平面デジタル写真である。最も右の列のＬＥＤからの光のあふれ出しにより隣接した列のＬＥＤが部分的に照らされていることを示す。また、隣り合う照らされているＬＥＤ間の照らされていないゾーンすなわち「暗」ゾーンを示す。 図２０Ｂのデジタル写真の色が反転されたバージョンである。 複数のＬＥＤのアレイを含む、発光デバイス（たとえば、マルチＬＥＤチップ）の８ピクセル部分の上面の強度がマッピングされた画像である。最も左の列の４つのＬＥＤが照らされていることを示す。最も左の列のＬＥＤからの光のあふれ出しにより隣接した列の４つのＬＥＤが部分的に照らされていることを示す。また、隣接する照らされているＬＥＤ間の照らされていないゾーンすなわち「暗」ゾーンを示す。 図２１Ａの最も左の列の照らされた４つのＬＥＤについての、位置（ミリーメートル）に対する相対的光強度（パーセント）の４つの重ねられたプロットである。 基板の少なくとも一部分における凹部または溝の形成後の２つのＬＥＤを含む、製造中のソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の概略鉛直断面図である。 引き続いて起こる凹部または溝における光分離素子および光透過材料の追加後の、図２２Ａのソリッドステート発光デバイス部分の概略鉛直断面図である。光透過材料は、照明されるとき、ソリッドステート発光デバイスの発光表面におけるピクセル間照明を強化する働きをして、ＬＥＤ間の照らされていない領域すなわち「暗」領域の出現を減少させる。 基板の上方および凹部または溝の中の光透過材料の上方でのルミフォリック材料の適用後の、図２２Ｂのソリッドステート発光デバイス部分の概略鉛直断面図である。 複数のＬＥＤと基板とを含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の概略鉛直断面図である。基板の少なくとも一部分内の凹部または溝は光分離素子および光透過材料で順次充填される。光透過材料領域は基板の表面に対して持ち上げられる。ルミフォリック材料は基板および持ち上げられた光透過材料領域の上方に配置される。 ４つのＬＥＤを含む図２３Ａのソリッドステート発光デバイス部分の少なくとも一部分の上面の平面図であり、破線は、持ち上げられた光透過材料領域を示す。 製造中の複数のＬＥＤと基板とを含む、ソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の概略鉛直断面図である。基板部分は、余分な厚さを含み、且つ、光分離有用性（ｕｔｉｌｉｔｙ）を提供する第１の材料と光拡散有用性または光方向変換有用性を提供する第２の材料で順次充填された凹部または溝を含む。キャリア基板またはサブマウントは、ソリッドステート発光デバイスのアノード−カソードペアの下に位置決めされたがこれと接触しない複数の電極ペアを有する。 キャリア基板またはサブマウントの電極ペアへのアノード−カソードペアの取り付け、基板およびその中に埋め込まれた材料の薄層化、ならびに基板の上方でのルミフォリック材料層の形成の後の、図２４Ａのソリッドステート発光デバイス部分の概略鉛直断面図である。 製造中の複数のＬＥＤと基板とを含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の概略鉛直断面図である。基板部分は、余分な厚さを含み、且つ除去可能な（たとえば、犠牲）材料で充填された凹部または溝を含む。複数のアノード−カソードペアは、インターフェース素子（たとえば、ＡＳＩＣ、またはキャリア基板もしくはサブマウント）の複数の電極ペアと導通するように取り付けられる。アンダーフィル材料は、マルチＬＥＤチップとインターフェース素子の間に配置される。 基板およびその中に埋め込まれた除去可能な材料の薄層化の後の、図２５Ａのソリッドステート発光デバイス部分の概略鉛直断面図である。 基板の上方でのルミフォリック材料層の形成の後の、図２５Ｂのソリッドステート発光デバイス部分の概略鉛直断面図である。 基板からの除去可能な材料の除去の後の、図２５Ｃのソリッドステート発光デバイス部分の概略鉛直断面図である。 複数のＬＥＤと、インターフェース素子（たとえば、ＡＳＩＣ、またはキャリア基板もしくはサブマウント）の上方に取り付けられた基板とを含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の概略鉛直断面図であり、充填されていない凹部または溝が基板内に画定され、接着促進材料は基板の上方に配置され、ルミフォリック材料フィルムは基板および接着促進材料の上方に配置される。アンダーフィル材料はマルチＬＥＤチップとインターフェース素子の間に配置される。 基板の上方でのルミフォリック材料フィルムの接着の後における図２６Ａのソリッドステート発光デバイス部分の概略鉛直断面図である。ＬＥＤ間に配置された凹部または溝は充填されていないままである。 いくつかの製造工程の実行後における３つのＬＥＤと基板とを含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の鉛直断面図である。凹部または溝は隣接するＬＥＤ間の基板の部分に画定され、各凹部または各溝の幅の第１の部分は光分離素子で充填される。 各凹部または各溝の幅の第２の部分を充填するための少なくとも１つの光透過材料の追加後における、図２７Ａのソリッドステート発光デバイスの一部分の鉛直断面図である。少なくとも１つの光透過材料は、各凹部または各溝の中の光分離素子と接触する。 ３個のＬＥＤの鉛直断面図である。各ＬＥＤは、基板部分を含み、その第１の側方表面に沿ってキャリアに取り付けられている。 各ＬＥＤの第２の側方表面および対応する基板部分上での少なくとも１つの光作用性素子の形成後における、図２８Ａの３個のＬＥＤおよびキャリアの鉛直断面図である。 キャリア基板またはサブマウントへの３個のＬＥＤの取り付け後、および隣接するＬＥＤの側方表面間の光透過材料の形成後における、図２８ＢのＬＥＤを組み込んだソリッドステート発光デバイスの一部分の鉛直断面図である。 各ＬＥＤの基板部分の上方ならびに少なくとも１つの光作用性素子および隣接するＬＥＤ間の光透過材料の上方でのルミフォリック材料の適用後における、図２８Ｃのソリッドステート発光デバイス部分の側断面図である。 ２つのＬＥＤと、光分離素子を含む凹部または溝を画定する基板と、を含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の鉛直断面図である。基板は、光分離素子に近接して配置された傾斜した縁部分を含む。 基板、傾斜した縁部分、および光分離素子の上方でのルミフォリック材料の適用後における、図２９Ａのソリッドステート発光デバイス部分の鉛直断面図である。傾斜した縁部分は、照らされるとき、ソリッドステート発光デバイスの発光表面におけるピクセル間照明を強化する働きをして、ＬＥＤ間の照明されていない領域すなわち「暗」領域の出現を減少させる。 複数のＬＥＤと、インターフェース素子（たとえば、ＡＳＩＣ、またはキャリア基板もしくはサブマウント）の上方に取り付けられた基板と、を含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の概略鉛直断面図である。充填されていない凹部または溝が基板に画定され、基板の傾斜した縁部分が凹部または溝に近接し、アンダーフィル材料はマルチＬＥＤチップとインターフェース素子の間に配置されている。 基板の上方での接着促進材料の追加および接着促進材料の上方でのルミフォリック材料フィルムの接着後における、図３０Ａのソリッドステート発光デバイス部分の概略鉛直断面図である。 ３つのＬＥＤと基板とを含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の鉛直断面図である。凹部または溝が隣接するＬＥＤ間の基板の部分に画定され、各凹部または溝は光分離素子で充填され、ルミフォリック材料層が基板および光分離素子の上方に配置されている。二次基板が、ルミフォリック材料層の上方に配置され、その中にルミフォリック材料層に近接した三角形の光方向変換領域を含む。光散乱材料が二次基板の上方に配置されている。 ３つのＬＥＤと基板とを含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の鉛直断面図である。凹部または溝が隣接するＬＥＤ間の基板の部分に画定され、各凹部または溝が光分離素子で充填され、ルミフォリック材料フィルム層が基板の上方に配置されている。二次基板が、ルミフォリック材料フィルム層の上方に配置され、長方形状の光方向変換領域を二次基板内に含み、ルミフォリック材料フィルム層を通って延在している。光散乱材料が、二次基板の上方に配置され、光方向変換領域が光分離素子と実質的に同じ幅である。 ３つのＬＥＤと基板とを含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の鉛直断面図である。凹部または溝が隣接するＬＥＤ間の基板の部分に画定され、各凹部または各溝が光分離素子で充填され、ルミフォリック材料層が基板および光分離素子の上方に配置されている。二次基板が、ルミフォリック材料層の上方に配置され、その中に三角形の光方向変換領域を含む。光散乱材料が、二次基板の上方に配置されている。三角形の光方向変換領域は各々、光散乱材料を通って延在する底辺部分を含む。 ３つのＬＥＤと基板とを含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の鉛直断面図である。凹部または溝は隣接するＬＥＤ間の基板の部分に画定され、各凹部または各溝は、基板を越えて延在する光分離素子で充填され、ルミフォリック材料層は、光分離素子間で基板の上方に配置されている。二次基板は、ルミフォリック材料層の上方に配置され、その中に三角形の光方向変換領域を含む。光散乱材料は、二次基板の上方に配置されている。三角形の光方向変換領域は各々、光散乱材料を通って延在する底辺部分を含む。 ３つのＬＥＤと基板とを含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の鉛直断面図である。凹部または溝は、隣接するＬＥＤ間の基板の部分に画定され、各凹部または各溝は光分離素子で充填されている。ルミフォリック材料層は基板の上方に配置されている。二次基板は、ルミフォリック材料層の上方に配置され、長方形をした光方向変換領域を二次基板内に含み、ルミフォリック材料層を通って延在している。光散乱材料は、二次基板の上方に配置されている。光方向変換領域は、幅が光分離素子よりも狭い。 本明細書で開示される高密度ＬＥＤアレイ（たとえば、少なくとも１つのマルチＬＥＤチップを実施する）を含むソリッドステート発光デバイスを動作させるための試験装置の回路板とキャリア基板またはサブマウントとの間の相互接続の上面の平面図である。 高密度ＬＥＤアレイを含み試験装置の一部として使用可能なソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）を受けるのに適した長方形アレイ取り付けエリアにつながる複数の電気配線を支持する半導体ウェーハを含むキャリア基板またはサブマウントの上面の平面図である。 図３７Ａの色が反転されたバージョンである。 図３７Ａおよび図３７Ｂのキャリア基板またはサブマウントの拡大部分である。 図３８Ａの色が反転されたバージョンである。 （たとえば、任意選択で１つのマルチＬＥＤチップにおいて実施される）単一の基板に関連付けられた２つのフリップチップＬＥＤを含むソリッドステート発光デバイスの一部分の概略鉛直断面の組立図である。アノードおよびカソードは、互いと比較して異なる高さを有し、キャリア基板またはサブマウントの上部表面に沿って設けられた異なる高さの電極より上に（これと接触せずに）配置される。 （たとえば、任意選択で１つのマルチＬＥＤチップにおいて任意に実施される）単一の基板の上方に配置された２つのフリップチップＬＥＤを含むソリッドステート発光デバイスの一部分の概略鉛直断面の組立図である。アノードおよびカソードは、互いと比較して異なる高さを有し、キャリア基板またはサブマウントの上部表面に沿って設けられた電極より上に（これと接触せずに）配置され、電極ペアごとに１つの電極は、はんだバンプ材料を含む境界壁を含む。 ＬＥＤを接続する基板内に画定される凹部または溝の画定前における、複数のＬＥＤとインターフェース素子（たとえば、ＡＳＩＣまたはキャリア基板もしくはサブマウント）の上方に取り付けられた基板とを含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の概略鉛直断面図である。 基板に凹部または溝を形成した後における、図４０Ａのソリッドステート発光デバイス部分の概略鉛直断面図である。 凹部または溝に対する除去可能な（たとえば、犠牲）材料の追加後、ならびに基板および除去可能な材料の上方でのルミフォリック材料層の形成後における、図４０Ｂのソリッドステート発光デバイス部分の概略鉛直断面図である。 凹部または溝からの除去可能な材料の除去後における、図４０Ｃのソリッドステート発光デバイス部分の概略鉛直断面図である。 複数のＬＥＤと、第１のインターフェース素子の上方に取り付けられた基板と、を含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の概略鉛直断面図である。第１のインターフェース素子は、第１の主要表面および第２の主要表面の上に配置された電気接点を含むキャリア基板またはサブマウントにおいて実施され、第１の主要表面および第２の主要表面の上に配置された電気接点の間には導電性ビアが配置されている。キャリア基板またはサブマウントは、ＡＳＩＣにおいて実施された第２のインターフェース素子の上方に位置決めされ、キャリア基板またはサブマウントがマルチＬＥＤチップとＡＳＩＣとの間に取り付け可能になっている。 マルチＬＥＤチップの基板に凹部または溝を画定する前における、単一のインターフェース素子（たとえば、ＡＳＩＣ、またはキャリア基板もしくはサブマウント）の上方に取り付けられた２つのソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の概略鉛直断面図である。 マルチＬＥＤチップのＬＥＤを接続する基板に凹部または溝を画定する前における、複数のインターフェース素子（たとえば、ＡＳＩＣ、またはキャリア基板もしくはサブマウント）の上方に取り付けられた単一のソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の概略鉛直断面図である。 マルチＬＥＤチップの異なるＬＥＤのエピタキシャル層間に画定された溝または凹部を含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の概略鉛直断面図である。 インターフェース素子（たとえば、ＡＳＩＣ、またはキャリア基板もしくはサブマウント）の上方に取り付けられた後における、図４４Ａのソリッドステート発光デバイス部分の概略鉛直断面図である。 マルチＬＥＤチップとインターフェース素子の間でのアンダーフィル材料の追加、および基板での凹部または溝の形成の後における、図４４Ｂのソリッドステート発光デバイス部分の概略鉛直断面図である。凹部または溝は、基板の大半を通るが基板の全体未満を通って延在する。 マルチＬＥＤチップとインターフェース素子の間でのアンダーフィル材料の追加、および基板での凹部または溝の形成の後における、図４４Ｂのソリッドステート発光デバイス部分の概略鉛直断面図である。凹部または溝は、基板の厚さ全体を通って延在して、アンダーフィル材料に到達する。 マルチＬＥＤチップの隣接するＬＥＤ間に画定された溝または凹部を含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の一部分の概略鉛直断面図である。異なる放射領域は異なる特性を有する。
［詳細な説明］
当技術分野は、従来のデバイスおよび生産方法に関連付けられた制限を克服しながら小さいピクセルピッチをもつ改善されたＬＥＤアレイデバイスを引き続き求めている。本明細書で開示されるさまざまな実施形態は、（任意選択で、マルチＬＥＤチップにおいて実施される）基板によって支持された少なくとも１つのＬＥＤのアレイを含み、好ましくは少なくともいくつかのフリップチップＬＥＤの放射を受けるように配置された１つまたは複数のルミフォリック材料を含み、異なるＬＥＤおよび／またはルミフォリック材料領域の放射間の相互作用を減少させて、散乱および／または光クロストークを減少させ、それによって結果として生じる放射のピクセルのような解像度を維持するように構成された光分離素子を含む、ソリッドステート発光デバイスに関する。いくつかの実施形態では、ＬＥＤのアレイの各ＬＥＤは、フリップチップ構成になっている。いくつかの実施形態では、光分離素子は、複数のＬＥＤを支持する基板内に少なくとも部分的に配置され、基板の異なる光透過領域の間に位置決めされる。いくつかの実施形態では、光分離素子は、基板の光抽出表面の部分の上またはその上方に配置され、ＬＥＤ間の境界と全体的に位置合わせされる。光分離素子の存在がなければ、ＬＥＤおよび／またはルミフォア放射の全方向性特質は、単一の基板によって支持された１つまたは複数のルミフォリック材料をもつＬＥＤのアレイの解像度（たとえば、ピクセル解像度）に悪影響を与えるであろう。いくつかの実施形態では、ＬＥＤは複数のピクセルを画定し、複数のピクセル間光拡散領域は、ピクセルのボーダー部分を通る光を透過して、光分離素子と位置合わせされた又はこれに近接した発光表面部分におけるピクセル間照明を強化するように構成される。いくつかの実施形態では、複数の光方向変換領域は、光分離素子を含む基板の上方に配置されたルミフォリック材料の上にある光透過二次基板内に少なくとも部分的に配置され、光方向変換領域は、光分離素子の上にあり、これと位置合わせされるソリッドステート発光デバイスの発光表面部分の照明を強化するように構成される。前述のピクセル間光拡散領域および／または光方向変換領域は、好ましくは、照らされるとき、ＬＥＤ間の照らされていない領域すなわち「暗」領域の出現を減少させるように構成される。本明細書で開示される光分離素子を含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップを実施するまたはこれを含む）は、順次照らされるＬＥＤディスプレイ、車両用ヘッドランプ、道路照明、ライト器具、ならびにさまざまな屋内環境、屋外環境、および特殊環境などのさまざまな適用例において使用され得る。本明細書で開示されるソリッドステート発光デバイスを製造するための方法も提供される。
本明細書において記載される実施形態は、当業者が実施形態を実施することを可能にするために必要な情報を表し、実施形態を実施する最良の形態を示す。添付の図面に照らして以下の説明を読めば、当業者は、本開示の概念を理解し、これらの概念の、本明細書において特に扱われない適用例を認識するであろう。これらの概念および適用例は、本開示および添付の特許請求の範囲の範囲に含まれることが理解されるべきである。
第１の、第２の、などの用語が、本明細書において、さまざまな要素について説明するために使用されることがあるが、これらの要素は、これらの用語によって制限されるべきでないことが理解されよう。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。たとえば、本開示の範囲から逸脱することなく、第１の要素が第２の要素と呼ばれることがあり、同様に、第２の要素が第１の要素と呼ばれることがある。本明細書において使用されるとき、「および／または」という用語は、関連付けられた列挙品目のうちの１つまたは複数のあらゆる組み合わせを含む。
層、領域、または基板などの要素が、別の要素の「上に」あるまたはその「上へ」延在すると表現されるとき、その要素は、他の要素のすぐ上にあることが可能である、もしくは他の要素の上へ直接的に延在することが可能である、または、介在要素も存在することがあることが理解されよう。対照的に、ある要素が別の要素の「すぐ上にある」またはその「上へ直接的に」延在すると表現されるとき、介入要素は存在しない。同様に、層、領域、または基板などの要素が別の要素の「上方に」あるまたはその「上方に」延在すると表現されるとき、その要素は、他の要素のすぐ上方にあることが可能である、もしくは他の要素の上方に直接的に延在することが可能である、または、介在要素も存在することがあることが理解されよう。対照的に、ある要素が別の要素の「すぐ上方にある」またはその「上方に直接的に」延在すると表現されるとき、介入要素は存在しない。ある要素が別の要素に「接続される」または「結合される」と表現されるとき、その要素は、他の要素に直接的に接続もしくは結合可能である、または、介在要素が存在することがあることも理解されよう。対照的に、ある要素が別の要素に「直接的に接続される」または「直接的に結合される」と表現されるとき、介在要素は存在しない。
「〜の下に」、「〜の上に」、「上位」、「下位」、「水平」、または「垂直」などの相対的な用語は、本明細書において、図に示されるような、ある要素、層、または領域の、別の要素、層、または領域に対する関係について説明するために、使用されることがある。これらの用語および上記で論じられた用語は、図に示される方位に加えて、デバイスの異なる方位を包含することを意図することが理解されよう。
本明細書において使用される用語は、特定の実施形態について説明する目的のものにすぎず、本開示を限定することを意図したものではない。本明細書において使用されるとき、「１つの（ａ）」、「１つの（ａｎ）」、および「その（ｔｈｅ）」という単数形は、そうでないことが環境から明確に示されない限り、複数形も含むことを意図したものである。「備える、含む（ｃｏｍｐｒｉｓｅｓ）」、「備える、含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含む（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書において使用されるとき、述べられた特徴、整数、肯定、動作、要素、および／または構成要素の存在を特定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除するものではないことがさらに理解されよう。
別途定義されない限り、本明細書において使用されるすべての用語（技術用語および科学用語を含む）は、本開示が属する当業者によって一般に理解される意味と同じ意味を有する。本明細書において使用される用語は、本明細書および関連技術の環境における意味と一致する意味を有すると解釈されるべきであり、本明細書において明白にそのように定義されない限り、理想的な意味または過度に正式な意味に解釈されないことがさらに理解されよう。
本明細書において使用されるとき、ソリッドステート発光デバイスの「活性領域」は、大多数の電子キャリアと少数の電子キャリア（たとえば、正孔および電子）が再結合して光を発生させる領域を指す。一般に、本明細書で開示される実施形態による活性領域は、ダブルヘテロ構造または量子井戸構造などの井戸構造を含むことができる。
本明細書で開示されるソリッドステート発光デバイスは、少なくとも１つのソリッドステート光源（たとえば、ＬＥＤ）と、この少なくとも１つのソリッドステート光源の放射を受けるように配置された１つまたは複数のルミフォリック材料（本明細書において、ルミフォアとも称される）を含んでいてもよい。ルミフォリック材料は、蛍光体、シンチレータ、ルミフォリックインク、量子ドット材料、デイグローテープ（ｄａｙ ｇｌｏｗ ｔａｐｅ）などのうちの１つまたは複数を含んでもよい。いくつかの実施形態では、ルミフォリック材料は、シリコンもしくはガラスなどのバインダ内に配置された、単一結晶プレートもしくは層の形で配置された、多結晶プレートもしくは層の形で配置された、および／または焼結されたプレートの形で配置された、１つまたは複数の蛍光体および／または量子ドットの形であってもよい。いくつかの実施形態では、蛍光体などのルミフォリック材料は、ＬＥＤアレイの表面上にスピンコートまたは噴射されてもよい。いくつかの実施形態では、ルミフォリック材料は、成長基板上に、エピタキシャル層上に、および／またはＬＥＤアレイのキャリア基板上に設置されてもよい。１つまたは複数のルミフォリック材料を含む複数のピクセルが、単一プレートに製造されてもよい。一般に、ソリッドステート光源は、第１の主波長を有する光を生成してもよい。ソリッドステート光源によって生成された光の少なくとも一部分を受ける少なくとも１つのルミフォアは、第１の主波長とは異なる第２の主波長を有する光を再放射してもよい。ソリッドステート光源および１つまたは複数のルミフォリック材料は、組み合わされた出力が、色、色点、強度などの１つまたは複数の所望の特性をもつ光をもたらすように選択されてもよい。いくつかの実施形態では、任意選択で１つまたは複数のルミフォリック材料と組み合わせた、１つまたは複数のフリップチップＬＥＤの総放射は、２５００Ｋから１０，０００Ｋの色温度範囲内に含まれるような、冷たい白色光、ニュートラルな白色光、または暖かい白色光を提供するように配置されてもよい。いくつかの実施形態では、水色、緑色、アンバー色、黄色、オレンジ色、および／または赤色の主波長を有するルミフォリック材料が使用されてもよい。いくつかの実施形態では、ルミフォリック材料は、スプレーコーティング、浸漬、液体分注、粉末コーティング、インクジェット印刷などの方法によって、１つまたは複数の放射表面（たとえば、上部表面および１つまたは複数の縁（表）面）に追加されてもよい。いくつかの実施形態では、ルミフォリック材料は、カプセル材料（ｅｎｃａｐｓｕｌａｎｔ）媒体、接着媒体、または他の結合媒体内に分散されてもよい。
本明細書において使用されるとき、発光デバイスの層または領域は、透明な層または領域に当たる放出された放射の少なくとも９０％が透明な領域を通って現れるとき、「透明」であると考えられてもよい。さらに、本明細書において使用されるとき、ＬＥＤの層または領域は、その層または領域に当たる、角度が平均化された放出された放射の少なくとも９０％が反射されるとき、「反射性」であるまたは「反射体」を実施すると考えられる。たとえば、窒化ガリウム系青色および／または緑色ＬＥＤの環境において、銀（たとえば、少なくとも９０％反射性）は、反射材料と考えられてもよい。紫外線（ＵＶ）ＬＥＤの場合、適切な材料が、所望の、いくつかの実施形態では高い、反射性ならびに／または所望の、いくつかの実施形態では低い、吸収を提供するために選択されてもよい。いくつかの実施形態では、「光透過」材料は、所望の波長の放出された放射の少なくとも５０％を透過するように構成されてもよい。
本明細書で開示されるいくつかの実施形態は、光透過基板が露出された発光表面を表す、フリップチップＬＥＤデバイスの使用に関する。いくつかの実施形態では、光透過基板は、ＬＥＤ成長基板を実施し、またはこれを含み、複数のＬＥＤが、発光表面または領域を形成する同じ基板上で成長させられる。いくつかの実施形態では、モノリシックマルチＬＥＤチップは、すべてが同じ成長基板上で成長させられるＬＥＤを含み、ＬＥＤは、同じｎ−ＧａＮ層および／または他の機能層も共有する。いくつかの実施形態では、成長基板の１つもしくは複数の部分（もしくは全体）および／またはエピタキシャル層の部分は、薄くされてもよいし、除去されてもよい。いくつかの実施形態では、成長基板が部分的にまたは完全に除去されていようと除去されていまいと、（キャリアとしても知られる）第２の基板がマルチＬＥＤチップに追加されてもよい。いくつかの実施形態では、光透過基板は、炭化ケイ素（ＳｉＣ）、サファイア、またはガラスを含んでいる。複数のＬＥＤ（たとえば、フリップチップＬＥＤ）は、基板上で成長させられ、発光デバイスへと組み込まれてもよい。いくつかの実施形態では、基板（たとえば、シリコン）は、その上に取り付けられたまたは成長させられたＬＥＤチップと接触するように配置されたビアを含んでもよい。いくつかの実施形態では、フリップチップを使用する代わりに、個々のＬＥＤまたはＬＥＤパッケージが、基板の上またはその上方に個別に置かれ、取り付けられて、アレイを形成してもよい。たとえば、複数のウェーハレベルでパッケージ化されたＬＥＤは、ＬＥＤアレイまたはサブアレイを形成するために使用されてもよい。
フリップチップ構成を実施するＬＥＤが使用されるとき、所望のフリップチップＬＥＤは、多層反射体を組み込み、且つ半導体層に隣接する内部表面に沿ってパターニングされた光透過（好ましくは透明な）基板を組み込む。フリップチップＬＥＤは、離間され、同じ面に沿って延在するアノード接点とカソード接点とを含み、そのような面は、光透過（好ましくは透明な）基板によって画定された面に対向する。フリップチップＬＥＤは、ＬＥＤチップの対向する面上に接点を有する垂直構造とは対照的に、水平構造と表現されることがある。いくつかの実施形態では、透明な基板は、パターニング、粗面化、またはあるいはテクスチャ化されて、光抽出を強化するように、内面反射を超える屈折の確率を増加させる変化する表面を提供してもよい。基板は、任意選択で１つまたは複数のマスクと組み合わせた、任意の適切なエッチング液を使用するエッチング（たとえば、フォトリソグラフィックエッチング）によるナノスケール特徴の形成を含む（しかし、これに限定されない）、当技術分野で知られているさまざまな方法のいずれかによってパターニングまたは粗面化されてもよい。
基板のパターニングまたはテクスチャ化は、基板材料、ならびに光抽出効率および／またはピクセル分離における関係性（ｉｍｐｌｉｃａｔｉｏｎ）に依存することがある。複数のＬＥＤ（たとえば、フリップチップＬＥＤ）を担持する炭化ケイ素基板が使用される場合、炭化ケイ素の屈折率はＬＥＤの窒化ガリウム系活性領域に十分に合致する。そのため、活性領域の光放射は、容易に基板に入る傾向がある。複数のＬＥＤ（たとえば、フリップチップＬＥＤ）を担持するサファイア基板が使用される場合、基板へのＬＥＤ放射の通過を促進するために、パターニング、粗面化、またはテクスチャ化されたインターフェースを活性領域と基板の間に設けることが望ましい場合がある。基板の光抽出表面に関しては、いくつかの実施形態では、基板からの光の抽出を促進するために、パターニング、粗面化、またはテクスチャ化された表面を設けることが望ましい場合がある。
いくつかの実施形態では、ＬＥＤは、第１の材料（たとえば、シリコン、炭化ケイ素、またはサファイア）の第１の基板上で成長してもよく、第１の（成長）基板は、部分的に除去され（たとえば、薄くされ）てもよいし、完全に除去されてもよい。ＬＥＤは、ＬＥＤ放射が透過される第２の材料（たとえば、ガラス、サファイアなど）の第２の基板に結合されてもよいし、これに取り付けられてもよいし、これによって支持されてもよい。第２の材料は、好ましくは、第１の材料よりもＬＥＤ放射の透過性が高い。第１の（成長）基板の除去は、エネルギー（たとえば、レーザラスタリング、音波、熱など）の適用、破砕、１つもしくは複数の加熱サイクルおよび冷却サイクル、化学的除去、ならびに／もしくは機械的除去（たとえば、１つまたは複数の研削工程、ラッピング工程、および／または研磨工程を含む）によって脆弱化および／または分離された内側分離領域または分離層の使用などの、任意の適切な方法によって、または技法の任意の適切な組み合わせによって、なされてもよい。いくつかの実施形態では、１つまたは複数の基板は、キャリアに結合されてもよいし、これに接合されてもよい。１つまたは複数のＬＥＤの基板への結合、または基板のキャリアへの結合は、任意の適切な方法によって実行されてもよい。ファンデルワールス結合、水素結合、共有結合、および／または機械的連動に依拠し得る技法などの、当技術分野で知られている任意の適切なウェーハ結合技法が使用されてもよい。いくつかの実施形態では、直接結合が使用されてもよい。いくつかの実施形態では、結合は、１つまたは複数の表面活性化工程（たとえば、プラズマ処理、化学的処理、および／または他の処理方法）後に熱および／または圧力の適用、任意選択で、この後に１つまたは複数の焼きなまし工程を含み得る。いくつかの実施形態では、１つまたは複数の接着促進材料が、追加または代替として、使用されてもよい。
いくつかの実施形態では、ＬＥＤアレイはモノリシックであり、ＬＥＤから除去された、単一の第１の（すなわち成長）基板と、ＬＥＤに追加された第２の基板（すなわちキャリア）と、の上で成長した、複数のフリップチップＬＥＤを含む。第２の基板は、１つまたは複数の反射層と、ビアと、蛍光体層（たとえば、スピンコートされた蛍光体層）とを含む、いくつかの実施形態では、ＬＥＤアレイはモノリシックであり、単一の成長基板上で成長した複数のフリップチップＬＥＤを含む。溝、凹部、または他の特徴は、成長基板および／またはキャリアで画定され、光作用性素子を形成するために使用され、任意選択で、個々のＬＥＤまたはピクセル間にグリッドを形成するような１つまたは複数の材料で充填される。
（たとえば、単一のマルチＬＥＤアレイにおいて実施される）フリップチップＬＥＤを利用するいくつかの実施形態では、光透過基板、複数の半導体層、多層反射体、およびパッシベーション層が設けられていてもよい。光透過基板は、好ましくは透明であり、パターニングされた表面は、複数の凹部特徴および／または複数の隆起した特徴を含む。複数の半導体層は、パターニングされた表面に隣接し、第１のタイプのドーピングを備える第１の半導体層と、第２のタイプのドーピングを備える第２の半導体層とを含み、第１の半導体層と第２の半導体層の間に発光活性領域が配置される。複数の半導体層に近接して配置された多層反射体は、金属反射体層と、誘電性反射体層とを含み、誘電性反射体層は、金属反射体層と複数の半導体層の間に配置される。パッシベーション層は、金属反射体層と第１の電気接点および第２の電気接点との間に配置される。第１の電気接点は第１の半導体層と導通して配置され、第２の電気接点は第２の半導体層と導通して配置される。いくつかの実施形態では、導電性マイクロ接点の第１のアレイは、パッシベーション層を通って延在し、第１の電気接点と第１の半導体層との間を電気的に接続し、導電性マイクロ接点の第２のアレイは、パッシベーション層を通って延在する。いくつかの実施形態では、フリップチップＬＥＤのアレイを形成および支持するために使用可能な基板は、サファイアを含み得る。あるいは、基板は、シリコン、炭化ケイ素、ＩＩＩ族窒化物材料（たとえば、ＧａＮ）、または前述の材料の任意の組み合わせ（たとえば、シリコンオンサファイアなど）を含み得る。フリップチップＬＥＤの製造に関するさらなる詳細は、米国仮特許出願第６２／２３５，９０８号（整理番号１１９４−３０８Ｐ／Ｐ２４２６ＵＳ０）に開示されており、その内容全体は、参照により本明細書に組み込まれる。
図１は、基板１５と、第１の電気接点６１および第２の電気接点６２と、それらの間に配置された機能的スタック６０と、を含む、単一のフリップチップＬＥＤ１０を示す。フリップチップＬＥＤ１０は、パターニングされた（複数の凹部および／または隆起した特徴１７をもつ）内側光透過表面１４を含む。一実施形態において、内側光透過表面１４は、半導体層に近接した多層反射体を含む、ＬＥＤ１０の半導体層に近接する。光透過（好ましくは透明な）基板１５は、外側主要表面１１と、側部縁１２と、パターニングされた表面１４と、を有する。発光活性領域２５を挟む複数の半導体層２１、２２は、パターニングされた表面１４に隣接し、気相エピタキシーまたは他の任意の適切な堆積プロセスを介して堆積されてもよい。一実装形態では、基板１５に近接した第１の半導体層２１は、ｎ型ドープされた材料（たとえば、ｎ型−ＧａＮ）を実施し、第２の半導体層２２は、ｐ型ドープされた材料（たとえば、ｐ型−ＧａＮ）を実施する。活性領域２５を含む複数の半導体層２１、２２の中心部分は、基板１５から離れる方向に延在して、パッシベーション材料（たとえば、パッシベーション層５０の一部としての窒化ケイ素）を含む少なくとも１つの凹部３９によって側方を囲まれ、第１の半導体層２１の表面拡張部２１Ａによって垂直方向を囲まれた、メサ２９を形成する。
多層反射体は、第２の半導体層２２に近接して（たとえば、その上に）配置される。多層反射体は、誘電性反射体層４０と、金属反射体層４２と、からなる。誘電性反射体層４０は、金属反射体層４２と第２の半導体層２２との間に配置される。いくつかの実装形態では、誘電性反射体層４０は二酸化ケイ素を含み、金属反射体層４２は銀を含む。多数の導電性ビア４１−１、４１−２が、誘電性反射体層４０の中に画定され、好ましくは、第２の半導体層２２と金属反射体層４２の間に接触して配置される。いくつかの実装形態では、導電性ビア４１−１、４１−２は、実質的に金属反射体層４２と同じ材料を含む。いくつかの実装形態では、誘電性反射体層４０および金属反射体層４２のうちの少なくとも１つ（好ましくは両方）が、第２の半導体層２２によって仕切られたメサ２９の主要表面の実質的に全体（たとえば、第２の半導体層２２のメサ部分の主要（たとえば、下位）表面の少なくとも約９０％、少なくとも約９２％、または少なくとも約９５％）の上方に配置される。
バリア層４８（部分４８−１と４８−２とを含む）が、好ましくは、金属反射体層４２とパッシベーション層５０の間に設けられる。いくつかの実装形態では、バリア層４８は、Ｔｉ／Ｐｔがスパッタリングされた後に気化されたＡｕを含み、または、Ｔｉ／Ｎｉがスパッタリングされた後に気化されたＴｉ／Ａｕを含む。いくつかの実装形態では、バリア層４８は、金属反射体層４２からの金属の移動を防止する働きをすることがある。パッシベーション層５０は、バリア層４８と（ｉ）外部からアクセス可能な第１の電気接点（または電極）６１および（ｉｉ）外部からアクセス可能な第２の電気接点（または電極）６２の間に配置される。外部からアクセス可能な第１の電気接点（または電極）６１と外部からアクセス可能な第２の電気接点（または電極）６２は両方とも、間隙５９によって分離されたフリップチップＬＥＤ１０の下位表面５４に沿って配置される。いくつかの実装形態では、パッシベーション層５０は窒化ケイ素を含む。パッシベーション層５０は、その中に配置された金属含有中間層５５を含み、中間層５５は、Ａｌまたは別の適切な金属を含んで（または、実質的これから構成されて）いてもよい。
ＬＥＤ１０は、パッシベーション層５０を通って延在するマイクロ接点の第１のアレイ６３と第２のアレイ６４を含み、マイクロ接点の第１のアレイ６３は、第１の電気接点６１と第１のドープされた（たとえば、ｎ型ドープされた）半導体層２１の間の電気的接続を提供する。マイクロ接点の第２のアレイ６４は、第２の電気接点６２と第２の（たとえば、ｐ型ドープされた）半導体層２２の間の電気的接続を提供する。マイクロ接点の第１のアレイ６３は、第１の電気接点６１（たとえば、ｎ型接点）から、パッシベーション層５０を通って、中間層５５の中に画定された開口を通って、バリア層４８の第１の部分４８−１の中に画定された開口５２を通って、金属反射体層４２の第１の部分４２−１の中に画定された開口を通って、誘電性反射体層４０の第１の部分４０−１の中に画定された開口を通って、第２の半導体層２２を通って、活性領域２５を通って延在し、第１の半導体層２１の中で終わる。中間層５５、バリア層４８の第１の部分４８−１、金属反射体層４２の第１の部分４２−１、および誘電性反射体層４０の第１の部分４０−１の中に画定された開口の中で、誘電性反射体層４０の誘電材料は、マイクロ接点６３とそれぞれの層５５、４８、４２、４０の間の電気接点を防止するために、マイクロ接点６３の側方をカプセル化する。誘電性反射体層４０の第１の部分４０−１の中に画定されたビアのセット４１−１は、誘電性反射体層４０の第１の部分４０−１および第２の半導体層２２と接触し、これは、活性領域２５の中での電流拡散を促進するために有益な場合がある。マイクロ接点の第２のアレイ６４は、第２の電気接点６２から、パッシベーション層５０を通って、中間層５５の中に画定された開口を通って、（ｉ）バリア層４８の第２の部分４８−２および（ｉｉ）金属反射体層４２の第２の部分４２−２のうちの少なくとも１つまで延在し、電気的接続が、誘電性反射体層４０の第２の部分４０−２の中に画定されたビアのセット４１−２を通って金属反射体層４２と第２の半導体層２２の間に確立される。いくつかの実装形態では、マイクロ接点の第２のアレイ６４が好ましいが、他の実装形態では、単一の第２のマイクロ接点がマイクロ接点の第２のアレイ６４に置き換えられることがある。同様に、いくつかの実装形態では、誘電性反射体層４０の第２の部分４０−２の中に複数のビア４１−２を画定することが好ましいが、他の実装形態では、単一のビアまたは他の単一の導電性経路が複数のビア４１−２に置き換えられることがある。
パッシベーション層５０の形成の後に、基板１５の外側主要表面１１と第１の半導体層２１の表面拡張部２１Ａの間に延在する１つまたは複数の側部部分１６は、パッシベーション材料で覆われない。そのような側部部分１６は、パッシベーションされていない側部表面を実施する。
フリップチップＬＥＤ１０の動作中、電流が、第１の電気接点（たとえば、ｎ型接点またはカソード）６１、マイクロ接点の第１のアレイ６３、および第１の（ｎ型ドープされた）半導体層２１から、活性領域２５へと流れ込み、光放射を生成し得る。活性領域２５から、電流は、第２の（ｐ型ドープされた）半導体層２２、ビア４１−２、金属反射体層部分４２−２、バリア層部分４８−２、およびマイクロ接点の第２のアレイ６４を通って流れ、第２の電気接点（たとえば、ｐ型接点またはアノード）６２に到達する。活性領域２５によって生成される放射は、最初はあらゆる方向に伝播され、反射体層４０、４２は、一般に基板１５に向かう方向に放射を反射する働きをする。放射が、基板１５と第１の半導体層２１の間に配置されたパターニングされた表面１４に到達すると、パターニングされた表面１４の中またはその上に配置された凹んだ／隆起した特徴１７は、パターニングされた表面１４における反射ではなく屈折を促進し、それによって、光子が、第１の半導体層２１から基板１５へと通過し、その後、外側主要表面１１およびパッシベーションされていない側部部分１６を通ってＬＥＤ１０を出る機会を増加させる。いくつかの実装形態では、ＬＥＤ１０の１つまたは複数の表面は、１つまたは複数のルミフォリック材料（図示せず）で覆われて、ＬＥＤ１０から現れる放射の少なくとも一部分の波長をアップコンバートまたはダウンコンバートさせてもよい。
図２Ａおよび図２Ｂは、構造および動作が図１のフリップチップＬＥＤ１０に類似した単一のフリップチップＬＥＤ１０の平面写真である。図２Ａを参照すると、フリップチップＬＥＤ１０は、ＬＥＤ放射の抽出のために配置された外側主要表面１１を含み、且つ長さＬと幅Ｗとを有する活性領域を含む。いくつかの実施形態では、活性領域は、約２８０ミクロンの長さＬと、約２２０ミクロンの幅Ｗとを含み、基板１５は、活性領域を越えて延在する。図２Ｂを参照すると、フリップチップＬＥＤ１０は、下位表面５４に沿って配置されたカソード６１とアノード６２とを含む。いくつかの実施形態では、カソード６１は約９５ミクロン×１４０ミクロンの長さと幅の寸法を含み、アノード６２は約７０ミクロン×１７０ミクロンの長さと幅の寸法を含む。
図３Ａおよび図３Ｂは、単一の透明な基板１５の上に４個のフリップチップＬＥＤ１０のアレイを含むマルチＬＥＤチップの平面写真である。各フリップチップＬＥＤ１０は、構造および動作が図１のフリップチップＬＥＤ１０に実質的に類似している。各フリップチップＬＥＤ１０の活性エリアは、他の隣接するフリップチップＬＥＤ１０の各々の活性エリアから間隙（たとえば、長さ方向に４０ミクロンおよび幅方向に３０ミクロン）によって離間される。各間隙の中心部分は、基板１５のみからなる（たとえば、約１０ミクロンの幅を有する）通り７０を実施するが、（各通り７０とＬＥＤ１０の活性エリアの間の）各間隙の周辺部分は、基板１５ならびにパッシベーション材料（たとえば、図１に示されるパッシベーション層５０）を含む。したがって、各通り７０は、隣接するフリップチップＬＥＤ１０間の境界を表す。各フリップチップＬＥＤ１０は、下位表面５４に沿って配置されたカソード６１とアノード６２を含む。各フリップチップＬＥＤ１０は、基板１５の外側主要表面１１を通る光を発するように配置される。露出されたカソード６１およびアノード６２は、各フリップチップＬＥＤ１０に対する別個の電気接続がなされることを可能にする。したがって、各フリップチップＬＥＤ１０は、個別にアドレッサブルであり、独立して制御され得る。フリップチップＬＥＤ１０を互いから分離することが望ましい場合、そうするための従来の方法は、機械的のこぎりを利用して通り７０を切断し、個々のフリップチップＬＥＤ１０を生じさせることであろう。
図４Ａおよび図４Ｂは、単一の透明な基板１５の上に１００個のフリップチップＬＥＤ１０のアレイを含むマルチＬＥＤチップの平面写真である。各フリップチップＬＥＤ１０は、図１に示されたフリップチップＬＥＤ１０に構造および動作が実質的に類似している。フリップチップＬＥＤ１０は、通り７０を含む間隙によって互いから分離される。各フリップチップＬＥＤ１０は、ＬＥＤ放射の抽出のために配置された外側主要表面１１を含み、且つ下位表面５４に沿って配置されたカソード６１とアノード６２とを含む。露出されたカソード６１およびアノード６２は、各フリップチップＬＥＤ１０に対する別個の電気接続がなされることを可能にする。したがって、各フリップチップＬＥＤ１０は、個別にアドレッサブルであり、独立して制御され得る。
先に述べられたように、ＬＥＤおよび蛍光体放射の全方向性特質は、あるＬＥＤ（たとえば、第１のピクセル）の放射が、単一の光透過基板上に配置されたフリップチップＬＥＤのアレイの別のＬＥＤ（たとえば、第２のピクセル）の放射と著しく重複するのを防止することを困難にする場合がある。複数のフリップチップＬＥＤを支持する単一の透明な基板は、光ビームが多数の方向に進むことを可能にし、光散乱および基板に透過された放射のピクセルのような解像度の損失を導くであろう。光散乱およびピクセルのような解像度の損失の問題は、ルミフォア放射の全方向性特質のために、基板の光抽出表面の上にある１つまたは複数のルミフォリック材料の存在によってさらに悪化されるであろう。本明細書で開示されるさまざまな実施形態は、異なるＬＥＤおよび／またはルミフォリック材料領域の放射間の相互作用を減少させるように構成された光分離素子を提供し、それによって、散乱および／または光クロストークを減少させ、結果として放射のピクセルのような解像度を維持することによって、この問題に取り組む。いくつかの実施形態では、光分離素子は、光注入表面から基板へと延在してもよいし、光抽出表面から基板へと延在してもよいし、光抽出表面から外側へ延在してもよいし、前述のものの任意の組み合わせであってもよい。いくつかの実施形態では、複数の光分離素子は、同じ基板および／または発光デバイスで異なる方法によって画定されてもよい。いくつかの実施形態では、異なるサイズおよび／または形状の光分離素子が、同じ基板および／または発光デバイスに設けられてもよい。たとえば、いくつかの実施形態では、第１のサイズ、形状、および／または製造技法を有する光分離素子の第１のグループは、光注入表面から基板の内部へと延在してもよい。第２のサイズ、形状、および／または製造技法を有する光分離素子の第２のグループは、光注入表面から基板の内部へと延在してもよく、第２のサイズ、形状、および／または製造技法は、第１のサイズ、形状、および／または製造技法とは異なる。いくつかの実施形態では、光分離素子は、ＬＥＤアレイの一次発光表面に略垂直な壁を含んでもよいしＬＥＤアレイの一次発光表面に対して角度が付けられた非垂直な壁を含み、（アレイの各ピクセルの放射を平行にするような）所望の方法で光を反射してもよい。いくつかの実施形態では、光分離素子、光方向変換素子、および／または光コリメーション素子の異なる形態は、ＬＥＤアレイを含む発光デバイスの異なる層の上に設置されてもよいし、それと一体化されてもよい。
いくつかの実施形態では、単一の基板（たとえば、マルチＬＥＤチップ）によって支持されるＬＥＤのアレイの各フリップチップＬＥＤは、約４００ミクロン、約３００ミクロン、または約２００ミクロンよりも大きくない最大横方向寸法を含む。いくつかの実施形態では、単一の基板によって支持されたＬＥＤのアレイの各フリップチップＬＥＤは、約６０ミクロン、または約５０ミクロン、または約４０ミクロン、または約３０ミクロン、または約２０ミクロン、または約１０ミクロンよりも大きくないチップ間隔を含む。そのような寸法範囲は、望ましくは小さいピクセルピッチを提供する。
いくつかの実施形態では、マルチＬＥＤチップは、各々が略正方形の形状を有するピクセルとして働くＬＥＤを含む。いくつかの実施形態では、マルチＬＥＤチップは、各々が長方形（であるが正方形でない）形状を有するピクセルとして働くＬＥＤを含む。他の実施形態では、ＬＥＤは、六角形状、丸い形状、または他の形状を有するピクセルとして提供されることがある。
いくつかの実施形態では、マルチＬＥＤチップは、２次元配列において約７０μｍの長さ×７０μｍの幅のピクセルとして提供されたＬＥＤを含み、各ＬＥＤが約５０μｍの長さ×５０μｍの幅の活性領域を含み、それによって、０．００２５ｍｍ２／０．００４９ｍｍ２＝０．５１（すなわち５１％）の全面積に対する放射面積の比を提供してもよい。いくつかの実施形態では、少なくとも１００のＬＥＤのアレイ（図４Ｂに示される）が、３２ｍｍの長さ×２４ｍｍの幅よりも大きくない面積の中に設けられてもよく、ＬＥＤ間の間隔（ピクセルピッチ）は、長さ方向では４０μｍよりも大きくなく、幅方向では３０μｍよりも大きくない。いくつかの実施形態では、各ＬＥＤは、２８０μｍの長さ×２１０μｍの幅（合計０．０５８８ｍｍ２の面積になる）の放射面積を含んでよい。各ＬＥＤに対して３２０μｍの長さ×２４０μｍの幅（合計０．０７６８ｍｍ２の面積になる）の全上部エリアを考慮すると、全面積（すなわち、非放射面積と組み合わせた放射面積を含む）に対する主要（たとえば、上部）表面に沿った放射面積の比は７６．６％である。いくつかの実施形態では、本明細書で開示される発光デバイスは、少なくとも約３０％、少なくとも約４０％、少なくとも約５０％（すなわち、放射する面積と放射していない（暗）面積の比が約１：１）、少なくとも約５５％、少なくとも約６０％、少なくとも約６５％、少なくとも約７０％、少なくとも約７５％、または少なくとも約８０％の、主要（たとえば、上部）表面に沿った非放射（すなわち暗）面積に対する放射面積の比を含む。いくつかの実施形態では、前述の値のうち１つまたは複数は、任意選択で、７０％、７５％、８０％、８５％、または９０％よりも大きくない上限値によって囲まれた範囲を構成してもよい。いくつかの実施形態では、少なくとも１０００個のＬＥＤのアレイが提供されることがある。
図２Ａ、図２Ｂ、図３Ａ、図３Ｂ、図４Ａ、および図４Ｂは、（ｎ型接点またはカソード６１と位置合わせされ垂直方向にオフセットされた円を表現する）２つのｎ型接点ビアを含むとして各ＬＥＤを示すが、いくつかの実施形態では、ｎ型接点および任意の関連付けられたｎ型接点ビアは、側方にシフトされ、各ＬＥＤの放射用エリアの外部の暗エリアの中に設けられてもよい。
いくつかの実施形態では、１つまたは複数の光分離素子は、フリップチップＬＥＤのアレイ（たとえば、マルチＬＥＤチップにおいて実施される）を支持する基板内に少なくとも部分的に配置される。いくつかの実施形態では、フリップチップＬＥＤのアレイ（たとえば、マルチＬＥＤチップ）を支持する基板は、フリップチップＬＥＤから放射を受ける光注入表面を含み、且つ、（一般に光注入表面に対向する）光抽出表面を含む。光抽出表面は、ＬＥＤ放射がこれを通って基板を出る（たとえば、１つまたは複数のルミフォリック材料に衝突する、および／または照明デバイスを出る）ことが意図されている。いくつかの実施形態では、１つまたは複数の光分離素子は、基板の光抽出表面から基板の内部へと延在してもよい、および／または、１つまたは複数の光分離素子は、基板の光注入表面から基板の内部へと延在してもよい。好ましい実施形態では、光分離素子は、基板の内部部分の厚さ全体を通って延在せず、これにより、基板の脆弱化または破壊が回避される得る。いくつかの実施形態では、光分離素子の第１のグループは光注入表面から基板の内部へと延在し、光分離素子の第２のグループは光抽出表面から基板の内部へと延在する。基板の側方縁を通る光の損失を回避するために、そのような縁は、追加的に光反射材料または光吸収材料などの光作用性材料でコーティングされてもよいし、これが重ねられてもよい。使用され得る光反射材料の一例は、任意選択で粉末状形態において提供され、シリコンなどのバインダ内に含有される、二酸化チタン［ＴｉＯ２］である。使用され得る光吸収材料の一例は、任意選択で粉末状形態において提供され、シリコンなどのバインダ内に含有される、カーボンブラックである。他の光反射材料、光吸収材料、および／またはバインダが使用されてもよい。
好ましくは、基板内に配置された光分離素子は、基板の異なる光透過領域を少なくとも部分的に囲み、異なる光透過領域間の異なるフリップチップＬＥＤによって生成されたＬＥＤ放射の通過を減少させるように構成される。基板の光抽出表面が少なくとも１つのルミフォリック材料と重ねられるとき、そのような材料は、基板の複数の光透過領域と実質的に位置合わせされる複数の光出力エリアを含んでいてもよい。好ましい実施形態では、光分離素子は、基板によって支持されたフリップチップＬＥＤのアレイの少なくともいくつかのフリップチップＬＥＤ（たとえば、マルチＬＥＤチップにおいて実施される）間の境界（たとえば、通り）と実質的に位置合わせされる。
さまざまな方法は、基板内で少なくとも部分的に光分離素子を形成するために使用されてもよい。いくつかの実施形態では、凹部または溝は、機械的ソーイング（たとえば、ダイヤモンドソーブレードを使用する）などの機械的技法によって、（任意選択で、フォトリソグラフィックパターニングによって先行される）エッチングなどの化学的技法、またはレーザ切除などの熱的技法によって、基板の１つまたは複数の主要表面（面）の中に形成されてもよい。そのような凹部または溝が形成された後、１つまたは複数の光作用性（たとえば、光反射または光吸収）材料が、任意の適切な技法によって、その中に堆積されてもよい。いくつかの実施形態では、凹部または溝は、実質的に均一な幅を有してもよい。他の実施形態では、凹部または溝は、たとえば、ソーイングまたはエッチングによって形成され得るような）深さとともに変化する幅（を有してもよい。そのような場合、凹部または溝は、傾斜した側壁（すなわち、１つまたは複数のＬＥＤの一次発光表面に垂直でない側壁）を有してもよい。いくつかの実施形態では、凹部、溝、または他の特徴は、エッチングまたはソーイングと、その後の凹部、溝、または特徴への１つまたは複数の光反射材料、光吸収材料、または他の材料の堆積によって画定されてもよい。そのような特徴は、マルチＬＥＤチップなどの発光デバイスの異なるＬＥＤまたはピクセルの間に延在するグリッドを形成し得る。いくつかの実施形態では、所望の特徴が第１の層に形成されてもよく、対応する構造または異なる特徴が、第１の層と結合された第２の層の中に画定されて、所望の特性を有するピクセル（またはピクセルを画定する構造）を画定してもよい。いくつかの実施形態では、複数の光分離素子が、同じ基板および／または発光デバイス内に異なる製造技法によって形成されてもよい。いくつかの実施形態では、異なるサイズおよび／または形状の光分離素子が、同じ基板および／または発光デバイス内に設けられてもよい。
いくつかの実施形態では、基板内に少なくとも部分的に配置された光分離素子の存在に対する追加または代替として、１つまたは複数の光分離素子が、基板の光抽出表面の上またはその上方に配置されることがある。そのような光分離素子は、１つもしくは複数のルミフォリック材料領域のための、および／または１つもしくは複数のマイクロレンズのための、少なくとも部分的な側方境界を画定してもよい。そのような場合、光分離素子は、好ましくは、マルチＬＥＤチップなどの照明デバイスに対する１つまたは複数のルミフォリック材料領域および／またはマイクロレンズの追加の前に形成される。いくつかの実施形態では、光分離素子は、３次元印刷などの技法によって、１つもしくは複数の層の追加と、その後に続く追加された１つもしくは複数の層の（たとえば、フォトリソグラフィックエッチングによる）選択的除去によって、またはあらかじめ製造された素子の接着もしくは他の結合によって、基板の表面上に堆積されてもよい。好ましくは、そのような光分離素子は、（たとえば、マルチＬＥＤチップの）基板によって支持されたフリップチップＬＥＤのアレイの少なくともいくつかのフリップチップＬＥＤ間の境界と実質的に位置合わせされる。いくつかの実施形態では、光分離素子は、一部は基板内に配置され、一部は基板の外部に配置されてもよい。いくつかの実施形態では、基板内に配置された光分離素子は、基板の外部に配置された光分離素子と不連続であってもよい。
いくつかの実施形態では、基板内に少なくとも部分的に配置された又は基板上に配置された光分離素子の存在に対する追加または代替として、１つまたは複数の光分離素子は、基板によって支持された１つまたは複数のルミフォリック材料の上またはその上方に配置されてもよい。いくつかの実施形態では、光分離素子は、３次元印刷などの技法によって、又はあらかじめ製造された素子の接着もしくは他のボンディングによって、１つまたは複数のルミフォリック材料の表面上に堆積されてもよい。
いくつかの実施形態では、光学的構造または光学的特徴は、使用されて、ピクセル間のコントラストおよび光分離を強化（それによって、ピクセル化を改善）してもよく、且つ／または、複数のピクセルを含む発光表面の総放射の均一性を強化してもよい。光学的構造または光学的特徴は、光抽出構造、光分離素子、（たとえば、レンズおよび／または反射性側壁を含む）コリメーション構造、光含有構造またはパーティション、および（任意選択で、隣接する層内に設けられる）屈折率の高い材料と屈折率の低い材料の組み合わせ、のうちの１つまたは複数を含んでよい。実施形態に応じて、これらの光学的構造または光学亭特徴は、成長基板、エピタキシャル層、（たとえば、成長基板と対向する、またはＬＥＤアレイの成長基板と同じ側にある）キャリア基板、またはルミフォリック材料（たとえば、ルミフォリック層）、のうちの１つまたは複数の中に形成可能である、その上に形成可能である、またはその中または上に製造可能である。
図５Ａ〜図５Ｃは、製造のさまざまな状態における、上方を向いた単一の透明な基板１５の上に１６個のフリップチップＬＥＤ１０のアレイを含むマルチＬＥＤチップを示す。カソード６１およびアノード６２は下方を向いている。図５Ａに示されるように、基板１５は、外側主要（光抽出）表面１１に沿った表面特徴なしに、特質が連続的である。図５Ｂは、光抽出表面１１から基板１５の内部へと延在する３つの長手方向の溝または凹部７２の形成の後の基板１５を示す。そのような溝または凹部は、機械的ソーイングを含めた、本明細書において説明される任意の適切な技法によって形成されてもよい。図５Ｃは、光抽出表面１１から基板１５の内部へと延在する３つの横方向の溝または凹部７２の形成の後の基板１５を示す。
いくつかの実施形態では、光分離素子は、ＬＥＤのアレイの成長の前に基板内に画定されてもよい。他の実施形態では、光分離素子は、ＬＥＤ間の通りの形成とほぼ同時に基板内に画定されてもよい。好ましくは、ＬＥＤのアレイの個々のＬＥＤが、複数の光分離素子のうちの異なる光分離素子間において成長する。
図５Ｄは、基板１５内の光分離素子７４の形成後における、下方を向いた透明な基板１５の平面図であり、各光分離素子７４は、基板１５の光注入（下位）表面５４から基板１５の内部へと延在する。図５Ｅは、光分離素子７４の間における図５Ｄの基板上に形成された１６個のフリップチップＬＥＤ１０のアレイを含むマルチＬＥＤチップの平面図である。各フリップチップＬＥＤ１０は、基板１５の光注入表面５４へと光を発するように配置された外側主要表面（図示せず）を含み、光注入表面５４に沿って配置されたカソード６１とアノード６２とを含む。図５Ｄは、光分離素子７４を、ＬＥＤ１０の成長の前に基板１５の中に画定されると示しているが、いくつかの実施形態では、光分離素子７４は、（図示されないが、光分離素子７４と位置合わせされる）ＬＥＤ１０間の通りの形成とほぼ同時に成長してもよい。
図６Ａ〜図６Ｃは、製造のさまざまな状態における、下方を向いた単一の透明な基板１５の上にある図５Ａ〜図５ＣのマルチＬＥＤチップの鉛直断面図である。各フリップチップＬＥＤ１０は、基板１５によって支持された（半導体層と、活性領域とを含む）機能的スタック６０の上方に配置されたカソード６１とアノード６２とを含む。フリップチップＬＥＤ１０は、通り７０を含む横方向の間隙によって分離される。基板１５は、フリップチップＬＥＤ１０に近接し、光抽出表面１１に対向する下位（光注入）表面５４を含む。基板１５は、側部縁１２も含む。図６Ａに示されるように、溝または凹部７２は、光抽出表面１１から基板１５の内部へと延在し、任意の適切な技法（たとえば、機械的ソーイング）によって形成されてもよい。図６Ｂに示されるように、溝または凹部７２の形成の後、そのような特徴は、適切な光作用性（たとえば、光反射または光吸収）材料で充填され、基板１５内に少なくとも部分的に埋め込まれた光分離素子７４を生じさせる。任意選択で、平坦化および／または洗浄工程が、光分離素子７４の形成の前および／または後に、光抽出表面１１上で実行されてもよい。加えて、基板１５の側部縁１２は、フリップチップＬＥＤ１０によって生成されたＬＥＤ放射の側方からの漏出を防止するために、光反射材料または光吸収材料７５でコーティングまたは重ねられてもよい。図６Ｃに示されるように、光分離素子７４の形成の後、少なくとも１つのルミフォリック材料８５（複数の光出力エリア８６を画定する外側表面を含む）は、光抽出表面１１の上方に堆積されてもよいし、その上方に設けられてもよい。光分離素子７４間（または光分離素子と側部縁１２の間）のエリアは、ＬＥＤ放射を透過するのに適した基板１５の光透過領域８０を画定する。いくつかの実施形態では、少なくとも１つのルミフォリック材料８５の光出力エリア８６は、基板１５の光透過領域８０と実質的に位置合わせされる。動作中、少なくとも１つのルミフォリック材料８５は、光分離素子７４間の基板１５を透過したＬＥＤ放射を受け、受けたＬＥＤ放射の一部分を異なる波長に変換し、ＬＥＤ放射とルミフォア放射の組み合わせを光出力エリア８６に透過させる。
いくつかの実施形態では、光分離素子は、光注入表面から基板の内部へと延在してもよい。加えて、いくつかの実施形態では、基板の光抽出表面は、パターニングまたはテクスチャ化されて、光抽出を強化してもよい。
図７Ａは、単一の透明な基板１５の上にフリップチップＬＥＤ１０のアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の鉛直断面図である。各フリップチップＬＥＤ１０は、基板１５によって支持された機能的スタック６０の上方に配置されたカソード６１とアノード６２とを含み、隣接するフリップチップＬＥＤ１０は、通り７０を含む横方向の間隙によって分離される。基板１５は、光反射材料または光吸収材料７５でコーティングされた側部縁１２と、フリップチップＬＥＤ１０に近接し、光抽出表面１１に対向する光注入表面５４と、を含む。基板１５において、光注入表面５４から基板内部へと延在する溝または凹部の形成後に、そのような溝または凹部は、適切な光作用性（たとえば、光反射または光吸収）材料で充填されて、少なくとも部分的に基板１５内に埋め込まれた光分離素子７６を生じさせてもよい。光分離素子７６間のエリアは、ＬＥＤ放射を透過するために適した基板１５の光透過領域８０を画定する。複数の光出力エリア８６を画定する外側表面を有する少なくとも１つのルミフォリック材料８５は、光抽出表面１１の上方に配置され、光出力エリア８６は、光透過領域８０と実質的に位置合わせされる。
いくつかの実施形態では、光分離素子は、光抽出表面から基板の内部へと延在してもよい。加えて、いくつかの実施形態では、基板の光抽出表面は、パターニングまたはテクスチャ化されて、光抽出を強化してもよい。
図７Ｂは、単一の透明な基板１５の上にフリップチップＬＥＤ１０のアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の鉛直断面図である。各フリップチップＬＥＤ１０は、基板１５によって支持された機能的スタック６０の上方に配置されたカソード６１とアノード６２とを含み、隣接するフリップチップＬＥＤ１０は、通り７０を含む横方向の間隙によって分離される。基板１５は、光反射性または光吸収性の光作用性材料７５でコーティングされた側部縁１２と、フリップチップＬＥＤ１０に近接し、パターニングまたはテクスチャ化された光抽出表面１１Ａに対向する光注入表面５４と、を含む。基板１５において、パターニングまたはテクスチャ化された光抽出表面１１Ａから基板１５の内部へと延在する溝または凹部の形成後に、そのような溝または凹部は、適切な光作用性（たとえば、光反射または光吸収）材料で充填されて、少なくとも部分的に基板１５内に埋め込まれた光分離素子７４を生じさせてもよい。光分離素子７４間のエリアは、ＬＥＤ放射を透過するために適した基板１５の光透過領域８０を画定する。複数の光出力エリア８６を画定する外側表面を有する少なくとも１つのルミフォリック材料８５は、光抽出表面１１Ａの上方に配置され、光出力エリア８６は、光透過領域８０と実質的に位置合わせされる。
いくつかの実施形態では、光分離素子の第１のグループは基板の光注入表面から基板の内部へと延在してよく、光分離素子の第２のグループは基板の光抽出表面から基板の内部へと延在してもよい。
図７Ｃは、単一の透明な基板１５の上にフリップチップＬＥＤ１０のアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の鉛直断面図である。各フリップチップＬＥＤ１０は、基板１５によって支持された機能的スタック６０の上方に配置されたカソード６１とアノード６２とを含み、隣接するフリップチップＬＥＤ１０は、通り７０を含む横方向の間隙によって分離される。基板１５は、光反射材料または光吸収材料７５でコーティングされた側部縁１２と、フリップチップＬＥＤ１０に近接し、パターニングまたはテクスチャ化された光抽出表面１１Ａに対向する光注入表面５４とを含む。光分離素子７６の第１のグループは光注入表面５４から基板１５の内部へと延在し、光分離素子７４の第２のグループは光抽出表面１１Ａから基板１５の内部へと延在する。光分離素子７４、７６間のエリアは、ＬＥＤ放射を透過するために適した基板１５の光透過領域８０を画定する。複数の光出力エリア８６を画定する外側表面を有する少なくとも１つのルミフォリック材料８５は、光抽出表面１１Ａの上方に配置され、光出力エリア８６は、光透過領域８０と実質的に位置合わせされる。
いくつかの実施形態では、マイクロレンズが、少なくとも１つのルミフォリック材料の異なる光出力エリアの上方に配置されてもよい。加えて、いくつかの実施形態では、光抽出凹部が、基板の光抽出表面内に画定されてもよい。いくつかの実施形態では、ピクセルごとに１つのレンズが設けられてもよい。いくつかの実施形態では、レンズは、成形によって、または閉じ込め構造へのルミフォリック材料もしくは他の材料の分配によって、各ピクセルに対して形成可能である。レンズを生産するために使用される１つまたは複数の材料の粘度は、所望のレンズプロファイル（たとえば、凹面、凸面、または波形凹凸）に応じて調整され、ＬＥＤアレイの所望の均一性およびコントラスト性質を達成し得る。成形が使用される場合、光抽出特徴、光方向変換特徴、または任意の所望の光形状プロファイルが提供可能である。いくつかの実施形態は、個々のピクセルの上に配置された凹レンズを提供し、各レンズはピクセルの縁に向けて平らになる。
いくつかの実施形態では、閉じ込めおよび／または反射構造は、ピクセルの断面の上部に向けて薄くなる角度のついた側壁を形成し、それによって、各ピクセルの光を平行にして、ピクセル間の均一性を改善しながら、クロストークを減少させる。これらの構造は、単一の基板または層の中に設けられてもよいし、本明細書において説明されるように、複数の基板および／または層の中に形成されて、全体的な断面を含んでもよい。
本明細書で開示されるいかなる光分離素子、側壁、閉じ込め特徴なども、鏡面的および／または拡散的な反射性とすることができ、線形、区分的に線形、湾曲した、放物線状、テーパのついた（たとえば、外側表面に向かって薄くなる）、または他の所望の形状などの形状を実施してもよい。さまざまな光作用性構造、光処理構造、光分離構造、および／または光方向操作構造は、微細加工可能であり、エッチング可能であり、本明細書で開示される発光デバイスの１つもしくは複数の層へと形成可能である、またはこの上に堆積可能である。
図８Ａ〜図８Ｄは、製造のさまざまな状態における、単一の透明な基板１５の上にフリップチップＬＥＤ１０のアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の鉛直断面図である。光分離素子７６は、光注入表面５４から基板１５の内部へと延在する。各フリップチップＬＥＤ１０は、基板１５によって支持された機能的スタック６０の上方に配置されたカソード６１とアノード６２とを含み、隣接するフリップチップＬＥＤ１０は、通り７０を含む横方向の間隙によって分離される。基板１５は、光反射材料または光吸収材料７５でコーティングされた側部縁１２を含む。図８Ａに示されるように、フォトレジスト８１が、基板１５の外側表面１１’の部分の上方にパターニングされてもよい。図８Ａに示されるように、フォトレジスト８１を含む領域は、一般に、光分離素子７６及びフリップチップＬＥＤ１０間の境界と位置合わせされる。図８Ｂに示されるように、フォトレジストパターニングが完了した後、適切な化学的エッチング液が基板１５に供給されて、フォトレジスト８１の領域間の光抽出凹部８２を画定してもよい。その後、図８Ｃに示されるように、少なくとも１つのルミフォリック材料８５が、光抽出凹部８２の中に少なくとも部分的に提供されてもよい。少なくとも１つのルミフォリック材料８５は、外側表面を含む。外側表面は、光分離素子７６の間に配置された基板１５の光透過領域８０と実質的に位置合わせされた複数の光出力エリア８６を画定する。任意選択で、図８Ｄに示されるように、マイクロレンズ９０が、少なくとも１つのルミフォリック材料８５によって画定された光出力エリア８６の上方に形成され、光透過領域８０と位置合わせされてもよい。いくつかの実施形態では、マイクロレンズは、３次元印刷によって形成されてもよいし、あらかじめ製造された素子の結合によって形成されてもよい。いくつかの実施形態では、異なる形状および／または構成のマイクロレンズが、異なる光出力エリアの上方に設けられて、１つまたは複数の異なる性質をもつ光ビームを出力してもよい。いくつかの実施形態では、異なる形状および／または構成のマイクロレンズは、異なる方向に中心をもつ光ビームを出力するように配置されてもよい。レンズを含む光作用性素子の３次元印刷に関するさらなる詳細は、米国特許第９，０９９，５７５号に開示されており、米国特許第９，０９９，５７５号は、本明細書に完全に記載されているかのように参照により本明細書に組み込まれる。
いくつかの実施形態では、１つまたは複数の光分離素子は、基板内に少なくとも部分的に配置された光分離素子の存在に加えて、基板の光抽出表面の上またはその上方に（たとえば、隆起した特徴として）配置されてもよい。
図９Ａ〜図９Ｃは、基板１５の光抽出表面１１の上またはこれよりも上に配置される隆起した特徴を組み込んだ光分離素子８４を含めるための製造のさまざまな状態における、単一の透明な基板１５の上にフリップチップＬＥＤ１０のアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の鉛直断面図である。各フリップチップＬＥＤ１０は、基板１５によって支持された機能的スタック６０の上方に配置されたカソード６１とアノード６２とを含み、隣接するフリップチップＬＥＤ１０は、通り７０を含む横方向の間隙によって分離される。基板１５は、光反射材料または光吸収材料７５を用いたコーティングを受ける側部縁１２を含む。光分離素子７６の第１のグループは光注入表面５４から基板１５の内部へと延在し、光分離素子７４の第２のグループは光抽出表面１１から基板１５の内部へと延在する。光抽出表面１１を越えて延在する隆起した特徴を組み込んだ光分離素子８４のさらに別のグループが、光分離素子７４の第２のグループの拡張部として設けられてもよい。図９Ｂに示されるように、少なくとも１つのルミフォリック材料８５は、一部が隆起した特徴を組み込んだ光分離素子８４によって囲まれ且つ一部が光抽出表面１１によって囲まれた、凹部内に設けられてもよい。少なくとも１つのルミフォリック材料８５の外側表面は、複数の光出力エリア８６を画定する。基板１５内の光分離素子７４、７６間のエリアは、ＬＥＤ放射を透過するために適した基板１５の光透過領域８０を画定する。同様に、基板１５を越えて延在する（および任意選択で、少なくとも１つのルミフォリック材料８５も越えて延在する）光分離素子８４間のエリアは、複数の光出力エリア８６の側方を取り囲むように配置されてもよい。複数の光出力エリア８６は、内側光分離素子７４、７６の間に配置された基板１５の光透過領域８０と実質的に位置合わせされる。任意選択で、図９Ｃに示されるように、マイクロレンズ９０が、少なくとも１つのルミフォリック材料８５によって画定された光出力エリア８６の上方に形成され、光透過領域８０と位置合わせされてもよい。
いくつかの実施形態では、１つまたは複数の光分離素子は、任意選択で少なくとも部分的に基板内に配置された１つまたは複数の光分離素子に関連して、基板によって支持された１つまたは複数のルミフォリック材料の上またはその上方に配置されてもよい。
図１０Ａ〜図１０Ｃは、少なくとも１つのルミフォリック材料８５の上またはその上方に配置される光分離素子８７を含めるための製造のさまざまな状態における、単一の透明な基板１５の上にフリップチップＬＥＤ１０のアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の鉛直断面図である。各フリップチップＬＥＤ１０は、基板１５によって支持された機能的スタック６０の上方に配置されたカソード６１とアノード６２とを含み、隣接するフリップチップＬＥＤ１０は、通り７０を含む横方向の間隙によって分離される。基板１５は、光反射材料または光吸収材料７５で覆われた側部縁１２を含む。光分離素子７６の第１のグループは光注入表面５４から基板１５の内部へと延在し、光分離素子７４の第２のグループは光抽出表面１１から基板１５の内部へと延在する。図１０Ａに示されるように、少なくとも１つのルミフォリック材料８５は、基板１５における光分離素子７４、７６の形成の後に、光抽出表面１１の上方に設けられてもよい。少なくとも１つのルミフォリック材料８５の外側表面は、内側光分離素子７４、７６の間に配置された基板１５の光透過領域８０と実質的に位置合わせされた複数の光出力エリア８６を画定する。その後、図１０Ｂに示されるように、光抽出表面１１を越えて延在する隆起した特徴を組み込んだ光分離素子８７のさらに別のグループが、少なくとも１つのルミフォリック材料８５の上またはその上方に形成されてもよく、好ましくは、他の光分離素子７４、７６と位置合わせされる。これらの光分離素子８７は、３次元印刷などのさまざまな技法によって形成されてもよいし、あらかじめ製造された素子の結合によって形成されてもよい。任意選択で、図１０Ｃに示されるように、マイクロレンズ９０は、少なくとも１つのルミフォリック材料８５によって画定された光出力エリア８６の上方、且つ光分離素子８７の間に形成され、光透過領域８０と位置合わせされてもよい。
いくつかの実施形態では、フリップチップＬＥＤのアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）は、一般にフリップチップＬＥＤのアレイの電極（カソードおよびアノード）に対応する電極結合パッドを有する特定用途向け集積回路（ＡＳＩＣ）チップなどのアクティブなインターフェース素子に対する直接結合のために配置されてもよい。そのような配置では、ＡＳＩＣは、好ましくは、フリップチップＬＥＤのアレイの個々のチップに供給される電流の切り換えに対応するように構成された集積トランジスタを含む。
いくつかの実施形態では、フリップチップＬＥＤのアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）は、キャリアまたはサブマウントなどの代替（たとえば、パッシブ）インターフェース素子と結合するために配置されてよく、発光デバイスとインターフェース素子の間は電気的に接続される。いくつかの実施形態では、インターフェース素子は、第１の表面上に位置決めされ、フリップチップＬＥＤのアレイ（たとえば、１つまたは複数のマルチＬＥＤチップにおいて実施される）の電極と接触するように配置された結合パッドまたは電気接点の第１のアレイと、第２の表面上に位置決めされ、フリップチップＬＥＤのアレイの個々のチップに供給される電流の切り換えに対応するように構成された１つまたは複数のＡＳＩＣまたは他の切り換え装置の電極と接触するように配置された結合パッドまたは電気接点の第２のアレイと、を含んでいてもよい。任意選択で、導電性ビアは、インターフェース素子を通って画定されて、結合パッドまたは電気接点の第１のアレイとボンディングパッドまたは電気接点の第２のアレイとの間の導電性経路を提供してもよい。
図１１Ａは、インターフェース素子９４（たとえば、任意選択で、特定用途向け集積回路（ＡＳＩＣ）またはキャリアもしくはサブマウントにおいて具現化される）および中間に配置されたはんだバンプ９３に近接して配置された図６ＣのマルチＬＥＤチップの鉛直断面の分解組立図である。発光デバイスは、単一の透明な基板１５の上に複数のフリップチップＬＥＤ１０を含む。各フリップチップＬＥＤ１０は、基板１５によって支持された機能的スタック６０の上方に配置されたカソード６１とアノード６２とを含む。ライティングデバイスの他の特徴は、本明細書では、図６Ｃに関連して説明されている。インターフェース素子９４は、フリップチップＬＥＤ１０のカソード６１とアノード６２のペアと位置合わせされた複数の電極ペア９１、９２を含む。図１１Ｂは、はんだバンプ結合プロセスの完了およびマルチＬＥＤチップとインターフェース素子９４の間のアンダーフィル材料９９の追加の後の、図１１ＡのマルチＬＥＤチップおよびインターフェース素子９４の鉛直断面図である。はんだバンプ結合プロセスは、はんだバンプ９３の加熱および圧縮を含んで、インターフェース素子９４のそれぞれの電極ペア９１、９２と発光デバイスのペアになっているカソード６１およびアノード６２との間に電気的接続を作ってもよい。例示的なアンダーフィル材料としては、球状の二酸化ケイ素［ＳｉＯ２］で充填されたエポキシを含み、熱膨張係数（ＣＴＥ）を調整することを可能にしてもよい。他のアンダーフィル材料が使用されてよく、好ましくは、誘電材料を含み、インターフェース素子とマルチＬＥＤチップの間の電気的接続の短絡を防止する。
いくつかの実施形態では、フリップチップＬＥＤのアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）は、配置されて、オフボードのコントローラに対する電気的接続を提供するパッシブインターフェース素子に結合されてもよい。いくつかの実施形態では、直交して配置された（たとえば、垂直および水平）導体は、グリッドパターンで行および列を形成し、それによって、個々のフリップチップＬＥＤ（すなわちピクセル）は、行と列の各交差点によって画定される。マルチプレックスシーケンシングは、共通した行のアノードマトリックス配置又は共通した行のカソードマトリックス配置のどちらかを利用することによって、アレイ内のＬＥＤの数よりも少数の導体を用いながら、使用されて、アレイの各ＬＥＤの個別制御を可能にしてもよい。輝度制御は、パルス幅変調によって提供されてもよい。
図１２Ａ〜図１２Ｅは、フリップチップＬＥＤのアレイと受動的に繋がるための第１の方式を示す。図１２Ａは、単一の透明な基板１５上に１６個のフリップチップＬＥＤ１０のアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の平面図であり、基板１５の下位表面５４ならびにカソード６１およびアノード６２は、下方を向いている。図１２Ｂは、図１２Ａの発光デバイスのための電気的インターフェースの下位層の平面図である。第１のインターフェースキャリア１０１は、複数の水平方向の一線の直列接続１０３を含み、複数の水平方向の一線の直列接続１０３の各々は、図１２Ａの発光デバイスのアノード６２と結合するための複数の導電性ビア１０２を含む。第１のインターフェースキャリア１０１は、開口１０４をさらに含み、開口１０４は、電気的インターフェースの上位層を形成する第２のインターフェースキャリア１０５（図１２Ｃに示される）の中に画定された導電性ビア１０６の通過を可能にする。図１２Ｃに示されるように、複数の垂直方向の一線の直列接続１０７は各々、図１２Ａの発光デバイスのカソード６１と結合するために配置された複数の導電性ビア１０６を含む。図１２Ｄは、図１２Ａの発光デバイスのための電気的インターフェースを形成するために、図１２Ｂの下位層の上方に重ね合わされた図１２Ｃの上位層の平面図である。図１２Ｅは、図１２Ａの発光デバイスと結合された図１２Ｄの電気的インターフェースの平面図であり、それによって、水平方向の一線の直列接続１０３および垂直方向の一線の直列接続１０７は、アレイの各フリップチップＬＥＤ１０が（たとえば、マルチプレックスシーケンシングを利用して）個別に制御されることを可能にする。
図１３Ａ〜図１３Ｅは、アレイのカソードに供給される信号の個別制御を含めた、フリップチップＬＥＤのアレイと受動的に繋がるための第２の方式を示す。図１３Ａは、単一の透明な基板１５上に１６個のフリップチップＬＥＤ１０のアレイを含む発光デバイス（たとえば、マルチＬＥＤチップ）の平面図であり、基板１５の下位表面５４ならびにカソード６１およびアノード６２は、上方を向いている。図１３Ｂは、図１３Ａの発光デバイスのための電気的インターフェースの下位層の平面図である。第１のインターフェースキャリア１０１は、複数の水平方向の一線の直列接続１０３を含み、複数の水平方向の一線の直列接続１０３の各々は、図１３Ａの発光デバイスのアノード６２と結合するための複数の導電性ビア１０２を含む。第１のインターフェースキャリア１０１は、開口１０４をさらに含み、開口１０４は、電気的インターフェースの上位層を形成する第２のインターフェースキャリア１０５Ａ（図１３Ｃに示される）の中に画定された導電性ビア１０６の通過を可能にする。図１３Ｃは、図１３Ａの発光デバイスのための電気的インターフェースの上位層の平面図であり、複数の垂直方向に配置された並列接続１０７Ａは各々、アレイのカソード６１と結合するための複数の導電性ビア１０６を含む。図１３Ｄは、図１３Ａの発光デバイスのための電気的インターフェースを形成するために、図１３Ｂの下位層の上方に重ね合わされた図１３Ｃの上位層の平面図である。図１３Ｅは、図１３Ａの発光デバイスと結合された図１３Ｄの電気的インターフェースの平面図であり、それによって、水平方向の一線の直列接続１０３および垂直方向に配置された並列接続１０７Ａは、アレイの各フリップチップＬＥＤ１０が個別に制御されることを可能にする。
先に述べられたように、本明細書で開示されるソリッドステートエミッタアレイは、異なる波長の光を放射するように構成されたソリッドステート光エミッタ（たとえば、ＬＥＤ）および／またはルミフォアのさまざまな組み合わせを含んでよい。これにより、エミッタアレイは、配置されて、複数の主波長の光を放射し得る。さまざまな色の組み合わせが、異なる適用例における使用のために考えられる。
図１４Ａ〜図１４Ｄは、単一の基板１５によって支持され、異なる色の組み合わせを発生させるように構成された複数の光エミッタ１１０を各々が含む（各々が、任意選択で少なくとも１つのルミフォリック材料と組み合わせた、少なくとも１つのソリッドステート光エミッタを含む）アドレッサブルな発光デバイス（たとえば、マルチＬＥＤチップ）の平面模式図である。本明細書で開示されるさまざまな実施形態によれば、そのようなデバイスは各々、単一の透明な基板上にフリップチップＬＥＤのアレイを含んでいてもよい。任意の適切な色の組み合わせおよび光エミッタの数が考えられるので、本明細書で開示される特定の色の組み合わせ及び光エミッタの数は、例として提供されているにすぎず、本発明の範囲を制限することを意図するものではないことが理解されるべきである。
図１４Ａは、４つの赤色（Ｒ）光エミッタ、緑色（Ｇ）光エミッタ、青色（Ｂ）光エミッタ、および白色（Ｗ）光エミッタの４つのグループを含む発光デバイス（たとえば、マルチＬＥＤチップ）を示し、各光エミッタは、行１〜４の中の異なる行および列Ａ〜Ｄの中の異なる列に配置される。Ｒ−Ｇ−Ｂ−Ｗ光エミッタを含む一つの繰り返し単位１１２が左上に示されている。いくつかの実施形態では、青色（Ｂ）エミッタは、ルミフォリック材料を欠いたＬＥＤを含む。白色（Ｗ）エミッタは、黄色ルミフォアと赤色ルミフォアの組み合わせの放射を刺激するように配置された青色ＬＥＤを含む。緑色（Ｇ）エミッタは、緑色ＬＥＤまたは緑色ルミフォアを刺激するように配置された青色ＬＥＤのどちらかを含む。赤色（Ｒ）エミッタは、赤色ＬＥＤまたは赤色ルミフォアを刺激するように配置された青色ＬＥＤを含む。いくつかの実施形態では、図１４Ａの発光デバイスは、カラー画像またはテキストなどを生成するための順次照らされるＬＥＤディスプレイとして使用可能であり得る。
図１４Ｂは、４つの短波長の赤色（Ｒ１）光エミッタ、緑色（Ｇ）光エミッタ、青色（Ｂ）光エミッタ、および長波長赤色（Ｒ２）光エミッタの４つのグループを含む発光デバイス（たとえば、マルチＬＥＤチップ）を示し、各光エミッタは、行１〜４の中の異なる行および列Ａ〜Ｄの中の異なる列に配置される。Ｒ１−Ｇ−Ｂ−Ｒ２光エミッタを含む一つの繰り返し単位１１２が左上に示されている。いくつかの実施形態では、青色（Ｂ）エミッタは、ルミフォリック材料を欠いたＬＥＤを含む。短波長赤色（Ｒ１）エミッタおよび長波長赤色（Ｒ２）エミッタは各々、赤色ＬＥＤまたは赤色ルミフォアの放射を刺激するように配置された青色ＬＥＤを含む。緑色（Ｇ）エミッタは、緑色ＬＥＤまたは緑色ルミフォアを刺激するように配置された青色ＬＥＤのどちらかを含む。一般に、赤色範囲における異なる主波長を有するソリッドステート光源（たとえば、ＬＥＤ）は、主波長を増加させると放射効率が低下する。したがって、赤色範囲内の長い主波長を有する赤色ＬＥＤから同じ数の赤色ルーメンを生成するために、より短い主波長を有する赤色ＬＥＤからよりも、著しく多い電流が必要とされることがある。しかしながら、長い主波長赤色エミッタは、鮮明さの高い光を発生させるのによく適している。いくつかの実施形態では、図１４Ａの発光デバイスは、長波長赤色エミッタの存在のため、鮮明さの非常に高い画像を発生させるのに適した順次照らされるＬＥＤディスプレイまたは広告用掲示板として使用可能であり得る。
図１４Ｃは、４つの青方偏移した黄色（ＢＳＹ）光エミッタ、白色（Ｗ）光エミッタ、白色（Ｗ）光エミッタ、およびアンバー色（Ａ）光エミッタの４つのグループを含む発光デバイス（たとえば、マルチＬＥＤチップ）を示し、各光エミッタは、行１〜４の中の異なる行および列Ａ〜Ｄの中の異なる列に配置される。ＢＳＹ−Ｗ−Ｗ−Ａ光エミッタを含む一つの繰り返し単位１１２が左上に示されている。いくつかの実施形態では、青方偏移した黄色（ＢＳＹ）エミッタは、黄色蛍光体の放射を刺激するように配置された青色ＬＥＤを含む。黄色蛍光体は、白色ＬＥＤよりも優れた効率を提供するが、劣った演色を提供する。白色（Ｗ）エミッタは、黄色ルミフォアと赤色ルミフォアの組み合わせの放射を刺激するように配置された青色ＬＥＤを含む。アンバー色（Ａ）エミッタは、アンバー色ＬＥＤまたはアンバー色ルミフォアを刺激するように配置された青色ＬＥＤのどちらかを含む。いくつかの実施形態では、図１４Ｃの発光デバイスは、車両用ヘッドランプアセンブリにおいて使用可能なことがあり、青方偏移した黄色（ＢＳＹ）エミッタは、望ましいとき、低〜中程度の演色で高い放射効率を提供し得、白色（Ｗ）エミッタは、望ましいとき、高い演色で中程度の放射効率を提供し得、アンバー色（Ａ）エミッタは、統合されたターン信号（ｉｎｔｅｇｒａｔｅｄ ｔｕｒｎ ｓｉｇｎａｌ）の効用を提供し得る。
図１４Ｄは、４つの青方偏移した黄色（ＢＳＹ）光エミッタ、アンバー色（Ａ）光エミッタ、赤色（Ｒ）光エミッタ、および青方偏移した黄色（ＢＳＹ）光エミッタの４つのグループを含む発光デバイス（たとえば、マルチＬＥＤチップ）を示し、各光エミッタは、行１〜４の中の異なる行および列Ａ〜Ｄの中の異なる列に配置される。ＢＳＹ−Ａ−Ｒ−ＢＳＹ光エミッタを含む一つの繰り返し単位１１２が左上に示されている。いくつかの実施形態では、青方偏移した黄色（ＢＳＹ）エミッタは、黄色蛍光体の放射を刺激するように配置された青色ＬＥＤを含む。白色ＬＥＤよりも優れた効率を提供するが、より不良な演色を提供するアンバー色（Ａ）エミッタは、アンバー色ＬＥＤまたはアンバー色ルミフォアを刺激するように配置された青色ＬＥＤのどちらかを含む。赤色（Ｒ）エミッタは、赤色ＬＥＤまたは赤色ルミフォアを刺激するように配置された青色ＬＥＤを含む。いくつかの実施形態では、図１４Ｄの発光デバイスは、車両用ヘッドランプアセンブリにおいて使用可能なことがあり、青方偏移した黄色（ＢＳＹ）エミッタは、低〜中程度の演色で高い発光有効性を提供し得、赤色（Ｒ）放射を補ったＢＳＹ放射は、望ましいとき、演色の強化を提供し得、アンバー色（Ａ）エミッタは、統合されたターン信号の効用を提供し得る。
いくつかの実施形態では、発光デバイスは、ドライバ回路および／または１つもしくは複数のセンサを含んでもよいし、これらに関連付けられてもよい。
図１５は、ドライバ回路および１つまたは複数のセンサとともに、２つのエミッタアレイを含む発光デバイス（たとえば、任意選択で２つのマルチＬＥＤチップにおいて実施される）の構成要素間の相互接続を示す簡略化された概略図である。２つのエミッタアレイの各々は、個別にアドレッサブルなフリップチップＬＥＤを含む。単線は、簡単にするために、さまざまな構成要素を結合するように示されているが、スラッシュをもつ各線は複数の導体を表すことが理解されるべきである。照明デバイスは、第１のエミッタアレイ１２０Ａおよび第２のエミッタアレイ１２０Ｂと、エミッタアレイ１２０Ａ、１２０Ｂに結合されたドライバ回路１２６、とを含む。各エミッタアレイ１２０Ａ、１２０Ｂは、ドライバ回路１２６とグランドの間に別個に結合された複数のソリッドステート光エミッタ（たとえば、単一の基板によって支持されたフリップチップＬＥＤ）を含み、それによって、各エミッタアレイ１２０Ａ、１２０Ｂの構成要素である各ソリッドステート光エミッタは、個別にアドレッサブルであり、別個に制御することが可能になる。各ソリッドステート光エミッタは、ドライバ回路１２６によって提供される電流の印加に応答して、放射（たとえば、青色光、緑色光、ＵＶ放射、または他の任意の適切な波長範囲）を生成するように構成される。各ソリッドステート光エミッタの放射は、ドライバ回路１２６によってそれに提供される電流に比例し得る。各エミッタアレイ１２０Ａ、１２０Ｂでは、各エミッタアレイ１２０Ａ、１２０Ｂの総放射が、ルミフォア放射と組み合わさった、ソリッドステートエミッタ放射の少なくとも一部分を含み得るように、少なくともいくつかのソリッドステートエミッタ（または、すべてのソリッドステートエミッタ）は、任意の適切な波長を可視範囲で出力するように配置された少なくとも１つのルミフォリック材料が重ねられる。結果として生じる、各エミッタアレイ１２０Ａ、１２０Ｂから出力された総光は、任意の所望の色または色の組み合わせを含んでいてもよい。
いくつかの実施形態では、各エミッタアレイ１２０Ａ、１２０Ｂが配置されて複数の主波長の光を発するように、各エミッタアレイ１２０Ａ、１２０Ｂは、異なる波長の光を発するように構成された異なる個々のエミッタを含む。たとえば、いくつかの実施形態では各エミッタアレイ１２０Ａ、１２０Ｂは、配置されて、短波長青色光、長波長青色光、水色光、緑色光、黄色光、アンバー色光、オレンジ色光、赤色光、白色光、青方偏移した黄色光、および青方偏移した緑色光のうちの２つ以上を放射してもよい。異なる主波長のソリッドステートエミッタおよび／または異なる主波長のルミフォリック材料は、１つまたは複数のエミッタアレイ１２０Ａ、１２０Ｂの中に設けられて、異なる波長の光の発生を可能にしてもよい。いくつかの実施形態では、複数のルミフォア部分は、互いから空間的に分離され、それぞれのソリッドステート光源から放射を受けるように配置されてもよい。
ドライバ回路１２６は、電力コンバータ回路１２４と、制御回路１２２と、を含む。電力コンバータ回路１２４は、直流（ＤＣ）電源であっても交流（ＡＣ）電源であってもよい電源１３２から電力を受け取り、エミッタアレイ１２０Ａ、１２０Ｂの中のソリッドステートエミッタの各１つに所望の電流を提供するように構成されてもよい。各エミッタアレイ１２０Ａ、１２０Ｂの個々のエミッタ（たとえば、ピクセルを形成する）が独立して操作されるように、制御回路１２２は、１つまたは複数の制御信号を電力コンバータ回路１２４に提供して、エミッタアレイ１２０Ａ、１２０Ｂの中のエミッタの各１つに提供される電流の量を制御してもよい。各エミッタアレイ１２０Ａ、１２０Ｂは、各個々のソリッドステートエミッタとグランドの間に結合されたスイッチング回路を含み、各エミッタアレイ１２０Ａ，１２０Ｂと関連付けられたスイッチング回路グループ１２８Ａ、１２８Ｂを有する。いくつかの実施形態では、スイッチング回路グループ１２８Ａ、１２８Ｂは、それぞれのエミッタに結合されたドレイン接点と、グランドに結合されたソース接点と、制御回路１２２に結合されたゲート接点とを各々が含む、複数の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含んでいてもよい。そのような例では、制御回路１２２は、エミッタアレイ１２０Ａ、１２０Ｂのソリッドステートエミッタの各１つを通る電流が独立して制御可能であるように、各トランジスタのゲート接点に提供される電圧を変化させるように構成されてもよい。
いくつかの実施形態では、制御回路１２２は、少なくとも１つのセンサ１３０からの入力に基づいて制御信号を提供する。少なくとも１つのセンサ１３０は、光センサ、レーダセンサ、画像センサ、温度センサ、モーションセンサなどの任意の適切なセンサタイプを実施してもよい。別の実施形態では、制御回路１２２は、制御回路１２２に提供されたユーザ入力に基づいた制御信号を提供してもよい。
いくつかの実施形態では、各エミッタアレイ１２０Ａ、１２０Ｂは、異なる方向に中心をもつ光ビームを出力するように配置された複数のソリッドステートエミッタを含む。そのような機能は、たとえば、異なる形状および／または構成のマイクロレンズを備えていてもよい。いくつかの実施形態では、異なるマイクロレンズは、複数のフリップチップＬＥＤを支持する基板の上方に配置された少なくとも１つのルミフォリック材料の異なる光出力エリアの上方に配置されてもよい。異なる方向に中心をもつ光ビームを出力する能力は、車両（たとえば、自動車）用ヘッドランプの環境において有益なことがある。この環らでは、接近する車両また隣接する車両のドライバの視野を眩惑したり損なったりすることなく最大照明を提供するために、動いている車両の前方の異なるゾーンを選択的に照明し、暗くすることが望ましい場合がある。たとえば、任意の適切なタイプ（たとえば、レーダセンサ、光センサ、画像センサ、熱のセンサなど）の複数のセンサ１３０が、他の車両、歩行者、動物、および他の物体などの異なる照明ターゲットを区別し、照明ターゲットの特質、環境条件、道路条件などに応じて、選択された照明ターゲットを選択的に照らす、または選択された照明ターゲットを照らすことを回避するために使用されてもよい。
いくつかの実施形態では、少なくとも１つのアレイの放射を透過するように配置された（任意選択で、ＬＥＤが成長した基板を実施する）光透過基板または透明な基板によって支持されたＬＥＤの少なくとも１つのアレイは、アレイによって生成された放射を透過するようにさらに配置された光透過キャリアまたは透明なキャリアによってさらに支持されてもよい。いくつかの実施形態では、モジュール式マルチアレイ発光デバイスを形成するために、ＬＥＤの複数のアレイ（たとえば、各々が基板を含む複数のマルチＬＥＤチップ）が単一のキャリアに取り付けられる。いくつかの実施形態では、キャリアの光抽出エリアまたは光出力エリアが、キャリアによって支持された１つまたは複数の基板の光透過領域と位置合わせされるように、キャリアは、好ましくは基板の光分離素子と位置合わせされた、内側光分離素子および／または外側光分離素子を含んでいてもよい。いくつかの実施形態では、キャリアの光抽出表面は、光出力エリアに対応する１つまたは複数のテクスチャ化された領域またはパターニングされた領域を含んでよい。いくつかの実施形態では、キャリアの光抽出表面は、少なくとも１つのルミフォリック材料（たとえば、光抽出表面全体の上方に均一な方式で配置された１つもしくは複数のルミフォリック材料、または光抽出表面の異なる領域の上方に配置された異なるルミフォリック材料など）が重ねられてもよい。いくつかの実施形態では、少なくとも１つのルミフォリック材料が、少なくとも１つの基板とキャリアの間に配置されてもよい。
図１６は、光透過（または透明な）キャリア１３５によってさらに支持された透明な基板１５の上にフリップチップＬＥＤ１０のアレイを含む発光デバイスの鉛直断面図である。各フリップチップＬＥＤ１０は、基板１５によって支持された機能的スタック６０の上方に配置されたカソード６１とアノード６２とを含み、隣接するフリップチップＬＥＤ１０は、通り７０を含む横法以降の間隙によって分離される。基板１５は、光反射材料または光吸収材料７５でコーティングされた側部縁１２と、フリップチップＬＥＤ１０に近接し、光抽出表面１１に対向する光注入表面５４と、を含む。光分離素子７６の第１のグループは、光注入表面５４から基板１５の内部へと延在する。特に、光分離素子７６は、（ソーイングまたはエッチングによって形成されることがあるような）不均一な幅を含み、この幅は、基板１５の内部への拡張部の深さとともに狭くなる。キャリア１３５は、基板１５に結合（たとえば、直接結合を介して）または固定され、キャリア１３５の光注入表面１３４は、基板１５の光抽出表面１１に隣接する。キャリア１３５は、パターニングされたまたはテクスチャ化された光抽出表面１３８からキャリア１３５の内部へと延在する内側光分離素子１３６を含み、光分離素子１３６は、キャリア１３５の内部への拡張部の深さとともに狭くなる幅を含む。少なくとも１つのルミフォリック材料８５は、キャリア１３５の光抽出表面１３８の上またはその上方に配置される。少なくとも１つのルミフォリック材料８５は、複数の光出力エリア８６を画定する外側表面を含む。追加の光分離素子１３９は、任意選択で、最小の１つのルミフォリック材料８５の外側表面の上方に配置される。各追加の光分離素子１３９は、任意選択で、少なくとも１つのルミフォリック材料８５からの距離が離れるにつれて細くなる幅を含む。基板１５の光分離素子７６の間（または光分離素子７６と側部縁１２の間）のエリア、およびキャリア１３５の光分離素子１３６の間のエリアは、ＬＥＤ放射を透過するのに適した基板１５およびキャリア１３５の光透過領域８０を画定する。好ましくは、少なくとも１つのルミフォリック材料８５の光出力エリア８６は、基板１５およびキャリア１３５の光透過領域８０と実質的に位置合わせされる。動作中、少なくとも１つのルミフォリック材料８５は、光分離素子７６の間の基板１５を透過し、光分離素子１３６の間のキャリア１３５を透過したＬＥＤ放射を受け、受けたＬＥＤ放射の一部分を異なる波長に変換し、ＬＥＤ放射とルミフォア放射の組み合わせを光出力エリア８６に透過させる。図１６には、ＬＥＤ１０の単一のアレイを支持する単一の基板１５のみが示されているが、いくつかの実施形態では、各々がＬＥＤのアレイを含む複数の基板が、単一のキャリアによって支持され、それによって、複数のサブアレイを含む大型アレイを形成し得ることが理解されるべきである。
図１７は、第１の透明な基板１５Ａの上のフリップチップＬＥＤ１０Ａの第１のアレイ（たとえば、第１のマルチＬＥＤチップにおいて実施される）と、第２の透明な基板１５Ｂの上のフリップチップＬＥＤ１０Ｂの第２のアレイ（たとえば、第２のマルチＬＥＤチップにおいて実施される）とを含む発光デバイスの鉛直断面図である。基板１５Ａ、１５Ｂの両方はキャリア１３５に接合（たとえば、結合）されている。図１７に示されるように、フリップチップＬＥＤ１０Ａ、１０Ｂの各アレイは、ほぼ同一である。各アレイ内で、各フリップチップＬＥＤ１０Ａ、１０Ｂは、それぞれの基板１５Ａ、１５Ｂによって支持された機能的スタック６０Ａ、６０Ｂの上方に配置されたカソード６１Ａ、６１Ｂとアノード６２Ａ、６２Ｂとを含み、隣接するフリップチップＬＥＤ１０Ａ、１０Ｂは、通り７０Ａ、７０Ｂを含む横方向の間隙によって分離されている。各基板１５Ａ、１５Ｂは、光反射材料または光吸収材料７５Ａ、７５Ｂでコーティングされた側部縁１２Ａ、１２Ｂと、フリップチップＬＥＤ１０Ａ、１０Ｂに近接し、光抽出表面１１Ａ、１１Ｂに対向する光注入表面５４Ａ、５４Ｂと、を含む。各基板１５Ａ、１５Ｂは、光注入表面５４Ａ、５４Ｂから基板１５Ａ、１５Ｂの内部へと延在する光分離素子７６Ａ、７６Ｂの第１のグループを含み、且つ光抽出表面１１Ａ、１１Ｂから基板１５Ａ、１５Ｂの内部へと延在する光分離素子７４Ａ、７４Ｂの第２のグループを含む。キャリア１３５は、基板１５Ａ、１５Ｂに結合（たとえば、直接結合を介して）または固定されており、キャリア１３５の光注入表面１３４は、基板１５Ａ、１５Ｂの光抽出表面１１Ａ、１１Ｂに隣接する。キャリア１３５は、パターニングされたまたはテクスチャ化された光抽出表面からキャリア１３５の内部へと延在する内側光分離素子１３６を含む。キャリア１３５の光抽出表面は、テクスチャ化されていない（たとえば、平らな）領域１３７によって分離されたテクスチャ化されたまたはパターニングされた光抽出領域１３８を含む。少なくとも１つのルミフォリック材料８５は、キャリア１３５の光抽出表面の上またはその上方に配置されている。少なくとも１つのルミフォリック材料８５は、複数の光出力エリア８６を画定する外側表面を含む。
図１７を引き続き参照すると、基板１５Ａ、１５Ｂの光分離素子７６Ａ、７６Ｂ、７４Ａ、７４Ｂの間（または光分離素子７６Ａ、７６Ｂ、７４Ａ、７４Ｂと側部縁１２Ａ、１２Ｂの間）のエリア、およびキャリア１３５の光分離素子１３６の間のエリアは、ＬＥＤ放射を透過するのに適した基板１５Ａ、１５Ｂおよびキャリア１３５の光透過領域８０Ａ、８０Ｂを画定する。好ましくは、キャリア１３５のテクスチャ化されたまたはパターニングされた光抽出領域１３８および少なくとも１つのルミフォリック材料８５の光出力エリア８６は、基板１５Ａ、１５Ｂおよびキャリア１３５と実質的に位置合わせされる。
図１７のデバイスの動作中、少なくとも１つのルミフォリック材料８５は、光分離素子７６Ａ、７６Ｂ、７４Ａ、７４Ｂの間の基板１５Ａ、１５Ｂを透過し、光分離素子１３６の間のキャリア１３５を透過したＬＥＤ放射を受け、受けたＬＥＤ放射の一部分を異なる波長に変換し、ＬＥＤ放射とルミフォア放射の組み合わせを光出力エリア８６に透過させる。好ましくは、各ＬＥＤ１０Ａ、１０Ｂは独立して制御され、デバイスのアレイによって生成される画像のピクセルのような解像度は、結果として生じる放射において維持される。
図１８は、図１７のデバイスに類似しているが、少なくとも１つのルミフォリック材料が基板１５Ａ、１５Ｂとキャリア１３５の間の少なくとも１つの層内に配置される発光デバイスの鉛直断面図である。図１８を参照すると、発光デバイスは、第１の透明な基板１５Ａの上のフリップチップＬＥＤ１０Ａの第１のアレイ（たとえば、第１のマルチＬＥＤチップにおいて実施される）と、第２の透明な基板１５Ｂの上のフリップチップＬＥＤ１０Ｂの第２のアレイ（たとえば、第２のマルチＬＥＤチップにおいて実施される）とを含む。基板１５Ａ、１５Ｂの両方は、キャリア１３５に接合（たとえば、結合）される。各アレイは、特質がほぼ同一であってもよい。各アレイ内で、各フリップチップＬＥＤ１０Ａ、１０Ｂは、それぞれの基板１５Ａ、１５Ｂによって支持された機能的スタック６０Ａ、６０Ｂの上方に配置されたカソード６１Ａ、６１Ｂとアノード６２Ａ、６２Ｂとを含む。隣接するフリップチップＬＥＤ１０Ａ、１０Ｂは、通り７０Ａ、７０Ｂを含む横方向の間隙によって分離される。各基板１５Ａ、１５Ｂは、光反射材料または光吸収材料７５Ａ、７５Ｂでコーティングされた側部縁１２Ａ、１２Ｂと、フリップチップＬＥＤ１０Ａ、１０Ｂに近接し、光抽出表面１１Ａ、１１Ｂに対向する光注入表面５４Ａ、５４Ｂと、を含む。各基板１５Ａ、１５Ｂは、光注入表面５４Ａ、５４Ｂから基板１５Ａ、１５Ｂの内部へと延在する光分離素子７６Ａ、７６Ｂの第１のグループを含み、且つ光抽出表面１１Ａ、１１Ｂから基板１５Ａ、１５Ｂの内部へと延在する光分離素子７４Ａ、７４Ｂの第２のグループを含む。光抽出表面８６’を含む少なくとも１つのルミフォリック材料８５は、基板１５Ａ、１５Ｂとキャリア１３５の間の少なくとも１つの領域または層内に配置される。いくつかの実施形態では、少なくとも１つのルミフォリック材料８５は、基板１５Ａ、１５Ｂとキャリア１３５の間の結合を提供する、エポキシまたはシリコンなどの光透過接着材料内に配置されてもよい。キャリア１３５の光注入表面１３４は、少なくとも１つのルミフォリック材料８５に隣接する。
図１８を引き続き参照すると、基板１５Ａ、１５Ｂの光分離素子７６Ａ、７６Ｂ、７４Ａ、７４Ｂの間（または光分離素子７６Ａ、７６Ｂ、７４Ａ、７４Ｂと側部縁１２Ａ、１２Ｂの間）のエリアは、光透過領域８０Ａ、８０Ｂを画定する。光透過領域８０Ａ、８０Ｂは、ＬＥＤ放射を透過するのに適して、光出力エリア８６’を有する少なくとも１つのルミフォリック材料８５に作用する。加えて、キャリア１３５の光分離素子１３６の間のエリアは、ルミフォア材料放射と変換されていないＬＥＤ放射の組み合わせを透過するのに適した追加の光透過領域８０Ａ’、８０Ｂ’を画定する。組み合わされた放射は、キャリア１３５の光抽出表面のテクスチャ化されたまたはパターニングされた光抽出領域１３８を通ってデバイスを出る。好ましくは、キャリア１３５のテクスチャ化されたまたはパターニングされた光抽出領域１３８および少なくとも１つのルミフォリック材料８５の光出力エリア８６’は、基板１５Ａ、１５Ｂの光透過領域８０Ａ、８０Ｂおよびキャリア１３５の追加の光透過領域８０Ａ’、８０Ｂ’と実質的に位置合わせされる。加えて、好ましい実施形態では、各ＬＥＤ１０Ａ、１０Ｂは独立して制御され、デバイスのアレイによって生成される画像のピクセルのような解像度は、結果として生じる放射において維持される。
図１９は、互いの近傍に配置され光透過キャリア１３５によってさらに支持された光透過基板１５Ａ〜１５Ｄによって支持された、ＬＥＤ１０Ａ〜１０Ｄの４つの個別にアドレッサブルなアレイ（またはサブアレイ）を含む発光デバイスの上面の平面図である。各アレイ（またはサブアレイ）は、特質がモノリシックであってよく、各々は、単一の基板１５Ａ〜１５Ｄ上で成長して、マルチＬＥＤチップを生じさせる複数のＬＥＤ１０Ａ〜１０Ｄを含む。図１９に示されるように、ＬＥＤ１０Ａ〜１０Ｄのカソード６１Ａ〜６１Ｄおよびアノード６２Ａ〜６２Ｄは下方を向いており、キャリア１３５の光抽出表面１３８は上方を向いている。各基板１５Ａ〜１５Ｄは、好ましくは、異なる基板１５Ａ〜１５Ｄによって支持されたアレイ１０Ａ〜１０Ｄの間でほぼ同一である一定のピクセルピッチ（すなわち、個々のＬＥＤ１０Ａ〜１０Ｄの間の間隔）を保つような方式で、別の基板１５Ａ〜１５Ｄに当接してもよいし、小さい間隙１５０によって分離されてもよい。言い換えると、サブアレイ（各々が、ＬＥＤ１０Ａ〜１０Ｄを支持する基板１５Ａ〜１５Ｄを含む）間の間隔は、各サブアレイ内のピクセル間の間隔にぴったり合致してもよい。各基板１５Ａ〜１５Ｄ（および任意選択でキャリア１３５も）は、個々のＬＥＤ１０Ａ〜１０Ｄの間に光分離素子７４Ａ〜７４Ｄを含む。好ましくは、少なくとも１つのルミフォリック材料（図示せず）は、キャリア１３５の光抽出表面１３８の上にもしくはこれに沿って、またはキャリア１３５と基板１５Ａ〜１５Ｄの間に、配置される。図１９では、ＬＥＤ１０Ａ〜１０Ｄ（各々が基板１５Ａ〜１５Ｄによって支持された）の４つのサブアレイのみが示されているが、単一のキャリア１３５によって支持されて、任意の適切な数のサブアレイおよび基板が、任意の所望の数のピクセル（すなわち、ＬＥＤ１０Ａ〜１０Ｄ）をもつ大きな複合アレイ（ｃｏｍｐｏｓｉｔｅ ａｒｒａｙ）を形成してもよいことが理解されるべきである。好ましくは、各ＬＥＤ１０Ａ〜１０Ｄは独立して制御され、ＬＥＤ１０Ａ〜１０Ｄの複合アレイ全体によって生成される画像のピクセルのような解像度は、結果として生じる光放射において維持される。
いくつかの実施形態では、ＬＥＤの各サブアレイはモノリシックである、および／または特質が同一である。複数のＬＥＤサブアレイを支持するキャリアの使用によって、単一の大きな成長基板上の接合部の単一の大きなアレイを形成する際の実際の困難（たとえば、収率およびコストの観点からの）が回避され得る。
いくつかの適用例では、複合アレイ全体および／または１つまたは複数のサブアレイは、順次照らされるＬＥＤディスプレイよりも解像度が重要でないことがあるいくつかの適用例（たとえば、自動車のヘッドランプ）に対して、１つ、２つ、または別の数の非アクティブなピクセルの公差を有してもよい。いくつかの実施形態では、異なるピクセルが、異なる主波長の光を出力するように配置されてもよい。
本明細書で開示されるさまざまな実施形態は、ＬＥＤアレイの照らされた領域と照らされていない領域の間のクロストークまたは光流出を減少させるまたはなくすことを求めながら、そのような領域間の強いコントラストおよび／または鮮明さを提供することを対象とする。しかしながら、隣接するＬＥＤが照らされているとき、そのようなＬＥＤ間の（クロストークを減少させるまたはなくすことを意図している）光分離素子の存在によって、ＬＥＤの間の照明されていないゾーンすなわち「暗」なゾーンがもたらされ、それによって、複合放射の均一性が劣化することがある。以下で説明されるさまざまな実施形態は、アレイの隣接するＬＥＤが照らされたとき、複合放射の均一性を強化しながら、ＬＥＤアレイの照らされた領域と照らされていない領域の間の強いコントラストおよび／または鮮明さを提供することを意図する。たとえば、いくつかの実施形態では、ＬＥＤのアレイ（任意選択で、マルチＬＥＤチップにおいて実施される）は複数のピクセルを画定する。複数のピクセル間光拡散領域は、光をピクセルのボーダー部分に透過させ、複数の光分離素子と位置合わせされたまたはこれに近接した発光表面部分におけるピクセル間照明を強化するように構成される。いくつかの実施形態では、複数の光方向変換領域は、複数の光分離素子を含む基板の上方に配置されたルミフォリック材料の上にある光透過二次基板内に少なくとも部分的に配置され、光方向変換領域は、複数の光分離素子の上にあり、これと位置合わせされたソリッドステート発光デバイスの発光表面部分の照明を強化するように構成される。前述の品目（たとえば、ピクセル間光拡散領域および／または光方向変換領域）は、好ましくは、照明されるとき、（光分離素子に対応する）ＬＥＤ間の照らされていない領域すなわち「暗」領域の出現を減少させるように構成される。いくつかの実施形態では、光分離素子は、約１０μｍ〜３０μｍの範囲、または約１５μｍ〜約２５μｍの範囲にある幅を有することがある。
マルチＬＥＤアレイに関連付けられた均一性およびクロストークの問題は、図２０Ａ〜図２０Ｃを参照することで、より良く理解され得る。図２０Ａは、１６個のＬＥＤのアレイ１５２（たとえば、１６個のピクセルを形成する）を含む発光デバイス（たとえば、マルチＬＥＤチップ）の上面の平面デジタル写真であり、個々のＬＥＤ（たとえば、ＬＥＤ１５５Ａ１〜１５５Ａ４）間に配置された光分離素子１５６は暗グリッドを形成し、各ＬＥＤは、照らされていない状態で示されている。ＬＥＤは、４つの列（たとえば、列１５４Ａ、１５４Ｂを含む）で配置される。光分離素子１５６は、ＬＥＤアレイ１５２の発光表面部分またはピクセルを実施する淡色（たとえば、灰色）の矩形を分離する暗グリッドとして視認可能である。図２０Ｂは、図２０Ａの発光デバイスのＬＥＤアレイ１５２の上面の平面デジタル写真であり、電流は、照らされている最も右の４つのＬＥＤ１５５Ａ１〜１５５Ａ４の列１５４Ａに供給される。図示のように、隣接するＬＥＤの列１５４Ｂ（右から２番目の列）は、ＬＥＤの最も右の列１５４Ａからの光のあふれ出しにより部分的に照らされている、光分離素子１５６に対応する照明されていない（すなわち「暗」）ゾーンは、隣接する照明されたＬＥＤ間で視認可能である。図２０Ｃは、図２０Ｂのデジタル写真の色が反転されたバージョンである。照らされた領域と照らされていない領域の間のコントラストおよび／または鮮明さの強化を促進するために、最も右のＬＥＤ１５５Ａ１〜１５５Ａ４の列１５４ＡとＬＥＤの隣接する列１５４Ｂの間のクロストークまたは光のあふれ出しをなくすまたは少なくとも減少させることが望ましい場合がある。ＬＥＤアレイ１５２の複合放射の均一性を促進するために、限定するものではないがＬＥＤ１５５Ａ１〜１５５Ａ４を含む個々のＬＥＤ（たとえば、ピクセル）間の光分離素子１５６に対応する暗グリッドの出現をなくすまたは少なくとも減少させることが望ましいことがある。
図２１Ａは、最も左の４つのＬＥＤ１６５Ａ１〜１６５Ａ４の列１６４Ａが照らされていることを示す、ピクセルを形成する複数のＬＥＤのアレイ１６２を含む発光デバイス（たとえば、マルチＬＥＤチップ）の８ピクセル部分の上面の強度がマッピングされた画像である。図示のように、隣接する４つのＬＥＤの列１６４Ｂは、最も左のＬＥＤの列１６４Ａからの光のあふれ出しにより部分的に照らされ、照らされていないゾーンすなわち「暗」ゾーンは、ＬＥＤ（たとえば、ＬＥＤ１６５Ａ１〜１６５Ａ４）間に設けられた光分離素子１６６に対応する隣接する照らされたＬＥＤの間で視認可能である。最も左のＬＥＤの列１６４Ａの各ＬＥＤ１６５Ａ１〜１６５Ａ４にまたがる垂直線１６７が示されている。図２１Ｂは、図２１Ａの４つの照らされた最も左のＬＥＤの列についての位置（ミリメートル）に対する相対的光強度（パーセント）の４つの重ねられたプロットを含む。各プロットは、図２１Ａにおける最も左のＬＥＤ１６５Ａ１〜１６５Ａ４の列１６４Ａを通って延在する４つの垂直線１６７のうちの１つに対応する。図２１Ｂに示されるように、相対的光強度は、光分離素子１６６の存在に対応するＬＥＤ１６５Ａ１〜１６５Ａ４間の場所において、急激に低下する（たとえば、約７０％の減少を含む）。先に述べられたように、ＬＥＤアレイの複合放射の均一性を促進するために、個々のＬＥＤ（たとえば、ピクセル）間の光分離素子１６６に対応する暗グリッドの出現をなくすまたは少なくとも減少させることが望ましいことがある。
いくつかの実施形態では、ソリッドステート発光デバイスは、ＬＥＤ放射を少なくとも１つの基板の複数の光透過部分に透過させるように配置されたＬＥＤのアレイを含んでもよく、複数の光分離素子は、少なくとも１つの基板内に少なくとも部分的に配置される。複数のピクセル間光拡散領域は、少なくとも１つの基板の光透過部分によって画定されたピクセルのボーダー部分に光を透過して、光分離素子と位置合わせされたまたはこれに近接した発光表面部分におけるピクセル間照明を強化するように構成される。いくつかの実施形態では、少なくとも１つの基板は、（たとえば、基板の上またはその上方での複数のＬＥＤの成長などによって）ＬＥＤのアレイを支持する単一の基板からなる。そのような例では、隣接するＬＥＤは、基板内に形成された凹部または溝によって分離されてもよい。（任意選択で、少なくとも１つの光透過材料と組み合わせて）光分離素子は、凹部または溝の中に少なくとも部分的に設けられてもよい。他の実施形態では、少なくとも１つの基板が、任意選択で単一のサブマウントまたは他の取り付け表面上に取り付けられた、複数の基板部分を実施するように、各ＬＥＤは対応する基板部分を含み、（任意選択で、少なくとも１つの光透過材料と組み合わせて）光分離素子は、隣接するＬＥＤの側方表面間に、および／またはそれに沿って設けられてもよい。
本開示のいくつかの実施形態は、ソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の少なくとも１つの基板内に（たとえば、隣接するＬＥＤ間の少なくとも１つの基板内に画定された凹部または溝の中に）全体が配置された複数の光分離素子と、少なくとも１つの基板内および光分離素子の上方に少なくとも部分的に配置された少なくとも１つの光透過材料を含む複数のピクセル間光拡散領域と、を含む、発光デバイスを対象とする。いくつかの実施形態では、複数の凹部または溝は少なくとも１つの基板内に画定されてよく、少なくとも１つの材料（たとえば、好ましくは、銀もしくは白色の光反射材料、または、好ましさは劣るが、カーボンブラックなどの光吸収材料）が、凹部または溝の中に堆積されて、光分離素子を形成してもよい。少なくとも１つの光透過材料は、光分離素子の上方に堆積されて、少なくとも１つの基板の光透過部分によって画定されたピクセルのボーダー部分に光を透過させるように構成されたピクセル間光拡散領域を形成してもよい。その後、少なくとも１つのルミフォリック材料は、少なくとも１つの基板の上方ならびにピクセル間光拡散領域を形成する少なくとも１つの光透過材料の上方に堆積されてもよいし、提供されてもよい。いくつかの実施形態では、凹部または溝のみ（すなわち、光反射材料または光吸収材料の追加なしに）は、光分離の有用性を提供するために使用されてもよい。
図２２Ａ〜図２２Ｃは、逐次的製造工程の実行の後における、上記で説明された特徴を含むソリッドステート発光デバイス１６８（たとえば、マルチＬＥＤチップ）の一部分を示す。図２２Ａは、（基板部分１７３Ａ、１７３Ｂを含む）基板の少なくとも一部分における凹部または溝１７９の形成後における２つのＬＥＤ１０Ａ、１０Ｂを含む、製造中のソリッドステート発光デバイス１６８の部分の概略鉛直断面図である。各ＬＥＤ１０Ａ、１０Ｂは、基板部分１７３Ａ、１７３Ｂへと光を放出するように配置された機能的スタック１７０Ａ、１７０Ｂに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂを含む。この点に関して、各ＬＥＤ１０Ａ、１０Ｂは、フリップチップＬＥＤを実施し得る。いくつかの実施形態では、機能的スタック１７０Ａ、１７０Ｂおよび／または異なるＬＥＤ１０Ａ、１０Ｂの基板部分１７３Ａ、１７３Ｂは、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ、１０Ｂは、互いに対して物理的および／または電気的に切断されてもよい。各基板部分１７３Ａ、１７３Ｂは、（凹部または溝１７９を囲む側方表面を含む）側方表面１７４Ａ、１７４Ｂを含み、且つ一次発光表面部分１７５Ａ、１７５Ｂを含む。
図２２Ｂは、凹部または溝１７９（図２２Ａに示される）の中での光分離素子１７６として作用する第１の材料（たとえば、光反射材料）の逐次的追加に続いて、光拡散および／または光方向変換素子１７７として作用する第２の材料（たとえば、光透過材料、任意選択で、溶融シリカ、フュームドシリカなどの光散乱材料を含む）を追加して、充填された凹部１７８を形成した、図２２Ａのソリッドステート発光デバイス１６８の一部分を示す。図２２Ｃは、基板部分１７３Ａ、１７３Ｂの一次発光表面部分１７５Ａ、１７５Ｂおよび充填された凹部１７８の上方でのルミフォリック材料１８０の適用後における、図２２Ｂのソリッドステート発光デバイス１６８の一部分を示す。いくつかの実施形態では、ルミフォリック材料１８０は、ルミフォリック材料１８０を基板部分１７３Ａ、１７３Ｂに付着するために硬化され得る適切なキャリア（たとえば、シリコンまたはエポキシ）中に分散された蛍光体粒子を含む。
ソリッドステート発光デバイス１６８の動作中、電流がアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂを介してＬＥＤ１０Ａ、１０Ｂに供給され、ＬＥＤ放射が機能的スタック１７０Ａ、１７０Ｂ内で生成される。そのようなＬＥＤ放射は基板部分１７３Ａ、１７３Ｂを通って伝播され、その大半は、一次発光表面部分１７５Ａ、１７５Ｂより上のルミフォリック材料１８０の層に当たる。角度の浅いＬＥＤ放射は、光分離素子１７６によって基板部分１７３Ａ、１７３Ｂ間の透過が遮られる。しかしながら、中程度の角度の放射の何分の１かは、光拡散および／または光方向変換素子１７７を通過して、（光分離素子１７６と位置合わせされた）充填された凹部１７８と位置合わせされたルミフォリック材料１８０の一部分に当たり得る。このようにして、光分離素子１７６の前方の領域が照らされ、基板部分１７３Ａ、１７３Ｂ間の照らされていないゾーンすなわち暗ゾーンの出現が減らされ、発光デバイスの光放射の均一性が強化される。
図２３Ａおよび図２３Ｂは、図２２Ｃのソリッドステート発光デバイス１６８に類似しているが、光分離素子１７６と位置合わせされた持ち上げられた光透過材料領域１８４の追加がなされた、ソリッドステート発光デバイス１８２（たとえば、マルチＬＥＤチップ）の一部分を示す。いくつかの実施形態では、持ち上げられた光透過材料領域１８４は、任意選択で１つまたは複数のディフューザ材料または他の材料を含む、シリコンなどの材料のビーズを含む。図２３Ａに示されるように、発光デバイス１８２は、光分離素子１７６ならびに光拡散および／または光方向変換素子１７７を形成する順次配置された材料で充填された凹部または溝（すなわち、間隙）によって分離される２つのＬＥＤ１０Ａ、１０Ｂを含む。持ち上げられた光透過材料領域１８４は、光拡散および／または光方向変換素子１７７の上方拡張部を実施し、持ち上げられた光透過材料領域１８４は、基板部分１７３Ａ、１７３Ｂのボーダー部分に重複することを可能にする幅１８５を含んで、光分離素子１７６の上にあるルミフォリック材料１８０の層の部分の照明をさらに強化する。各ＬＥＤ１０Ａ、１０Ｂは、基板部分１７３Ａ、１７３Ｂへと光を放出するように配置された機能的スタック１７０Ａ、１７０Ｂに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂを含む。いくつかの実施形態では、機能的スタック１７０Ａ、１７０Ｂおよび／または異なるＬＥＤ１０Ａ、１０Ｂの基板部分１７３Ａ、１７３Ｂは、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ、１０Ｂは、互いに対して物理的および／または電気的に切断されてもよい。各基板部分１７３Ａ、１７３Ｂは、（凹部または溝を囲む側方表面を含む）側方表面１７４Ａ、１７４Ｂを含み、且つ一次発光表面部分１７５Ａ、１７５Ｂを含む。ルミフォリック材料１８０の層が、基板部分１７３Ａ、１７３Ｂならびに持ち上げられた光透過材料領域１８４の上方に設けられている。ルミフォリック材料１８０は、一定の高さから増加された高さへの移行部１８１を含み、持ち上げられた光透過材料領域１８４の持ち上げられた高さに対応している。図２３Ｂは、４つのＬＥＤを含む図２３Ａのソリッドステート発光デバイス部分の少なくとも一部分の上面の平面図であり、破線は、持ち上げられた光透過材料領域を示す。ソリッドステート発光デバイス１８２の動作は、図２２Ｃのソリッドステート発光デバイス１６８の動作に実質的に類似している。代替実施形態では、持ち上げられた光透過材料領域１８４が、ルミフォリック材料１８０の層より上に配置されてもよい。
いくつかの実施形態では、複数のＬＥＤを支持するソリッドステート発光デバイス（たとえば、ＬＥＤチップ）の基板部分は、曲がりまたはゆがみを回避するために余分な厚さを備えてもよい。基板部分は、キャリア基板またはサブマウントに取り付けられた後、（たとえば、化学機械平坦化、機械研磨、化学エッチング、および／または別の適切な研磨技法により）薄層化または除去されてもよい。たとえば、基板部分は、最初は３００μｍ〜５００μｍの範囲の厚さを有してもよいが、取り付けおよび研磨の後、基板部分は、約５０μｍ〜１００μｍの範囲の最終厚さを有することがある。そのような適用例にとって好ましいキャリア基板またはサブマウントは、（たとえば、複雑で交差しない配線パターンの形成を容易にするように、基板の上にある誘電層内、その上、またはその上方に配置された）導電性配線をもつ半導体（たとえば、シリコン）ウェーハを含むそれによって、半導体ウェーハは、従来の回路板材料（たとえば、レジン、ＦＲ４など）と比較して、著しく強化された平らさを提供し得る。好ましくは、キャリア基板またはサブマウントは複数の電極ペアを含み、取り付けによって、ＬＥＤのアノード−カソードペアとキャリア基板またはサブマウントの電極ペアとの間に導電性経路（たとえば、はんだペースト、はんだバンプなどを使用する）が確立される。余分な厚さを有して複数のＬＥＤを支持する基板部分を、半導体材料系キャリア基板またはサブマウントの上方に取り付けることによって、嵌合した表面の強化された平らさが促進され、信頼性の高い電気接続の形成が可能になる。取り付けが完了した後、基板部分は、薄くされて、光抽出を強化してもよい。この環境において、サブマウントは、ＬＥＤチップの処理（たとえば、限定するものではないが、成長基板の薄層化または除去を含む可能な処理工程を有する）を可能にする目的でＬＥＤチップを支持するために使用され、したがって、サブマウントはキャリア基板として機能する。
図２４Ａおよび図２４Ｂは、製造の異なる状態におけるソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）１８６の一部分を示し、それぞれの図は、（図２４Ａでは）余分な厚さをもつ基板部分と、（図２４Ｂでは）取り付け、基板薄層化、およびルミフォリック材料堆積の後の基板部分を示す。図２４Ａに示されるように、ソリッドステート発光デバイス１８６は、光分離素子１７６ならびに光拡散および／または光方向変換素子１７７を形成する順次配置された材料で充填された間隙（たとえば、凹部または溝）によって分離される２つのＬＥＤ１０Ａ、１０Ｂを含む。各ＬＥＤ１０Ａ、１０Ｂは、側方表面１７４Ａ、１７４Ｂを含む（すなわち、充填された間隙を囲む側方表面を含む）基板部分１７３Ａ、１７３Ｂへと光を放出するように配置された機能的スタック１７０Ａ、１７０Ｂに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂを含む。いくつかの実施形態では、機能的スタック１７０Ａ、１７０Ｂおよび／または異なるＬＥＤ１０Ａ、１０Ｂの基板部分１７３Ａ、１７３Ｂは、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ、１０Ｂは、互いに対して物理的および／または電気的に切断されてもよい。図２４Ａを引き続き参照すると、アノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂは、好ましくは半導体ウェーハを含むインターフェース素子（たとえば、キャリア基板またはサブマウント）９４の上方に配置された電極ペア９１、９２および対応するはんだバンプ９３の上方に配置されるが、これらと接触しない。
図２４Ｂは、インターフェース素子９４の上方に基板部分１７３Ａ、１７３Ｂを取り付ける工程（たとえば、アノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂと電極ペア９１、９２の間に電気接続を作成する工程を含む）と、基板部分１７３Ａ、１７３Ｂを薄くする（および、光拡散および／または光方向変換素子１７７を形成する材料を同時に薄くする）工程と、（薄くされた）基板部分１７３Ａ、１７３Ｂの一次発光表面部分１７５Ａ、１７５Ｂの上方ならびに光拡散および／または光方向変換素子１７７の上方にルミフォリック材料１８０の層を形成する工程と、を含む追加の製造工程の実行後における、図２４Ａのソリッドステート発光デバイス１８６の部分を示す。いくつかの実施形態では、ルミフォリック材料層は、懸濁されたルミフォリック材料（たとえば、蛍光体粒子）をもつキャリア（たとえば、シリコーン）を含み、硬化すると、おおよそ３０μｍ〜４５μｍの厚さを有することがある。図２４Ｂのソリッドステート発光デバイス１８６の動作は、図２２Ｃのデバイス１６８の動作に実質的に類似している。
いくつかの実施形態では、基板内に画定された充填されていない溝または凹部は、光分離素子として作用して、ＬＥＤアレイのうちの異なるＬＥＤ間のクロストークを減少させてもよい。特に、溝または凹部は、本明細書で開示される技法（たとえば、エッチングなどの化学的手段、またはワイヤソーイングなどの機械的手段を介して）を使用して、基板内に画定されてもよい。そのような溝または凹部の側方壁または境界は、入ってくる光の入射角に応じて、光を透過してもよいし、反射してもよい。すなわち、角度の低い光は反射されてよく、角度の高い光は透過されてもよい。しかしながら、ＬＥＤアレイを支持する基板の溝または凹部を画定する部分の上方にルミフォリック材料を設けることによって、溝または凹部への材料の意図しない堆積がもたらされ、それによって、光分離の有用性に干渉することがある。この問題を克服する技法が、図２５Ａ〜図２５Ｄおよび図２６Ａおよび図２６Ｂにおいて扱われる。
図２５Ａ〜図２５Ｄは、製造の異なる状態におけるソリッドステート発光デバイス１８８（たとえば、マルチＬＥＤチップ）を示し、製造中に、除去可能な材料が、基板内に画定された凹部または溝の中に設けられ、その後、除去されて、充填されていない凹部または溝を基板部分の間に生じさせる。除去可能な材料は、化学的手段、機械的手段、または熱的手段のうちの少なくとも１つによって除去されてもよい。１つの非限定的な例として、除去可能な材料は、水溶性（たとえば、株式会社ディスコ、東京、日本から入手可能なＨｏｇｏＭａｘ材料）であってもよく、任意選択で超音波処理によって助けられる、水にさらすことによって除去されてもよい。それによって、除去可能な材料は、基板の露出された縁まで延在する溝または凹部を介して、露出された縁から除去されてもよい。
図２５Ａに示されるように、ソリッドステート発光デバイス１８８（たとえば、マルチＬＥＤチップ）は、除去可能な材料１８９で充填された凹部または溝によって分離された２つのＬＥＤ１０Ａ、１０Ｂを含む。基板部分１７３Ａ、１７３Ｂは、ゆがみまたは曲がりを防止するために余分な厚さを備え、それによって、インターフェース素子９４へのアレイ内の各ＬＥＤの電気接続成功の可能性を強める。各ＬＥＤ１０Ａ、１０Ｂは、側方表面１７４Ａ、１７４Ｂを含む（すなわち、充填された凹部または溝を囲む側方表面を含む）基板部分１７３Ａ、１７３Ｂへと光を放出するように配置された機能的スタック１７０Ａ、１７０Ｂに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂを含む。いくつかの実施形態では、機能的スタック１７０Ａ、１７０Ｂおよび／または異なるＬＥＤ１０Ａ、１０Ｂの基板部分１７３Ａ、１７３Ｂは、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ、１０Ｂは、互いに対して物理的および／または電気的に切断されてもよい。図２５Ａを引き続き参照すると、アノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂは、好ましくは半導体ウェーハを含むインターフェース素子９４の電極ペア９１、９２に（たとえば、はんだバンプ９３を介して）取り付けられる。はんだバンプ９３が示されているが、任意の適切な電気接続手段（たとえば、はんだペーストまたは他の手段）が代わりに使用されてもよいことが理解されるべきである。図２５Ａは、ソリッドステート発光デバイス１８８とインターフェース素子９４の間のアンダーフィル材料９９（たとえば、任意選択で、ＳｉＯ２ミクロスフェアで充填されたエポキシを含む）の追加をさらに示し、それによって、アンダーフィル材料９９は、アノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂとインターフェース素子９４の電極ペア９１、９２の間の導電性電気接続を損なうことなく、前述の素子間の構造的支持を提供し得る。
図２５Ｂは、基板部分１７３Ａ、１７３Ｂを（たとえば、研磨を介して）薄層化して、光抽出を強化し、一次発光表面部分１７５Ａ、１７５Ｂを生じさせた後における、図２５Ａのソリッドステート発光デバイス１８８を示す。そのような薄層化は、それに対応して、基板部分１７３Ａ、１７３Ｂの間に設けられた除去可能な材料１８９の高さを減少させる。図２５Ｃは、薄くされた基板部分１７３Ａ、１７３Ｂの一次発光表面部分１７５Ａ、１７５Ｂの上方ならびに除去可能な材料１８９の上方でのルミフォリック材料１８０の層の形成後における、図２５Ｂのソリッドステート発光デバイス１８８を示す。図２５Ｄは、除去可能な材料を除去して、ルミフォリック材料１８０の層で覆われた充填されていない凹部または溝１７９を生じさせた後における、図２５Ｃのソリッドステート発光デバイス１８８を示す。充填されていない凹部または溝１７９は、好ましくは、光分離用素子として作用し、動作中のＬＥＤ１０Ａ、１０Ｂ間のクロストークを防止または制限する。ソリッドステート発光デバイス１８８の動作は、図２２Ｃのソリッドステート発光デバイス１６８の動作に実質的に類似している。
図２５Ｄは、充填されていない凹部または溝１７９が、基板部分１７３Ａ、１７３Ｂの厚さ全体を通って延在するように示すが、代替実施形態では、除去可能な材料が、最初に凹部または溝の底部部分内に形成され、その後、続いて、光透過材料が、光拡散または光方向変換素子を形成する。光透過材料は、除去されることが意図されない。結果として生じる構造は、光分離の有用性を提供するための凹部または溝の充填されていない下位部分と、光拡散または光方向変換の有用性を提供するための凹部または溝の上位部分と、を含んでよい。
図２６Ａおよび図２６Ｂは、図２５Ａ〜図２５Ｄに関連して説明されるように、ルミフォリック材料フィルム１８０’および接着促進材料１９１を利用することによって、除去可能な材料を追加した後でこれを除去する必要性をなくす、ソリッドステート発光デバイス１９０（たとえば、マルチＬＥＤチップ）の一部分を示す。図２６Ａを参照すると、ソリッドステート発光デバイス１９０は、充填されていない凹部または溝１７９によって分離される２つのＬＥＤ１０Ａ、１０Ｂを含む。各ＬＥＤ１０Ａ、１０Ｂは、側方表面１７４Ａ、１７４Ｂ（すなわち、充填されていない凹部または溝１７９を囲む側方表面を含む）と一次発光表面部分１７５Ａ、１７５Ｂとを含む基板部分１７３Ａ、１７３Ｂへと光を放出するように配置された機能的スタック１７０Ａ、１７０Ｂに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂを含む。いくつかの実施形態では、機能的スタック１７０Ａ、１７０Ｂおよび／または異なるＬＥＤ１０Ａ、１０Ｂの基板部分１７３Ａ、１７３Ｂは、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ、１０Ｂは、互いに対して物理的および／または電気的に切断されてもよい。図２６Ａを引き続き参照すると、アノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂは、好ましくは半導体ウェーハを含むインターフェース素子９４の電極ペア９１、９２に（たとえば、はんだバンプ９３を介して）取り付けられる。図２６Ａは、ソリッドステート発光デバイス１９０とインターフェース素子９４の間のアンダーフィル材料９９（たとえば、任意選択で、ＳｉＯ２ミクロスフェアで充填されたエポキシを含む）の追加をさらに示し、それによって、アンダーフィル材料９９は、アノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂとインターフェース素子９４の電極ペア９１、９２の間の導電性電気接続を損なうことなく、前述の素子間の構造的支持を提供し得る。取り付けが完了したのに伴って、基板部分１７３Ａ、１７３Ｂは、薄くされた状態で示されている（好ましくは、そのような薄層化が、インターフェース素子９４の上方での基板部分１７３Ａ、１７３Ｂの取り付けに続いてなされる）。接着促進材料１９１（たとえば、シリコーンまたはエポキシ）は、好ましくは、薄い層内で基板部分１７３Ａ、１７３Ｂの一次発光表面部分１７５Ａ、１７５Ｂの上方に設けられる。図２６Ｂは、接着促進材料１９１を使用した基板部分１７３Ａ、１７３Ｂの上方でのルミフォリック材料フィルム１８０’の接着後における、図２６Ａのソリッドステート発光デバイス１９０を示す。ルミフォリック材料フィルム１８０’によって、充填されていない凹部または溝１７９を取り囲む。充填されていない凹部または溝１７９は、好ましくは、光分離用素子として作用し、動作中にＬＥＤ１０Ａ、１０Ｂ間のクロストークを防止または制限する。ソリッドステート発光デバイス１８８の動作は、図２２Ｃのソリッドステート発光デバイス１６８および図２５Ｄのソリッドステート発光デバイス１９０の動作に実質的に類似している。
いくつかの実施形態では、本明細書で開示されるマルチＬＥＤチップの（エピタキシャル領域を含む）各層および／または基板は、デバイスチップの１つまたは複数の部分の上にエッチングされた、接地された、ソーイングされた、形成された、および／またはその中もしくはその上に堆積された特徴を含んで、ＬＥＤチップの所望の光学的特性および／または性能をもつＬＥＤチップのピクセル化領域を形成してもよい。明白に説明されたものに対して追加的であるまたはこれとは異なる層および／または基板が、追加の特徴とともに含まれてもよい。たとえば、各ピクセルの内側領域または中央領域内などの、そのような層で覆われたＬＥＤチップのピクセル化領域の部分からの光抽出を促進するであろう屈折率値をもつ結合層などの、追加の光結合層が設けられてもよい。別の例では、接着層（図２６Ａ〜図２６Ｎに示される接着層１９１など）はまた、その目的を果たすことができる、または、追加の層は、光学的、接着、構造的、および／もしくはパッシベーションの有用性を提供するために使用可能である。他の光抽出および／または光成形が、ピクセル領域の上に提供されるまたはこれと関連付けられて、所望の光学性能を提供することが可能である。いくつかの実施形態では、層または基板が、そのような特徴を第１の側面に含む場合、層または基板の第１の側面は、隣接する（たとえば、方位に応じて、下にある、または上にある）他の層または基板に結合されて、所望の光学性能を達成してもよい。そのような結合が完了した後、追加処理が層または基板の対向する第２の側面上で実行可能である。そのような追加処理工程の非限定的な例としては、第１の側面上の特徴を強化する（たとえば、露出させるまたは画定する）および／またはこれと協働するための、追加の光学特徴を研削、エッチング、ソーイング、画定する工程、および／または、層もしくは基板を薄くする工程がある。追加の特徴も、第２の側面の処理前またはその後のどちらかに、第２の側面上に堆積または形成可能である。したがって、光学特徴のための異なる累積形状および／または光学特性は、ＬＥＤチップのピクセル領域に枠もしくはボーダーを形成するため、および／または各ピクセル領域の任意の所望のエリアに影響を与えて所望の光学特性を取得するために、提供可能である。そのような特性は、１つの層の中またはその上で提供されてもよいし、同じ材料および／または異なる材料を含む、追加のおよび／または異なる層または基板の堆積またはスタッキングによって提供されてもよい。いくつかの実施形態では、最終用途適用例に応じて、所望の光学特性（たとえば、所望の均一性およびコントラスト）が変化してもよい。
本明細書で開示されるいくつかの実施形態は、異なる有用性（たとえば、光分離用有用性対光拡散および／または光方向変換の有用性）を提供する材料を含む高さの異なる凹部または溝の部分を含む。他の実施形態では、基板部分間の幅の異なる凹部または溝の部分が異なる材料を含むことがある。そのような一実施形態の一例が図２７Ａおよび図２７Ｂに示されている。図２７Ａは、いくつかの製造工程の実行後の、３つのＬＥＤ１０Ａ〜１０Ｃと基板とを含むソリッドステート発光デバイス１９４（たとえば、マルチＬＥＤチップ）の一部分を示し、凹部または溝１７９Ａ〜１７９Ｃは、隣接するＬＥＤ１０Ａ〜１０Ｃ間の基板の部分に画定されて、基板部分１７３Ａ〜１７３Ｃを画定する（第４の基板部分１７３Ｚは、凹部または溝１７９Ａを側方から囲むまたはこれを画定するように示されている）。各凹部または溝１７９Ａ〜１７９Ｃは、第１の幅部分１７９Ａ１、１７９Ｂ１、１７９Ｃ１と、第２の幅部分１７９Ａ２、１７９Ｂ２、１７９Ｃ２とを含む。図２７Ａに示されるように、各凹部または溝１７９Ａ〜１７９Ｃの第１の幅部分１７９Ａ１、１７９Ｂ１、１７９Ｃ１が、光分離素子１７６Ａ〜１７６Ｃを含む。これらの光分離素子１７６Ａ〜１７６Ｃは、たとえば、流体浴内で垂直方向に基板を方位付け、凹部または溝１７９Ａ〜１７９Ｃの中に粒子材料を堆積させるように粒子材料を含む流体を循環させることによって形成される。他の方法が、各凹部または溝１７９Ａ〜１７９Ｃの第１の幅部分１７９Ａ１、１７９Ｂ１、１７９Ｃ１の中に光分離材料を堆積させるために使用されてもよい。
図２７Ａに示されるように、各ＬＥＤ１０Ａ〜１０Ｃは、側方表面１７４Ａ〜１７４Ｃ（すなわち、それぞれの凹部または溝１７９Ａ〜１７９Ｃを囲む側方表面を含む）と一次発光表面部分１７５Ａ〜１７５Ｃとを含む基板部分１７３Ａ〜１７３Ｃへと光を放出するように配置された機能的スタック１７０Ａ〜１７０Ｃに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂ、１７１Ｃ〜１７２Ｃを含む。いくつかの実施形態では、機能的スタック１７０Ａ〜１７０Ｃおよび／または異なるＬＥＤ１０Ａ〜１０Ｃの基板部分１７３Ａ〜１７３Ｃは、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ〜１０Ｃは、互いに対して物理的および／または電気的に切断されてもよい。
図２７Ｂは、代替構成と比較して、光分離素子１７６Ａ〜１７６Ｃによって発生する照らされていない領域すなわち暗領域の出現を減少させる作用をする光拡散および／または光方向変換素子１７７Ａ〜１７７Ｃを形成するための凹部または溝（１７９Ａ〜１７９Ｃ。図２７Ａに示される）の各第２の幅部分１７９Ａ２、１７９Ｂ２、１７９Ｃ２への光透過材料の追加後における、図２７Ａのソリッドステート発光デバイス１９４を示し、代替構成は、各光分離素子１７６Ａ〜１７６Ｃは、対応する光拡散および／または光方向変換素子１７７Ａ〜１７７Ｃの全幅を占有する。
いくつかの実施形態では、波長選択性光透過領域（たとえば、光フィルタまたは光反射体）またはマジックミラーなどの１つまたは複数の光学素子が、異なるソリッドステートエミッタ基板部分間に設けられて、ＬＥＤアレイのピクセル間の光の拡散を促進する。したがって、組み合わされた放射の均一性を強化し得る。一例が、ソリッドステートエミッタ基板部分の側面表面に沿って配置された光学素子の使用を示す図２８Ａ〜図２８Ｄに関連して説明される。
図２８Ａは、各々が基板部分１７３Ａ〜１７３Ｃを含み、その側方表面１７４Ａ〜１７４Ｃに沿ってキャリア１９５に取り付けられる、３つのＬＥＤ１０Ａ〜１０Ｃの鉛直断面図である。各ＬＥＤ１０Ａ〜１０Ｃは、側方表面１７４Ａ〜１７４Ｃ（すなわち、それぞれの凹部または溝を囲む側方表面を含む）と一次発光表面部分１７５Ａ〜１７５Ｃとを含む基板部分１７３Ａ〜１７３Ｃへと光を発するように配置された機能的スタック１７０Ａ〜１７０Ｃに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂ、１７１Ｃ〜１７２Ｃを含む。キャリア１９５へのＬＥＤ１０Ａ〜１０Ｃの取り付けは、図２８Ｂに示されるように、ＬＥＤ１０Ａ〜１０Ｃの側面表面に沿った光学素子１９６Ａ〜１９６Ｃの形成を可能にすることが意図されている。その後、ＬＥＤ１０Ａ〜１０Ｃは、図２８Ｃに示されるように、キャリア１９５から除去され、（精密なピックアンドプレース法などを使用した留置の後に）インターフェース素子９４の上方に取り付けられて、ソリッドステート発光デバイス２００を形成してもよい。特に、基板部分１７３Ａ〜１７３Ｃは、（たとえば、はんだバンプ９３、はんだペースト、または類似の手段を使用した）ＬＥＤ１０Ａ〜１０Ｃのアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂ、１７１Ｃ〜１７２Ｃとインターフェース素子９４の対応する電極ペア９１、９２との間の電気接続の同時形成とともにインターフェース素子９４の上方に取り付けられてもよい。加えて、光透過材料は、光拡散および／または光方向変換素子１９７Ａ〜１９７Ｃを形成するために、光学素子１９６Ａ〜１９６Ｃと隣接するＬＥＤ１０Ａ〜１０Ｃの側方表面１７４Ａ〜１７４Ｃとの間の間隙へと堆積されてもよい。その後、図２８Ｄに示されるように、一次発光表面部分１７５Ａ〜１７５Ｃ、光学素子１９６Ａ〜１９６Ｃ、ならびに光拡散および／または光方向変換素子１９７Ａ〜１９７Ｃは、ルミフォリック材料１８０の層が重ねられる。
ソリッドステート発光デバイス２００の動作中、電流がアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂ、１７１Ｃ〜１７２Ｃを介してＬＥＤ１０Ａ〜１０Ｃに供給され、ＬＥＤ放射が機能的スタック１７０Ａ〜１７０Ｃにおいて生成される。そのようなＬＥＤ放射は基板部分１７３Ａ〜１７３Ｃを通って伝播され、角度の急な放射の大半は、一次発光表面部分１７５Ａ〜１７５Ｃより上のルミフォリック材料１８０の層に当たる。角度の浅いＬＥＤ放射が、光学素子１９６Ａ〜１９６Ｃを介して基板部分１７３Ａ〜１７３Ｃ間で透過（任意選択で、屈折と組み合わせて）または反射されることがあるが、好ましくは、光学素子１９６Ａ〜１９６Ｃと相互作用する任意のＬＥＤ放射の少なくとも何分の１かが、光拡散および／または方向変換素子１９７Ａ〜１９７Ｃを通って方位づけられて、上にあるルミフォリック材料１８０に当たってもよい。このようにして、基板部分１７３Ａ〜１７３Ｃ間の照明されていないゾーンすなわち暗ゾーンの出現が、好ましくは減少され、発光デバイスの光放射の均一性が強化され得る。
いくつかの実施形態では、少なくとも１つの基板の光透過部分は、少なくとも１つの傾斜した縁を含んで、光分離素子の上方での光の拡散を強化し、それゆえ、ピクセル間光拡散領域として作用する。いくつかの実施形態では、複数のピクセル間光拡散領域が、マルチＬＥＤチップ内に形成される。少なくとも１つの傾斜した縁の角度範囲は、光抽出を最適化するように調整されてもよい。そのような構成の例は、図２９Ａおよび図２９Ｂならびに図３０Ａおよび図３０Ｂに関連して示されている。
図２９Ａおよび図２９Ｂは、２つのＬＥＤ１０Ａ、１０Ｂと、光分離素子１７６を含む凹部または溝１７９を画定する基板（基板部分１７３Ａ、１７３Ｂを含む）と、を含むソリッドステート発光デバイス２０２（たとえば、マルチＬＥＤチップ）の一部分を示す。基板部分１７３Ａ、１７３Ｂは、光分離素子１７６に近接して配置された傾斜した縁部分２０４Ａ、２０４Ｂを含む。いくつかの実施形態では、凹部または溝１７９は、ワイヤソーを用いて形成されてよく、傾斜した縁部分２０４Ａ、２０４Ｂは、各例においてある角度方向に進むように配置されたワイヤソーを用いて形成されてもよい。傾斜した縁部分２０４Ａ、２０４Ｂは、光分離素子１７６を含む凹部または溝１７９よりも広い幅を有する拡張された凹部部分１７９’の側方を囲む。各ＬＥＤ１０Ａ、１０Ｂは、側方表面１７４Ａ、１７４Ｂ（すなわち、凹部または溝１７９を囲む側方表面を含む）と一次発光表面部分１７５Ａ、１７５Ｂとを含む基板部分１７３Ａ、１７３Ｂへと光を放出するように配置された機能的スタック１７０Ａ、１７０Ｂに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂを含む。いくつかの実施形態では、機能的スタック１７０Ａ、１７０Ｂおよび／または異なるＬＥＤ１０Ａ、１０Ｂの基板部分１７３Ａ、１７３Ｂは、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ、１０Ｂは、互いに対して物理的および／または電気的に切断されてもよい。図２９Ｂは、基板部分１７３Ａ、１７３Ｂおよび光分離素子１７６の上方でのルミフォリック材料１８０の層の形成の後における、図２９Ａのソリッドステート発光デバイス２０２を示す。
ソリッドステート発光デバイス２０２の動作中、電流がアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂを介してＬＥＤ１０Ａ、１０Ｂに供給され、ＬＥＤ放射が機能的スタック１７０Ａ、１７０Ｂ内で生成される。そのようなＬＥＤ放射は基板部分１７３Ａ、１７３Ｂを通って伝播され、大半は、一次発光表面部分１７５Ａ、１７５Ｂより上のルミフォリック材料１８０の層に当たる。角度の浅いＬＥＤ放射は、光分離素子１７６によって基板部分１７３Ａ、１７３Ｂ間の透過が遮られる。しかしながら、中程度の角度の放射の何分の１かは、傾斜した縁部分２０４Ａ、２０４Ｂ（光拡散および／または光方向変換領域として働く）を通過して、拡張された凹部部分１７９’の中で、光分離素子１７６と位置合わせされた（または、これに近接した）ルミフォリック材料１８０の一部分に当たり得る。このようにして、（ピクセル間光拡散領域２０３に対応する）光分離素子１７６の前方の領域が照らされ、基板部分１７３Ａ、１７３Ｂ間の照らされていないゾーンすなわち暗ゾーンの出現が減らされ、ソリッドステート発光デバイス２０２の光放射の均一性が強化される。
図３０Ａおよび図３０Ｂは、光分離素子として働く充填されていない凹部または溝を含み、ルミフォリック材料フィルムで覆われるように配置された別の傾斜した縁実施形態を示す。図３０Ａを参照すると、ソリッドステート発光デバイス２０５（たとえば、マルチＬＥＤチップ）は、充填されていない凹部または溝１７９によって分離される２つのＬＥＤ１０Ａ、１０Ｂを含む。各ＬＥＤ１０Ａ、１０Ｂは、側方表面１７４Ａ、１７４Ｂ（すなわち、充填されていない凹部または溝１７９を囲む側方表面を含む）と一次発光表面部分１７５Ａ、１７５Ｂとを含む基板部分１７３Ａ、１７３Ｂへと光を放出するように配置された機能的スタック１７０Ａ、１７０Ｂに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂを含む。基板部分１７３Ａ、１７３Ｂは、充填されていない凹部または溝１７９に近接して配置された傾斜した縁部分２０４Ａ、２０４Ｂを含む。傾斜した縁部分２０４Ａ、２０４Ｂは、凹部または溝１７９よりも広い幅を有する拡張された凹部部分１７９’の側方を囲む。いくつかの実施形態では、機能的スタック１７０Ａ、１７０Ｂおよび／または異なるＬＥＤ１０Ａ、１０Ｂの基板部分１７３Ａ、１７３Ｂは、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ、１０Ｂは、互いに対して物理的および／または電気的に切断されてもよい。図示のように、アノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂは、好ましくは半導体ウェーハを含むインターフェース素子９４の電極ペア９１、９２に（たとえば、はんだバンプ９３またははんだペーストなどの他の手段を介して）取り付けられる。加えて、アンダーフィル材料９９が、ソリッドステート発光デバイス２０５とインターフェース素子９４の間に提供される。
図３０Ｂを参照すると、接着促進材料１９１（たとえば、シリコーンまたはエポキシ）は、好ましくは、薄い層で基板部分１７３Ａ、１７３Ｂの一次発光表面部分１７５Ａ、１７５Ｂの上方に設けられ、ルミフォリック材料フィルム１８０’は、接着促進材料１９１の上方に付着され、それによって、充填されていない凹部または溝１７９および拡張された凹部部分１７９’を取り囲む。充填されていない凹部または溝１７９は、好ましくは、光分離用素子として作用し、動作中のＬＥＤ１０Ａ、１０Ｂ間のクロストークを防止または制限する。傾斜した縁部分２０４Ａ、２０４Ｂは、好ましくは、光拡散および／または光方向変換素子として作用し、拡張された凹部部分１７９’の上にあるルミフォリック材料フィルム１８０’の一部分にＬＥＤ放射を当てる。このようにして、充填されていない凹部または溝１７９の前方の領域（ピクセル間光拡散領域２０３に対応する前方領域とともに）が照らされ、基板部分１７３Ａ、１７３Ｂ間の照らされていないゾーンすなわち暗ゾーンの出現が減らされ、ソリッドステート発光デバイス２０５の光放射の均一性が強化される。
いくつかの実施形態では、光分離素子が、マルチＬＥＤアレイ（たとえば、マルチＬＥＤチップにおいて実施される）の基板の部分の間に画定されてよく、ルミフォリック材料層が基板部分の上方に配置されてよく、光拡散および／または光方向変換領域を含む光透過二次基板が、光分離素子の上にある照らされていないゾーンすなわち暗ゾーンの出現を減少させるために、ルミフォリック材料層の上方に配置されてもよい。光透過二次基板は、サファイアなどのパターニング可能なウェーハタイプの材料を含んでよく、光拡散および／または光方向変換領域は、（たとえば、ルミフォリック材料および／または光透過二次基板の大部分と比較して異なる屈折率、散乱、もしくは光学的性質を有する材料を堆積させるために）フォトリソグラフィックパターニングおよび選択的な材料除去、任意選択で、それに続く選択的な材料堆積によって画定されてもよい。そのような実施形態の例が、図３１〜図３５に関連して説明される。
図３１は、３つのＬＥＤ１０Ａ〜１０Ｃと基板とを含むソリッドステート発光デバイス２０６（たとえば、マルチＬＥＤチップ）の一部分を示し、凹部または溝は、隣接するＬＥＤ１０Ａ〜１０Ｃ間の基板の部分の中に画定されて、基板部分１７３Ａ〜１７３Ｃを画定する。各凹部または溝は、光分離素子１７６Ａ、１７６Ｂで充填される。各ＬＥＤ１０Ａ〜１０Ｃは、側方表面１７４Ａ〜１７４Ｃ（すなわち、それぞれの凹部または溝を囲む側方表面を含む）と一次発光表面部分１７５Ａ〜１７５Ｃとを含む基板部分１７３Ａ〜１７３Ｃへと光を放出するように配置された機能的スタック１７０Ａ〜１７０Ｃに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂ、１７１Ｃ〜１７２Ｃを含む。いくつかの実施形態では、機能的スタック１７０Ａ〜１７０Ｃおよび／または異なるＬＥＤ１０Ａ〜１０Ｃの基板部分１７３Ａ〜１７３Ｃは、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ〜１０Ｃは、互いに対して物理的および／または電気的に切断されてもよい。ルミフォリック材料１８０の層が、一次発光表面部分１７５Ａ〜１７５Ｃおよび光分離素子１７６Ａ、１７６Ｂの上方に配置される。二次基板２１０は、ルミフォリック材料１８０の層の上方に配置され、三角形の光拡散および／または光方向変換領域２１４Ａ、２１４Ｂを、二次基板２１０の中でルミフォリック材料１８０の層に近接して含む。二次基板２１０は、下位表面２１１と上位表面２１２とを含み、下位表面は、ルミフォリック材料１８０の層に近接する。各光拡散および／または光方向変換領域２１４Ａ、２１４Ｂは、底辺２１５Ａ、２１５Ｂと頂点２１６Ａ、２１６Ｂとを含み、底辺２１５Ａ、２１５Ｂは、頂点２１６Ａ、２１６Ｂよりも基板部分１７３Ａ〜１７３Ｃに近く、したがって、各頂点２１６Ａ、２１６Ｂは上方を指す。光散乱材料２０８は、二次基板２１０の上位表面２１２の上方にさらに配置される。
ソリッドステート発光デバイス２０６の動作中、電流がアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂ、１７１Ｃ〜１７２Ｃを介してＬＥＤ１０Ａ〜１０Ｃに供給され、ＬＥＤ放射が機能的スタック１７０Ａ〜１７０Ｃにおいて生成される。そのようなＬＥＤ放射は基板部分１７３Ａ〜１７３Ｃを通って伝播され、角度の急な放射の大半は、一次発光表面部分１７５Ａ〜１７５Ｃより上のルミフォリック材料１８０の層に当たる。角度の浅いＬＥＤ放射が、光分離素子１７６Ａ、１７６Ｂによって反射され、ルミフォリック材料１８０に向かって上方に方向変換され得る。基板部分１７３Ａ〜１７３Ｃ間のルミフォリック材料１８０の一部分は、放射を光拡散および／または光方向変換領域２１４Ａ、２１４Ｂへと向けるように構成される。このようにして、ピクセル間光拡散領域２０７Ａ、２０７Ｂに対応する）光分離素子１７６Ａ、１７６Ｂの前方の領域（が照らされ、光分離素子１６４Ａ、１７６Ｂに対応する基板部分１７３Ａ〜１７３Ｃ間の照らされていないゾーンすなわち暗ゾーンの出現が減らされ、ソリッドステート発光デバイス２０６の光放射の均一性が強化される。
図３２は、図３１のソリッドステート発光デバイス２０６に実質的に類似している（したがって、同一の要素については再び説明しない）が、異なるような形状にされ、異なるように置かれた光拡散および／または光方向変換領域２１８Ａ、２１８Ｂを有する、別のソリッドステート発光デバイス２２０（たとえば、マルチＬＥＤチップ）の一部分を示す。特に、ルミフォリック材料フィルム１８０’の層の上方に配置された二次基板２１０は、ルミフォリック材料フィルム１８０’の層（したがって、層は、特質が不連続であることがある）を通って、且つ二次基板２１０の下位部分を通って（たとえば、二次基板２１０の下位表面２１１を通るが上位表面２１２には達しない）延在する、長方形の光拡散および／または光方向変換領域２１８Ａ、２１８Ｂを二次基板２１０内に含む。各光拡散および／または光方向変換領域２１８Ａ、２１８Ｂは、下にある光分離素子１７６Ａ、１７６Ｂと位置合わせされ、対応する下にある光分離素子１７６Ａ、１７６Ｂと実質的に同じ幅を含む。ソリッドステート発光デバイス２２０の動作は、図３１のソリッドステート発光デバイス２０６の動作に実質的に類似している。
図３３は、図３１のソリッドステート発光デバイス２０６に実質的に類似している（したがって、同一の要素については再び説明しない）が、異なるように置かれ、方位付けられた光拡散および／または光方向変換領域２２４Ａ、２２４Ｂを有する、別のソリッドステート発光デバイス２２２（たとえば、マルチＬＥＤチップ）の一部分を示す。特に、ルミフォリック材料１８０の層の上方に配置された二次基板２１０は、二次基板２１０の上位表面２１２に近接した三角形の光拡散および／または光方向変換領域２２４Ａ、２２４Ｂを二次基板２１０内に含む。各光拡散および／または光方向変換領域２２４Ａ、２２４Ｂは、基部２２５Ａ、２２５Ｂと頂点２２６Ａ、２２６Ｂとを含み、頂点２２６Ａ、２２６Ｂは、基部２２５Ａ、２２５Ｂよりも基板部分１７３Ａ〜１７３Ｃに近く、したがって、各頂点２２６Ａ、２２６Ｂは下方を指す。光散乱材料２０８は、二次基板２１０の上位表面の上方にさらに配置され、各光拡散および／または光方向変換領域２２４Ａ、２２４Ｂの基部２２５Ａ、２２５Ｂは、光散乱材料２０８の少なくとも一部分を通って上方に延在する。ソリッドステート発光デバイス２２０の動作は、図３１のソリッドステート発光デバイス２０６の動作に実質的に類似している。
図３４は、図３１のソリッドステート発光デバイス２０６に実質的に類似している（したがって、同一の要素については再び説明しない）が、異なるように置かれ、方位付けられた光拡散および／または光方向変換領域２２４Ａ、２２４Ｂと延長された光分離素子１７６’Ａ、１７６’Ｂとを有する、別のソリッドステート発光デバイス２２８（たとえば、マルチＬＥＤチップ）の一部分を示す。特に、各延長された光分離素子１７６’Ａ、１７６’Ｂは、基板部分１７３Ａ〜１７３Ｃを越え、ルミフォリック材料フィルム１８０’の層の少なくとも一部分を通って上方に延在する。加えて（図３３に類似した様式で）、ルミフォリック材料フィルム１８０’の層の上方に配置された二次基板２１０は、二次基板２１０の上位表面２１２に近接した三角形の光拡散および／または光方向変換領域２２４Ａ、２２４Ｂを二次基板２１０内に含む。各光拡散および／または光方向変換領域２２４Ａ、２２４Ｂは、基部２２５Ａ、２２５Ｂと頂点２２６Ａ、２２６Ｂとを含み、頂点２２６Ａ、２２６Ｂは、基部２２５Ａ、２２５Ｂよりも基板部分１７３Ａ〜１７３Ｃに近く、したがって、各頂点２２６Ａ、２２６Ｂは下方を指す。光散乱材料２０８は、二次基板２１０の上位表面の上方にさらに配置され、各光拡散および／または光方向変換領域２２４Ａ、２２４Ｂの基部２２５Ａ、２２５Ｂは、光散乱材料２０８の少なくとも一部分を通って上方に延在する。ソリッドステート発光デバイス２２０の動作は、図３１のソリッドステート発光デバイス２０６の動作に実質的に類似している。
図３５は、図３１のデバイス２０６および図３２のデバイス２２０に実質的に類似している（したがって、同一の要素については再び説明しない）が、異なるように置かれ、寸法が設定され、方位付けられた光拡散および／または光方向変換領域２３２Ａ、２３２Ｂを有する別のソリッドステート発光デバイス２３０（たとえば、マルチＬＥＤチップ）の一部分を示す。ルミフォリック材料フィルム１８０’の層の上方に配置された二次基板２１０は、ルミフォリック材料フィルム１８０’の層を通って（したがって、ルミフォリック材料フィルム１８０’の層は特質が不連続であることがある）、且つ二次基板２１０の下位部分を通って延在する（すなわち、二次基板２１０の下位表面２１１を通って延在するが、上位表面２１２と接触するのに十分なほどに遠くには延在しない）長方形の光拡散および／または光方向変換領域２３２Ａ、２３２Ｂを二次基板２１０内に含む。各光拡散および／または光方向変換領域２３２Ａ、２３２Ｂは、下にある光分離素子１７６Ａ、１７６Ｂと位置合わせされるが、対応する下にある光分離素子１７６Ａ、１７６Ｂよりも実質的に狭い幅を含む。ソリッドステート発光デバイス２３０の動作は、図３１のソリッドステート発光デバイス２０６および図３２のソリッドステート発光デバイス２２０の動作に実質的に類似している。
図３６は、本明細書で開示される高密度ＬＥＤアレイを含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）を動作させるための試験装置の回路板２４０とサブマウント２５０との間の相互接続を示す。回路板２４０は、多数の（たとえば、銅）電気配線２４３を支持する基板２４１（たとえば、ＦＲ−４などの従来の回路板材料を含む）を含む。電気配線２４３は、その片側または両側に形成されてもよく、および／または介在する誘電層（図示せず）をもつ連続する層内に形成されてもよい。回路板２４０は、サブマウント２５０の相互接続２５２Ａ〜２５２Ｄと信号を通信するためのリボンケーブル２４４Ａ〜２４４Ｄを受けるように構成された４つの相互接続２４２Ａ〜２４２Ｄを含む複数の相互接続を支持する。サブマウント２５０は、好ましくは、その上に配置された複数の配線２５３を有する半導体ウェーハ２５１を備える。長方形アレイ取り付けエリア２５５は、ＬＥＤのアレイを受けるように構成され、好ましくは、ＬＥＤのアレイのうちの各ピクセル（ＬＥＤ）が、ＬＥＤごとに１つのアノードおよび１つのカソードを設けることなどによって、個別に制御されることを可能にする。
図３７Ａおよび図３７Ｂは、本明細書で開示されるＬＥＤのアレイ（図示せず）を受けるように構成された長方形アレイ取り付けエリア２６５に配線された複数の電気配線２６３を支持する半導体ウェーハ２６１を含む別のサブマウント２６０を示す。配線２６３は、サブマウント２６０の１つの縁に近接した複数の接点２６２まで延在する。サブマウント２６０は、長方形アレイ取り付けエリア２６５の中で、選択された接点ペア２６６（たとえば、示された破線形状内でほぼ対角線方向に配置された）のみがアクティブであり、ＬＥＤアレイのうちのＬＥＤを動作させることが可能であるように、試験装置として使用可能である。追加のアクティブ接点ペアは、長方形アレイ取り付けエリア２６５全体を占有するＬＥＤアレイ内のあらゆるピクセルを動作させるのに必要であるであろう。いくつかの実施形態では、アクティブ接点ペアが、本明細書で開示されるＬＥＤアレイを受けるように構成された特定用途向け集積回路（ＡＳＩＣ）チップのアクセス可能な表面に沿って配置されてもよい。図３８Ａは、図３７Ａおよび図３７Ｂのサブマウント２６０の拡大部分であり、半導体ウェーハ２６１の上方に配置された配線２６３および長方形アレイ取り付けエリア２６５と、（示された破線形状内に）動作可能な選択された接点ペア２６６を示す。
図３９Ａは、凹部または溝２７９によって分離された光透過基板部分２７３Ａ、２７３ＢにＬＥＤ放射を透過させるように配置された２つのフリップチップＬＥＤ１０Ａ、１０Ｂ（たとえば、Ｃｒｅｅ，Ｉｎｃ．、ダーラム、ノースカロライナ州から入手可能なＥＺシリーズフリップチップＣｒｅｅ）を含むソリッドステート発光デバイスの一部分の概略鉛直断面組立図である。各ＬＥＤ１０Ａ、１０Ｂは、基板部分２７３Ａ、２７３Ｂへと光を放出するように配置された機能的スタック２７０Ａ、２７０Ｂに近接したアノード−カソードペア２７１Ａ〜２７２Ａ、２７１Ｂ〜２７２Ｂを含む。ＬＥＤ１０Ａ、１０Ｂは、任意選択で、単一のマルチＬＥＤチップにおいて実施される。アノード２７１Ａ、２７１Ｂは、カソード２７２Ａ、２７２Ｂと比較して異なる高さを有し、好ましくは半導体ウェーハを含むサブマウント２８０の電極２８１Ａ、２８２Ａ、２８１Ｂ、２８２Ｂより上に配置される。電極２８１Ａ、２８２Ａ、２８１Ｂ、２８２Ｂは、電極ペア２８１Ａ〜２８２Ａ、２８１Ｂ〜２８２Ｂとして配置され、各電極ペアは、１つの背の低い電極２８１Ａ、２８１Ｂと、１つの背の高い電極２８２Ａ、２８２Ｂとを含み、各電極２８１Ａ、２８２Ａ、２８１Ｂ、２８２Ｂは、相補的な高さのアノード２７１Ａ、２７２Ａまたはカソード２７１Ｂ、２７２Ｂと嵌合するように構成される。電極ペア２８１Ａ〜２８２Ａ、２８１Ｂ〜２８２Ｂは、はんだペースト、はんだバンプなどの適切な取り付け手段によってアノード−カソードペア２７１Ａ〜２７２Ａ、２７１Ｂ〜２７２Ｂを受けるように配置される。異なる高さの電極２８１Ａ〜２８２Ａ、２８１Ｂ〜２８２Ｂを設けることによって、取り付け中に余分なはんだペーストまたははんだフラックスの流れによる反対極性の電極（またはアノードおよびカソード）間の意図しない短絡のリスクが減らされる。このリスクは、ＬＥＤ１０Ａ、１０Ｂが小さなピクセルピッチを有する（すなわち、互いに近傍にある）ときに特に懸念され得る。
図３９Ｂは、図３９Ａのデバイスに類似しているが、サブマウントに沿って電極の修正配置を含むソリッドステート発光デバイスの一部分の概略鉛直断面組立図である。図示のように、ソリッドステート発光デバイスは、凹部または溝２７９によって分離された光透過基板部分２７３Ａ、２７３ＢにＬＥＤ放射を透過させるように配置された２つのフリップチップＬＥＤ１０Ａ、１０Ｂを含む。各ＬＥＤ１０Ａ、１０Ｂは、基板部分２７３Ａ、２７３Ｂへと光を発するように配置された機能的スタック２７０Ａ、２７０Ｂに近接したアノード−カソードペア２７１Ａ〜２７２Ａ、２７１Ｂ〜２７２Ｂを含む。アノード２７１Ａ、２７１Ｂは、カソード２７２Ａ、２７２Ｂと比較して異なる高さを有し、好ましくは半導体ウェーハを含むサブマウント２９０の電極２９１Ａ、２９２Ａ、２９１Ｂ、２９２Ｂより上に配置される。電極２９２Ａ、２９２Ｂのうちの２つは、はんだ付け動作中の溶融時にはんだバンプ２９３から生じ得るはんだ材料の横方向の流れを防止するように配置された境界壁２９５Ａ、２９５Ｂを含む。はんだバンプ２９３の存在も、他の電極２９１Ａ、２９１Ｂと比較して電極２９２Ａ、２９２Ｂの有効な高さを隆起させ、他の電極２９１Ａ、２９１Ｂは、はんだバンプ２９３よりも薄い有効な高さを有するはんだペーストを受けるように構成され得る。電極ペア２９１Ａ〜２９２Ａ、２９１Ｂ〜２９２Ｂは、アノード−カソードペア２７１Ａ〜２７２Ａ、２７１Ｂ〜２７２Ｂを受けるように配置される。境界壁２９５Ａ、２９５Ｂを設けることと組み合わせて、異なる有効な高さの電極２９１Ａ〜２９２Ａ、２９１Ｂ〜２９２Ｂを設けることによって、取り付け動作中に反対極性の電極（またはアノードおよびカソード）間の意図しない短絡のリスクが減らされることがある。このリスクは、ＬＥＤ１０Ａ、１０Ｂが小さなピクセルピッチを有する（すなわち、互いに近傍にある）ときに特に懸念され得る。
いくつかの実施形態では、複数のＬＥＤと基板とを含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）は、１つまたは複数の凹部または溝がＬＥＤを接続する基板内に画定される前に、インターフェース素子（たとえば、ＡＳＩＣ、またはキャリア基板もしくはサブマウント）の上方に取り付けられることがある。基板内に凹部または溝を画定することによって、基板が脆弱化される傾向があり、その平面性に影響することがある。１つまたは複数の凹部または溝が基板内に画定される前にインターフェース素子にソリッドステート発光デバイスを取り付けることによって、それらの間の信頼性の高い接続を保証する能力が強化され得る。
図４０Ａ〜図４０Ｄは、コントラストおよびピクセル間均一性の改善を促進する特徴をもち、インターフェース素子９４（たとえば、任意選択で、ＡＳＩＣ、またはキャリアもしくはサブマウントにおいて実施される）の上方に取り付けられたソリッドステート発光デバイス３００を製造する際の工程を示す。このような取り付けは、ソリッドステート発光デバイス３００の異なるＬＥＤ１０Ａ、１０Ｂ間の溝または凹部の形成の前に実行される。各ＬＥＤ１０Ａ、１０Ｂは、基板１７３の部分へと光を放出するように配置された機能的スタック１７０Ａ、１７０Ｂに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂを含む。基板１７３は、側方表面１７４Ａ、１７４Ｂと、複数の発光表面部分１７５Ａ、１７５Ｂへの分割を受ける発光表面と、を含む。いくつかの実施形態では、機能的スタック１７０Ａ、１７０Ｂおよび／または異なるＬＥＤ１０Ａ、１０Ｂに対応する基板１７３の部分は、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ、１０Ｂは、互いに対して物理的および／または電気的に切断されてもよい。アノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂは、半導体ウェーハを含み得るインターフェース素子９４の電極ペア９１、９２に（たとえば、はんだバンプ９３を介して）取り付けられる。はんだバンプ９３が示されているが、任意の適切な電気接続手段（たとえば、はんだペーストまたは他の手段）が代わりに使用されてもよいことが理解されるべきである。いくつかの実施形態では、ソリッドステート発光デバイス３００とインターフェース素子９４との間の結合は、複数のマルチＬＥＤチップを画定するウェーハと複数のインターフェース素子を画定するウェーハまたは他の基板のウェーハレベルの結合を備え、アノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂおよびインターフェース素子９４の電極ペア９１、９２のすべての接点が、溝付け、充填、および単一化などの工程の完了の前に適切に揃えられる。
図４０Ｂは、図４０Ａの基板１７３の中での凹部または溝１７９を形成して、各々が対応する発光表面部分１７５Ａ、１７５Ｂを有する基板部分１７３Ａ、１７３Ｂを形成した後における、図４０Ａのソリッドステート発光デバイス３００を示す。単一の凹部または溝１７９および２つのＬＥＤ１０Ａ、１０Ｂのみが示されているが、溝または凹部によって分離された任意の適切な数のＬＥＤが設けられてもよいことが諒解されるべきであり、ＬＥＤは、好ましくは、２次元配列に配置される。いくつかの実施形態では、凹部または溝は、機械的ソーイングによって画定されてもよいし、エッチングによって画定されてもよいし、レーザ切断によって画定されてもよいし、他の方法によって画定されてもよい。凹部または溝は、基板の一部分のみを通って又は基板の厚さ全体を通って画定されて、基板部分１７３Ａ、１７３Ｂを生じてもよい。
図４０Ｃは、凹部または溝１７９（図４０Ｂに示される）に対する除去可能な（たとえば、犠牲）材料１８９を追加して、基板部分１７３Ａ、１７３Ｂおよび除去可能な材料１８９の上方にルミフォリック材料１８０を形成した後における、図４０Ｂのソリッドステート発光デバイス３００を示す。任意選択で、アンダーフィル材料（図示せず）が、インターフェース素子９４とソリッドステート発光デバイス３００の間に配置されてもよい。
図４０Ｄは、基板部分１７３Ａ、１７３Ｂ間からの除去可能な材料１８９（図４０Ｃに示される）を除去して、ルミフォリック材料１８０で覆われた充填されていない凹部または溝１７９を生じさせた後における、図４０Ｃのソリッドステート発光デバイス３００を示す。充填されていない凹部または溝１７９は、好ましくは、光分離素子として作用して、動作されているときのＬＥＤ１０Ａ、１０Ｂ間のクロストークを防止または制限する。ソリッドステート発光デバイス３００の動作は、図２２Ｃのソリッドステート発光デバイス１６８の動作に実質的に類似している。
いくつかの実施形態では、ソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）は、ソリッドステート発光デバイスに構造的支持を提供し、第１のインターフェース素子（たとえば、キャリア基板またはサブマウントにおいて実施される）の上方に取り付けられてもよい。第１のインターフェース素子は、第１のインターフェース素子を第２のインターフェース素子（たとえば、ＡＳＩＣにおいて実施される）に取り付けるためのパススルー（ｐａｓｓ−ｔｈｒｏｕｇｈ）電気接続を含むいくつかの実施形態では、パススルー電気接続は、第１のインターフェース素子の内部を通過する導電性ビアを含んで、第１のインターフェース素子の両面に画定された接点パッド間の導通経路を提供してもよい。いくつかの実施形態では、マルチＬＥＤチップは、その中に１つまたは複数の凹部または溝が画定される前に第１のインターフェース素子に取り付けられて、マルチＬＥＤチップに構造的支持を提供してもよい。凹部または溝の形成によって、発光デバイスが、非常に壊れやすく、亀裂を生じやすくなる傾向が高い場合があるので、そのような支持は、取り扱いを促進するため、および／またはパッケージング制約に対処するために有益なことがある。
図４１は、複数のＬＥＤ１０Ａ、１０Ｂと、キャリア基板またはサブマウントにおいて実施される第１のインターフェース素子３０５の上方に取り付けられた基板１７３と、を含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）３０４の概略鉛直断面図である。第１のインターフェース素子３０５は、第１の主要表面３０６上に配置された電気接点３１１、３１２と、第２の主要表面３０８上に配置された電気接点３１５、３１６と、対応する電気接点３１１、２１２、３１５、３１６間の導通経路を提供するために第１の主要表面および第２の主要表面３０６、３０８間に延在する導電性ビア３０９とを含む。第１のインターフェース素子３０５は、ＡＳＩＣにおいて実施される（第２の）インターフェース素子９４の上方に位置決めされ、ソリッドステート発光デバイス３０４と第２のインターフェース素子９４の間の第１のインターフェース素子３０５の取り付けを可能にする。第２のインターフェース素子９４は、はんだバンプ９３またははんだペーストなどの他の手段（図示せず）を使用して、第１のインターフェース素子３０５の第２の主要表面３０８に沿って対応する電気接点３１５、３１６に電気的に接続されるように配置された電極ペア９１、９２を含む。基板１７３は、各々が異なるＬＥＤ１０Ａ、１０Ｂに関連付けられた基板部分へと分割可能である。各ＬＥＤ１０Ａ、１０Ｂは、基板部分のうちの対応するものへと光を放出するように配置された機能的スタック１７０Ａ、１７０Ｂに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂを含み、各ＬＥＤ１０Ａ、１０ＢはフリップチップＬＥＤを実施する。いくつかの実施形態では、機能的スタック１７０Ａ、１７０Ｂおよび／または異なるＬＥＤ１０Ａ、１０Ｂの基板部分は、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ、１０Ｂは、互いに対して物理的および／または電気的に切断されてもよい。各基板部分は、側方表面１７４Ａ、１７４Ｂを含み、且つ一次発光表面部分１７５Ａ、１７５Ｂを含む。図示では、ソリッドステート発光デバイス３０４は、ＬＥＤ１０Ａ、１０Ｂ間の溝または凹部が欠けている。しかしながら、溝または凹部は、第１のインターフェース素子３０５へのソリッドステート発光デバイス３０４の取り付けの後、または第２のインターフェース素子９４の上方での（その上に配置されたソリッドステート発光デバイス３０４を有する）第１のインターフェース素子３０５の取り付けの後、のどちらかで、がＬＥＤ１０Ａ、１０Ｂ間の基板１７３の厚さの一部分を通って画定されて、または、厚さ全体を通って画定されて（基板部分を形成して）もよいことが理解されるべきである。
いくつかの実施形態では、任意選択で２次元配列に配置された、複数のソリッドステート発光デバイス（たとえば、マルチチップＬＥＤ）は、任意選択で１つまたは複数の溝または凹部がソリッドステート発光デバイスのＬＥＤ間の基板の部分に画定される前に、ＡＳＩＣ、またはキャリア基板もしくはサブマウントなどの単一のインターフェース素子の上方に取り付けられてもよい。他の実施形態では、ＡＳＩＣ、またはキャリア基板もしくはサブマウントなどの複数のインターフェース素子は、任意選択で１つまたは複数の溝または凹部がマルチチップソリッドステート発光デバイスの部分に画定される前に、単一のマルチチップソリッドステート発光デバイス（たとえば、マルチチップＬＥＤチップ）に取り付けられるように配置されてもよい。いくつかの実施形態では、（その中における溝または凹部の形成の前の）複数の単一化されたＬＥＤアレイまたはマルチＬＥＤデバイスは、単一のインターフェース素子（たとえば、ＡＳＩＣ、またはキャリア基板もしくはサブマウント）に留置および結合されてもよい。あるいは、他の実施形態では、単一のＬＥＤアレイは、複数が留置および結合されて単一化されたＡＳＩＣチップを受けるように配置されてもよい。
図４２は、単一のインターフェース素子（たとえば、ＡＳＩＣ、またはキャリア基板もしくはサブマウント）９４の上方に取り付けられた２つのソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）３２０−１、３２０−２であって、ソリッドステート発光デバイス３２０−１、３２０−２の基板１７３−１、１７３−２での凹部または溝の画定の前のソリッドステート発光デバイス３２０−１、３２０−２を示す。図４２は、ソリッドステート発光デバイス３２０−１、３２０−２間の間隙３２１の存在を示しているが、いくつかの実施形態では、間隙３２１は、１つまたは複数の材料で充填され、および／または（たとえば、ソリッドステート発光デバイス３２０−１、３２０−２を、それらの間に空間がない状態で互いに当接させることによって）なくされてもよい。各ソリッドステート発光デバイス３２０−１、３２０−２は、複数のＬＥＤ１０−１Ａ、１０−１Ｂ、１０−２Ａ、１０−２Ｂを含み、各ＬＥＤ１０−１Ａ、１０−１Ｂ、１０−２Ａ、１０−２Ｂは、基板１７３−１、１７３−２の部分へと光を放出するように配置された機能的スタック１７０−１Ａ、１７０−１Ｂ、１７０−２Ａ、１７０−２Ｂに近接したアノード−カソードペア１７１−１Ａ、１７２−１Ｂ、１７１−２Ａ、１７２−２Ｂを含む。各基板１７３−１、１７３−２は、各々が異なるＬＥＤ１０−１Ａ、１０−１Ｂ、１０−２Ａ、１０−２Ｂに関連付けられた基板部分へと（たとえば、溝または凹部を使用して、図示せず）分割可能である。各基板１７３−１、１７３−２は、側方表面１７４−１Ａ、１７４−２Ｂと、複数の発光表面部分１７５−１Ａ、１７５−１Ｂ、１７５−２Ａ、１７５−２Ｂへの分割を受ける一次発光表面と、を含む。いくつかの実施形態では、機能的スタック１７０−１Ａ、１７０−１Ｂ、１７０−２Ａ、１７０−２Ｂおよび／または異なるＬＥＤ１０−１Ａ、１０−１Ｂ、１０−２Ａ、１０−２Ｂに対応する基板１７３−１、１７３−２の部分は、一体的に形成される、および／または少なくとも１つの相互接続１７０’−１、１７０’−２を介して接続されてもよい。あるいは、各ＬＥＤ１０−１Ａ、１０−１Ｂ、１０−２Ａ、１０−２Ｂは、互いに対して物理的および／または電気的に切断されてもよい。アノード−カソードペア１７１−１Ａ、１７２−１Ｂ、１７１−２Ａ、１７２−２Ｂは、半導体ウェーハを含み得るインターフェース素子９４の電極ペア９１、９２に（たとえば、はんだバンプ９３を介して）取り付けられる。いくつかの実施形態では、ソリッドステート発光デバイス３２０−１、３２０−２は、インターフェース素子９４への取り付けの後に、基板１７３−１、１７３−２の全体を薄くするように処理されてもよい、および／または破線矢印３２２−１、３２２−２によってマークされる場所内のように、ＬＥＤ１０−１Ａ、１０−１Ｂ、１０−２Ａ、１０−２Ｂの間の基板１７３−１、１７３−２に凹部または溝を画定するように処理されてもよい。
図４３は、ソリッドステート発光デバイス３３０の複数のＬＥＤ１０Ａ〜１０Ｄを接続する基板１７３に凹部または溝を画定する前における、複数のインターフェース素子９４−１、９４−２（たとえば、ＡＳＩＣ、またはキャリア基板もしくはサブマウント）の上方に取り付けられたソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）３３０を示す。各ＬＥＤ１０Ａ〜１０Ｄは、基板１７３の部分へと光を放出するように配置された機能的スタック１７０Ａ〜１７０Ｄに近接したアノード（たとえば、アノード１７１Ａ）とカソード（たとえば、カソード１７２Ｄ）とを含み、基板は、各々が異なるＬＥＤ１０Ａ〜１０Ｄに関連付けられた基板部分へと分割可能である。特に、基板１７３は、破線矢印３３２Ａ〜３３２Ｃによってマークされた場所内のように、ＬＥＤ１０Ａ〜１０Ｄの間の全体的な基板１７３の厚さの一部分または厚さ全体を通って凹部または溝（図示せず）を画定することによって分割されてもよい。基板１７３は、側方表面１７４Ａ、１７４Ｄと、複数の発光表面部分１７５Ａ〜１７５Ｄへの分割を受ける一次発光表面と、を含む。いくつかの実施形態では、機能的スタック１７０Ａ〜１７０Ｄおよび／または異なるＬＥＤ１０Ａ〜１０Ｄに対応する基板１７３の部分は、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ〜１０Ｄは、互いに対して物理的および／または電気的に切断されてもよい。アノード−カソードペア（たとえば、アノード１７１Ａ〜カソード１７２Ｄを含む）は、半導体ウェーハを含み得るインターフェース素子９４−１、９４−２の電極ペア９１−１、９２−１、９１−２、９２−２に（たとえば、はんだバンプ９３を介して）取り付けられる。いくつかの実施形態では、ソリッドステート発光デバイス３３０は、インターフェース素子９４−１、９４−２への取り付けの後に、基板１７３の全体を薄くするように処理されてもよい、および／またはＬＥＤ１０Ａ〜１０Ｄの間の基板１７３に凹部または溝を画定するように処理されてもよい。
いくつかの実施形態では、ソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）の活性層を含むエピタキシャル層部分は、ＡＳＩＣまたはキャリア基板もしくはサブマウントなどのインターフェース素子へのソリッドステート発光デバイスの取り付けの前に、選択的に除去されてもよい。そのような選択的除去は、エッチング、ソーイング、または他の手段によって達成されてよく、任意選択で、その後で、エピタキシャル層を支持する基板の部分的厚さまたは厚さ全体を通って延在する基板材料の選択的除去がなされてもよい。いくつかの実施形態では、エピタキシャル層部分は、ＬＥＤ間で選択的に除去されてよく、これは、異なるＬＥＤの独立した動作および／または異なるＬＥＤ間の熱伝達の減少を可能にするために望ましいことがある。いくつかの実施形態では、１つまたは複数の第１の凹部または溝が、ソリッドステート発光デバイスのエピタキシャル層部分を通って第１の方向に（たとえば、前面側から）画定され、それに続いて、インターフェース素子の上方でのソリッドステート発光デバイスの取り付けがなされ、それに続いて、ソリッドステート発光デバイスの基板部分を通って第２の方向における（たとえば、背面側から）１つまたは複数の第２の凹部または溝の画定がなされることがある。いくつかの実施形態では、第１の凹部または溝は、任意選択で、第１の凹部を第２の凹部と合体させる方式で、または第１の凹部と第２の凹部を分離するために基板の薄い膜部分を残す方式で、第２の凹部または溝と位置合わせされてもよい。
図４４Ａ〜図４４Ｃは、コントラストおよびピクセル間均一性の改善を促進する特徴をもち、インターフェース素子９４（たとえば、任意選択で、ＡＳＩＣ、またはキャリアもしくはサブマウントにおいて実施された）の上方に取り付けられたソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）３４０を製造する際の工程を示し、第１の凹部または溝３４１は、取り付けの前に第１の方向にソリッドステート発光デバイス３４０の中に画定される。
図４４Ａは、第１の（前面側）凹部または溝３４１を含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）３４０を示す。第１の凹部または溝３４１は、ソリッドステート発光デバイス３４０の異なるＬＥＤ１０Ａ、１０Ｂの機能的スタック１７０Ａ、１７０Ｂを形成するエピタキシャル層を通って延在する。機能的スタック１７０Ａ、１７０Ｂは、基板１７３とＬＥＤ１０Ａ、１０Ｂのアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂとの間に配置される。機能的スタック１７０Ａ、１７０Ｂは、基板１７３の部分へ光を放出して、側方表面１７４Ａ、１７４Ｂ間に囲まれた基板１７３の一次発光表面部分１７５Ａ、１７５Ｂを通って出るように配置される。図示のように、第１の凹部または溝３４１は、エピタキシャル層を通って（たとえば、エッチングまたは他の手段によって）画定されて、機能的スタック１７０Ａ、１７０Ｂを分離する。
図４４Ｂは、インターフェース素子（たとえば、ＡＳＩＣ、またはキャリア基板もしくはサブマウント）９４の上方に取り付けられた後における、図４４Ａのソリッドステート発光デバイス３４０を示す。破線矢印３４２Ａは、第２の凹部（図示せず）が基板１７３の少なくとも一部分を通って画定され得る場所を識別する。ソリッドステート発光デバイス３４０のアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂは、半導体ウェーハを含み得るインターフェース素子９４の電極ペア９１、９２に（たとえば、はんだバンプ９３を介して）取り付けられる。はんだバンプ９３が示されているが、任意の適切な電気接続手段（たとえば、はんだペーストまたは他の手段）が代わりに使用されてもよいことが理解されるべきである
図４４Ｃは、ソリッドステート発光デバイス３４０とインターフェース素子９４との間のアンダーフィル材料３４５を追加し、基板の一部分を通って（すなわち、第１の凹部または溝３４１が形成された第１の方向に対向する第２の方向に）画定された第２の凹部または溝３４３を形成して、基板部分１７３Ａ、１７３Ｂを生じさせた後における、図４４Ｂのソリッドステート発光デバイス３４０を示す。図示のように、第２の凹部または溝３４３は、第１の凹部または溝３４１と位置合わせされる（すなわち、揃えられる）が、それぞれの凹部または溝３４１、３４３は、基板１７３の薄い膜領域３４４によって分離される。
図４４Ｄは、図４４Ｃに示されるデバイス３４０に実質的に類似している（それによって、同じ参照番号をもつ要素については、再び説明しない）が、基板部分１７３Ａ、１７３Ｂの厚さ全体を通って延在する（すなわち、ソリッドステート発光デバイス３４０’とインターフェース素子９４の間に全体的に配置されたアンダーフィル材料３４５の一部分を露出させる）第２の代替凹部または溝３４６を含むソリッドステート発光デバイス３４０’を示す。
図４５は、隣接するＬＥＤ１０Ａ〜１０Ｃの間に画定された凹部または溝を含むソリッドステート発光デバイス（たとえば、マルチＬＥＤチップ）３５０を示し、異なるエミッタ領域３５１〜３５３は異なる特性を有する。各ＬＥＤ１０Ａ〜１０Ｃは、基板部分１７３Ａ〜１７３Ｃへと光を発するように配置された機能的スタック１７０Ａ〜１７０Ｃに近接したアノード−カソードペア１７１Ａ〜１７２Ａ、１７１Ｂ〜１７２Ｂ、１７１Ｃ〜１７２Ｃを含む。凹部または溝は、それぞれのＬＥＤ１０Ａ〜１０Ｃの間に画定されて、それぞれのＬＥＤ１０Ａ〜１０Ｃの間に側方表面１７４Ａ〜１７４Ｃを生じさせるとともに、光分離およびピクセル間光拡散の有用性を提供するように、基板部分１７３Ａ〜１７３Ｃの側方境界に沿って傾斜した縁部分２０４Ａ、２０４Ｂ−１、２０４Ｂ−２、２０４Ｃを生じさせる。それぞれのＬＥＤ１０Ａ〜１０Ｃに対する基板部分１７３Ａ〜１７３Ｃの一次発光表面は、接着促進材料１９１（たとえば、エポキシ）ならびに各ＬＥＤ１０Ａ〜１０Ｃの上およびその間にまたがるルミフォリック材料１８０の層で覆われる。いくつかの実施形態では、機能的スタック１７０Ａ〜１７０Ｃおよび／または異なるＬＥＤ１０Ａ〜１０Ｃの基板部分１７３Ａ〜１７３Ｃは、一体的に形成される、および／または少なくとも１つの相互接続１７０’を介して接続されてもよい。あるいは、各ＬＥＤ１０Ａ〜１０Ｃは、互いに対して物理的および／または電気的に切断されてもよい。光反射コーティング３５５Ａ、３５５Ｃは、ソリッドステート発光装置の側方縁に沿って配置可能な基板部分１７３Ａ、１７３Ｃの側方縁に近接して設けられてもよい。異なるエミッタ領域３５１〜３５３の性質は、ソリッドステート発光装置内でのエミッタ領域３５１〜３５３の相対的ポジショニングに応じて利用できるように、異なる特性（たとえば、指向性、側方カットオフ、ビームパターン、色点、色温度、強度など）を提供するように調整されてもよい。
本明細書で開示される実施形態は、以下の有益な技術的効果、すなわち、ピクセルピッチの小さいエミッタアレイをもつソリッドステート発光デバイスの製造を可能にすること、低減された散乱および／または光クロストークの性質をもつピクセルピッチの小さいソリッドステート発光デバイス（ルミフォアを含む放射デバイスを含む）を提供すること、低減された光クロストークを同時に提供しながら強化された照明の均一性をもつピクセルピッチの小さいソリッドステート発光デバイス（ルミフォアを含む放射デバイスを含む）を提供すること、製造を簡単にし、順次照らされる多色ＬＥＤディスプレイの解像度を強化すること、ソリッドステート発光デバイスの大型モジュール式アレイの製造を可能にすること、複数の照明ゾーンと選択された照明ターゲットを選択的に照明するまたは選択された照明ターゲットの照明を回避する能力とをもつ次世代車両用ヘッドランプの製造を簡単にすること、ならびにターゲット照明表面上への画像または情報の投影を可能にすること、のうちの１つまたは複数を提供し得る。
当業者は、本開示の好ましい実施形態に対する改善点および修正形態を認識するであろう。あらゆるそのような改善点および修正形態は、本明細書で開示される概念および以下の特許請求の範囲の範囲に含まれると考えられる。

Claims (78)

  1. 基板によって支持され、前記基板の複数の光透過領域にＬＥＤ放射を透過させるように配置されたＬＥＤのアレイと、
    前記基板の光抽出表面の上またはその上方に配置された少なくとも１つのルミフォリック材料であって、前記ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成され、前記複数の光透過領域と実質的に位置合わせされた複数の光出力エリアを備える、少なくとも１つのルミフォリック材料と、
    前記基板内に少なくとも部分的に配置された複数の光分離素子であって、複数の光分離素子のうちの光分離素子が、前記複数の光透過領域のうちの異なる光透過領域の間に配置され、複数の光分離素子が、前記異なる光透過領域間のＬＥＤ放射の通過を減少させるように構成される、複数の光分離素子と
    を備えるマルチＬＥＤチップ。
  2. 前記複数の光分離素子は、前記光抽出表面から前記基板の内部へと延在する、請求項１に記載のマルチＬＥＤチップ。
  3. 前記基板は、前記光抽出表面に対向する光注入表面を備え、
    前記複数の光分離素子は、前記光注入表面から前記基板の内部へと延在する、
    請求項１に記載のマルチＬＥＤチップ。
  4. 前記基板は、前記光抽出表面に対向する光注入表面を備え、
    前記複数の光分離素子のうちの光分離素子の第１のグループは、前記光注入表面から前記基板の内部へと延在し、
    前記複数の光分離素子のうちの光分離素子の第２のグループは、前記光抽出表面から前記基板の前記内部へと延在する、
    請求項１に記載のマルチＬＥＤチップ。
  5. 前記複数の光分離素子は、前記基板の内部から前記光抽出表面まで延在する内側部分を含み、且つ、前記光抽出表面を越えて延在する外側部分を含む、請求項１に記載のマルチＬＥＤチップ。
  6. 前記光抽出表面および前記複数の光分離素子の前記外側部分によって囲まれた複数の光抽出凹部をさらに備え、
    前記少なくとも１つのルミフォリック材料は、前記複数の光抽出凹部内に少なくとも部分的に配置される、請求項５に記載のマルチＬＥＤチップ。
  7. 前記外側部分は、前記内側部分に対して不連続である、請求項６に記載のマルチＬＥＤチップ。
  8. 前記光抽出表面は、複数の光抽出凹部を画定し、
    前記少なくとも１つのルミフォリック材料は、前記複数の光抽出凹部内に少なくとも部分的に配置される、請求項１に記載のマルチＬＥＤチップ。
  9. 前記少なくとも１つのルミフォリック材料は、前記複数の光出力エリアのうちの第１の光出力エリアに対応する第１のルミフォリック材料と、前記複数の光出力エリアのうちの第２の光出力エリアに対応する第２のルミフォリック材料と、を含む、請求項１に記載のマルチＬＥＤチップ。
  10. 前記複数の光分離素子は、光反射材料を備える、請求項１に記載のマルチＬＥＤチップ。
  11. 前記複数の光分離素子は、前記ＬＥＤのアレイのうちの少なくともいくつかのＬＥＤの間の境界と位置合わせされる、請求項１に記載のマルチＬＥＤチップ。
  12. 前記少なくとも１つのルミフォリック材料の上方に配置された複数のマイクロレンズをさらに備え、
    前記複数のマイクロレンズのうちの各マイクロレンズは、前記複数の光出力エリアのうちの異なる光出力エリアの上方に配置される、請求項１に記載のマルチＬＥＤチップ。
  13. 前記基板は、その上方で前記ＬＥＤのアレイの活性層が成長する成長基板を備える、請求項１から１２のいずれか一項に記載のマルチＬＥＤチップ。
  14. 前記基板は、その上方で前記ＬＥＤのアレイの活性層が成長する成長基板とは異なる、キャリア基板を備える、請求項１から１２のいずれか一項に記載のマルチＬＥＤチップ。
  15. 前記ＬＥＤのアレイのうちの各ＬＥＤは、フリップチップ構成である、請求項１から１２のいずれか一項に記載のマルチＬＥＤチップ。
  16. 前記ＬＥＤのアレイのうちの各ＬＥＤは、個別にアドレッサブルである、請求項１から１２のいずれか一項に記載のマルチＬＥＤチップ。
  17. 基板の光透過部分にＬＥＤ放射を透過させるように配置されたＬＥＤのアレイと、
    前記基板の光抽出表面の上またはその上方に配置された少なくとも１つのルミフォリック材料であって、前記ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成され、複数の光出力エリアを備える、少なくとも１つのルミフォリック材料と、
    前記ＬＥＤのアレイのうちの少なくともいくつかのＬＥＤの間の境界と位置合わせされた複数の光分離素子であって、少なくとも複数の光分離素子の部分が、前記光抽出表面の部分の上またはその上方に配置され、且つ前記複数の光出力エリアを越えて延在する、複数の光分離素子と
    を備えるマルチＬＥＤチップ。
  18. 複数の光抽出凹部が、前記複数の光分離素子および前記光抽出表面によって囲まれ、
    前記少なくとも１つのルミフォリック材料は、前記複数の光抽出凹部内に少なくとも部分的に配置される、請求項１７に記載のマルチＬＥＤチップ。
  19. 前記光抽出表面は、複数の光抽出凹部を画定し、
    前記少なくとも１つのルミフォリック材料は、前記複数の光抽出凹部内に少なくとも部分的に配置される、請求項１７に記載のマルチＬＥＤチップ。
  20. 前記複数の光分離素子の部分が前記基板の内部へと延在する、請求項１７に記載のマルチＬＥＤチップ。
  21. 前記少なくとも１つのルミフォリック材料は、第１のルミフォリック材料と第２のルミフォリック材料とを含み、
    前記第１のルミフォリック材料は、前記光抽出表面の第１の部分を覆うように配置され、
    前記第２のルミフォリック材料は、前記光抽出表面の第２の部分を覆うように配置される、請求項１７に記載のマルチＬＥＤチップ。
  22. 前記複数の光分離素子は、光反射材料を備える、請求項１７に記載のマルチＬＥＤチップ。
  23. 前記少なくとも１つのルミフォリック材料の上方に配置された複数のマイクロレンズをさらに備え、
    前記複数のマイクロレンズのうちの各マイクロレンズは、前記複数の光出力エリアのうちの異なる光出力エリアの上方に配置される、請求項１７に記載のマルチＬＥＤチップ。
  24. 前記ＬＥＤのアレイのうちの各ＬＥＤは、フリップチップ構成である、請求項１７から２３のいずれか一項に記載のマルチＬＥＤチップ。
  25. 前記ＬＥＤのアレイのうちの各ＬＥＤは、個別にアドレッサブルである、請求項１７から２３のいずれか一項に記載のマルチＬＥＤチップ。
  26. マルチＬＥＤチップを製造する方法であって、
    ＬＥＤのアレイを支持する光透過基板の少なくとも１つの表面に複数の凹部または溝を画定することであって、前記複数の凹部または溝が、前記ＬＥＤのアレイのうちの少なくともいくつかのＬＥＤの間の境界と位置合わせされる、画定することと、
    前記複数の凹部または溝の中に光作用性材料を堆積させて、前記光透過基板内に少なくとも部分的に配置された複数の一次光分離素子を生じさせることであって、前記複数の一次光分離素子が、前記光透過基板の複数の光透過領域のうちの異なる光透過領域の間のＬＥＤ放射の通過を減少させるように構成される、生じさせることと、
    前記光透過基板の光抽出表面の上またはその上方に少なくとも１つのルミフォリック材料を設けることと、
    を含む方法。
  27. 前記複数の凹部または溝は、機械的ソーイングによって画定される、請求項２６に記載の方法。
  28. 前記複数の凹部または溝は、エッチングによって画定される、請求項２６に記載の方法。
  29. 前記光抽出表面に複数の光抽出凹部を画定することをさらに含み、
    前記光抽出表面の上またはその上方に少なくとも１つのルミフォリック材料を設けることは、前記複数の光抽出凹部内に前記少なくとも１つのルミフォリック材料の少なくとも一部分を堆積させることを含む、請求項２６に記載の方法。
  30. 前記少なくとも１つのルミフォリック材料は、複数の光出力エリアを備え、
    前記方法は、前記少なくとも１つのルミフォリック材料の上方に光作用性材料を堆積させて、前記複数の光出力エリアを分離するように配置された複数の二次光分離素子を形成すること、をさらに含む、請求項２６に記載の方法。
  31. 前記光作用性材料は、光反射材料を含む、請求項２６に記載の方法。
  32. 前記ＬＥＤのアレイのうちの各ＬＥＤは、フリップチップ構成である、請求項２６から３２のいずれか一項に記載の方法。
  33. マルチＬＥＤチップを製造する方法であって、
    ＬＥＤのアレイを支持する基板の光抽出表面に複数の光抽出凹部を形成することと、
    前記複数の光抽出凹部内に少なくとも部分的に配置された少なくとも１つのルミフォリック材料を設けることと、
    を含む方法。
  34. 前記基板内に少なくとも部分的に配置された複数の光分離素子を設けることであって、前記複数の光分離素子が、前記基板の複数の光透過領域のうちの異なる光透過領域の間のＬＥＤ放射の通過を減少させるように構成される、設けることをさらに含む、請求項３３に記載の方法。
  35. （ｉ）前記光抽出表面の少なくとも一部分、及び（ｉｉ）前記少なくとも１つのルミフォリック材料の少なくとも一部分、のうちの１つまたは複数の上またはその上方に複数の光分離素子を形成することをさらに含む、請求項３３に記載の方法。
  36. 前記複数の光分離素子は、前記ＬＥＤのアレイのうちの少なくともいくつかのＬＥＤの間の境界と位置合わせされる、請求項３５に記載の方法。
  37. 前記ＬＥＤのアレイのうちの各ＬＥＤは、フリップチップ構成である、請求項３３から３６のいずれか一項に記載の方法。
  38. 基板の複数の光透過部分にＬＥＤ放射を透過させるように配置されたＬＥＤのアレイと、
    前記基板内に少なくとも部分的に配置された複数の光分離素子であって、複数の光分離素子のうちの光分離素子は、前記複数の光透過部分のうちの異なる光透過部分の間に配置され、複数の光分離素子は、前記異なる光透過部分間のＬＥＤ放射の通過を減少させるように構成され、前記複数の光透過部分は、前記ＬＥＤのアレイによって照明らされて、複数のボーダー部分を含む複数のピクセルを画定するように構成され、前記複数のピクセルのうちの各ピクセルは、前記複数のボーダー部分のうちの少なくとも１つのボーダー部分を含む、複数の光分離素子と、
    前記複数のボーダー部分のうちのボーダー部分に光を透過させ、前記複数の光分離素子と位置合わせされたまたはこれに近接した前記マルチＬＥＤチップの発光表面部分においてピクセル間照明を強化するように構成された複数のピクセル間光拡散領域と、
    を備えるマルチＬＥＤチップ。
  39. 前記複数の光分離素子は、少なくとも１つの光作用性材料を備え、
    前記複数のピクセル間光拡散領域は、前記少なくとも１つの光作用性材料と接触して配置された少なくとも１つの光透過材料を備える、請求項３８に記載のマルチＬＥＤチップ。
  40. 前記複数の光分離素子は、前記基板内に完全に配置され、
    前記複数のピクセル間光拡散領域は、前記基板内および前記複数の光分離素子の上方に少なくとも部分的に配置された少なくとも１つの光透過材料を含む、
    請求項３８に記載のマルチＬＥＤチップ。
  41. 前記複数のピクセル間光拡散領域は、前記基板の表面に対して持ち上げられ、且つ前記複数の光分離素子と少なくとも部分的に位置合わせされた、少なくとも１つの光透過材料領域を備える、請求項３８に記載のマルチＬＥＤチップ。
  42. 前記複数の光分離素子は、前記基板の部分内に複数の充填されていない空隙を備える、請求項３８に記載のマルチＬＥＤチップ。
  43. 前記基板の光抽出表面の上またはその上方に配置された少なくとも１つのルミフォリック材料であって、前記ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成された少なくとも１つのルミフォリック材料をさらに備える、請求項３８に記載のマルチＬＥＤチップ。
  44. 前記少なくとも１つのルミフォリック材料は、前記複数のピクセル間光拡散領域の上方にさらに配置される、請求項４３に記載のマルチＬＥＤチップ。
  45. 前記基板の前記複数の光透過部分のうちの各光透過部分は、（ｉ）幅と深さとを有し、（ｉｉ）前記複数の光分離素子のうちの光分離素子で部分的に充填され、（ｉｉｉ）前記複数のピクセル間光拡散領域のうちのピクセル間光拡散領域を画定する少なくとも１つの光透過材料で部分的に充填される、間隙によって、前記基板の前記複数の光透過部分のうちの少なくとも１つの他の光透過部分から分離される、請求項３８に記載のマルチＬＥＤチップ。
  46. 前記間隙は、前記光分離素子で充填された前記幅の第１の部分を含み、且つ前記少なくとも１つの光透過材料で充填された前記幅の第２の部分を含む、請求項４５に記載のマルチＬＥＤチップ。
  47. 前記間隙は、前記光分離素子で充填された前記深さの第１の部分を含み、前記少なくとも１つの光透過材料で充填された前記深さの第２の部分を含む、請求項４５に記載のマルチＬＥＤチップ。
  48. 前記基板の表面に対して持ち上げられ、且つ前記光分離素子及び前記ピクセル間光拡散領域のうちの少なくとも１つと少なくとも部分的に位置合わせされた、少なくとも１つの光透過材料領域をさらに備える、請求項４５に記載のマルチＬＥＤチップ。
  49. 前記基板の前記複数の光透過部分のうちの各光透過部分は、前記複数のピクセル間光拡散領域のうちのピクセル間光拡散領域を形成する少なくとも１つの傾斜した縁を備える、請求項３８に記載のマルチＬＥＤチップ。
  50. 前記基板は、前記少なくとも１つの傾斜した縁を含む少なくとも１つの光抽出表面と、前記少なくとも１つの光抽出表面の上またはその上方に配置された少なくとも１つのルミフォリック材料であって、前記ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成された少なくとも１つのルミフォリック材料と、を含む、請求項４９に記載のマルチＬＥＤチップ。
  51. 前記基板の上方に配置された光透過二次基板と、
    前記光透過二次基板と前記基板との間に配置されたルミフォリック材料であって、前記ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成されたルミフォリック材料と、
    をさらに備える、請求項３８に記載のマルチＬＥＤチップ。
  52. 前記光透過二次基板上に配置された光散乱層をさらに備える、請求項５１に記載のマルチＬＥＤチップ。
  53. 前記複数のピクセル間光拡散領域は、前記光透過二次基板内に少なくとも部分的に配置される、請求項５１に記載のマルチＬＥＤチップ。
  54. 前記複数のピクセル間光拡散領域は、前記光透過二次基板内に複数の光方向変換領域を備える、請求項５１に記載のマルチＬＥＤチップ。
  55. 前記複数の光方向変換領域は、前記光透過二次基板内に画定された複数の空隙を備える、請求項５４に記載のマルチＬＥＤチップ。
  56. 前記複数の光方向変換領域のうちの各光方向変換領域は、組成が前記光透過二次基板の材料と異なるさらなる光透過材料を備える、請求項５４に記載のマルチＬＥＤチップ。
  57. 基板の複数の光透過部分にＬＥＤ放射を透過させるように配置されたＬＥＤのアレイと、
    前記基板内に少なくとも部分的に配置された複数の光分離素子であって、複数の光分離素子のうちの光分離素子は、前記複数の光透過部分のうちの異なる光透過部分の間に配置され、複数の光分離素子は、前記異なる光透過部分間のＬＥＤ放射の通過を減少させるように構成される、複数の光分離素子と、
    前記基板の上方に配置された光透過二次基板と、
    前記光透過二次基板と前記基板との間に配置されたルミフォリック材料であって、前記ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成されたルミフォリック材料と、
    前記光透過二次基板内に少なくとも部分的に配置された複数の光方向変換領域であって、複数の光方向変換領域のうちの各光方向変換領域は、前記複数の光分離素子の上に重なりこれと位置合わせされた、前記マルチＬＥＤチップの発光表面部分の照明を強化するように構成される、複数の光方向変換領域と、
    を備えるマルチＬＥＤチップ。
  58. 前記光透過二次基板上に配置された光散乱層をさらに備える、請求項５７に記載のマルチＬＥＤチップ。
  59. 前記光透過二次基は、前記ルミフォリック材料と前記光散乱層との間に配置される、請求項５８に記載のマルチＬＥＤチップ。
  60. 各光方向変換領域の一部分は、前記ルミフォリック材料を含むルミフォリック材料層へとまたはこれを通って延在する、請求項５７に記載のマルチＬＥＤチップ。
  61. 前記複数の光方向変換領域は、前記光透過二次基板内に画定された複数の空隙を備える、請求項５７に記載のマルチＬＥＤチップ。
  62. 前記複数の光方向変換領域のうちの各光方向変換領域は、組成が前記光透過二次基板の材料と異なるさらなる光透過材料を備える、請求項５７に記載のマルチＬＥＤチップ。
  63. 前記複数の光分離素子は、前記基板内に画定された複数の充填されていない空隙を備える、請求項５７に記載のマルチＬＥＤチップ。
  64. 前記基板は、前記ＬＥＤのアレイと導通する複数のアノード−カソードペアを含み、
    前記基板は、複数の電極ペアを含むキャリア基板の上方に取り付けられ、前記複数のアノード−カソードペアは前記複数の電極ペアと導通する、
    請求項５７に記載のマルチＬＥＤチップ。
  65. マルチＬＥＤチップを製造するための方法であって、
    ＬＥＤのアレイを支持する基板内に複数の溝または凹部を画定することであって、前記複数の溝または凹部のうちの溝または凹部は、前記ＬＥＤのアレイのＬＥＤの間に全体的に配置され、前記基板は、前記ＬＥＤのアレイと導通する複数のアノード−カソードペアを含む、画定することと、
    複数の電極ペアを含むキャリア基板の上方に前記基板を取り付けることであって、前記複数のアノード−カソードペアと前記複数の電極ペアの間に導電性経路を確立することを含む、取り付けることと、
    前記キャリア基板の上方における前記基板の前記取り付け後に、前記基板を薄くすることと、
    前記基板の上方に少なくとも１つのルミフォリック材料を適用することであって、前記少なくとも１つのルミフォリック材料は、前記ＬＥＤのアレイの放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成される、適用することと、
    を含む方法。
  66. 前記ＬＥＤのアレイが、前記基板の複数の光透過部分にＬＥＤ放射を透過させるように配置され、
    前記方法は、前記基板内に、前記複数の光透過部分のうちの異なる光透過部分の間のＬＥＤ放射の通過を減少させるように構成された複数の光分離素子を形成することをさらに含む、
    請求項６５に記載の方法。
  67. 前記複数の光分離素子を形成することは、前記複数の溝または凹部に少なくとも１つの光反射材料を追加することを含む、請求項６６に記載の方法。
  68. 前記複数の光分離素子を形成することは、前記複数の溝または凹部内に複数の充填されていない空隙を形成することを含む、請求項６６に記載の方法。
  69. 前記複数の充填されていない空隙を形成することは、
    前記複数の溝または凹部へ除去可能な材料を堆積させることと、
    前記基板の上方に少なくとも１つのルミフォリック材料を適用することの後に、前記複数の溝または凹部から前記除去可能な材料を除去することをして、前記複数の充填されていない空隙を生じさせることと、
    を含む、請求項６８に記載の方法。
  70. 前記複数の溝または凹部から前記除去可能な材料を前記除去することは、化学的手段、機械的手段、または熱的手段のうちの少なくとも１つによる除去を含む、請求項６９に記載の方法。
  71. 前記複数の光透過部分は、前記ＬＥＤのアレイによって照らされて、複数のボーダー部分を含む複数のピクセルを画定するように構成され、前記複数のピクセルのうちの各ピクセルは、前記複数のボーダー部分のうちの少なくとも１つのボーダー部分を含み、
    前記方法は、前記複数のボーダー部分のうちのボーダー部分に光を透過させ、前記複数の光分離素子と位置合わせされた又はこれに近接した前記マルチＬＥＤチップの発光表面部分においてピクセル間照明を強化するように構成された複数のピクセル間光拡散領域を形成することをさらに含む、
    請求項６６に記載の方法。
  72. 前記複数のピクセル間光拡散領域を形成することは、前記複数の溝または凹部に隣接する前記基板の傾斜した縁部分を形成することを含む、請求項７１に記載の方法。
  73. 前記キャリア基板は、半導体ウェーハを備え、
    前記複数の電極ペアは、前記半導体ウェーハ内に、その上に、またはその上方に配置される、請求項６６から７２のいずれか一項に記載の方法。
  74. 基板によって支持されたＬＥＤのアレイと、
    前記ＬＥＤのアレイのうちの異なるＬＥＤの間に配置された複数の光分離素子と、
    前記基板によって支持され、且つ前記ＬＥＤのアレイと導通する複数のアノード−カソードペアと、
    半導体ウェーハと、前記半導体ウェーハ内に、その上に、またはその上方に配置された複数の電極ペアと、を備えるキャリア基板と、
    を備え、
    前記複数のアノード−カソードペアは、前記複数の電極ペアと導通する、
    マルチＬＥＤチップ。
  75. 前記ＬＥＤのアレイは、前記基板の複数の光透過部分にＬＥＤ放射を透過させるように配置される、請求項７４に記載のマルチＬＥＤチップ。
  76. 前記複数のアノード−カソードペアの各アノードは、前記複数のアノード−カソードペアの各カソードとは異なる高さを備える、請求項７４に記載のマルチＬＥＤチップ。
  77. 前記ＬＥＤのアレイは、ＬＥＤ放射を発生させるように構成され、
    前記デバイスは、前記ＬＥＤ放射の少なくとも一部分を受け、それに応答してルミフォア放射を生成するように構成された少なくとも１つのルミフォリック材料をさらに備える、請求項７４に記載のマルチＬＥＤチップ。
  78. 前記ＬＥＤのアレイのうちの各ＬＥＤは、フリップチップ構成である、請求項７４から７７のいずれか一項に記載のマルチＬＥＤチップ。
JP2018553935A 2016-04-12 2017-04-05 高密度にピクセル化したマルチｌｅｄチップ、これを組み込んだデバイス、およびこれを製造する方法 Pending JP2019514217A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662321514P 2016-04-12 2016-04-12
US62/321,514 2016-04-12
US15/399,729 2017-01-05
US15/399,729 US10529696B2 (en) 2016-04-12 2017-01-05 High density pixelated LED and devices and methods thereof
PCT/US2017/026163 WO2017180393A2 (en) 2016-04-12 2017-04-05 High density pixelated led and devices and methods thereof

Publications (2)

Publication Number Publication Date
JP2019514217A true JP2019514217A (ja) 2019-05-30
JP2019514217A5 JP2019514217A5 (ja) 2019-12-26

Family

ID=59998330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018553935A Pending JP2019514217A (ja) 2016-04-12 2017-04-05 高密度にピクセル化したマルチｌｅｄチップ、これを組み込んだデバイス、およびこれを製造する方法

Country Status (8)

Country Link
US (5) US10529696B2 (ja)
EP (1) EP3443593B1 (ja)
JP (1) JP2019514217A (ja)
KR (2) KR102444686B1 (ja)
CN (2) CN109643724B (ja)
PL (1) PL3443593T3 (ja)
TW (2) TWI668835B (ja)
WO (1) WO2017180393A2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005902A1 (ja) * 2019-07-10 2021-01-14 株式会社ジャパンディスプレイ Ｌｅｄモジュール及びｌｅｄモジュールを含む表示装置
WO2021010630A1 (ko) * 2019-07-12 2021-01-21 엘지이노텍 주식회사 조명 장치
JP2022104258A (ja) * 2020-12-28 2022-07-08 三菱電機株式会社 表示ユニット、表示装置、及び表示ユニットの製造方法
WO2023007804A1 (ja) * 2021-07-30 2023-02-02 ソニーグループ株式会社 発光装置及び画像表示装置
KR20230058007A (ko) * 2020-09-16 2023-05-02 알디텍 가부시키가이샤 반도체 발광소자 칩 집적 장치 및 그 제조 방법
JP2023088818A (ja) * 2021-12-15 2023-06-27 財團法人工業技術研究院 ディスプレイパネル
US11843078B2 (en) 2019-12-26 2023-12-12 Nichia Corporation Light emitting device with good visibility

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
KR20170133347A (ko) * 2015-03-30 2017-12-05 소니 세미컨덕터 솔루션즈 가부시키가이샤 발광 소자, 발광 유닛, 발광 패널 장치, 및 발광 패널 장치의 구동 방법
DE102015109413A1 (de) * 2015-06-12 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
US10991861B2 (en) 2015-10-01 2021-04-27 Cree, Inc. Low optical loss flip chip solid state lighting device
WO2017142817A1 (en) * 2016-02-18 2017-08-24 Sxaymiq Technologies Llc Backplane structure and process for microdriver and micro led
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
KR102564805B1 (ko) * 2016-04-25 2023-08-10 에스케이하이닉스 주식회사 외부 및 내부 어드레스 마커들을 가진 이미지 센서
CN109791968A (zh) 2016-07-26 2019-05-21 克利公司 发光二极管、组件和相关方法
US10222681B2 (en) * 2016-11-07 2019-03-05 Limileds LLC Segmented light or optical power emitting device with fully converting wavelength converting material and methods of operation
JP6658677B2 (ja) * 2017-02-28 2020-03-04 日亜化学工業株式会社 発光装置の製造方法
US10244230B2 (en) * 2017-03-01 2019-03-26 Avalon Holographics Inc. Directional pixel for multiple view display
DE102017107201A1 (de) * 2017-04-04 2018-10-04 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20180301484A1 (en) * 2017-04-17 2018-10-18 Semiconductor Components Industries, Llc Image sensors with high dynamic range and autofocusing hexagonal pixels
DE102017108580A1 (de) * 2017-04-21 2018-10-25 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauteil und Gewebe
US11705440B2 (en) * 2017-06-26 2023-07-18 PlayNitride Inc. Micro LED display panel
TWI631694B (zh) * 2017-06-26 2018-08-01 錼創科技股份有限公司 顯示面板
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
KR102601620B1 (ko) 2017-08-03 2023-11-15 크리엘이디, 인크. 고밀도 픽셀화된 led 칩 및 칩 어레이 장치, 그리고 그 제조 방법
US10964851B2 (en) * 2017-08-30 2021-03-30 SemiLEDs Optoelectronics Co., Ltd. Single light emitting diode (LED) structure
US10768515B2 (en) * 2017-12-12 2020-09-08 Tectus Corporation Method for manufacturing ultra-dense LED projector using thinned gallium nitride
DE102017125276A1 (de) * 2017-10-27 2019-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung mehrere Halbleiterchips und Halbleiterchip
CN107731864B (zh) * 2017-11-20 2020-06-12 开发晶照明（厦门）有限公司 微发光二极管显示器和制作方法
US11961875B2 (en) * 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
US10957820B2 (en) 2017-12-21 2021-03-23 Lumileds Llc Monolithic, segmented light emitting diode array
US11296262B2 (en) 2017-12-21 2022-04-05 Lumileds Llc Monolithic segmented LED array architecture with reduced area phosphor emission surface
US11557703B2 (en) * 2017-12-21 2023-01-17 Lumileds Llc Light intensity adaptive LED sidewalls
FI130299B (en) * 2017-12-28 2023-06-09 Ledfoil Finland Oy DISPLAY STRUCTURE SUITABLE FOR ICE AND OUTDOOR USE
US11387389B2 (en) 2018-01-29 2022-07-12 Creeled, Inc. Reflective layers for light-emitting diodes
US11923481B2 (en) 2018-01-29 2024-03-05 Creeled, Inc. Reflective layers for light-emitting diodes
US11031527B2 (en) 2018-01-29 2021-06-08 Creeled, Inc. Reflective layers for light-emitting diodes
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
TWI688806B (zh) * 2018-03-23 2020-03-21 行家光電股份有限公司 線型光源發光裝置、背光模組及發光裝置
EP3543776A1 (en) 2018-03-23 2019-09-25 Maven Optronics Co., Ltd. Chip-scale linear light-emitting device
US11121298B2 (en) 2018-05-25 2021-09-14 Creeled, Inc. Light-emitting diode packages with individually controllable light-emitting diode chips
US11101410B2 (en) 2018-05-30 2021-08-24 Creeled, Inc. LED systems, apparatuses, and methods
WO2019236325A1 (en) * 2018-06-04 2019-12-12 Cree, Inc. Led apparatuses, and method
TWI827613B (zh) * 2018-06-22 2024-01-01 晶元光電股份有限公司 具有發光二極體陣列之顯示器及其製造方法
DE102018117591A1 (de) 2018-07-20 2020-01-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Anzeigevorrichtung
EP3608959B1 (en) * 2018-08-06 2023-11-15 Nichia Corporation Light emitting device and method for manufacturing same
DE102018120073B4 (de) 2018-08-17 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil und blitzlicht
US11335833B2 (en) 2018-08-31 2022-05-17 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
US11233183B2 (en) 2018-08-31 2022-01-25 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
US11282984B2 (en) * 2018-10-05 2022-03-22 Seoul Viosys Co., Ltd. Light emitting device
WO2020080022A1 (ja) * 2018-10-16 2020-04-23 ソニー株式会社 表示装置
US11784288B2 (en) 2018-10-26 2023-10-10 Google Llc Light-emitting diodes with integrated optical elements
WO2020100297A1 (ja) * 2018-11-16 2020-05-22 堺ディスプレイプロダクト株式会社 マイクロｌｅｄデバイスおよびその製造方法
JP7227458B2 (ja) * 2018-11-21 2023-02-22 日亜化学工業株式会社 発光装置
KR20200059756A (ko) * 2018-11-21 2020-05-29 서울바이오시스 주식회사 발광 소자 및 이를 포함하는 발광 모듈
US11145689B2 (en) * 2018-11-29 2021-10-12 Creeled, Inc. Indicia for light emitting diode chips
TWI676286B (zh) * 2018-12-05 2019-11-01 英屬開曼群島商錼創科技股份有限公司 微型發光二極體顯示裝置及其製作方法
KR102555412B1 (ko) 2018-12-14 2023-07-13 엘지디스플레이 주식회사 발광 소자를 포함하는 디스플레이 장치
US10879441B2 (en) 2018-12-17 2020-12-29 Cree, Inc. Interconnects for light emitting diode chips
TWI682436B (zh) * 2018-12-20 2020-01-11 茂丞科技股份有限公司 微型發光二極體巨量轉移的方法及該方法所製作的發光面板組件
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
JP7305970B2 (ja) * 2019-01-28 2023-07-11 市光工業株式会社 車両用前照灯
TWI685098B (zh) * 2019-02-01 2020-02-11 同泰電子科技股份有限公司 拼接式發光二極體電路板
CN111613711A (zh) * 2019-02-25 2020-09-01 中节能晶和照明有限公司 一种led芯片的ic阵列封装模块
US10985294B2 (en) * 2019-03-19 2021-04-20 Creeled, Inc. Contact structures for light emitting diode chips
US11101411B2 (en) 2019-06-26 2021-08-24 Creeled, Inc. Solid-state light emitting devices including light emitting diodes in package structures
WO2021007408A1 (en) * 2019-07-09 2021-01-14 Massachusetts Institute Of Technology Methods, apparatuses, and materials for producing micro-pixelated leds using additive manufacturing
US11094848B2 (en) 2019-08-16 2021-08-17 Creeled, Inc. Light-emitting diode chip structures
US11248953B2 (en) * 2019-09-11 2022-02-15 Raytheon Company Broadband calibrator from visible to long wave infrared
FR3101692B1 (fr) * 2019-10-04 2021-10-01 Valeo Vision Procede d’adaptation de consignes pour une unite d’eclairage numerique d’un vehicule automobile
US11817526B2 (en) * 2019-10-29 2023-11-14 Creeled, Inc. Texturing for high density pixelated-LED chips and chip array devices
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
CN111033748B (zh) * 2019-11-26 2021-06-22 重庆康佳光电技术研究院有限公司 一种发光二极体组件及其制备方法、显示器的制备方法
TWI756602B (zh) * 2019-12-19 2022-03-01 晶元光電股份有限公司 發光二極體
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11942507B2 (en) * 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
EP4139960A1 (en) * 2020-04-21 2023-03-01 H2VR HoldCo, Inc. d/b/a Megapixel VR Surface mount device containing a plurality of pixels and sub-pixels
US11133439B1 (en) * 2020-05-03 2021-09-28 Black Peak LLC Light emitting device with reflector
US11520197B2 (en) * 2020-05-15 2022-12-06 Omnivision Technologies, Inc. Active-pixel device assemblies with rough coating for stray-light reduction, and methods for manufacture
CN113707038A (zh) * 2020-05-22 2021-11-26 北京芯海视界三维科技有限公司 发光模组、显示模组、显示屏及显示器
GB2595685A (en) * 2020-06-03 2021-12-08 Plessey Semiconductors Ltd Spacer LED architecture for high efficiency micro LED displays
TWI792031B (zh) * 2020-08-05 2023-02-11 隆達電子股份有限公司 發光裝置及其顯示裝置和背光裝置
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
TWI751867B (zh) * 2020-12-29 2022-01-01 李學能 半導體裝置
KR20220125618A (ko) * 2021-03-05 2022-09-14 주식회사 루멘스 마이크로 엘이디 패널 및 이의 제조 방법
US11721796B2 (en) 2021-03-29 2023-08-08 Tectus Corporation LED displays fabricated using hybrid bonding
US11682752B2 (en) 2021-03-31 2023-06-20 Lumileds Llc Light-emitting device with nano-structured light extraction layer
US11947236B2 (en) * 2021-04-27 2024-04-02 GM Global Technology Operations LLC High contrast transparent display with automatic shading
WO2022229885A1 (en) * 2021-04-27 2022-11-03 Oti Lumionics Inc. Opto-electronic device including em radiation transmissive regions between emissive regions
US11405996B1 (en) 2021-07-23 2022-08-02 Creeled, Inc. High power light-emitting diode arrays and related devices
US11870009B2 (en) 2021-08-06 2024-01-09 Creeled, Inc. Edge structures for light shaping in light-emitting diode chips
CN113763815A (zh) * 2021-09-03 2021-12-07 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
US20230106479A1 (en) * 2021-10-05 2023-04-06 Creeled, Inc. Lumiphoric material arrangements for multiple-junction light-emitting diodes
US11869923B2 (en) * 2021-12-14 2024-01-09 Lumileds Llc Light-emitting array with dielectric light collection structures
WO2023134857A1 (en) * 2022-01-13 2023-07-20 Ams-Osram International Gmbh Optoelectronic array and method for manufacturing an optoelectronic array
US11862051B2 (en) * 2022-03-02 2024-01-02 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel and light board
TWI808759B (zh) * 2022-05-13 2023-07-11 天光材料科技股份有限公司 電極連接結構及其形成方法
US20240047606A1 (en) * 2022-08-03 2024-02-08 Creeled, Inc. Wafer level fabrication for multiple chip light-emitting devices

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007517404A (ja) * 2003-12-24 2007-06-28 ゲルコアー リミテッド ライアビリティ カンパニー 窒化物フリップチップからのサファイヤのレーザ・リフトオフ
JP2008262993A (ja) * 2007-04-10 2008-10-30 Nikon Corp 表示装置
JP2010087292A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd 発光素子
JP2010517289A (ja) * 2007-01-22 2010-05-20 クリー インコーポレイテッド ウェーハレベルの燐光体被覆方法およびその方法を利用して製作される装置
JP2013106048A (ja) * 2011-11-16 2013-05-30 Lg Innotek Co Ltd 発光装置及びこれを備えた発光装置
JP2013179197A (ja) * 2012-02-28 2013-09-09 Sharp Corp 発光装置および、その製造方法
US20130264592A1 (en) * 2012-04-09 2013-10-10 Cree, Inc. Wafer level packaging of multiple light emitting diodes (leds) on a single carrier die
WO2015135839A1 (en) * 2014-03-10 2015-09-17 Osram Opto Semiconductors Gmbh Wavelength conversion element, light-emitting semiconductor component comprising a wavelength conversion element, method for producing a wavelength conversion element and method for producing a light-emitting semiconductor component comprising a wavelength conversion element
JP2016027620A (ja) * 2014-06-27 2016-02-18 日亜化学工業株式会社 発光装置

Family Cites Families (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS603755B2 (ja) 1979-05-23 1985-01-30 株式会社明電舎 高周波加熱装置の接続導体
US5955747A (en) 1996-07-25 1999-09-21 Oki Electric Industry Co., Ltd. High-density light-emitting-diode array utilizing a plurality of isolation channels
US6120909A (en) * 1998-08-19 2000-09-19 International Business Machines Corporation Monolithic silicon-based nitride display device
US6160354A (en) 1999-07-22 2000-12-12 3Com Corporation LED matrix current control system
CN1292493C (zh) 1999-12-03 2006-12-27 美商克立股份有限公司 藉由内部及外部光学组件之使用而加强发光二极管中的光放出
JP5095064B2 (ja) 2000-08-04 2012-12-12 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法
US6791119B2 (en) 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
JP2003029654A (ja) 2001-07-11 2003-01-31 Sony Corp 表示装置
US6888167B2 (en) 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
US6747298B2 (en) 2001-07-23 2004-06-08 Cree, Inc. Collets for bonding of light emitting diodes having shaped substrates
EP1400231A1 (en) 2002-09-20 2004-03-24 Elephant Edelmetaal B.V. Aesthetic ceramic veneered dental restoration
US7098589B2 (en) 2003-04-15 2006-08-29 Luminus Devices, Inc. Light emitting devices with high light collimation
US7456035B2 (en) 2003-07-29 2008-11-25 Lumination Llc Flip chip light emitting diode devices having thinned or removed substrates
US7419912B2 (en) 2004-04-01 2008-09-02 Cree, Inc. Laser patterning of light emitting devices
JP2005353560A (ja) 2004-05-14 2005-12-22 Toyota Industries Corp 照明装置
JP2006008956A (ja) 2004-06-29 2006-01-12 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置
US7372430B2 (en) 2004-07-15 2008-05-13 Nittoh Kogaku K.K. Light emitting device and light receiving and emitting driving circuit
CN100483024C (zh) 2004-11-09 2009-04-29 李学霖 发光二极管灯散热结构
US7754507B2 (en) 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
JP2008544540A (ja) 2005-06-22 2008-12-04 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
KR100661661B1 (ko) 2005-07-01 2006-12-26 삼성전자주식회사 디스플레이장치 및 그 제어방법
KR100652133B1 (ko) 2005-12-20 2006-11-30 서울옵토디바이스주식회사 플립칩 구조의 발광 소자
US7211803B1 (en) 2006-04-24 2007-05-01 Eastman Kodak Company Wireless X-ray detector for a digital radiography system with remote X-ray event detection
CN101438339B (zh) 2006-05-04 2012-12-05 皇家飞利浦电子股份有限公司 包括具有共享控制和反馈的可控发射器阵列的发光装置
US20080074583A1 (en) * 2006-07-06 2008-03-27 Intematix Corporation Photo-luminescence color liquid crystal display
JP4291837B2 (ja) 2006-08-30 2009-07-08 株式会社沖データ 投写型表示装置および画像形成装置
TWI420691B (zh) 2006-11-20 2013-12-21 尼康股份有限公司 Ｌｅｄ裝置及其製造方法
TW201448263A (zh) 2006-12-11 2014-12-16 Univ California 透明發光二極體
US9178121B2 (en) 2006-12-15 2015-11-03 Cree, Inc. Reflective mounting substrates for light emitting diodes
CN101601135B (zh) 2007-01-22 2012-06-27 科锐公司 使用发光器件外部互连阵列的照明装置以及其制造方法
JP5158472B2 (ja) 2007-05-24 2013-03-06 スタンレー電気株式会社 半導体発光装置
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
JP5228441B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
US9754926B2 (en) 2011-01-31 2017-09-05 Cree, Inc. Light emitting diode (LED) arrays including direct die attach and related assemblies
US8536584B2 (en) 2007-11-14 2013-09-17 Cree, Inc. High voltage wire bond free LEDS
US8940561B2 (en) 2008-01-15 2015-01-27 Cree, Inc. Systems and methods for application of optical materials to optical elements
JP5424173B2 (ja) 2008-01-31 2014-02-26 ＢｉｚＭｏｂｉｌｅ株式会社 携帯サービスの提供システム及び提供方法
US9930756B2 (en) 2008-03-27 2018-03-27 Cree, Inc. Apparatus, methods and systems for providing lighting and communication
US10539311B2 (en) 2008-04-14 2020-01-21 Digital Lumens Incorporated Sensor-based lighting methods, apparatus, and systems
US8581174B2 (en) 2008-08-26 2013-11-12 Omnivision Technologies, Inc. Image sensor with prismatic de-multiplexing
US8228184B2 (en) 2008-09-03 2012-07-24 Lutron Electronics Co., Inc. Battery-powered occupancy sensor
US8791470B2 (en) * 2009-10-05 2014-07-29 Zena Technologies, Inc. Nano structured LEDs
US9002522B2 (en) 2008-09-10 2015-04-07 Enlighted, Inc. Logical groupings of intelligent building fixtures
JP5123269B2 (ja) 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
US20100123386A1 (en) * 2008-11-13 2010-05-20 Maven Optronics Corp. Phosphor-Coated Light Extraction Structures for Phosphor-Converted Light Emitting Devices
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
DE102008062933B4 (de) 2008-12-23 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische Projektionsvorrichtung
KR20100080423A (ko) 2008-12-30 2010-07-08 삼성엘이디 주식회사 발광소자 패키지 및 그 제조방법
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101557362B1 (ko) 2008-12-31 2015-10-08 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
US8536984B2 (en) 2009-03-20 2013-09-17 Lutron Electronics Co., Inc. Method of semi-automatic ballast replacement
US8791655B2 (en) * 2009-05-09 2014-07-29 Innosys, Inc. LED lamp with remote control
WO2011014490A2 (en) * 2009-07-30 2011-02-03 3M Innovative Properties Company Pixelated led
US8436362B2 (en) 2009-08-24 2013-05-07 Micron Technology, Inc. Solid state lighting devices with selected thermal expansion and/or surface characteristics, and associated methods
US8086734B2 (en) 2009-08-26 2011-12-27 International Business Machines Corporation Method of autonomic representative selection in local area networks
KR100986570B1 (ko) 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US20110049545A1 (en) 2009-09-02 2011-03-03 Koninklijke Philips Electronics N.V. Led package with phosphor plate and reflective substrate
JP5379615B2 (ja) 2009-09-09 2013-12-25 パナソニック株式会社 照明装置
KR101007077B1 (ko) 2009-11-06 2011-01-10 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 그 제조방법
JP2011108588A (ja) * 2009-11-20 2011-06-02 Koito Mfg Co Ltd 発光モジュールおよび車両用灯具
EP2333852B1 (en) 2009-12-09 2019-03-27 LG Innotek Co., Ltd. Light emitting device and light emitting package
JP5017399B2 (ja) 2010-03-09 2012-09-05 株式会社東芝 半導体発光装置および半導体発光装置の製造方法
KR101081135B1 (ko) 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20110130851A (ko) 2010-05-28 2011-12-06 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 및 이들의 제조 방법
US8346403B2 (en) 2010-06-04 2013-01-01 Cooper Technologies Company, Inc. In-wall occupancy sensor with mode selection features
JP5343040B2 (ja) 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
US8471282B2 (en) 2010-06-07 2013-06-25 Koninklijke Philips Electronics N.V. Passivation for a semiconductor light emitting device
CN101894851B (zh) 2010-06-12 2012-05-23 无锡晶凯科技有限公司 一种可寻址氮化镓基led显示微阵列及其制备方法
KR101252032B1 (ko) 2010-07-08 2013-04-10 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
KR20120006410A (ko) 2010-07-12 2012-01-18 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP2012058639A (ja) 2010-09-13 2012-03-22 Canon Inc 有機エレクトロルミネッセンス表示装置とその駆動方法
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP5777879B2 (ja) 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
US9136432B2 (en) 2010-12-28 2015-09-15 Seoul Viosys Co., Ltd. High efficiency light emitting diode
US8212297B1 (en) * 2011-01-21 2012-07-03 Hong Kong Applied Science and Technology Research Institute Company Limited High optical efficiency CMOS image sensor
US8581287B2 (en) 2011-01-24 2013-11-12 Stanley Electric Co., Ltd. Semiconductor light emitting device having a reflective material, wavelength converting layer and optical plate with rough and plane surface regions, and method of manufacturing
US9831220B2 (en) 2011-01-31 2017-11-28 Cree, Inc. Light emitting diode (LED) arrays including direct die attach and related assemblies
JP5925511B2 (ja) 2011-02-11 2016-05-25 株式会社半導体エネルギー研究所 発光ユニット、発光装置、照明装置
JP5050109B2 (ja) 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
JP2012226931A (ja) 2011-04-19 2012-11-15 Canon Inc 表示装置
JP4989773B1 (ja) 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
US9653643B2 (en) 2012-04-09 2017-05-16 Cree, Inc. Wafer level packaging of light emitting diodes (LEDs)
US11251348B2 (en) 2011-06-24 2022-02-15 Creeled, Inc. Multi-segment monolithic LED chip
US9728676B2 (en) 2011-06-24 2017-08-08 Cree, Inc. High voltage monolithic LED chip
KR101303168B1 (ko) 2011-07-26 2013-09-09 안상정 반도체 발광부 연결체
JP5662277B2 (ja) 2011-08-08 2015-01-28 株式会社東芝 半導体発光装置及び発光モジュール
US9269858B2 (en) 2011-08-31 2016-02-23 Micron Technology, Inc. Engineered substrates for semiconductor devices and associated systems and methods
TWM435045U (en) * 2011-09-23 2012-08-01 Jenoptik Polymer Systems Gmbh Surface emitting semiconductor LED
KR101902392B1 (ko) 2011-10-26 2018-10-01 엘지이노텍 주식회사 발광 소자
KR101868537B1 (ko) 2011-11-07 2018-06-19 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광 소자 패키지
CN103137803B (zh) 2011-12-03 2015-08-26 清华大学 发光二极管
JP2013140942A (ja) 2011-12-07 2013-07-18 Toshiba Corp 半導体発光装置
JP5865695B2 (ja) 2011-12-19 2016-02-17 昭和電工株式会社 発光ダイオード及びその製造方法
DE102011056888A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
US20130181617A1 (en) 2012-01-17 2013-07-18 Leviton Manufacturing Company, Inc. System and method for space vacancy sensing using gas monitoring
US9620430B2 (en) * 2012-01-23 2017-04-11 Taiwan Semiconductor Manufacturing Company, Ltd. Sawing underfill in packaging processes
DE102012102301B4 (de) 2012-03-19 2021-06-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Scheinwerfer mit einem solchen Halbleiterchip
CN103378244A (zh) 2012-04-27 2013-10-30 无锡华润华晶微电子有限公司 发光二极管器件及其制造方法
TWI535077B (zh) 2012-05-24 2016-05-21 台達電子工業股份有限公司 發光單元及其發光模組
JP5869961B2 (ja) 2012-05-28 2016-02-24 株式会社東芝 半導体発光装置
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
CN102737555B (zh) * 2012-07-19 2015-07-08 广东威创视讯科技股份有限公司 一种发光二极管显示屏,及其制造方法
US9318529B2 (en) 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR101956101B1 (ko) 2012-09-06 2019-03-11 엘지이노텍 주식회사 발광소자
DE102012109460B4 (de) 2012-10-04 2024-03-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Leuchtdioden-Displays und Leuchtdioden-Display
KR102087933B1 (ko) 2012-11-05 2020-04-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
JP5915504B2 (ja) 2012-11-06 2016-05-11 日亜化学工業株式会社 半導体発光素子
KR20140059985A (ko) 2012-11-09 2014-05-19 엘지이노텍 주식회사 발광소자
JP5971090B2 (ja) 2012-11-14 2016-08-17 豊田合成株式会社 半導体発光素子および発光装置
US8963121B2 (en) 2012-12-07 2015-02-24 Micron Technology, Inc. Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
DE102012112149A1 (de) 2012-12-12 2014-06-26 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
TWI570955B (zh) 2013-01-10 2017-02-11 晶元光電股份有限公司 發光元件
KR102037865B1 (ko) 2013-02-01 2019-10-30 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
JP6118575B2 (ja) 2013-02-12 2017-04-19 日亜化学工業株式会社 発光装置
KR101967837B1 (ko) 2013-03-11 2019-04-10 삼성전자주식회사 반도체 발광 소자
JP6110217B2 (ja) 2013-06-10 2017-04-05 ソニーセミコンダクタソリューションズ株式会社 発光素子の製造方法
US9099575B2 (en) 2013-07-16 2015-08-04 Cree, Inc. Solid state lighting devices and fabrication methods including deposited light-affecting elements
US10079327B2 (en) 2013-07-22 2018-09-18 Lumileds Llc Method of separating light emitting devices formed on a substrate wafer
KR101662202B1 (ko) 2013-10-01 2016-10-04 광주과학기술원 발광 다이오드
JP6111461B2 (ja) 2013-10-23 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN105684171B (zh) 2013-10-29 2018-09-07 欧司朗光电半导体有限公司 波长转换元件、制造方法和具有波长转换元件的发光半导体部件
JP6187277B2 (ja) 2014-01-21 2017-08-30 豊田合成株式会社 発光装置及びその製造方法
JP2015173177A (ja) 2014-03-11 2015-10-01 株式会社東芝 半導体発光素子
JP6282493B2 (ja) 2014-03-12 2018-02-21 スタンレー電気株式会社 半導体発光装置
JP5788046B2 (ja) 2014-04-03 2015-09-30 株式会社東芝 半導体発光素子
JP2015201473A (ja) 2014-04-04 2015-11-12 スタンレー電気株式会社 半導体発光装置及びその製造方法
TWI600184B (zh) 2014-04-08 2017-09-21 晶元光電股份有限公司 發光裝置
US9620436B2 (en) 2014-04-09 2017-04-11 Invensas Corporation Light emitting diode device with reconstituted LED components on substrate
US10910350B2 (en) * 2014-05-24 2021-02-02 Hiphoton Co., Ltd. Structure of a semiconductor array
JP6579450B2 (ja) 2014-06-20 2019-09-25 レンセラール ポリテクニック インスティチュート スマート照明システム、照明を制御するための方法及び照明制御システム
US9277618B2 (en) 2014-06-27 2016-03-01 Bridgelux, Inc. Monolithic LED chip in an integrated control module with active circuitry
JP2015026851A (ja) * 2014-09-16 2015-02-05 株式会社小糸製作所 発光モジュール
JP6428106B2 (ja) 2014-09-29 2018-11-28 日亜化学工業株式会社 発光装置及びその製造方法
CN107078193B (zh) 2014-10-27 2019-11-22 亮锐控股有限公司 定向发光装置及其制造方法
EP3221889B8 (en) * 2014-11-20 2018-09-19 Lumileds Holding B.V. Led device having individually addressable led modules
US9877374B2 (en) 2014-11-25 2018-01-23 Cree, Inc. Lighting apparatus and methods providing variable illumination characteristics based on object detection
DE102015103055A1 (de) 2014-12-04 2016-06-09 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
CN104409466B (zh) 2014-12-08 2017-08-18 厦门市三安光电科技有限公司 倒装高压发光器件及其制作方法
US9887180B2 (en) 2015-01-30 2018-02-06 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component and a semiconductor component
US9633982B2 (en) 2015-02-17 2017-04-25 Chun Yen Chang Method of manufacturing semiconductor device array
KR101688163B1 (ko) 2015-03-30 2016-12-20 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20190355886A9 (en) 2015-03-31 2019-11-21 Cree, Inc. Light emitting diodes and methods
CN107438899B (zh) 2015-03-31 2021-04-30 科锐Led公司 具有包封的发光二极管和方法
WO2016188505A1 (en) 2015-05-22 2016-12-01 Hiphoton Co., Ltd Structure of a semiconductor array
DE102015111574A1 (de) 2015-07-16 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
CN105097023B (zh) 2015-07-22 2017-12-12 江苏时代全芯存储科技有限公司 非挥发性存储单元以及非挥发性存储装置
KR102415331B1 (ko) 2015-08-26 2022-06-30 삼성전자주식회사 발광 소자 패키지, 및 이를 포함하는 장치
CN106558597B (zh) * 2015-09-30 2020-03-06 三星电子株式会社 发光器件封装件
US10991861B2 (en) 2015-10-01 2021-04-27 Cree, Inc. Low optical loss flip chip solid state lighting device
US9690181B2 (en) 2015-10-08 2017-06-27 Prysm, Inc. Multilayered screens for scanning beam display systems
CN105391490B (zh) 2015-10-20 2019-02-05 中国人民解放军理工大学 一种基于认知的卫星通信网络选择算法
KR20170059068A (ko) 2015-11-19 2017-05-30 삼성전자주식회사 광원 모듈, 디스플레이 패널 및 이를 구비한 디스플레이 장치
US10312310B2 (en) * 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof
WO2017146476A1 (ko) 2016-02-26 2017-08-31 서울반도체주식회사 디스플레이 장치 및 그의 제조 방법
US10068884B2 (en) 2016-04-01 2018-09-04 Seoul Semiconductor Co., Ltd. Display apparatus and manufacturing method thereof
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
WO2017217703A1 (en) 2016-06-13 2017-12-21 Seoul Semiconductor Co., Ltd Display apparatus and manufacturing method thereof
US10332949B2 (en) 2016-07-06 2019-06-25 Seoul Semiconductor Co., Ltd. Display apparatus
JPWO2019009033A1 (ja) 2017-07-03 2020-03-19 シャープ株式会社 光源装置及び発光装置
KR102601620B1 (ko) 2017-08-03 2023-11-15 크리엘이디, 인크. 고밀도 픽셀화된 led 칩 및 칩 어레이 장치, 그리고 그 제조 방법
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
JP6743866B2 (ja) * 2018-11-05 2020-08-19 日亜化学工業株式会社 半導体発光装置
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
US11908847B2 (en) * 2019-11-18 2024-02-20 Sharp Fukuyama Laser Co., Ltd. Image display element and method for manufacturing image display element

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007517404A (ja) * 2003-12-24 2007-06-28 ゲルコアー リミテッド ライアビリティ カンパニー 窒化物フリップチップからのサファイヤのレーザ・リフトオフ
JP2010517289A (ja) * 2007-01-22 2010-05-20 クリー インコーポレイテッド ウェーハレベルの燐光体被覆方法およびその方法を利用して製作される装置
JP2008262993A (ja) * 2007-04-10 2008-10-30 Nikon Corp 表示装置
JP2010087292A (ja) * 2008-09-30 2010-04-15 Toyoda Gosei Co Ltd 発光素子
JP2013106048A (ja) * 2011-11-16 2013-05-30 Lg Innotek Co Ltd 発光装置及びこれを備えた発光装置
JP2013179197A (ja) * 2012-02-28 2013-09-09 Sharp Corp 発光装置および、その製造方法
US20130264592A1 (en) * 2012-04-09 2013-10-10 Cree, Inc. Wafer level packaging of multiple light emitting diodes (leds) on a single carrier die
WO2015135839A1 (en) * 2014-03-10 2015-09-17 Osram Opto Semiconductors Gmbh Wavelength conversion element, light-emitting semiconductor component comprising a wavelength conversion element, method for producing a wavelength conversion element and method for producing a light-emitting semiconductor component comprising a wavelength conversion element
JP2016027620A (ja) * 2014-06-27 2016-02-18 日亜化学工業株式会社 発光装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021005902A1 (ja) * 2019-07-10 2021-01-14 株式会社ジャパンディスプレイ Ｌｅｄモジュール及びｌｅｄモジュールを含む表示装置
JP2021015859A (ja) * 2019-07-10 2021-02-12 株式会社ジャパンディスプレイ Ｌｅｄモジュール及びｌｅｄモジュールを含む表示装置
JP7368965B2 (ja) 2019-07-10 2023-10-25 株式会社ジャパンディスプレイ Ｌｅｄモジュール及びｌｅｄモジュールを含む表示装置
WO2021010630A1 (ko) * 2019-07-12 2021-01-21 엘지이노텍 주식회사 조명 장치
US11843078B2 (en) 2019-12-26 2023-12-12 Nichia Corporation Light emitting device with good visibility
KR20230058007A (ko) * 2020-09-16 2023-05-02 알디텍 가부시키가이샤 반도체 발광소자 칩 집적 장치 및 그 제조 방법
KR102638029B1 (ko) 2020-09-16 2024-02-16 알디텍 가부시키가이샤 반도체 발광소자 칩 집적 장치 및 그 제조 방법
JP2022104258A (ja) * 2020-12-28 2022-07-08 三菱電機株式会社 表示ユニット、表示装置、及び表示ユニットの製造方法
WO2023007804A1 (ja) * 2021-07-30 2023-02-02 ソニーグループ株式会社 発光装置及び画像表示装置
JP2023088818A (ja) * 2021-12-15 2023-06-27 財團法人工業技術研究院 ディスプレイパネル
JP7333844B2 (ja) 2021-12-15 2023-08-25 財團法人工業技術研究院 ディスプレイパネル

Also Published As

Publication number Publication date
US20220271017A1 (en) 2022-08-25
EP3443593B1 (en) 2023-04-05
WO2017180393A2 (en) 2017-10-19
WO2017180393A9 (en) 2017-12-07
US10312224B2 (en) 2019-06-04
US11387221B2 (en) 2022-07-12
PL3443593T3 (pl) 2023-07-24
CN109643724B (zh) 2023-11-03
US20190273070A1 (en) 2019-09-05
KR20210106030A (ko) 2021-08-27
KR102294234B1 (ko) 2021-08-26
KR102444686B1 (ko) 2022-09-20
US11776938B2 (en) 2023-10-03
US20170294417A1 (en) 2017-10-12
EP3443593A2 (en) 2019-02-20
US20210074687A1 (en) 2021-03-11
WO2017180393A3 (en) 2018-01-11
US10529696B2 (en) 2020-01-07
TWI676261B (zh) 2019-11-01
CN109643724A (zh) 2019-04-16
CN117393576A (zh) 2024-01-12
KR20190006176A (ko) 2019-01-17
TW201937680A (zh) 2019-09-16
US10910352B2 (en) 2021-02-02
TWI668835B (zh) 2019-08-11
TW201801284A (zh) 2018-01-01
US20170294418A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
US11387221B2 (en) High density pixelated LED and devices and methods thereof
JP7290001B2 (ja) 高密度ピクセル化ｌｅｄチップ、チップアレイデバイス、及びその製造方法
US11417635B2 (en) High density pixelated-LED chips and chip array devices
US10903268B2 (en) Pixelated-LED chips and chip array devices, and fabrication methods
US20220199589A1 (en) Led chips and devices with textured light-extracting portions, and fabrication methods
US11817526B2 (en) Texturing for high density pixelated-LED chips and chip array devices

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201125

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220426