JP2014078768A - 異なるサイズを有する複数の半導体チップが積層された半導体素子とそれを備えたマルチチップパッケージ - Google Patents

異なるサイズを有する複数の半導体チップが積層された半導体素子とそれを備えたマルチチップパッケージ Download PDF

Info

Publication number
JP2014078768A
JP2014078768A JP2014021330A JP2014021330A JP2014078768A JP 2014078768 A JP2014078768 A JP 2014078768A JP 2014021330 A JP2014021330 A JP 2014021330A JP 2014021330 A JP2014021330 A JP 2014021330A JP 2014078768 A JP2014078768 A JP 2014078768A
Authority
JP
Japan
Prior art keywords
chip
pad
semiconductor
package
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014021330A
Other languages
English (en)
Other versions
JP6336766B2 (ja
Inventor
Hyung-Lae Eun
亨 來 殷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2014078768A publication Critical patent/JP2014078768A/ja
Application granted granted Critical
Publication of JP6336766B2 publication Critical patent/JP6336766B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06164—Random array, i.e. array with no symmetry covering only portions of the surface to be connected
    • H01L2224/06165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】異なるサイズを有する複数の半導体チップが積層された半導体素子とそれを備えたマルチチップパッケージを提供する。
【解決手段】本発明の半導体素子は、第１チップと、第１チップ上に積層され、第１チップと異なるサイズを有する少なくとも１つのチップと、を含み、第１チップは、中央に配された複数の第１パッドを備え、少なくとも１つのチップは、中央に配された複数の第２パッドを備え、第１チップと少なくとも１つのチップは、垂直に配された第１パッドを用いて電気的に連結され、第１パッドと第２パッドは、第１チップと少なくとも１つのチップに同じ配列順序で配される。
【選択図】 図１

Description

本発明は、半導体素子とそれを備えたマルチチップパッケージに係り、さらに詳細には、異なるサイズを有する複数の積層された半導体チップが積層された半導体素子とそれを備えるマルチチップパッケージに関する。
最近、半導体産業の発展及びユーザの要求によって、電子機器は、さらに軽薄短小化されつつある。それにより、電子機器の核心部品である半導体チップパッケージも軽薄短小化されつつある。これにより、複数の半導体チップが垂直に積層された形態で実装基板に搭載されるチップスタックパッケージ及びウェーハ状態でパッケージングされて個々の半導体パッケージとして個別化されるウェーハレベルパッケージが提案された。前記チップスタックパッケージとウェーハレベルパッケージとは、一つの半導体チップを備えるシングルチップパッケージを複数個使用する場合より、サイズ、重量及び実装面積において、軽薄短小化されるという長所を有する。
一方、最近、モバイル製品が急速に発展するにつれて、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ及びＣＰＵのような異種の半導体チップが積層されるＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）及びＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）の要求が増加している。
マルチチップパッケージは、サイズが異なる異種の半導体チップが積層された構成を有するため、チップレベルスタックは可能であるが、ウェーハレベルの積層は不可能である。しかも、サイズが異なる半導体チップは、パッドの位置もそれぞれ異なり、チップと印刷回路基板とは、やむを得ずワイヤボンディングによって連結しなければならない。
このようにワイヤボンディング、例えば、積層ワイヤボンディングを使用する場合、ワイヤ間の絶縁状態を維持し、クロストークを防止するために、ワイヤの間に最小間隔が維持されねばならず、印刷回路基板も一定面積を有することが要求される。したがって、ワイヤボンディング方式を採用するパッケージは、一般的に、ウェーハレベルスタック方式を採用するパッケージより大きくなって、パッケージの小型化が難しい。
特開２００４−１４８４６５号公報 特開平０５−０６３１３７号公報 特開平０８−２６４７１２号公報 国際公開第２００５／０９３８３４号 特開２００１−０４４３５７号公報 特開２００５−１９１２５５号公報 特開２００６−２１０８９２号公報 特開２００７−０３６１８４号公報
本発明の目的は、積層ワイヤボンディングを使用せず、異なるサイズを有する複数のチップをチップレベルに積層しうる半導体素子とそれを備えたマルチチップパッケージを提供することである。
本発明の半導体素子は、第１チップと、第１チップ上に積層され、第１チップと異なるサイズを有する少なくとも１つのチップと、を含み、第１チップは、中央に配された複数の第１パッドを備え、少なくとも１つのチップは、中央に配された複数の第２パッドを備え、第１チップと少なくとも１つのチップは、垂直に配された第１パッドを用いて電気的に連結され、第１パッドと第２パッドは、第１チップと少なくとも１つのチップに同じ配列順序で配されたことを特徴とする。
第１パッドは、貫通ビアコンタクトで形成され、少なくとも１つのチップは、複数のチップを含み、互いに異なるサイズを有する。また、第１チップと少なくとも１つのチップは、第１パッド上のバンプを通じて電気的に連結されたことを特徴とする。
また、第１チップ及び少なくとも１つのチップのうち、少なくとも１つは、エッジ部に追加パッドを含む。
第１チップと少なくとも１つのチップは、中央に基準領域を備え、第１パッド及び第２パッドは、対応する基準領域に対して同じ座標に位置することを特徴とする。
また、同じ座標に位置する第１パッド及び第２パッドは、同一信号を伝達することを特徴とする。
第１チップと少なくとも１つのチップは、互いに異なる機能を有することを特徴とする。また、第１チップは、ロジックチップまたはＣＰＵチップであり、少なくとも１つのチップは、メモリチップであることを特徴とする
本発明のマルチチップパッケージは、基板と、基板上に積層された第１チップと、第１チップ上に積層され、第１チップと異なるサイズを有する少なくとも１つのチップと、第１チップと少なくとも１つのチップとを密封する密封材と、基板の下部面に配された導電性ボールと、を含み、第１チップは、中央に配された複数の第１パッドを備え、少なくとも１つのチップは、中央に配置された複数の第２パッドを備え、第１チップと少なくとも１つのチップは、垂直に配された第１パッドを用いて電気的に連結され、第１パッドと第２パッドは、第１チップと少なくとも１つのチップに同じ配列順序で配されたことを特徴とする。
第１パッドは、貫通ビアコンタクトで形成され、基板は、第１チップ及び少なくとも１つの半導体チップに電気的に連結されたことを特徴とする。また、第１パッドは、貫通ビアコンタクトで形成され、少なくとも１つのチップは、第１パッドを通じて基板に電気的に連結されたことを特徴とする。
少なくとも１つのチップは、複数のチップを含み、互いに異なるサイズを有することを特徴とし、第１チップと少なくとも１つのチップは、中央に基準領域を備え、第１パッド及び第２パッドは、対応する基準領域に対して同じ座標に位置することを特徴とする。また、同じ座標に位置する第１パッド及び第２パッドは、同一信号を伝達することを特徴とし、さらに、第１チップは、ロジックチップまたはＣＰＵチップであり、少なくとも１つのチップは、メモリチップであることを特徴とする。
本発明の実施形態によれば、異なるサイズを有する半導体チップのパッドは、貫通型ビアホールとして形成され、前記半導体チップは、前記パッドが相互対応するように配置される。したがって、マルチチップパッケージに対して多重ワイヤボンディング工程が行われないので、パッケージは軽薄短小化される。また、前記パッケージの場合、チップレベルで半導体チップが積層されるが、ウェーハレベルパッケージの効果が得られる。
本発明の一実施形態によるセンターパッド群を備える複数の半導体チップが積層されたマルチチップパッケージを示す断面図である。 図１の複数の半導体チップを示す分解斜視図である。 図１の複数の半導体チップのパッド位置を説明するための平面図である。 本発明の一実施形態による貫通型パッドを形成する方法を説明するための断面図である。 本発明の一実施形態による貫通型パッドを形成する方法を説明するための断面図である。 本発明の他の実施形態による貫通型パッドを形成する方法を説明するための断面図である。 本発明の他の実施形態による貫通型パッドを形成する方法を説明するための断面図である。 本発明の他の実施形態によるワイヤボンディングによって実装基板と選択された半導体チップとが電気的に連結されたマルチチップパッケージを示す断面図である。 本発明の他の実施形態によるワイヤボンディングによって実装基板と選択された半導体チップとが電気的に連結されたマルチチップパッケージを示す断面図である。 本発明の他の実施形態によるワイヤボンディングによって実装基板と選択された半導体チップとが電気的に連結されたマルチチップパッケージを示す断面図である。 本発明のさらに他の実施形態による複数の半導体チップの間に接着剤が介在されたマルチチップパッケージを示す断面図である。 本発明の他の実施形態によるエッジパッド群を備えた複数の半導体チップが積層されたマルチチップパッケージを示す平面図である。 本発明の他の実施形態によるエッジパッド群を備えた複数の半導体チップが積層されたマルチチップパッケージを示す平面図である。 本発明の他の実施形態によるエッジパッド群を備えた複数の半導体チップが積層されたマルチチップパッケージの断面図である。 図１２の複数の半導体チップのパッド位置を説明するための平面図である。 本発明のさらに他の実施形態によるマルチチップパッケージの断面図である。 本発明のさらに他の実施形態によるマルチチップパッケージの断面図である。 本発明の一実施形態によるマルチチップパッケージの製造方法を説明するための断面図である。 本発明の一実施形態によるマルチチップパッケージの製造方法を説明するための断面図である。 本発明の他の実施形態によるマルチチップパッケージの製造方法を説明するための断面図である。 本発明の他の実施形態によるマルチチップパッケージの製造方法を説明するための断面図である。
本発明の実施形態は、当業者に本発明をさらに完全に説明するために提供されるものであり、下記実施形態は、色々な他の形態に変形され、本発明の範囲が下記実施形態に限定されるものではない。むしろ、これらの実施形態は、本開示をさらに充実で完全にし、当業者に本発明の思想を完全に伝達するために提供されるものである。
任意の部材または層が他の部材または層“上に”、“に連結される”または“に結合する”と述べられる場合に、それは、直接的に他の部材上に連結される、または結合されるものでありうるか、中間に介在される部材または層が存在することもあることは自明である。これと対照的に、部材が他の部材または層“上に直接的に”、“に集積的に連結された”または“に直接的に結合された”と述べられる場合には、中間に介在する他の部材または層が存在しない。本明細書で使われたように、用語“及び／または”は該当列挙された事項のうち何れか一つ及び一つ以上の全ての組合わせを含む。
本明細書で、第１、第２及び第３の用語が多様な部材、部品、領域、層及び／または部分を説明するために使われるが、これらの部材、部品、領域、層及び／または部分は、これらの用語によって限定されてはならないということは自明である。これらの用語は、一つの部材、部品、領域、層または部分を他の領域、層または部分と区別するためにのみ使われる。したがって、後述する第１部材、部品、領域、層または部分は、本発明の思想から逸脱せずに第２部材、部品、領域、層または部分を指称しうる。
また、“下”または“底部”、“下部の”、“上”または“上部”のような空間的に相対的な用語は、本明細書で図面に示したように、一つの部材と他の部材との関係を説明するために使われる。空間的に相対的な用語は、図面で示された配向と共に使用及び動作時に素子の他の配向も含むものであるということは自明である。例えば、図面の素子が覆っている場合、他の部材の“下”側上に存在するものと説明される部材は、他の部材の“上”側上に配向されることもある。したがって、例示的な用語“下”は、図面の特定配向によって“下”及び“上”の配向を何れも含みうる。素子は、他の方向に配向され（９０°回転するか、または他の配向を有することができ）、本明細書で使われる空間的に相対的な用語は、それにより解釈される。
本明細書で使われる用語は、特定の実施形態を説明するためのものに過ぎず、本発明を制限するためのものではない。本明細書で使われたように、単数形態は、文脈上確実に異なる場合を示すものではなければ、複数型も含みうる。また、本用語“〜含む。”及び／または“〜含む〜”は、本明細書で使われる時に、述べられた形状、数字、工程、動作、部材及び／または成分の存在を特定するものであって、一つ以上の他の形状、数字、工程、動作、部材、成分及び／またはこれらのグループの存在または追加を排除するものではない。
本発明の実施形態は、本発明の理想的な実施形態を概略的に示す断面図を参照して説明される。この場合、例えば、製造技術及び／または公差によって、示された形状の変形が予想される。したがって、本発明の実施形態は、本明細書に示された領域の特定形状に制限されたものと解釈されてはならず、例えば、製造上招来される形状の変化を含まねばならない。例えば、四角形に示された注入領域は、一般的に丸いまたは曲線形状を有し、かつ／またはそのエッジの注入濃度は、注入された所から注入されていない領域に２分法的に変化するというよりは、勾配を有することもある。同様に、イオン注入によって形成された埋め込み領域は、埋め込まれた領域とイオン注入が起きる表面との間の領域に一部イオン注入を招くこともある。したがって、図面に示された領域は、本質的に概念的であり、その形状は、素子領域の実際形状を示すためのものではなく、本実施形態を制限するためのものでもない。
本明細書で、異なって定義されない限り、（技術的及び科学的用語を含む）全ての用語は、当該技術分野で一般的に理解されることと同じ意味を有する。また、一般的に使われる辞典に定義されたような用語は、関連技術分野の文脈による意味と一致すると解釈されねばならず、本明細書に明示的に表現されない限り、理想的か、または過度に形式的な意味で解釈されてはならない。
本発明の一実施形態で、多重（または多層）ワイヤを使用せず、異なるサイズを有する複数の積層された半導体チップを備えるマルチチップパッケージを開示する。実施形態によるマルチチップパッケージで、それぞれの半導体チップは、同じ基準位置から所定の座標にパッドを含み、これらは、積層されかつ相互連結されて、パッドを相互対応させうる。したがって、ウェーハレベルパッケージに役に立つマルチチップパッケージが提供される。
図１は、本発明の一実施形態によるセンターパッド群を備える複数の積層された半導体チップが積層されたマルチチップパッケージの断面図である。
図１を参照すれば、本発明のマルチチップパッケージは、実装基板１００、例えば、印刷回路基板の上部に積層されている複数の半導体チップ１１０，１２０，１３０を含む。複数の半導体チップ１１０，１２０，１３０は、異なるサイズを有し、異なる機能を行える。半導体チップ１１０，１２０及び１３０のそれぞれは、ＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ、プロセッサのうち何れか一つでありうる。一部の実施形態で、半導体チップ１１０，１２０及び１３０は、サイズが減少する順序で積層されうる。しかし、このような整列に制限されるものではない。
複数の半導体チップ１１０，１２０，１３０は、図２に示したように、半導体チップ１１０，１２０及び１３０の内部の電極（図示せず）に外部の電気的接続を提供するためのパッド群１１２，１２２，１３２をそれぞれ有しうる。パッド群１１２，１２２，１３２は、第１方向に所定の間隔ｄを有するように整列された複数のパッド１１２ａ，１２２ａ及び１３２ａを備えうる。パッド１１２ａ，１２２ａ及び１３２ａは、半導体チップ１１０，１２０，１３０をそれぞれ貫通するビアコンタクトの形態を有する。異なって表現すれば、図１に示したように、パッド１１２ａ，１２２ａ及び１３２ａは、半導体チップ１１０，１２０及び／または１３０を貫通し、露出された上部及び下部の端部を有しうる。一部の実施形態で、それぞれのパッド１１２ａ，１２２ａ及び１３２ａは、２列に整列されるが、これに制限されず、パッド１１２ａ，１２２ａ及び１３２ａは、１列または２列よりさらに多い列に整列される。
また、本実施形態のパッド群１１２，１２２及び１３２を構成するパッド１１２ａ，１２２ａ及び１３２ａは、同じ配列と同じ間隔ｄとを有しうる。
半導体チップ１１０，１２０及び１３０は、パッド群１１２，１２２及び１３２が相互対向するように積層される。パッド群１１２，１２２及び１３２は、各半導体チップ１１０，１２０及び１３０の同じ領域（例えば、中心領域あるいはエッジ領域）に配列される。各半導体チップ１１０，１２０及び１３０の同じ領域にパッドグループ１１２，１２２及び１３２を配列することは、電気的な観点で本質的なものではないが、前記半導体パッケージの面積を縮少させうる。
半導体チップ１１０，１２０及び１３０で、パッド群１１２，１２２及び１３２のパッド配列は、同一であり、これにより、半導体チップ１１０，１２０及び１３０が積層される場合、同じ信号を伝達するパッド１１２ａ，１２２ａ及び１３２ａが相互対向するようになる。
半導体チップ１１０，１２０及び１３０は、それぞれ活性面を備えうる。半導体チップ１１０，１２０及び１３０は、それらの活性面が同じ方向に、または相互対向するように積層される。
半導体チップ１１０，１２０及び１３０を積層することによって、相互対向するパッド１１２ａ，１２２ａ及び１３２ａは、連結部材、例えば、バンプ１４０によって電気的に連結される。複数の半導体チップ１１０，１２０及び１３０のうち一つの半導体チップが実装基板１００と電気的に連結される。本実施形態では、実装基板１００と半導体チップ１１０とがバンプ１４０によって連結される。
実装基板１００上に積層された複数の半導体チップ１１０，１２０及び１３０を保護するために、封止材１５０が形成され、外部信号の伝達経路として使われる導電性ボール１０４が実装基板１００の下部に付着される。
１０２は、実装基板１００に電気的経路を提供できるスタッドを示す。スタッド１０２は、導電性ボール１０４と電気的に連結される。
一部の実施形態では、半導体チップ１１０，１２０及び１３０の中心領域にパッド群が配置される。この場合、図３に示したように、最上部列に位置するパッド対１１２ａ，１２２ａ及び１３２ａの“ｘ”及び“ｙ”座標は、それぞれ（半導体チップの幅／（２−α），β）及び（半導体チップの幅／（２＋α），β）である。次列（第２最上部列）のパッド対は、最上部列上のパッド対からｘ−座標軸に沿って距離“ｄ”に配置され、パッドのうち残りのパッドは、以前列からｙ−座標軸に沿って同じ距離“ｄ”に配置される。
さらに詳細に説明すれば、半導体チップ１１０の幅がＷ１である場合、最上部列に位置する一対のパッド１１２ａ−１，１１２ａ−２の（ｘ,ｙ）座標は、それぞれ（ｗ１／２−α,β１）及び（ｗ１／２＋α,β１）となる。すなわち、一対のパッド１１２ａ−１,１１２ａ−２のｘ座標は、半導体チップ１１０の中心線に対称となっている。また、半導体チップ１２０の幅がＷ２である場合、最上部列に位置する一対のパッド１２２ａ−１,１２２ａ−２の（ｘ,ｙ）座標は、それぞれ（ｗ２／２−α,β２）及び（ｗ２／２＋α,β２）となり、一対のパッド１２２ａ−１,１２２ａ−２のｘ座標は、半導体チップ１２０の中心線に対称となっている。半導体チップ１３０の幅がＷ３である場合、半導体チップ１３０の最上部列に位置する一対のパッド１３２ａ−１,１３２ａ−２の（ｘ,ｙ）座標は、それぞれ（ｗ３／２−α,β３）及び（ｗ３／２＋α,β３）となり、一対のパッド１３２ａ−１,１３２ａ−２のｘ座標は、半導体チップ１３０の中心線に対称となっている。半導体チップ１１０,１２０及び１３０のｙ座標β１,β２,β３は、相互同じ値を有し、選択的には、半導体チップ１１０,１２０及び１３０の幅に比例してβ１、β２及びβ３の順に増大することもある。それと共に、αは、パッド１１２ａ,１２２ａ及び１３２ａのサイズを考慮して決定され、αは、３０μｍないし３００μｍほどでありうる。このような配列では、データローディングによるデータスキューの問題が減少するか、または抑制される。
パッド１１２ａを形成するためには、ビアホール１１２０が図４Ａに示したような領域Ｐに形成される。以後に、図４Ｂに示したように、ビアホール１１２０に導電性材料を充填しうる。ビアホール１１２０は、レーザドリル２００を使用するレーザドリリング方法によって形成される。ビアホール１１２０のサイズは、パッド１１２ａのサイズと同一か、または小さい。それと共に、ビアホール１１２０のサイズは、レーザの強度（照射量）によって調節される。
また、パッド１１２ａは、レーザ照射方法の代わりに、ウェーハの製造工程中にトレンチタイプに形成されることもある。例えば、図５Ａに示したように、ウェーハ１１０ａのパッド領域Ｐにトレンチを形成し、導電性材料１１２ｂを埋め込める。以後、図５Ｂのように、ウェーハ１１０ａ上に素子を完成させた後、ウェーハバックグラインディングを行って貫通型パッド１１２ａを形成することもある。図４Ａないし図５Ｂでは、第１半導体チップ１１０及び第１ビアコンタクト１１２ａのみが示されたが、第２及び第３半導体チップ１２０,１３０と第２及び第３ビアコンタクト１２２ａ,１３２ａとにも適用される。
図９を参照すれば、半導体チップ１１０,１２０,１３０と実装基板１００との間に接着剤（接着層）１４５を塗布しうる（また、図１７Ａ及び図１７Ｂを参照）。半導体チップ１１０,１２０,１３０と実装基板１００との間に介在されている接着剤は、接着力を増大させるだけでなく、半導体チップ１１０,１２０,１３０を支持するスペーサの役割を行って反りを防止しうる。
また、図６ないし図９に示したように、実装基板１００と一つの半導体チップ１１０,１２０,１３０とは、ワイヤ１６０,１６２及び／または１６４によって相互ボンディングされることもある。すなわち、実装基板１００は、図６に示したように、半導体チップ１１０と選択的にワイヤボンディングされるか、または図７に示したように、半導体チップ１２０と選択的にワイヤボンディングされるか、または図８に示したように、半導体チップ１３０と選択的にワイヤボンディングされうる。実装基板１００とワイヤボンディングされる半導体チップ１１０,１２０,１３０は、実装基板１００との電気的な連結のために、そのエッジに追加パッドをさらに備え、半導体チップ１１０,１２０,１３０の活性面が上部に向かうように配置されることもある。追加パッドは、半導体チップの活性面にのみ形成されてもよく、半導体チップを貫通して形成されてもよい。実装基板１００が何れか一つの半導体チップとワイヤボンディングされても、一つのチップ及び実装基板１００のみがワイヤボンディングされるので、ワイヤ間の垂直間隔が要求されない。また、一部の実施形態で、パッドグループが半導体チップの中心部分に配置される場合に、半導体チップのエッジに追加パッドが配列されるので、追加パッドの間に十分な間隔マージンが確保できる。したがって、ワイヤの間に水平間隔を維持するために追加領域を拡張する必要がない。したがって、本発明の実施形態によれば、ワイヤボンディングを使用しつつも、小型化されたパッケージを提供しうる。
本発明の実施形態によれば、異なるサイズを有する半導体チップのパッド群が何れも同じ位置（例えば、所定位置を基準に同一座標）に配置される。パッド群が相互対応するように、半導体チップが積層されかつ連結される。パッド群の各パッドは、貫通型ビア形態を有するように形成されるため、異なるサイズを有する半導体チップが多層のワイヤボンディングなしに積層される。
本発明の実施形態で、パッド群は、半導体チップの中心部に配置されるが、パッドグループは、半導体チップのエッジ部に配列されることもある。
すなわち、図１０に示したように、パッド群１１２,１２２,１３２は、半導体チップ１１０,１２０,１３０の一側エッジにそれぞれ配列されてもよく、図１１に示したように、半導体チップ１１０,１２０,１３０のエッジに沿って“Ｌ”字状に配列されてもよい。
図１３に示したように、各半導体チップ１１０,１２０,１３０は、積層時にパッド群１１２,１２２及び１３２が相互対応するように、半導体チップ１１０,１２０,１３０の一側エッジから所定距離ｙだけ離隔された位置にパッド１１２ａ,１２２ａ,１３２ａが配列される。すなわち、第１半導体チップ１１０の最上部列パッド１１２ａ−３の座標は（ｙ,β１）となり、第２半導体チップ１２０の最上部列パッド１２２ａ−３の座標は、（ｙ,β２）となり、第３半導体チップ１３０の最上部列パッド１３２ａ−３の座標は、（ｙ,β３）となるようにパッドが配列される。最上部列の次列のパッドは、最上部列のパッドから距離“ｄ”だけ離隔されて配列され、次列の残りのパッドは、以前列からｙ−座標軸に沿って距離“ｄ”に配置される。β１、β２、β３は、相互同一か、または半導体チップの幅に比例してβ１、β２、β３の順序に増大することもある。
パッド群１１２,１２２及び１３２が半導体チップ１１０,１２０及び１３０のエッジ部分に配列された場合、図１２に示したように、半導体チップ１１０,１２０及び１３０は、半導体チップ１１０,１２０及び１３０の一端部を一致させて積層させることもある。実施形態に開示されたように、パッド１１２ａ,１２２ａ及び１３２ａは、貫通型ビアで形成され、バンプ１４０によって相互連結されうる。それと共に、半導体チップ１１０,１２０及び１３０と実装基板１００とは、実施形態のように、バンプ１４０及び／またはワイヤで連結される。また、半導体チップ１１０,１２０及び１３０は、活性面が同一方向に向かうように、または相互対向するように積層される。
実施形態で、前記積層された半導体チップ１１０,１２０及び１３０は、底部から上側に向かうほど半導体チップのサイズが小さくなるように配置された。しかし、図１４に示したように、パッケージの上部に向かうほど大きい半導体チップ１１０が位置するように配置されることもあり、図１５に示したように、最も小さい半導体チップ１３０が中間に挿入されることもあり、これらが組合わせられた形態で積層されることもある。また、半導体チップの数は、３より大きい。
図１６Ａ及び図１６Ｂは、本発明の実施形態によるマルチチップパッケージの製造方法を説明するための断面図である。
図１６Ａを参照すれば、複数のスタッド１０２を備える実装基板１００が提供される。実装基板１００の選択されたスタッド１０２上にバンプ１４０−１を形成した後、パッド１１２の備える第１半導体チップ１１０を実装基板１００上に積層する。第１半導体チップ１１０は、貫通型パッド１１２と第１バンプ１４０とがコンタクトされるように積層される。以後に、第１半導体チップ１１０の露出されたパッド１１２上に第２バンプ１４０−２が形成される。
図１６Ｂを参照すれば、パッド（貫通型ビア）１２２を有する第２半導体チップ１２０が提供され、以後に、第２バンプ１４０−２と貫通型パッド１２２とがコンタクトされるように第１半導体チップ１１０上に第２半導体チップ１２０が積層される。次いで、第２半導体チップ１２０の露出されたパッド１２２上に第３バンプ１４０−３が形成される。パッド１３２を有する第３半導体チップ１３０を備えた後、第３バンプ１４０−３及び第３半導体チップ１３０のパッド１３２がコンタクトされるように、第３半導体チップ１３０が第２半導体チップ１２０上に積層される。以後に、実装基板１００上に半導体チップ１１０,１２０,１３０が封止されるように密封材１４０を形成する。実装基板１００の底面に導電性ボール１０４が付着される。ここで、第１、第２、第３半導体チップ１１０,１２０,１３０は、それぞれ個別的な半導体素子でありうる。
図１７Ａ及び図１７Ｂは、本発明の他の実施形態によるマルチチップパッケージの製造方法を説明するための各工程別断面図である。
図１７Ａを参照すれば、複数のスタッド１０２を有する実装基板１００上に接着層１４５を形成した後、接着層１４５上に第１半導体チップ１１０が付着される。第１半導体チップ１１０で、パッド領域は、導電性材料が充填されずにホール状態に維持されている。また接着層１４５は、ホールｈが位置する部分には存在しないように形成される。以後、ホールｈの部位を除外した第１半導体チップ１１０上に再び接着層１４５を形成した後、第２半導体チップ１２０が第１半導体チップ１１０上に付着される。このとき第２半導体チップ１２０も同様に、パッド領域が導電性材料で充填されていないホール状態を維持しており、第２半導体チップ１２０のホールと第１チップ１１０のホールとが相互対応するように配置される。第２半導体チップ１２０の上部にホールｈ領域が露出されるように接着層１４５を再び形成した後、第２半導体チップ１２０上に第３半導体チップ１３０が付着される。第３半導体チップ１３０もパッド領域がホール状態に存在し、第２半導体チップ１２０のホールと第３半導体チップ１３０のホールとが対向するように配置される。
以後に、図１７Ｂに示したように、第１、第２及び第３半導体チップ１１０,１２０及び１３０のホールに導電性材料１８０を充填し、パッド及びバンプを同時に形成しうる。後続工程は、前述した他の実施形態で開示されたところと同一でありうる。
本発明の実施形態では、半導体チップのパッド領域に貫通ホールが形成された状態で半導体チップが積層され、以後に、貫通ホール内に導電性材料を充填してパッドとバンプとを同時に製造しうる。
前述した実施形態で開示されたパッドは、２列または１列に整列されるが、本発明の実施形態は、これに限定されず、パッドは、多様な形態に配列される。
また、パッド群が半導体チップの中心部分またはエッジ部分に配置されたものが開示されたが、これに限定されず、パッド群は、半導体チップの多様な部分に形成される。
また、本発明の実施形態で、半導体チップが実装される基板についての例として印刷回路基板を説明したが、セラミック、リードフレーム、回路テープまたは回路フィルムのような実装部材が使われる。また、外部との電気的接続手段として導電ボールを使用したが、バンプなど、その他の接続手段を何れも使用しうる。
前述したように、本発明の詳細な説明では、具体的な実施形態について説明したが、当業者に本発明の範囲から逸脱しない限り、色々な変形が可能であるということは自明である。したがって、本発明の範囲は、前述した実施形態に限定されず、後述する特許請求の範囲によって決定されねばならない。
本発明は、半導体チップ関連の技術分野に適用可能である。
１００ 実装基板
１０２ スタッド
１０４ 導電性ボール
１１０,１２０,１３０ 半導体チップ
１１２,１２２,１３２ パッド群
１１２ａ,１２２ａ,１３２ａ パッド
１４０ バンプ
１４５ 接着剤
１５０ 封止材
１６０ ワイヤ

Claims (17)

  1. 第１チップと、
    前記第１チップ上に積層され、前記第１チップと異なるサイズを有する少なくとも１つのチップと、を含み、
    前記第１チップは、中央に配された複数の第１パッドを備え、前記少なくとも１つのチップは、中央に配された複数の第２パッドを備え、前記第１チップと前記少なくとも１つのチップは、垂直に配された前記第１パッドを用いて電気的に連結され、
    前記第１パッドと前記第２パッドは、前記第１チップと前記少なくとも１つのチップに同じ配列順序で配されたことを特徴とする半導体素子。
  2. 前記第１パッドは、貫通ビアコンタクトで形成されたことを特徴とする請求項１に記載の半導体素子。
  3. 前記少なくとも１つのチップは、複数のチップを含み、互いに異なるサイズを有することを特徴とする請求項１に記載の半導体素子。
  4. 前記第１チップと前記少なくとも１つのチップは、前記第１パッド上のバンプを通じて電気的に連結されたことを特徴とする請求項１に記載の半導体素子。
  5. 前記第１チップ及び前記少なくとも１つのチップのうち、少なくとも１つは、エッジ部に追加パッドを含むことを特徴とする請求項１に記載の半導体素子。
  6. 前記第１チップと前記少なくとも１つのチップは、中央に基準領域を備え、前記第１パッド及び第２パッドは、対応する基準領域に対して同じ座標に位置することを特徴とする請求項１に記載の半導体素子。
  7. 前記同じ座標に位置する前記第１パッド及び第２パッドは、同一信号を伝達することを特徴とする請求項６に記載の半導体素子。
  8. 前記第１チップと前記少なくとも１つのチップは、互いに異なる機能を有することを特徴とする請求項１に記載の半導体素子。
  9. 前記第１チップは、ロジックチップまたはＣＰＵチップであり、前記少なくとも１つのチップは、メモリチップであることを特徴とする請求項８に記載の半導体素子。
  10. 基板と、
    前記基板上に積層された第１チップと、
    前記第１チップ上に積層され、前記第１チップと異なるサイズを有する少なくとも１つのチップと、
    前記第１チップと前記少なくとも１つのチップとを密封する密封材と、
    前記基板の下部面に配された導電性ボールと、を含み、
    前記第１チップは、中央に配された複数の第１パッドを備え、前記少なくとも１つのチップは、中央に配置された複数の第２パッドを備え、前記第１チップと前記少なくとも１つのチップは、垂直に配された前記第１パッドを用いて電気的に連結され、
    前記第１パッドと前記第２パッドは、前記第１チップと前記少なくとも１つのチップに同じ配列順序で配されたことを特徴とするマルチチップパッケージ。
  11. 前記第１パッドは、貫通ビアコンタクトで形成されたことを特徴とする請求項１０に記載のマルチチップパッケージ。
  12. 前記基板は、前記第１チップ及び前記少なくとも１つの半導体チップに電気的に連結されたことを特徴とする請求項１０に記載のマルチチップパッケージ。
  13. 前記第１パッドは、貫通ビアコンタクトで形成され、前記少なくとも１つのチップは、前記第１パッドを通じて前記基板に電気的に連結されたことを特徴とする請求項１０に記載のマルチチップパッケージ。
  14. 前記少なくとも１つのチップは、複数のチップを含み、互いに異なるサイズを有することを特徴とする請求項１０に記載のマルチチップパッケージ。
  15. 前記第１チップと前記少なくとも１つのチップは、中央に基準領域を備え、前記第１パッド及び第２パッドは、対応する基準領域に対して同じ座標に位置することを特徴とする請求項１０に記載のマルチチップパッケージ。
  16. 前記同じ座標に位置する前記第１パッド及び第２パッドは、同一信号を伝達することを特徴とする請求項１５に記載のマルチチップパッケージ。
  17. 前記第１チップは、ロジックチップまたはＣＰＵチップであり、前記少なくとも１つのチップは、メモリチップであることを特徴とする請求項１０に記載のマルチチップパッケージ。
JP2014021330A 2006-08-08 2014-02-06 異なるサイズを有する複数の半導体チップが積層された半導体素子とそれを備えたマルチチップパッケージ Active JP6336766B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060074658A KR100809696B1 (ko) 2006-08-08 2006-08-08 사이즈가 상이한 복수의 반도체 칩이 적층된 멀티 칩패키지 및 그 제조방법
KR10-2006-0074658 2006-08-08

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007205880A Division JP5475222B2 (ja) 2006-08-08 2007-08-07 異なるサイズを有する複数の半導体チップが積層されたマルチチップパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014078768A true JP2014078768A (ja) 2014-05-01
JP6336766B2 JP6336766B2 (ja) 2018-06-06

Family

ID=39049913

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007205880A Active JP5475222B2 (ja) 2006-08-08 2007-08-07 異なるサイズを有する複数の半導体チップが積層されたマルチチップパッケージ及びその製造方法
JP2014021330A Active JP6336766B2 (ja) 2006-08-08 2014-02-06 異なるサイズを有する複数の半導体チップが積層された半導体素子とそれを備えたマルチチップパッケージ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007205880A Active JP5475222B2 (ja) 2006-08-08 2007-08-07 異なるサイズを有する複数の半導体チップが積層されたマルチチップパッケージ及びその製造方法

Country Status (3)

Country Link
US (3) US8395259B2 (ja)
JP (2) JP5475222B2 (ja)
KR (1) KR100809696B1 (ja)

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8421244B2 (en) 2007-05-08 2013-04-16 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
KR101533663B1 (ko) * 2007-08-03 2015-07-03 테세라, 인코포레이티드 재구성된 웨이퍼를 이용한 스택 패키지
US7880310B2 (en) * 2007-09-28 2011-02-01 Intel Corporation Direct device attachment on dual-mode wirebond die
KR20090055316A (ko) * 2007-11-28 2009-06-02 삼성전자주식회사 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
US7948095B2 (en) * 2008-02-12 2011-05-24 United Test And Assembly Center Ltd. Semiconductor package and method of making the same
US8026740B2 (en) 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
KR100963593B1 (ko) * 2008-04-11 2010-06-15 한국과학기술원 관통 웨이퍼 비아를 포함하는 적층 칩 패키지 및 이의 생산방법
JP4580004B2 (ja) * 2008-05-28 2010-11-10 パナソニック株式会社 半導体装置
IT1391239B1 (it) * 2008-08-08 2011-12-01 Milano Politecnico Metodo per la formazione di bump in substrati con through via
KR20100042021A (ko) * 2008-10-15 2010-04-23 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
KR20100058359A (ko) * 2008-11-24 2010-06-03 삼성전자주식회사 다층 반도체 패키지, 그것을 포함하는 반도체 모듈 및 전자신호 처리 시스템 및 다층 반도체 패키지의 제조 방법
US8259461B2 (en) * 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
KR101068305B1 (ko) * 2008-12-15 2011-09-28 하나 마이크론(주) 적층형 반도체 패키지 및 그 제조 방법
JP2010161102A (ja) * 2009-01-06 2010-07-22 Elpida Memory Inc 半導体装置
JP2010161184A (ja) * 2009-01-08 2010-07-22 Hitachi Ltd 半導体装置
KR101013562B1 (ko) * 2009-01-23 2011-02-14 주식회사 하이닉스반도체 큐브 반도체 패키지
KR20100099573A (ko) * 2009-03-03 2010-09-13 삼성전자주식회사 반도체 장치 및 그 제조방법
US8405197B2 (en) * 2009-03-25 2013-03-26 Stats Chippac Ltd. Integrated circuit packaging system with stacked configuration and method of manufacture thereof
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
US8664748B2 (en) * 2009-08-17 2014-03-04 Mosaid Technologies Incorporated Package-level integrated circuit connection without top metal pads or bonding wire
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
US7867821B1 (en) * 2009-09-18 2011-01-11 Stats Chippac Ltd. Integrated circuit package system with through semiconductor vias and method of manufacture thereof
TWI436470B (zh) * 2009-09-30 2014-05-01 Advanced Semiconductor Eng 封裝製程及封裝結構
KR101078740B1 (ko) * 2009-12-31 2011-11-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조방법
KR101142337B1 (ko) 2010-05-07 2012-05-17 에스케이하이닉스 주식회사 반도체 칩 및 그의 제조방법과 이를 이용한 스택 패키지
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101143635B1 (ko) * 2010-09-13 2012-05-09 에스케이하이닉스 주식회사 적층 패키지 및 그 제조방법
US8895380B2 (en) * 2010-11-22 2014-11-25 Bridge Semiconductor Corporation Method of making semiconductor assembly with built-in stiffener and semiconductor assembly manufactured thereby
KR101739945B1 (ko) * 2011-05-02 2017-06-09 삼성전자주식회사 반도체 패키지 및 이를 제조하는 방법
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
JP2013168577A (ja) * 2012-02-16 2013-08-29 Elpida Memory Inc 半導体装置の製造方法
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
JP5677489B2 (ja) * 2013-03-07 2015-02-25 株式会社日立製作所 半導体装置
EP2790214B1 (en) * 2013-04-10 2020-01-01 Invensense, Inc. Device with a micro- or nanoscale structure
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9159716B2 (en) 2013-08-30 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked chip layout having overlapped active circuit blocks
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
EP3367082A1 (en) 2013-11-06 2018-08-29 Invensense, Inc. Pressure sensor
EP2871455B1 (en) 2013-11-06 2020-03-04 Invensense, Inc. Pressure sensor
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US20180175008A1 (en) 2015-01-09 2018-06-21 Silicon Genesis Corporation Three dimensional integrated circuit
US10573627B2 (en) 2015-01-09 2020-02-25 Silicon Genesis Corporation Three dimensional integrated circuit
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
EP3076146B1 (en) 2015-04-02 2020-05-06 Invensense, Inc. Pressure sensor
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) * 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
KR102518991B1 (ko) 2016-02-18 2023-04-10 삼성전자주식회사 반도체 패키지
CN107305861B (zh) * 2016-04-25 2019-09-03 晟碟信息科技（上海）有限公司 半导体装置及其制造方法
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
KR102538175B1 (ko) * 2016-06-20 2023-06-01 삼성전자주식회사 반도체 패키지
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
KR101983186B1 (ko) 2016-12-16 2019-05-28 삼성전기주식회사 팬-아웃 반도체 패키지
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
KR20190057559A (ko) * 2017-11-20 2019-05-29 삼성전자주식회사 반도체 장치
TWM588362U (zh) * 2017-12-01 2019-12-21 美商矽基因股份有限公司 三維積體電路
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11158606B2 (en) 2018-07-06 2021-10-26 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
CN109148415B (zh) * 2018-08-28 2020-08-25 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法
US11225409B2 (en) 2018-09-17 2022-01-18 Invensense, Inc. Sensor with integrated heater
US11476213B2 (en) 2019-01-14 2022-10-18 Invensas Bonding Technologies, Inc. Bonded structures without intervening adhesive
US11728242B2 (en) * 2019-04-08 2023-08-15 Texas Instruments Incorporated Semiconductor die orifices containing metallic nanowires
CN113785178A (zh) 2019-05-17 2021-12-10 应美盛股份有限公司 气密性改进的压力传感器
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US20220375529A1 (en) * 2019-11-10 2022-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory Device, Operation Method of Memory Device, Data Processing Device, Data Processing System, and Electronic Device
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
CN112234026A (zh) * 2020-10-14 2021-01-15 天津津航计算技术研究所 一种3d芯片封装
CN112542391B (zh) * 2020-12-04 2022-11-11 上海易卜半导体有限公司 芯片互联方法、互联器件以及形成封装件的方法
KR20220156220A (ko) * 2021-05-18 2022-11-25 에스케이하이닉스 주식회사 적층형 반도체 장치
US11410984B1 (en) 2021-10-08 2022-08-09 Silicon Genesis Corporation Three dimensional integrated circuit with lateral connection layer
CN117673022A (zh) * 2022-08-15 2024-03-08 长鑫存储技术有限公司 半导体器件及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563137A (ja) * 1991-08-30 1993-03-12 Fujitsu Ltd 半導体装置
JP2004342690A (ja) * 2003-05-13 2004-12-02 Rohm Co Ltd 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
JP2005072596A (ja) * 2003-08-26 2005-03-17 Samsung Electronics Co Ltd チップスタックパッケージとその製造方法
JP2005217205A (ja) * 2004-01-29 2005-08-11 Nec Electronics Corp チップ積層構成の３次元半導体装置及び該装置に用いられるスペーサチップ
WO2005093834A1 (ja) * 2004-03-25 2005-10-06 Nec Corporation チップ積層型半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242948A (ja) 1988-08-04 1990-02-13 Suzuyo Kogyo Kk 豆腐のパック製品製造方法
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
JPH08264712A (ja) 1995-03-27 1996-10-11 Matsushita Electron Corp 半導体装置
JP2001044357A (ja) 1999-07-26 2001-02-16 Seiko Epson Corp 半導体装置およびその製造方法
JP3731420B2 (ja) * 1999-12-17 2006-01-05 セイコーエプソン株式会社 半導体装置の製造方法
TW503531B (en) * 2000-09-28 2002-09-21 Toshiba Corp Multi-layered semiconductor apparatus
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
JP2002110902A (ja) * 2000-10-04 2002-04-12 Toshiba Corp 半導体素子及び半導体装置
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
KR100435813B1 (ko) * 2001-12-06 2004-06-12 삼성전자주식회사 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법
KR20030050665A (ko) * 2001-12-19 2003-06-25 삼성전자주식회사 적층 칩 패키지와 그 제조 방법
US6867500B2 (en) * 2002-04-08 2005-03-15 Micron Technology, Inc. Multi-chip module and methods
JP2004148465A (ja) 2002-10-31 2004-05-27 Hitachi Ltd 被加工物の衝撃加工方法と装置、及びそれで加工された半導体装置
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4127207B2 (ja) 2003-12-25 2008-07-30 Ｊｓｒ株式会社 回路基板の製造方法
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
JP4074862B2 (ja) * 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
KR100783638B1 (ko) 2004-04-28 2007-12-10 주식회사 하이닉스반도체 적층형 반도체 칩 패키지
JP4383274B2 (ja) * 2004-06-30 2009-12-16 Ｎｅｃエレクトロニクス株式会社 半導体装置および半導体ウエハの製造方法
KR101078717B1 (ko) 2004-07-20 2011-11-02 주식회사 하이닉스반도체 칩 스택 패키지
JP4086068B2 (ja) 2004-12-27 2008-05-14 日本電気株式会社 半導体装置
JP4983049B2 (ja) 2005-06-24 2012-07-25 セイコーエプソン株式会社 半導体装置および電子機器
JP5063137B2 (ja) 2007-02-23 2012-10-31 ユニチカ株式会社 体内留置用カテーテルの留置方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563137A (ja) * 1991-08-30 1993-03-12 Fujitsu Ltd 半導体装置
JP2004342690A (ja) * 2003-05-13 2004-12-02 Rohm Co Ltd 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
JP2005072596A (ja) * 2003-08-26 2005-03-17 Samsung Electronics Co Ltd チップスタックパッケージとその製造方法
JP2005217205A (ja) * 2004-01-29 2005-08-11 Nec Electronics Corp チップ積層構成の３次元半導体装置及び該装置に用いられるスペーサチップ
WO2005093834A1 (ja) * 2004-03-25 2005-10-06 Nec Corporation チップ積層型半導体装置

Also Published As

Publication number Publication date
KR100809696B1 (ko) 2008-03-06
US20160300819A1 (en) 2016-10-13
JP6336766B2 (ja) 2018-06-06
JP5475222B2 (ja) 2014-04-16
US8395259B2 (en) 2013-03-12
US9397034B2 (en) 2016-07-19
US20130147044A1 (en) 2013-06-13
US9761563B2 (en) 2017-09-12
JP2008042210A (ja) 2008-02-21
KR20080013305A (ko) 2008-02-13
US20080036082A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
JP6336766B2 (ja) 異なるサイズを有する複数の半導体チップが積層された半導体素子とそれを備えたマルチチップパッケージ
KR102161776B1 (ko) 적층 패키지
JP4731883B2 (ja) ダブルスタックされたｂｇａパッケージ及び多重スタックされたｂｇａパッケージ
JP4473807B2 (ja) 積層半導体装置及び積層半導体装置の下層モジュール
US20070222050A1 (en) Stack package utilizing through vias and re-distribution lines
JP2007194436A (ja) 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
CN110707049B (zh) 包括用于控制翘曲的通道的半导体芯片模块及其制造方法
JP2004128155A (ja) 半導体パッケージ
KR20090034180A (ko) 인터포저를 포함하는 반도체 패키지와 이를 구비한 전자기기, 및 반도체 패키지의 제조방법
KR20080073739A (ko) 적층형 마이크로전자 패키지
WO2012086100A1 (ja) 半導体装置
US20160307878A1 (en) Reconstituted wafer-level package dram
JP2010130004A (ja) 集積回路基板及びマルチチップ集積回路素子パッケージ
JP2005005709A (ja) チップ積層パッケージ、連結基板及びチップ連結方法
KR102065648B1 (ko) 반도체 패키지
US8994170B2 (en) Microelectronic unit and package with positional reversal
WO2011021364A1 (ja) 半導体装置およびその製造方法
KR20070095502A (ko) 볼 그리드 어레이 유형의 적층 패키지
CN113851451B (zh) 一种基于可塑性基板的芯片3d堆叠的封装结构及其制造方法
KR102720129B1 (ko) 반도체 패키지
KR101115455B1 (ko) 반도체 장치
KR100876896B1 (ko) 적층 반도체 패키지
KR20210005340A (ko) 반도체 패키지
JP2008124256A (ja) 半導体装置
JP2006080258A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161220

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180507

R150 Certificate of patent or registration of utility model

Ref document number: 6336766

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250