JP2006080258A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006080258A JP2006080258A JP2004261910A JP2004261910A JP2006080258A JP 2006080258 A JP2006080258 A JP 2006080258A JP 2004261910 A JP2004261910 A JP 2004261910A JP 2004261910 A JP2004261910 A JP 2004261910A JP 2006080258 A JP2006080258 A JP 2006080258A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- board
- semiconductor
- wiring board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
- H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 積層する複数の半導体ペレットの外形寸法によらず積層可能であり、且つパッケージ寸法小さい半導体モジュールパッケージ構造を提供する。
【解決手段】 半導体ペレット１をバンプ接続により搭載し、且つ基板接続パッド６ａ、６ｂ、６ｃを有する複数の配線基板３ａ、３ｂ、３ｃと、前記複数の配線基板が積層され一面に外部接続端子１０を有し、且つ他面に前記外部接続端子が導電性ビア９を介して電気的に接続された基板接続パッド６を有する外部接続端子用配線基板３と、前記積層された複数の配線基板及び前記外部接続用配線基板のうち、隣接する配線基板間をそれぞれの前記基板接続パッドにより電気的に接続するボンディングワイヤ７とを備える。前記基板接続パッドは、前記配線基板及び前記外部接続用配線基板が積層されても少なくとも部分的に露出する部分が存在して前記ボンディングワイヤが前記基板接続パッド間を接続できる様に、少なくとも一部の前記基板接続パッドは他と大きさ又は形状が異なっている。
【選択図】 図１
【解決手段】 半導体ペレット１をバンプ接続により搭載し、且つ基板接続パッド６ａ、６ｂ、６ｃを有する複数の配線基板３ａ、３ｂ、３ｃと、前記複数の配線基板が積層され一面に外部接続端子１０を有し、且つ他面に前記外部接続端子が導電性ビア９を介して電気的に接続された基板接続パッド６を有する外部接続端子用配線基板３と、前記積層された複数の配線基板及び前記外部接続用配線基板のうち、隣接する配線基板間をそれぞれの前記基板接続パッドにより電気的に接続するボンディングワイヤ７とを備える。前記基板接続パッドは、前記配線基板及び前記外部接続用配線基板が積層されても少なくとも部分的に露出する部分が存在して前記ボンディングワイヤが前記基板接続パッド間を接続できる様に、少なくとも一部の前記基板接続パッドは他と大きさ又は形状が異なっている。
【選択図】 図１
Description
本発明は、半導体装置に係り、例えば、薄く研削した複数の半導体ペレットを積層して、半導体ペレットの高密度実装を実現した半導体モジュールパッケージに関するものである。
従来技術を用いた半導体モジュールパッケージ構造の半導体装置を説明する。一例は、ＢＧＡ(Ball Grid Array) ボールなどの外部接続端子を裏面に形成した配線基板に複数のペレットを積層し、半導体ペレットとＢＧＡボールなどとの電気的接続は、ボンディングワイヤを用いた半導体モジュールパッケージである。この半導体モジュールパッケージは、シリコンなどからなる半導体ペレットを接着剤を用いてＢＧＡボールを形成した配線基板主面に取り付け、その後取り付けられた半導体ペレット上に順次半導体ペレットを接着剤を用いながら積層する。配線基板には接続配線が埋め込まれたビアが形成されている。配線基板主面には半導体ペレットが接着され、且つ接続端子である基板接続パッドがビアを覆うように形成され、裏面には、ＢＧＡボールとこのＢＧＡボールと電気的に接続された配線（ボール面配線）とが形成されている。各半導体ペレット表面にはペレットの外部接続端子であるペレット接続パッドが形成されており、これは前記基板接続パッドとボンディングワイヤによって電気的に接続されている。この基板接続パッドとＢＧＡボールとはビアに埋め込まれた接続配線によって電気的に接続されている。これら配線基板、半導体ペレット、ボンディングワイヤ等は、封止樹脂により被覆保護されている。
ここで説明した半導体モジュールパッケージは、半導体ペレットの外部接続端子であるペレット接続パッドを外部に露出する必要があるので積層できる半導体ペレットの外形寸法は異なることが必要であり、大きな制約条件もある。とくにペレット接続パッドが半導体ペレットの中央付近にある製品においてはペレット積層は非常に困難であった。
次に、従来技術の他の例として半導体ペレットをバンプ接続した複数の配線基板をＢＧＡボールが裏面に形成されたＢＧＡボール用配線基板に積層し、半導体ペレット間を配線基板に形成されたビアに埋め込まれた接続配線により電気的に接続する構造を有する半導体モジュールパッケージを説明する。この半導体モジュールパッケージは、半導体ペレットの接続バンプと配線基板上の配線を接続しながら、接着剤を用いて、半導体ペレットと配線基板とを接着した後、ビアとビアランド（接続端子）を接続しながら積層している例であり、同一の外形寸法である半導体ペレットを積層することができる。
しかし、配線基板にビアを設けた配線基板を多数使用する必要があり、この配線基板を製造するコストが高価であるため、モジュールを安価に製造することが困難である。
次に、従来技術の他の例として半導体ペレットをバンプ接続した複数の配線基板をＢＧＡボールが裏面に形成されたＢＧＡボール用配線基板に積層し、半導体ペレット間を配線基板に形成されたビアに埋め込まれた接続配線により電気的に接続する構造を有する半導体モジュールパッケージを説明する。この半導体モジュールパッケージは、半導体ペレットの接続バンプと配線基板上の配線を接続しながら、接着剤を用いて、半導体ペレットと配線基板とを接着した後、ビアとビアランド（接続端子）を接続しながら積層している例であり、同一の外形寸法である半導体ペレットを積層することができる。
しかし、配線基板にビアを設けた配線基板を多数使用する必要があり、この配線基板を製造するコストが高価であるため、モジュールを安価に製造することが困難である。
さらに、従来技術の半導体モジュールパッケージ構造には、特許文献１がある。これは、３次元積層型半導体装置に関し、チップ電極を有する半導体チップと、一方の面でチップ電極をマウントする配線パターンと、半導体チップ及び配線パターンを一体的に覆うモールドレジンと、モールドレジンを半導体チップの外側で貫通し、一端が配線パターンと接触し、他端がモールドレジンから露出するビアプラグを備え、配線パターンの他方の面がモールドレジンの表面に露出している。サイズ又は種類もしくはその両者が互いに異なる半導体チップの積層も可能である。
特開２００３−１６３３２４号公報（図１（ｂ）参照）
本発明は、このような事情によりなされたものであり、積層する複数の半導体ペレットの外形寸法によらず積層可能であり、且つパッケージ寸法小さい半導体モジュールパッケージ構造の半導体装置を提供する。
本発明の半導体装置の一態様は、半導体ペレットと、前記半導体ペレットをバンプ接続により搭載し、且つ基板接続パッドを有する複数の配線基板と、前記複数の配線基板が積層され、一面に外部接続端子を有し、且つ他面に前記外部接続端子が導電性ビアを介して電気的に接続された基板接続パッドを有する外部接続端子用配線基板と、前記積層された複数の配線基板及び前記外部接続用配線基板のうち、隣接する配線基板間をそれぞれの前記基板接続パッドにより電気的に接続するボンディングワイヤとを備え、前記基板接続パッドは、前記配線基板及び前記外部接続用配線基板が積層されても少なくとも部分的に露出する部分が存在して前記ボンディングワイヤが前記基板接続パッド間を接続できるように、少なくとも一部の前記基板接続パッドは、他と大きさ又は形状もしくは大きさ及び形状が異なっていることを特徴としている。
積層された配線基板に形成されている基板接続パッドを適宜大きさ及び形状を変えることによりボンディング領域を小さくすることができるので基板サイズを小さくでき、さらに、積層する複数の半導体ペレットの外形寸法によらず積層可能であり、且つパッケージ寸法の小さい半導体モジュールパッケージ構造が得られる。
本発明は、薄く研削した半導体ペレットを表面に配線パターンを有する配線基板にバンプ接続し、この配線基板を複数層積層して接着し、各配線基板端に配置した接続パッド間をボンディングワイヤで結線し、パッケージの外部接続端子であるＢＧＡボールやＬＧＡランド（接続電極）と接続した構造により、少なくとも１つの配線基板の接続端子である基板接続パッドの大きさ、形状が他の配線基板の基板接続パッドとは異なるようにして、半導体ペレットの高密度実装を安価なコストで実現することを特徴としている。本発明では何層でも積層することができる。
以下、実施例を参照して発明の実施の形態を説明する。
以下、実施例を参照して発明の実施の形態を説明する。
まず、図１及び図２を参照して実施例１を説明する。
図１は、この実施例の半導体モジュールパッケージ構造の半導体装置の断面構造図である。図２は、図１に示された積層された配線基板の端部と、この端部に露出した基板接続パッドを示す部分平面図である。
図１において、半導体ペレットを搭載する配線基板を積層して搭載する外部接続端子用配線基板３は、例えば、エポキシ樹脂含浸不織布から構成されている。外部接続端子用配線基板には接続配線が埋め込まれたビア９が形成されている。この外部接続端子用配線基板３の主面には半導体ペレットが搭載されている配線基板が積層され、また、例えば、銅などの配線２及び配線２に電気的に接続された基板接続パッド６が形成されている。一方、裏面には配線２ｄ（（ボ−ル面配線）及びこの配線に電気的に接続されたＢＧＡボール１０が取り付けられている。主面の基板接続パッド６と裏面の配線２ｄとはビア９に埋め込まれた接続配線により電気的に接続されている。
図１は、この実施例の半導体モジュールパッケージ構造の半導体装置の断面構造図である。図２は、図１に示された積層された配線基板の端部と、この端部に露出した基板接続パッドを示す部分平面図である。
図１において、半導体ペレットを搭載する配線基板を積層して搭載する外部接続端子用配線基板３は、例えば、エポキシ樹脂含浸不織布から構成されている。外部接続端子用配線基板には接続配線が埋め込まれたビア９が形成されている。この外部接続端子用配線基板３の主面には半導体ペレットが搭載されている配線基板が積層され、また、例えば、銅などの配線２及び配線２に電気的に接続された基板接続パッド６が形成されている。一方、裏面には配線２ｄ（（ボ−ル面配線）及びこの配線に電気的に接続されたＢＧＡボール１０が取り付けられている。主面の基板接続パッド６と裏面の配線２ｄとはビア９に埋め込まれた接続配線により電気的に接続されている。
この外部接続端子用配線基板３の主面上に第１層目の半導体ペレットを搭載する配線基板３ａが接着剤などにより接合されている。配線基板３ａの主面上には配線２ａが形成され、半導体ペレット１が接続端子である接続バンプ５により配線２ａにバンプ接続されている。そして、この主面端部には配線２ａと電気的に接続された基板接続パッド６ａが設けられている。この配線基板３ａの主面には、主面上の半導体ペレット１を収容するスペースを有するスペーサ基板１１ａが設けられ半導体ペレット１を保護している。
このスペーサ基板１１ａ及び半導体ペレット１の上に第２層目の半導体ペレットを搭載する配線基板３ｂが接着剤８により接合されている。第２層目の配線基板３ｂは、第１層目の配線基板３ａよりサイズが小さい。したがって、これを第１層目の配線基板３ａに接合させたときに、配線基板３ａの端部にある基板接続パッド６ａは、配線基板３ｂには被覆されないで露出している。配線基板３ｂの主面上には配線２ｂが形成され、半導体ペレット１が接続端子である接続バンプ５により配線２ｂにバンプ接続されている。そして、この主面端部には配線２ｂと電気的に接続された基板接続パッド６ｂが設けられている。この配線基板３ｂの主面には、主面上の半導体ペレット１を収容するスペースを有するスペーサ基板１１ｂが設けられ半導体ペレット１を保護している。
このスペーサ基板１１ａ及び半導体ペレット１の上に第２層目の半導体ペレットを搭載する配線基板３ｂが接着剤８により接合されている。第２層目の配線基板３ｂは、第１層目の配線基板３ａよりサイズが小さい。したがって、これを第１層目の配線基板３ａに接合させたときに、配線基板３ａの端部にある基板接続パッド６ａは、配線基板３ｂには被覆されないで露出している。配線基板３ｂの主面上には配線２ｂが形成され、半導体ペレット１が接続端子である接続バンプ５により配線２ｂにバンプ接続されている。そして、この主面端部には配線２ｂと電気的に接続された基板接続パッド６ｂが設けられている。この配線基板３ｂの主面には、主面上の半導体ペレット１を収容するスペースを有するスペーサ基板１１ｂが設けられ半導体ペレット１を保護している。
このスペーサ基板１１ｂ及び半導体ペレット１の上に第３層目の半導体ペレットを搭載する配線基板３ｃが接着剤８により接合されている。第３層目の配線基板３ｃは、第２層目の配線基板３ｂよりサイズが小さい。したがって、これを第２層目の配線基板３ｂに接合させたときに、配線基板３ｂの端部にある基板接続パッド６ｂは、配線基板３ｃには被覆されないで露出している。配線基板３ｃの主面上には配線２ｃが形成され、半導体ペレット１が接続端子である接続バンプ５により配線２ｃにバンプ接続されている。そして、この主面端部には配線２ｃと電気的に接続された基板接続パッド６ｃが設けられている。
ここで、半導体ペレット間を電気的に接続するために、ボンディングワイヤ７が基板接続パッド６−６ａ間、基板接続パッド６ａ−６ｂ間及び基板接続パッド６ｂ−６ｃ間を接続している。また、外部接続端子用配線基板に搭載された配線基板、半導体ペレット、ボンディングワイヤ等は、エポキシ樹脂などの樹脂封止体４により封止されている。
ここで、半導体ペレット間を電気的に接続するために、ボンディングワイヤ７が基板接続パッド６−６ａ間、基板接続パッド６ａ−６ｂ間及び基板接続パッド６ｂ−６ｃ間を接続している。また、外部接続端子用配線基板に搭載された配線基板、半導体ペレット、ボンディングワイヤ等は、エポキシ樹脂などの樹脂封止体４により封止されている。
この実施例では、各配線基板の接続パッドは、図２（ｂ）に示され、その配置は、図２（ａ）に示されている。図のように、基板接続パッド６及び基板接続パッド６ｃは同じ形状であり、基板接続パッド６ａ及び基板接続パッド６ｂは同じ形状である。基板接続パッド６ａは、基板接続パッド６を横に２つ並べた長方形の形状であり、基板接続パッド６の２倍の面積を有する。
基板接続パッド６ａ及び基板接続パッド６ｂが横長なので、図２（ａ）のように、各基板接続パッドを上面から見た平面形状で密接して配置しても、横長の飛び出した部分にもボンディングすることができるので、従来のボンディングワイヤを半導体ペレット間の電気的に接続した構造より基板サイズを小さくする事ができる。図２（ａ）は、配線基板を積層した時の基板接続パッドの露出している領域を示しており、この領域をボンディングワイヤを接合するボンディング領域という。この実施例の場合、隣接した配線基板の基板接続パッドをボンディングワイヤでボンディングすると、ボンディングワイヤ同士が接触せずに、密接配置が可能になる。
基板接続パッド６ａ及び基板接続パッド６ｂが横長なので、図２（ａ）のように、各基板接続パッドを上面から見た平面形状で密接して配置しても、横長の飛び出した部分にもボンディングすることができるので、従来のボンディングワイヤを半導体ペレット間の電気的に接続した構造より基板サイズを小さくする事ができる。図２（ａ）は、配線基板を積層した時の基板接続パッドの露出している領域を示しており、この領域をボンディングワイヤを接合するボンディング領域という。この実施例の場合、隣接した配線基板の基板接続パッドをボンディングワイヤでボンディングすると、ボンディングワイヤ同士が接触せずに、密接配置が可能になる。
従来のパッドでは、ボンディングワイヤ同士が接触しないように配置するためには、ボンディング領域（露出している接続パッドが占める領域）を大きくしなければならない。ＢＧＡボールパッドを有する最下段の基板にＢＧＡボールパッドとは反対側に比較的多ピンの半導体ペレットを接続し、接着すれば外部接続端子用配線基板同士を接続するボンディングワイヤ数はより少なくできるため、パッケージ外形寸法は更に小さくできる。また、外部接続端子用配線基板による半導体ペレットの接続端子からの配線引き出しを行うため、半導体ペレット間の配線の自由度が増すので、半導体ペレット中央に接続端子のある様な半導体ペレットにも適用できるなど、様々な回路接続が可能になる。
ＢＧＡボールが実装されている外部接続端子用配線基板以外にはビアを設ける必要が無いので、一般的な片側配線基板を用いて安価に半導体モジュールパッケージを製造することができる。なお、この実施例では、ＢＧＡタイプを説明しているが、ＬＧＡタイプのモジュールでも可能である。また、配線基板の大きさは、積層ごとに異なるが、半導体ペレットは、配線基板に搭載されることが出来れば大きさは問わず、積層によって半導体ペレットのサイズが決められない。
ＢＧＡボールが実装されている外部接続端子用配線基板以外にはビアを設ける必要が無いので、一般的な片側配線基板を用いて安価に半導体モジュールパッケージを製造することができる。なお、この実施例では、ＢＧＡタイプを説明しているが、ＬＧＡタイプのモジュールでも可能である。また、配線基板の大きさは、積層ごとに異なるが、半導体ペレットは、配線基板に搭載されることが出来れば大きさは問わず、積層によって半導体ペレットのサイズが決められない。
次に、図３乃至図５を参照して実施例２を説明する。
図３は、この実施例の半導体モジュールパッケージ構造の半導体装置の断面構造図である。図４は、図３に示された積層された配線基板の端部と、この端部に露出した基板接続パッドを示す部分平面図、図５は、配線基板間でボンディングを行う場合の配線基板端部の形状を示す部分断面図である。
図３において、半導体ペレットを搭載する配線基板を積層して搭載する外部接続端子用配線基板２３には、接続配線が埋め込まれたビア２９が形成されている。この外部接続端子用配線基板２３の主面には半導体ペレットが搭載されている配線基板が積層され、また、例えば、銅などの配線２２及び配線２２に電気的に接続された基板接続パッド２６が形成されている。一方、裏面には配線（ボ−ル面配線）２２ｄ及びこの配線に電気的に接続されたＢＧＡボール２０が取り付けられている。主面側の基板接続パッド２６と裏面側の配線２２ｄとはビア２９に埋め込まれた接続配線により電気的に接続されている。
図３は、この実施例の半導体モジュールパッケージ構造の半導体装置の断面構造図である。図４は、図３に示された積層された配線基板の端部と、この端部に露出した基板接続パッドを示す部分平面図、図５は、配線基板間でボンディングを行う場合の配線基板端部の形状を示す部分断面図である。
図３において、半導体ペレットを搭載する配線基板を積層して搭載する外部接続端子用配線基板２３には、接続配線が埋め込まれたビア２９が形成されている。この外部接続端子用配線基板２３の主面には半導体ペレットが搭載されている配線基板が積層され、また、例えば、銅などの配線２２及び配線２２に電気的に接続された基板接続パッド２６が形成されている。一方、裏面には配線（ボ−ル面配線）２２ｄ及びこの配線に電気的に接続されたＢＧＡボール２０が取り付けられている。主面側の基板接続パッド２６と裏面側の配線２２ｄとはビア２９に埋め込まれた接続配線により電気的に接続されている。
この外部接続端子用配線基板２３の主面上に第１層目の半導体ペレットを搭載する配線基板２３ａが接着剤２８により接合されている。配線基板２３ａは、外部接続端子用配線基板２３とほぼ同じサイズなので、外部接続端子用配線基板２３の基板接続パッド２６を被覆する。そこで、この基板接続パッド２６を少なくとも一部は露出させるために、配線基板２３ａの端部に切り欠きを金型などにより形成する（図５（ｃ）参照）。配線基板２３ａの主面上には配線２２ａが形成され、半導体ペレット２１が接続端子である接続バンプ２５により配線２２ａにバンプ接続されている。そして、この配線基板２３ａの主面端部には配線２２ａと電気的に接続された基板接続パッド２６ａが設けられている。この配線基板２３ａの主面には、主面上の半導体ペレットを収容するスペースを有するスペーサ基板３１ａが設けられて半導体ペレット２１を保護している。
このスペーサ基板３１ａ及び半導体ペレット２１の上に第２層目の半導体ペレットを搭載する配線基板２３ｂが接着剤２８により接合されている。第２層目の配線基板２３ｂは、第１層目の配線基板２３ａと同じサイズである。したがって、これを第１層目の配線基板２３ａに接合させたときに、配線基板２３ａの端部にある基板接続パッド２６ａは、配線基板２３ｂに被覆される。基板接続パッド２６ａの一部を露出させるために配線基板２３ｂは、その端部が切り欠かれている（図５（ｂ）参照）。配線基板２３ｂの主面上には配線２２ｂが形成され、半導体ペレット２１が接続端子である接続バンプ２５により配線２２ｂにバンプ接続されている。そして、この主面端部には配線２２ｂと電気的に接続された基板接続パッド２６ｂが設けられている。この配線基板２３ｂの主面には、主面上の半導体ペレット１を収容するスペースを有するスペーサ基板３１ｂが設けられ配線基板２３ｂ上の半導体ペレット２１を保護している。
このスペーサ基板３１ｂ及び半導体ペレット２１の上に第３層目の半導体ペレットを搭載する配線基板２３ｃが接着剤２８により接合されている。第３層目の配線基板２３ｃは、第２層目の配線基板２３ｂよりサイズが小さい。しかし、これを第２層目の配線基板２３ｂに接合させたときに、配線基板２３ｂの端部にある基板接続パッド２６ｂは、配線基板２３ｃに被覆される。したがって、基板接続パッド２６ｂの少なくとも一部を露出させるために、配線基板２３ｃ端部の一部を金型などにより切り欠く（図５（ａ）参照）。配線基板２３ｃの主面上には配線２２ｃが形成され、半導体ペレット２１が接続端子である接続バンプ２５により配線２２ｃにバンプ接続されている。そして、この主面端部には配線２２ｃと電気的に接続された基板接続パッド２６ｃが設けられている。
ここで、半導体ペレット間を電気的に接続するために、ボンディングワイヤ２７が基板接続パッド２６−２６ａ間、基板接続パッド２６ａ−２６ｂ間及び基板接続パッド２６ｂ−２６ｃ間を接続している。また、外部接続端子用配線基板に搭載された配線基板、半導体ペレット、ボンディングワイヤ等は、エポキシ樹脂などの樹脂封止体２４により封止されている。
ここで、半導体ペレット間を電気的に接続するために、ボンディングワイヤ２７が基板接続パッド２６−２６ａ間、基板接続パッド２６ａ−２６ｂ間及び基板接続パッド２６ｂ−２６ｃ間を接続している。また、外部接続端子用配線基板に搭載された配線基板、半導体ペレット、ボンディングワイヤ等は、エポキシ樹脂などの樹脂封止体２４により封止されている。
この実施例では、各配線基板の接続パッドは、図４（ｂ）に示され、その配置は、図４（ａ）に示されている。図のように、基板接続パッド２６及び基板接続パッド２６ｃは同じ形状であり、基板接続パッド２６ａ及び基板接続パッド２６ｂは同じ形状である。基板接続パッド２６ａは、基板接続パッド２６の３つ分の大きさであり、正方形の一部を切り欠いた形状を有している。
基板接続パッド２６ａ及び基板接続パッド２６ｂがこのような形状であり、配線基板端部が、図５のように切り欠きが形成されているので、図４（ａ）のように、各基板接続パッドの露出部分を基板接続パッド２６の形を６個２列に並べた平面形状で密接配置される。横長の飛び出した部分にもボンディングすることができるので、従来のボンディングワイヤを半導体ペレット間の電気的に接続した構造より基板サイズを小さくすることができる。図４（ａ）は、配線基板を積層した時の基板接続パッドの露出している領域を示しており、この領域をボンディングワイヤを接合するボンディング領域という。この実施例の場合、隣接した配線基板の基板接続パッドをボンディングワイヤでボンディングすると、ボンディングワイヤ同士が接触せずに密接配置が可能になる。
基板接続パッド２６ａ及び基板接続パッド２６ｂがこのような形状であり、配線基板端部が、図５のように切り欠きが形成されているので、図４（ａ）のように、各基板接続パッドの露出部分を基板接続パッド２６の形を６個２列に並べた平面形状で密接配置される。横長の飛び出した部分にもボンディングすることができるので、従来のボンディングワイヤを半導体ペレット間の電気的に接続した構造より基板サイズを小さくすることができる。図４（ａ）は、配線基板を積層した時の基板接続パッドの露出している領域を示しており、この領域をボンディングワイヤを接合するボンディング領域という。この実施例の場合、隣接した配線基板の基板接続パッドをボンディングワイヤでボンディングすると、ボンディングワイヤ同士が接触せずに密接配置が可能になる。
従来のパッドでは、ボンディングワイヤ同士が接触しない様に配置するのでボンディング領域（露出されたパッドが占める領域）を大きくしなければならない。また、外部接続端子用配線基板による半導体ペレットの外部接続端子からの配線引き出しを行うため、半導体ペレット間の配線の自由度が増すので、様々な回路接続が可能になる。
ＢＧＡボールが実装されている外部接続端子用配線基板以外にはビアを設ける必要が無いので、一般的な片側配線基板を用いて安価に半導体モジュールパッケージを製造することができる。なお、この実施例では、ＢＧＡタイプを説明しているが、ＬＧＡタイプのモジュールでも可能である。また、配線基板の大きさは、積層ごとに異なるが、半導体ペレットは、配線基板に搭載されることが出来れば大きさは問わず、積層によって半導体ペレットのサイズが決められない。
この実施例は、実施例１と比較した場合（図４（ａ）と図２（ａ）参照）、基板接続パッド２個分はパッケージ外形寸法を縮小できるのでより高密度実装される。この実施例ではＢＧＡタイプの説明図を用いているが、ＬＧＡタイプのモジュールでも構わない。
ＢＧＡボールが実装されている外部接続端子用配線基板以外にはビアを設ける必要が無いので、一般的な片側配線基板を用いて安価に半導体モジュールパッケージを製造することができる。なお、この実施例では、ＢＧＡタイプを説明しているが、ＬＧＡタイプのモジュールでも可能である。また、配線基板の大きさは、積層ごとに異なるが、半導体ペレットは、配線基板に搭載されることが出来れば大きさは問わず、積層によって半導体ペレットのサイズが決められない。
この実施例は、実施例１と比較した場合（図４（ａ）と図２（ａ）参照）、基板接続パッド２個分はパッケージ外形寸法を縮小できるのでより高密度実装される。この実施例ではＢＧＡタイプの説明図を用いているが、ＬＧＡタイプのモジュールでも構わない。
次に、図６及び図７を参照して実施例２を説明する。
図６は、この実施例の半導体モジュールパッケージ構造の半導体装置の断面図、図７は、図６に示された半導体装置の製造工程断面図である。
この実施例では外部接続端子用配線基板に積層される配線基板の少なくとも１つにＴＡＢ(Tape Automated Bonding)テープを用いることに特徴がある。ＴＡＢテープは、配線パターンとこれを支持する絶縁性の支持基板なり、支持基板は、デバイスホールを有し、半導体ペレットは、デバイスホール領域に突出する配線の表裏いずれかにバンプ接続するように構成されている。
図６において、半導体ペレットを搭載する配線基板を積層して搭載する外部接続端子用配線基板３３には、接続配線が埋め込まれたビア３９が形成されている。この外部接続端子用配線基板３３の主面には半導体ペレットが搭載されている配線基板が積層され、また、例えば、銅などの配線３２及び配線３２に電気的に接続された基板接続パッド３６が形成されている。一方、裏面には配線（ボ−ル面配線）３２ｄ及びこの配線に電気的に接続されたＢＧＡボール３０が取り付けられている。主面側の基板接続パッド３６と裏面側の配線３２ｄとはビア３９に埋め込まれた接続配線により電気的に接続されている。
図６は、この実施例の半導体モジュールパッケージ構造の半導体装置の断面図、図７は、図６に示された半導体装置の製造工程断面図である。
この実施例では外部接続端子用配線基板に積層される配線基板の少なくとも１つにＴＡＢ(Tape Automated Bonding)テープを用いることに特徴がある。ＴＡＢテープは、配線パターンとこれを支持する絶縁性の支持基板なり、支持基板は、デバイスホールを有し、半導体ペレットは、デバイスホール領域に突出する配線の表裏いずれかにバンプ接続するように構成されている。
図６において、半導体ペレットを搭載する配線基板を積層して搭載する外部接続端子用配線基板３３には、接続配線が埋め込まれたビア３９が形成されている。この外部接続端子用配線基板３３の主面には半導体ペレットが搭載されている配線基板が積層され、また、例えば、銅などの配線３２及び配線３２に電気的に接続された基板接続パッド３６が形成されている。一方、裏面には配線（ボ−ル面配線）３２ｄ及びこの配線に電気的に接続されたＢＧＡボール３０が取り付けられている。主面側の基板接続パッド３６と裏面側の配線３２ｄとはビア３９に埋め込まれた接続配線により電気的に接続されている。
この外部接続端子用配線基板３３の主面上に第１層目の半導体ペレットを搭載する配線基板３３ａが接着剤などにより接合されている。配線基板３３ａは、外部接続端子用配線基板３３とほぼ同じサイズなので、外部接続端子用配線基板３３の基板接続パッド３６を被覆する。そこで、この基板接続パッド３６を少なくとも一部は露出させるために、配線基板３３ａの端部に切り欠きを金型などにより形成する（実施例２の図５（ｃ）参照）。配線基板３３ａの主面上には配線３２ａが形成され、接着剤３８が塗布された半導体ペレット３１が接続端子である接続バンプ３５により配線３２ａにバンプ接続されている。そして、この配線基板３３ａの主面端部には配線３２ａと電気的に接続された基板接続パッド３６ａが設けられている。
この実施例では、外部接続端子用配線基板３３上に積層される第２層目及び第３層目の配線基板にＴＡＢテープを用いる。この場合、支持基板は、配線基板として用いられる。
この実施例では、外部接続端子用配線基板３３上に積層される第２層目及び第３層目の配線基板にＴＡＢテープを用いる。この場合、支持基板は、配線基板として用いられる。
この第１層目の配線基板３３ａ上に、第２層目の半導体ペレットを搭載する配線基板として、半導体ペレットを搭載したＴＡＢテープを用いる。ＴＡＢテープは、配線３２ｂと、これを支持しデバイスホール４２を有する配線基板３３ｂからなり、配線基板３３ｂの裏面には接着剤３８が形成されている。そして、半導体ペレット４１は、配線基板３３ｂ上において、バンプ３５によりバンプ接続されている。また、半導体ペレット４１表面には接着剤３８が形成されている。この配線基板３３ｂを、第１層目の配線基板３３ａに搭載された半導体ペレット４１が配線基板３３ｂのデバイスホール４２に収容されるように、配線基板３３ａ上に搭載する。デバイスホールの大きさは、下層の半導体ペレットが十分収容できるように、予め外形寸法を合わせておく。
さらに、この第２層目の配線基板３３ｂ上に、第３層目の半導体ペレットを搭載する配線基板として、半導体ペレットを搭載したＴＡＢテープを用いる。ＴＡＢテープは、配線３２ｃと、これを支持しデバイスホール４２を有する配線基板３３ｃからなり、配線基板３３ｃの裏面には接着剤３８が形成されている。そして、半導体ペレット４１は、配線基板３３ｃ上において、バンプ３５によりバンプ接続されている。この配線基板３３ｃを、第２層目の配線基板３３ｂに搭載された半導体ペレット４１が配線基板３３ｃのデバイスホール４２に収容されるように、配線基板３３ｂ上に搭載する。デバイスホールの大きさは、下層の半導体ペレットが十分収容できるように、予め外形寸法を合わせておく。
これら積層された配線基板を加熱加圧して一体化する（図７）。そして、これら積層された配線基板を樹脂封止体３４により封止して図６に示す半導体装置が得られる。
ここで、半導体ペレット間を電気的に接続するために、ボンディングワイヤ３７が基板接続パッド３６−３６ａ間、基板接続パッド３６ａ−３６ｂ間及び基板接続パッド３６ｂ−３６ｃ間を接続している。また、外部接続端子用配線基板に搭載された配線基板、半導体ペレット、ボンディングワイヤ等は、エポキシ樹脂などの樹脂封止体３４により封止されている。
これら積層された配線基板を加熱加圧して一体化する（図７）。そして、これら積層された配線基板を樹脂封止体３４により封止して図６に示す半導体装置が得られる。
ここで、半導体ペレット間を電気的に接続するために、ボンディングワイヤ３７が基板接続パッド３６−３６ａ間、基板接続パッド３６ａ−３６ｂ間及び基板接続パッド３６ｂ−３６ｃ間を接続している。また、外部接続端子用配線基板に搭載された配線基板、半導体ペレット、ボンディングワイヤ等は、エポキシ樹脂などの樹脂封止体３４により封止されている。
この実施例では、各配線基板の接続パッドは、図４（ｂ）に示されるものと同じ形状を有しており、その配置は、図４（ａ）に示されている構造と同じである。したがって、この実施例にも実施例２と同じように、配線基板端部に切り欠きを有している（図５）。
したがって、この実施例も実施例２と同様に、隣接した配線基板の基板接続パッドをボンディングワイヤでボンディングすると、ボンディングワイヤ同士が接触せずに、密接配置が可能になる。また、ボンディング領域を小さくすることができるので、半導体ペレット間の配線の自由度が増すので、様々な回路接続が可能になる。
また、ＢＧＡボールが実装されている外部接続端子用配線基板以外にはビアを設ける必要が無いので、一般的な片側配線基板を用いて安価に半導体モジュールパッケージを製造することができる。また、実施例１、２外部接続端子用配線基板に必要であったスペーサ基板を設けなくとも積層された半導体ペレットを保護することができるので、材料コストや積層工程数の削減により一層の安価な半導体モジュールパッケージ製造が可能になる。また、配線基板の大きさは、積層ごとに異なるが、半導体ペレットは、配線基板に搭載されることが出来れば大きさは問わず、積層によって半導体ペレットのサイズが決められない。
したがって、この実施例も実施例２と同様に、隣接した配線基板の基板接続パッドをボンディングワイヤでボンディングすると、ボンディングワイヤ同士が接触せずに、密接配置が可能になる。また、ボンディング領域を小さくすることができるので、半導体ペレット間の配線の自由度が増すので、様々な回路接続が可能になる。
また、ＢＧＡボールが実装されている外部接続端子用配線基板以外にはビアを設ける必要が無いので、一般的な片側配線基板を用いて安価に半導体モジュールパッケージを製造することができる。また、実施例１、２外部接続端子用配線基板に必要であったスペーサ基板を設けなくとも積層された半導体ペレットを保護することができるので、材料コストや積層工程数の削減により一層の安価な半導体モジュールパッケージ製造が可能になる。また、配線基板の大きさは、積層ごとに異なるが、半導体ペレットは、配線基板に搭載されることが出来れば大きさは問わず、積層によって半導体ペレットのサイズが決められない。
この実施例は、実施例１と比較した場合、基板接続パッド２個分はパッケージ外形寸法を縮小できるのでより高密度実装される。この実施例ではＢＧＡタイプの説明図を用いているが、ＬＧＡタイプのモジュールでも構わない。
この実施例は、スペーサ基板を積層する必要が無いため、実施例１、２より薄型のモジュールパッケージをより安価に製造することができる。
この実施例ではＢＧＡタイプの説明図を用いているが、ＬＧＡタイプのモジュールでも構わない。
この実施例は、スペーサ基板を積層する必要が無いため、実施例１、２より薄型のモジュールパッケージをより安価に製造することができる。
この実施例ではＢＧＡタイプの説明図を用いているが、ＬＧＡタイプのモジュールでも構わない。
１、２１、４１・・・半導体ペレット
２、２２、３２・・・配線
３、２３、３３・・・配線基板
４、２４、３４・・・樹脂封止体
５、２５、３５・・・接続バンプ
６、２６、３６・・・基板接続パッド
７、２７、３７・・・ボンディングワイヤ
８、２８、３８・・・接着剤
９、２９、３９・・・ビア
１０、２０、３０・・・ＢＧＡボール（外部接続端子）
１１ａ、１１ｂ、３１ａ、３１ｂ・・・スペーサ基板
４２・・・デバイスホール
２、２２、３２・・・配線
３、２３、３３・・・配線基板
４、２４、３４・・・樹脂封止体
５、２５、３５・・・接続バンプ
６、２６、３６・・・基板接続パッド
７、２７、３７・・・ボンディングワイヤ
８、２８、３８・・・接着剤
９、２９、３９・・・ビア
１０、２０、３０・・・ＢＧＡボール（外部接続端子）
１１ａ、１１ｂ、３１ａ、３１ｂ・・・スペーサ基板
４２・・・デバイスホール
Claims (5)
- 半導体ペレットと、
前記半導体ペレットをバンプ接続により搭載し、且つ基板接続パッドを有する複数の配線基板と、
前記複数の配線基板が積層され、一面に外部接続端子を有し、且つ他面に前記外部接続端子が導電性ビアを介して電気的に接続された基板接続パッドを有する外部接続端子用配線基板と、
前記積層された複数の配線基板及び前記外部接続用配線基板のうち、隣接する配線基板間をそれぞれの前記基板接続パッドにより電気的に接続するボンディングワイヤとを備え、
前記基板接続パッドは、前記配線基板及び前記外部接続用配線基板が積層されても少なくとも部分的に露出する部分が存在して前記ボンディングワイヤが前記基板接続パッド間を接続できるように、少なくとも一部の前記基板接続パッドは、他と大きさ又は形状もしくは大きさ及び形状が異なっていることを特徴とする半導体装置。 - 前記外部接続端子用配線基板上に積層された複数の配線基板は、上に積層されたもの程サイズが小さいことを特徴とする請求項１に記載の半導体装置。
- 前記基板接続パッドが前記積層された配線基板から少なくとも部分的に露出する部分が存在して前記ボンディングワイヤが前記基板接続パッド間を接続できるように、前記配線基板の少なくとも１つは切り欠きを備えていることを特徴とする請求項１又は請求項２に記載の半導体装置。
- 前記積層された複数の配線基板のうち少なくとも１つはデバイスホールが形成されており、このデバイスホールには、下層の半導体ペレットが収容されていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
- 前記複数の配線基板間には前記半導体ペレットを収容する空間を有するスペーサ基板を有することを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004261910A JP2006080258A (ja) | 2004-09-09 | 2004-09-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004261910A JP2006080258A (ja) | 2004-09-09 | 2004-09-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006080258A true JP2006080258A (ja) | 2006-03-23 |
Family
ID=36159478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004261910A Pending JP2006080258A (ja) | 2004-09-09 | 2004-09-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006080258A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123923A (ja) * | 2007-11-15 | 2009-06-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2004
- 2004-09-09 JP JP2004261910A patent/JP2006080258A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123923A (ja) * | 2007-11-15 | 2009-06-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10134663B2 (en) | Semiconductor device | |
| US6731009B1 (en) | Multi-die assembly | |
| US7763964B2 (en) | Semiconductor device and semiconductor module using the same | |
| US7321164B2 (en) | Stack structure with semiconductor chip embedded in carrier | |
| US7391105B2 (en) | Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same | |
| JP5222509B2 (ja) | 半導体装置 | |
| US7473993B2 (en) | Semiconductor stack package and memory module with improved heat dissipation | |
| US7829990B1 (en) | Stackable semiconductor package including laminate interposer | |
| US8294251B2 (en) | Stacked semiconductor package with localized cavities for wire bonding | |
| JP2005150719A (ja) | ダブルスタックされたｂｇａパッケージ及び多重スタックされたｂｇａパッケージ | |
| JP2008537333A (ja) | 集積回路の他の集積回路への積層構造 | |
| US9917073B2 (en) | Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package | |
| KR19990006158A (ko) | 볼 그리드 어레이 패키지 | |
| JP2005005709A (ja) | チップ積層パッケージ、連結基板及びチップ連結方法 | |
| US20070052082A1 (en) | Multi-chip package structure | |
| US20090325342A1 (en) | Method of fabricating stacked semiconductor package with localized cavities for wire bonding | |
| US7030489B2 (en) | Multi-chip module having bonding wires and method of fabricating the same | |
| US8354744B2 (en) | Stacked semiconductor package having reduced height | |
| US6803666B2 (en) | Semiconductor chip mounting substrate and semiconductor device using the same | |
| JP2000228468A (ja) | 半導体チップ及び半導体装置 | |
| JPH10242380A (ja) | 半導体装置およびその製造方法 | |
| US7009296B1 (en) | Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die | |
| US20080308913A1 (en) | Stacked semiconductor package and method of manufacturing the same | |
| KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| JP2006080258A (ja) | 半導体装置 |