JP2006252744A - 半導体メモリ装置およびその動作制御方法 - Google Patents
半導体メモリ装置およびその動作制御方法 Download PDFInfo
- Publication number
- JP2006252744A JP2006252744A JP2005167480A JP2005167480A JP2006252744A JP 2006252744 A JP2006252744 A JP 2006252744A JP 2005167480 A JP2005167480 A JP 2005167480A JP 2005167480 A JP2005167480 A JP 2005167480A JP 2006252744 A JP2006252744 A JP 2006252744A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- word line
- response
- erase
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 title description 5
- 230000004044 response Effects 0.000 claims abstract description 82
- 230000015556 catabolic process Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 16
- 230000007423 decrease Effects 0.000 description 7
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 6
- 101150013423 dsl-1 gene Proteins 0.000 description 6
- 101150064834 ssl1 gene Proteins 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 102100029563 Somatostatin Human genes 0.000 description 4
- 101150090341 dst1 gene Proteins 0.000 description 4
- 102220494425 Ameloblastin_M11T_mutation Human genes 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 101100166255 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CEP3 gene Proteins 0.000 description 2
- 101000741396 Chlamydia muridarum (strain MoPn / Nigg) Probable oxidoreductase TC_0900 Proteins 0.000 description 1
- 101000741399 Chlamydia pneumoniae Probable oxidoreductase CPn_0761/CP_1111/CPj0761/CpB0789 Proteins 0.000 description 1
- 101000741400 Chlamydia trachomatis (strain D/UW-3/Cx) Probable oxidoreductase CT_610 Proteins 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 1
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 102220281523 rs1555462501 Human genes 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
- G10K9/00—Devices in which sound is produced by vibrating a diaphragm or analogous element, e.g. fog horns, vehicle hooters or buzzers
- G10K9/02—Devices in which sound is produced by vibrating a diaphragm or analogous element, e.g. fog horns, vehicle hooters or buzzers driven by gas; e.g. suction operated
- G10K9/04—Devices in which sound is produced by vibrating a diaphragm or analogous element, e.g. fog horns, vehicle hooters or buzzers driven by gas; e.g. suction operated by compressed gases, e.g. compressed air
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
- G10K9/00—Devices in which sound is produced by vibrating a diaphragm or analogous element, e.g. fog horns, vehicle hooters or buzzers
- G10K9/18—Details, e.g. bulbs, pumps, pistons, switches or casings
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】ローカルワードラインとビットラインを共有する複数のメモリセルをそれぞれ含むメモリセルブロックと、ローアドレス信号をデコードし、そのデコードされた信号を出力するXデコーダと、デコードされた信号に応答してメモリセルブロックの一部を選択し、その選択されたメモリセルブロックのローカルワードラインを対応するグローバルワードラインにそれぞれ連結するブロック選択部と、読み出し命令、プログラム命令および消去命令のいずれか一つに応答してワードラインバイアス電圧を発生し、デコードされた信号に応答してグローバルワードラインにワードラインバイアス電圧をそれぞれ供給する高電圧発生器とを含む。
【選択図】図3
Description
[数1]
VCB−VERSE15V
(式中、VCBは消去動作時のメモリセルのPウェルに供給されるバルク電圧を示し、VERSは消去電圧を示す。)
[数2]
VCB−VSBEDパスゲートの接合ブレークダウン電圧
(ここで、VCBは消去動作時のメモリセルのPウェルに供給されるバルク電圧を示し、VSBEは消去用バルク電圧を示す。)
110、210 メモリセルアレイ
120、220 入力バッファ
130、230 制御論理回路
140、240 高電圧発生器
150、250 Xデコーダ
160、260 ブロック選択部
170、270 ページバッファ
180、280 Yデコーダ
190、290 データ入出力バッファ
40 バルク電圧発生器
50、242 第1バイアス電圧発生器
60、243 第2バイアス電圧発生器
241 第1バルク電圧発生器
244 第2バルク電圧発生器
Claims (23)
- ローカルワードラインとビットラインを共有する複数のメモリセルをそれぞれ含むメモリセルブロックと、
ローアドレス信号をデコードし、そのデコードされた信号を出力するXデコーダと、
前記デコードされた信号に応答して前記メモリセルブロックの一部を選択し、その選択されたメモリセルブロックのローカルワードラインを対応するグローバルワードラインにそれぞれ連結するブロック選択部と、
読み出し命令、プログラム命令および消去命令のいずれか一つに応答してワードラインバイアス電圧を発生し、前記デコードされた信号に応答して前記グローバルワードラインに前記ワードラインバイアス電圧をそれぞれ供給する高電圧発生器とを含み、
前記高電圧発生器が前記消去命令に応答して発生する前記ワードラインバイアス電圧は、ポジティブ値をそれぞれ持つことを特徴とする、フラッシュメモリ装置。 - 前記高電圧発生器は、読み出し命令、プログラム命令および消去命令のいずれか一つに応答してメモリセルのバルク電圧、ドレインバイアス電圧およびソースバイアス電圧をさらに発生することを特徴とする、請求項1に記載のフラッシュメモリ装置。
- 前記高電圧発生器が前記消去命令に応答して発生する前記ワードラインバイアス電圧は、前記高電圧発生器が前記消去命令に応答して発生する前記メモリセルのバルク電圧より小さく、前記2つの電圧間の差は15Vと同一またはより大きいことを特徴とする、請求項2に記載のフラッシュメモリ装置。
- 前記ブロック選択部は、
前記デコードされた信号に応答してブロック選択信号を発生するブロックスイッチ部と、
前記メモリセルブロックにそれぞれ対応するように配置され、前記ブロック選択信号にそれぞれ応答してイネーブルまたはディスエーブルされるパスゲート回路とを含み、
前記パスゲート回路それぞれは、イネーブルされるとき、前記グローバルワードラインを対応するメモリセルブロックのローカルワードラインにそれぞれ連結することを特徴とする、請求項2に記載のフラッシュメモリ装置。 - 前記パスゲート回路それぞれは、前記グローバルワードラインと対応するメモリセルブロックのローカルワードラインとの間にそれぞれ連結され、前記ブロック選択信号のいずれか一つに応答して同時にオンまたはオフされるパスゲートを含むことを特徴とする、請求項4に記載のフラッシュメモリ装置。
- 前記パスゲートそれぞれは、単一のウェル構造を持つMOSトランジスタであることを特徴とする、請求項5に記載のフラッシュメモリ装置。
- 前記パスゲートそれぞれは、トリプルウェル構造を持つMOSトランジスタであることを特徴とする、請求項5に記載のフラッシュメモリ装置。
- 前記高電圧発生器は、前記消去命令に応答して前記パスゲート回路全体の前記パスゲートそれぞれの前記トリプルウェルの一部に消去用バルク電圧をさらに供給することを特徴とする、請求項7に記載のフラッシュメモリ装置。
- 前記消去用バルク電圧は、ネガティブ値を有することを特徴とする、請求項8に記載のフラッシュメモリ装置。
- 前記消去用バルク電圧は前記高電圧発生器が前記消去命令に応答して発生する前記メモリセルのバルク電圧より小さく、前記2つの電圧間の差は前記パスゲートそれぞれの接合ブレークダウン電圧と同一またはより小さいことを特徴とする、請求項9に記載のフラッシュメモリ装置。
- 前記高電圧発生器は、
前記読み出し命令、前記プログラム命令および前記消去命令のいずれか一つと前記デコードされた信号に応答してドレインバイアス電圧とソースバイアス電圧を発生する第1バイアス電圧発生器と、
前記読み出し命令、前記プログラム命令および前記消去命令のいずれか一つと前記デコードされた信号に応答して読み出し電圧またはプログラム電圧または消去電圧を前記ワードラインバイアス電圧として発生し、前記ワードラインバイアス電圧を前記グローバルワードラインにそれぞれ供給する第2バイアス電圧発生器と、
前記読み出し命令、前記プログラム命令および前記消去命令のいずれか一つに応答してメモリセルのバルク電圧を発生するバルク電圧発生器とを含み、
前記消去電圧はポジティブ値を有し、前記バルク電圧発生器が前記消去命令に応答して発生する前記メモリセルのバルク電圧より小さく、前記2つの電圧間の差は15Vと同一またはより大きいことを特徴とする、請求項1に記載のフラッシュメモリ装置。 - 前記第2バイアス電圧発生器は、
前記読み出し命令に応答して前記読み出し電圧を発生する第1ポンプ回路と、
前記プログラム命令に応答して前記プログラム電圧を発生する第2ポンプ回路と、
前記消去命令に応答して前記消去電圧を発生する第3ポンプ回路と、
前記デコードされた信号に応答して前記読み出し電圧または前記プログラム電圧または前記消去電圧を選択し、その選択された電圧を前記ワードラインバイアス電圧として前記グローバルワードラインにそれぞれ出力するバイアス電圧選択部とを含むことを特徴とする、請求項11に記載のフラッシュメモリ装置。 - 前記バイアス電圧選択部は、
前記デコードされた信号に基づいて選択信号を発生する選択信号発生器と、
前記グローバルワードラインにそれぞれ連結され、前記選択信号に応答して前記読み出し電圧、前記プログラム電圧および前記消去電圧のいずれか一つを対応するグローバルワードラインにそれぞれ出力する選択回路とを含むことを特徴とする、請求項12に記載のフラッシュメモリ装置。 - 前記高電圧発生器は、
前記読み出し命令、前記プログラム命令および前記消去命令のいずれか一つと前記デコードされた信号に応答してドレインバイアス電圧とソースバイアス電圧を発生する第1バイアス電圧発生器と、
前記読み出し命令、前記プログラム命令および前記消去命令のいずれか一つと前記デコードされた信号に応答して読み出し電圧またはプログラム電圧または消去電圧を前記ワードラインバイアス電圧として発生し、前記ワードラインバイアス電圧を前記グローバルワードラインにそれぞれ供給する第2バイアス電圧発生器と、
前記読み出し命令、前記プログラム命令および前記消去命令のいずれか一つに応答してメモリセルのバルク電圧を発生するバルク電圧発生器とを含み、
前記消去電圧はポジティブ値を有し、前記バルク電圧発生器が前記消去命令に応答して発生する前記メモリセルのバルク電圧より小さく、前記2つの電圧間の差は15Vと同一またはより大きいことを特徴とする、請求項7に記載のフラッシュメモリ装置。 - 前記高電圧発生器は、前記消去命令に応答して、ネガティブ値を有し、前記バルク電圧発生器が前記消去命令に応答して発生する前記メモリセルのバルク電圧との差が前記パスゲートそれぞれの接合ブレークダウン電圧と同一またはより小さい消去用バルク電圧を発生し、前記パスゲート回路全体の前記パスゲートそれぞれの前記トリプルウェルの一部に供給する追加のバルク電圧発生器をさらに含むことを特徴とする、請求項14に記載のフラッシュメモリ装置。
- 前記追加のバルク電圧発生器は、
前記消去命令に応答して前記消去用バルク電圧を発生するポンプ回路と、
基準バルク電圧を受信し、選択制御信号に応答して前記基準バルク電圧と前記消去用バルク電圧のいずれか一つを選択し、その選択された電圧を前記パスゲート回路全体の前記パスゲートそれぞれの前記トリプルウェルの一部に出力するバルク電圧選択部とを含むことを特徴とする、請求項15に記載のフラッシュメモリ装置。 - 前記消去命令がイネーブルされるとき、前記選択制御信号がイネーブルされ、
前記選択制御信号がイネーブルされるとき、前記バルク電圧選択部が前記消去用バルク電圧を選択し、前記選択制御信号がディスエーブルされるとき、前記バルク電圧選択部が前記基準バルク電圧を選択することを特徴とする、請求項16に記載のフラッシュメモリ装置。 - フラッシュメモリ装置の消去動作制御方法において、
消去命令とローアドレス信号に応答して、ポジティブ値をそれぞれ持つワードラインバイアス電圧をグローバルワードラインにそれぞれ供給する段階と、
メモリセルブロック全体のメモリセルにバルク電圧を供給する段階と、
グローバルドレイン選択ラインとグローバルソース選択ラインに接地電圧を供給して前記メモリセルのドレインとソースをフロートさせる段階と、
前記ローアドレス信号に応答してメモリセルブロックのいずれか一つを選択し、その選択されたメモリセルブロックのローカルワードラインを前記グローバルワードラインに連結する段階とを含むことを特徴とする、フラッシュメモリ装置の消去動作制御方法。 - 前記ワードラインバイアス電圧の供給段階は、
前記ローアドレス信号をデコードし、そのデコードされた信号を出力する段階と、
前記消去命令に応答してポジティブ値の消去電圧を発生する段階と、
前記デコードされた信号に応答して前記消去電圧を前記ワードラインバイアス電圧として前記グローバルワードラインにそれぞれ出力する段階とを含むことを特徴とする、請求項18に記載のフラッシュメモリ装置の消去動作制御方法。 - 前記消去電圧は前記メモリセルに供給されるバルク電圧より小さく、前記バルク電圧と前記消去電圧間の差は15と同一またはより大きいことを特徴とする、請求項19に記載のフラッシュメモリ装置の消去動作制御方法。
- 前記メモリセルブロック選択およびワードライン連結段階は、
前記ローアドレス信号をデコードし、そのデコードされた信号を出力する段階と、
前記デコードされた信号に応答してブロック選択信号を出力する段階と、
前記ブロック選択信号に応答して前記グローバルワードラインと前記メモリセルブロックとの間にそれぞれ配置されるパスゲート回路のいずれか一つをイネーブルさせ、前記グローバルワードラインと前記メモリセルブロックのいずれか一つのローカルワードラインとを連結させる段階とを含むことを特徴とする、請求項18に記載のフラッシュメモリ装置の消去動作制御方法。 - 前記パスゲート回路それぞれに含まれるパスゲートである、トリプルウェル構造を持つMOSトランジスタのトリプルウェルの一部に消去用バルク電圧を供給する段階をさらに含むことを特徴とする、請求項21に記載のフラッシュメモリ装置の消去動作制御方法。
- 前記消去用バルク電圧は、ネガティブ値を有し、前記メモリセルに供給されるバルク電圧との差が前記パスゲートそれぞれの接合ブレークダウン電圧と同一またはより小さいことを特徴とする、請求項22に記載のフラッシュメモリ装置の消去動作制御方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050020182A KR100673170B1 (ko) | 2005-03-10 | 2005-03-10 | 향상된 소거 기능을 가지는 플래쉬 메모리 장치 및 그 소거동작 제어 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006252744A true JP2006252744A (ja) | 2006-09-21 |
Family
ID=36914841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005167480A Pending JP2006252744A (ja) | 2005-03-10 | 2005-06-07 | 半導体メモリ装置およびその動作制御方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7200039B2 (ja) |
JP (1) | JP2006252744A (ja) |
KR (1) | KR100673170B1 (ja) |
CN (1) | CN100517508C (ja) |
DE (1) | DE102005028642A1 (ja) |
TW (1) | TWI269305B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008117504A (ja) * | 2006-11-06 | 2008-05-22 | Hynix Semiconductor Inc | フラッシュメモリ装置及びその消去動作制御方法 |
JP2009117015A (ja) * | 2007-11-01 | 2009-05-28 | Samsung Electronics Co Ltd | フラッシュメモリ装置 |
JP2010123186A (ja) * | 2008-11-19 | 2010-06-03 | Toshiba Corp | 不揮発性半導体メモリ |
JP2011138579A (ja) * | 2009-12-28 | 2011-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100673170B1 (ko) * | 2005-03-10 | 2007-01-22 | 주식회사 하이닉스반도체 | 향상된 소거 기능을 가지는 플래쉬 메모리 장치 및 그 소거동작 제어 방법 |
US7516267B2 (en) * | 2005-11-03 | 2009-04-07 | Intel Corporation | Recovering from a non-volatile memory failure |
KR100729353B1 (ko) * | 2005-11-22 | 2007-06-15 | 삼성전자주식회사 | 통합된 레귤레이터/펌프 구조를 갖는 플래시 메모리 장치 |
KR100725993B1 (ko) * | 2005-12-28 | 2007-06-08 | 삼성전자주식회사 | 누설 전류를 방지하는 로우 디코더 회로 및 이를 구비하는반도체 메모리 장치 |
KR100809337B1 (ko) * | 2006-09-06 | 2008-03-05 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 구동 방법 |
KR100769772B1 (ko) * | 2006-09-29 | 2007-10-23 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 이를 이용한 소거 방법 |
US7499338B2 (en) * | 2006-10-13 | 2009-03-03 | Sandisk Corporation | Partitioned soft programming in non-volatile memory |
US7535766B2 (en) * | 2006-10-13 | 2009-05-19 | Sandisk Corporation | Systems for partitioned soft programming in non-volatile memory |
US7499317B2 (en) * | 2006-10-13 | 2009-03-03 | Sandisk Corporation | System for partitioned erase and erase verification in a non-volatile memory to compensate for capacitive coupling |
JP4990978B2 (ja) | 2006-10-13 | 2012-08-01 | サンディスク コーポレイション | 不揮発性記憶素子における部分的な消去と消去の検証 |
US7495954B2 (en) * | 2006-10-13 | 2009-02-24 | Sandisk Corporation | Method for partitioned erase and erase verification to compensate for capacitive coupling effects in non-volatile memory |
US20080232169A1 (en) * | 2007-03-20 | 2008-09-25 | Atmel Corporation | Nand-like memory array employing high-density nor-like memory devices |
KR100854914B1 (ko) | 2007-04-06 | 2008-08-27 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 이의 동작 방법 |
US7630228B2 (en) * | 2007-08-30 | 2009-12-08 | Intel Corporation | Methods and apparatuses for operating memory |
KR100965066B1 (ko) * | 2008-03-28 | 2010-06-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그 블록 선택 회로 |
KR100960448B1 (ko) * | 2008-05-13 | 2010-05-28 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 검증 방법 |
US8014209B2 (en) | 2008-07-02 | 2011-09-06 | Sandisk Technologies Inc. | Programming and selectively erasing non-volatile storage |
KR101463584B1 (ko) * | 2008-07-30 | 2014-11-19 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 프로그램 방법 |
ITTO20080645A1 (it) * | 2008-08-29 | 2010-02-28 | St Microelectronics Srl | Decodificatore di riga per dispositivi di memoria non volatili, in particolare del tipo a cambiamento di fase |
JP2011040112A (ja) * | 2009-08-06 | 2011-02-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR101155279B1 (ko) * | 2009-09-01 | 2012-06-18 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 |
JP5259552B2 (ja) * | 2009-11-02 | 2013-08-07 | 株式会社東芝 | 不揮発性半導体記憶装置及びその駆動方法 |
KR101083676B1 (ko) | 2010-04-30 | 2011-11-16 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR101083680B1 (ko) | 2010-05-31 | 2011-11-16 | 주식회사 하이닉스반도체 | 면적을 줄일 수 있는 반도체 집적 회로 장치 |
KR101146820B1 (ko) * | 2010-09-01 | 2012-05-21 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 장치 및 그 동작 방법 |
US9136005B2 (en) | 2010-11-16 | 2015-09-15 | Samsung Electronics Co., Ltd. | Erasing methods of three-dimensional nonvolatile memory devices with cell strings and dummy word lines |
KR101742790B1 (ko) | 2010-11-16 | 2017-06-01 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것의 소거 방법, 그리고 그것을 포함하는 메모리 시스템 |
KR20120069119A (ko) * | 2010-12-20 | 2012-06-28 | 에스케이하이닉스 주식회사 | 반도체 장치 |
KR101213922B1 (ko) * | 2010-12-30 | 2012-12-18 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 그 동작 방법 |
KR20120119334A (ko) * | 2011-04-21 | 2012-10-31 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
KR101998312B1 (ko) * | 2012-02-20 | 2019-07-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치, 이를 위한 블럭 디코더 및 디코딩 방법 |
KR102003447B1 (ko) * | 2012-08-30 | 2019-10-17 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
KR20140080725A (ko) * | 2012-12-14 | 2014-07-01 | 에스케이하이닉스 주식회사 | 음전압 조절 회로 및 이를 포함하는 전압 생성 회로 |
KR102154851B1 (ko) * | 2013-08-26 | 2020-09-10 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 워드라인 전압 인가 방법 |
KR20150069686A (ko) * | 2013-12-16 | 2015-06-24 | 에스케이하이닉스 주식회사 | 반도체장치 |
US9330764B2 (en) * | 2014-06-16 | 2016-05-03 | Macronix International Co., Ltd. | Array fanout pass transistor structure |
US9530501B2 (en) * | 2014-12-31 | 2016-12-27 | Freescale Semiconductor, Inc. | Non-volatile static random access memory (NVSRAM) having a shared port |
US9466394B1 (en) | 2015-04-09 | 2016-10-11 | Freescale Semiconductor, Inc. | Mismatch-compensated sense amplifier for highly scaled technology |
KR20170068163A (ko) * | 2015-12-09 | 2017-06-19 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
KR102424371B1 (ko) * | 2016-01-19 | 2022-07-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
US9972397B2 (en) * | 2016-06-24 | 2018-05-15 | SK Hynix Inc. | Semiconductor memory device and operating method thereof |
KR20190035280A (ko) * | 2017-09-26 | 2019-04-03 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR102545174B1 (ko) * | 2018-10-05 | 2023-06-19 | 삼성전자주식회사 | 차지 펌프 회로를 포함하는 메모리 장치 |
US10714196B2 (en) * | 2018-10-05 | 2020-07-14 | Micron Technology, Inc. | Methods for determining data states of memory cells |
US11069415B2 (en) | 2018-10-05 | 2021-07-20 | Samsung Electronics Co., Ltd. | Memory device including charge pump circuit |
CN109785891B (zh) * | 2019-01-25 | 2020-09-22 | 山东华芯半导体有限公司 | 一种获取NAND Flash存储器浅擦除特性规律的方法 |
US10607661B1 (en) * | 2019-02-13 | 2020-03-31 | Macronix International Co., Ltd. | Memory device and control method thereof |
US10665303B1 (en) * | 2019-05-10 | 2020-05-26 | Macronix International Co., Ltd. | Erasing blocks with few programmed pages |
DE102019128331A1 (de) | 2019-08-29 | 2021-03-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gemeinsam genutzter decodiererschaltkreis und verfahren |
CN112447218A (zh) * | 2019-08-29 | 2021-03-05 | 台湾积体电路制造股份有限公司 | 存储器电路和方法 |
KR20210065272A (ko) * | 2019-11-26 | 2021-06-04 | 유니텍 메모리 테크놀로지 리미티드 | 낸드플래시 메모리의 워드라인 바이어스 전압 생성회로 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08287696A (ja) * | 1995-04-17 | 1996-11-01 | Toshiba Corp | 半導体記憶装置 |
JP2003338189A (ja) * | 2002-05-17 | 2003-11-28 | Hynix Semiconductor Inc | Nand型フラッシュメモリのワードラインデコーダ |
JP2004127346A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940018870U (ko) * | 1993-01-06 | 1994-08-16 | 박옥곤 | 싱크상판 |
US5818758A (en) * | 1996-12-31 | 1998-10-06 | Intel Corporation | Zero voltage drop negative switch for dual well processes |
KR100254565B1 (ko) * | 1997-08-28 | 2000-05-01 | 윤종용 | 분할된 워드 라인 구조를 갖는 플래시 메모리 장치의 행 디코더회로 |
US5991198A (en) * | 1998-04-02 | 1999-11-23 | Nexflash Technologies, Inc. | Local row decoder and associated control logic for fowler-nordheim tunneling based flash memory |
US6327194B1 (en) * | 2000-04-25 | 2001-12-04 | Advanced Micro Devices, Inc. | Precise reference wordline loading compensation for a high density flash memory device |
JP2001319486A (ja) * | 2000-05-12 | 2001-11-16 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP4156986B2 (ja) | 2003-06-30 | 2008-09-24 | 株式会社東芝 | 不揮発性半導体記憶装置 |
EP1788578B1 (en) * | 2004-08-31 | 2011-05-11 | Spansion LLc | Non-volatile storage device and control method thereof |
KR100705221B1 (ko) * | 2004-09-03 | 2007-04-06 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 소자 및 이를 이용한 플래쉬 메모리 셀의소거 방법 |
KR100673170B1 (ko) * | 2005-03-10 | 2007-01-22 | 주식회사 하이닉스반도체 | 향상된 소거 기능을 가지는 플래쉬 메모리 장치 및 그 소거동작 제어 방법 |
JP2006331501A (ja) * | 2005-05-24 | 2006-12-07 | Toshiba Corp | 半導体記憶装置 |
-
2005
- 2005-03-10 KR KR1020050020182A patent/KR100673170B1/ko active IP Right Grant
- 2005-06-07 JP JP2005167480A patent/JP2006252744A/ja active Pending
- 2005-06-10 TW TW094119176A patent/TWI269305B/zh not_active IP Right Cessation
- 2005-06-16 US US11/160,278 patent/US7200039B2/en active Active
- 2005-06-20 DE DE102005028642A patent/DE102005028642A1/de not_active Withdrawn
- 2005-12-07 CN CNB200510128852XA patent/CN100517508C/zh active Active
-
2006
- 2006-11-06 US US11/594,356 patent/US7304892B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08287696A (ja) * | 1995-04-17 | 1996-11-01 | Toshiba Corp | 半導体記憶装置 |
JP2003338189A (ja) * | 2002-05-17 | 2003-11-28 | Hynix Semiconductor Inc | Nand型フラッシュメモリのワードラインデコーダ |
JP2004127346A (ja) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | 不揮発性半導体メモリ装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008117504A (ja) * | 2006-11-06 | 2008-05-22 | Hynix Semiconductor Inc | フラッシュメモリ装置及びその消去動作制御方法 |
JP2009117015A (ja) * | 2007-11-01 | 2009-05-28 | Samsung Electronics Co Ltd | フラッシュメモリ装置 |
JP2010123186A (ja) * | 2008-11-19 | 2010-06-03 | Toshiba Corp | 不揮発性半導体メモリ |
US8625349B2 (en) | 2008-11-19 | 2014-01-07 | Kabushiki Kaisha Toshiba | Potential relationship in an erasing operation of a nonvolatile semiconductor memory |
JP2011138579A (ja) * | 2009-12-28 | 2011-07-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
CN100517508C (zh) | 2009-07-22 |
DE102005028642A1 (de) | 2006-09-14 |
TWI269305B (en) | 2006-12-21 |
KR100673170B1 (ko) | 2007-01-22 |
US20070121388A1 (en) | 2007-05-31 |
TW200632918A (en) | 2006-09-16 |
CN1832040A (zh) | 2006-09-13 |
US20060203550A1 (en) | 2006-09-14 |
US7200039B2 (en) | 2007-04-03 |
US7304892B2 (en) | 2007-12-04 |
KR20060099142A (ko) | 2006-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100673170B1 (ko) | 향상된 소거 기능을 가지는 플래쉬 메모리 장치 및 그 소거동작 제어 방법 | |
US7212439B2 (en) | NAND flash memory device and method of programming the same | |
KR100612569B1 (ko) | 향상된 프리-프로그램 기능을 가지는 플래쉬 메모리 장치및 그 프리-프로그램 동작 제어방법 | |
US6587375B2 (en) | Row decoder for a nonvolatile memory device | |
KR100453854B1 (ko) | 향상된 프로그램 방지 특성을 갖는 불휘발성 반도체메모리 장치 및 그것의 프로그램 방법 | |
KR100739256B1 (ko) | 소거 동작시 메모리 셀 블록의 크기를 선택적으로 변경하는기능을 가지는 플래시 메모리 장치 및 그 소거 동작 방법 | |
KR100781041B1 (ko) | 플래시 메모리 장치 및 그 소거 동작 제어 방법 | |
US7839688B2 (en) | Flash memory device with improved programming operation voltages | |
KR102046073B1 (ko) | 비휘발성 반도체 기억 장치 및 그 워드라인의 구동 방법 | |
US20060050594A1 (en) | Flash memory device and method of erasing flash memory cell thereof | |
JPH09106686A (ja) | 不揮発性半導体メモリのプログラム方法 | |
KR101089967B1 (ko) | 불휘발성 메모리 장치 및 그 동작 방법 | |
JP2009009691A (ja) | グローバルワードラインデコーダのレイアウト面積を減らす不揮発性メモリ装置及びその動作方法 | |
JP2007157318A (ja) | レベルシフタ及びこれを含む不揮発性半導体メモリ装置のブロックドライバー | |
KR20010088007A (ko) | 바이어스 라인이 분리된 비휘발성 메모리 장치의 워드라인 드라이버 및 워드 라인 드라이빙 방법 | |
KR20150121288A (ko) | 고전압 스위치 회로 및 이를 포함하는 비휘발성 메모리 | |
KR20120037187A (ko) | 반도체 메모리 장치 및 그의 동작 방법 | |
US6654294B2 (en) | Flash memory device | |
JP3705925B2 (ja) | Mos集積回路および不揮発性メモリ | |
JPH04208566A (ja) | 不揮発性半導体記憶装置 | |
JPH0917189A (ja) | 不揮発性半導体メモリ | |
JP2001291392A (ja) | 不揮発性半導体記憶装置 | |
JP2018181400A (ja) | 不揮発性半導体記憶装置 | |
JPH09213090A (ja) | 不揮発性半導体記憶装置 | |
KR20080061523A (ko) | 플래시 메모리 장치 및 동작 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101116 |