KR20080061523A - 플래시 메모리 장치 및 동작 방법 - Google Patents

플래시 메모리 장치 및 동작 방법 Download PDF

Info

Publication number
KR20080061523A
KR20080061523A KR1020060136362A KR20060136362A KR20080061523A KR 20080061523 A KR20080061523 A KR 20080061523A KR 1020060136362 A KR1020060136362 A KR 1020060136362A KR 20060136362 A KR20060136362 A KR 20060136362A KR 20080061523 A KR20080061523 A KR 20080061523A
Authority
KR
South Korea
Prior art keywords
plane
circuit
source line
flash memory
common source
Prior art date
Application number
KR1020060136362A
Other languages
English (en)
Inventor
윤인석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060136362A priority Critical patent/KR20080061523A/ko
Publication of KR20080061523A publication Critical patent/KR20080061523A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래시 메모리 장치에 관한 것으로, 다수의 블록과 이들 블록을 선택하기 위한 X 디코더 및 페이지 버퍼를 포함하는 플레인을 하나 이상 포함하는 플래시 메모리 장치에 있어서, 상기 X 디코더는, 플레인 선택 신호에 따라 제 1 신호를 출력하는 제 1 회로; 및 상기 제 1 신호에 응답하여 플레인의 공통 소오스 라인을 전원전압 레벨 또는 접지전압 레벨로 유지시키기 위한 제 2 회로를 포함한다.
접합 누설 전류, 플레인, Leakage

Description

플래시 메모리 장치 및 동작 방법{Apparatus of flash memory and method of operating the same}
도 1은 NAND 플래시 메모리의 구조를 나타낸 블록도이다.
도 2는 도 1의 선택되지 않은 플레인에 발생하는 접합 누설전류를 나타낸 도면이다.
도 3a는 본 발명의 실시 예에 따른 접합 누설 전류 방지 회로를 포함하는 NAND 플래시 메모리 플레인의 블록도이다.
도 3b는 도 3a의 누설전류 차단부의 회로도이다.
도 4는 도 3a의 누설전류 차단부에의해 누설전류가 차단되는 모습을 도시한 회로도이다.
*도면의 주요 부분의 간단한 설명*
300 : 플레인 310 : 페이지 버퍼부
320 : 메모리 블록부 330 : X 디코더
331 : 누설전류 차단부
본 발명은 낸드 플래시 장치에 관한 것으로, 특히 메모리 소자의 동작시에 발생되는 접합 누설전류를 방지할 수 있는 플래시 메모리 장치 및 동작 방법에 관한 것이다.
전기적으로 프로그램(Program)과 소거(Erase)가 가능하며, 전원이 공급되지 않는 상태에서도 데이터가 소거되지 않고 저장 가능한 반도체 메모리 소자의 수요가 증가하고 있다. 그리고 많은 수의 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서, 메모리 셀의 고집적화 기술이 개발되고 있다. 이를 위해, 복수 개의 메모리 셀들이 직렬로 연결되어 한 개의 스트링으로 구성되고, 복수 개의 스트링들이 하나의 메모리 셀 어레이를 이루는 낸드(NAND) 타입의 플래시 메모리 장치가 제안되었다.
낸드 플래시 메모리 장치의 플래시 메모리 셀들은 반도체 기판위에 소오스 드레인 사이에 형성되는 전류 통로 및 상기 반도체 기판 위에 절연막 사이에 형성되는 플로팅 게이트와 제어 게이트로 구성된다. 그리고 플래시 메모리 셀의 프로그램은 일반적으로, 메모리 셀의 소오스/드레인 영역과 반도체 기판 즉, 벌크 영역을 접지시키고, 제어 게이트에 양의 고전압을 인가하여 플로팅 게이트와 기판 사이에 파울러 노드하임 터널링(Fowler-Nordheim tunneling; 이하 F-N 터널링)을 발생시킴으로써 수행된다. 상기 F-N 터널링은 제어 게이트에 인가되는 고전압의 전계에 의해 벌크 영역의 전자들이 플로팅 게이트에 축적되어 메모리 셀의 문턱 전압이 증가하게 되는 것이다.
도 1은 NAND 플래시 메모리의 구조를 나타낸 블록도이다.
도 1을 참조하면, NAND 플래시 메모리는 제 1 플레인(Plane)(110)과, 제 2 플레인(120)을 포함한다. 제 1 및 제 2 플레인(110, 120)은 각각 페이지 버퍼부(111, 121)와, 메모리 블록부(112, 122) 및 X 디코더(113, 123)를 포함한다. 도 1은 다중 플레인을 포함하는 NAND 플래시 메모리의 간략한 구조를 도시한 도면이다.
메모리 블록부(112, 112)는 데이터 저장을 할 수 있는 다수의 메모리 셀을 포함하는 메모리 셀 어레이(미도시) 블록인 제 1 내지 제 N 블록으로 포함한다.
제 1 내지 제 N 블록은 각각 비트라인(Bit Line; BL) 및 셀 소오스 라인(Cell Source Line; CSL 또는 SL)사이에서 메모리 셀(미도시)이 직렬 접속된 다수의 스트링을 포함하는 구조로 이루어진다. 또한 메모리 셀을 비트라인 및 셀 소오스 라인과 전기적으로 접속시키기 위해 드레인 선택 라인(Drain Select Line; DSL)과, 소스 선택 라인(Source Select Line; SSL)을 포함하고, 메모리 셀은 상기 드레인 선택 라인과, 소스 선택 라인의 사이에 직렬로 연결된다.
스트링으로 구성되는 메모리 셀 어레이는 가로방향으로 메모리 셀들의 게이트를 공통적으로 연결한 다수의 워드라인(Word Line; WL)으로 구성되며, 각각의 워드 라인이 하나의 페이지를 이룬다.
이상과 같은 일반적인 NAND 플래시 메모리의 동작은 다음과 같이 수행된다.
NAND 플래시 메모리의 동작은 크게 프로그램(Program), 독출(Read) 및 소거(Erase) 동작으로 구분된다. 프로그램 동작에서는 데이터를 저장하기 위한 메모리 셀이 포함된 플레인을 선택하여 인에이블하고, 데이터 저장을 위한 메모리 셀이 포함된 블록을 선택하여 인에이블 한다.
블록에서 데이터 저장을 위한 메모리 셀이 포함되는 워드라인에는 고전압(18V)을 인가하고, 나머지 워드라인에는 10V 정도의 전압을 인가한다. 그리고 드레인 선택 라인에 전원전압(Vcc)을 인가하고, 소오스 선택 라인에 0V를 이가한 후, 페이지 버퍼부(111, 112)의 동작에 의해 선택된 메모리 셀에 데이터를 프로그램한다.
독출 동작에서는 독출을 원하는 메모리 셀이 포함된 플레인과, 블록을 인에이블 시키고, 모든 워드라인에 0V를 인가하고, 드레인 선택 라인과 소오스 선택라인을 플로팅 시킨 후, 페이지 버퍼부(111, 121)의 동작에 의해 데이터를 독출 한다.
소거 동작에서는 소거를 원하는 블록이 포함되는 플레인과 블록을 인에이블하고, 기판에 벌크전압을 인가함으로써 소거를 한다.
상기와 같이 NAND 플래시 메모리가 동작하는 동안, 인에이블 되지 않는 플레인의 경우는 어떠한 전압도 인가되지 않고, 스탠바이 상태가 된다. 그러나 이러한 스탠바이 상태에서도 NAND 플래시 메모리의 제조공정상의 요인으로 인하여 접합 누설전류가 발생할 수 있다.
도 2는 도 1의 선택되지 않은 플레인에 발생하는 접합 누설전류를 나타낸 도면이다
도 2는 선택되지 않은 플레인에서 하나의 비트라인(BL)과 연결된 블록을 도시한 것이다. 도 2를 참조하면, 워드라인들(WL0 ~ WL15)은 디스에이블 되어 있으 며, 드레인 선택 라인(DSL)과 소오스 선택 라인(SSL)에 0V가 인가되어 턴오프 된 상태이다.
그러나 상기 각 메모리 셀의 정션(Junction)들에 의해 화살표 방향(JLi)과 같은 접합 누설 전류(Junction Leakage Current)가 발생할 수 있다.
상기와 같이 발생되는 접합 누설 전류는 전체 NAND 플래시 메모리의 성능을 저하시키는 주요 요인이 될 수 있으며, 특히 칩의 전체적인 전력 소모가 커지게 하는 문제가 된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 메모리 소자에서 동작하지 않는 플레인에 흐를 수 있는 접합 누설 전류를 차단할 수 있는 플래시 메모리 장치 및 동작 방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 일면에 따른 플래시 메모리 장치는,
다수의 블록과 이들 블록을 선택하기 위한 X 디코더 및 페이지 버퍼를 포함하는 플레인을 하나 이상 포함하는 플래시 메모리 장치에 있어서, 상기 X 디코더는, 플레인 선택 신호에 따라 제 1 신호를 출력하는 제 1 회로; 및 상기 제 1 신호에 응답하여 플레인의 공통 소오스 라인을 전원전압 레벨 또는 접지전압 레벨로 유지시키기 위한 제 2 회로를 포함한다.
상기 제 1 회로는, 플레인 선택 신호 및 제어신호를 입력신호로 하는 낸 드(NAND) 게이트 인 것을 특징으로 한다.
상기 제 2 회로는, 제어신호에 따라 전원전압(Vcc) 또는 접지 전압을 선택하여 상기 공통소오스라인으로 입력하는 것을 특징으로 한다.
상기 제 1 회로는, 해당 플레인의 동작이 선택되지 않은 경우, 상기 제 2 회로가 전원전압을 상기 공통 소오스 라인으로 입력하고, 해당 플레인의 동작이 선택된 경우, 상기 제 2 회로가 접지전압을 상기 공통 소오스 라인으로 입력하도록 하는 제 1 신호를 출력하는 것을 특징으로 한다.
상기 제 2 회로는, 전원전압과 접지전압 사이에 직렬로 연결되는 PMOS 트랜지스터와 NMOS 트랜지스터를 포함하고, 상기 PMOS 트랜지스터와 NMOS 트랜지스터는 상기 제 1회로의 제 1신호에 의해 동작하며, 상기 PMOS 트랜지스터와 NMOS 트랜지스터가 연결되는 노드로부터 출력되는 전압을 상기 공통 소오스 라인으로 입력하는 것을 특징으로 한다.
본 발명에 따른 플래시 메모리 장치의 동작 방법은,
다수의 플레인을 포함하는 메모리 소자의 접합 누설전류 방지를 위한 방법에 있어서, 플레인 선택을 판단하기 위해 어드레스 신호의 플레인 어드레스를 확인하는 단계; 및 상기 플레인 어드레스가 해당 플레인의 어드레스가 아닌 경우, 해당 플레인의 공통 소오스 라인에 전원전압을 입력하는 단계를 포함한다.
상기 플레인 어드레스가 해당 플레인의 어드레스인 경우, 해당 플레인의 공통 소오스 라인에 접지전압을 입력하는 단계를 더 포함한다.
본 발명의 또 다른 플래시 메모리 장치의 동작 방법은,
다수의 플레인을 포함하는 플래시 메모리 장치의 동작 방법에 있어서,
프로그램, 독출 또는 소거 동작을 수행하는 플레인의 공통 소오스 라인에 접지전압을 제공하는 단계; 및 상기 동작을 수행하는 플레인 이외의 동작하지 않는 플레인의 공통 소오스 라인에 전원전압을 제공하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3a는 본 발명의 실시 예에 따른 접합 누설 전류 방지 회로를 포함하는 NAND 플래시 메모리 플레인의 블록도이다.
도 3a를 참조하면, 본 발명의 실시 예에 따른 NAND 플래시 메모리에 포함되는 하나의 플레인(300)은 페이지 버퍼부(310)와, 메모리 블록부(320) 및 X 디코더(330)를 포함한다. X 디코더(330)는 접합 누설 전류를 차단할 수 있는 누설 전류 차단부(331)를 포함한다.
메모리 블록부(320)는 제 1 내지 제 N 블록이 포함되는데, 각각의 블록은 데이터 저장을 위한 다수의 메모리 셀로 구성되는 비트라인과 워드라인들이 포함된 메모리 셀 어레이 형태로 구성된다.
그리고 제 1 내지 제 N 블록은 소스 라인(Source Line; SL)을 공통적으로 공유한다.
X 디코더(330)의 누설 전류 차단부(331)는 메모리 블록부(320)의 다수의 블록들이 공유하는 SL 라인과 연결되어 있으며, X 디코더(330)로 입력되는 어드레스 신호에서 플레인 선택 신호(Px)와, 제어신호에 따라 SL 라인으로 전원전압(Vcc)을 인가한다.
상기 누설 전류 차단부(331)는 다음과 같이 구성된다.
도 3b는 도 3a의 누설전류 차단부의 회로도이다.
도 3b를 참조하면, 본 발명의 실시 예에 따른 누설 전류 차단부(331)는 낸드 게이트(NAND)와, 인버터(INV)를 포함한다.
낸드 게이트(NAND)는 X 디코더(330)로 입력되는 플레인 선택 신호(Px)와, 제어신호(C)를 입력신호로 하여 그 결과를 제어신호로 출력한다. 낸드 게이트(NAND)의 제어신호는 인버터(INV)로 입력된다.
상기 인버터(INV)는 PMOS 트랜지스터(P)와 NMOS 트랜지스터(N)가 전원전압과 접지전압 사이에 직렬로 연결되어 구성된다. 따라서 낸드 게이트(NAND)가 출력하는 제어신호에 의해 인버터(INV) 내의 PMOS 트랜지스터(P)와 NMOS 트랜지스터(N)가 턴온 또는 턴오프 된다.
상기 인버터(INV) 내의 PMOS 트랜지스터(P)와 NMOS 트랜지스터(N)의 턴 온/오프 동작에 의해 소오스 라인(SL)에 전원전압 또는 접지전압이 입력된다.
즉, 낸드 게이트(NAND)의 출력 신호가 로우 레벨인 경우, PMOS 트랜지스터(P)가 턴 온 되어, 소오스 라인(SL)으로 전원 전압(Vcc)이 인가된다.
상기 낸드 게이트(NAND)의 출력은 입력 신호가 모두 하이 레벨인 경우에 로 우 레벨이 된다. 따라서 본 발명의 실시 예에 따른 NAND 플래시 메모리는 로우 액티브로 동작하다고 가정할 때, 동작을 하지 않는 플레인에 입력되는 플레인 선택 신호는 하이 레벨이 된다. 또한 동작을 하지 않는 플레인에 입력되는 제어신호(C)가 하이 레벨로 입력된다. 이에 따라 낸드 게이트(NAND)의 출력이 로우 레벨이 되고, 인버터(INV)의 PMOS 트랜지스터(P)만 턴 온 시켜, 소오스 라인(SL)으로 전원전압(Vcc)을 입력함으로써 누설전류를 차단한다.
상기 소오스 라인(SL)에 전원전압(Vcc)을 입력함으로써 접합 누설 전류를 차단하는 것은 다음과 같은 원리에 의해 가능하다.
도 4는 도 3a의 누설전류 차단부에의해 누설전류가 차단되는 모습을 도시한 회로도이다.
도 4는 동작하지 않는 플레인의 하나의 블록을 간략하게 예시한 도면이다. 도 4에 나타난 바와 같이, 상기 도 3b의 회로에 의해 소오스 라인(SL)에 전원전압(Vcc)을 입력하면, 드레인 선택 라인(DSL)에 비해 소오스 라인(SL) 쪽에 전위 레벨이 높아지게 된다. 따라서 화살표방향의 접합 누설전류가 흐르지 못하도록 차단하게 된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 플래시 메모리 장치 및 동작 방법은 메모리 소자에서 동작하지 않는 플레인에 흐를 수 있는 접합 누설 전류를 효과적으로 차단하여 전력 소모를 줄인다.

Claims (8)

  1. 다수의 블록과 이들 블록을 선택하기 위한 X 디코더 및 페이지 버퍼를 포함하는 플레인을 하나 이상 포함하는 플래시 메모리 장치에 있어서,
    상기 X 디코더는,
    플레인 선택 신호에 따라 제 1 신호를 출력하는 제 1 회로; 및
    상기 제 1 신호에 응답하여 플레인의 공통 소오스 라인을 전원전압 레벨 또는 접지전압 레벨로 유지시키기 위한 제 2 회로를 포함하는 플래시 메모리 장치.
  2. 제 1항에 있어서,
    상기 제 1 회로는, 플레인 선택 신호 및 제어신호를 입력신호로 하는 낸드(NAND) 게이트 인 것을 특징으로 하는 플래시 메모리 장치.
  3. 제 1항에 있어서,
    상기 제 2 회로는,
    제어신호에 따라 전원전압(Vcc) 또는 접지 전압을 선택하여 상기 공통소오스라인으로 입력하는 것을 특징으로 하는 플래시 메모리 장치.
  4. 제 1항에 있어서,
    상기 제 1 회로는,
    해당 플레인의 동작이 선택되지 않은 경우, 상기 제 2 회로가 전원전압을 상기 공통 소오스 라인으로 입력하고,
    해당 플레인의 동작이 선택된 경우, 상기 제 2 회로가 접지전압을 상기 공통 소오스 라인으로 입력하도록 하는 제 1 신호를 출력하는 것을 특징으로 하는 플래시 메모리 장치.
  5. 제 1항에 있어서,
    상기 제 2 회로는,
    전원전압과 접지전압 사이에 직렬로 연결되는 PMOS 트랜지스터와 NMOS 트랜지스터를 포함하고,
    상기 PMOS 트랜지스터와 NMOS 트랜지스터는 상기 제1회로의 제 1신호에 의해 동작하며,
    상기 PMOS 트랜지스터와 NMOS 트랜지스터가 연결되는 노드로부터 출력되는 전압을 상기 공통 소오스 라인으로 입력하는 것을 특징으로 하는 플래시 메모리 장치.
  6. 다수의 플레인을 포함하는 메모리 소자의 접합 누설전류 방지를 위한 방법에 있어서,
    플레인 선택을 판단하기 위해 어드레스 신호의 플레인 어드레스를 확인하는 단계; 및
    상기 플레인 어드레스가 해당 플레인의 어드레스가 아닌 경우, 해당 플레인의 공통 소오스 라인에 전원전압을 입력하는 단계
    를 포함하는 플래시 메모리의 동작 방법.
  7. 제 6항에 있어서,
    상기 플레인 어드레스가 해당 플레인의 어드레스인 경우, 해당 플레인의 공통 소오스 라인에 접지전압을 입력하는 단계
    를 더 포함하는 플래시 메모리의 동작 방법.
  8. 다수의 플레인을 포함하는 플래시 메모리 장치의 동작 방법에 있어서,
    프로그램, 독출 또는 소거 동작을 수행하는 플레인의 공통 소오스 라인에 접지전압을 제공하는 단계; 및
    상기 동작을 수행하는 플레인 이외의 동작하지 않는 플레인의 공통 소오스 라인에 전원전압을 제공하는 단계
    를 포함하는 플래시 메모리의 동작 방법.
KR1020060136362A 2006-12-28 2006-12-28 플래시 메모리 장치 및 동작 방법 KR20080061523A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060136362A KR20080061523A (ko) 2006-12-28 2006-12-28 플래시 메모리 장치 및 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060136362A KR20080061523A (ko) 2006-12-28 2006-12-28 플래시 메모리 장치 및 동작 방법

Publications (1)

Publication Number Publication Date
KR20080061523A true KR20080061523A (ko) 2008-07-03

Family

ID=39813766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060136362A KR20080061523A (ko) 2006-12-28 2006-12-28 플래시 메모리 장치 및 동작 방법

Country Status (1)

Country Link
KR (1) KR20080061523A (ko)

Similar Documents

Publication Publication Date Title
KR100387529B1 (ko) 랜덤 억세스 가능한 메모리 셀 어레이를 갖는 불휘발성반도체 메모리 장치
KR100909627B1 (ko) 플래시 메모리소자
KR0172441B1 (ko) 불휘발성 반도체 메모리의 프로그램 방법
US8830785B2 (en) Semiconductor memory apparatus
JP4427382B2 (ja) 不揮発性半導体記憶装置
US8040733B2 (en) Non-volatile memory device and method of operating the same
US20120120725A1 (en) Semiconductor memory device and method of operating the same
TWI478166B (zh) 記憶體抹除方法及裝置
JP2006252744A (ja) 半導体メモリ装置およびその動作制御方法
US20120020165A1 (en) Semiconductor storage device and control method thereof
JP2002197883A (ja) 不揮発性半導体メモリ装置
US8422300B2 (en) Non-volatile memory apparatus and methods
US8897068B2 (en) Semiconductor memory device
JP5410665B2 (ja) Ｎａｎｄメモリーアレイおよびｎａｎｄフラッシュアレイ
JP2006196700A (ja) 不揮発性半導体記憶装置
KR20130042453A (ko) 메모리 디바이스 특히 구성 및 리던던시 정보를 위해 구성된 가외 어레이
JP2011146103A (ja) 半導体記憶装置
KR20100022228A (ko) 불휘발성 메모리 소자 및 그 동작 방법
JP2009266351A (ja) 半導体記憶装置、及びその制御方法
KR20080061523A (ko) 플래시 메모리 장치 및 동작 방법
JPH0660679A (ja) 不揮発性半導体記憶装置
WO2006035502A1 (ja) 半導体装置及びデータ読み出し方法
JPH09213090A (ja) 不揮発性半導体記憶装置
JP2013143166A (ja) 半導体記憶装置
KR20080089096A (ko) 반도체 플래시 메모리 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination