JP2003229537A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法Info
- Publication number
- JP2003229537A JP2003229537A JP2002024918A JP2002024918A JP2003229537A JP 2003229537 A JP2003229537 A JP 2003229537A JP 2002024918 A JP2002024918 A JP 2002024918A JP 2002024918 A JP2002024918 A JP 2002024918A JP 2003229537 A JP2003229537 A JP 2003229537A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- memory device
- wirings
- memory cell
- word lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 238000003860 storage Methods 0.000 title claims description 4
- 238000004519 manufacturing process Methods 0.000 title abstract description 41
- 230000015654 memory Effects 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 8
- 229910052714 tellurium Inorganic materials 0.000 claims description 5
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 230000008859 change Effects 0.000 abstract description 13
- 150000004770 chalcogenides Chemical class 0.000 description 41
- 239000010410 layer Substances 0.000 description 27
- 238000000034 method Methods 0.000 description 23
- 238000009792 diffusion process Methods 0.000 description 22
- 239000012535 impurity Substances 0.000 description 19
- 230000008569 process Effects 0.000 description 16
- 240000004050 Pentaglottis sempervirens Species 0.000 description 12
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 12
- 229910001080 W alloy Inorganic materials 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 239000011295 pitch Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- -1 W90Ti10 Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 229910052723 transition metal Inorganic materials 0.000 description 4
- 150000003624 transition metals Chemical class 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910010037 TiAlN Inorganic materials 0.000 description 3
- 229910052787 antimony Inorganic materials 0.000 description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102220602885 Cilia- and flagella-associated protein 20_W80T_mutation Human genes 0.000 description 1
- 101100244894 Sus scrofa PR39 gene Proteins 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Semiconductor Memories (AREA)
Abstract
積が大きいという問題点があった。 【解決手段】上記課題を解決すべく、本発明では縦型選
択トランジスタを用いたメモリセル構造及びその製造方
法を提案する。 【効果】本発明によれば、従来DRAMに比べて面積の小さ
いメモリセルを実現できる。また、読み出し動作におけ
る消費電力を低減することができるともに、書き込み動
作においても低電力の相変化メモリを実現することがで
きる。さらに、読み出し動作の安定した相変化メモリを
実現することができる。
Description
関する。特に、低電圧で動作する、高速かつ不揮発性を
有する、ランダムアクセスメモリ(RAM)に関する。
要に牽引されて、不揮発メモリの市場の伸びは著しい。
その代表が、FLASHメモリであるが、本質的に速度が遅
いために、プログラマブルなROMとして用いられてい
る。一方、作業用のメモリとしては、高速なDRAMが必要
であり、携帯機器用メモリとしては、FLASHとDRAMの両
方が搭載されている。これら2つのメモリの特長を具備
した素子が実現できれば、FLASHとDRAMを1チップ化す
ることが可能となるばかりでなく、すべての半導体メモ
リを置き換えることになるという点で、そのインパクト
は極めて大きい。こうしたメモリの1つとして、2001
IEDM(International Electron Device Meeting)におい
て、相変化を利用したメモリ(OUM:Ovonic Unified Mem
ory)がIntelより提案された。次にこのメモリの動作原
理を簡単に説明する。OUMは、結晶状態により抵抗値
が異なるカルコゲナイドという材料を記憶ノードとして
用いる。カルコゲナイドはDVDやCDの媒体に用いられて
いる材料であり、少なくともアンチモン(Sb)とテルル
(Te)を含むGe−Sb−Te系やAg−In−Sb−
Te系などがその代表である。基本的なメモリセルは、
選択トランジスタとカルコゲナイドから構成されてお
り、所謂DRAMセルと類似しており、キャパシタをカルコ
ゲナイドに置き換えたものとみなすことができる。カル
コゲナイドは、その結晶状態が単結晶かアモルファスか
で、その抵抗値が10〜10000倍程度異なる。この
違いを利用して、固体メモリにするものである。不揮発
メモリとして注目をあびているMRAM(Magnetic RAM)の
場合、抵抗の変化率は40%程度であるので、OUMの方
がはるかに大きく、データのセンシングが容易である。
カルコゲナイドの結晶状態を変える為には電圧を印加す
ることにより発生するジュール熱を利用する。アモルフ
ァス化する際には、カルコゲナイドを600℃程度に加
熱し溶解させ、急冷する。結晶化する際には、400℃
程度の温度で50nsec程度保持する。従って、デー
タの書き込みには図2に示すようなパルスを与えること
になる。読出しの際には、ワード線をオンにし、共通グ
ラウンド線とビット線)間を流れる電流により、2値の
情報(”0”,”1”)を判別する。
ンジスタとカルコゲナイドから構成される相変化メモリ
は、そのセル面積は8F2程度以上である。ここで、F
は最小加工寸法である。大容量化のためには、さらなる
メモリセル面積の縮小が課題である。
に、縦型トランジスタを用いたメモリセル構造及びその
製造方法を提案する。本発明によれば、面積4F2のメ
モリセルが実現できる。本発明による、メモリセル構造
の代表的なものを図1に示す。下から順に、書き込み及
び読み出しのための第1の配線(7)、この配線と電気
的に接続された縦型の選択トランジスタ(1)、その上
に情報を蓄えるカルコゲナイド材料(2)、その上に書
き込み及び読み出しのための第2の配線(8)、の構成
となっている。本発明におけるメモリセルの平面レイア
ウトを図3に示す。セル配線(803)とワード線(4
03)が最小ピッチ2Fで配置されるので、メモリセル
の面積は4F2となる。
に示したメモリセルの製造方法を、その製造工程をたど
りながら詳細に説明する。本発明によれば、図1に示し
た第1の配線(7)及び第2の配線(8)を、それぞれ
分離することが可能であり、メモリセル動作の自由度を
広げるという特長がある。まず始めに、通常の製造方法
により、周辺回路用のCMOSトランジスタを形成する。そ
の上に、図4に示すように、層間絶縁膜(9)を堆積し
平坦化した後に、メモリセル領域においてはピッチが
0.2ミクロンの第1のセル配線(701)を、周辺回
路領域においては、ローカルインターコネクト線を形成
する。本実施例においては、配線材料としてはタングス
テンまたはW90Ti10などのタングステン合金を用
いた。勿論、タングステンまたはW90Ti10などの
タングステン合金の変わりに、不純物を高濃度含む多結
晶シリコンや、多結晶シリコンと金属あるいはシリサイ
ドとの積層膜でも構わない。さらに、層間絶縁膜(90
1)を100nm堆積し、不純物としてリンを1E20/
cm2程度の高濃度に含むポリシリプラグ(10)を形
成し、図5のようになる。このプラグにより、後に、セ
ル配線(701)と選択トランジスタが電気的に接続さ
れる。勿論多結晶シリコンの代わりに金属あるいは、シ
リサイドを用いることも可能である。
では、以下の順に膜を堆積する。まず、縦型トランジス
タの拡散層となる不純物としてリンを1E20/cm2
程度の高濃度にドープしたN+層(502)、チャネル部
となる不純物としてボロンを1E16/cm2程度の濃
度で含む不純物層(602)、更に拡散層となる不純物
としてリンを1E20/cm2程度の高濃度にドープし
たN+層(503)、を堆積する。これらがトランジスタ
部となる。ここで、不純物拡散層(502及び503)
からの、チャネル部(602)への、不純物の拡散を抑
えるために、厚さ1nm程度の絶縁膜を、チャネル部
(602)と拡散層(502及び503)の間に挟んで
も構わない。絶縁膜としては、シリコン酸化膜やシリコ
ンチッカ膜等が適用可能である。この後、シリコンの結
晶性を改善するために熱処理を施す。もちろん、この
際、レーザーアニール等の手法を用いることにより、更
に良好な結晶を形成することも可能である。この場合、
トランジスタの性能が向上することは言うまでも無い。
さらに、後に施す層間膜平坦化工程(CMP:ChemicalMec
hanical Polishing)のストッパ膜として、シリコン窒
化膜(11)を100nm堆積する。この積層膜を、図6
に示すように、ピッチ0.2ミクロンのラインアンドス
ペース状に加工する。引き続き、層間絶縁膜(902)
を堆積し、CMPにより平坦化、さらに加工用に用いたシ
リコン窒化膜を除去することにより、下地の多結晶シリ
コン(503)を露出させる。この時の状態を図7に示
す。
(202)と第2のセル配線(802)となる膜厚10
0nmのタングステンまたはW90Ti10などのタン
グステン合金、及び厚さ100nmの酸化膜(903)
を堆積する。この際、カルコゲナイド材料(202)の
多結晶シリコン(503)への拡散を防止する目的で、
多結晶シリコン(503)との間にTiAlN等の遷移
金属の窒化物や酸化物等のバリア膜や、W80Ti20
などの金属導電膜、あるいはこれらの積層膜を堆積すれ
ば、書換え可能回数が増大する利点が有る。あるいは、
カルコゲナイドの相状態を変えるのに必要な熱の拡散を
抑制する目的で、例えば、ITO(インジウムとスズの
酸化物の混合物)のような熱伝導率の悪い導電膜を間に
挟むことも、勿論可能である。続いて、図8に示すよう
に、先に形成した第1の配線(701)と垂直方向に、
0.2ミクロンピッチのラインアンドスペース状に加工
する。尚、本実施例においては、第2のセル配線(80
2)間の容量を低減する目的で、線幅の細線化を行っ
た。具体的には、レジストパタンの露光後に、軽度のア
ッシングプロセスを施し、レジスト寸法を70nmに細
線化した。
を行う。まず、ワード線と第2の配線(802)との短
絡を防ぐ目的で、図9に示すように、膜厚30nmの側
壁酸化膜(904)を形成する。この工程により、カル
コゲナイド(202)は、第2の配線(802)と側壁
酸化膜(904)等により、完全に覆われる。さらに、
酸化膜で覆われた第2の配線(802)をマスクに、自
己整合的に、下地の多結晶シリコンの積層膜をエッチン
グし、図10のようになる。続いて、低温で形成が可能
なCVD法により10nmの膜厚のゲート酸化膜を形成す
る。この際、カルコゲナイドが上記のように、完全に覆
われているので、昇華することはない。従って、より高
温プロセスである熱酸化によるゲート酸化も可能であ
る。本実施例においては、更にはワード線となるタング
ステンまたはW90Ti10などのタングステン合金
(12)を堆積/平坦化し、図11のようになる。本実
施例においては、タングステンまたはW90Ti10な
どのタングステン合金を用いたが、間にバリアメタルを
挟んだタングステンまたはW90Ti10などのタング
ステン合金と多結晶シリコンの積層膜や、ポリサイド等
を用いても勿論構わない。次に、通常のドライエッチ法
により、タングステンまたはW90Ti10などのタン
グステン合金を、第2のセル配線(802)と垂直方向
に走る、ピッチ0.2ミクロンのラインアンドスペース
状に加工する。この時の状態を図12に示す。ワード線
(402)加工の際、電極材料を平坦化した結果とし
て、エッチング段差は第2のセル配線(802)の高さ
とキャップ酸化膜(903)をあわせた高さとなる。こ
のように、本実施例の場合、選択トランジスタは、ゲー
ト電極(402)がチャネル部を両側からはさみこんだ
ダブルゲート構造になる。この結果、トランジスタは完
全空乏型SOI(Silicon On Insulator)として動作し、
良好なスイッチング特性を実現する。最後に、必要な多
層金属配線層を形成し、所望の半導体装置を得ることが
できる。本実施例においては、縦型トランジスタを用い
ることにより、従来DRAMの約半分のセル面積を有す
る半導体記憶装置を実現できる。
配線(701)をワード線(402)毎に分離する構造
としたが、本実施例はこの第1の配線(702)を分離
加工しないメモリセルに関するものである。セルの構造
を図13に示す。製造方法は実施例1とほぼ同様であ
る。本実施例の場合、第1の配線(702)の電位が安
定するという効果がある。
配線(701)と第2の配線(802)が互いに直交す
る構成としたが、お互いに並行になるような構成が可能
なことは明らかである。メモリセルの構造を図14に示
す。製造方法は実施例1とほぼ同様である。この場合、
第1と第2のメモリセル配線をペアとし、このペア線と
ワード線でメモリセルを選択することが可能になる。
ルコゲナイド材料製膜後に、ゲート酸化膜が形成される
ため、カルコゲナイドが高温にさらされるという問題が
ある。実施例1で述べたように、電極等で完全に覆われ
ていれば問題はないが、わずかながら体積変化するの
で、カルコゲナイドに対し、高温プロセスを行なうこと
は避けた方が望ましい。この目的のため、本実施例にお
いてはゲート酸化膜形成後に、カルコゲナイドを形成す
ることとした。本実施例におけるメモリセルレイアウト
を図15に示す。後に説明するが、自己整合的にワード
線を形成するために、横方向(A−A)と縦方向(B−
B)とでセル配置のピッチが異なっている。図15にお
いては、最小加工寸法をFとした時に、横方向(A−
A)は最小ピッチである2F、縦方向(B−B)は3F
とした。すなわち、セル面積は6F2である。もちろ
ん、このレイアウトは任意に設定可能であり、本発明が
面積6F2のメモリセルに限るものでないことは、いう
までもない。
造工程を行う。続いて、縦型トランジスタの拡散層とな
る不純物を高濃度にドープしたN+層(504)、チャネ
ル部となる低濃度不純物層(603)、更に拡散層とな
るN+層(505)、を堆積し、アニール工程により結晶
化した。次に、通常のドライエッチング工程により、図
16に示すようにメモリセル毎に分離し、更に、10n
mのゲート酸化膜をCVD法により堆積した。もちろ
ん、ゲート酸化膜形成は熱酸化工程でも構わない。その
後、通常のCVD法により、高濃度に不純物をふくんだ
多結晶シリコンを堆積し、ドライエッチングプロセスに
より、側壁ゲート電極を形成する。この時の図15にお
ける(A−A)及び(B−B)方向の断面図をそれぞれ
図17、18に示す。すなわち、メモリセルのピッチが
異なるので、自己整合的に、(A−A)方向では側壁ワ
ード電極がつながり、(B−B)方向では分離した構造
になる。本実施例においては、自己整合的にワード線を
分離する手法を用いたが、レジストマスク等を用いた通
常のドライエッチ法により形成することも可能である。
続いて、公知のCVD法により1ミクロン程度の酸化膜
を堆積し、公知のCMP法による平坦化を行い、コンタ
クトを開口し、下地の多結晶シリコンを露出させて、断
面図は図19のようになる。続いて、酸化膜を30nm
程度堆積させ、ドライエッチングによりエッチバックを
行ない、側壁酸化膜(906)を形成し、図20のよう
になる。このように、自己整合的にコンタクト寸法を縮
めた理由は次の通りである。カルコゲナイドの相状態を
変える為には、熱を与える必要がある。効率良くカルコ
ゲナイドの温度を上昇させるためには、カルコゲナイド
の抵抗をある程度大きくする必要がある。これは、低電
圧動作をさせるという観点からも重要である。この目的
のためには、選択トランジスタの拡散層とカルコゲナイ
ド接触面積を低減することが効果的である。こうした理
由から、自己整合的にコンタクト寸法を縮める手段をと
った。
び、第2のセル配線(803)となるタングステンまた
はW90Ti10などのタングステン合金を堆積し、図
21のようになる。カルコゲナイド材料積層前にTiA
lN等の遷移金属の窒化物や酸化物等のバリア膜や、W
80Ti20 などの金属導電膜、あるいはこれらの積
層膜を堆積すれば、書換え可能回数が増大する利点が有
る。あるいは、カルコゲナイドの相状態を変えるのに必
要な熱の拡散を抑制する目的で、例えば、ITO(イン
ジウムとスズの酸化物の混合物)のような熱伝導率の悪
い導電膜を間に挟むことも、勿論可能である。メモリセ
ルに関しては、図21のままでも動作する。すなわち第
2の配線(803)が共通線となり、第1の配線(70
1)がデータ線となる。この場合、カルコゲナイドを加
工しないで済むという特長がある。更には、相状態を変
える際に発生する熱を、平面状に形成された第2の配線
(803)を通して、効果的に逃がすことが可能にな
り、熱履歴の影響を排除する結果として動作が安定す
る。また、メモリセル動作としては、第2の配線(80
3)を一枚板とすることにより、電位が安定するという
効果がある。もちろん、第2の配線(803)を分離す
ることも可能である。その際、タングステンまたはW9
0Ti10などのタングステン合金を通常のドライエッ
チング法により、第1のセル配線と並行方向に分離し、
図22のようになる。最後に、必要な多層金属配線を形
成し、所望の半導体記憶装置を得る。
ンジスタとカルコゲナイドの接触面積を低減すること
が、低電圧動作をさせるのに有効であることを述べた。
これは、実施例1〜3に述べた構造に対しても適用可能
である。以下、その実現方法を図面を用いて説明する。
図6までは、実施例1と同様な製造工程を行なう。続い
て、層間絶縁膜(902)を堆積し、CMPにより平坦
化し、下地のシリコン窒化膜を露出させて図23のよう
になる。さらに、熱リン酸によるウエット処理によりシ
リコン窒化膜を除去し、通常のCVD法により、30nm
のシリコン酸化膜を堆積し、エッチバックプロセスによ
り側壁酸化膜(907)を形成し、図24のようにな
る。このように、自己整合的にコンタクトの寸法を縮め
た。本実施例においては、側壁膜を通常のシリコン酸化
膜により形成したが、熱伝導率の悪いポーラス状の酸化
膜等を用いることも可能である。この場合、カルコゲナ
イドの相状態を変えるのに必要な熱の拡散を防ぐことが
できるので、更に効率良く、相状態を変えることが可能
になる。同様な目的に適した材料としてゲルマニウムオ
キサイド(GeO2)も適用できる。続いて、カルコゲ
ナイド材料(204)及び、第2のセル配線(804)
となるタングステンまたはW90Ti10などのタング
ステン合金、さらには及び酸化膜(908)を堆積し
て、図25のようになる。カルコゲナイド材料積層前に
TiAlN等の遷移金属の窒化物や酸化物等のバリア膜
や、W80Ti20などの金属導電膜、あるいはこれら
の積層膜を堆積すれば、書換え可能回数が増大する利点
が有る。あるいは、カルコゲナイドの相状態を変えるの
に必要な熱の拡散を抑制する目的で、例えば、ITO
(インジウムとスズの酸化物の混合物)のような熱伝導率
の悪い導電膜を間に挟むことも、勿論可能である。以降
は、実施例1における図8から図12までと同様な製造
工程を経て、更には必要な多層金属配線を形成し、所望
の半導体装置を得る。
は、プロセスの簡易性から、選択トランジスタを多結晶
シリコンにより形成したが、勿論、シリコン基板中に形
成することも可能である。この場合、多結晶からなるト
ランジスタよりも良好な特性を実現するという特長があ
る。本実施例においては、エピタキシャル成長したシリ
コン基板を用いた。以下、図面を用いて製造方法を説明
する。p型半導体基板を用意して、アンチモン(Sb)
を1E20/cm2のドーズ量で打ち込み、エピタキシ
ャル成長させる。勿論、アンチモンの代わりにヒソ(A
s)やリン(P)を用いることも可能である。この結
果、図26に示すような高濃度N型不純物層(15)が
内部に形成された基板ができる。高濃度N型不純物層
(15)は選択トランジスタの拡散層となる。続いて、
ヒ素を1E20/cm2のドーズ量で注入し、アニール
工程により活性化する。これが、選択トランジスタのも
う1つの拡散層となる。さらに、後で施す層間膜平坦化
工程(CMP:Chemical Mechanical Polishing)のストッ
パ膜として、シリコン窒化膜(1102)を100nm堆積
して、図27のようになる。次に図28に示すように、
通常のドライエッチングプロセスにより、0.2ミクロ
ンピッチのラインアンドスペース状に、埋め込まれた不
純物拡散層(15)まで掘り、柱状に分離する。この工
程は実施例1における図6と同様である。引き続き、層
間絶縁膜(909)を堆積し、CMPにより平坦化、さ
らに加工用に用いたシリコン窒化膜(1102)を露出
して図29のようになる。ついで、シリコン窒化膜(1
102)を除去し、下地の不純物拡散層(1501)を
露出させる。さらには、選択トランジスタの拡散層とカ
ルコゲナイドの接触面積を低減するために、酸化膜を3
0nm程度堆積させ、ドライエッチングによりエッチバ
ックを行ない、側壁酸化膜(910)を形成し、図30
のようになる。続いて、カルコゲナイド材料(205)
及び、第2のセル配線(805)となるタングステンま
たはW90Ti10などのタングステン合金、さらには
酸化膜(911)を堆積して、図31のようになる。
の遷移金属の窒化物や酸化物等のバリア膜や、W80T
i20などの金属導電膜、あるいはこれらの積層膜を堆
積すれば、書換え可能回数が増大する利点が有る。ある
いは、カルコゲナイドの相状態を変えるのに必要な熱の
拡散を抑制する目的で、例えば、ITO(インジウムと
スズの酸化物の混合物)のような熱伝導率の悪い導電膜
を間に挟むことも、勿論可能である。続いて、通常のド
ライエッチング工程により、図28で形成したパターン
と垂直方向に、酸化膜(911)、第2のセル配線(8
05)、カルコゲナイド材料(205)、の積層膜をラ
インアンドスペース状に加工する。さらに、第2のセル
配線(805)と後に形成するワード線との短絡を防ぐ
為に酸化膜を30nm堆積し、エッチバックプロセスに
より、側壁酸化膜(912)を形成する。続けて、ドラ
イエッチングにより、下地の不純物拡散層(1501)
とエピタキシャル成長部分(16)まで完全に分離し、
不純物拡散層(15)の途中で加工を止め、図32のよ
うになる。尚、図32は第2のセル配線(805)に垂
直な方向の断面図を示している。以降は実施例1の図1
1から図12に示す製造工程を経て、最後に多層金属配
線層を形成し、所望の半導体記憶装置を得る。
等価回路を示す本発明によるメモリセルを用いれば、図
34に示すようなメモリアレイを構成することができ
る。本アレイにおいては、データ線に相当する第2のセ
ル配線(806)に平行な、ソース線に相当する第1の
セル選択線(704)が設けられ、メモリセル内の選択
トランジスタのソースが対応するソース線に接続された
構成とすることにより、読み出し動作における消費電力
を低減することができる。具体的には、選択したいデー
タ線(たとえばDL1)に対応するソース線(たとえば
SL1)だけをソース電圧(たとえば0.5V)に駆動
することができる。次に選択ワード線(たとえばWL1)
を非選択状態の0Vから、選択状態の高電圧(たとえば
1.5V)に駆動する。このため、選択ワード(たとえ
ばWL1)と選択データ線(たとえばDL1)の交点の
セルMC11にのみ電流経路を形成し、選択データ線に
のみ読み出し信号を発生することができる。したがっ
て、多数の非選択データ線の充放電はなくなるので、読
み出し動作における消費電力を低減することができる。
なお、書き込み動作においても読み出し動作と同様の選
択動作が行われるので、全体として低電力の相変化メモ
リを実現することができる。
メモリにおいて、選択トランジスタを縦型構造にするこ
とにより、セル面積を従来のDRAMより減らすことができ
るという特長がある。さらに、読み出し動作における消
費電力を低減することができる。また、書き込み動作に
おいても読み出し動作と同様の選択動作が行われるの
で、全体として低電力の相変化メモリを実現することが
できる。
様。
鳥瞰図。
鳥瞰図。
鳥瞰図。
鳥瞰図。
鳥瞰図。
鳥瞰図。
る鳥瞰図。
る鳥瞰図。
る鳥瞰図。
る鳥瞰図。
る鳥瞰図。
る鳥瞰図。
る断面図。
る断面図。
る断面図。
る断面図。
る断面図。
る断面図。
る断面図。
る断面図。
る断面図。
る断面図。
る断面図。
る断面図。
る断面図。
る断面図。
る断面図。
る断面図。
イ。
203,204,205,206−相変化材料(カルコ
ゲナイド)、3−抵抗体(ヒーター)、4,401,4
02,403,404−ワード電極、5,501,50
2,503,504,505,506−不純物拡散層、
6,601,602,603,604,605,606
−チャネル部、 7,701,702,703,704
−第1セル配線、8,801,802,803,80
4,805,806−第2セル配線、9,901,90
2,903,904,905,906,907,90
8,909,910,911,912−Si酸化膜、1
0−プラグ電極、11,1101−シリコン窒化膜、1
2−タングステンまたはW90Ti10などのタングス
テン合金、13−メモリセル、14−シリコン基板、1
5,1501−不純物拡散層(シリコン基板内)、16
−エピタキシャル成長層。
Claims (11)
- 【請求項1】複数のワード線と、絶縁層を介して前記ワ
ード線と少なくとも一方が交差する第1及び第2の複数
の配線と、前記ワード線と前記配線の交点に設けられた
複数のメモリセルを有する半導体記憶装置において、前
記メモリセルは、チャネル部が該メモリセルの深さ方向
に形成された縦型トランジスタと、その上方に配置され
た少なくともTe(テルル)を含有する材料、からなるこ
とを特徴とする半導体記憶装置。 - 【請求項2】前記縦型トランジスタは、半導体基板上に
形成された多結晶シリコンからなることを特徴とする請
求項1に記載の半導体記憶装置。 - 【請求項3】前記縦型トランジスタは、半導体基板内に
形成された単結晶シリコンからなることを特徴とする請
求項1に記載の半導体記憶装置。 - 【請求項4】前記縦型トランジスタのゲートはワード線
の一部を構成し、該トランジスタのドレイン(あるいは
ソース)は該第1の配線に接続され、該トランジスタの
ソース(あるいはドレイン)は、少なくとも該Teを含有
する材料を間にはさんで、第2の配線に接続されたこと
を特徴とする請求項2から請求項3のいずれ1項に記載
の半導体記憶装置。 - 【請求項5】前記ワード線は前記第1及び第2の複数の
配線の上方に延在して存在することを特徴とする請求項
2から請求項3のいずれか1項に記載の半導体記憶装
置。 - 【請求項6】前記Te(テルル)を含有する材料は、前記
ワード線の下方に存在することを特徴とする請求項2か
ら請求項3のいずれか1項に記載の半導体記憶装置。 - 【請求項7】前記Te(テルル)を含有する材料は、前記
ワード線の上方に位置することを特徴とする請求項2か
ら請求項3のいずれか1項に記載の半導体記憶装置。 - 【請求項8】前記第1及び第2の複数の配線のうち少な
くとも1つは、共通電極となっていることを特徴とする
請求項1に記載の半導体記憶装置。 - 【請求項9】複数のワード線と、絶縁層を介して前記ワ
ード線と交差する複数の配線と、前記ワード線と前記配
線の交点に設けられた複数のメモリセルを有する半導体
記憶装置において、前記メモリセルは、チャネル部が該
メモリセルの深さ方向に形成された縦型トランジスタ
と、その上方に配置された少なくともTe(テルル)を含
有する材料、からなることを特徴とする半導体記憶装
置。 - 【請求項10】複数のワード線と、絶縁層を介して前記
ワード線と少なくとも一方が交差する第一及び第二の複
数の配線と、前記ワード線と前記配線の交点に設けられ
た複数のメモリセルを有する半導体記憶装置において、
前記メモリセルは、チャネル部が該メモリセルの深さ方
向に形成された縦型トランジスタと、その上方に配置さ
れた、抵抗値が電気的に可変な材料、からなることを特
徴とする、半導体記憶装置。 - 【請求項11】複数のワード線と、絶縁層を介して前記
ワード線と交差する複数の配線と、前記ワード線と前記
配線の交点に設けられた複数のメモリセルを有する半導
体記憶装置において、前記メモリセルは、チャネル部が
該メモリセルの深さ方向に形成された縦型トランジスタ
と、その上方に配置された、抵抗値が電気的に可変な材
料、からなることを特徴とする、半導体記憶装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002024918A JP3948292B2 (ja) | 2002-02-01 | 2002-02-01 | 半導体記憶装置及びその製造方法 |
US10/307,373 US6740921B2 (en) | 2002-02-01 | 2002-12-02 | Semiconductor memory cell and method of forming same |
US10/808,510 US6946704B2 (en) | 2002-02-01 | 2004-03-25 | Semiconductor memory cell and method of forming same |
US10/876,461 US7078273B2 (en) | 2002-02-01 | 2004-06-28 | Semiconductor memory cell and method of forming same |
US11/368,603 US7341892B2 (en) | 2002-02-01 | 2006-03-07 | Semiconductor memory cell and method of forming same |
US12/007,851 US20080121860A1 (en) | 2002-02-01 | 2008-01-16 | Semiconductor memory cell and method of forming same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002024918A JP3948292B2 (ja) | 2002-02-01 | 2002-02-01 | 半導体記憶装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006287115A Division JP2007019559A (ja) | 2006-10-23 | 2006-10-23 | 半導体記憶装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003229537A true JP2003229537A (ja) | 2003-08-15 |
JP2003229537A5 JP2003229537A5 (ja) | 2005-04-28 |
JP3948292B2 JP3948292B2 (ja) | 2007-07-25 |
Family
ID=27654506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002024918A Expired - Fee Related JP3948292B2 (ja) | 2002-02-01 | 2002-02-01 | 半導体記憶装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (5) | US6740921B2 (ja) |
JP (1) | JP3948292B2 (ja) |
Cited By (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004349504A (ja) * | 2003-05-22 | 2004-12-09 | Hitachi Ltd | 半導体集積回路装置 |
WO2004114315A1 (ja) * | 2003-06-25 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | 不揮発性メモリを駆動する方法 |
JP2005093619A (ja) * | 2003-09-16 | 2005-04-07 | Sumio Hosaka | 記録素子 |
WO2005076280A1 (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp. | 半導体装置 |
WO2005076355A1 (ja) * | 2004-02-06 | 2005-08-18 | Renesas Technology Corp. | 記憶装置 |
JP2005260014A (ja) * | 2004-03-12 | 2005-09-22 | Hitachi Ltd | 半導体装置 |
US7053431B2 (en) | 2003-11-12 | 2006-05-30 | Kabushiki Kaisha Toshiba | Phase-change memory device using chalcogenide compound as the material of memory cells |
JP2007019305A (ja) * | 2005-07-08 | 2007-01-25 | Elpida Memory Inc | 半導体記憶装置 |
JP2007501520A (ja) * | 2003-08-04 | 2007-01-25 | オヴォニクス,インコーポレイテッド | 下地メモリ素子と接触するダマシン導線 |
JP2007142224A (ja) * | 2005-11-19 | 2007-06-07 | Elpida Memory Inc | 不揮発性半導体記憶装置 |
JP2007273963A (ja) * | 2006-03-02 | 2007-10-18 | Qimonda Ag | 自己整合プロセスを用いて形成された相変化メモリ |
JP2007324600A (ja) * | 2006-06-02 | 2007-12-13 | Qimonda Ag | メモリデバイス、特にトランジスタを有する相変化ランダムアクセスメモリデバイス、およびメモリデバイスの形成方法 |
US7335907B2 (en) | 2003-03-25 | 2008-02-26 | Hitachi, Ltd. | Memory device |
JPWO2006027887A1 (ja) * | 2004-09-08 | 2008-05-08 | 株式会社ルネサステクノロジ | 不揮発性記憶装置 |
JP2008311641A (ja) * | 2007-05-17 | 2008-12-25 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
JP2009010366A (ja) * | 2007-05-31 | 2009-01-15 | Elpida Memory Inc | 半導体記憶装置及びその製造方法、並びに、データ処理システム |
JP2009059735A (ja) * | 2007-08-29 | 2009-03-19 | Elpida Memory Inc | 半導体記憶装置 |
US7554147B2 (en) | 2005-03-15 | 2009-06-30 | Elpida Memory, Inc. | Memory device and manufacturing method thereof |
JP2009158514A (ja) * | 2007-12-25 | 2009-07-16 | Hitachi Ltd | 半導体記憶装置 |
JP2009526389A (ja) * | 2006-02-08 | 2009-07-16 | キモンダ アクチエンゲゼルシャフト | ナノチューブトランジスタアクセスデバイスを備えたメモリ |
JP2009199713A (ja) * | 2007-06-22 | 2009-09-03 | Panasonic Corp | 抵抗変化型不揮発性記憶装置 |
JP2010080718A (ja) * | 2008-09-26 | 2010-04-08 | Sharp Corp | 半導体記憶装置 |
KR100960461B1 (ko) | 2008-04-18 | 2010-05-28 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 및 그 형성 방법 |
KR100960462B1 (ko) | 2008-04-18 | 2010-05-31 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 및 그 형성 방법 |
JP2011155275A (ja) * | 2002-07-31 | 2011-08-11 | Renesas Electronics Corp | 半導体装置 |
JP2012039134A (ja) * | 2004-05-14 | 2012-02-23 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
JP2012089643A (ja) * | 2010-10-19 | 2012-05-10 | Sony Corp | 記憶装置の製造方法、並びに記憶素子および記憶装置 |
US8247788B2 (en) | 2009-03-19 | 2012-08-21 | Samsung Electronics Co., Ltd. | Nonvolatile memory device |
US8264018B2 (en) | 2009-05-15 | 2012-09-11 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
JP2013528935A (ja) * | 2010-04-19 | 2013-07-11 | マイクロン テクノロジー, インク. | 縦型トランジスタ相変化メモリ |
JP2015521382A (ja) * | 2012-05-07 | 2015-07-27 | マイクロン テクノロジー, インク. | スイッチングデバイスの構造および方法 |
US9842990B2 (en) | 2016-03-18 | 2017-12-12 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing the same |
Families Citing this family (164)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7889544B2 (en) | 2004-04-05 | 2011-02-15 | Super Talent Electronics, Inc. | High-speed controller for phase-change memory peripheral device |
US7471556B2 (en) * | 2007-05-15 | 2008-12-30 | Super Talent Electronics, Inc. | Local bank write buffers for accelerating a phase-change memory |
US7966429B2 (en) * | 2007-05-28 | 2011-06-21 | Super Talent Electronics, Inc. | Peripheral devices using phase-change memory |
US20080209114A1 (en) * | 1999-08-04 | 2008-08-28 | Super Talent Electronics, Inc. | Reliability High Endurance Non-Volatile Memory Device with Zone-Based Non-Volatile Memory File System |
US20080195798A1 (en) * | 2000-01-06 | 2008-08-14 | Super Talent Electronics, Inc. | Non-Volatile Memory Based Computer Systems and Methods Thereof |
JP2004096065A (ja) | 2002-07-08 | 2004-03-25 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
JP4343571B2 (ja) * | 2002-07-31 | 2009-10-14 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
EP1554763B1 (en) * | 2002-10-11 | 2006-08-02 | Koninklijke Philips Electronics N.V. | Electric device comprising phase change material |
JP2004185755A (ja) * | 2002-12-05 | 2004-07-02 | Sharp Corp | 不揮発性半導体記憶装置 |
US7589343B2 (en) * | 2002-12-13 | 2009-09-15 | Intel Corporation | Memory and access device and method therefor |
KR100497419B1 (ko) * | 2002-12-23 | 2005-07-01 | 한국전자통신연구원 | 정보저장매체 및 이를 이용한 광학 장치 |
US7227170B2 (en) * | 2003-03-10 | 2007-06-05 | Energy Conversion Devices, Inc. | Multiple bit chalcogenide storage device |
KR100491978B1 (ko) * | 2003-04-12 | 2005-05-27 | 한국전자통신연구원 | 저 전력 동작이 가능한 상변화 메모리 소자 및 그 제조 방법 |
KR100979710B1 (ko) * | 2003-05-23 | 2010-09-02 | 삼성전자주식회사 | 반도체 메모리 소자 및 제조방법 |
KR100504700B1 (ko) * | 2003-06-04 | 2005-08-03 | 삼성전자주식회사 | 고집적 상변환 램 |
US20050029504A1 (en) * | 2003-08-04 | 2005-02-10 | Karpov Ilya V. | Reducing parasitic conductive paths in phase change memories |
US7050319B2 (en) * | 2003-12-03 | 2006-05-23 | Micron Technology, Inc. | Memory architecture and method of manufacture and operation thereof |
KR100615598B1 (ko) * | 2004-07-19 | 2006-08-25 | 삼성전자주식회사 | 평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들 |
US7138681B2 (en) * | 2004-07-27 | 2006-11-21 | Micron Technology, Inc. | High density stepped, non-planar nitride read only memory |
US20110029723A1 (en) * | 2004-08-06 | 2011-02-03 | Super Talent Electronics, Inc. | Non-Volatile Memory Based Computer Systems |
US7212432B2 (en) * | 2004-09-30 | 2007-05-01 | Infineon Technologies Ag | Resistive memory cell random access memory device and method of fabrication |
KR100593450B1 (ko) * | 2004-10-08 | 2006-06-28 | 삼성전자주식회사 | 수직하게 차례로 위치된 복수 개의 활성 영역들을 갖는피이. 램들 및 그 형성방법들. |
DE102005001253A1 (de) * | 2005-01-11 | 2006-07-20 | Infineon Technologies Ag | Speicherzellenanordnung, Verfahren zu deren Herstellung und Halbleiterspeichereinrichtung |
US7453715B2 (en) * | 2005-03-30 | 2008-11-18 | Ovonyx, Inc. | Reading a phase change memory |
EP1717861B1 (en) | 2005-04-27 | 2010-08-25 | STMicroelectronics Srl | Vertical MOSFET transistor operating as a selector in nonvolatile memory devices |
US7910904B2 (en) * | 2005-05-12 | 2011-03-22 | Ovonyx, Inc. | Multi-level phase change memory |
US20060273298A1 (en) * | 2005-06-02 | 2006-12-07 | Matrix Semiconductor, Inc. | Rewriteable memory cell comprising a transistor and resistance-switching material in series |
US7514288B2 (en) * | 2005-06-17 | 2009-04-07 | Macronix International Co., Ltd. | Manufacturing methods for thin film fuse phase change ram |
KR100699848B1 (ko) * | 2005-06-21 | 2007-03-27 | 삼성전자주식회사 | 코어 구조가 개선된 상 변화 메모리 장치 |
KR100642645B1 (ko) * | 2005-07-01 | 2006-11-10 | 삼성전자주식회사 | 고집적 셀 구조를 갖는 메모리 소자 및 그 제조방법 |
US7579615B2 (en) * | 2005-08-09 | 2009-08-25 | Micron Technology, Inc. | Access transistor for memory device |
DE102005046774B4 (de) * | 2005-09-29 | 2011-11-10 | Altis Semiconductor | Halbleiterspeicher-Einrichtung mit vergrabenem Masse-Kontakt und Verfahren zu deren Herstellung |
JP4268607B2 (ja) * | 2005-09-30 | 2009-05-27 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置に配設される中継部材及び半導体装置 |
DE102005053496B4 (de) * | 2005-11-09 | 2008-05-08 | Qimonda Ag | Speicherbauelement mit mehreren resistiv schaltenden Speicherzellen, insbesondere PCM-Speicherzellen |
US7463507B2 (en) * | 2005-11-09 | 2008-12-09 | Ulrike Gruening-Von Schwerin | Memory device with a plurality of memory cells, in particular PCM memory cells, and method for operating such a memory cell device |
US7635855B2 (en) * | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
US7786460B2 (en) | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
US7449710B2 (en) | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
US7688619B2 (en) | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
US7459717B2 (en) | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
US7531825B2 (en) | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
US8716772B2 (en) | 2005-12-28 | 2014-05-06 | Micron Technology, Inc. | DRAM cell design with folded digitline sense amplifier |
US8062833B2 (en) | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
US7741636B2 (en) | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
US7560337B2 (en) | 2006-01-09 | 2009-07-14 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
DE102006026949A1 (de) * | 2006-06-09 | 2007-12-13 | Infineon Technologies Ag | Speicherbauelement, insbesondere Phasenwechselspeicherbauelement mit wahlfreiem Zugriff mit Transistor, und Verfahren zum Herstellen eines Speicherbauelements |
JP4437297B2 (ja) | 2006-06-22 | 2010-03-24 | エルピーダメモリ株式会社 | 半導体記憶装置及び半導体記憶装置の製造方法 |
US7785920B2 (en) | 2006-07-12 | 2010-08-31 | Macronix International Co., Ltd. | Method for making a pillar-type phase change memory element |
JP4344372B2 (ja) * | 2006-08-22 | 2009-10-14 | シャープ株式会社 | 半導体記憶装置及びその駆動方法 |
US7825460B2 (en) * | 2006-09-06 | 2010-11-02 | International Business Machines Corporation | Vertical field effect transistor arrays and methods for fabrication thereof |
US7504653B2 (en) | 2006-10-04 | 2009-03-17 | Macronix International Co., Ltd. | Memory cell device with circumferentially-extending memory element |
US7863655B2 (en) * | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
DE102006051137A1 (de) * | 2006-10-30 | 2008-05-08 | Qimonda Ag | Anordnung vertikaler Transistoren in einem Substrat und Verfahren zur Herstellung |
US20080099814A1 (en) * | 2006-10-30 | 2008-05-01 | Qimonda Ag | Integrated circuit and method for production |
US7476587B2 (en) * | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
US7903447B2 (en) | 2006-12-13 | 2011-03-08 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on programmable resistive memory cell |
US7718989B2 (en) | 2006-12-28 | 2010-05-18 | Macronix International Co., Ltd. | Resistor random access memory cell device |
US7619311B2 (en) | 2007-02-02 | 2009-11-17 | Macronix International Co., Ltd. | Memory cell device with coplanar electrode surface and method |
US7859037B2 (en) * | 2007-02-16 | 2010-12-28 | Power Integrations, Inc. | Checkerboarded high-voltage vertical transistor layout |
US7956344B2 (en) | 2007-02-27 | 2011-06-07 | Macronix International Co., Ltd. | Memory cell with memory element contacting ring-shaped upper end of bottom electrode |
DE102007009876A1 (de) * | 2007-02-28 | 2008-09-11 | Qimonda Ag | Anordnung von Speicherzellen umfassend Doppel-Gate-Transistoren mit gebogenem Stromfluss, sowie Verfahren zum Betrieb und zur Herstellung derselben |
US20080203469A1 (en) * | 2007-02-28 | 2008-08-28 | Qimonda Ag | Integrated circuit including an array of memory cells having dual gate transistors |
US7786461B2 (en) | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
US7745231B2 (en) * | 2007-04-17 | 2010-06-29 | Micron Technology, Inc. | Resistive memory cell fabrication methods and devices |
US20080270811A1 (en) * | 2007-04-26 | 2008-10-30 | Super Talent Electronics Inc. | Fast Suspend-Resume of Computer Motherboard Using Phase-Change Memory |
US7643334B1 (en) | 2007-04-26 | 2010-01-05 | Super Talent Electronics, Inc. | High-speed controller for phase-change memory peripheral device |
US7440316B1 (en) | 2007-04-30 | 2008-10-21 | Super Talent Electronics, Inc | 8/9 and 8/10-bit encoding to reduce peak surge currents when writing phase-change memory |
KR100857466B1 (ko) * | 2007-05-16 | 2008-09-08 | 한국전자통신연구원 | 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법 |
US7932167B2 (en) * | 2007-06-29 | 2011-04-26 | International Business Machines Corporation | Phase change memory cell with vertical transistor |
US7777215B2 (en) | 2007-07-20 | 2010-08-17 | Macronix International Co., Ltd. | Resistive memory structure with buffer layer |
US7729161B2 (en) | 2007-08-02 | 2010-06-01 | Macronix International Co., Ltd. | Phase change memory with dual word lines and source lines and method of operating same |
US7918984B2 (en) * | 2007-09-17 | 2011-04-05 | International Business Machines Corporation | Method of electrodepositing germanium compound materials on a substrate |
JP2009094354A (ja) * | 2007-10-10 | 2009-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
US7919766B2 (en) | 2007-10-22 | 2011-04-05 | Macronix International Co., Ltd. | Method for making self aligning pillar memory cell device |
US20090108249A1 (en) * | 2007-10-31 | 2009-04-30 | Fang-Shi Jordan Lai | Phase Change Memory with Diodes Embedded in Substrate |
US20090196091A1 (en) * | 2008-01-31 | 2009-08-06 | Kau Derchang | Self-aligned phase change memory |
US8158965B2 (en) | 2008-02-05 | 2012-04-17 | Macronix International Co., Ltd. | Heating center PCRAM structure and methods for making |
US8084842B2 (en) | 2008-03-25 | 2011-12-27 | Macronix International Co., Ltd. | Thermally stabilized electrode structure |
US8030634B2 (en) | 2008-03-31 | 2011-10-04 | Macronix International Co., Ltd. | Memory array with diode driver and method for fabricating the same |
US7825398B2 (en) | 2008-04-07 | 2010-11-02 | Macronix International Co., Ltd. | Memory cell having improved mechanical stability |
US7791057B2 (en) | 2008-04-22 | 2010-09-07 | Macronix International Co., Ltd. | Memory cell having a buried phase change region and method for fabricating the same |
JP2009267219A (ja) * | 2008-04-28 | 2009-11-12 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
US8077505B2 (en) | 2008-05-07 | 2011-12-13 | Macronix International Co., Ltd. | Bipolar switching of phase change device |
US7701750B2 (en) | 2008-05-08 | 2010-04-20 | Macronix International Co., Ltd. | Phase change device having two or more substantial amorphous regions in high resistance state |
US8415651B2 (en) | 2008-06-12 | 2013-04-09 | Macronix International Co., Ltd. | Phase change memory cell having top and bottom sidewall contacts |
US8134857B2 (en) | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
US7932506B2 (en) | 2008-07-22 | 2011-04-26 | Macronix International Co., Ltd. | Fully self-aligned pore-type memory cell having diode access device |
JP5342189B2 (ja) | 2008-08-06 | 2013-11-13 | 株式会社日立製作所 | 不揮発性記憶装置及びその製造方法 |
US7903457B2 (en) | 2008-08-19 | 2011-03-08 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
US7719913B2 (en) | 2008-09-12 | 2010-05-18 | Macronix International Co., Ltd. | Sensing circuit for PCRAM applications |
US8101456B2 (en) * | 2008-10-01 | 2012-01-24 | International Business Machines Corporation | Method to reduce a via area in a phase change memory cell |
US8324605B2 (en) | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
US8105884B2 (en) * | 2008-10-06 | 2012-01-31 | Samsung Electronics Co., Ltd. | Cross point memory arrays, methods of manufacturing the same, masters for imprint processes, and methods of manufacturing masters |
US8586962B2 (en) | 2008-10-06 | 2013-11-19 | Samsung Electronics Co., Ltd. | Cross point memory arrays, methods of manufacturing the same, masters for imprint processes, and methods of manufacturing masters |
US7897954B2 (en) * | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
US20100096611A1 (en) * | 2008-10-16 | 2010-04-22 | Seagate Technology Llc | Vertically integrated memory structures |
US8036014B2 (en) | 2008-11-06 | 2011-10-11 | Macronix International Co., Ltd. | Phase change memory program method without over-reset |
US8907316B2 (en) | 2008-11-07 | 2014-12-09 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions |
US8664689B2 (en) | 2008-11-07 | 2014-03-04 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions |
US7869270B2 (en) | 2008-12-29 | 2011-01-11 | Macronix International Co., Ltd. | Set algorithm for phase change memory cell |
US8089137B2 (en) | 2009-01-07 | 2012-01-03 | Macronix International Co., Ltd. | Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method |
US8107283B2 (en) | 2009-01-12 | 2012-01-31 | Macronix International Co., Ltd. | Method for setting PCRAM devices |
US8030635B2 (en) | 2009-01-13 | 2011-10-04 | Macronix International Co., Ltd. | Polysilicon plug bipolar transistor for phase change memory |
US8064247B2 (en) | 2009-01-14 | 2011-11-22 | Macronix International Co., Ltd. | Rewritable memory device based on segregation/re-absorption |
US8933536B2 (en) | 2009-01-22 | 2015-01-13 | Macronix International Co., Ltd. | Polysilicon pillar bipolar transistor with self-aligned memory element |
US8084760B2 (en) | 2009-04-20 | 2011-12-27 | Macronix International Co., Ltd. | Ring-shaped electrode and manufacturing method for same |
US8173987B2 (en) | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
US8097871B2 (en) | 2009-04-30 | 2012-01-17 | Macronix International Co., Ltd. | Low operational current phase change memory structures |
US7933139B2 (en) | 2009-05-15 | 2011-04-26 | Macronix International Co., Ltd. | One-transistor, one-resistor, one-capacitor phase change memory |
US8350316B2 (en) | 2009-05-22 | 2013-01-08 | Macronix International Co., Ltd. | Phase change memory cells having vertical channel access transistor and memory plane |
US7968876B2 (en) | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
US8809829B2 (en) | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
US8406033B2 (en) | 2009-06-22 | 2013-03-26 | Macronix International Co., Ltd. | Memory device and method for sensing and fixing margin cells |
US8363463B2 (en) | 2009-06-25 | 2013-01-29 | Macronix International Co., Ltd. | Phase change memory having one or more non-constant doping profiles |
US8238149B2 (en) | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
US8198619B2 (en) | 2009-07-15 | 2012-06-12 | Macronix International Co., Ltd. | Phase change memory cell structure |
US7894254B2 (en) | 2009-07-15 | 2011-02-22 | Macronix International Co., Ltd. | Refresh circuitry for phase change memory |
US8110822B2 (en) | 2009-07-15 | 2012-02-07 | Macronix International Co., Ltd. | Thermal protect PCRAM structure and methods for making |
US8064248B2 (en) | 2009-09-17 | 2011-11-22 | Macronix International Co., Ltd. | 2T2R-1T1R mix mode phase change memory array |
KR20110032252A (ko) | 2009-09-22 | 2011-03-30 | 삼성전자주식회사 | 수직 어레이 트랜지스터를 갖는 저항성 메모리 소자 |
US8178387B2 (en) | 2009-10-23 | 2012-05-15 | Macronix International Co., Ltd. | Methods for reducing recrystallization time for a phase change material |
CN102812552B (zh) * | 2010-03-15 | 2015-11-25 | 美光科技公司 | 半导体存储器装置及用于对半导体存储器装置进行偏置的方法 |
US8729521B2 (en) | 2010-05-12 | 2014-05-20 | Macronix International Co., Ltd. | Self aligned fin-type programmable memory cell |
US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
US9012307B2 (en) * | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8310864B2 (en) * | 2010-06-15 | 2012-11-13 | Macronix International Co., Ltd. | Self-aligned bit line under word line memory array |
US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
US8168506B2 (en) | 2010-07-13 | 2012-05-01 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
US8492195B2 (en) | 2010-08-23 | 2013-07-23 | Crossbar, Inc. | Method for forming stackable non-volatile resistive switching memory devices |
CN102403453A (zh) * | 2010-09-17 | 2012-04-04 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器的制作方法 |
US8395935B2 (en) | 2010-10-06 | 2013-03-12 | Macronix International Co., Ltd. | Cross-point self-aligned reduced cell size phase change memory |
WO2012057772A1 (en) * | 2010-10-29 | 2012-05-03 | Hewlett-Packard Development Company, L.P. | Memristive devices and memristors with ribbon-like junctions and methods for fabricating the same |
US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
US8497705B2 (en) | 2010-11-09 | 2013-07-30 | Macronix International Co., Ltd. | Phase change device for interconnection of programmable logic device |
US8467238B2 (en) | 2010-11-15 | 2013-06-18 | Macronix International Co., Ltd. | Dynamic pulse operation for phase change memory |
US8351243B2 (en) | 2010-11-16 | 2013-01-08 | Sandisk 3D Llc | Transistor driven 3D memory |
US8921899B2 (en) | 2010-11-19 | 2014-12-30 | Micron Technology, Inc. | Double gated 4F2 dram CHC cell and methods of fabricating the same |
CN102544049B (zh) * | 2010-12-22 | 2014-04-16 | 中国科学院微电子研究所 | 三维半导体存储器件及其制备方法 |
US9673102B2 (en) | 2011-04-01 | 2017-06-06 | Micron Technology, Inc. | Methods of forming vertical field-effect transistor with self-aligned contacts for memory devices with planar periphery/array and intermediate structures formed thereby |
CN102185105A (zh) * | 2011-04-22 | 2011-09-14 | 复旦大学 | 一种半导体存储器结构及其制造方法 |
US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
US8987700B2 (en) | 2011-12-02 | 2015-03-24 | Macronix International Co., Ltd. | Thermally confined electrode for programmable resistance memory |
KR102008317B1 (ko) | 2012-03-07 | 2019-08-07 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자의 제조방법 |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
US10096653B2 (en) | 2012-08-14 | 2018-10-09 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
US9336879B2 (en) | 2014-01-24 | 2016-05-10 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
EP3306688B1 (en) * | 2015-06-03 | 2022-03-02 | Japan Science and Technology Agency | Magnetoresistive element and storage circuit |
US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
US20180144240A1 (en) * | 2016-11-21 | 2018-05-24 | Imec Vzw | Semiconductor cell configured to perform logic operations |
US10886130B2 (en) * | 2018-08-24 | 2021-01-05 | Micron Technology, Inc. | Methods of forming crystalline semiconductor material, and methods of forming transistors |
EP3736865B1 (en) | 2019-03-08 | 2023-11-08 | Shenzhen Goodix Technology Co., Ltd. | 1t1r resistive random access memory and manufacturing method therefor |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5032538A (en) * | 1979-08-10 | 1991-07-16 | Massachusetts Institute Of Technology | Semiconductor embedded layer technology utilizing selective epitaxial growth methods |
IL61671A (en) | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Diode and rom or eeprom devices using it |
IL61678A (en) | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Programmable cell and programmable electronic arrays comprising such cells |
US4845533A (en) * | 1986-08-22 | 1989-07-04 | Energy Conversion Devices, Inc. | Thin film electrical devices with amorphous carbon electrodes and method of making same |
JPH05121693A (ja) | 1991-10-24 | 1993-05-18 | Oki Electric Ind Co Ltd | 半導体メモリセル |
JPH06268173A (ja) * | 1993-03-15 | 1994-09-22 | Toshiba Corp | 半導体記憶装置 |
US5535156A (en) * | 1994-05-05 | 1996-07-09 | California Institute Of Technology | Transistorless, multistable current-mode memory cells and memory arrays and methods of reading and writing to the same |
US5789758A (en) | 1995-06-07 | 1998-08-04 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
US5831276A (en) | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
US6087674A (en) | 1996-10-28 | 2000-07-11 | Energy Conversion Devices, Inc. | Memory element with memory material comprising phase-change material and dielectric material |
US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6437383B1 (en) | 2000-12-21 | 2002-08-20 | Intel Corporation | Dual trench isolation for a phase-change memory cell and method of making same |
WO2002088619A1 (fr) * | 2001-04-27 | 2002-11-07 | Daicel Chemical Industries, Ltd. | Ensemble initiateur et generateur de gaz utilisant cet initiateur |
US6737312B2 (en) * | 2001-08-27 | 2004-05-18 | Micron Technology, Inc. | Method of fabricating dual PCRAM cells sharing a common electrode |
US6549447B1 (en) * | 2001-10-31 | 2003-04-15 | Peter Fricke | Memory cell structure |
-
2002
- 2002-02-01 JP JP2002024918A patent/JP3948292B2/ja not_active Expired - Fee Related
- 2002-12-02 US US10/307,373 patent/US6740921B2/en not_active Expired - Lifetime
-
2004
- 2004-03-25 US US10/808,510 patent/US6946704B2/en not_active Expired - Lifetime
- 2004-06-28 US US10/876,461 patent/US7078273B2/en not_active Expired - Fee Related
-
2006
- 2006-03-07 US US11/368,603 patent/US7341892B2/en not_active Expired - Fee Related
-
2008
- 2008-01-16 US US12/007,851 patent/US20080121860A1/en not_active Abandoned
Cited By (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011155275A (ja) * | 2002-07-31 | 2011-08-11 | Renesas Electronics Corp | 半導体装置 |
US7335907B2 (en) | 2003-03-25 | 2008-02-26 | Hitachi, Ltd. | Memory device |
JP4634014B2 (ja) * | 2003-05-22 | 2011-02-16 | 株式会社日立製作所 | 半導体記憶装置 |
US7470923B2 (en) | 2003-05-22 | 2008-12-30 | Hitachi, Ltd. | Semiconductor integrated circuit device |
US8129707B2 (en) | 2003-05-22 | 2012-03-06 | Hitachi, Ltd. | Semiconductor integrated circuit device |
US7071485B2 (en) | 2003-05-22 | 2006-07-04 | Hitachi, Ltd. | Semiconductor integrated circuit device |
JP2004349504A (ja) * | 2003-05-22 | 2004-12-09 | Hitachi Ltd | 半導体集積回路装置 |
WO2004114315A1 (ja) * | 2003-06-25 | 2004-12-29 | Matsushita Electric Industrial Co., Ltd. | 不揮発性メモリを駆動する方法 |
JP2007501520A (ja) * | 2003-08-04 | 2007-01-25 | オヴォニクス,インコーポレイテッド | 下地メモリ素子と接触するダマシン導線 |
JP2005093619A (ja) * | 2003-09-16 | 2005-04-07 | Sumio Hosaka | 記録素子 |
US7053431B2 (en) | 2003-11-12 | 2006-05-30 | Kabushiki Kaisha Toshiba | Phase-change memory device using chalcogenide compound as the material of memory cells |
JP4500268B2 (ja) * | 2004-02-05 | 2010-07-14 | 株式会社ルネサステクノロジ | 半導体装置 |
WO2005076280A1 (ja) * | 2004-02-05 | 2005-08-18 | Renesas Technology Corp. | 半導体装置 |
JP2012178216A (ja) * | 2004-02-05 | 2012-09-13 | Renesas Electronics Corp | 半導体装置 |
JPWO2005076280A1 (ja) * | 2004-02-05 | 2007-10-18 | 株式会社ルネサステクノロジ | 半導体装置 |
WO2005076355A1 (ja) * | 2004-02-06 | 2005-08-18 | Renesas Technology Corp. | 記憶装置 |
US7379328B2 (en) | 2004-03-12 | 2008-05-27 | Hitachi, Ltd. | Semiconductor device |
JP2005260014A (ja) * | 2004-03-12 | 2005-09-22 | Hitachi Ltd | 半導体装置 |
KR101028645B1 (ko) * | 2004-03-12 | 2011-04-11 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
JP4529493B2 (ja) * | 2004-03-12 | 2010-08-25 | 株式会社日立製作所 | 半導体装置 |
US8890107B2 (en) | 2004-05-14 | 2014-11-18 | Renesas Electronics Corporation | Semiconductor memory |
JP2012039134A (ja) * | 2004-05-14 | 2012-02-23 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
US8866120B2 (en) | 2004-05-14 | 2014-10-21 | Renesas Electronics Corporation | Semiconductor memory |
US8859344B2 (en) | 2004-05-14 | 2014-10-14 | Renesas Electronics Corporation | Semiconductor memory |
JPWO2006027887A1 (ja) * | 2004-09-08 | 2008-05-08 | 株式会社ルネサステクノロジ | 不揮発性記憶装置 |
JP4795961B2 (ja) * | 2004-09-08 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 不揮発性記憶装置 |
US7554147B2 (en) | 2005-03-15 | 2009-06-30 | Elpida Memory, Inc. | Memory device and manufacturing method thereof |
JP2007019305A (ja) * | 2005-07-08 | 2007-01-25 | Elpida Memory Inc | 半導体記憶装置 |
JP2007142224A (ja) * | 2005-11-19 | 2007-06-07 | Elpida Memory Inc | 不揮発性半導体記憶装置 |
JP4628935B2 (ja) * | 2005-11-19 | 2011-02-09 | エルピーダメモリ株式会社 | 不揮発性半導体記憶装置 |
JP2009526389A (ja) * | 2006-02-08 | 2009-07-16 | キモンダ アクチエンゲゼルシャフト | ナノチューブトランジスタアクセスデバイスを備えたメモリ |
JP2007273963A (ja) * | 2006-03-02 | 2007-10-18 | Qimonda Ag | 自己整合プロセスを用いて形成された相変化メモリ |
JP2007324600A (ja) * | 2006-06-02 | 2007-12-13 | Qimonda Ag | メモリデバイス、特にトランジスタを有する相変化ランダムアクセスメモリデバイス、およびメモリデバイスの形成方法 |
US7842999B2 (en) | 2007-05-17 | 2010-11-30 | Elpida Memory, Inc. | Semiconductor memory device and method of manufacturing the same |
JP2008311641A (ja) * | 2007-05-17 | 2008-12-25 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
US7910986B2 (en) | 2007-05-31 | 2011-03-22 | Elpida Memory, Inc. | Semiconductor memory device and data processing system |
JP4690438B2 (ja) * | 2007-05-31 | 2011-06-01 | エルピーダメモリ株式会社 | 半導体記憶装置及びその製造方法、並びに、データ処理システム |
JP2009010366A (ja) * | 2007-05-31 | 2009-01-15 | Elpida Memory Inc | 半導体記憶装置及びその製造方法、並びに、データ処理システム |
JP2009199713A (ja) * | 2007-06-22 | 2009-09-03 | Panasonic Corp | 抵抗変化型不揮発性記憶装置 |
JP2009059735A (ja) * | 2007-08-29 | 2009-03-19 | Elpida Memory Inc | 半導体記憶装置 |
US9202529B2 (en) | 2007-08-29 | 2015-12-01 | Ps4 Luxco S.A.R.L. | Semiconductor memory device having vertical transistors |
JP2009158514A (ja) * | 2007-12-25 | 2009-07-16 | Hitachi Ltd | 半導体記憶装置 |
KR100960462B1 (ko) | 2008-04-18 | 2010-05-31 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 및 그 형성 방법 |
KR100960461B1 (ko) | 2008-04-18 | 2010-05-28 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 및 그 형성 방법 |
US8036017B2 (en) | 2008-09-26 | 2011-10-11 | Sharp Kabushiki Kaisha | Semiconductor memory device |
JP2010080718A (ja) * | 2008-09-26 | 2010-04-08 | Sharp Corp | 半導体記憶装置 |
US8247788B2 (en) | 2009-03-19 | 2012-08-21 | Samsung Electronics Co., Ltd. | Nonvolatile memory device |
KR101497547B1 (ko) * | 2009-03-19 | 2015-03-02 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
US8264018B2 (en) | 2009-05-15 | 2012-09-11 | Samsung Electronics Co., Ltd. | Semiconductor memory device |
KR101384061B1 (ko) | 2010-04-19 | 2014-04-09 | 마이크론 테크놀로지, 인크. | 수직 트랜지스터 상변화 메모리 |
US8816316B2 (en) | 2010-04-19 | 2014-08-26 | Micron Technology, Inc. | Vertical transistor phase change memory |
JP2013528935A (ja) * | 2010-04-19 | 2013-07-11 | マイクロン テクノロジー, インク. | 縦型トランジスタ相変化メモリ |
US9024290B2 (en) | 2010-04-19 | 2015-05-05 | Micron Technology, Inc. | Vertical transistor phase change memory |
US9118005B2 (en) | 2010-10-19 | 2015-08-25 | Sony Corporation | Manufacturing method of a memory device with a reversible variable-resistance memory layer between electrodes extending along intersecting directions |
JP2012089643A (ja) * | 2010-10-19 | 2012-05-10 | Sony Corp | 記憶装置の製造方法、並びに記憶素子および記憶装置 |
JP2015521382A (ja) * | 2012-05-07 | 2015-07-27 | マイクロン テクノロジー, インク. | スイッチングデバイスの構造および方法 |
US9331275B2 (en) | 2012-05-07 | 2016-05-03 | Micron Technology, Inc. | Switching device structures and methods |
US9478740B2 (en) | 2012-05-07 | 2016-10-25 | Micron Technology, Inc. | Switching device structures and methods |
US9842990B2 (en) | 2016-03-18 | 2017-12-12 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP3948292B2 (ja) | 2007-07-25 |
US20080121860A1 (en) | 2008-05-29 |
US20030146469A1 (en) | 2003-08-07 |
US6740921B2 (en) | 2004-05-25 |
US6946704B2 (en) | 2005-09-20 |
US20060148135A1 (en) | 2006-07-06 |
US7078273B2 (en) | 2006-07-18 |
US7341892B2 (en) | 2008-03-11 |
US20040179388A1 (en) | 2004-09-16 |
US20040233769A1 (en) | 2004-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3948292B2 (ja) | 半導体記憶装置及びその製造方法 | |
US7910986B2 (en) | Semiconductor memory device and data processing system | |
US7842999B2 (en) | Semiconductor memory device and method of manufacturing the same | |
US7359226B2 (en) | Transistor, memory cell array and method for forming and operating a memory device | |
US7582889B2 (en) | Electrically rewritable non-volatile memory element and method of manufacturing the same | |
US9196827B2 (en) | Non-volatile memory devices having dual heater configurations and methods of fabricating the same | |
US9893281B2 (en) | Semiconductor device and method of fabricating the same | |
US7732250B2 (en) | Methods of forming phase changeable layers including protruding portions in electrodes thereof | |
US20080203469A1 (en) | Integrated circuit including an array of memory cells having dual gate transistors | |
US20210043834A1 (en) | Method and apparatus providing multi-planed array memory device | |
US8120085B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2009212369A (ja) | 半導体装置及び半導体装置の製造方法並びにデータ処理システム | |
JP2003229537A5 (ja) | ||
JP2009267219A (ja) | 半導体記憶装置およびその製造方法 | |
JP2002208682A (ja) | 磁気半導体記憶装置及びその製造方法 | |
TWI390781B (zh) | 記憶單元、形成記憶單元之方法、及形成程式化記憶單元之方法 | |
JP2007019559A (ja) | 半導体記憶装置及びその製造方法 | |
US20080099814A1 (en) | Integrated circuit and method for production | |
US7898006B2 (en) | Integrated circuit having memory cells and method of manufacture | |
JP2009206418A (ja) | 不揮発性メモリ装置及びその製造方法 | |
JP5634002B2 (ja) | 相変化型不揮発性メモリ及び半導体装置 | |
US20200373307A1 (en) | Integrated Circuity, DRAM Circuitry, Methods Used In Forming Integrated Circuitry, And Methods Used In Forming DRAM Circuitry | |
JP2008004715A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
US10741491B1 (en) | Electronic device and method of fabricating the same | |
JP2006332671A (ja) | 相変化記憶素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040616 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |