JP2007501520A - 下地メモリ素子と接触するダマシン導線 - Google Patents
下地メモリ素子と接触するダマシン導線 Download PDFInfo
- Publication number
- JP2007501520A JP2007501520A JP2006522570A JP2006522570A JP2007501520A JP 2007501520 A JP2007501520 A JP 2007501520A JP 2006522570 A JP2006522570 A JP 2006522570A JP 2006522570 A JP2006522570 A JP 2006522570A JP 2007501520 A JP2007501520 A JP 2007501520A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- phase change
- forming
- hole
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 120
- 239000004020 conductor Substances 0.000 title claims abstract description 7
- 230000008859 change Effects 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000012212 insulator Substances 0.000 claims description 19
- 239000012782 phase change material Substances 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 230000035515 penetration Effects 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 239000006096 absorbing agent Substances 0.000 claims 2
- 230000005055 memory storage Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 62
- 238000004519 manufacturing process Methods 0.000 description 15
- 150000004770 chalcogenides Chemical class 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- RYGMFSIKBFXOCR-YPZZEJLDSA-N copper-62 Chemical compound [62Cu] RYGMFSIKBFXOCR-YPZZEJLDSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
ダマシン法を用いて、相変化メモリ内の底部導線に接続される電極が形成される。層変化メモリは、複数の分離されたメモリセルで構成されても良く、各メモリセルは、相変化メモリ閾値スイッチと、相変化メモリ記憶素子とを有する。
Description
本発明は、全般に相変化メモリに関する。
相変化メモリ装置には、電子メモリとして相変化材料が使用される。この材料は、通常アモルファス状態と通常結晶質状態を電気的に切り替えることができる。あるタイプのメモリ素子のある用途では、通常アモルファスと通常結晶質の局部的規則性が電気的に切り替えられる相変化材料が使用され、あるいは、完全アモルファス状態と完全結晶質状態の間の全範囲にわたって、別の検出可能な局部的規則性の状態が、電気的に切り替えられる。
そのような用途に適した通常の材料は、各種カルコゲナイド成分を含む。相変化材料の状態は、不揮発性である。メモリが、結晶質、準結晶質、アモルファスまたは準アモルファス状態のいずれかの抵抗値を表す状態に設定されている場合、この値は、電力が除去されても再プログラム化されるまで維持される。これは、プログラム値が、メモリの相状態または物理的状態を表すためである（例えば結晶質またはアモルファス）。
ある場合には、相変化メモリに用いられる電極間に、各種電気接続が提供されることが好ましい。
従って、相変化メモリの電気接続を提供する別の方法に対して要求がある。
本発明では、相変化メモリの外周に、導線に達するダマシン貫通部を形成するステップを有する方法が提供される。
本発明では、ダマシン法を用いて、相変化メモリ内の底部導線に接続される電極が形成される。層変化メモリは、複数の分離されたメモリセルで構成されても良く、各メモリセルは、相変化メモリ閾値スイッチと、相変化メモリ記憶素子とを有する。
図1において、メモリ配列106は、メモリセル100の行12および列34で構成される。各メモリセル100は、相変化材料閾値スイッチ102と、相変化メモリ素子104とを有する。スイッチ102は、メモリ素子104と列またはビットライン34との接続を制御する。従って本発明のある実施例では、スイッチ102は、素子104の選択装置として働き、素子104は、記憶素子として作動する。
本発明のある実施例では、閾値スイッチ102とメモリ素子104は、同じ集積回路に、順に重ねて形成される。ある実施例では、複数の閾値スイッチ102および複数のメモリ素子104が、順に積層され、メモリセル100に複数の面が形成される。ただし他の実施例では、単一のメモリ素子104の上部に単一の閾値スイッチ102が設置され、行12および列34内に配置されたメモリセルの配列106内にメモリセル100が形成されても良い。
図2では、パターン化された膜16を形成することによって、メモリセル100の配列106の製作が開始される。ある実施例では、膜16は、ポリシリコンで構成される。膜16の下側には、二酸化ケイ素等の絶縁体で構成される層14があっても良い。本発明のある実施例では、層14の下側には、行配線12があり、行配線12の下には、絶縁体10が存在する。そのような実施例では、相互に積層されたメモリ配列106のスタックが提供される。
本発明の別の実施例では、層10は、半導体基板の一部であり、層12は、層10内に形成された埋設ワード線であり（基板とは反対の伝導型を有する）、層14は、基板を覆う絶縁体であっても良い。
図3では、現在の写真転写技術で形成される最小形状寸法よりも小さな、写真転写サブ孔のような、微細寸法孔を形成するため、側壁スペーサ18が、パターン化膜16の各開口17内に定形される。ある実施例では、側壁スペーサ18は、ポリシリコンで形成されても良い。微細孔は、別の技術を用いて形成しても良い。
図4では、側壁スペーサ18を用いたエッチングによって、孔20が形成され、孔20の寸法が制御される。図5に示すように、層14を貫通する孔20が形成された後、層14および側壁スペーサ18は、除去される。
図6に示すように、次に孔20が電極22で充填され、これは、相変化メモリ素子104の底部電極として機能する。ある実施例では、電極22は、TiSiNのような抵抗材料である。
図7に示すように、積層スタックが提供され、最終的にメモリセル100となる部分が定形される。図6に示すあらかじめ定形された構造部の上部が、相変化材料の層24の底部となる。層24の上部には、上部電極26が設置される。下地の相変化メモリ素子140と上部閾値スイッチ102の間に、任意でバリア層28が設置されても良い。
ある実施例では、相変化材料層24は、不揮発性の相変化材料である。この実施例では、メモリ素子104は、相変化メモリと呼ばれる。相変化材料は、例えば熱、光、電位、電流等のようなエネルギーパルスの印加によって、電気的特性（例えば抵抗）が変化する材料であっても良い。相変化材料の一例は、カルコゲナイドまたはオボニック材料である。
オボニック材料は、電位、電流、光、熱等が一度印加されると、電子的または構造的変化が生じ得る材料であり、半導体として機能する材料である。カルコゲナイド材料は、周期律表のVI族の少なくとも一つの元素を含む材料、あるいは1または2以上のカルコゲン元素を含む材料、例えばテルル、硫黄またはセレンのいずれかを含む材料である。オボニックおよびカルコゲナイド材料は、情報の保管に利用される不揮発性メモリ材料によって形成される。
ある実施例では、メモリ材料は、テルル−ゲルマニウム−アンチモン（TexGeySbz）材またはGeSbTe合金の種類から選定された、カルコゲナイド元素化合物である。ただし本発明の範囲は、これに限られるものではない。
ある実施例では、メモリ材料は、不揮発性相変化材料であり、このメモリ材料は、メモリ材料に印加される電気信号によって、少なくとも2つのメモリ状態のうちのいずれかにプログラム化される。電気信号によって、実質的に結晶質の状態と実質的にアモルファスの状態の間でメモリ材料の相状態を変化させても良く、この場合、実質的にアモルファスの状態のメモリ材料の電気抵抗は、実質的に結晶質の状態でのメモリ材料の抵抗よりも大きくなる。このように本実施例では、メモリ材料が、その抵抗値の範囲内で、少なくとも2つの抵抗値の一方に変化するように適合され、単一ビットまたはマルチビットの情報記憶が可能となる。
材料の状態または相を変化させるメモリ材料のプログラム処理は、電極22、26に電圧電位を印加することによって行われ、これによりメモリ材料全体にわたって電圧電位が形成される。電流は、印加電圧電位に応じてメモリ材料の一部を流れても良く、この結果、メモリ材料が加熱される。
この加熱およびその後の冷却は、メモリ材料のメモリ状態または相を変化させる。メモリ材料の相または状態の変化によって、メモリ材料の電気特性が変化する。例えば、メモリ材料の相を変化させることにより、材料の抵抗が変化する。またメモリ材料は、プログラム化の可能な抵抗材料、あるいは単にプログラム化材料とも呼ばれる。
ある実施例では、約3Vの電圧を底部電極22に、また約ゼロVの電圧を上部電極26に印加することにより、メモリ材料の一部に約3Vの電圧電位が印加される。印加電圧電位に応答してメモリ材料に流れる電流によって、メモリ材料が加熱される。この加熱およびその後の冷却によって、メモリ状態または材料の相が変化する。
「リセット」状態では、メモリ材料は、アモルファスまたは準アモルファス状態にあり、「セット」状態では、メモリ材料は、結晶質または準結晶質状態にある。アモルファスまたは準アモルファス状態にあるメモリ材料の抵抗は、結晶質または準結晶質状態にある材料の抵抗よりも大きい。リセットおよびセットと、アモルファスおよび結晶質状態のそれぞれの関係は、予め定められている。別の関係が適用されても良い。
電流によってメモリ材料が比較的高温まで加熱され、メモリ材料がアモルファス化され、「リセット」メモリ材料となっても良い（例えば、論理値が「0」のプログラムメモリ材料）。内部またはメモリ材料が比較的低い結晶化温度に加熱されることよって、メモリ材料が結晶化し、「セット」メモリ材料が得られる（例えば、論理値が「1」のプログラムメモリ材料）。メモリ材料の各種抵抗により、メモリ材料の内部を通る電流量および時間が変化することで、情報が保管される。
メモリ材料に保管された情報は、メモリ材料の抵抗を測定することによって読み出される。例えば対向電極22、26を用いて、メモリ材料に読み出し電流が供給され、メモリ材料に生じる読み出し電圧が、例えば感度増幅器（図示されていない）を用いて、参照電圧と比較される。読み出し電圧は、メモリ記憶素子が示す抵抗に比例する。従って、高い電圧は、メモリ材料が比較的高抵抗であること、例えば「リセット」状態であることを示す。低い電圧は、メモリ材料が比較的低抵抗であること、例えば「セット」状態であることを示す。
閾値スイッチ102は、ある実施例ではカーボンで構成される底部電極30と、オボニック材料32と、上部電極34とを有する。ある実施例では、材料32は、TaAsSiGeである。ある実施例では、上部電極は、チタンまたは窒化チタンである。上部電極34は、ダマシン処理での追加処理マージンが得られるよう、相当の垂直範囲を有し、以降に詳細を示すように、貫通部の到達という問題が回避される。ダマシン処理は、誘電体に金属配線を描写する際に利用される。
図8に示すように、図7の構造は、写真転写技術によって定形され、エッチングによって、陸部36aおよび36bが形成される。これらの各々は、最終的には別々のセル100に対応する。ある実施例では、メモリ配列106の一部のみが示されているが、実際には、多数の陸部36が提供される。
図9に示す代替実施例では、上部電極34は、上部電極34のエッチング部を定めるために使用されるハードマスク40によって被覆される。図10に示すように、ハードマスク40が定形され、上部電極34がエッチングされた後、側壁スペーサ42が提供される。側壁スペーサ42は、少し大きめのエッチングマスクの形成に使用され、図11に示すように、下地層は、電極34の幅よりも広幅でエッチングされる。その結果、各側の位置合わせの際の追加の許容誤差が得られる。追加の位置合わせ許容誤差は、側壁スペーサ42の幅と等しい。層24が底部電極22と重なる全領域は、図11において「O」で示されている。側壁スペーサ42を使用することにより、この寸法は、より大きくなっていることに留意する必要がある。
図8に示す前述の実施例に引き続き、図12を参照すると、絶縁体44が設置される。絶縁体44は、低誘電率の誘電体であり、例えば高密度プラズマ酸化物、またはスピンオンガラス等である。ある実施例での陸部36の上部の絶縁体44の高さは、図12においてAで示されている。絶縁体44の上部には、任意でエッチング停止層46が形成される。ある実施例では、エッチング停止層46は、SiOxNy、SiOxCyまたはSi3N4である。エッチング停止層46は、貫通部48を定形するために使用され、この貫通部48は、絶縁体44および層14を貫通し、その下側の導線12まで延伸している。本発明のある実施例では、貫通部48は、外周38内に形成される。
図13に示すように、図12の構造は、犠牲高吸収材料（SLAM）47で被覆しても良く、この材料により、外周内の貫通部48が充填され、陸部36を含むメモリ配列106が被覆される。フォトレジスト48が設置され、これが所望のパターンにパターン化されても良く、その後、以降に示す構造が形成される。
図14に示すように、フォトレジスト48が使用され、メモリ配列106内に溝53、および外周38内に溝55が定形される。ある実施例では、溝53および55は、同じ深さである。SLAM47の一部は、溝55の下側に存在する。エッチング停止層46の下側の溝53の最小深さは、Bで示されている。本発明のある実施例では、図12に示すように、寸法Bは、寸法Aと同等かこれよりも大きいことが好ましい。
また図15に示すようにある実施例では、溝53は、最大深さCまで延伸される。通常の選択エッチング技術を用いて、エッチング液によって、絶縁体44はエッチングされるが、電極34はエッチングされないようにすることができる。本発明のある実施例では、最大エッチング深さは、深さCを越えない。その結果、各閾値スイッチの上部電極34と上部行配線の間に、別個の貫通部を設ける必要がなくなる。ある実施例では、これにより、列金属と、閾値スイッチ上部電極の間に、専用の貫通部を形成する際に必要となる、写真転写およびエッチングステップに関する処理ステップを簡略化することが可能となる。また貫通部のようなずれに対するマージンが小さくできるため、セル寸法が小型化できる。列配線と閾値スイッチ102の上部電極34の間のある程度のずれは、許容される。
図16に示すように、レジスト48とSLAM47の水平層とが除去され、バリア金属層60が設置され、銅62がメッキされる。ある実施例では、バリア層は、化学蒸着された窒化タンタルである。得られた構造は、化学的機械的研磨され、上部表面が平坦化される。その後ある実施例では、追加メモリ配列106が、図6に示す構造の上部に形成される。
ある実施例では、深さAは、絶縁体44を貫通して、上部電極34に至る深さである。深さBは、上部電極34と接触する溝53の最小深さである。いずれの場合も、溝53の深さは大きく設計されるが、通常、深さBは、深さAよりも大きくなる。ある実施例では、深さCは、その後電極34を貫通するまで深くできるため、溝53がエッチングされる最大深さである。
本発明のある実施例では、閾値スイッチ102は、上部列配線に結合され、メモリ素子104は、底部行配線12に結合される。当業者には、「行」および「列」という表現は、恣意的なものであることは明らかであり、ある実施例では、スイッチ102が行に結合され、メモリ素子104が列に結合される。
同様に、示された実施例では、スイッチ102は、メモリ素子104の上部にあるが、この位置は変更しても良く、メモリ素子104が、スイッチ102の上部にあっても良い。ただし、スイッチ102を素子104の上部に設置する実施例には、いくつかの利点がある。例えば、メモリ素子104が最初に設置される場合、小型の底部電極22を製作することが容易となる。
図17には、本発明の実施例によるシステム500の一部が示されている。システム500は、無線装置に使用されても良く、例えばパーソナルデジタルアシスタント（PDA）、無線機能を持つラップトップまたは携帯用コンピュータ、ウェブタブレット、無線電話機、ポケベル、インスタントメッセージ装置、デジタル音楽プレーヤ、デジタルカメラ、または無線での情報の伝送および／または受信に適合された他の装置がある。システム500は、以下のいかなるシステムに使用されても良い：無線ローカルエリアネットワーク（WLAN）システム、無線パーソナルエリアネットワーク（WPAN）システムまたはセルラーネットワークである。ただし本発明の範囲は、これらに限定されるものではない。
システム500は、制御器510と、入力／出力（I／O）装置520（例えばキーパッドディスプレイ）と、メモリ530と、無線インターフェース540とを有し、これらは、バス550を介して相互に結合される。本発明の範囲は、これらのいずれかのあるいは全ての部品を有する実施例に限定されるものではないことに留意する必要がある。
制御器510は、例えば1または2以上のマイクロプロセッサ、デジタル信号プロセッサ、マイクロ制御器等を有する。メモリ530は、システムへまたはシステムから伝送される通信情報を保管するために使用される。メモリ530は、必要に応じて、制御器510によって実行される指令を保管するために使用しても良い。システム500の作動中、メモリ530が使用され、ユーザデータが保管される。メモリ530は、1または2以上の異なる種類のメモリで提供されても良い。例えば、メモリ530は、揮発性メモリ（いかなる種類のランダムアクセスメモリであっても良い）、フラッシュメモリのような不揮発性メモリ、および／または、例えばメモリ素子104とスイッチ102のような相変化メモリを含んでも良い。
I／O装置520は、通信情報を形成するために使用される。システム500は、無線インターフェース540を使用して、通信情報を伝送または受信して、無線ラジオ周波数（RF）信号とともに、無線通信ネットワークを形成する。無線インターフェース540の一例は、アンテナまたは無線トランシーバであって、例えばダイポールアンテナである。ただし本発明の範囲は、これらに限定されるものではない。
本発明を有限数の実施例について説明したが、多くの修正および変更が可能であることは、当業者には明らかである。特許請求の範囲は、本発明の思想および範囲内にある、全てのそのような修正および変更を網羅する。
Claims (36)
- 相変化メモリの外周に、導線に達するダマシン貫通部を形成するステップを有する方法。
- 相変化記憶素子および相変化閾値スイッチを含む相変化メモリを形成するステップを有することを特徴とする請求項1に記載の方法。
- 前記素子の上部に前記スイッチを形成するステップを有することを特徴とする請求項2に記載の方法。
- 基板の上部に孔を形成するステップを有し、前記孔は、写真転写技術を利用して得られる形状寸法よりも小さな寸法であることを特徴とする請求項3に記載の方法。
- 前記孔を形成するステップは、絶縁体を貫通する開口を形成し、該開口に側壁スペーサを形成するステップによって行われることを特徴とする請求項4に記載の方法。
- 前記孔内に、前記相変化記憶素子の底部電極を形成するステップを有することを特徴とする請求項5に記載の方法。
- 前記閾値スイッチと前記記憶素子の間に、バリア層を形成するステップを有することを特徴とする請求項2に記載の方法。
- 水平範囲の少なくとも2倍の垂直範囲を有する上部電極を形成するステップを有することを特徴とする請求項1に記載の方法。
- 前記相変化記憶素子および前記閾値スイッチの上部に上部電極を形成するステップを有し、前記電極は側壁スペーサを有することを特徴とする請求項2に記載の方法。
- 前記側壁スペーサをマスクとして用いるステップを有し、下地層を貫通させるエッチングが行われることを特徴とする請求項9に記載の方法。
- 相互に分離された複数の一体化陸部として、複数のセルを形成するステップを有することを特徴とする請求項1に記載の方法。
- 前記陸部を取り囲む領域に絶縁体を充填するステップを有することを特徴とする請求項11に記載の方法。
- 前記上部電極の上部範囲を超える高さで、前記絶縁体を形成するステップを有することを特徴とする請求項12に記載の方法。
- 前記絶縁体を貫通し、前記上部電極の上部範囲に到達する溝を形成するステップを有することを特徴とする請求項13に記載の方法。
- メモリ配列および外周内に、垂直な溝を形成するステップを有することを特徴とする請求項13に記載の方法。
- 前記外周内の前記溝を犠牲光吸収材で充填するステップを有することを特徴とする請求項15に記載の方法。
- 前記外周内の前記溝を前記犠牲光吸収材の内部までエッチングするステップを有することを特徴とする請求項16に記載の方法。
- ダマシン貫通部を形成するステップは、導電性材料を前記溝に充填するステップを有することを特徴とする請求項17に記載の方法。
- メモリ配列内の前記溝よりも深い前記溝を前記外周内に形成するステップを有することを特徴とする請求項18に記載の方法。
- 前記上部電極の上部範囲よりも低く、前記上部電極の底部範囲よりも高い深さの前記溝を前記外周内に形成するステップを有することを特徴とする請求項19に記載の方法。
- 相変化材料、
前記相変化材料に結合された導線、および
前記導線に達するダマシン貫通部、
を有する機器。 - 前記メモリは、相変化記憶素子および相変化閾値スイッチを有することを特徴とする請求項21に記載のメモリ。
- 前記スイッチは、前記素子の上部に形成されることを特徴とする請求項22に記載のメモリ。
- 基板および該基板上部の孔を有し、該孔は、写真転写技術を利用して得られる形状寸法よりも小さな寸法であることを特徴とする請求項23に記載のメモリ。
- 前記基板上に絶縁体を有し、該孔は、前記絶縁体内の開口として形成され、前記孔は、前記開口内に側壁スペーサを有することを特徴とする請求項24に記載のメモリ。
- 前記孔内に前記相変化記憶素子の電極を有することを特徴とする請求項25に記載のメモリ。
- 前記閾値スイッチと前記記憶素子の間に、バリア層を有することを特徴とする請求項22に記載のメモリ。
- 水平範囲の少なくとも2倍の垂直範囲を有する上部電極を有することを特徴とする請求項21に記載のメモリ。
- 前記ダマシン貫通部は、絶縁体を貫通して延伸する金属線を有することを特徴とする請求項21に記載のメモリ。
- 制御器、
プロセッサをベースとする装置に結合された無線インターフェース、および
前記装置に結合されたメモリ、
を有するシステムであって、
前記メモリは、相変化材料と、該相変化材料に結合された導線と、該導線に達するダマシン貫通部とを含む、システム。 - 前記メモリは、相変化記憶素子および相変化閾値スイッチを有することを特徴とする請求項30に記載のシステム。
- 前記スイッチは、前記素子の上部に形成されることを特徴とする請求項31に記載のシステム。
- 基板および該基板上の孔を有し、該孔は、写真転写技術を利用して得られる形状寸法よりも小さな寸法であることを特徴とする請求項32に記載のシステム。
- 前記基板上に絶縁体を有し、前記孔は、前記絶縁体に開口として形成され、前記孔は、前記開口内に側壁スペーサを有することを特徴とする請求項33に記載のシステム。
- 前記孔内に前記相変化記憶素子の電極を有することを特徴とする請求項34に記載のシステム。
- 前記無線インターフェースは、ダイポールアンテナを有することを特徴とする請求項30に記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/633,886 US7399655B2 (en) | 2003-08-04 | 2003-08-04 | Damascene conductive line for contacting an underlying memory element |
| PCT/US2004/022380 WO2005018002A2 (en) | 2003-08-04 | 2004-07-12 | Damascene conductive line for contacting an underlying memory element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007501520A true JP2007501520A (ja) | 2007-01-25 |
Family
ID=34115923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006522570A Pending JP2007501520A (ja) | 2003-08-04 | 2004-07-12 | 下地メモリ素子と接触するダマシン導線 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7399655B2 (ja) |
| JP (1) | JP2007501520A (ja) |
| KR (2) | KR20060056367A (ja) |
| TW (1) | TWI279908B (ja) |
| WO (1) | WO2005018002A2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067403A (ja) * | 2005-08-30 | 2007-03-15 | Ovonyx Inc | 相変化メモリセルにおける相変化層の成形方法 |
| JP2009539263A (ja) * | 2006-05-31 | 2009-11-12 | サンディスク スリーディー，エルエルシー | 溝エッチングの間、パターン形成されたフィーチャを保護するための導電性ハードマスク |
| WO2011080866A1 (ja) * | 2009-12-28 | 2011-07-07 | パナソニック株式会社 | 記憶装置およびその製造方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100543445B1 (ko) * | 2003-03-04 | 2006-01-23 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성방법 |
| US7135696B2 (en) * | 2004-09-24 | 2006-11-14 | Intel Corporation | Phase change memory with damascene memory element |
| KR100558036B1 (ko) * | 2004-12-28 | 2006-03-07 | 주식회사 하이닉스반도체 | 반도체메모리장치의 제조 방법 |
| US7867779B2 (en) | 2005-02-03 | 2011-01-11 | Air Products And Chemicals, Inc. | System and method comprising same for measurement and/or analysis of particles in gas stream |
| US7390691B2 (en) * | 2005-10-28 | 2008-06-24 | Intel Corporation | Increasing phase change memory column landing margin |
| EP1801896B1 (en) * | 2005-12-23 | 2010-05-19 | STMicroelectronics Srl | Process for manufacturing a selection device with reduced current leakage, and selection device, in particular for phase change memory devices |
| US7994564B2 (en) * | 2006-11-20 | 2011-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Non-volatile memory cells formed in back-end-of line processes |
| US8178379B2 (en) * | 2007-04-13 | 2012-05-15 | Qimonda Ag | Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit |
| US7745231B2 (en) * | 2007-04-17 | 2010-06-29 | Micron Technology, Inc. | Resistive memory cell fabrication methods and devices |
| US7932167B2 (en) * | 2007-06-29 | 2011-04-26 | International Business Machines Corporation | Phase change memory cell with vertical transistor |
| US7642125B2 (en) * | 2007-09-14 | 2010-01-05 | Macronix International Co., Ltd. | Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing |
| US20090302298A1 (en) * | 2008-06-05 | 2009-12-10 | Lee Jong-Won S | Forming sublithographic phase change memory heaters |
| US8030734B2 (en) * | 2008-12-30 | 2011-10-04 | Stmicroelectronics S.R.L. | Forming phase change memories with a breakdown layer sandwiched by phase change memory material |
| KR101535653B1 (ko) * | 2009-02-09 | 2015-07-10 | 삼성전자주식회사 | 상변화 메모리 소자의 제조방법 |
| US9276001B2 (en) * | 2012-05-23 | 2016-03-01 | Nanya Technology Corporation | Semiconductor device and method for manufacturing the same |
| KR102673120B1 (ko) * | 2016-12-05 | 2024-06-05 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US11793093B2 (en) * | 2017-09-29 | 2023-10-17 | Crossbar, Inc. | Resistive random access memory and fabrication techniques |
| US10468596B2 (en) | 2018-02-21 | 2019-11-05 | Sandisk Technologies Llc | Damascene process for forming three-dimensional cross rail phase change memory devices |
| KR102549544B1 (ko) * | 2018-09-03 | 2023-06-29 | 삼성전자주식회사 | 메모리 장치 |
| US11289650B2 (en) * | 2019-03-04 | 2022-03-29 | International Business Machines Corporation | Stacked access device and resistive memory |
| KR20220009531A (ko) | 2020-07-15 | 2022-01-25 | 삼성전자주식회사 | 반도체 메모리 소자 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387765A (ja) * | 1986-08-22 | 1988-04-19 | エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド | 薄膜ラインドライバを有する電子アレイ |
| JPH10275857A (ja) * | 1997-03-28 | 1998-10-13 | Sony Corp | コンタクトの形成方法 |
| US5970336A (en) * | 1996-08-22 | 1999-10-19 | Micron Technology, Inc. | Method of making memory cell incorporating a chalcogenide element |
| JP2002208569A (ja) * | 2001-01-10 | 2002-07-26 | Sony Corp | 半導体装置の製造方法 |
| JP2002536840A (ja) * | 1999-02-11 | 2002-10-29 | アリゾナ ボード オブ リージェンツ | プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法 |
| JP2003229537A (ja) * | 2002-02-01 | 2003-08-15 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD251225A1 (de) | 1986-07-18 | 1987-11-04 | Karl Marx Stadt Tech Hochschul | Entkoppelte anordnung amorpher speicherelemente |
| US6567293B1 (en) * | 2000-09-29 | 2003-05-20 | Ovonyx, Inc. | Single level metal memory cell using chalcogenide cladding |
| US6569705B2 (en) * | 2000-12-21 | 2003-05-27 | Intel Corporation | Metal structure for a phase-change memory device |
| US6534781B2 (en) * | 2000-12-26 | 2003-03-18 | Ovonyx, Inc. | Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact |
| US6531373B2 (en) * | 2000-12-27 | 2003-03-11 | Ovonyx, Inc. | Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements |
| EP1318552A1 (en) * | 2001-12-05 | 2003-06-11 | STMicroelectronics S.r.l. | Small area contact region, high efficiency phase change memory cell and fabrication method thereof |
| US6821848B2 (en) * | 2002-04-02 | 2004-11-23 | Hewlett-Packard Development Company, L.P. | Tunnel-junction structures and methods |
| US6795338B2 (en) * | 2002-12-13 | 2004-09-21 | Intel Corporation | Memory having access devices using phase change material such as chalcogenide |
| WO2004090984A1 (en) | 2003-04-03 | 2004-10-21 | Kabushiki Kaisha Toshiba | Phase change memory device |
| JP4634014B2 (ja) * | 2003-05-22 | 2011-02-16 | 株式会社日立製作所 | 半導体記憶装置 |
| US7279379B2 (en) * | 2004-04-26 | 2007-10-09 | Micron Technology, Inc. | Methods of forming memory arrays; and methods of forming contacts to bitlines |
-
2003
- 2003-08-04 US US10/633,886 patent/US7399655B2/en active Active
-
2004
- 2004-07-12 KR KR1020067002430A patent/KR20060056367A/ko not_active Application Discontinuation
- 2004-07-12 JP JP2006522570A patent/JP2007501520A/ja active Pending
- 2004-07-12 WO PCT/US2004/022380 patent/WO2005018002A2/en active Application Filing
- 2004-07-12 KR KR1020077018557A patent/KR20070087264A/ko not_active Application Discontinuation
- 2004-07-21 TW TW093121747A patent/TWI279908B/zh not_active IP Right Cessation
-
2008
- 2008-06-06 US US12/157,086 patent/US7728352B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387765A (ja) * | 1986-08-22 | 1988-04-19 | エナ−ジ−・コンバ−シヨン・デバイセス・インコ−ポレ−テツド | 薄膜ラインドライバを有する電子アレイ |
| US5970336A (en) * | 1996-08-22 | 1999-10-19 | Micron Technology, Inc. | Method of making memory cell incorporating a chalcogenide element |
| JPH10275857A (ja) * | 1997-03-28 | 1998-10-13 | Sony Corp | コンタクトの形成方法 |
| JP2002536840A (ja) * | 1999-02-11 | 2002-10-29 | アリゾナ ボード オブ リージェンツ | プログラマブルマイクロエレクトロニックデバイスおよびその形成およびプログラミング方法 |
| JP2002208569A (ja) * | 2001-01-10 | 2002-07-26 | Sony Corp | 半導体装置の製造方法 |
| JP2003229537A (ja) * | 2002-02-01 | 2003-08-15 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067403A (ja) * | 2005-08-30 | 2007-03-15 | Ovonyx Inc | 相変化メモリセルにおける相変化層の成形方法 |
| JP2009539263A (ja) * | 2006-05-31 | 2009-11-12 | サンディスク スリーディー，エルエルシー | 溝エッチングの間、パターン形成されたフィーチャを保護するための導電性ハードマスク |
| WO2011080866A1 (ja) * | 2009-12-28 | 2011-07-07 | パナソニック株式会社 | 記憶装置およびその製造方法 |
| JP5039857B2 (ja) * | 2009-12-28 | 2012-10-03 | パナソニック株式会社 | 記憶装置およびその製造方法 |
| US8563962B2 (en) | 2009-12-28 | 2013-10-22 | Panasonic Corporation | Memory device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050029627A1 (en) | 2005-02-10 |
| KR20060056367A (ko) | 2006-05-24 |
| WO2005018002A3 (en) | 2005-04-28 |
| KR20070087264A (ko) | 2007-08-27 |
| TWI279908B (en) | 2007-04-21 |
| WO2005018002A2 (en) | 2005-02-24 |
| TW200516759A (en) | 2005-05-16 |
| US7399655B2 (en) | 2008-07-15 |
| US20080246161A1 (en) | 2008-10-09 |
| US7728352B2 (en) | 2010-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7728352B2 (en) | Damascene conductive line for contacting an underlying memory element | |
| US7833824B2 (en) | Multilevel phase change memory | |
| US7161167B2 (en) | Lateral phase change memory | |
| US7381611B2 (en) | Multilayered phase change memory | |
| KR100796430B1 (ko) | 메모리를 위한 상 변화 액세스 디바이스 | |
| KR101067969B1 (ko) | 자체 정렬 상변화 재료층을 이용한 상변화 메모리 소자와 그 제조 및 이용 방법 | |
| US8377741B2 (en) | Self-heating phase change memory cell architecture | |
| US7422926B2 (en) | Self-aligned process for manufacturing phase change memory cells | |
| KR100668825B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| US7989796B2 (en) | Nonvolatile memory cell with concentric phase change material formed around a pillar arrangement | |
| KR101534500B1 (ko) | 멀티비트 스토리지를 위한 위상 변경 메모리 소자 | |
| US9412939B2 (en) | Forming sublithographic heaters for phase change memories | |
| US20070279974A1 (en) | Forming heaters for phase change memories with select devices | |
| US20090196091A1 (en) | Self-aligned phase change memory | |
| US20140104939A1 (en) | Phase Change Memory With Threshold Switch Select Device | |
| US20070045606A1 (en) | Shaping a phase change layer in a phase change memory cell | |
| US20060098524A1 (en) | Forming planarized semiconductor structures | |
| JP5826835B2 (ja) | 並列電気パスを有するメモリ・セル | |
| KR101511421B1 (ko) | 다층 상변화 물질을 이용하는 3차원 메모리 | |
| US20050029504A1 (en) | Reducing parasitic conductive paths in phase change memories | |
| US9203024B2 (en) | Copper compatible chalcogenide phase change memory with adjustable threshold voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110125 |