TWI279908B - Damascene conductive line for contacting an underlying memory element - Google Patents

Description

1279908 九、發明說明： t發明所屬^^技術領域3 發明領域 本發明概有關於相變記憶體。 5 軒】 發明背景 相變記憶元件係使用相變化材料，即可在非結晶態與 結晶態之間電切換的材料，來作為一電子記憶體。一種記 憶元件會利用一相變材料，其在一情況下係能在呈非結晶 10和結晶的局部級數之間，或在完全非結晶和完全結晶狀態 之間的整個光譜中之局部級數的不同可檢出狀態之間來電 切換。 典型適合於該等用途的材料包括各種硫族元素化合 物。相變材料的狀態亦為非揮發性的。當該記憶體被設定 15在代表一電阻值的結晶、半結晶、非結晶、或半非結晶的 狀態時，該值將會被保持，除非被重新設定，且即使電力 消失亦不改變。此係因為該設定值代表該記憶體之一相態 或物理狀態（例如結晶或非結晶）。 在某些情況下，可能需要在使用於相變記憶體中的電 20極之間提供各種電連接物。 故，乃有需可行的方法來提供用於相變記憶體中的電 連接物。 I[發明内容3 發明概要 1279908 本發明係為一種方法，包含：在一相變記憶體的邊緣 中製成一鑲嵌通道至一導線。 本發明亦為一種裝置，包含：一相變材料；一導線連 接於該相變材料；及一鑲嵌通道接至該導線。 5 本發明又為一種系統，包含：一控制器，及一記憶體 連接於該裝置，該記憶體包含一相變材料，一導線連接於 該相變材料，及一鑲嵌通道接至該導線。 圖式簡單說明 第1圖為本發明之一實施例的示意圖； 10 第2圖為第1圖所示結構在本發明一實施例之較早製造 階段的部份放大截面圖； 第3圖為在本發明一實施例之後續製造階段的部份放 大截面圖； 第4圖為在本發明一實施例之後續製造階段的部份放 15 大截面圖； 第5圖為在本發明一實施例之後續製造階段的部份放 大截面圖； 第6圖為在本發明一實施例之後續製造階段的部份放 大截面圖； 20 第7圖為在本發明一實施例之後續製造階段的部份放 大截面圖； 第8圖為在本發明一實施例之後續製造階段的部份放 大截面圖； 第9圖為本發明一變化實施例的部份放大截面圖； 1279908 第ίο圖為第9圖的實施例在一後續製造階段的部份放 大截面圖； 第11圖為第10圖的實施例在一後續製造階段的部份放 大截面圖； 5 第12圖為第8圖的實施例在一後續製造階段的部份放 大截面圖； 第13圖為本發明一實施例在一後續製造階段的部份放 大截面圖； 第14圖為本發明一實施例在一後續製造階段的部份放 10 大截面圖； 第15圖為本發明一實施例在一後續製造階段的部份放 大截面圖； 第16圖為本發明一實施例在一後續製造階段的部份放 大截面圖；及 15 第17圖為本發明之一實施例的系統示意圖。 【實施^ 式】 較佳實施例之詳細說明 請參閱第1圖，一記憶體陣列丨〇6係由許多橫行12和直 列34的記憶胞元1〇〇所組成。每個記憶胞元10〇會包含一相 20變材料臨界開關102及一相變記憶元件104。該開關102會控 制記憶元件104對直列線或位元線34的連接。即，依本發明 之一實施例，該開關102會操作如該元件1〇4之一選擇裝 置，而該元件川4會操作如一儲存元件。 在本發明的某些貫施例中，該臨界開關102和記憶元件 1279908 104係可在同一積體電路中被設成互相堆疊。於某些實施例 中，多數的臨界開關102和多數的記憶元件1〇4等亦可互相 堆疊來形成多數的記憶胞元100之平面。但是，在其它實施 例中，單一的臨界開關102亦可被設在單一的記憶元件1〇4 5 上，而在排成橫行12和直列34的記憶胞元陣列1〇6中形成一 記憶胞元100。 請參閱第2圖，該記憶胞元100之陣列1〇6的製造係由製 成一膜16開始，其會被圖案化。在一實施例中，該膜16可 由多晶矽製成。於該膜16底下可有一層14，係由一絕緣體 10 例如二氧化矽所製成。本發明之一實施例中，該層14底下 有一行線導體12 ’而在該行線導體12底下可為一絕緣體 10。於此一實施例中，該等記憶體陣列1〇6乃可互相堆疊來 形成。 依據本發明的另一實施例，該層1〇可為一半導體基材 I5的一部份，而層12則可為製设在該層中的埋入字線(相反 於該基材的導電性類型）’又層14可為一覆蓋基材的絕緣 體。 請麥閱第3圖，為了製成縮減尺寸的細孔，例如次光微 影細孔，其尺寸小於現有之光微影技術所製成之最小特徵 20細構的尺寸，故在每一開孔17中會有一側壁間隔物18形成 於該圖案化膜16上。於一實施例中，該側壁間隔物18可由 多晶矽製成。其它技術亦可用來製成該等小細孔。 請參閱第4圖，該等細孔2 0可利用側壁間隔物i 8藉触刻 來製成，該等間隔物18能控制細孔2〇的尺寸。在該細孔2〇 1279908 已被製成貫穿該層14之後，則該膜層16和側壁間隔物18等 即可被除去如第5圖所示。 請參閱第6圖，該細孔20嗣可被以一電極22填滿，來作 為一相變記憶元件104的下電極。在一實施例中，該電極22 5 可為一電阻性材料，例如TiSiN。 睛參閱弟7圖，一疊膜層將會被製成，其最後會變成記 憶胞元100。在先前已形成如第6圖所示的結構上，由底下 開始係為一相變材料層24。於該層24上方為一上電極26。 一可擇的阻障層28可被設在底下的相變記憶元件1〇4和上 10 方的臨界開關1〇2之間。 在一實施例中，該相變材料層24可為一非揮發性的相 變材料。於本例中，該記憶元件1〇4可被視為一相變記憶 體。一相變材料係為具有某種電特性(例如電阻）的材料，該 特性可藉施以一能量脈衝而來改變，例如熱、光、電壓、 15或電流等。相變材料之例包括硫族元素化合物(chalcogenide) 材料或ovonic材料。 一ovomc材料在被施加一電壓、電流、光或熱時，將 會產生電子或結構變化而形如半㈣。ihakQgenide㈣ 則包含週期表中第V!族之至少一種元素，或可包含一或多 20種石瓜紅70素，例如碲、硫、碼等。由非揮發性記憶材料製 成的ovonic和料可用來儲存資訊。 在貝％例中，5亥§己憶材料可為選自'材料或

GeSbTe合金之類的硫族元素化合物，但本發明的範圍並不 受限於此。 1279908 例中，該記騎_能在-電阻值的範_被改變成至少 -電阻值中之者，而來提供—位元或多位摘資料儲存。 用來改變該材料相態的記憶元件之程式化係可藉施加 在κ施例中，若該記憶材料為一非揮發性的相變材 料’則該記憶材料可藉施加_電信號而被程式化成至少二 記憶狀態中之—種。—電信號可將該記憶材料的相態改變 於-結晶狀態與-非結晶狀態之間，其中該記憶材料的電 阻在非結晶狀態會比在結晶狀態時更大。因此，在本實施 電壓於電極22、26 ’俾產生_電壓通過該記憶體材料而來 10 完成。-電流會流經該記憶材料的_部份來回應所施的電 壓，並會令該記憶材料加熱升溫。 此加熱及後續的冷却能改變該記憶材料的記憶相態。 改變該記憶材料的相態會改變其電特性。例如，該材料的 電阻可藉改變其相態而改變。該記憶材料亦可被稱為一可 15程式化的電阻材料或簡稱為可程式化材料。 在一實施例中，藉著施加約3V於下電極22及約0V於上 電極26，則會有一約3V的電位差被施經該記憶材料的一部 份。一回應所施電壓而流經該記憶材料的電流會使該記憶 材料加熱。此加熱及後續的冷却能改變該材料的記憶狀態 2〇或相態。 在一 “復原”（reset)狀態時，該記憶材料可呈非結晶或 爭非結晶狀態，而在一 “設定，，（set)狀態時，該記憶材料 玎呈結晶或半結晶狀態。該記憶材料的電阻在非結晶或半 #結晶狀態時，會比在結晶或半結晶狀態時更大。該復原 10 1279908 與設定分別對應於非結晶和結晶狀態係為一般作法。其它 的作法亦可採用。 藉由施加電流，則該記憶材料可被加熱至一相對較高 的溫度來非結晶化記憶材料並“復原”記憶材料（例如將 5記憶材料程式化成邏輯“〇，，值）。而將該體積或記憶材料加熱 至一相變對較低的結晶化溫度將可結晶化該記憶材料並 “設定’’記憶材料（例如將該記憶材料程式化成邏輯“ r， 值）。藉著改變電流量及其通過該記憶材料的時間，則將能 使該記憶材料達到不同的電阻值來儲存資料。 10 儲存在記憶材料中的資訊係可藉測量其電阻而來讀 取。在一例中，一讀取電流可利用相對電極22、％來提供 至該記憶材料，而所造成之一通過該記憶材料的讀取電壓 則可用例如一感測放大(未示出）來相較於一參考電壓。該 讀取電壓會正比於該記憶儲存元件所呈顯的電壓。故，較 15高的電壓代表該記憶材料係在較高的電阻狀態，例如“復 原”狀態。而較低的電壓則代表該記憶材料係在較低的電 阻狀態，例如“設定”狀態。 該臨界開關102可包含一下電極3〇(在一實施例中可由 碳製成），一ovonic臨界材料32，及一上電極34。在〆實施 20例中，該材料32可為TaAsSiGe。在一實施例中，該上電極 可為鈦或氮化鈦。該上電極34具有可觀的垂向延伸量，俾 能在一鑲嵌製程中提供吏多的處理餘裕，並避免通道角自接 問題，如後所詳述，一鑲嵌製程可被用來在一介電質中佈 設金屬線。 1279908 請參閱第8圖，在第7圖所示的結構將會被光微影地界 限並姓刻來形成各島36a與36b等，其各最後會對應於不同 的胞元1〇〇。在某些實施例中，雖僅有一部份的記憶胞元1〇6 被示出，事實上會形成大量的島36。 5 纟第9圖所示之一變化實施例中，該上電極34可被覆以 硬罩40用來界限上電極34的餘刻。在該硬罩形成且上 電極34被蝕刻之後，一側壁間隔物42將會被製成，如第1〇 圖所不。嗣該側壁間隔物42可被用來形成一擴大尺寸的蝕 刻罩，俾將底下之料層蝕刻成一比電極34更寬的寬度，如 10第11圖所示。因此，在兩側皆可得到添加的對準容差。所 增加的對準容差量即等於該側壁間隔物42的寬度。在第11 圖中料層24疊覆下電極22的總量係被示為“〇”。該尺寸會因 有使用側壁間隔物42而加大。 嗣請參閱第12圖並承續前於第8圖所示的實施例，一絕 15 緣體44會被沈積。該絕緣體44可為低介電常數的介電質， 高密度電漿氧化物，或旋塗玻璃等等。在一實施例中，該 絕緣體44疊覆各島36的高度，係如第12圖所示之a。而於該 絕緣體44上，乃設有一可擇的蝕刻擋止層46。在一實施例 中，該蝕刻擋止層46可為SiOxN^SiOxCy或Si3N4。該蝕刻 2〇 擋止層46可被用來製造一通道48，其會延伸貫穿絕緣體44 與料層14而向下通至導線12。依據本發明之一實施例，該 通道48會被設在邊緣38處。 現請參閱第13圖，第12圖所示的結構可被覆設一犧牲 性光吸收材料(SLAM)47，其會填滿在邊緣的通道48，並覆 12 1279908 蓋該記憶陣列106包括島36等。一光阻48會被沈積並圖案化 成所需圖案來製造於後所述的結構。 如第14圖所示，該光阻48可被用來形成記憶陣列ι〇6 中的溝槽53及在邊緣38處的溝槽55。在某些實施例中，該 5等溝槽53和55會具有相同深度，一部份的SLAM 47會被保 留在溝槽55底下。而溝槽53在蝕刻擋止層46底下的最小深 度係被示為B。在本發明的某些實施例中，最好該尺寸6係 大於或等於第12圖所示的尺寸A。 睛芩閱第15圖，在一實施例中該等溝槽53可延伸至一 10取大深度C。傳統的選擇性蝕刻技術乃可被使用，而使蝕刻 劑僅蝕掉該絕緣體44，但不會蝕刻到電極34。在本發明的 某些貫施例中，其最大蝕刻深度不可大於該深度C。因此， 在各臨界開關上電極3 4與頂列線之間沒有分開的通道可供 使用。在某些實施例中，此將可減省某些光微影製糕中的 步驟和用來製成列線金屬間之個別通道所需的蝕刻少驟， 並可谷許較小的胞元尺寸，因為該通道和臨界開關上電極 的對準失誤所需的容差裕度較小。在該列線與臨界關關1〇2 的上電極34之間有些失準是可被允許的。 请參閱第16圖，該光阻48和SLAM 47的水平層會被剝 20 Pis，工 ’、而一阻障金屬層會被沈積，且銅62亦會被電鍍。在 貫施例中，該阻障層係為一化學氣相沈積的氮化钽。如 此形成的結構會被化學機械拋光來平坦化其頂面。於某些 只施例中，更多添加的記憶陣列106可被製設在第6圖所示 的結構上。 13 1279908 在某些貫施例中，深度A係為貫穿絕緣體44而向下延伸 至上電極34的深度。深度B係可供接觸上電極34的最小溝槽 53深度。在所有情況下，一較大的溝槽53亦可使用，但通 蓽深度B會大於深度A。而深度C是在某些實施例中該溝槽 5 53可被蝕刻的最大深度，因為否則可能會使電極34短路。 在本發明的某些實施例中，該臨界開關1〇2會連接於頂 列線導體，而記憶元件104會連接於底行線導體12。專業人 士應此瞭解所指之行及“列”係可任意設定的，在某 些實施例中，該開關102亦可連接於一行線，而記憶元件1〇4 10 則連接於一列線。 同樣地，雖所示實施例中該開關102係設在記憶元件 104上方，但其位置亦可變換而使記憶元件1〇4設在開關1〇2 頂上。然而，在某些實施例中保持令該開關1〇2位於元件1〇4 上方將會有某些優點。例如，當該記憶元件1〇4先被設下 15 時，要製成一縮小尺寸的下電極22會較容易。 現請參閱第17圖，本發明之一實施例的系統5〇〇之一部 份將被說明。該系統500可使用於無線裝置中，例如個人數 位助理(PDA)，無線的膝上型或可攜式電腦，網路看板，無 線電話，閱頁機，瞬時傳訊裝置，數位音響器，數位相機， 20 或可用來無線傳輸及/或接收資訊的其它裝置。該系統500 可使用於以下的任何系統中：無線的局部區域網路(WLAN) 系統，無線的個人區域網路(WPAN)系統或格狀網路等，但 本發明的範圍並不受限於此。 該系統500可包含一控制器510，一輸入/輸出（1/0)裝 14 1279908 置520(例如一鍵板顯示器），一記憶體530,及一無線介面54〇 等經由一匯流線550來互相連接。應請瞭解本發明的範圍並 不受限於具有任何或全部該等構件的實施例。 該控制器510可例如包含一或多個微處理器，數位信號 5處理器，微控制器等等。該記憶體530可用來儲存輸入或輸 出該系統的資訊。該記憶體530亦可被選擇地用來儲存該控 制裔510所執行的指令。當該糸統5〇〇操作時，其亦可用來 储存使用者資料。該記憶體530可由一或多個不同類型的記 fe體來形成。例如’該記憶體530可包括一揮發性記憶體(任 10 何類型的隨機存取記憶體），一非揮發性記憶體譬如快閃記 憶體’及/或相變記憶體其包含一記憶體例如記憶元件 和開關102。 該I/O裝置520可用來產生一資訊。該系統500可用無線 介面540來以無線射頻（RF)信號與一無線傳訊網路傳收訊 15 息。該無線介面540之例可包括一天線或無線傳接器，譬如 一雙極天線，但本發明的範圍並不受限於此。 雖本發明已以有限的實施例說明如上，惟專業人士應 可得知各種修正變化。所附申請專利範圍應含括所有落諸 本發明之實際精神和範圍内的該等修正變化。 20 【圖式簡單說明】 第1圖為本發明之一實施例的示意圖； 第2圖為第1圖所示結構在本發明一實施例之較早製造 階段的部份放大截面圖； 第3圖為在本發明一實施例之後續製造階段的部份放 15 1279908 大截面圖； 第4圖為在本發明一實施例之後續製造階段的部份放 大截面圖； 第5圖為在本發明一實施例之後續製造階段的部份放 5 大截面圖； 第6圖為在本發明一實施例之後續製造階段的部份放 大截面圖； 第7圖為在本發明一實施例之後續製造階段的部份放 大截面圖； 10 第8圖為在本發明一實施例之後續製造階段的部份放 大截面圖； 第9圖為本發明一變化實施例的部份放大截面圖； 第10圖為第9圖的實施例在一後續製造階段的部份放 大截面圖； 15 第11圖為第10圖的實施例在一後續製造階段的部份放 大截面圖； 第12圖為第8圖的實施例在一後續製造階段的部份放 大截面圖； 第13圖為本發明一實施例在一後續製造階段的部份放 20 大截面圖； 第14圖為本發明一實施例在一後續製造階段的部份放 大截面圖； 第15圖為本發明一實施例在一後續製造階段的部份放 大截面圖； 16 1279908 第16圖為本發明一實施例在一後續製造階段的部份放 大截面圖；及 第17圖為本發明之一實施例的系統示意圖。 【主要元件符號說明】 10，44…絕緣體 48…通道 12…橫行 53，55…溝槽 14…層 60…阻障層 16…膜 62···銅 17…開孔 100···記憶胞元 18，42···側壁間隔物 102…臨界開關 20···細孔 104…相變記憶元件 22，30…電極 106…記憶體陣列 24…相變材料層 500…系統 26，34···上電極 510…控制器 32…臨界材料 520…I/O裝置 34…直列 530…記憶體 36…島 540…無線介面 38…邊緣 550…匯流線 40…硬罩 BL···位元線 46…餘刻擔止層 WL···字線 47…光吸收材料 17

Claims (1)

1. 敬更)正替換頁 10 15 20 十、申請專利範圍： 第93121747號專利申請案申請專利範圍修正本95〇5 L 一種形成相變記憶體之方法，包含： 形成-相變記憶體，其含有—相變儲存元件及一相 變臨界開關； 在-冗憶區域_成_存元件及該臨界開關，以 及在該記憶區域旁設置一邊緣，該邊緣未含有記憶元 件； 在該邊緣中形成-可通達—導線的鑲嵌通道。 2.如申請專利範圍第！項之方法，包括製成一相變記憶 體，其含有-相變儲存元件及一相變臨界開關。 3·如申請專利範圍第2項之方法，包括將該開關製設在該 元件上方。 4.如申請專利範圍第3項之方法，包括在—基材上製成一 細孔’該細孔的尺寸小於現行鎌影技術所能製成的特 徵細孔尺寸。 5·如申請專利範圍第4項之方法，包括經由製成一可貫穿 一絕緣體的開孔以及在該開孔内製成—側㈣隔物，以 製成該細孔。 6·如申請專利範圍第5項之方法 相變儲存元件的下電極。 7·如申請專利範圍第2項之方法 存元件之間製成一阻障層。 8·如t請專利範圍第】項之方法， % I 包括在該細孔内製成該 包括在該臨界開關和儲 包括製成一上電極其垂 18 直範圍至少為水平範圍的兩倍。 9·如申請專利範圍第2項之方法，包括在該相變儲存元件 和臨界開關上方製成-上電極，該電極具有側壁間斤 物。 曰同 10·如申請專利範圍第9項之方法，包括使用該等側壁間隔 物作為阻罩來蝕刻貫穿底下的料層。 U·如申請專利範圍第！項之方法，包括如多數互相分離之 積體孤島般製成多數的胞元。 10 12·如申請專利範圍第叫之方法，包括以—絕緣體來填滿 包圍該等孤島的區域。 13.如:請專利範圍第12項之方法，包括將該絕緣體製成至 一鬲度超過該等上電極的頂部。 15 14·如申請專利範圍第13項之方法，包括穿過該絕緣體來製 成溝槽使其下達並通過上電極的頂端。 15.如申請專利範圍第13項之方法’包括在-記憶陣列中及 一邊緣處製成一垂直溝槽。 16·如申請專利範圍第15項之方法，包括以-犧牲性光吸收 材料來填滿在邊緣處的溝槽。 20 17·如申請專利範圍第16項之方法，包括_該位在邊緣處 的溝槽至抵達該犧牲性光吸收材料。 18·如申請專利範圍第17項之方法， ^ 无其中製成一鑲攸通逗包 括以一導電材料填滿該等溝槽。 19.如申請專利範圍第8 制、 固弟以項之方法，包括將在邊緣處的溝槽 衣成比在記憶陣列中的溝槽更深。 19 礙頁 20. 如申請專利範圍第19項之方法，包括將在邊緣處的溝槽 製成至一深度，位在該上電極的頂端之下而在上電極的 底端之上。 21. —種相變記憶裝置，包含： 5 一相變記憶體，其含有一相變儲存元件及一相變臨 界開關， 一導線連接於該相變儲存元件及該相變臨界開 關；及

   一通道接至該導線。 10 22.如申請專利範圍第21項之裝置，其中該記憶體包含一相 變儲存元件及一相變臨界開關。 23. 如申請專利範圍第22項之裝置，其中該開關係設在該元 件上。 24. 如申請專利範圍第23項之裝置，包含一基材，一細孔設 15 在該基材上，該細孔的尺寸小於現行光微影技術所能製

   成的特徵細構尺寸。 25. 如申請專利範圍第24項之裝置，包含一絕緣體設在該基 材上，而該細孔形如該絕緣體中之一孔隙，且該細孔具 有一側壁間隔物設在該孔隙中。 20 26.如申請專利範圍第25項之裝置，包含該相變儲存元件之 一電極設在該細孔内。 27. 如申請專利範圍第22項之裝置，包含一阻障層介設於該 臨界開關與儲存元件之間。 28. 如申請專利範圍第21項之裝置，包含一上電極其垂直範 20

   以日修(更.)正替換頁

   圍至少為水平範圍的兩倍。 29. 如申請專利範圍第21項之裝置，其中該鑲嵌通道包含一 金屬線延伸貫穿一絕緣體。 30. —種計算機系統，包含： 5 —控制器，

   一無線介面，係耦接至處理器系裝置，及 一記憶體連接於該裝置，該記憶體包含一相變材 料，一導線連接於該相變材料，一相變臨界開關及一鑲 鼓通道接至該導線，該導線搞接至該相變材料及該開 10 關。 31. 如申請專利範圍第30項之系統，其中該記憶體包含一相 變儲存元件及一相變臨界開關。 32. 如申請專利範圍第31項之系統，其中該開關係設在該元 件上方。 15 33.如申請專利範圍第32項之系統，包含一基材，而該細孔

   設在該基材上，且該細孔的尺寸小於現行之光微影技術 所能製成的特徵細孔尺寸。 34. 如申請專利範圍第33項之系統，包含一絕緣體設在該基 材上，該細孔形如該絕緣體中之一孔隙，且該細孔具有 20 一側壁間隔物設在該孔隙内。 35. 如申請專利範圍第34項之系統，包含該相變儲存元件之 一電極設在該細孔内。 21