CN100477317C - 具有水平电极的硫属化合物存储单元及其形成方法 - Google Patents

Abstract

一种具有小的且与硫属化合物记忆单元电性连接的水平电极。截面积的范围是由一般的沉积/蚀刻半导体制造方法步骤来控制。最后产生出的记忆单元则可以藉由互补式金属氧化物半导体操作单元来驱动。

Description

具有水平电极的硫属化合物存储单元及其形成方法

技术领域

本发明涉及一种半导体的制造方法，特别是涉及一种具有水平电极的硫属化合物存储单元及其形成方法。

背景技术

可电性写入与抹除的相变化材料已经被用作记忆体元件。而硫属化合物材料可以在普遍结晶的结构状态与普遍非结晶的区域次序(local order)结构状态之间作电性转换。结晶状态是指一种材料的原子和(或)电子形成可重复晶格结构的相，反之非结晶状态的原子和(或)电子则随意的散布。结构状态也可以在完全结晶与完全非结晶状态的最大程度之间的可观察的区域次序结构状态的范围中被转换。

现在偏爱使用硫属化合物材料作为相变化记忆体。硫属化合物包含碲、硒、锗、锑、铋、铅、锡、砷、硫、硅、磷和(或)氧的混合物。因为结构状态的范围，沉积状态的(as-deposited)硫属化合物材料可以具有各种的大的传导性。一般来说，结构状态具有越多的结晶区域次序，材料的传导性越高。此外，材料的传导性可以选择性与重复性地建立一电压与持续时间的电子脉冲，其称为设定(setting)或重设定(resetting)电压。传导性会一直保持稳定，直到施加另一个设定或重设定电压。再者，材料的传导性随着设定或重设定电压相反变化，以及不依靠先前的状态，及材料缺少滞后作用(hysteresis)。

上述的材料在非挥发性可复写的存储单元中，可以使用来储存及读取资讯。当使用不同的设定或重设定电压来改变材料的传导性时，可以以不同装置加以区分相关的传导性，包括但不限定为存储单元中穿过材料的较小电压的应用。举例来说，假如使用二个有区别的设定或重设定电压，一个存储单元可以储存及恢复一位元的二进制电码资料。假如使用超过两个有区别的设定或重设定电压，一个存储单元可以储存及恢复类比的形式，即代表数个位元的二进制电码资料。因为硫属化合物材料可以维持传导性，所以存储单元为非挥发性，而不需要补充来保持储存的资料。存储单元也可以直接复写，表示不需要先抹除资料，再进行新资料的储存。

可以得知的是，因为硫属化合物材料需要相当高的电流密度来改变其状态，所以硫属化合物相变化记忆体并不容易合并在互补式金属氧化物半导体(CMOS)电路中。以适当的比例减少硫属化合物部分的截面积，可以减低电流的需求。减少截面积的结构，影响了制作极小接触面以及在接触面中沉积硫属化合物。在美国专利案第6,111,264号中所揭露的一种方法，是使用介电膜，即间隙壁，来制作极小接触面的方法更减低了照相平板印刷法限制。此技术能够减少截面积，但减少比例却为间隙壁的厚度所限制。举例来说，假如孔洞直径为

而间隙壁的厚度为

减少比例仅为4∶1。最小孔洞直径则由照相平板印刷法与间隙壁的厚度来决定。减少比例就可被限制。因此，以此种方式要减少硫属化合物部分的截面积是相当困难的。假如硫属化合物部分的截面积无法减少，则需要较大的电流使材料的状态改变。而需要较大的电流则需要大的能量来操作如存储单元的阵列。

一旦孔洞直径减少了，则会有另一个问题。举例来说，各孔洞直径间的一致性将会相当差。此外，小的孔洞因较不容易在小的开口中沉积材料，因而限制了硫属化合物的沉积制造方法。举例来说，在之前使用先前所提的制造方法所形成的孔洞的叙述中，间隙壁的悬突(overhang)部分或全部封闭了孔洞，更影响了沉积步骤的可靠度。此外，假如孔洞的底部的覆盖不佳，在其下的电极将无法如预期地使硫属化合物的相做改变。当施加电流时，假如硫属化合物的相不具有重复性，存储单元将无法确实地储存资料。

因此，公知的电极需要小的截面积与硫属化合物转换元件做确实的连接。另外，更需要一个方法来精确地控制电极截面积的尺寸。

发明内容

本发明提出一种与相变化材料电性连接且包含具有小的截面积的电极的存储单元的制作方法。在实施例中，相变化材料例如为硫属化合物材料。此方法利用半导体制作技术中的沉积制造方法与蚀刻制造方法，制作出一连接在电极与相变化材料之间的小区域。本发明揭露出一种包括在基底上形成至少一底部电极存储单元的形成方法。特别是，本发明的一实施例包括在基底上的垫层的一侧壁上，形成至少一底部电极的方法。此方法更包括提供相变化材料，其至少一部分配置于基底中。相变化材料则与至少一底部电极电性连接。

本发明一较佳实施例包括一存储单元，其包含一传导单元。本实施例更包括至少一部分配置于基底中的底部电极，其与传导单元电性连接。本实施例还包括至少一部分配置于基底中的相变化材料，其与底部电极电性连接。

本发明另一较佳实施例包括一存储单元的阵列，此存储单元的阵列安排成行与列，而存储单元是在行与列的交叉处中，存储单元的阵列中的每一个存储单元包括具有一源极、一漏极与一栅极的一晶体管。在每一行中的晶体管的栅极与一字元线电性连接，而在每一列中的晶体管的漏极与一位元线电性连接。在阵列中的行与列的交叉处中的存储单元包括一传导单元，其至少一部分配置于基底中，并与存储单元中的晶体管的源极电性连接。此存储单元更包括配置基底上的垫层，此垫层的侧壁上具有一底部电极，以致于底部电极可以与传导单元电性连接。依照本发明一较佳实施例，相变化材料例如为硫属化合物材料，其至少一部分配置于基底中，并与底部电极电性连接。而配置于相变化材料上的顶部电极，则与相变化材料电性连接。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。在可能的情况下，图示以及叙述中相同或相似的标号，将使用在相同或相似的部分。值得注意的是，图示仅为简单的形式，并非精准的尺寸。为了便利性与清晰，其中所揭露的方向性名称，如顶部、底部、左边、右边、上面、下面、之上、之下、向下、后部、前面等等，将随着相关图示使用。这些方向性名称并非限定解释在其他任何方式中的发明。

附图说明

图1所示为依照本发明一实施例的一对存储单元的透视图。

图2所示为依照本发明的方法形成存储单元的制作流程图。

图3所示为以先前步骤所完成的底部电极的剖面示意图。

图4所示为形成垫层后的剖面示意图。

图5所示为在垫层上形成传导层的剖面示意图。

图6所示为去除部分的传导层的结果的剖面示意图。

图7所示为图6结构的上视平面图。

图8所示为切断底部电极后的上视平面图。

图9所示为沉积绝缘材料层后的上视平面图。

图10所示为沉积绝缘材料层后由图9中10-10’剖面所得的剖面示意图。

图11所示为沉积绝缘材料层后由图9中11-11’剖面所得的剖面示意图。

图12所示为在绝缘材料层内形成沟渠后的上视平面图。

图13所示为由图12中13-13’剖面所得的剖面示意图。

图14所示为沉积相变化材料后的剖面示意图。

图15所示为由图14中15-15’剖面所得的剖面示意图。

图16所示为形成传导材料层后的剖面示意图。

图17所示为由图16中17-17’剖面所得的剖面示意图。

图18所示为图17中的结构进行蚀刻步骤后的剖面示意图。

图19所示为本发明一较佳实施例的以本发明的方法所制作的存储单元所形成的一部分记忆体阵列的概要示意图。

100：基底

105：表面

110、111、112、113：传导单元

115：第一材料层

116、117：垫层

120：上表面

125、126：侧壁

130：传导层

140、141、142、143、225：底部电极

144、145：缺口

150：绝缘材料层

155、154、156：沟渠

158、159：侧面

160：相变化材料

164：传导材料层

165、230：顶部电极

170、171：连接表面

175：高度

180：宽度

200：记忆体阵列

201、202、203、204：存储单元

205：漏极

210：栅极

215：源极

235、236：位元线

240、241：字元线

20、25、30、35、40、45、50、55、60、65、70：步骤

具体实施方式

值得注意的是，下述所揭露的制作步骤与结构并不包含完整的硫属化合物存储单元的制作流程。本发明可以实行在与各种公知技术所使用到的集成电路制作技术电性连接，以及为了提供对本发明的了解，包含于其中的一般制作步骤是必要的。本发明可应用于一般半导体元件与制造方法。然而，为达说明的目的，以下将搭配硫属化合物存储单元以及制作与硫属化合物材料电性连接具有小的横切面的电极来描述。

请参阅图1所示，为依照本发明一实施例的一对存储单元的透视图。一般的存储单元可以包括一配置于基底内的操作单元，例如为晶体管(图中未示)。操作单元的末端可以连接一传导单元，例如为钨插塞。本实施例包括传导单元110与111，以及更包括在垫层116相对侧壁上形成的底部电极140与141。本实施例更包括在连接表面170与171上与底部电极140与141电性连接的相变化材料160。依照本实施例，第一操作单元(图中未示)引导电流至传导单元110，以及第二操作单元(图中未示)引导电流至传导单元111。而分别与传导单元110与111电性连接的底部电极140与141，则引导电流至相变化材料160。此外，更可以在相变化材料160上形成顶部电极165。

请参阅图2所示，为依照本发明的方法形成存储单元的制作流程图。以下概述上述方法的步骤。在步骤20中，提供传导单元在基底中。在步骤25、30、35、40以及45中，在基底上形成底部电极。在步骤50、55以及60中，在底部电极两侧的基底上配置相变化材料。在步骤65与70中，提供一顶部电极。此方法的每一步骤将于以下做详细叙述。

请参阅图3所示，为以先前步骤所完成的底部电极的剖面示意图。当以各种本方法的步骤进行修改时，图3中的剖面图会在之后的参考剖面图中被提到。请参阅图2与图3所示，在步骤20中，本发明的方法的实施提供传导单元110，其至少一部分配置于基底100中。图3绘示出传导单元110与111。传导单元110与111的材质例如为钨。依照一较佳实施例，基底的材质例如为硅。

形成底部电极140与141的方式，是先在步骤25中，在基底100的表面105上，配置一层第一材料层115。第一材料层115的材质例如为氮化硅、二氧化硅、氮氧化硅或其他材料。依照一较佳实施例，将第一材料层115沉积于基底100上的方式例如为物理增强氧化硅(PEOX)制造方法。

请参阅图4所示为形成垫层116后的剖面示意图。在步骤30中，将第一材料层115图案化并进行蚀刻，以暴露出传导单元110与111，以及形成垫层116。在本实施例中，垫层116的侧壁125以及126与垫层116的长度延伸方向平行。长度延伸方向与图面成垂直。严格来说，垫层116具有上表面120以及与基底100的表面105电性连接的下表面。侧壁125与126配置于垫层116的上表面120与下表面之间。用来形成垫层116的蚀刻制造方法例如为各向异性蚀刻。与形成基底100的材料以及传导单元110与111比起来，蚀刻剂对第一材料层115有较高的蚀刻选择性。

请参阅图5所示，为在垫层116上形成传导层130的剖面示意图。在步骤35中，在垫层116的上表面120、侧壁125与126以及基底100上，形成传导层130。值得注意的是，传导层130与传导单元110与111电性连接。传导层130例如是由氮化钽、氮化钛、钛钨化合物、钛、钨、经掺杂的多晶硅、上述材料的组合或其他材料所组成。

请参阅图6所示，为去除部分的传导层130的结果的剖面示意图。在步骤40中，进行蚀刻以去除垫层116的表面120与基底100的表面105上部分的传导层130。而垫层116的侧壁125与126上则没有被去除。由于在步骤40中所进行的蚀刻，使得底部电极140与141因此而形成在垫层116的侧壁125与126上。图7所示为图6结构的上视平面图。图6为图7中由6-6’剖面所得的剖面示意图。

在步骤40中，用来去除部分的传导层130的蚀刻制造方法例如为各向异性蚀刻制造方法，与形成基底100的材料、传导单元110与111与垫层116比起来，蚀刻剂对传导层130有较高的蚀刻选择性。附图示出4个传导单元110、111、112与113，皆在步骤40之后暴露出一部分。随着步骤40的进行，而底部电极141则与传导单元111与113电性连接。

在图6中，底部电极140与141的宽度180至少部分地由传导层130的厚度来控制。依照本实施例，传导层130的沉积方式例如是使用反应溅镀、化学气相沉积(CVD)制造方法。上述制造方法可允许传导层130的厚度藉由沉积时间来精准地控制。一般来说，传导层130的厚度例如在

之间。依照较佳实施例，传导层130的厚度例如在

底部电极140与141的宽度180更可以藉由各向异性蚀刻制造方法来控制。举例来说，本实施例中的宽度180可以由控制各向异性蚀刻制造方法的程度来决定。其中，上述制造方法例如为干式蚀刻。另外，在本实施例中，底部电极140与141的高度175则与垫层116的高度相同。而垫层116的高度则与第一材料层115的厚度相关。用来形成第一材料层115的沉积制造方法，可以藉由物理增强氧化制造方法来控制第一材料层115的厚度，因此可以精准地控制底部电极140与141的传导材料的高度175。依照一实施例，第一材料层115的厚度例如在

之间。在一较佳实施例中，上述厚度例如为

藉由公知技术可以理解到，上述精准地控制底部电极140与141的高度175与宽度180的方法，可以帮助提供底部电极具有相对上较小的切面区域。举例来说，假如垫层116的高度175为而传导层130的厚度为

即宽度180为则底部电极140与141的切面区域为

此区域相当于直径为0.036微米的圆形区域或周长为0.032微米的正方形区域。本发明因此与以在公知技术的电流状态中的方法所造成的区域比较起来，造成相当小的接触区域。

请参阅图8所示，为切断底部电极140与141后的上视平面图。为提供相变化材料160做准备，在步骤45中，切断底部电极140。依照一较佳实施例，切断底部电极140的方式例如为去除一部分的底部电极140与垫层116。去除掉的底部电极140暴露出在垫层116的长度延伸方向的横轴方向的一部分基底100的表面105。切断底部电极140更可以包括切断底部电极141。为切断底部电极140与141，可以使用熟知的技术，将底部电极140与141以及垫层116图案化及蚀刻，以在底部电极140与141的长度延伸方向的横轴方向形成缺口144。请参照图8，切断底部电极140与141造成二个额外的底部电极142与143，与传导单元112与113电性连接。切断垫层116也造成一额外的垫层117。图8也绘示出另一个切断垫层116而造成的缺口145。底部电极142与143则与相邻的存储单元(图中未示)相关。在进行步骤45之后，本实施例中的四个底部电极140、141、142与143即完成。而底部电极140、141、142与143则与传导单元110、111、112与113电性连接。

为提供相变化材料160做准备，而形成绝缘阻障，将之后所沉积的相变化材料160与底部电极142及143隔离开。在本发明中，在步骤50沉积一层绝缘材料层150，以形成必要的绝缘阻障。绝缘材料层150可以沉积在垫层116与117的表面、底部电极140、141、142与143的表面，以及选择性地沉积在传导单元110、111、112与113和基底100的表面105上。图9所示为沉积绝缘材料层150后的上视平面图。图10所示为沉积绝缘材料层150后由图9中10-10’剖面所得的剖面示意图。图11所示为沉积绝缘材料层150后由图9中11-11’剖面所得的剖面示意图。

依照一实施例，绝缘材料层150的材质例如为氮氧化硅、二氧化硅或硫化锌。在一较佳实施例中，绝缘材料层150例如为氮化硅、二氧化硅或氮氧化硅，其形成方式例如为化学气相沉积法或物理增强(PE)化学气相沉积法。依照一实施例，绝缘材料层150的厚度例如是在

之间。在一较佳实施例中，由垫层116的上表面120至绝缘材料层150暴露出的表面，测量出的厚度例如为

请参阅图12所示为在步骤55中在绝缘材料层150内形成沟渠155后的上视平面图。在本实施例中，沟渠155与垫层116的长度延伸方向形成一个直角。图13所示为由图12中13-13’剖面所得的剖面示意图。沟渠155的形成方法例如是以熟知的技术将绝缘材料层150图案化及蚀刻，其延伸在垫层116与117之间，更可以延伸在底部电极140、142与141、143之间，有效地将垫层116和底部电极140、141与垫层117和底部电极142、143隔离开。依照本实施例，沟渠155包括二侧面158与159。侧面158有效地切断或隔离底部电极140与141，因此而决定出底部电极140与141的长度。侧壁159则留下一部分的绝缘材料层150在底部电极142与143的末端。在底部电极142与143的末端留下一部分的绝缘材料层150，随着步骤55而形成将底部电极142、143与之后所沉积的相变化材料160隔离开的绝缘阻障。

在本实施例中，形成沟渠155的蚀刻制造方法例如为多步骤的蚀刻制造方法。第一步骤，使用与形成底部电极140与141的材料比较起来，对绝缘材料层150具有较高选择性的蚀刻剂。另一步骤，使用与基底100的材料比较起来，对形成底部电极140与141的材料具有较高选择性的蚀刻剂。切断底部电极140与141而在沟渠155的边缘，及垂直边缘，暴露出底部电极140与141末端横切面的表面。

在图12与图13的实施例中，绘示出非必要的沟渠154与156。形成非必要的沟渠156，可决定出底部电极142与143的长度，而形成非必要的沟渠154，可决定出与相邻的存储单元(图中未示)电性连接的额外底部电极的长度。

请参阅图14、图15所示，图14为沉积相变化材料后的剖面示意图。图15所示为由图14中15-15’剖面所得的剖面示意图。在步骤60中，沉积相变化材料160在绝缘材料层150上以及沟渠155内。图15为形成相变化材料160后的图13中的结构。在一实施例中，在绝缘材料层150上的相变化材料160的厚度例如在

之间。在一较佳实施例中，其厚度例如为

在本发明一代表性的实施例中，相变化材料160的材质例如为硫属化合物材料，其形成方法例如为溅镀制造方法。在一实施例中，相变化材料160的材质例如为锗(Ge)-锑(Sb)-碲(Te)、银(Ag)-铟(In)-锑-碲、锗-碲、锗-锑或其他硫属化合物材料。

因此，沉积后的相变化材料160便于图1中所绘示的连接表面170与171，与底部电极140与141的末端表面电性连接。上述连接表面170与171上的区域，由底部电极140与141的宽度180与长度175所控制。依照本发明的观点，与公知技术比较起来，以前述方法所形成的上述区域则非常的小。

请参阅图16所示，为形成传导材料层后的剖面示意图。图17所示为由图16中17-17’剖面所得的剖面示意图。请参照图2中的步骤65、图16与图17，在相变化材料160上形成传导材料层164。传导材料层164的材质例如为钛、氮化钛、铝、铜、氮化钽、钽、钨或其他合适的材料，其形成方法例如为溅镀、反应性溅度或电镀制造方法制造方法。在相变化材料160上的传导材料层的厚度例如在

在一实施例及一较佳实施例中，其厚度例如为

请参阅图18所示，为图17中的结构进行蚀刻步骤后的剖面示意图。请同时参阅图2、图16、图17与图18所示，在步骤70中，对传导材料层164与相变化材料160进行蚀刻，以形成与相变化材料160电性连接的顶部电极165。在一较佳实施例中，形成顶部电极165的蚀刻制造方法例如为多步骤的蚀刻制造方法。第一步骤，使用与形成绝缘材料层150的材料比较起来，对传导材料层164具有较高选择性的蚀刻剂。另一步骤，使用与形成绝缘材料层150的材料比较起来，对相变化材料160具有较高选择性的蚀刻剂。

请参照图1中依照本发明所制作的二个存储单元，其中未绘示出基底100或绝缘材料层150。图1说明了在底部电极140、141与相变化材料160之间的连接表面170与171，如何经由底部电极140与141的高度175与宽度180所控制。底部电极140与141的延伸范围可以经由上述的沉积/蚀刻制造方法所控制。上述制造方法使得连接表面170与171相对起来非常的小，因此降低了所需要的电流，或是增加了电流密度，导致例如为硫属化合物材料的相变化材料160产生相变化。

请参阅图19所示，为本发明一较佳实施例的以本发明的方法所制作的存储单元所形成的一部分记忆体阵列200的概要示意图。本实施例包括在一阵列中的四个存储单元201、202、203与204。上述阵列是具有数以万计个以本发明的方法制作的存储单元。记忆体阵列200是一矩形阵列，在每一个行与列的交叉处具有一存储单元。如之前所述，每一个存储单元可以包括一操作单元，例如为具有沉积在基底内的源极/漏极与栅极的晶体管，其更可以包括具有相变化材料的记忆单元。其中，上述记忆单元具有一底部电极与顶部电极。在本实施例中，存储单元201将被详细地描述，以了解在记忆体阵列200中的每一个存储单元皆与存储单元201相同。

存储单元201包括一具有源极215、漏极205以及栅极210的晶体管。栅极210与字元线240电性连接，漏极205与位元线235电性连接，而源极215则与连接于记忆单元220的底部电极225电性连接。在一实施例中，晶体管，例如为源极215，例如与顶部电极230电性连接。在本实施例中，源极215通过过至少部分配置于基底内的传导单元，而与底部电极225电性连接。记忆单元220更与顶部电极230电性连接。依照一较佳实施例，记忆单元220中的相变化材料例如为硫属化合物材料。存储单元203中的漏极则与在存储单元201中的漏极205的位元线235电性连接。

因此，位元线235可以定义为记忆体阵列200中的一列，而另一条位元线236则可以定义为记忆体阵列200中的另一列。此外，在存储单元202中的栅极与连结于存储单元201中的栅极210的字元线240电性连接。因此，字元线240可以定义为记忆体阵列200中的一行，而另一条字元线241则可以定义为记忆体阵列200中的另一行。

Claims (16)

1、一种具有水平电极的硫属化合物存储单元的形成方法，其特征在于其包括：

在一基底内形成至少部分配置在其内的一传导单元；

在该基底上形成一垫层，该垫层部分覆盖该传导单元，该垫层沿该基板的一长度方向延伸，且该垫层具有与该垫层长度延伸方向平行的多个侧壁；

在该基底上形成至少一底部电极，该至少一底部电极贴附于该垫层的至少一个侧壁使该至少一底部电极与该传导单元电性连接，且至少一底部电极沿该垫层的长度延伸方向延伸；以及

在该基底上除了该至少一底部电极外，配置一相变化材料，该相变化材料抵触该垫层及该至少一底部电极非延伸方向上的一侧面，使该相变化材料与该至少一底部电极电性连接。

2、根据权利要求1所述的存储单元的形成方法，其特征在于其中形成该垫层的方法包括：

在该基底上配置一第一材料层；以及

蚀刻该第一材料层以暴露出至少部分该传导单元以及形成该垫层。

3、根据权利要求2所述的存储单元的形成方法，其中配置该第一材料层的方法包括配置一介电材料层。

4、根据权利要求1所述的存储单元的形成方法，其特征在于其中在该基底上形成至少一底部电极的方法包括：

在该垫层、该垫层的该些侧壁其中至少一个与该基底上配置一传导材料层；以及

对该传导材料层进行回蚀刻，以留下该垫层的该些侧壁其中至少一个上的该传导材料层，因此形成该至少一底部电极，该至少一底部电极贴附于该垫层的至少一个侧壁上，且该至少一底部电极具有与该垫层的该长度延伸方向平行的一长度。

5、根据权利要求1所述的存储单元的形成方法，其特征在于其中配置该相变化材料的方法包括：

在该垫层、该至少一底部电极与该基底上形成一绝缘材料层；

在绝缘材料层内形成一沟渠，该沟渠穿过该垫层与该至少一底部电极至该基底的一表面，且该沟渠与该至少一底部电极的该长度延伸方向呈一直角，其中该沟渠的形成去除了该至少一底部电极的一部分，藉此暴露出该至少一底部电极的一平面末端表面；以及

在该绝缘材料层上配置该相变化材料，藉由将该相变化材料填入该沟渠而与该至少一底部电极的该末端平面表面电性连接。

6、根据权利要求5所述的存储单元的形成方法，其特征在于其中在去除一部分该至少一底部电极与该垫层之前，先在该垫层上形成该绝缘材料层，在去除一部分该至少一底部电极与该垫层后形成一开口，其暴露出与该垫层的长度延伸方向相同方向的该基底的该表面。

7、根据权利要求4所述的存储单元的形成方法，其特征在于其更包括：

在该相变化材料上配置另一传导材料层；以及

对该传导材料层与该相变化材料进行蚀刻以形成与该相变化材料电性连接的一顶部电极。

8、根据权利要求1所述的存储单元的形成方法，其特征在于其中所述的相变化材料的材质包括硫属化合物材料。

9、一种存储单元，其特征在于其包括：

一传导单元，至少一部分配置于一基底中；

一底部电极，至少一部分配置于该基底的一表面上，以及与该传导单元电性连接，该底部电极包括一平面末端表面；

一相变化材料，至少一部分配置于该基底的该表面上并与该底部电极电性连接，该平面末端表面与该相变化材料电性连接；以及

一垫层，配置于该基底的该表面上，其中该底部电极形成于该垫层的一侧壁上，该垫层包括一顶部表面、一底部表面以及配置于该顶部表面与该底部表面之间的至少两个侧壁，且该底部电极形成于该至少两个侧壁其中之一上。

10、根据权利要求9所述的存储单元，其特征在于其中所述的传导单元包括一第一传导单元、底部电极包括一第一底部电极以及该存储单元更包括：

一第二传导单元，至少一部分配置于该基底中；以及

一第二底部电极，形成于该垫层的该至少两个侧壁其中另外之一上，该第二底部电极与该第二传导单元电性连接，其中该相变化材料与该第二底部电极电性连接。

11、根据权利要求10所述的存储单元，其特征在于其中所述的第一传导单元与该第二传导单元的材质包括钨。

12、根据权利要求10所述的存储单元，其特征在于其中所述的垫层配置于该第一底部电极与该第二底部电极之间。

13、根据权利要求9所述的存储单元，其特征在于其更包括一顶部电极，配置于该相变化材料上。

14、根据权利要求9所述的存储单元，其特征在于其中所述的相变化材料包括硫属化合物材料。

15、一种至少部分形成于一基底中的存储单元阵列，该存储单元阵列被安排成行与列，而多数个存储单元是在行与列的交叉处中，该存储单元阵列中的每一该些存储单元包括具有一源极、一漏极与一栅极的一晶体管，在每一行中的该些晶体管的该些栅极与一共同字元线电性连接，而在每一列中的该些晶体管的该些漏极与一共同位元线电性连接，其特征在于每一该些存储单元包括：

一传导单元，至少一部分配置于该基底中，且该传导单元与一对应的晶体管的该源极电性连接；

一垫层，配置于该基底上；

一底部电极，至少一部分配置于该基底的一表面上，且形成于该垫层的一侧壁上，而与该传导单元电性连接，该底部电极包括一平面末端表面；

一相变化材料，至少一部分配置于基底上，而与该底部电极电性连接，该平面末端表面与该相变化材料电性连接；以及

传导材料组成的一顶部电极，配置于该相变化材料上，而与该相变化材料电性连接。

16、根据权利要求15所述的存储单元，其特征在于其中所述的相变化材料包括硫属化合物材料。

Images