TWI449171B - 硫屬化合物記憶體存取裝置之自我對準成長之方法 - Google Patents

硫屬化合物記憶體存取裝置之自我對準成長之方法 Download PDF

Info

Publication number
TWI449171B
TWI449171B TW100100077A TW100100077A TWI449171B TW I449171 B TWI449171 B TW I449171B TW 100100077 A TW100100077 A TW 100100077A TW 100100077 A TW100100077 A TW 100100077A TW I449171 B TWI449171 B TW I449171B
Authority
TW
Taiwan
Prior art keywords
memory
access device
forming
memory access
chalcogenide material
Prior art date
Application number
TW100100077A
Other languages
English (en)
Other versions
TW201143083A (en
Inventor
Neil Greeley
Bhaskar Srinivasan
Gurtej Sandhu
John Smythe
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201143083A publication Critical patent/TW201143083A/zh
Application granted granted Critical
Publication of TWI449171B publication Critical patent/TWI449171B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

硫屬化合物記憶體存取裝置之自我對準成長之方法
所揭示實施例一般而言係關於記憶體裝置，且更特定而言係關於形成供用於記憶體裝置中之自我對準之硫屬化合物記憶體存取裝置之方法。
一非揮發性記憶體裝置能夠即使在關斷至該記憶體裝置之功率時仍保存所儲存之資訊。在傳統上，非揮發性記憶體裝置佔據大量空間且消耗大量功率。因此，非揮發性記憶體裝置已主要用於其中可容許有限耗用功率且電池壽命非係一問題之系統中。
一種類型之非揮發性記憶體裝置包含電阻式記憶體胞作為其中之記憶體元件。電阻式記憶體元件係其中可以可程式化方式改變電阻狀態以表示兩個或更多個數位值(例如，1、0)之彼等記憶體元件。當回應於所施加程式化電壓而在結構上或化學上改變該等記憶體元件之一物理性質時，電阻式記憶體元件儲存資料，此又改變胞電阻。可變電阻記憶體裝置之實例包含如下記憶體裝置，該等記憶體裝置包含使用(例如)可變電阻聚合物、鈣鈦礦材料、經摻雜非晶矽、相變玻璃及經摻雜硫屬化合物玻璃以及其他材料形成之記憶體元件。使用記憶體存取裝置(諸如二極體)來存取儲存於此等記憶體元件中之資料。圖1圖解說明一交叉點類型記憶體裝置之一一般結構。記憶體胞係定位於存取線21、22(舉例而言，字線)與資料/感測線11、12(舉例而言，位元線)之間。每一記憶體胞通常包含電耦合至一記憶體元件41之一記憶體存取裝置31。
如在任一類型之記憶體中，一工業目標係具有盡可能密集的一記憶體陣列；因此，期望增加一既定晶片面積之一陣列中記憶體胞之數目。在追求此目標時，某些記憶體陣列已以三維方式設計於多個平面中，從而使記憶體胞平面彼此堆疊。然而，此等三維結構之形成可非常複雜且耗時。形成此等三維記憶體結構之限制性因素中之一者係該等記憶體存取裝置之形成。傳統方法可能需要數個昂貴且額外的處理步驟且亦可在後續材料之形成期間對先前形成之材料造成損害。
因此，期望用於形成記憶體存取裝置之經改良製造方法。
在以下實施方式中，參考形成本發明之一部分且其中以圖說方式顯示可實踐具體實施例之隨附圖式。應理解，所有圖式中，相同參考編號表示相同元件。足夠詳細地闡述此等實例性實施例以使得熟習此項技術者能夠實踐該等實施例。應理解，可利用其他實施例，且在不背離本發明之範疇之情形下，可作出結構、材料及電改變，下文僅詳細論述其等中之某些實施例。
根據所揭示實施例，使用自我對準製造方法形成用於存取一記憶體胞之記憶體元件之記憶體存取裝置。自我對準製造技術較諸多傳統方法(諸如例如，藉由減少製造所需之遮掩步驟之數目)需要較少處理步驟，且因此更成本有效。自我對準製造方法亦可最小化記憶體存取裝置之所需接觸面積，此乃因其等可提供優越的填充能力。
此外，所揭示實施例之自我對準方法允許多個記憶體陣列層級之容易三維堆疊。其中此可能之一種方式係由於該等自我對準製造方法係在低溫(例如，處於或低於400℃)下實施。低溫形成促進多個記憶體層級之三維堆疊，此乃因其限制對先前所形成層級之損害。
此外，根據所揭示實施例，該等記憶體存取裝置係由經Cu或Ag摻雜之硫屬化合物材料形成。在此技術中已知硫屬化合物材料(例如，摻雜有氮化物)供用作用於形成記憶體元件之一相變材料。然而，亦已知經Cu或Ag摻雜之硫屬化合物(其充當電解質而非充當一相變材料)尤其適合供用作記憶體存取裝置。在一經Cu或Ag摻雜之硫屬化合物材料中，金屬「摻雜劑」離子在該硫屬化合物材料內可移動。此等「可移動」離子係當用作一記憶體存取裝置時允許電流流過該硫屬化合物材料之離子。
經Cu或Ag摻雜之硫屬化合物材料之使用亦提供所期望益處：高電流密度(例如，大於106 A/cm2 )及(例如)小於1V之低臨限導通電壓(亦即，「導通」或致動該裝置所需之最小電壓)。可作出行為以表示二極體類之選擇裝置。一記憶體存取裝置之此等態樣對一高密度記憶體裝置之適當操作頗重要。
所揭示實施例之記憶體存取裝置20可係由任何經Cu或Ag摻雜之硫屬化合物材料(舉例而言，包含與Sb、In、Sn、Ga、As、Al、Bi、S、O及Ge中之一者或多者形成合金之Se及/或Te之一經Cu或Ag摻雜之組合)形成。供用於所揭示實施例之記憶體存取裝置中之適當硫屬化合物材料(例如，硫屬化合物合金)(其然後摻雜有銅或銀中之一者)之具體實例包含In-Se、Sb-Te、As-Te、Al-Te、Ge-Te、Ge-S、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、Te-Ge-Sb-S、Te-Ge-Sn-O、Sb-Te-Bi-Se、Ge-Sb-Se-Te及Ge-Sn-Sb-Te之合金。
圖2A及圖2B圖解說明包含根據所揭示實施例形成之記憶體存取裝置20之一交叉點記憶體裝置100之一實例。圖2A圖解說明交叉點記憶體裝置100之一剖視圖且圖2B圖解說明交叉點記憶體裝置100之一自頂向下視圖。一記憶體存取裝置20、一電極150及一離散記憶體元件140係堆疊於交叉點記憶體裝置100之存取線110(舉例而言，字線)與資料/感測線120(舉例而言，位元線)之交叉點處。每一離散記憶體元件140係經由對應記憶體存取裝置20存取。存取線110及資料/感測線120係由一導電材料(諸如例如，鋁、鎢、鉭或鉑，或其合金)形成。用於電極150之適合材料包含(例如)TiN、TaN、Ta、TiAlN及TaSiN。記憶體元件140可係由一適當可變電阻材料(舉例而言，包含可變電阻聚合物、鈣鈦礦材料、經摻雜非晶矽、相變玻璃及經摻雜硫屬化合物玻璃以及其他材料)形成。一絕緣材料130(諸如一氧化物)填充該記憶體裝置之其他區域。
圖3A及圖3B分別圖解說明一交叉點記憶體裝置200之一替代配置之剖視圖及自頂向下視圖。在圖3A及圖3B中，用來自圖2A及圖2B之相同參考編號指示相同元件且不對其進行詳細闡述。如圖3A中可見，記憶體元件240係形成為一連續層而非形成為離散元件(如在記憶體元件140中)(圖2A)。此組態進一步減少製造複雜性以及記憶體元件140與對應電極150/記憶體存取裝置20之間的對準問題。
除根據所揭示實施例形成之記憶體存取裝置20之形成外，交叉點記憶體裝置100/200之其他元件(例如，字線、位元線、電極等等)係使用此項技術中已知之方法形成。現闡述一實例性方法；然而任何已知製造方法可用於交叉點記憶體裝置100/200之其他元件。可在任一適合基板上方形成存取線110。可藉助任何適合方法論(舉例而言，包含原子層沈積(ALD)方法或電漿氣相沈積(PVD)方法，諸如濺鍍及蒸發、熱沈積、化學氣相沈積(CVD)方法、電漿增強型(PECVD)方法及光有機沈積(PODM))沈積形成存取線110之導電材料。然後可圖案化該材料以使用光微影處理及一次或多次蝕刻或藉由任何其他適合圖案化技術形成存取線110。接下來在存取線110上方形成絕緣材料130。可藉由相對於存取線110所論述之方法中之任一者或其他適合技術沈積並圖案化絕緣材料130以在對應於其中存取線110與資料/感測線120將交叉之位置的位置處形成通孔。然後根據所揭示實施例在該等通孔中形成記憶體存取裝置20。
在記憶體裝置100(圖2A/2B)之製造中，在記憶體存取裝置20之形成後，可在記憶體存取裝置20上方形成一額外絕緣材料130。圖案化此絕緣材料130以在對應於記憶體存取裝置20之位置處形成通孔並將電極150及記憶體元件140沈積於該等通孔內。另一選擇為，可將用於形成電極150及記憶體元件140之材料沈積於記憶體存取裝置20上方並將其圖案化以對準於記憶體存取裝置20，其後將額外絕緣材料130沈積於藉由圖案化形成之通孔中。在電極150及記憶體元件140之形成後，藉由相對於存取線110所論述之方法中之任一者或使用其他適合技術沈積並圖案化資料/感測線120。
在記憶體裝置200之製造中(圖3A/圖3B)，在記憶體存取裝置20之形成後，可在記憶體存取裝置20上方形成一絕緣材料130。圖案化此絕緣材料130以在對應於記憶體存取裝置20之位置處形成通孔並將電極150沈積於該等通孔內。另一選擇為，將用於形成電極150之一材料沈積於記憶體存取裝置20上方並將其圖案化以對準於記憶體存取裝置20，其後將額外絕緣材料130沈積於藉由圖案化形成之通孔中。在電極150之形成後，藉助任一適合方法論沈積一記憶體元件240。然後，藉由相對於存取線110所論述之方法中之任一者或使用其他適合技術沈積並圖案化資料/感測線120。
另一選擇為，可藉由以下方式形成存取線110：首先形成一毯式底部電極，且然後在記憶體存取裝置20之形成(如下文所闡述)後，在該記憶體存取裝置上方形成一頂蓋層且圖案化該毯式底部電極以形成存取線110。
應注意，雖然在圖2A/2B及圖3A/3B中圖解說明僅一單層級交叉點記憶體結構，但亦可在彼此上方形成多個層級，亦即經堆疊以形成三維記憶體陣列，藉此增加記憶體密度。
所揭示實施例之記憶體存取裝置20可藉由數個自我對準製造技術中之一者形成，如下文所闡述。
參考圖4A至4D，闡述可藉由其形成所揭示實施例之記憶體存取裝置20之一種方法。如圖4A中所見，形成字線110及絕緣材料130。此可(例如)藉由任何適合沈積方法論(舉例而言，包含原子層沈積(ALD)方法或電漿氣相沈積(PVD)方法，諸如濺鍍及蒸發、熱沈積、化學氣相沈積(CVD)方法、電漿增強型(PECVD)方法及光有機沈積(PODM))完成。如圖4B中所見，圖案化絕緣材料130以形成用於記憶體存取裝置20之通孔131。此可(例如)藉由使用光微影處理及一次或多次蝕刻或藉由任一其他適合圖案化技術完成。將絕緣材料130中之通孔131形成為處於一亞40 nm標度。接下來，如圖4C中所見，藉由電化學沈積來沈積一經Cu或Ag摻雜之硫屬化合物材料。用於藉由此製程進行沈積之適合材料包含與Sb、In、Sn、Ga、As、Al、Bi、S、O及Ge中之一者或多者形成合金之Se及/或Te之任一經Cu或Ag摻雜之組合，如先前所論述。字線110之所曝露部分22提供用於該電化學沈積製程之還原/沈積之一源。所沈積之經Cu或Ag摻雜之硫屬化合物材料藉此形成記憶體存取裝置20，其具有圖4C中所示之沈積製程之「蘑菇狀」頂蓋25超程。在該電化學沈積製程後，使用(例如)一化學機械平坦化製程來平坦化「蘑菇狀」頂蓋25，從而產生圖4D中所示之結構。在平坦化後，藉由根據已知方法形成電極150、記憶體元件140/240及位元線120來完成記憶體裝置100/200，如上文相對於圖2A/2B及圖3A/3B所論述。
圖5A圖解說明根據此實施例形成之一記憶體存取裝置20陣列之一透視圖(掃描電子顯微鏡)。圖5B圖解說明圖5A中所示之陣列之一部分之一剖視圖。如圖5A中可見，記憶體存取裝置20(在圖5A中視為「蘑菇狀」頂蓋25)非常可靠地僅形成於用於形成三維堆疊記憶體陣列之所期望列及行位置中。如圖5B中可見，接觸填充(在絕緣材料130中之通孔131內)無空隙，證實遠程填充及特徵尺寸係處於亞40 nm之一標度。
使用電化學沈積作為一製造技術係固有自我對準，此乃因沈積僅發生於字線110之所曝露部分22上。此外，使用電化學沈積提供一自下而上填充過程，此乃因字線110之所曝露部分22係電化學沈積製程期間用於還原之唯一源(例如，沈積並不發生於位於開口131之側面處之絕緣材料130上)。此產生高縱橫比開口之一無空隙接觸填充且因此一無空隙記憶體存取裝置20。此製程能夠按比例調整至所期望之亞40 nm之特徵尺寸，此乃因與使用需要沈積材料以直接填充通孔之物理沈積技術相反，僅需要溶液中之離子進入至接觸通孔中，藉此成長所沈積之材料。
參考圖4A、4B、6A及6B，闡述可藉由其形成所揭示實施例之記憶體存取裝置20之另一種方法。形成字線110及絕緣材料130(圖4A)且在絕緣材料130中形成通孔131(圖4B)，如先前所論述。然後，如圖6A中所見，使用一氣相沈積方法來在通孔131中沈積一硫屬化合物材料19(圖4B)。用於藉由此製程進行沈積之適合材料包含與Sb、In、Sn、Ga、As、Al、Bi、S、O及Ge中之一者或多者形成合金之Se及/或Te之任一組合，如先前所論述。在硫屬化合物材料19之沈積後，在硫屬化合物材料19上方沈積一摻雜劑材料23，見圖6B中。此(例如)可藉由摻雜劑材料23之電化學沈積或藉由摻雜劑材料23之氣相沈積完成。摻雜劑材料23可係(例如)銅或銀。然後，使用(例如)一紫外(UV)光摻雜步驟來使硫屬化合物材料19摻雜有摻雜劑材料23。在UV光摻雜中，藉由將電磁輻射(例如，UV光)導引至金屬(例如，摻雜劑材料23)處來光子感生金屬原子之擴散，從而導致金屬原子自金屬至硫屬化合物材料19中之擴散。可使用使硫屬化合物材料19摻雜有來自摻雜劑材料23之離子之其他適合方法。因此使硫屬化合物材料19摻雜有來自摻雜劑材料23之離子，從而產生形成記憶體存取裝置20之經Cu或Ag摻雜之硫屬化合物材料。將摻雜劑材料23及過量經Cu或Ag摻雜之硫屬化合物材料20平坦化至絕緣材料130之頂表面之層級，從而產生圖4D中所圖解說明之結構。此可(例如)使用化學機械平坦化(CMP)(諸如在一銅摻雜劑材料23之情形下，CuCMP)完成。在平坦化後，藉由根據已知方法形成電極150、記憶體元件140/240及位元線120來完成記憶體裝置100/200，如上文相對於圖2A/2B及3A/3B所論述。
參考圖4A、4B、6B、7A及7B，揭示可藉由其形成所揭示實施例之記憶體存取裝置20之另一種方法。形成字線110及絕緣材料130(圖4A)且在絕緣材料130中形成通孔131(圖4B)，如先前所論述。然後，如圖7A中所見，使用一電化學沈積方法在通孔131中沈積一硫屬化合物材料19(圖4B)。沈積如上文相對於圖4C所論述地發生。如上文所闡述，使用一電化學沈積技術係固有自我對準，此乃因沈積僅發生於字線110之所曝露部分22上(圖4B)。在此實施例中，用於沈積之適合材料包含與Sb、In、Sn、Ga、As、Al、Bi、S及O中之一者或多者形成合金之Se及/或Te之任一組合，如先前所論述。然後，如圖7B中所示，使用氣體團簇離子束(GCIB)修改來將Ge注入硫屬化合物材料19。在氣體團簇離子束(GCIB)修改中，將包含Ge之一經加速氣體團簇離子束加速至硫屬化合物材料19之表面上以將Ge注入至硫屬化合物材料19之表面上。在將Ge注入硫屬化合物材料19中後，使經Ge注入之硫屬化合物材料19摻雜有一摻雜劑材料23。此可如先前相對於圖6B所論述來完成。然後，將摻雜劑材料23及過量經Ge注入之經Cu或Ag摻雜之硫屬化合物材料20平坦化至絕緣材料130之頂表面之層級，從而產生圖4D中所圖解說明之結構。此可(例如)使用化學機械平坦化(CMP)(諸如在一銅摻雜劑材料23之情形下，CuCMP)完成。在平坦化後，藉由根據已知方法形成電極150、記憶體元件140/240及位元線120完成記憶體裝置100/200，如上文相對於圖2A/2B及3A/3B所論述。
作為上文所闡述方法中之每一者之另一選擇，可首先形成一較厚絕緣材料130。在此例項中，經Cu或Ag摻雜之硫屬化合物材料20之電化學或氣相沈積將不完全填充通孔131。然後，亦可在通孔131內形成電極150(且在記憶體裝置100之例項中，記憶體元件140)，從而允許記憶體裝置100/200之整個部分自我對準。
可在低溫(諸如處於或低於400 ℃)下形成根據先前所揭示實施例中任一者形成之記憶體存取裝置。記憶體存取裝置之製造製程(諸如例如，習用基於矽之接面二極體)需要甚高處理溫度。低溫形成允許在不損壞先前形成之層級之情形下多個記憶體層級之三維堆疊。此外，由於記憶體存取裝置係以一自我對準方式形成，因此該等方法非常成本有效。此外，經Cu或Ag摻雜之硫屬化合物材料之使用允許記憶體存取裝置具有高電流密度(例如大於106 A/cm2 )同時維持低臨限導通電壓(例如，小於1V)。
交叉點記憶體陣列100/200(圖2A/2B及3A/3B)亦可製造為一積體電路之一部分。該等對應積體電路可用於一典型處理器系統中。舉例而言，圖8根據上文所闡述之實施例中之任一者圖解說明一簡化處理器系統500，該處理器系統包含自我對準之經Cu或Ag摻雜之硫屬化合物記憶體存取裝置20之一記憶體裝置100/200。一處理器系統(諸如一電腦系統)通常包括一中央處理單元(CPU)510(諸如一微處理器、一數位信號處理器或其他可程式化數位邏輯裝置)，其經由一匯流排590與一輸入/輸出(I/O)裝置520通信。記憶體裝置100/200通常透過一記憶體控制器經由匯流排590與CPU 510通信。在一電腦系統之情形下，處理器系統500可包含週邊裝置，諸如可抽換媒體裝置550(例如，CD-ROM驅動器或DVD驅動器)，其經由匯流排590與CPU 510通信。若期望，記憶體裝置100/200可與該處理器(舉例而言，CPU 510)組合為一單個積體電路。
上文闡述及圖式應僅視為用於圖解說明達成本文中所闡述之特徵及優點之實例性實施例。可對具體處理條件及結構作出修改及替代。因此，所主張發明不應視為限於前述闡述及圖式，但僅限於隨附申請專利範圍之範疇。
11．．．資料/感測線
12．．．資料/感測線
19．．．硫屬化合物材料
20．．．記憶體存取裝置
21．．．存取線
22．．．存取線
23．．．摻雜劑材料
25．．．頂蓋
31．．．記憶體存取裝置
41．．．記憶體元件
100．．．交叉點記憶體裝置
110．．．存取線
120．．．資料/感測線
130．．．絕緣材料
131．．．通孔
140．．．記憶體元件
150．．．電極
200．．．交叉點記憶體裝置
240．．．記憶體元件
500．．．處理器系統
510．．．中央處理單元
520．．．輸入/輸出裝置
550．．．可抽換媒體裝置
590．．．匯流排
圖1圖解說明一交叉點類型記憶體裝置之一一般結構。
圖2A根據所揭示實施例圖解說明包含一記憶體存取裝置之一交叉點記憶體裝置之一剖視圖。
圖2B圖解說明圖2A之交叉點記憶體裝置之一俯視圖。
圖3A根據所揭示實施例圖解說明包含一記憶體存取裝置之一交叉點記憶體裝置之一剖視圖之一替代組態。
圖3B圖解說明圖3A之交叉點記憶體裝置之一俯視圖。
圖4A至4D根據所揭示實施例各自圖解說明一記憶體裝置之製造中之一中間步驟之一剖視圖。
圖5A及圖5B係顯示由一所揭示實施例形成之實例性記憶體存取裝置之掃描電子顯微鏡照片。
圖6A及圖6B根據所揭示實施例各自圖解說明一記憶體裝置之製造中之一中間步驟之一剖視圖。
圖7A及圖7B根據所揭示實施例各自圖解說明一記憶體裝置之製造中之一中間步驟之一剖視圖。
圖8根據一所揭示實施例圖解說明包含具有記憶體存取裝置之一記憶體裝置之一處理器系統。
20．．．記憶體存取裝置
110．．．存取線
120．．．資料/感測線
130．．．絕緣材料
150．．．電極
200．．．交叉點記憶體裝置
240．．．記憶體元件

Claims (32)

  1. 一種形成一記憶體裝置之方法，其包括：在一第一導電電極上方形成一絕緣材料；圖案化該絕緣材料以形成曝露該第一導電電極之若干個部分之通孔；在該絕緣材料之該等通孔內形成一記憶體存取裝置；及在該記憶體存取裝置上方形成一記憶體元件，其中儲存於該記憶體元件中之資料可經由該記憶體存取裝置存取，其中該記憶體存取裝置係由一經摻雜硫屬化合物材料形成，且該記憶體存取裝置係使用一自我對準製造方法形成。
  2. 如請求項1之方法，其中該經摻雜硫屬化合物材料包括由與Sb、In及Ge中之一者或多者形成合金之Se及/或Te之一經Cu摻雜之組合組成之群組中之一者。
  3. 如請求項1之方法，其中該經摻雜硫屬化合物材料包括由與Sb、In及Ge中之一者或多者形成合金之Se及/或Te之一經Ag摻雜之組合組成之群組中之一者。
  4. 如請求項1之方法，其中用於形成該記憶體存取裝置之該自我對準製造方法進一步包括使用電化學沈積來沈積該經摻雜硫屬化合物材料。
  5. 如請求項1之方法，其中用於形成該記憶體存取裝置之該自我對準製造方法進一步包括使用氣相沈積來沈積該經摻雜硫屬化合物材料。
  6. 如請求項4之方法，其中在該電化學沈積製程期間，將該經摻雜硫屬化合物材料僅形成於該第一導電電極之該等所曝露部分上。
  7. 如請求項1之方法，其中形成於該絕緣材料中之通孔具有40 nm或更小之一寬度。
  8. 如請求項1之方法，其中用於形成該記憶體存取裝置之該自我對準製造方法在處於或低於400℃之溫度下發生。
  9. 如請求項4之方法，其中形成一記憶體存取裝置進一步包括將該以電化學方式沈積之經摻雜硫屬化合物材料平坦化至該絕緣材料之一頂表面。
  10. 如請求項1之方法，其中該第一導電電極係一字線。
  11. 如請求項1之方法，其進一步包括在該記憶體元件上方形成一第二導電電極。
  12. 如請求項11之方法，其中該第二導電電極係一位元線。
  13. 如請求項11之方法，其中該記憶體裝置係一交叉點記憶體。
  14. 如請求項13之方法，其進一步包括形成複數個重複個別記憶體裝置層級，每一重複層級包括該第一導電電極、該絕緣材料、該記憶體存取裝置、該記憶體元件及該第二導電電極，其中該交叉點記憶體裝置包括多個記憶體元件及記憶體存取裝置層級以使得其係三維堆疊記憶體裝置，且其中每一記憶體存取裝置係用於一對應記憶體元件之一選擇裝置。
  15. 一種形成一記憶體裝置之方法，其包括：在一第一導電電極上方形成一絕緣材料；圖案化該絕緣材料以形成曝露該第一導電電極之若干個部分之通孔；使用一自我對準製造方法在該絕緣材料之該等通孔內形成一記憶體存取裝置；及在該記憶體存取裝置上方形成一記憶體元件，其中儲存於該記憶體元件中之資料可經由該記憶體存取裝置存取。
  16. 如請求項15之方法，其中該自我對準製造方法進一步包括：沈積一硫屬化合物材料；將一摻雜劑材料沈積於該硫屬化合物材料上；及致使該硫屬化合物材料變得摻雜有該摻雜劑材料。
  17. 如請求項16之方法，其中使用氣相沈積來沈積該硫屬化合物材料。
  18. 如請求項16之方法，其中使用電化學沈積來沈積該硫屬化合物材料。
  19. 如請求項16之方法，其中使用該摻雜劑材料之電化學沈積或物理氣相沈積中之一者將該摻雜劑材料選擇性地沈積於該硫屬化合物材料上。
  20. 如請求項16之方法，其中該硫屬化合物材料係與Sb、In及Ge中之一者或多者形成合金之Se及/或Te之一組合。
  21. 如請求項16之方法，其中該摻雜劑材料係Cu或Ag中之一者。
  22. 如請求項18之方法，其中在該電化學沈積製程期間，將該硫屬化合物材料僅形成於該導電電極之該等所曝露部分上。
  23. 如請求項16之方法，其進一步包括平坦化該摻雜劑材料及該經摻雜硫屬化合物材料在該絕緣材料之該等通孔上面延伸之部分。
  24. 一種形成一記憶體裝置之方法，其包括：在一第一導電電極上方形成一絕緣材料；圖案化該絕緣材料以形成曝露該第一導電電極之若干個部分之通孔；使用一自我對準製造方法在該絕緣材料之該等通孔內形成一記憶體存取裝置；及在該記憶體存取裝置上方形成一記憶體元件，其中儲存於該記憶體元件中之資料可經由該記憶體存取裝置存取，其中該自我對準製造方法進一步包括：沈積一硫屬化合物材料；將Ge注入該硫屬化合物；及將一摻雜劑材料沈積於具有一摻雜劑材料之該經Ge注入之硫屬化合物材料上；及致使該經Ge注入之硫屬化合物材料變成摻雜有該摻雜劑材料。
  25. 如請求項24之方法，其中使用氣相沈積來沈積該硫屬化合物材料。
  26. 如請求項24之方法，其中使用電化學沈積來沈積該硫屬化合物材料。
  27. 如請求項24之方法，其中使用氣體團簇離子束修改將Ge注入該硫屬化合物材料。
  28. 如請求項24之方法，其中使用該摻雜劑材料之電化學沈積或物理氣相沈積中之一者將該摻雜劑材料選擇性地沈積於該經Ge注入之硫屬化合物材料上。
  29. 如請求項24之方法，其中該硫屬化合物材料係與Sb及In中之一者或多者形成合金之Se及/或Te之一組合。
  30. 如請求項24之方法，其中該摻雜劑材料係Cu或Ag中之一者。
  31. 如請求項24之方法，其中在該電化學沈積製程期間，將該硫屬化合物材料僅形成於該導電電極之該等所曝露部分上。
  32. 如請求項24之方法，其進一步包括平坦化該摻雜劑材料及該經摻雜硫屬化合物材料在該絕緣材料之該等通孔上面延伸之部分。
TW100100077A 2010-01-05 2011-01-03 硫屬化合物記憶體存取裝置之自我對準成長之方法 TWI449171B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/652,576 US8198124B2 (en) 2010-01-05 2010-01-05 Methods of self-aligned growth of chalcogenide memory access device

Publications (2)

Publication Number Publication Date
TW201143083A TW201143083A (en) 2011-12-01
TWI449171B true TWI449171B (zh) 2014-08-11

Family

ID=43660567

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100100077A TWI449171B (zh) 2010-01-05 2011-01-03 硫屬化合物記憶體存取裝置之自我對準成長之方法

Country Status (6)

Country Link
US (4) US8198124B2 (zh)
KR (1) KR101375434B1 (zh)
CN (3) CN110061130A (zh)
SG (1) SG182384A1 (zh)
TW (1) TWI449171B (zh)
WO (1) WO2011084482A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198124B2 (en) * 2010-01-05 2012-06-12 Micron Technology, Inc. Methods of self-aligned growth of chalcogenide memory access device
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US8395935B2 (en) * 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
KR102192895B1 (ko) 2014-08-21 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9548450B2 (en) * 2014-09-23 2017-01-17 Micron Technology, Inc. Devices containing metal chalcogenides
KR20170106974A (ko) 2015-01-29 2017-09-22 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 저항성 메모리 장치 및 어레이
US9865798B2 (en) 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
US9595669B2 (en) 2015-06-30 2017-03-14 Western Digital Technologies, Inc. Electroplated phase change switch
KR101751977B1 (ko) 2015-10-30 2017-06-28 성균관대학교산학협력단 2차원 반도체의 도핑 방법
US10008665B1 (en) * 2016-12-27 2018-06-26 Intel Corporation Doping of selector and storage materials of a memory cell
CN110098104B (zh) * 2018-01-20 2021-01-26 清华大学 一种图案化的二维过渡金属硫属化合物纳米材料的制备方法
EP3621126B1 (en) * 2018-09-05 2021-06-16 IMEC vzw Manufacturing of an integrated electronic circuit which includes a component based on metal ion migration and reduction
TWI723564B (zh) * 2018-10-01 2021-04-01 美商橫杆股份有限公司 電阻式隨機存取記憶體和製作技術
CN112635664B (zh) * 2020-11-26 2023-08-25 宁波大学 一种In2S3掺杂Sb相变薄膜材料及其制备方法
CN114361335B (zh) * 2021-12-15 2024-06-11 华中科技大学 一种Cu掺杂的Sb-Te体系相变材料、相变存储器及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US93100A (en) * 1869-07-27 Improvement in fulling-mills
US36103A (en) * 1862-08-05 Improvement in clock and watch movements
US309087A (en) * 1884-12-09 peeey
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
US6440837B1 (en) * 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6849868B2 (en) * 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US20040036103A1 (en) 2002-08-20 2004-02-26 Macronix International Co., Ltd. Memory device and method of manufacturing the same
US7057202B2 (en) * 2003-09-26 2006-06-06 Hewlett-Packard Development Company, L.P. Ultra-high density storage device using phase change diode memory cells and methods of fabrication thereof
US7015504B2 (en) * 2003-11-03 2006-03-21 Advanced Micro Devices, Inc. Sidewall formation for high density polymer memory element array
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
US7220983B2 (en) * 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
KR100689831B1 (ko) * 2005-06-20 2007-03-08 삼성전자주식회사 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
DE602006016864D1 (de) * 2005-12-20 2010-10-21 Imec Vertikale phasenwechsel-speicherzelle und herstellungsverfahren dafür
US7812334B2 (en) * 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
US7910905B2 (en) * 2006-08-25 2011-03-22 Micron Technology, Inc. Self-aligned, planar phase change memory elements and devices
US20080078983A1 (en) * 2006-09-28 2008-04-03 Wolfgang Raberg Layer structures comprising chalcogenide materials
KR100782496B1 (ko) * 2006-11-09 2007-12-05 삼성전자주식회사 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법
US7382647B1 (en) * 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
KR20090006628A (ko) * 2007-07-12 2009-01-15 삼성전자주식회사 상변화 기억 소자 및 그 제조방법들
US7566643B2 (en) * 2007-07-23 2009-07-28 Ovonyx, Inc. Liquid phase deposition of contacts in programmable resistance and switching devices
US9203024B2 (en) * 2007-07-25 2015-12-01 Intel Corporation Copper compatible chalcogenide phase change memory with adjustable threshold voltage
US7642125B2 (en) * 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
CN101515630A (zh) * 2008-02-18 2009-08-26 华邦电子股份有限公司 电阻式存储器元件及其形成方法
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
KR20100052300A (ko) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US8198124B2 (en) * 2010-01-05 2012-06-12 Micron Technology, Inc. Methods of self-aligned growth of chalcogenide memory access device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell

Also Published As

Publication number Publication date
US20140166972A1 (en) 2014-06-19
US20110165728A1 (en) 2011-07-07
US8415661B2 (en) 2013-04-09
CN110061130A (zh) 2019-07-26
KR101375434B1 (ko) 2014-03-17
CN102754234B (zh) 2016-08-10
CN106098933B (zh) 2018-12-21
CN102754234A (zh) 2012-10-24
US8198124B2 (en) 2012-06-12
TW201143083A (en) 2011-12-01
SG182384A1 (en) 2012-08-30
CN106098933A (zh) 2016-11-09
KR20120109602A (ko) 2012-10-08
US20130234091A1 (en) 2013-09-12
US8686411B2 (en) 2014-04-01
WO2011084482A1 (en) 2011-07-14
US8853682B2 (en) 2014-10-07
US20120241911A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
TWI449171B (zh) 硫屬化合物記憶體存取裝置之自我對準成長之方法
US6858482B2 (en) Method of manufacture of programmable switching circuits and memory cells employing a glass layer
CN1967897B (zh) 管型相变化存储器形成方法
EP2577731B1 (en) Resistance variable memory cell structures and methods
US7901979B2 (en) Method of forming a small contact in phase-change memory
CN101840928B (zh) 带有自对准存储元件的多晶硅柱双极晶体管
US8101938B2 (en) Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method
US8853044B2 (en) Phase-change random access memory device and method of manufacturing the same
US8518790B2 (en) Method of forming memory device
JP2011199017A (ja) 半導体装置
KR100967675B1 (ko) 상변환 기억 소자 및 그의 제조방법
US20090072348A1 (en) Integrated Circuits; Methods for Manufacturing an Integrated Circuit and Memory Module
KR101069280B1 (ko) 상변환 기억 소자의 제조방법