CN102754234A - 硫属化合物存储器存取装置的自对准生长方法 - Google Patents

硫属化合物存储器存取装置的自对准生长方法 Download PDF

Info

Publication number
CN102754234A
CN102754234A CN2010800630932A CN201080063093A CN102754234A CN 102754234 A CN102754234 A CN 102754234A CN 2010800630932 A CN2010800630932 A CN 2010800630932A CN 201080063093 A CN201080063093 A CN 201080063093A CN 102754234 A CN102754234 A CN 102754234A
Authority
CN
China
Prior art keywords
access device
chalcogenide materials
memory access
memory
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800630932A
Other languages
English (en)
Other versions
CN102754234B (zh
Inventor
尼尔·格里利
巴斯卡尔·斯里尼瓦桑
古尔特杰·桑胡
约翰·斯迈思
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201811417388.XA priority Critical patent/CN110061130A/zh
Priority to CN201610459395.0A priority patent/CN106098933B/zh
Publication of CN102754234A publication Critical patent/CN102754234A/zh
Application granted granted Critical
Publication of CN102754234B publication Critical patent/CN102754234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/043—Modification of switching materials after formation, e.g. doping by implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示用于形成包括经掺杂硫属化合物材料的存储器存取装置的自对准制作方法。所述方法可用于形成三维堆叠交叉点存储器阵列。所述方法包含：在第一导电电极上方形成绝缘材料；图案化所述绝缘材料以形成暴露所述第一导电电极的部分的通孔；在所述绝缘材料的所述通孔内形成存储器存取装置且在所述存储器存取装置上方形成存储器元件，其中可经由所述存储器存取装置存取存储于所述存储器元件中的数据。所述存储器存取装置由经掺杂硫属化合物材料形成且使用自对准制作方法形成。

Description

硫属化合物存储器存取装置的自对准生长方法
技术领域
所揭示实施例一般来说涉及存储器装置，且更特定来说涉及形成供用于存储器装置中的自对准的硫属化合物存储器存取装置的方法。
背景技术
非易失性存储器装置能够即使在关断到所述存储器装置的电力时仍保持所存储的信息。传统上，非易失性存储器装置占据大量空间且消耗大量电力。因此，非易失性存储器装置已主要用于其中可容许有限电力耗用且电池寿命并不是问题的系统中。
一种类型的非易失性存储器装置包含电阻式存储器单元作为其中的存储器元件。电阻式存储器元件是其中可以可编程方式改变电阻状态以表示两个或两个以上数值(例如，1、0)的那些存储器元件。当响应于所施加编程电压而在结构上或化学上改变所述存储器元件的物理性质时，电阻式存储器元件存储数据，此又改变单元电阻。可变电阻存储器装置的实例包含如下存储器装置，所述存储器装置包含使用(例如)可变电阻聚合物、钙钛矿材料、经掺杂非晶硅、相变玻璃及经掺杂硫属化合物玻璃以及其它材料形成的存储器元件。使用存储器存取装置(例如二极管)来存取存储于这些存储器元件中的数据。图1图解说明交叉点类型存储器装置的一般结构。存储器单元定位于存取线21、22(举例来说，字线)与数据/感测线11、12(举例来说，位线)之间。每一存储器单元通常包含电耦合到存储器元件41的存储器存取装置31。
如在任一类型的存储器中，工业目标是具有尽可能密集的存储器阵列；因此，期望增加给定芯片面积的阵列中存储器单元的数目。在追求此目标时，一些存储器阵列已以三维方式设计于多个平面中，从而使存储器单元平面彼此堆叠。然而，这些三维结构的形成可非常复杂且耗时。形成此类三维存储器结构的限制性因素中的一者为所述存储器存取装置的形成。传统方法可能需要数个昂贵且额外的处理步骤且还可在后续材料的形成期间对先前形成的材料造成损害。
因此，需要用于形成存储器存取装置的经改进制作方法。
发明内容
附图说明
图1图解说明交叉点类型存储器装置的一般结构。
图2A图解说明根据所揭示实施例包含存储器存取装置的交叉点存储器装置的横截面图。
图2B图解说明图2A的交叉点存储器装置的俯视图。
图3A图解说明根据所揭示实施例包含存储器存取装置的交叉点存储器装置的横截面图的替代配置。
图3B图解说明图3A的交叉点存储器装置的俯视图。
图4A到4D各自图解说明根据所揭示实施例存储器装置的制作中的中间步骤的横截面图。
图5A及5B是展示通过所揭示实施例形成的实例性存储器存取装置的扫描电子显微镜照片。
图6A及6B各自图解说明根据所揭示实施例存储器装置的制作中的中间步骤的横截面图。
图7A及7B各自图解说明根据所揭示实施例存储器装置的制作中的中间步骤的横截面图。
图8图解说明根据所揭示实施例包含具有存储器存取装置的存储器装置的处理器系统。
具体实施方式
在以下实施方式中，参考形成本发明的一部分且其中以图解说明方式展示可实践特定实施例的所附图式。应理解，所有图式中，相同参考编号表示相同元件。足够详细地描述这些实例性实施例以使得所属领域的技术人员能够实践所述实施例。应理解，可利用其它实施例，且在不背离本发明的范围的情况下，可作出结构、材料及电改变，下文仅详细论述其中的一些实施例。
根据所揭示实施例，使用自对准制作方法形成用于存取存储器单元的存储器元件的存储器存取装置。自对准制作技术需要比许多传统方法(例如(举例来说)通过减少制作所需的遮掩步骤的数目)更少的处理步骤，且因此更成本有效。自对准制作方法还可最小化存储器存取装置的所需接触面积，因为其可提供优越的填充能力。
此外，所揭示实施例的自对准方法允许多个存储器阵列层级的容易三维堆叠。其中此可能的一种方式是因为自对准制作方法是在低温(例如，处于或低于400℃)下实施。低温形成促进多个存储器层级的三维堆叠，因为其限制对先前所形成层级的损害。
另外，根据所揭示实施例，存储器存取装置由经Cu或Ag掺杂的硫属化合物材料形成。此项技术中已知硫属化合物材料(例如，掺杂有氮化物)供用作用于形成存储器元件的相变材料。然而，也已知经Cu或Ag掺杂的硫属化合物(其充当电解质而非充当相变材料)尤其适合供用作存储器存取装置。在经Cu或Ag掺杂的硫属化合物材料中，金属“掺杂剂”离子在所述硫属化合物材料内可移动。这些“可移动”离子是当用作存储器存取装置时允许电流流过硫属化合物材料的离子。
经Cu或Ag掺杂的硫属化合物材料的使用也提供所要益处：高电流密度(例如，大于106A/cm2)及(例如)小于1V的低阈值接通电压(即，“接通”或激活所述装置所需的最小电压)。可作出表示类二极管选择装置的表现。存储器存取装置的这些方面对高密度存储器装置的适当操作是重要的。
所揭示实施例的存储器存取装置20可由任何经Cu或Ag掺杂的硫属化合物材料(举例来说，包含与Sb、In、Sn、Ga、As、Al、Bi、S、O及Ge中的一者或一者以上形成合金的Se及/或Te的经Cu或Ag掺杂组合)形成。供用于所揭示实施例的存储器存取装置中的适当硫属化合物材料(例如，硫属化合物合金)(其然后掺杂有铜或银中的一者)的特定实例包含In-Se、Sb-Te、As-Te、Al-Te、Ge-Te、Ge-S、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、Te-Ge-Sb-S、Te-Ge-Sn-O、Sb-Te-Bi-Se、Ge-Sb-Se-Te及Ge-Sn-Sb-Te的合金。
图2A及2B图解说明包含根据所揭示实施例形成的存储器存取装置20的交叉点存储器装置100的实例。图2A图解说明交叉点存储器装置100的横截面图且图2B图解说明交叉点存储器装置100的自顶向下视图。存储器存取装置20、电极150及离散存储器元件140堆叠于交叉点存储器装置100的存取线110(举例来说，字线)与数据/感测线120(举例来说，位线)的交叉点处。每一离散存储器元件140是经由对应存储器存取装置20来存取。存取线110及数据/感测线120由导电材料(例如(举例来说)，铝、钨、钽或铂，或其合金)形成。用于电极150的适合材料包含(例如)TiN、TaN、Ta、TiAlN及TaSiN。存储器元件140可由适当可变电阻材料(举例来说，包含可变电阻聚合物、钙钛矿材料、经掺杂非晶硅、相变玻璃及经掺杂硫属化合物玻璃以及其它材料)形成。绝缘材料130(例如氧化物)填充所述存储器装置的其它区域。
图3A及3B分别图解说明交叉点存储器装置200的替代布置的横截面图及自顶向下视图。在图3A及3B中，用来自图2A及2B的相同参考编号指示相同元件且不对所述元件进行详细描述。如图3A中可见，存储器元件240形成为连续层而非形成为离散元件(如在存储器元件140中)(图2A)。此配置进一步减少制造复杂性以及存储器元件140与对应电极150/存储器存取装置20之间的对准问题。
除根据所揭示实施例形成的存储器存取装置20的形成外，交叉点存储器装置100/200的其它元件(例如，字线、位线、电极等等)使用此项技术中已知的方法形成。现描述实例性方法；然而任何已知制作方法可用于交叉点存储器装置100/200的其它元件。可在任一适合衬底上方形成存取线110。可借助任何适合方法(举例来说，包含原子层沉积(ALD)方法或等离子气相沉积(PVD)方法，例如溅镀及蒸发、热沉积、化学气相沉积(CVD)方法、等离子增强型(PECVD)方法及光有机沉积(PODM))沉积形成存取线110的导电材料。然后可使用光刻处理及一次或一次以上蚀刻或通过任何其它适合图案化技术来图案化所述材料以形成存取线110。接下来在存取线110上方形成绝缘材料130。可通过关于存取线110所论述的方法中的任一者或其它适合技术沉积并图案化绝缘材料130以在对应于其中存取线110与数据/感测线120将交叉的位置的位置处形成通孔。然后根据所揭示实施例在所述通孔中形成存储器存取装置20。
在存储器装置100的制作中(图2A/2B)，在存储器存取装置20的形成后，可在存储器存取装置20上方形成额外绝缘材料130。图案化此绝缘材料130以在对应于存储器存取装置20的位置处形成通孔并将电极150及存储器元件140沉积于所述通孔内。或者，可将用于形成电极150及存储器元件140的材料沉积于存储器存取装置20上方并将其图案化以对准于存储器存取装置20，其后将额外绝缘材料130沉积于通过图案化形成的通孔中。在电极150及存储器元件140的形成后，通过关于存取线110所论述的方法中的任一者或使用其它适合技术沉积并图案化数据/感测线120。
在存储器装置200的制作中(图3A/图3B)，在存储器存取装置20的形成后，可在存储器存取装置20上方形成绝缘材料130。图案化此绝缘材料130以在对应于存储器存取装置20的位置处形成通孔并将电极150沉积于所述通孔内。或者，将用于形成电极150的材料沉积于存储器存取装置20上方并将其图案化以对准于存储器存取装置20，其后将额外绝缘材料130沉积于通过图案化形成的通孔中。在电极150的形成后，借助任一适合方法沉积存储器元件240。然后，通过关于存取线110所论述的方法中的任一者或使用其它适合技术沉积并图案化数据/感测线120。
或者，可通过以下方式形成存取线110：首先形成毯式底部电极，且然后在存储器存取装置20的形成(如下文所描述)后，在所述存储器存取装置上方形成顶盖层且图案化所述毯式底部电极以形成存取线110。
应注意，虽然在图2A/2B及3A/3B中仅图解说明单层级交叉点存储器结构，但也可在彼此上方形成多个层级，即，经堆叠以形成三维存储器阵列，由此增加存储器密度。
所揭示实施例的存储器存取装置20可通过数个自对准制作技术中的一者形成，如下文所描述。
参考图4A到4D，描述可通过其形成所揭示实施例的存储器存取装置20的一种方法。如图4A中所见，形成字线110及绝缘材料130。此可(例如)通过任何适合沉积方法(举例来说，包含原子层沉积(ALD)方法或等离子气相沉积(PVD)方法，例如溅镀及蒸发、热沉积、化学气相沉积(CVD)方法、等离子增强型(PECVD)方法及光有机沉积(PODM))完成。如图4B中所见，图案化绝缘材料130以形成用于存储器存取装置20的通孔131。此可(例如)通过使用光刻处理及一次或一次以上蚀刻或通过任一其它适合图案化技术完成。将绝缘材料130中的通孔131形成为处于亚40nm标度。接下来，如图4C中所见，通过电化学沉积来沉积经Cu或Ag掺杂的硫属化合物材料。用于通过此工艺进行沉积的适合材料包含与Sb、In、Sn、Ga、As、Al、Bi、S、O及Ge中的一者或一者以上形成合金的Se及/或Te的任一经Cu或Ag掺杂组合，如先前所论述。字线110的暴露部分22提供用于所述电化学沉积工艺的还原/沉积的源。所沉积的经Cu或Ag掺杂的硫属化合物材料由此形成存储器存取装置20，其具有图4C中所示的沉积工艺的“蘑菇状”顶盖25超程。在所述电化学沉积工艺后，使用(例如)化学机械平面化工艺来平面化“蘑菇状”顶盖25，从而产生图4D中所示的结构。在平面化后，通过根据已知方法形成电极150、存储器元件140/240及位线120来完成存储器装置100/200，如上文关于图2A/2B及3A/3B所论述。
图5A图解说明根据此实施例形成的存储器存取装置20阵列的透视图(扫描电子显微镜)。图5B图解说明图5A中所示的阵列的一部分的横截面图。如图5A中可见，存储器存取装置20(在图5A中视为“蘑菇状”顶盖25)非常可靠地仅形成于用于形成三维堆叠存储器阵列的所要行及列位置中。如图5B中可见，接触填充(在绝缘材料130中的通孔131内)无孔隙，证实长程填充及特征尺寸处于亚40nm的尺度。
使用电化学沉积作为制作技术固有地自对准，因为沉积仅发生于字线110的暴露部分22上。此外，使用电化学沉积提供自下而上填充过程，因为字线110的暴露部分22是电化学沉积工艺期间用于还原的唯一源(例如，沉积并不发生于位于开口131的侧面处的绝缘材料130上)。此产生高纵横比开口的无孔隙接触填充且因此无孔隙存储器存取装置20。此工艺能够按比例调整到所要的亚40nm特征尺寸，因为与使用需要沉积材料以直接填充通孔的物理沉积技术相反，仅需要溶液中的离子进入到接触通孔中，由此生长所沉积的材料。
参考图4A、4B、6A及6B，描述可通过其形成所揭示实施例的存储器存取装置20的另一种方法。形成字线110及绝缘材料130(图4A)且在绝缘材料130中形成通孔131(图4B)，如先前所论述。然后，如图6A中所见，使用气相沉积方法来在通孔131中沉积硫属化合物材料19(图4B)。用于通过此工艺进行沉积的适合材料包含与Sb、In、Sn、Ga、As、Al、Bi、S、O及Ge中的一者或一者以上形成合金的Se及/或Te的任一组合，如先前所论述。在硫属化合物材料19的沉积后，在硫属化合物材料19上方沉积掺杂剂材料23，见图6B中。此(例如)可通过掺杂剂材料23的电化学沉积或通过掺杂剂材料23的气相沉积完成。掺杂剂材料23可为(例如)铜或银。然后，使用(例如)紫外(UV)光掺杂步骤来使硫属化合物材料19掺杂有掺杂剂材料23。在UV光掺杂中，通过将电磁辐射(例如，UV光)引导于金属(例如，掺杂剂材料23)处来光子诱发金属原子的扩散，从而导致金属原子从金属到硫属化合物材料19中的扩散。可使用使硫属化合物材料19掺杂有来自掺杂剂材料23的离子的其它适合方法。因此使硫属化合物材料19掺杂有来自掺杂剂材料23的离子，从而产生形成存储器存取装置20的经Cu或Ag掺杂的硫属化合物材料。将掺杂剂材料23及过量经Cu或Ag掺杂的硫属化合物材料20平面化到绝缘材料130的顶表面的层级，从而产生图4D中所图解说明的结构。此可(例如)使用化学机械平面化(CMP)(例如在铜掺杂剂材料23的情况下，CuCMP)完成。在平面化后，通过根据已知方法形成电极150、存储器元件140/240及位线120来完成存储器装置100/200，如上文关于图2A/2B及3A/3B所论述。
参考图4A、4B、6B、7A及7B，揭示可通过其形成所揭示实施例的存储器存取装置20的另一种方法。形成字线110及绝缘材料130(图4A)且在绝缘材料130中形成通孔131(图4B)，如先前所论述。然后，如图7A中所见，使用电化学沉积方法在通孔131中沉积硫属化合物材料19(图4B)。沉积如上文关于图4C所论述地发生。如上文所描述，使用电化学沉积技术固有地自对准，因为沉积仅发生于字线110的暴露部分22上(图4B)。在此实施例中，用于沉积的适合材料包含与Sb、In、Sn、Ga、As、Al、Bi、S及O中的一者或一者以上形成合金的Se及/或Te的任一组合，如先前所论述。然后，如图7B中所示，使用气体团簇离子束(GCIB)改性而给硫属化合物材料19灌注Ge。在气体团簇离子束(GCIB)改性中，将包含Ge的经加速气体团簇离子束加速到硫属化合物材料19的表面上以将Ge灌注到硫属化合物材料19的表面中。在将Ge灌注于硫属化合物材料19中后，使灌注有Ge的硫属化合物材料19掺杂有掺杂剂材料23。此可如先前关于图6B所论述来完成。然后，将掺杂剂材料23及过量灌注有Ge的经Cu或Ag掺杂的硫属化合物材料20平面化到绝缘材料130的顶表面的层级，从而产生图4D中所图解说明的结构。此可(例如)使用化学机械平面化(CMP)(例如在铜掺杂剂材料23的情况下，CuCMP)完成。在平面化后，通过根据已知方法形成电极150、存储器元件140/240及位线120来完成存储器装置100/200，如上文关于图2A/2B及3A/3B所论述。
作为上文所描述方法中的每一者的另一选择，可首先形成较厚绝缘材料130。在此例项中，经Cu或Ag掺杂的硫属化合物材料20的电化学或气相沉积将不会完全填满通孔131。然后，还可在通孔131内形成电极150(且在存储器装置100的例项中，存储器元件140)，从而允许存储器装置100/200的整个部分自对准。
可在低温(例如处于或低于400℃)下形成根据先前所揭示实施例中任一者形成的存储器存取装置。存储器存取装置的制造工艺(例如(举例来说)，常规基于硅的结二极管)需要高得多的处理温度。低温形成允许在不损坏先前形成的层级的情况下多个存储器层级的三维堆叠。此外，由于存储器存取装置以自对准方式形成，因此所述方法非常有成本效益。此外，经Cu或Ag掺杂的硫属化合物材料的使用允许存储器存取装置具有高电流密度(例如大于106A/cm2)同时维持低阈值接通电压(例如，小于1V)。
交叉点存储器阵列100/200(图2A/2B及3A/3B)也可制作为集成电路的一部分。所述对应集成电路可用于典型处理器系统中。举例来说，图8根据上文所描述的实施例中的任一者图解说明简化处理器系统500，所述处理器系统包含自对准的经Cu或Ag掺杂的硫属化合物存储器存取装置20的存储器装置100/200。处理器系统(例如计算机系统)通常包括中央处理单元(CPU)510(例如微处理器、数字信号处理器或其它可编程数字逻辑装置)，其经由总线590与输入/输出(I/O)装置520通信。存储器装置100/200通常经由存储器控制器经由总线590与CPU 510通信。在计算机系统的情况下，处理器系统500可包含外围装置，例如装卸式媒体装置550(例如，CD-ROM驱动器或DVD驱动器)，其经由总线590与CPU 510通信。如果需要，存储器装置100/200可与所述处理器(举例来说，CPU 510)组合为单个集成电路。
上文描述及图式应仅视为用于图解说明实现本文中所描述的特征及优点的实例性实施例。可对特定工艺条件及结构作出修改及替代。因此，所请求发明不应视为限于前述描述及图式，但仅限于所附权利要求书的范围。

Claims (32)

1.一种形成存储器装置的方法，其包括：
在第一导电电极上方形成绝缘材料；
图案化所述绝缘材料以形成暴露所述第一导电电极的部分的通孔；
在所述绝缘材料的所述通孔内形成存储器存取装置；及
在所述存储器存取装置上方形成存储器元件，其中可经由所述存储器存取装置存取存储于所述存储器元件中的数据，
其中由经掺杂硫属化合物材料形成所述存储器存取装置，且使用自对准制作方法形成所述存储器存取装置。
2.根据权利要求1所述的方法，其中所述经掺杂硫属化合物材料包括由与Sb、In及Ge中的一者或一者以上形成合金的Se及/或Te的掺杂有Cu的组合组成的群组中的一者。
3.根据权利要求1所述的方法，其中所述经掺杂硫属化合物材料包括由与Sb、In及Ge中的一者或一者以上形成合金的Se及/或Te的掺杂有Ag的组合组成的群组中的一者。
4.根据权利要求1所述的方法，其中用于形成所述存储器存取装置的所述自对准制作方法进一步包括使用电化学沉积来沉积所述经掺杂硫属化合物材料。
5.根据权利要求1所述的方法，其中用于形成所述存储器存取装置的所述自对准制作方法进一步包括使用气相沉积来沉积所述经掺杂硫属化合物材料。
6.根据权利要求4所述的方法，其中在所述电化学沉积工艺期间，仅在所述第一导电电极的所述暴露部分上形成所述经掺杂硫属化合物材料。
7.根据权利要求1所述的方法，其中形成于所述绝缘材料中的通孔具有40nm或更小的宽度。
8.根据权利要求1所述的方法，其中用于形成所述存储器存取装置的所述自对准制作方法在处于或低于400℃的温度下发生。
9.根据权利要求4所述的方法，其中形成存储器存取装置进一步包括将所述电化学沉积的经掺杂硫属化合物材料平面化到所述绝缘材料的顶表面。
10.根据权利要求1所述的方法，其中所述第一导电电极为字线。
11.根据权利要求1所述的方法，其进一步包括在所述存储器元件上方形成第二导电电极。
12.根据权利要求11所述的方法，其中所述第二导电电极为位线。
13.根据权利要求11所述的方法，其中所述存储器装置为交叉点存储器。
14.根据权利要求13所述的方法，其进一步包括形成多个重复的个别存储器装置层级，每一重复的层级包括所述第一导电电极、所述绝缘材料、所述存储器存取装置、所述存储器元件及所述第二导电电极，其中所述交叉点存储器装置包括多个存储器元件及存储器存取装置层级以使得其为三维堆叠存储器装置，且其中每一存储器存取装置为用于对应存储器元件的选择装置。
15.一种形成存储器装置的方法，其包括：
在第一导电电极上方形成绝缘材料；
图案化所述绝缘材料以形成暴露所述第一导电电极的部分的通孔；
使用自对准制作方法在所述绝缘材料的所述通孔内形成存储器存取装置；及
在所述存储器存取装置上方形成存储器元件，其中可经由所述存储器存取装置存取存储于所述存储器元件中的数据。
16.根据权利要求15所述的方法，其中所述自对准制作方法进一步包括：
沉积硫属化合物材料；
在所述硫属化合物材料上沉积掺杂剂材料；及
致使所述硫属化合物材料变为掺杂有所述掺杂剂材料。
17.根据权利要求16所述的方法，其中使用气相沉积来沉积所述硫属化合物材料。
18.根据权利要求16所述的方法，其中使用电化学沉积来沉积所述硫属化合物材料。
19.根据权利要求16所述的方法，其中使用所述掺杂剂材料的电化学沉积或物理气相沉积中的一者选择性地在所述硫属化合物材料上沉积所述掺杂剂材料。
20.根据权利要求16所述的方法，其中所述硫属化合物材料为与Sb、In及Ge中的一者或一者以上形成合金的Se及/或Te的组合。
21.根据权利要求16所述的方法，其中所述掺杂剂材料为Cu或Ag中的一者。
22.根据权利要求18所述的方法，其中在所述电化学沉积工艺期间，仅在所述导电电极的所述暴露部分上形成所述硫属化合物材料。
23.根据权利要求16所述的方法，其进一步包括平面化所述掺杂剂材料及所述经掺杂硫属化合物材料的在所述绝缘材料中的所述通孔上方延伸的部分。
24.一种形成存储器装置的方法，其包括：
在第一导电电极上方形成绝缘材料；
图案化所述绝缘材料以形成暴露所述第一导电电极的部分的通孔；
使用自对准制作方法在所述绝缘材料的所述通孔内形成存储器存取装置；及
在所述存储器存取装置上方形成存储器元件，其中可经由所述存储器存取装置存取存储于所述存储器元件中的数据，
其中所述自对准制作方法进一步包括：
沉积硫属化合物材料；
给所述硫属化合物材料灌注Ge；及
用掺杂剂材料在所述灌注有Ge的硫属化合物材料上沉积掺杂剂材料；及
致使所述灌注有Ge的硫属化合物材料变为掺杂有所述掺杂剂材料。
25.根据权利要求24所述的方法，其中使用气相沉积来沉积所述硫属化合物材料。
26.根据权利要求24所述的方法，其中使用电化学沉积来沉积所述硫属化合物材料。
27.根据权利要求24所述的方法，其中使用气体团簇离子束改性而给所述硫属化合物材料灌注Ge。
28.根据权利要求24所述的方法，其中使用所述掺杂剂材料的电化学沉积或物理气相沉积中的一者选择性地在所述灌注有Ge的硫属化合物材料上沉积所述掺杂剂材料。
29.根据权利要求24所述的方法，其中所述硫属化合物材料为与Sb及In中的一者或一者以上形成合金的Se及/或Te的组合。
30.根据权利要求24所述的方法，其中所述掺杂剂材料为Cu或Ag中的一者。
31.根据权利要求24所述的方法，其中在所述电化学沉积工艺期间，仅在所述导电电极的所述暴露部分上形成所述硫属化合物材料。
32.根据权利要求24所述的方法，其进一步包括平面化所述掺杂剂材料及所述经掺杂硫属化合物材料的在所述绝缘材料中的所述通孔上方延伸的部分。
CN201080063093.2A 2010-01-05 2010-12-15 硫属化合物存储器存取装置的自对准生长方法 Active CN102754234B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811417388.XA CN110061130A (zh) 2010-01-05 2010-12-15 硫属化合物存储器存取装置的自对准生长方法
CN201610459395.0A CN106098933B (zh) 2010-01-05 2010-12-15 硫属化合物存储器存取装置的自对准生长方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/652,576 US8198124B2 (en) 2010-01-05 2010-01-05 Methods of self-aligned growth of chalcogenide memory access device
US12/652,576 2010-01-05
PCT/US2010/060508 WO2011084482A1 (en) 2010-01-05 2010-12-15 Methods of self-aligned growth of chalcogenide memory access device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN201811417388.XA Division CN110061130A (zh) 2010-01-05 2010-12-15 硫属化合物存储器存取装置的自对准生长方法
CN201610459395.0A Division CN106098933B (zh) 2010-01-05 2010-12-15 硫属化合物存储器存取装置的自对准生长方法

Publications (2)

Publication Number Publication Date
CN102754234A true CN102754234A (zh) 2012-10-24
CN102754234B CN102754234B (zh) 2016-08-10

Family

ID=43660567

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201080063093.2A Active CN102754234B (zh) 2010-01-05 2010-12-15 硫属化合物存储器存取装置的自对准生长方法
CN201610459395.0A Expired - Fee Related CN106098933B (zh) 2010-01-05 2010-12-15 硫属化合物存储器存取装置的自对准生长方法
CN201811417388.XA Pending CN110061130A (zh) 2010-01-05 2010-12-15 硫属化合物存储器存取装置的自对准生长方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201610459395.0A Expired - Fee Related CN106098933B (zh) 2010-01-05 2010-12-15 硫属化合物存储器存取装置的自对准生长方法
CN201811417388.XA Pending CN110061130A (zh) 2010-01-05 2010-12-15 硫属化合物存储器存取装置的自对准生长方法

Country Status (6)

Country Link
US (4) US8198124B2 (zh)
KR (1) KR101375434B1 (zh)
CN (3) CN102754234B (zh)
SG (1) SG182384A1 (zh)
TW (1) TWI449171B (zh)
WO (1) WO2011084482A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110036479A (zh) * 2016-12-27 2019-07-19 英特尔公司 存储单元的选择器和储存材料的掺杂
CN110098104A (zh) * 2018-01-20 2019-08-06 清华大学 一种图案化的二维过渡金属硫属化合物纳米材料的制备方法
CN112635664A (zh) * 2020-11-26 2021-04-09 宁波大学 一种In2S3掺杂Sb相变薄膜材料及其制备方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198124B2 (en) * 2010-01-05 2012-06-12 Micron Technology, Inc. Methods of self-aligned growth of chalcogenide memory access device
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US8395935B2 (en) * 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
KR102192895B1 (ko) 2014-08-21 2020-12-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9548450B2 (en) 2014-09-23 2017-01-17 Micron Technology, Inc. Devices containing metal chalcogenides
US10096651B2 (en) 2015-01-29 2018-10-09 Hewlett Packard Enterprise Development Lp Resistive memory devices and arrays
US9865798B2 (en) * 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
US9595669B2 (en) * 2015-06-30 2017-03-14 Western Digital Technologies, Inc. Electroplated phase change switch
KR101751977B1 (ko) 2015-10-30 2017-06-28 성균관대학교산학협력단 2차원 반도체의 도핑 방법
US11101218B2 (en) * 2018-08-24 2021-08-24 Micron Technology, Inc. Integrated assemblies having metal-containing regions coupled with semiconductor regions
EP3621126B1 (en) * 2018-09-05 2021-06-16 IMEC vzw Manufacturing of an integrated electronic circuit which includes a component based on metal ion migration and reduction
TWI723564B (zh) * 2018-10-01 2021-04-01 美商橫杆股份有限公司 電阻式隨機存取記憶體和製作技術
CN114361335B (zh) * 2021-12-15 2024-06-11 华中科技大学 一种Cu掺杂的Sb-Te体系相变材料、相变存储器及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US20090029534A1 (en) * 2007-07-23 2009-01-29 Ovonyx, Inc. Liquid phase deposition of contacts in programmable resistance and switching devices

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US93100A (en) * 1869-07-27 Improvement in fulling-mills
US309087A (en) * 1884-12-09 peeey
US36103A (en) * 1862-08-05 Improvement in clock and watch movements
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
US6440837B1 (en) * 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6849868B2 (en) 2002-03-14 2005-02-01 Micron Technology, Inc. Methods and apparatus for resistance variable material cells
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US20040036103A1 (en) 2002-08-20 2004-02-26 Macronix International Co., Ltd. Memory device and method of manufacturing the same
US7057202B2 (en) 2003-09-26 2006-06-06 Hewlett-Packard Development Company, L.P. Ultra-high density storage device using phase change diode memory cells and methods of fabrication thereof
US7015504B2 (en) * 2003-11-03 2006-03-21 Advanced Micro Devices, Inc. Sidewall formation for high density polymer memory element array
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
KR100689831B1 (ko) * 2005-06-20 2007-03-08 삼성전자주식회사 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
EP1966841B1 (en) * 2005-12-20 2010-09-08 Nxp B.V. A vertical phase change memory cell and methods for manufacturing thereof
US7812334B2 (en) * 2006-04-04 2010-10-12 Micron Technology, Inc. Phase change memory elements using self-aligned phase change material layers and methods of making and using same
US7910905B2 (en) * 2006-08-25 2011-03-22 Micron Technology, Inc. Self-aligned, planar phase change memory elements and devices
US20080078983A1 (en) 2006-09-28 2008-04-03 Wolfgang Raberg Layer structures comprising chalcogenide materials
KR100782496B1 (ko) * 2006-11-09 2007-12-05 삼성전자주식회사 자기 정렬된 셀 다이오드를 갖는 반도체 소자의 제조방법및 이를 이용하는 상변화 기억소자의 제조방법
US7382647B1 (en) * 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
KR20090006628A (ko) * 2007-07-12 2009-01-15 삼성전자주식회사 상변화 기억 소자 및 그 제조방법들
US9203024B2 (en) 2007-07-25 2015-12-01 Intel Corporation Copper compatible chalcogenide phase change memory with adjustable threshold voltage
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
CN101515630A (zh) * 2008-02-18 2009-08-26 华邦电子股份有限公司 电阻式存储器元件及其形成方法
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
KR20100052300A (ko) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US8198124B2 (en) * 2010-01-05 2012-06-12 Micron Technology, Inc. Methods of self-aligned growth of chalcogenide memory access device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US20090029534A1 (en) * 2007-07-23 2009-01-29 Ovonyx, Inc. Liquid phase deposition of contacts in programmable resistance and switching devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110036479A (zh) * 2016-12-27 2019-07-19 英特尔公司 存储单元的选择器和储存材料的掺杂
CN110036479B (zh) * 2016-12-27 2024-01-02 英特尔公司 存储单元的选择器和储存材料的掺杂
CN110098104A (zh) * 2018-01-20 2019-08-06 清华大学 一种图案化的二维过渡金属硫属化合物纳米材料的制备方法
CN110098104B (zh) * 2018-01-20 2021-01-26 清华大学 一种图案化的二维过渡金属硫属化合物纳米材料的制备方法
CN112635664A (zh) * 2020-11-26 2021-04-09 宁波大学 一种In2S3掺杂Sb相变薄膜材料及其制备方法
CN112635664B (zh) * 2020-11-26 2023-08-25 宁波大学 一种In2S3掺杂Sb相变薄膜材料及其制备方法

Also Published As

Publication number Publication date
US20140166972A1 (en) 2014-06-19
US20120241911A1 (en) 2012-09-27
TW201143083A (en) 2011-12-01
US8853682B2 (en) 2014-10-07
US8198124B2 (en) 2012-06-12
CN106098933A (zh) 2016-11-09
US8686411B2 (en) 2014-04-01
US20130234091A1 (en) 2013-09-12
US8415661B2 (en) 2013-04-09
CN110061130A (zh) 2019-07-26
CN106098933B (zh) 2018-12-21
TWI449171B (zh) 2014-08-11
US20110165728A1 (en) 2011-07-07
WO2011084482A1 (en) 2011-07-14
KR20120109602A (ko) 2012-10-08
CN102754234B (zh) 2016-08-10
SG182384A1 (en) 2012-08-30
KR101375434B1 (ko) 2014-03-17

Similar Documents

Publication Publication Date Title
CN102754234A (zh) 硫属化合物存储器存取装置的自对准生长方法
CN1967897B (zh) 管型相变化存储器形成方法
US7838860B2 (en) Integrated circuit including vertical diode
CN101840928B (zh) 带有自对准存储元件的多晶硅柱双极晶体管
US8269208B2 (en) Memory device
US8222627B2 (en) Process for manufacturing a copper compatible chalcogenide phase change memory element and corresponding phase change memory element
CN102820299A (zh) 存储器件
US8853044B2 (en) Phase-change random access memory device and method of manufacturing the same
US8143150B2 (en) Method of fabricating semiconductor device and electronic system
CN101202327A (zh) 具有侧壁接触的相变存储器
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
US20160072059A1 (en) Phase-change memory device having phase-change region divided into multi layers and operating method thereof
US7745812B2 (en) Integrated circuit including vertical diode
US7760546B2 (en) Integrated circuit including an electrode having an outer portion with greater resistivity
US20090108248A1 (en) Integrated circuit including doped semiconductor line having conductive cladding
US7671353B2 (en) Integrated circuit having contact including material between sidewalls
US20090072348A1 (en) Integrated Circuits; Methods for Manufacturing an Integrated Circuit and Memory Module
US20080272354A1 (en) Phase change diode memory
US7579210B1 (en) Planar segmented contact

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant