CN100511697C - 存储单元结构 - Google Patents

Abstract

本发明是有关于一种存储单元，所述存储单元包括具有导线的基板。而导线则具有一接触端，该接触端形成于该导线的横截面上。在基板和导线上覆盖有绝缘层。在绝缘层中配置有一孔洞，其形成有朝向基板延伸的侧壁。一存储材料沿孔洞的侧壁配置，并且电性连接至导线上的接触端。一导体层是位于孔洞内，并且配置覆盖在存储材料上。

Description

存储单元结构

技术领域

本发明涉及一种存储装置，特别是涉及一种非挥发性硫系化合物的存储装置。

背景技术

一般来说，集成电路是以微处理器、微控制器或是其他逻辑电路的形式，而用于控制新型电子装置的许多功能。举例来说，集成电路可以被用来控制电脑、电话和许多其他消费性电子产品的功能。当这些电子产品执行其功能时，一般都需要集成电路进行撷取(读取)和储存(写入)数据的动作。对集成电路而言，数据可以以指令的形式(例如程序)存在，而执行程式时也需要数据，此外，在执行程式的时候也会产生数据。在较佳的情况下，将数据储存在存储装置内可以便于集成电路进行存取。

目前已经知道有许多不同种类的存储装置可以用来储存数据。在选择存储装置时，对需要进行储存的数据本身而言，是否有特殊的需求也是一项重要的挑选存储装置的因素。例如，一些像是数据量等的参数对于存储装置的读取时间和储存时间来说，扮演了很重要的角色。

相位变化存储装置(Phase Change Memory)是一种在存储装置的电源被移除之后，还能够维持储存信息的存储装置。这种类型的存储装置又可以称作非挥发性存储装置。相位变化存储装置是利用电性写入和抹除的相位变化材料，而可以在非结晶和结晶状态之间，或是在不同阻抗状态间进行电性切换。相位变化存储装置可以由例如硫系化合物(Chalcogenide)等不同的材料来制造。硫系化合物可以由碲(Te)、硒(Se)、锑(Sb)、镍(Ni)和锗(Ge)等元素混合而组成。

硫系化合物存储装置可以在微焦耳能量的输入的几纳秒周期内，切换不同阻抗的电性状态。硫系化合物存储装置为非挥发性，并且可以藉由存储单元来维持储存信息的完整性，而不需要电子信号进行周期性的刷新(Refresh)动作。硫系化合物存储装置也可以在电源被移除后，仍旧维持存储单元内的信息。硫系化合物存储装置可以直接进行覆写，而不需要先将存储单元的内容进行抹除。硫系化合物存储装置的另一项优点，就是可以切换两种以上不同的状态。依据通过存储装置的能量的大小，存储装置可以从非结晶状态而切换至结晶状态，或是切换至各种不同的状态。硫系化合物存储装置是依据其晶体的状态而成为导电性或是电阻性。例如，硫系化合物存储装置在非结晶状态时，会比在结晶状态时呈现较低的导电性。

硫系化合物存储装置是利用通过硫系化合物的有源区到电极或是接触端之间的工作电流，而在状态间进行切换。而用来切换存储单元所需的功率的大小，是依据有源区的大小来决定。小的有源区所需要的能量，会比大的有源区来的少。而有源区的大小，则可以由电性接触端或是电极的大小来控制。

综合了美国专利公告第6031287号(由哈许非尔得所提出)、第6111264号(由魏斯特荷姆等人提出)以及第6114713号(由齐哈利克提出)等篇专利中所揭露的硫系化合物存储装置的制造和设计方法，而提出了第四种的习知技术。典型的硫系化合物存储装置是依赖工艺技术，来努力将有源区的大小加以限缩。而有源区的大小对于降低所需电流来说，是一个很重要的因素。习知的技术是利用较小的元件特性，来尝试使硫系化合物材料中沉积极微小的电洞。不幸地，这些小电洞很难被制造以及加以填充，并且极有可能降低工艺的良率。

由于切换相位需要相对较高的电流，因此硫系化合物存储装置并无法立即从CMOS电路中被分离。这些习知的设计在切换状态时都会消耗很高的功率，并且习知存储单元的有源区相对较大，并且工艺上较困难。

习知的硫系化合物存储装置存在有降低功率消耗、高密度和小元件体积的需要。

发明内容

本发明的目的就是在克服习知技术的缺点。特别的是，本发明可以提供一种制造具有小尺寸的相位变化存储单元的设计和方法，其可以低于目前光刻技术的限制，并且也可以降低所需的切换功率。本发明是揭露一种相位变化存储装置，可以具有相对较低的功率消耗，并且有较高的储存密度。本发明更揭露了一种方法，可以用来制造相位变化存储装置，使其具有相对较小的元件特性。

依据本发明其中一个观点，本发明提供一种存储单元，包括了具有导线的基板。而导线则具有一接触端，该接触端形成于该导线的横截面上。在基板和导线上覆盖有绝缘层。在绝缘层中配置有一孔洞，其形成有朝向基板延伸的侧壁。一存储材料沿孔洞的侧壁配置，并且电性连接至导线上的接触端。一导体层是位于孔洞内，并且配置覆盖在存储材料上。

从另一观点来看，本发明提供一种存储单元，包括了一基板，其具有延伸的第一和第二通孔。一绝缘层可以配置覆盖在基板上。在绝缘层内会形成一孔洞，而存储层则可以形成在孔洞内。此存储层具有一底面、一第一边壁和一第二边壁。其中，存储层的底面连接至基板。在绝缘层和基板之间配置有第一和第二导线，而这些导线可以将存储层连接至上述的通孔。导体层是位于孔洞内，并且覆盖在存储层之上。

从另一观点来看，本发明提供一种存储单元，其包括了一基板，而在基板上是配置有导线。此导线具有一第一端和一第二端。而在基板和导线上是覆盖有一绝缘层，而在绝缘层内可以形成一孔洞。在孔洞内是填充有相位变化层，其会连结至导线的第一端。在相位变化层上覆盖有导体层，并且此导体层会将孔洞填满。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种存储单元结构，其包括：一基板；一导线，配置于该基板上，且该导线具有一接触端；一绝缘层，配置覆盖于基板和该导线上；一孔洞，配置于该绝缘层内，并延伸朝向该基板；一存储材料，是刚好配置在该孔洞内，且该存储材料是电性连接该接触端；以及一导体层，配置在该孔洞内并覆盖该存储材料。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的存储单元结构，其中所述的存储材料包括：一相位变化材料；以及一有源区，是形成在该存储材料中，并位于该接触端和该导体层之间。

前述的存储单元结构，其中所述的导线的另一端则连接一钨插塞。

前述的存储单元结构，其中所述的导体层形成一驱动线。

前述的存储单元结构，其中所述的绝缘层是由二氧化硅所形成，且该导线则是氮化钛所形成。

前述的存储单元结构，其中所述的存储层是由硫系化合物所形成。

前述的存储单元结构，其中所述的孔洞是延伸向下至该基板。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种存储单元结构，其包括：一基板；一第一通孔和一第二通孔，是延伸在该基板中；一绝缘层，配置覆盖在该基板上；一孔洞，形成在该绝缘层中；一存储层，形成在该孔洞中，而该存储层具有一底面、一第一边壁和一第二边壁；一第一导线和一第二导线，位于该绝缘层和该基板之间，且该些导线是将该存储层连接至该些通孔；以及一导体层，位于该孔洞内，是覆盖于该存储层上。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的存储单元结构，其中所述的第一导线是将该第一通孔连接至该第一边壁，而该第二导线则是将第二通孔连接至该第二边壁。

前述的存储单元结构，更包括：一第一有源区，是该第一边壁的部分；以及一第二有源区，是该第二边壁的部分。

前述的存储单元结构，其中所述的存储层为硫系化合物。

前述的存储单元结构，其中所述的导体层是形成一驱动线。

前述的存储单元结构，更包括多个间隙壁，用以定义该些导线。

前述的存储单元结构，更包括：一位线(位元即为位，以下均称为位元)；一字线；以及一开关，连接该位线和该字线，其中该存储单元是将该驱动线连接至该开关。

前述的存储单元结构，其中当一电流通过该第一有源区和该第二有源区其中之一时，会造成从一第一状态变化至一第二状态。

前述的存储单元结构，其中所述的存储层的底面是连接至该基板。

本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种存储单元结构，其包括：一基板；一导线，配置于该基板上，且该导线具有垂直于该基板的一第一端和平行于该基板的一第二端；一绝缘层，配置覆盖在该基板和该导线上；一孔洞，形成在该绝缘层内；以及一相位变化层，位于该孔洞中，并连接该第一端。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的存储单元结构，更包括一导体层，覆盖在该相位变化层上，并填充该孔洞。

前述的存储单元结构的制造方法，其中形成所述的孔洞的步骤，包括下列步骤：沉积一第一层以覆盖在基板上的一第一导体层；沉积一第一光刻胶层覆盖在该第一层的部分；蚀刻该第一层和该第一导体层，用以形成图案化；移除该光刻胶层；沉积该绝缘层在该图案化周围；移除该第一层；沉积一第二层以覆盖该第一导体层和该绝缘层；移除该第二层的部分，以形成至少一间隙壁；蚀刻该第一导体层以形成一凹槽；沉积一第二光刻胶层覆盖在该绝缘层的部分；以及蚀刻该绝缘层和该第一导体层，用以形成该孔洞。

前述的存储单元结构的制造方法，其中所述的第二光刻胶层沉积的步骤，是在移除该间隙壁的步骤前。

前述的存储单元结构的制造方法，其形成的步骤，更包括下列步骤：沉积该相位变化层覆盖在该绝缘层上，并位于该孔洞中；移除在该绝缘层上的该相位变化层；以及沉积该导体层在该孔洞中，并覆盖该相位变化层。

前述的存储单元结构，其中所述的基板具有一通孔，是连接该第二端。

前述的存储单元结构，其中所述的导体层是形成一驱动线。

前述的存储单元结构，其中一有源区位于在该相位变化层中的该第一端和该导体层之间。

经由上述可知，本发明是有关于一种存储单元，包括了具有导线的基板。而导线则具有一接触端。在基板和导线上覆盖有绝缘层。在绝缘层中配置有一孔洞，其延伸至基板。一存储材料刚刚好配置在孔洞内，并且电性连接至导线上的接触端。一导体层是位于孔洞内，并且配置覆盖在存储材料上。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是绘示依照本发明的一较佳实施例的一种相位变化存储单元阵列的电路图。

图2是依照本发明的一较佳实施例的一种存储单元的电路图。

图3是绘示一种存储单元的物理布线的俯视图。

图4是绘示一种存储单元的剖面图。

图5是绘示将二氧化硅绝缘层移除后的存储单元阵列的俯视图。

图6是绘示一种氮化钛和氮化硅层的光刻的部分剖面图。

图7是绘示图6的氮化钛和氮化硅层进行蚀刻后的部分剖面图。

图8是绘示二氧化硅层的形成的部分剖面图。

图9是绘示移除氮化硅层的部分剖面图。

图10是绘示另一氮化硅层的形成的部分剖面图。

图11是绘示间隙壁的形成的部分剖面图。

图12是绘示氮化钛层的蚀刻至形成腔的部分剖面图。

图13是绘示二氧化硅沉积在图12的腔中的部分剖面图。

图14是图13的部分俯视图。

图15是绘示沿图16的线15-15’剖面的氮化钛层和氮化硅层的部分剖面图。

图16是依照图14所绘示的图15的俯视图。

图17是沿图18的线17-17’所绘示的图16的氮化钛和氮化硅的光刻胶层的剖面图。

图18是绘示图17的部分俯视图。

图19是沿图20的线19-19’所绘示的氮化钛和氮化硅层蚀刻以形成孔洞的部分剖面图。

图20是绘示图19的部分俯视图。

图21是沿图22的线21-21’所绘示的存储层沉积的部分剖面图。

图22是绘示图21的部分俯视图。

图23是沿图24的线23-23’所绘示的导体层的沉积的部分剖面图。

图24是绘示图23的部分俯视图。

图25是沿图26的线25-25’所绘示的完成的存储单元的部分剖面图。

图26是绘示图25的部分俯视图。

30：基板                     32：钨插塞

34：导体层                   36、40：绝缘层

38、52：光刻胶层             40、50：二氧化硅层

41：窗                       42：氮化硅层

44：间隙壁                   46：沟槽

48、62、63：导线             54：开口

56：孔洞                     58：相位变化材料或是存储材料层

58B、58C：存储层边壁         60：驱动线

66、68：有源区               80：位线

82：字线                     100：相位变化存储单元

110：相位变化存储单元        120：存储单元阵列

122：开关

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的存储单元结构其具体实施方式、结构、特征及其功效，详细说明如后。在图示中所使用相同或相似的参考标号，是用来叙述相同或相似的部份。须要注意的是，图示都已经精简过而不是精确的比例。以下的揭露，仅以适当和清晰为目的，而例如上、下、左、右、向上、向下、在上方、在下方、在以上、在以下、较低、在背面、在前、垂直、水平、长、宽和高等方向性的用词，都仅用来表示所伴随的图示。这些方向性的用词不应用来限定本发明的精神。

熟习此技艺者当知，以下的揭露仅是较佳的实施例，并不是用来限定本发明。以下所讨论的实施例的详细叙述，是尝试解释本发明所有可能的情形，但主要还是以权利要求书的内容为准。并且熟习此技艺者当知，以下所叙述的结构和方法并非是硫系化合物相位变化存储装置的完整的结构或是制造流程。本发明的实施例中，会结合一些传统的工艺技术，而将包含于以下叙述的普遍地实施程序提供给熟习此技艺者是必要的。

图1是绘示依照本发明的一较佳实施例的一种相位变化存储单元阵列120的电路图。请参照图1，存储单元阵列120可以由许多相位变化存储单元110所组成。虽然在图中仅绘示四个相位变化存储单元110来组成存储单元阵列120，但是实际上可能有数千个或是数百万个独立的存储单元稠密的组成存储单元阵列120。而一个独立的存储单元110是如图2所示。

在存储单元110中，可以包括一开关122、一相位变化存储单元100、一字线82、一位线80和一驱动线60。开关122可以是一晶体管，其用来控制流至存储单元100的电流。开关122如图所示是具有一栅线耦接至字线82，一源极耦接至位线80以及一漏极耦接至存储单元110。而存储单元110是将开关122连接至驱动线60。驱动线60、位线80和字线82可以从存储单元100存取、储存和撷取数据。在本实施例中，存储单元100可以配置在每一条驱动线、位线和字线的交会处。

相位变化存储装置100可以在两个或更多不同的状态之间进行切换。依据通过存储单元100的能量的大小，其可以从非晶状态变换至结晶状态，或是在不同的状态间变化。而存储单元是依据其结晶的状态来变换导电性或电阻性。

图3是绘示存储单元100的物理布线的俯视图，而图4则绘示存储单元100的剖面图。请合并参照图3和图4，基板30是具有许多的特征，其分别被图案化至基板上或基板中。基板30可以是任何适合的基板，例如硅基板或是陶制基板。一般来说，基板30包含了其他的元件，像是晶体管、二极管、电阻或是其他的元件(未绘示)，其用来例如提供电源或是处理存储单元100。位线80和多晶硅字线82在基板30中是彼此垂直，而驱动线60则是平行字线82。位线80和字线82可以被配置在不同的层级或是平面，并且在二者的交会处不会彼此接触。一些钨插塞(钨穿孔)32会延伸贯穿基板30。显而易见地，钨插塞的性质为导电。位线80、字线82和钨插塞32可以利用传统的半导体技术来形成。显示在图3中的字线和位线是为了使本发明更容易被了解，但是一般来说都是埋藏在基板30中。

存储单元100可以具有氮化钛(TiN)或氮铝化钛(TiAlN)的导线62和63，其可以位于基板30之上。导线62和63是分别具有接触端62A和63A(图4)，用来连接像是硫系化合物的相位变化材料或是存储材料的层58，并且也分别具有接触端62B和63B，是电性连接对应的钨插塞32。例如氧化硅(SiO2)的绝缘层40是覆盖导线62和63以及基板30的部分。

孔洞56可以位于层40中，并且在本实施例中，孔洞56可以延伸向下并且朝向基板30。在所绘示的实施例中，孔洞56是完全延伸向下至基板。存储材料层58可以填充部分的孔洞56。在本实施例中，存储材料层58符合孔洞56的大小。存储材料层58具有底面58A以及存储层边壁58B和58C。

在较佳的实施例中，存储材料层58可以由硫系化合物所组成。典型对存储单元的硫硅化合物的成分包含了48％至63％的碲(Te)、17％至26％的锗(Ge)以及11％至35％的锑(Sb)。这些百分比是组成的元素原子的百分比。在较佳的实施例中，硫硅化合物的成分为56％的碲、22％的锗以及22％的锑。导线62的接触端62A是电性连接至部分的存储层边壁58B，而导线63的接触端63A则是电性连接至部分的存储层边壁58C。导电层(金属驱动线)60在孔洞56中，可以配置覆盖在存储材料58上。在本实施例中，驱动线60是填充在孔洞56剩余的空间，并且对齐绝缘层40的顶面。钨插塞32是提供存储材料58以及字线80和位线82之间的电性连接。

有源区66可以由在接触端62A和导电层60之间的存储层边壁58B所定义。相似地，有源区68则可以由接触端63A和导电层60之间的存储层边壁58C所定义。由于导线62和63的横切面所定义的接触端62A和63A的关系，有源区66和68会非常均匀并且非常小。因此，有源区66和63二者的高度，可以由对应的导线62和63的厚度来控制，而其二者的宽度则可以由对应的间隙壁44(请参照以下图13的叙述)，以及由蚀刻和光刻工艺的限制来控制。图5是绘示将二氧化硅绝缘层移除后的存储单元阵列120的俯视图。

虽然在图示中，存储单元阵列120只有少数的存储单元100，但是实际上存储单元100可能会稠密的以阵列方式排列，而其包括了数千个或数百万个独立的存储单元。本发明会比传统的架构具有多个优点。存储单元100可以被用来制造一具有数百万个独立存储单元的高密度硫系化合物存储装置。由于有源区66和68相对较小，因此存储单元100在不同状态间切换时，可以降低功率的需求。

本发明提供一种硫系化合物存储装置的设计和方法，其与目前光刻工艺的限制相比，可以具有相对较小的的元件特性。由于导线62和63可以被沉积为非常薄的层，而其厚度可以用来控制其中一个有源区的大小。而另一个有源区由于只与导线62和63的接触端连接，因此其大小可以立刻被控制。相对来说，一般传统形成接触窗的方法，会受限于显影孔洞的光刻工艺，并且必须同时控制接触窗的宽度和长度。而本发明则可以使用简单的方法来增加工艺的良率。

相对地，本发明提供一种制造制造微小接触窗，其大小可以低于目前光刻工艺的限制。请参照图6-26，其叙述一种制造方法，是用来制造具有相对较小的有源区的硫系化合物存储单元。利用传统半导体工艺的方法和技术可以制造存储单元100。如图6所示，氮化钛或氮铝化钛的导体层34可以利用传统的薄膜沉积技术沉积在基板30上。基板30可以是任何例如硅或是陶等适合的基材。基板30可以包括其他的元件，例如晶体管、二极管、电阻或是其他元件。一般来说，导体层34的厚度大体上是均匀分布在50至

之间，在较佳的情况下，导体层34的厚度大约为

而例如氮化硅的绝缘层36可以使用传统的薄膜沉积技术覆盖在导电层34上。绝缘层36的厚度大致均匀分布在1000至

之间，在较佳的实施例中，绝缘层36的厚度大约为导电层34和绝缘层36可以分别利用例如溅镀和化学汽相沉积的技术进行沉积。

许多的通孔30是延伸在基板30中。在所绘示的实施例中，通孔填充了钨，以形成导电的钨插塞。钨插塞32是用来建立与导电层34之间的电性连接。在其他的一些实施例中，通孔也可以填充除了钨之外的材料。接着，光刻胶层38可以图案化在绝缘层36上。光刻胶层38可以利用传统的光刻技术而沉积或是图案化。

如图7所示，导电层34和绝缘层36可以利用传统的蚀刻技术来进行蚀刻，以形成图案化。例如可以使用非等向性蚀刻工艺，其中第一蚀刻可以利用对绝缘层36的蚀刻选择比较导电层34的蚀刻选择比为高的蚀刻剂来处理，而第二蚀刻则可以利用对导电层34的蚀刻选择比较基板30的蚀刻选择比为高的蚀刻剂来处理。蚀刻之后，导电层34和绝缘层36剩余的部分是配置在钨插塞32之上和之间。图8是绘示二氧化硅层40的形成的部分剖面图。二氧化硅层40可以利用众所皆知的技术来进行沉积，并且可以利用平坦化或是回蚀的技术使绝缘层36的上表面曝露出来。

接下来，如图9所示，可以利用传统的蚀刻技术来蚀刻氮化硅层36以形层窗41。例如可以利用对氮化硅层36的蚀刻选择比较二氧化硅层40的蚀刻选择比为高的蚀刻剂来进行非等向性蚀刻。一般来说，窗41的大小大约是0.05μm到0.2μm，在本实施例中，窗41的大小大约是0.1μm。接着，氮化硅层42可以利用传统的薄膜沉积技术沉积在二氧化硅层40之上，并且沉积在窗41之内，以形成图10所示的结构。氮化硅层42在窗41中的部份，包括了垂直边壁部份42A和水平底部份42B。在所绘示的实施例中，氮化硅层42是对齐在下面的各层。一般来说，氮化硅层42的厚度大体均匀分布于50至

的范围内，在本实施例中，氮化硅层42的厚度大约为

接着，如图11所示，可以利用传统的蚀刻技术将氮化硅层42进行蚀刻，以从氮化硅层42形成间隙壁44。例如，使用对氮化硅层42的蚀刻选择比较导体层34和二氧化硅层40的蚀刻选择比为高的蚀刻剂，来进行非等向性蚀刻工艺。此蚀刻工艺可以移除覆盖在氮化硅层40上的部分的氮化硅层42、氮化硅层42的底部分42B以及氮化硅层42的边壁42A。间隙壁44是位于窗41之中，并与二氧化硅层40和其上的导体层34邻接。

请参照图12，部分的导电层34并没有覆盖住间隙壁44，因此可以利用传统的蚀刻技术将其蚀刻，而于导电层34中形成沟槽46，并且延伸向下至基板30。例如，可以使用对导体层34的蚀刻选择比较氮化硅层40和间隙壁44为高的蚀刻剂进行非等向性蚀刻工艺。导电层34的蚀刻也会形成导线48。一般来说，沟槽46的大小大约在300至

之间，而在本实施例中，沟槽46的大小大约为

从另一观点来看，本发明也揭露了一种如图4的连接关系，其中每一导线48的剖面区域可以决定对应的有源区的剖面区域(如图4的有源区66和68)。而每一导线48的剖面区域可以由图6导体层34的厚度，并/或其于图9中的蚀刻后厚度来决定，并且也可以由间隙壁44(其可以由例如图10的氮化硅层42的厚度，并/或由其于图11的蚀刻后厚度来决定)来决定。一般来说，每一导线48的宽度大约在50至

之间，而其高度也大约在50至

之间，在本实施例中，每一导线的宽和高都大约为

接下来，在一些实施例中可以利用传统的蚀刻技术来将间隙壁44移除，然而在图13和图14的实施例中，间隙壁44则是加以保留。因此，间隙壁44可以提供定义在导体层34中非常小的沟槽46，并且在所绘示的实施例中，可以定义更小的导线48。

接着，二氧化硅层50可以利用传统的沉积技术覆盖在沟槽46和二氧化硅层40上。二氧化硅层50可以利用化学机械研磨或是对例如暴露的二氧化硅层40进行回蚀的步骤来形成图13的结构。从图13可以看到，填充在沟槽46的二氧化硅层50的顶部会对齐二氧化硅层40。二氧化硅层50的厚度大体上是均匀分布在1000至

之间，而在本实施例中，二氧化硅层50的厚度大约是图14是绘示在二氧化硅层50形成后的图13的俯视图。在图14中，沿线13-13’的剖面是对应图13的剖面图。为了清楚起见，在目前和以下的图示中，例如钨插塞32、间隙壁44和/或导线48等隐藏在二氧化硅层40和50以下的元件，将不会被绘示出来。

请参照图15和16，并合并参照图13和图14所绘示的结构。图16(与图14类似)所标示的参考线15-15’，是从图15所绘示的剖面所取得。图15所绘示的剖面图的方向是垂直于图13。在图15(其与图13和图14的实施例相对)和以下的图示中，间隙壁44可以被移除(一操作步骤)，以致于二氧化硅层40可以覆盖导线48。

如图17和图18所示，光刻胶层52可以涂布并图案化在二氧化硅40和50上，其中图18的线17-17’，是对应于图17的剖面图。光刻胶层52可以利用传统的显影技术沉积并图案化，以形成开口54。

接下来，二氧化硅层40和50以及导线48可以利用传统非等向性蚀刻的技术来进行蚀刻和清洗，以产生如图19和图20所绘示的配置，其中图20的线19-19’是对应于图19所绘示的剖面图。蚀刻之后，在二氧化硅层40和50以及导线48中会形成延伸向下至基板30的孔洞56。一般来说，孔洞的大小大致上在0.05μm到0.2μm之间，而在本实施例中，孔洞56的大小大约为0.1μm。此外，在蚀刻之后，每一导线48也会形成导线62和63两条导线。导线62的其中一端62A为接触端或电极端，而另一端62B则电性连接至其中一个钨插塞32。相同地，导线63的其中一端63A为接触端或电极端，而另一端63B则电性连接至其中一个钨插塞32。

如图21和图22所示，例如硫系化合物的相位变化材料或是存储材料层58随即沉积于孔洞56中，并且覆盖在二氧化硅绝缘层40和50上，其中图22的线21-21’是对应于图21所绘示的剖面图。在本实施例中，存储材料层58的形状是依照孔洞56所形成。存储材料层58具有底面58A以及边壁58B和58C。存储材料层58可以利用传统的薄膜沉积技术来进行沉积。一般来说，存储材料层58的厚度大致上是平均分布在50到

之间，而在本实施例中，存储材料层58的厚度大约为

请参照图23和图24，其中图23是沿图24的线23-23’所绘示的部分剖面图。在这些图中，金属或导体层60已经沉积在存储材料层58上。导体层60是延伸过存储材料层58并填充孔洞56剩余的空间。导体层60可以用铝、钨或是铜来形成，并且可以用传统的薄膜沉积技术来进行沉积。一般来说，导体层60的厚度大致上是平均分布在1000到

之间，而在本实施例中，导体层60的厚度大约为

接着，存储材料层58和导体层60可以进行平坦化或是回蚀至曝露二氧化硅层40和50，以获得图25和26所绘示的结构。在沿图26的线25-25’所绘示的图25的部分剖面图中，存储材料层58和导体层60的顶部与二氧化硅层40和50为同样的高度。因此可以分别对应形成图3和图4所绘示的结构。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (23)

1、一种存储单元结构，其特征在于其包括：

一基板；

一导线，配置于该基板上，且该导线具有一接触端，该接触端形成于该导线的横截面上；

一绝缘层，配置覆盖于该基板和该导线上；

一孔洞，形成于该绝缘层中，并形成有一朝向该基板延伸的侧壁；

一存储材料，沿该孔洞的侧壁配置，且该存储材料电性连接该接触端；以及

一导体层，配置在该孔洞内并覆盖该存储材料。

2、根据权利要求1所述的存储单元结构，其特征在于其中所述的存储材料包括：

一相位变化材料；以及

一有源区，是形成在该存储材料中，并位于该接触端和该导体层之间。

3、根据权利要求1所述的存储单元结构，其特征在于其中所述的导线的另一端则连接一钨插塞。

4、根据权利要求1所述的存储单元结构，其特征在于其中所述的导体层形成一驱动线。

5、根据权利要求1所述的存储单元结构，其特征在于其中所述的绝缘层是由二氧化硅所形成，且该导线则是氮化钛所形成。

6、根据权利要求1所述的存储单元结构，其特征在于其中所述的存储材料是由硫系化合物所形成。

7、根据权利要求1所述的存储单元结构，其特征在于其中所述的孔洞是延伸向下至该基板。

8、一种存储单元结构，其特征在于其包括：

一基板；

一第一通孔和一第二通孔，是延伸在该基板中；

一绝缘层，配置覆盖在该基板上；

一孔洞，形成在该绝缘层中；

一存储层，形成在该孔洞中，而该存储层具有一底面、一第一边壁和一第二边壁；

一第一导线和一第二导线，位于该绝缘层和该基板之间，且该些导线是将该存储层连接至该些通孔；以及

一导体层，位于该孔洞内，是覆盖于该存储层上。

9、根据权利要求8所述的存储单元结构，其特征在于其中所述的第一导线是将该第一通孔连接至该第一边壁，而该第二导线则是将第二通孔连接至该第二边壁。

10、根据权利要求8所述的存储单元结构，其特征在于更包括：

一第一有源区，是该第一边壁的部分；以及

一第二有源区，是该第二边壁的部分。

11、根据权利要求8所述的存储单元结构，其特征在于其中所述的存储层为硫系化合物。

12、根据权利要求8所述的存储单元结构，其特征在于其中所述的导体层是形成一驱动线。

13、根据权利要求8所述的存储单元结构，其特征在于更包括多个间隙壁，用以定义该些导线。

14、根据权利要求12所述的存储单元结构，其特征在于更包括：

一位线；

一字线；以及

一开关，连接该位线和该字线，其中该存储单元是将该驱动线连接至该开关。

15、根据权利要求10所述的存储单元结构，其特征在于其中当一电流通过该第一有源区和该第二有源区其中之一时，会造成从一第一状态变化至一第二状态。

16、根据权利要求8所述的存储单元结构，其特征在于其中所述的存储层的底面是连接至该基板。

17、一种存储单元结构，其特征在于其包括：

一基板；

一导线，配置于该基板上，且该导线具有垂直于该基板的一第一端和平行于该基板的一第二端；

一绝缘层，配置覆盖在该基板和该导线上；

一孔洞，形成在该绝缘层内；

一相位变化层，位于该孔洞中，并连接该导线的第一端；以及

一导体层，覆盖在该相位变化层上，并填充该孔洞。

18、根据权利要求17所述的存储单元结构，其特征在于其中所述的孔洞所形成的步骤，包括下列步骤：

沉积一第一层以覆盖在基板上的一第一导体层；

沉积一第一光刻胶层覆盖在该第一层的部分；

蚀刻该第一层和该第一导体层，用以形成图案化；

移除该光刻胶层；

沉积该绝缘层在该图案化周围；

移除该第一层；

沉积一第二层以覆盖该第一导体层和该绝缘层；

移除该第二层的部分，以形成至少一间隙壁；

蚀刻该第一导体层以形成一凹槽；

沉积一第二光刻胶层覆盖在该绝缘层的部分；以及

蚀刻该绝缘层和该第一导体层，用以形成该孔洞。

19、根据权利要求18所述的存储单元结构，其特征在于其中所述的第二光刻胶层沉积的步骤，是在移除该间隙壁的步骤前。

20、根据权利要求18所述的存储单元结构，其特征在于其形成的步骤，更包括下列步骤：

沉积该相位变化层覆盖在该绝缘层上，并位于该孔洞中；

移除在该绝缘层上的该相位变化层；以及

沉积该导体层在该孔洞中，并覆盖该相位变化层。

21、根据权利要求17所述的存储单元结构，其特征在于其中所述的基板具有一通孔，是连接该导线的第二端。

22、根据权利要求17所述的存储单元结构，其特征在于其中所述的导体层是形成一驱动线。

23、根据权利要求17所述的存储单元结构，其特征在于其中一有源区位于该相位变化层中的该第一端和该导体层之间。

Images