JP4795961B2 - 不揮発性記憶装置 - Google Patents
不揮発性記憶装置 Download PDFInfo
- Publication number
- JP4795961B2 JP4795961B2 JP2006535054A JP2006535054A JP4795961B2 JP 4795961 B2 JP4795961 B2 JP 4795961B2 JP 2006535054 A JP2006535054 A JP 2006535054A JP 2006535054 A JP2006535054 A JP 2006535054A JP 4795961 B2 JP4795961 B2 JP 4795961B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- contact
- insulating film
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010410 layer Substances 0.000 claims description 127
- 239000000463 material Substances 0.000 claims description 55
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000003860 storage Methods 0.000 claims description 12
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000010408 film Substances 0.000 claims 24
- 238000009792 diffusion process Methods 0.000 claims 4
- 239000010409 thin film Substances 0.000 claims 4
- 238000009751 slip forming Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 17
- 239000013078 crystal Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 101150089655 Ins2 gene Proteins 0.000 description 6
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 101100194362 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res1 gene Proteins 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 101100179596 Caenorhabditis elegans ins-3 gene Proteins 0.000 description 2
- 229910000618 GeSbTe Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 102100021879 Adenylyl cyclase-associated protein 2 Human genes 0.000 description 1
- 101000897856 Homo sapiens Adenylyl cyclase-associated protein 2 Proteins 0.000 description 1
- 101000836079 Homo sapiens Serpin B8 Proteins 0.000 description 1
- 101000798702 Homo sapiens Transmembrane protease serine 4 Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 150000003498 tellurium compounds Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
本発明は、半導体装置と同一基板上に形成して用いる不揮発性記憶装置に関するのもので、不揮発性記憶装置を構成する材料は金属化合物である。この技術は、半導体不揮発性記憶装置、あるいは不揮発性記憶装置を搭載した半導体論理演算装置と関連が深い。
金属化合物の結晶状態と非晶質状態を記憶情報として用いる不揮発性記憶装置がある。これは、物質の非晶質状態と結晶状態との違いを利用して情報を格納するものであり、材料としては、一般にテルル化合物が用いられる。それらの反射率の違いで情報を記憶する原理は、ＤＶＤ（ディジタル・バーサタイル・ディスク）のような光学的情報記憶媒体に広く用いられている。
近年になり、この原理を電気的情報記憶にも用いる提案がなされている。これは光学的手法と異なり、非晶質と結晶との電気抵抗の差、即ち、非晶質の高抵抗状態と結晶の低抵抗状態を、電流量あるいは電圧変化で検出する方法である。公知の技術発表としては、非特許文献１などが挙げられる。また、公知特許では、特許文献１(特開２００３−１０００８５号公報)などがある。本発明は、後者の電気的情報記憶に関わるものである。
この記憶原理の特徴として、従来の半導体不揮発性記憶装置（浮遊ゲート型記憶装置、窒化膜中電子捕獲型記憶装置）に比して、情報の書換が非常に速い事が挙げられる。これを用いれば、不揮発性記憶装置の書換に伴う遅延を改善でき、不揮発性記憶装置を用いたシステムの性能を飛躍的に向上させることが可能である。そのためには、これまでのシステムと同様、半導体装置上に不揮発性記憶装置として組み入れなくてはならない。半導体装置に組み入れて電気的情報書換を行う際は、この材料あるいはこの材料近傍の発熱体に通電した際に発生するジュール熱を利用する。結晶状態から非晶質に変更する場合は、高い電圧、大きな電流で発生する熱を発生させ、材料の融点に過熱し、急速に冷却する。非晶質状態を結晶状態にする場合は、結晶化温度（一般に融点より低い）になるように、発生熱量を制御、即ち、印加する電圧、電流を制限する。このような動作において、如何に速やかな書換速度を実現するかが重要である。公知の技術では、その点についての情報は開示されていない。
近年になり、この原理を電気的情報記憶にも用いる提案がなされている。これは光学的手法と異なり、非晶質と結晶との電気抵抗の差、即ち、非晶質の高抵抗状態と結晶の低抵抗状態を、電流量あるいは電圧変化で検出する方法である。公知の技術発表としては、非特許文献１などが挙げられる。また、公知特許では、特許文献１(特開２００３−１０００８５号公報)などがある。本発明は、後者の電気的情報記憶に関わるものである。
この記憶原理の特徴として、従来の半導体不揮発性記憶装置（浮遊ゲート型記憶装置、窒化膜中電子捕獲型記憶装置）に比して、情報の書換が非常に速い事が挙げられる。これを用いれば、不揮発性記憶装置の書換に伴う遅延を改善でき、不揮発性記憶装置を用いたシステムの性能を飛躍的に向上させることが可能である。そのためには、これまでのシステムと同様、半導体装置上に不揮発性記憶装置として組み入れなくてはならない。半導体装置に組み入れて電気的情報書換を行う際は、この材料あるいはこの材料近傍の発熱体に通電した際に発生するジュール熱を利用する。結晶状態から非晶質に変更する場合は、高い電圧、大きな電流で発生する熱を発生させ、材料の融点に過熱し、急速に冷却する。非晶質状態を結晶状態にする場合は、結晶化温度（一般に融点より低い）になるように、発生熱量を制御、即ち、印加する電圧、電流を制限する。このような動作において、如何に速やかな書換速度を実現するかが重要である。公知の技術では、その点についての情報は開示されていない。
また、この記憶原理のもう一つの課題として、記憶保持時間の向上が挙げられる。この材料では、非晶質は準安定状態であり、放置状態のまま一定の時間を経ると、エネルギー的に安定な結晶へ変化してしまう。即ち、非晶質状態として記憶した情報が、結晶化により消失してしまう。信頼性確保のためには、非晶質状態が結晶に変化するまでの時間を延ばすことが重要である。しかし、結晶はその性質上、結晶核の周囲に成長するため、非晶質と結晶とが混在する状態では、結晶化までの時間を延長させることは容易ではない。これを図１のような構造をとる場合で説明する。ME1は下部配線層、INS１はME１を覆う絶縁層、PLUGはINS１中を貫く、ME1から上部方向へ引き出された柱状の配線層である。CHLは抵抗変化材料、UPMはその上部に接触して設けられた上部電極、INS２は絶縁層、INS3は上部電極を覆う絶縁層、ME２は上部配線層、PLUG２はUPMとME2を接続する柱状電極である。非晶質に状態を変化させる際にはME1とME2の間に電流を流すが、この電流は広い上部電極UPMからCHLBに流れ込み、直径の小さいPLUG１に集中する。このため、発熱部位はPLUG1上が主となり、非晶質に変化する部分はごく一部の領域（CHLSR）に限られ、電流経路とならない周辺部位は十分に温度が上がらず結晶（CHLB）のままで残ってしまう。この構造では非晶質が結晶と接触する面が存在するので、そこから結晶化が進んでしまい、情報保持寿命が短くなる虞がある。非特許文献１(“A Novel Cell Technology Using N-Doped GeSbTe Films for Phase Change RAM (IEEE,VLSI Technology Symposium 2003)、2003年、p.177―178)で開示された構造が、これに該当する。特許文献１は、抵抗変化材の上底部および下底部が全て電極として作用する構造になっており、発熱は抵抗変化材料の内部全てで起こると考えられるが、下部電極の直ぐ下にシリコンが存在している。このため、下部電極側の放熱は若干悪くなり、材料を非晶質化した際も、下部電極側に結晶が残り、情報保持時間が短くなる可能性がある。
本発明の目的は、非晶質と結晶とを熱によって変化させて記憶する、電気的読み出しを行なう不揮発性記憶装置の構造において、抵抗変化材料に接する材料の熱伝導率が、その抵抗変化材料に接しない絶縁膜の熱伝導率よりも高くすることにより達成できる。
速やかな書換速度を実現するためには、加熱と放熱の時間が速いことが必要である。急速な加熱は外部からの電圧、電流印加で制御できる。しかし、放熱は電圧、電流を遮断した後の周囲への熱伝導で決まってしまう。したがって、迅速な書換のために、非晶質・結晶間を変化させる材料を、熱伝導の良い他の材料と接する構造にする。
また、結晶と非晶質の混在を防ぎ、抵抗変化材料全体を非晶質あるいは結晶とするため、抵抗変化材料の上底部と下底部に、それらと同面積の金属電極材料を設ける。且つ、速やかな放熱のため、抵抗変化材料は電極間にシリコンを含まない配線構造中に設ける。
また、結晶と非晶質の混在を防ぎ、抵抗変化材料全体を非晶質あるいは結晶とするため、抵抗変化材料の上底部と下底部に、それらと同面積の金属電極材料を設ける。且つ、速やかな放熱のため、抵抗変化材料は電極間にシリコンを含まない配線構造中に設ける。
これらを図２に示す。非晶質と結晶が混在しない抵抗変化材料CHLSRは、下部柱状電極PLUG２に接し、上部電極UPMに接する。CHLSRとUPM、CHLSRとPLUG２の接触面積は、夫々同じである。これにより、電流の経路は均一となり、抵抗変化材料全体が非晶質あるいは結晶となる。また、CHLSR側壁は、層間絶縁膜INS１よりも熱伝導率の高い材料HSに接し、CHLSRからの熱放散は速やかに行われる。これにより、CHLSRの非晶質化、結晶化が速やかとなる。なお、層間絶縁膜INS１よりも熱伝導率の高い材料HSとしては、シリコン窒化膜、シリコン炭化膜、アルミニウム酸化膜、アルミニウム窒化膜、チタン酸化膜又はチタン窒化膜の何れかを用いる。
この構造は、上部電極、抵抗変化材料、下部電極からなる積層を、上部電極に対して自己整合的にドライエッチング加工することで得られる。
この構造は、上部電極、抵抗変化材料、下部電極からなる積層を、上部電極に対して自己整合的にドライエッチング加工することで得られる。
以上、開示した実施形態により、書換の速い不揮発性記憶装置を実現できる。また、抵抗変化材料と上部電極との接触面積および下部電極との接触面積が等しいので、どちらか片方の電極に偏った発熱を抑えられる。これにより、抵抗変化材料内部に結晶と非晶質とが混在することを防ぐことが出来、情報保持寿命の長い不揮発性記憶装置を実現できる。これにより、不揮発ランダム・アクセス・記憶装置、高信頼性不揮発記憶装置装置が実現可能である。また、それらを半導体論理演算装置の不揮発記憶装置として搭載すれば、格納プログラムの自由な書換えが可能且つ信頼性の高いマイクロコンピュータおよびICカードなどを供することが出来る。
図３から図９を用い、本発明の実施形態およびその製造方法を説明する。この抵抗変化材料は、MOSトランジスタのドレイン側に接続するものと仮定する。図３は、半導体集積回路装置で用いられる既知のMOSトランジスタである。このMOSトランジスタは、素子分離溝ISO、ｐ型ウエルPWE、ｎ型ソースNS、ｎ型ドレインND、ゲート電極GATE、側壁スペーサーSPC、からなる。ND上に抵抗変化材料に接続するプラグ配線PLUG１を設ける。なお、図が煩雑になるのを防ぐため、NSに対する配線引き出しは図示しないこととする。
図４は、図３の上に下部電極層BM、抵抗変化材料CHL、上部電極層UM、および絶縁層SINを堆積する。SINは、プラズマ堆積法で形成された、シリコン酸化膜あるいはシリコン窒化膜が良い。低圧での化学的気相成長法では、堆積温度が高温になり、CHLが揮発してしまうためである。
図５では、これを既知のリソグラフィとドライエッチング技術を用いて加工する。RES１は、このときに用いるフォトレジストである。このときのドライエッチングは、BMまでで止める。
図４は、図３の上に下部電極層BM、抵抗変化材料CHL、上部電極層UM、および絶縁層SINを堆積する。SINは、プラズマ堆積法で形成された、シリコン酸化膜あるいはシリコン窒化膜が良い。低圧での化学的気相成長法では、堆積温度が高温になり、CHLが揮発してしまうためである。
図５では、これを既知のリソグラフィとドライエッチング技術を用いて加工する。RES１は、このときに用いるフォトレジストである。このときのドライエッチングは、BMまでで止める。
図６を説明する。図５からRES1を除去した後、先に加工したCHL、UPM、SINの積層膜側壁に、スペーサー上のSWHS1を設ける。その後、全体を絶縁膜INS２で覆う。SWHS１は、INS２の材料よりも熱伝導率が高い材料とする。INS２がシリコン堆積酸化膜であれば、SWHS1としてはシリコン窒化膜、シリコン炭化膜、アルミニウム酸化膜、アルミニウム窒化膜、チタン酸化膜、チタン窒化膜などが挙げられる。SWHS1の下部が金属材料BMに接していることで、CHLからの速やかな熱放散に寄与する。SWHS1を設けてから、BMを加工した理由を説明する。CHLの加工は、まずリソグラフィでPLUG1に対する合わせを行うことから始まる（図５）。このとき、製造上の合わせずれは、ほぼ確実に発生する。合わせずれが出た状態でBMまで加工すると、BMとPLUG1の表面との接触面積がばらついて電流が変わり、素子の特性変動を生んでしまう。これを防ぐため、SWHS1を設けることで加工後のBMの面積を増やし、上記の合わせずれが発生してもPLUG1を必ず覆うようにすれば、BMとPLUG1との接触面積を一定にできる。
図７は、図６にCMP（化学的機械的研磨）を行う。このとき、SINは完全に除去してしまい、上部電極UMを露出させる。
図８では、図７の状態に対して、金属配線層M2および保護膜CAP2を堆積する。
図８では、図７の状態に対して、金属配線層M2および保護膜CAP2を堆積する。
これを既知のリソグラフィとドライエッチングで加工して、全体をシリコン堆積酸化膜で覆ったのが、図９である。以降、既知の方法によって、所望の配線層形成を行うが、本図では省略する。
なお、CHLで発生したジュール熱は、UPMおよびBMを介して放散するが、UPMには金属配線層M2が接続されているので、UPM側に放散した方が冷却効果が高い。したがって、PLUG1の高さとBMの膜厚との合計よりも、UPMの膜厚を小さくすることで、M2を利用した熱放散の効果が高まる。
なお、CHLで発生したジュール熱は、UPMおよびBMを介して放散するが、UPMには金属配線層M2が接続されているので、UPM側に放散した方が冷却効果が高い。したがって、PLUG1の高さとBMの膜厚との合計よりも、UPMの膜厚を小さくすることで、M2を利用した熱放散の効果が高まる。
図１０から図１２で、他の実施形態を説明する。これは、下部電極、抵抗変化材料、上部電極の３層が、１つの柱状構造になる実施例であり、図９の実施形態よりも電流の流れが均一になることを目的としたものである。
図１０は既知のMOSトランジスタ上に下部電極そうBM1、BM2、抵抗変化材料CHL、上部電極UM、絶縁層SINを、順次、堆積したものである。
これを図５と同様の方法で加工し、BM1を加工せずに残す（図１１）。
以降、図６から図８に対応する製造手順を踏み、図１２の構造とする。図９との差異は、CHLは、CHLと同じ柱状のBM2と接していることにある。即ち、BM2、CHL、UMの３層を流れる電流経路には電流集中部分が無く、本発明の目的の一つである、抵抗変化材料内での均一な熱発生に寄与する。なお、抵抗変化材料CHL側壁に接触して設けられた熱伝導率の高い材料SWHSとしては、図９の構造と同様に、シリコン窒化膜、シリコン炭化膜、アルミニウム酸化膜、アルミニウム窒化膜、チタン酸化膜、チタン窒化膜などが挙げられる。
図１０は既知のMOSトランジスタ上に下部電極そうBM1、BM2、抵抗変化材料CHL、上部電極UM、絶縁層SINを、順次、堆積したものである。
これを図５と同様の方法で加工し、BM1を加工せずに残す（図１１）。
以降、図６から図８に対応する製造手順を踏み、図１２の構造とする。図９との差異は、CHLは、CHLと同じ柱状のBM2と接していることにある。即ち、BM2、CHL、UMの３層を流れる電流経路には電流集中部分が無く、本発明の目的の一つである、抵抗変化材料内での均一な熱発生に寄与する。なお、抵抗変化材料CHL側壁に接触して設けられた熱伝導率の高い材料SWHSとしては、図９の構造と同様に、シリコン窒化膜、シリコン炭化膜、アルミニウム酸化膜、アルミニウム窒化膜、チタン酸化膜、チタン窒化膜などが挙げられる。
また、図９ではCHL下部に接するBMはCHLよりも面積が大きいのに対し、図１２ではCHL下部に接するBM2はCHLと同面積である。図９の場合、CHLとBMとを貫通する電流は、CHL下端部から垂直にBMに流れずに、一部がBM外端部側に斜めにはみ出した経路をとる。一部、電流経路が不均一になる。図１２のように、CHLと同面積のBM2をBM1上に設けることにより、CHL端部においても電流が均一な経路を辿って流れるようになる。
図１３は、更に他の実施例である。これは、図１２のSWHS外側に、更に熱伝導の良い側壁SWHSMを設けた後に、BM1を加工した形状である。SWHSMは金属材料が良いが、CMP後にM1と接触しないようにするため、SWHSよりも低い高さに形成する事が必要である。SWHSMにより、図９の構造よりも更に速やかな放熱が期待できる。
図１４から図１５で示す構造は、CHL側壁に接触する熱伝送の良い材料が、スペーサー形状でない場合の実施形態である。図１４は図６に対応する工程であるが、図６で存在したSWHS１を洗浄で除去し、その代わりに、全面に熱伝導率の高い層FLMHSを堆積してある点が異なる。以降は、図７から図９に対応する工程を順次進め、図１５の構造を形成する。FLMHSは堆積のみ行うので、図３から図９で説明したSWHS１よりも膜厚が厚く出来る。このため、SWHS１よりも放熱効果が高い事が期待できる。FLMHSの材料は、スパッタあるいはプラズマ堆積法で形成したシリコン窒化膜、シリコン炭化膜、アルミニウム酸化膜、アルミニウム窒化膜、チタン酸化膜、チタン窒化膜などが挙げられる。
図１６は、CHL側壁のSWHS２を残したまま、FLMHSを堆積した構造である。SWHS2の材質はFLMHSと同じで良く、シリコン窒化膜、シリコン炭化膜、アルミニウム酸化膜、アルミニウム窒化膜、チタン酸化膜、チタン窒化膜などが挙げられる。熱効果は図１５と同一であるが、SWHSを除去する工程が不要なので、それだけ工程数を削減できる長所がある。
以上のように、不揮発ランダム・アクセス・記憶装置、高信頼性不揮発記憶装置装置が実現可能である。また、それらを半導体論理演算装置の不揮発記憶装置として搭載すれば、格納プログラムの自由な書換えが可能且つ信頼性の高いマイクロコンピュータおよびICカードなどに適している。
ME1…下部配線層、
PLUG１…ME1とCHLとを接続するプラグ配線、
UPM…CHL上部に接触する上部電極、
ME2…上部配線層、
PLUG２…UPMとME2とを接続するプラグ配線、
CHLSR…CHL内部の抵抗変化領域、
CHLB…CHL内部で抵抗変化に寄与しない領域、
CHL…抵抗変化材料、
SWHS…CHL側壁に接触して設けられた熱伝導率の高い材料かなる側壁スペーサー、
SWHSM…SWSHに接してその外側に設けられた金属からなる側壁スペーサー、
SWHS1…CHL側壁スペーサー、
FLMHS…CHLに接触して被着されたINS2よりも熱伝導の良い絶縁膜、
SWHS2…FLMHSと同じ材質からなり、CHLに接触して被着された側壁スペーサー、
INS1…層間膜（１層目）、
INS2…層間膜（２層目）、
INS3…層間膜（３層目）、
HS…CHL側壁に接触して設けられた、熱伝導率の高い材料からなる層、
GATE…ｎ型MOSトランジスタのゲート電極、
SPC…GATE側壁に形成された絶縁膜のスペーサー、
NS…Ｎ型ソース領域、
ND…Ｎ型ドレイン領域、
ISO…素子分離領域、
SIN…UPM上に設けたシリコン窒化膜、
UM…上部電極層、
BM…下部電極層、
RES1…UPM,CHL,BMを加工するためのマスクとなるフォトレジスト、
CAPM2…M2上の絶縁膜、
M1,ME1…下部配線層、
M2,ME2…上部配線層。
PLUG１…ME1とCHLとを接続するプラグ配線、
UPM…CHL上部に接触する上部電極、
ME2…上部配線層、
PLUG２…UPMとME2とを接続するプラグ配線、
CHLSR…CHL内部の抵抗変化領域、
CHLB…CHL内部で抵抗変化に寄与しない領域、
CHL…抵抗変化材料、
SWHS…CHL側壁に接触して設けられた熱伝導率の高い材料かなる側壁スペーサー、
SWHSM…SWSHに接してその外側に設けられた金属からなる側壁スペーサー、
SWHS1…CHL側壁スペーサー、
FLMHS…CHLに接触して被着されたINS2よりも熱伝導の良い絶縁膜、
SWHS2…FLMHSと同じ材質からなり、CHLに接触して被着された側壁スペーサー、
INS1…層間膜（１層目）、
INS2…層間膜（２層目）、
INS3…層間膜（３層目）、
HS…CHL側壁に接触して設けられた、熱伝導率の高い材料からなる層、
GATE…ｎ型MOSトランジスタのゲート電極、
SPC…GATE側壁に形成された絶縁膜のスペーサー、
NS…Ｎ型ソース領域、
ND…Ｎ型ドレイン領域、
ISO…素子分離領域、
SIN…UPM上に設けたシリコン窒化膜、
UM…上部電極層、
BM…下部電極層、
RES1…UPM,CHL,BMを加工するためのマスクとなるフォトレジスト、
CAPM2…M2上の絶縁膜、
M1,ME1…下部配線層、
M2,ME2…上部配線層。
Claims (13)
- 基板上に形成された第１の導電層と、
前記第１の導電層上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された第２の導電層と、
前記第１の導電層と接して設けられた第３の導電層と、該第３の導電層上に形成され加熱条件により結晶または非結晶のいずれかの状態を遷移し、その抵抗値が変化する抵抗変化層と、該抵抗変化層上に形成され前記第２の導電層と接続された第４の導電層とが積層され、前記第１の導電層上に前記層間絶縁膜に囲まれて柱状に形成された積層膜とを有し、
前記抵抗変化材料と前記第３の導電層との接触面積と、前記抵抗変化材料と前記第４の導電層との接触面積とが同じであり、
薄膜層が前記抵抗変化層の側壁と、前記第３の導電層の側壁と、前記第４の導電層の側壁と、前記抵抗変化材料と前記第３の導電層との接続部と、前記抵抗変化材料と前記第４の導電層との接続部とが接するように連続して形成され、
前記薄膜層は、前記層間絶縁膜に比べて熱伝導率の高い材料で形成され、
前記薄膜層の一表面は、前記第１の導電層の少なくとも一つと前記第２の導電層とが接触し、
前記第１の導電層と前記第２の導電層が前記薄膜層の外側表面を超えて、互いに水平方向に延在し、
前記第１の導電層の対応する表面に接触する前記第３の導電層の接触面積は、前記第１の導電層の表面積の総計より小さく、
前記第２の導電層の対応する表面に接触する前記第４の導電層の接触面積は、前記第２の導電層の表面積の総計より小さく、
前記第１の導電層の対応する表面と接触する前記第３の導電層の接触面積と前記第２の導電層の対応する表面と接触する前記第４の導電層の接触面積とが等しい
ことを特徴とする不揮発性記憶装置。 - 基板上に形成された第１の導電層と、
加熱条件により結晶または非結晶のいずれかの状態を遷移し、その抵抗値が変化する抵抗変化層と、前記抵抗変化層上に形成された第２の導電層とが前記第１の導電層上に形成された積層膜と、
前記抵抗変化層の側壁と、前記第２の導電層と、前記抵抗変化層と前記第１の導電層との第１の接続部と、前記抵抗変化層と前記第２の導電層との第２の接続部とが接するように連続して形成され、その一表面が前記第１の導電層の表面と接し、前記第１の導電層がその外側表面を超えて水平方向に延在するように配置された絶縁層と、
前記第１の導電層と前記絶縁層に隣接して形成された層間絶縁層とを有し、
前記抵抗変化層の底部の接触面積は、前記抵抗変化層と前記第２の導電層との接触面積とが同じであり、
前記絶縁層が前記層間絶縁膜に比べて熱伝導率の高い材料で形成され、
前記第１の接続部が前記第１の導電層に接する接触面積が前記第１の導電層表面の総面積より小さく、
前記第２の接続部が前記第２の導電層に接する接触面積が前記第２の導電層表面の総面積より小さく、
前記第１及び第２の接続部の接触面積が等しいこと
を特徴とする不揮発性記憶装置。 - 前記基板に形成された拡散層を具備してなるトランジスタを有し、
前記第１の導電層と前記拡散層とがプラグ層により電気的に接続されていることを特徴とする請求項２記載の不揮発性記憶装置。 - 前記第１の導電層は、前記第１の導電層と前記プラグ層との接触面を覆うように形成されていることを特徴とする請求項３記載の不揮発性記憶装置。
- 前記積層膜は、前記抵抗変化層の一端面およびそれに対向する他端面に接して形成された第２および第３の導電層を有することを特徴とする請求項２記載の不揮発性記憶装置。
- 前記絶縁膜および前記第１の導電層を囲むように形成された別の絶縁膜をさらに有し、
前記別の絶縁膜は、前記層間絶縁膜に比べて熱伝導率の高い材料からなることを特徴とする請求項５記載の不揮発性記憶装置。 - 前記第２の導電層、前記抵抗変化層および前記第３の導電層からなる積層膜を、前記第２の導電層に対して自己整合的にドライエッチング加工したことを特徴とする請求項５記載の不揮発性記憶装置。
- 前記第３の導電層が、複数の異なる金属材料の積層からなることを特徴とする請求項５記載の不揮発性記憶装置。
- 基板上に形成された第１の導電層と、
加熱条件により結晶または非結晶のいずれかの状態を遷移し、その抵抗値が変化する抵抗変化層と、前記抵抗層の一端面上に形成された第２の導電層と、前記一端面に対向する他端面に形成された第３の導電層とからなり、前記第１の導電層上に形成された積層膜と、
前記抵抗変化層と前記第２の導電層と第３の導電層のそれぞれの側壁を囲むように形成され、前記第１の導電層の表面にその一端が接するように設けられた絶縁膜と、
前記絶縁膜の側壁の一部を覆うように形成され、前記第１の導電層の表面にその一端が接するように設けられた導電性の金属材料膜と、
前記第１の導電層と前記導電膜と前記絶縁膜を囲むように形成された層間絶縁膜とを備え、
前記絶縁膜は、前記層間絶縁膜に比べて熱伝導率の高い材料からなり、
前記導電性の金属材料膜の断面形状は、一端が細く他端がより太い側壁スペーサーからなることを特徴とする不揮発性記憶装置。 - 前記基板に形成された拡散層を具備してなるトランジスタを有し、
前記第１の導電層と前記拡散層とがプラグ層により電気的に接続されていることを特徴とする請求項９記載の不揮発性記憶装置。 - 前記第１の導電層は、前記第１の導電層と前記プラグ層との接触面を覆うように形成されていることを特徴とする請求項１０記載の不揮発性記憶装置。
- 前記第２の導電層、前記抵抗変化層および前記第３の導電層からなる積層膜を、前記第２の導電層に対して自己整合的にドライエッチング加工したことを特徴とする請求項９記載の不揮発性記憶装置。
- 前記第３の導電層が、複数の異なる金属材料の積層からなることを特徴とする請求項９記載の不揮発性記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006535054A JP4795961B2 (ja) | 2004-09-08 | 2005-07-04 | 不揮発性記憶装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004260642 | 2004-09-08 | ||
| JP2004260642 | 2004-09-08 | ||
| JP2006535054A JP4795961B2 (ja) | 2004-09-08 | 2005-07-04 | 不揮発性記憶装置 |
| PCT/JP2005/012324 WO2006027887A1 (ja) | 2004-09-08 | 2005-07-04 | 不揮発性記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2006027887A1 JPWO2006027887A1 (ja) | 2008-05-08 |
| JP4795961B2 true JP4795961B2 (ja) | 2011-10-19 |
Family
ID=36036181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006535054A Expired - Fee Related JP4795961B2 (ja) | 2004-09-08 | 2005-07-04 | 不揮発性記憶装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20070235710A1 (ja) |
| EP (1) | EP1793424B1 (ja) |
| JP (1) | JP4795961B2 (ja) |
| CN (1) | CN1977381B (ja) |
| TW (1) | TW200620473A (ja) |
| WO (1) | WO2006027887A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100657966B1 (ko) * | 2005-08-11 | 2006-12-14 | 삼성전자주식회사 | 리셋 전류 안정화를 위한 메모리 소자의 제조 방법 |
| US7601995B2 (en) * | 2005-10-27 | 2009-10-13 | Infineon Technologies Ag | Integrated circuit having resistive memory cells |
| KR101169499B1 (ko) * | 2006-08-08 | 2012-07-27 | 난테로 인크. | 비휘발성 나노튜브 블록을 사용한 메모리 소자 및 교차점 스위치와 이들 어레이 |
| JP4437299B2 (ja) | 2006-08-25 | 2010-03-24 | エルピーダメモリ株式会社 | 半導体装置及びその製造方法 |
| JP4267013B2 (ja) | 2006-09-12 | 2009-05-27 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US8232175B2 (en) * | 2006-09-14 | 2012-07-31 | Spansion Llc | Damascene metal-insulator-metal (MIM) device with improved scaleability |
| US7504653B2 (en) | 2006-10-04 | 2009-03-17 | Macronix International Co., Ltd. | Memory cell device with circumferentially-extending memory element |
| US7838860B2 (en) * | 2007-06-21 | 2010-11-23 | Qimonda Ag | Integrated circuit including vertical diode |
| US8189372B2 (en) * | 2008-02-05 | 2012-05-29 | International Business Machines Corporation | Integrated circuit including electrode having recessed portion |
| US8084842B2 (en) | 2008-03-25 | 2011-12-27 | Macronix International Co., Ltd. | Thermally stabilized electrode structure |
| US9263126B1 (en) | 2010-09-01 | 2016-02-16 | Nantero Inc. | Method for dynamically accessing and programming resistive change element arrays |
| JP4795485B2 (ja) * | 2008-12-05 | 2011-10-19 | パナソニック株式会社 | 不揮発性記憶素子及びその製造方法 |
| US8829646B2 (en) * | 2009-04-27 | 2014-09-09 | Macronix International Co., Ltd. | Integrated circuit 3D memory array and manufacturing method |
| CN101826546B (zh) * | 2010-04-06 | 2011-10-05 | 中国科学院上海微系统与信息技术研究所 | 纳米级侧壁限制电阻转换存储器单元及制造方法 |
| US9082954B2 (en) | 2010-09-24 | 2015-07-14 | Macronix International Co., Ltd. | PCRAM with current flowing laterally relative to axis defined by electrodes |
| US8497182B2 (en) | 2011-04-19 | 2013-07-30 | Macronix International Co., Ltd. | Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory |
| US8987700B2 (en) | 2011-12-02 | 2015-03-24 | Macronix International Co., Ltd. | Thermally confined electrode for programmable resistance memory |
| US8981330B2 (en) | 2012-07-16 | 2015-03-17 | Macronix International Co., Ltd. | Thermally-confined spacer PCM cells |
| US9214351B2 (en) | 2013-03-12 | 2015-12-15 | Macronix International Co., Ltd. | Memory architecture of thin film 3D array |
| US8916414B2 (en) | 2013-03-13 | 2014-12-23 | Macronix International Co., Ltd. | Method for making memory cell by melting phase change material in confined space |
| TWI549229B (zh) | 2014-01-24 | 2016-09-11 | 旺宏電子股份有限公司 | 應用於系統單晶片之記憶體裝置內的多相變化材料 |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9847481B2 (en) * | 2015-10-27 | 2017-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal landing on top electrode of RRAM |
| KR102375588B1 (ko) | 2017-07-06 | 2022-03-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| JP2020024965A (ja) | 2018-08-06 | 2020-02-13 | キオクシア株式会社 | 半導体記憶装置 |
| JP2021150390A (ja) | 2020-03-17 | 2021-09-27 | キオクシア株式会社 | 記憶装置 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63150980A (ja) * | 1986-11-26 | 1988-06-23 | エナージー・コンバーシヨン・デバイセス・インコーポレーテツド | 薄膜過電圧保護装置 |
| JPH0445584A (ja) * | 1990-06-13 | 1992-02-14 | Casio Comput Co Ltd | 相転移型メモリ素子およびその製造方法 |
| JPH0445585A (ja) * | 1990-06-13 | 1992-02-14 | Casio Comput Co Ltd | 相転移型メモリ素子およびその製造方法 |
| US5177567A (en) * | 1991-07-19 | 1993-01-05 | Energy Conversion Devices, Inc. | Thin-film structure for chalcogenide electrical switching devices and process therefor |
| JP2001502848A (ja) * | 1996-10-28 | 2001-02-27 | エナージー コンバーション デバイセス インコーポレイテッド | 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料 |
| JP2001291277A (ja) * | 2000-03-31 | 2001-10-19 | Toshiba Corp | 記録媒体およびこれを用いた記録再生装置 |
| US20010049189A1 (en) * | 1996-07-22 | 2001-12-06 | Zahorik Russell C. | Small electrode for chalcogenide memories |
| US20020086524A1 (en) * | 2000-07-14 | 2002-07-04 | Harshfield Steven T. | Memory elements and methods for making same |
| WO2003065377A1 (fr) * | 2002-02-01 | 2003-08-07 | Hitachi, Ltd. | Memoire |
| JP2003229537A (ja) * | 2002-02-01 | 2003-08-15 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
| JP2004193282A (ja) * | 2002-12-10 | 2004-07-08 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| JP2004349709A (ja) * | 2003-05-23 | 2004-12-09 | Samsung Electronics Co Ltd | 半導体メモリ素子およびその製造方法 |
| JP2005340837A (ja) * | 2004-05-27 | 2005-12-08 | Samsung Electronics Co Ltd | 酸素障壁膜で覆われた相変化記憶素子を有する半導体素子、これを用いる電子システム及びこれを製造する方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5789277A (en) * | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
| US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
| DE10128482A1 (de) * | 2001-06-12 | 2003-01-02 | Infineon Technologies Ag | Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung |
| JP3749847B2 (ja) * | 2001-09-27 | 2006-03-01 | 株式会社東芝 | 相変化型不揮発性記憶装置及びその駆動回路 |
| US6545903B1 (en) * | 2001-12-17 | 2003-04-08 | Texas Instruments Incorporated | Self-aligned resistive plugs for forming memory cell with phase change material |
| US6858482B2 (en) * | 2002-04-10 | 2005-02-22 | Micron Technology, Inc. | Method of manufacture of programmable switching circuits and memory cells employing a glass layer |
-
2005
- 2005-06-15 TW TW094119852A patent/TW200620473A/zh unknown
- 2005-07-04 WO PCT/JP2005/012324 patent/WO2006027887A1/ja active Application Filing
- 2005-07-04 JP JP2006535054A patent/JP4795961B2/ja not_active Expired - Fee Related
- 2005-07-04 US US11/630,241 patent/US20070235710A1/en not_active Abandoned
- 2005-07-04 EP EP05765318A patent/EP1793424B1/en not_active Expired - Fee Related
- 2005-07-04 CN CN2005800213312A patent/CN1977381B/zh not_active Expired - Fee Related
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63150980A (ja) * | 1986-11-26 | 1988-06-23 | エナージー・コンバーシヨン・デバイセス・インコーポレーテツド | 薄膜過電圧保護装置 |
| JPH0445584A (ja) * | 1990-06-13 | 1992-02-14 | Casio Comput Co Ltd | 相転移型メモリ素子およびその製造方法 |
| JPH0445585A (ja) * | 1990-06-13 | 1992-02-14 | Casio Comput Co Ltd | 相転移型メモリ素子およびその製造方法 |
| US5177567A (en) * | 1991-07-19 | 1993-01-05 | Energy Conversion Devices, Inc. | Thin-film structure for chalcogenide electrical switching devices and process therefor |
| US20010049189A1 (en) * | 1996-07-22 | 2001-12-06 | Zahorik Russell C. | Small electrode for chalcogenide memories |
| JP2001502848A (ja) * | 1996-10-28 | 2001-02-27 | エナージー コンバーション デバイセス インコーポレイテッド | 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料 |
| JP2001291277A (ja) * | 2000-03-31 | 2001-10-19 | Toshiba Corp | 記録媒体およびこれを用いた記録再生装置 |
| US20020086524A1 (en) * | 2000-07-14 | 2002-07-04 | Harshfield Steven T. | Memory elements and methods for making same |
| WO2003065377A1 (fr) * | 2002-02-01 | 2003-08-07 | Hitachi, Ltd. | Memoire |
| JP2003229537A (ja) * | 2002-02-01 | 2003-08-15 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
| JP2004193282A (ja) * | 2002-12-10 | 2004-07-08 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| JP2004349709A (ja) * | 2003-05-23 | 2004-12-09 | Samsung Electronics Co Ltd | 半導体メモリ素子およびその製造方法 |
| JP2005340837A (ja) * | 2004-05-27 | 2005-12-08 | Samsung Electronics Co Ltd | 酸素障壁膜で覆われた相変化記憶素子を有する半導体素子、これを用いる電子システム及びこれを製造する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006027887A1 (ja) | 2006-03-16 |
| US20070235710A1 (en) | 2007-10-11 |
| EP1793424B1 (en) | 2011-10-05 |
| EP1793424A4 (en) | 2009-06-10 |
| TW200620473A (en) | 2006-06-16 |
| JPWO2006027887A1 (ja) | 2008-05-08 |
| CN1977381B (zh) | 2010-05-26 |
| CN1977381A (zh) | 2007-06-06 |
| EP1793424A1 (en) | 2007-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4795961B2 (ja) | 不揮発性記憶装置 | |
| US8163640B2 (en) | Metal gate compatible electrical fuse | |
| US7888155B2 (en) | Phase-change memory element and method for fabricating the same | |
| US7825479B2 (en) | Electrical antifuse having a multi-thickness dielectric layer | |
| US7808816B2 (en) | Semiconductor memory device and method for fabricating semiconductor memory device | |
| TW202008514A (zh) | 相變記憶體結構、記憶體器件與其形成方法 | |
| TWI738211B (zh) | 記憶體陣列及用以形成記憶體陣列之方法 | |
| US8513638B2 (en) | Semiconductor device including a phase-change memory element | |
| CN107546324B (zh) | 相变存储器单元和用于制造相变存储器单元的方法 | |
| US20090189140A1 (en) | Phase-change memory element | |
| US8004060B2 (en) | Metal gate compatible electrical antifuse | |
| US11158788B2 (en) | Atomic layer deposition and physical vapor deposition bilayer for additive patterning | |
| JP2011054830A (ja) | 相変化メモリ装置及び相変化メモリ装置の製造方法 | |
| JP2008227477A (ja) | 半導体記憶装置 | |
| JPWO2007099595A1 (ja) | 半導体装置およびその製造方法 | |
| CN109786550B (zh) | 相变化记忆体及其制造方法 | |
| KR101498170B1 (ko) | 반도체 기억 장치 및 그의 제조 방법 | |
| KR100910876B1 (ko) | 불휘발성 기억장치 | |
| TW202412299A (zh) | 半導體結構 | |
| US20090267045A1 (en) | Phase change memory device having heaters and method for manufacturing the same | |
| US10522593B2 (en) | Phase-change memory cell | |
| JP4559866B2 (ja) | 半導体装置の製造方法 | |
| TW202414820A (zh) | 半導體結構 | |
| TWI578499B (zh) | 記憶體裝置 | |
| TW202335264A (zh) | 半導體裝置及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110728 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |