WO2006027887A1 - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
WO2006027887A1
WO2006027887A1 PCT/JP2005/012324 JP2005012324W WO2006027887A1 WO 2006027887 A1 WO2006027887 A1 WO 2006027887A1 JP 2005012324 W JP2005012324 W JP 2005012324W WO 2006027887 A1 WO2006027887 A1 WO 2006027887A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
film
layer
insulating film
nonvolatile memory
Prior art date
Application number
PCT/JP2005/012324
Other languages
English (en)
French (fr)
Inventor
Nozomu Matsuzaki
Motoyasu Terao
Original Assignee
Renesas Technology Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp. filed Critical Renesas Technology Corp.
Priority to CN2005800213312A priority Critical patent/CN1977381B/zh
Priority to EP05765318A priority patent/EP1793424B1/en
Priority to JP2006535054A priority patent/JP4795961B2/ja
Priority to US11/630,241 priority patent/US20070235710A1/en
Publication of WO2006027887A1 publication Critical patent/WO2006027887A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details

Definitions

  • the present invention relates to a nonvolatile memory device formed and used on the same substrate as a semiconductor device, and a material constituting the nonvolatile memory device is a metal compound.
  • This technology is closely related to a semiconductor nonvolatile memory device or a semiconductor logic operation device equipped with a nonvolatile memory device.
  • Nonvolatile memory device that uses a crystalline state and an amorphous state of a metal compound as memory information. This is to store information by utilizing the difference between the amorphous state and the crystalline state of the substance, and as a material, tellurium compound is generally used.
  • the principle of storing information based on the difference in reflectivity is widely used in optical information storage media such as DVD (digital 'versatile' disc).
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-100085.
  • the present invention relates to the latter electrical information storage.
  • the rewriting of information is very fast compared to conventional semiconductor nonvolatile memory devices (floating gate memory devices, electron trap memory devices in nitride films).
  • semiconductor nonvolatile memory devices floating gate memory devices, electron trap memory devices in nitride films.
  • Joule heat generated when current is applied to this material or a heating element in the vicinity of this material is used.
  • amorphous material is in a metastable state, and after a certain period of time in the state of being left standing, it changes to an energy stable crystal. That is, information stored as an amorphous state is lost by crystallization.
  • it is important to extend the time until the amorphous state changes to crystals.
  • crystals grow by nature around crystal nuclei, it is not easy to extend the time until crystallization in a mixed state of amorphous and crystals. This is explained using the structure shown in Fig. 1.
  • ME1 is a lower wiring layer
  • INS 1 is an insulating layer covering ME 1
  • PLUG is a columnar wiring layer that extends from ME1 penetrating through INS1 upward.
  • CHL is the resistance change material
  • UPM is the upper electrode in contact with the upper part
  • INS2 is the insulating layer
  • INS3 is the insulating layer that covers the upper electrode
  • ME2 is the upper wiring layer
  • PLUG2 is the columnar electrode that connects UPM and ME2 It is.
  • the heat generation part is mainly on PLUG1, the part that changes to amorphous is limited to a very small part (CHLSR), and the peripheral part that does not become a current path does not rise sufficiently in the temperature of the crystal (CHLB). It will remain.
  • CHLSR very small part
  • CHLB temperature of the crystal
  • Patent Document 1 A Novel Cell Technology Usable N-Doped GeSbTe Films for Phase Change RAM (IEEE'VLSI Technology Symposium 2003), 2003, p.177-178)
  • Patent Document 1 has a structure in which the upper and lower bases of the resistance change material all act as electrodes, and heat is considered to be generated in all the inside of the resistance change material. For this reason, the heat dissipation on the lower electrode side is slightly worse, and even when the material is made amorphous, crystals remain on the lower electrode side, which may shorten the information retention time.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-100085
  • Non-Patent Document 1 "A Novel Cell Technology Using N-Doped GeSbTe Films for Phase Change RAM", Proceedings of IEEE's VLSI Technology Symposium 2003 ), 2003, p.177-178 Disclosure of the Invention
  • An object of the present invention is to provide a thermal storage material that is in contact with a resistance-change material over the structure of a non-volatile memory device that performs electrical reading and stores amorphous and crystalline crystals by heat. This can be achieved by making the rate higher than the thermal conductivity of the insulating film not in contact with the variable resistance material.
  • variable resistance material in order to prevent the mixture of crystal and amorphous and to make the entire variable resistance material amorphous or crystalline, metal electrode materials having the same area are provided on the upper and lower portions of the variable resistance material. In order to quickly dissipate heat, the variable resistance material is provided between the electrodes in the wiring structure that does not contain silicon.
  • variable resistance material CHLSR which does not mix amorphous and crystalline, is in contact with the lower columnar electrode PLUG2 and in contact with the upper electrode UPM.
  • the contact areas of CHLSR and UPM and CHLSR and PLUG2 are the same.
  • the current path becomes uniform, and the entire variable resistance material becomes amorphous or crystalline.
  • the CHLSR side wall is in contact with the material HS having a higher thermal conductivity than the interlayer insulating film INS1, and heat dissipation from the CHLSR is performed quickly. Thereby, the amorphization and crystallization of CHLSR becomes speed and force.
  • a silicon nitride film, silicon carbide film, aluminum oxide film, aluminum nitride film, titanate film or titanium nitride film can be used. Either one is used.
  • This structure can be obtained by dry etching the self-aligned stack of the upper electrode, the resistance change material, and the lower electrode cover with respect to the upper electrode.
  • a nonvolatile memory device that can be rewritten quickly can be realized. Further, since the contact area between the variable resistance material and the upper electrode and the contact area with the lower electrode are equal, heat generation biased to one of the electrodes can be suppressed. As a result, it is possible to prevent a mixture of crystal and amorphous within the variable resistance material, and a nonvolatile memory device having a long information retention life can be realized. Thereby, a nonvolatile random “access” storage device and a highly reliable nonvolatile storage device can be realized. In addition, if they are installed as non-volatile storage devices of semiconductor logic operation devices, it is possible to provide microcomputers and IC cards that can rewrite stored programs freely and have high reliability.
  • FIGS. 1 An embodiment of the present invention and a manufacturing method thereof will be described with reference to FIGS.
  • This variable resistance material is assumed to be connected to the drain side of the MOS transistor.
  • Figure 3 shows a known MOS transistor used in semiconductor integrated circuit devices. This MOS transistor also has element isolation trench ISO, p-type well PWE, n-type source NS, n-type drain ND, gate electrode GATE, side wall spacer SPC, and power. Plug wiring PLU G1 connected to resistance change material is provided on ND. In order to prevent the figure from becoming complicated, the wiring drawing to NS is not shown.
  • the lower electrode layer BM, the resistance change material CHL, the upper electrode layer UM, and the insulating layer SIN are deposited on FIG. SIN is preferably a silicon oxide film or a silicon nitride film formed by plasma deposition. This is because in the chemical vapor deposition method at low pressure, the deposition temperature becomes high and CHL volatilizes.
  • SWHS1 on the spacer is provided on the side wall of the CHL, UPM, and SIN laminated film that was processed earlier. Thereafter, the whole is covered with an insulating film INS2.
  • SW HSl is a material with higher thermal conductivity than INS2.
  • INS2 is a silicon deposited oxide film
  • examples of SWHS1 include a silicon nitride film, a silicon carbide film, an aluminum oxide film, an aluminum nitride film, a titanium oxide film, and a titanium nitride film. Since the lower part of SWHS1 is in contact with the metal material BM, it contributes to quick heat dissipation from CHL.
  • SWHS1 was installed and the power and BM were checked.
  • CHL processing begins by aligning PLUG1 with lithography ( Figure 5). At this time, manufacturing misalignment occurs almost certainly. If the BM is swung with misalignment, the contact area between the BM and the surface of the PLUG1 varies and the current changes, resulting in fluctuations in device characteristics. To prevent this, SWHS1 is provided to increase the area of the BM after the caulking, and even if the above misalignment occurs, the PLUG1 must be covered so that the contact area between the BM and PLUG1 is constant. Can be.
  • FIG. 7 performs CMP (Chemical Mechanical Polishing) on FIG. At this time, the SIN may be completely removed, exposing the upper electrode UM.
  • CMP Chemical Mechanical Polishing
  • a metal wiring layer M2 and a protective film CAP2 are deposited with respect to the state of FIG.
  • FIG. 9 shows a case where this is processed by known lithography and dry etching, and the whole is covered with a silicon deposited oxide film. Thereafter, a desired wiring layer is formed by a known method.
  • FIGS. Another embodiment will be described with reference to FIGS. This is an example in which the three layers of the lower electrode, the resistance change material, and the upper electrode have one columnar structure, and the purpose is to make the current flow more uniform than in the embodiment of FIG. .
  • Fig. 10 shows the deposition of lower electrodes BM1, BM2, resistance change material CHL, upper electrode UM, and insulating layer SIN on a known MOS transistor.
  • the material SWHS with high thermal conductivity provided in contact with the resistance change material CHL side wall is a silicon nitride film, a silicon carbide film, an aluminum oxide film, an aluminum nitride film as in the structure of FIG. , Titanium oxide film, and titanium nitride film.
  • BM in contact with the lower part of CHL has a larger area than CHL
  • BM2 in contact with the lower part of CHL has the same area as CHL.
  • the current passing through CHL and BM takes a path in which the CHL bottom edge force does not flow vertically to BM, but partly protrudes obliquely to the BM outer end side. In part, the current path becomes non-uniform.
  • BM2 on BM1 with the same area as CHL, current flows through the uniform path even at the end of CHL.
  • FIG. 13 shows still another embodiment. This is a shape in which BM1 is covered after the side wall SWHSM having better heat conduction is provided outside the SWHS in FIG. SWHSM is a good metal material, but it must be formed at a lower height than SWHS so that it does not come into contact with Ml after CMP. SWHSM can be expected to dissipate heat more quickly than the structure shown in Fig. 9.
  • FIGS. 14 to 15 The structure shown in FIGS. 14 to 15 is an embodiment in which the material with good heat transfer contacting the CHL sidewall is not a spacer shape.
  • FIG. 14 is a process corresponding to FIG. 6 except that the SWHS 1 existing in FIG. 6 is removed by cleaning, and instead, a layer with high thermal conductivity FLMH S is deposited on the entire surface. Thereafter, the steps corresponding to FIGS. 7 to 9 are sequentially performed to form the structure of FIG. Since FLMHS only performs deposition, it can be made thicker than SWHS 1 described in Figs. For this reason, it can be expected that the heat dissipation effect is higher than that of SWHS1.
  • Examples of FL MHS materials include silicon nitride films, silicon carbide films, aluminum oxide films, aluminum nitride films, titanium oxide films, and titanium nitride films formed by sputtering or plasma deposition.
  • FIG. 16 shows a structure in which FLMHS is deposited while leaving SWHS2 on the CHL side wall.
  • SWHS2 is made of the same material as FLMHS, such as silicon nitride film, silicon carbide film, aluminum oxide film, aluminum nitride film, titanium oxide film, and titanium nitride film.
  • the thermal effect is the same as in Fig. 15. However, since the process of removing SWHS is not necessary, the number of processes can be reduced accordingly. There are advantages.
  • nonvolatile random “access” storage device and a highly reliable nonvolatile storage device can be realized.
  • they are installed as non-volatile storage devices for semiconductor logic operation devices, they are suitable for microcomputers and IC cards that can rewrite stored programs freely and have high reliability.
  • FIG. 1 is a cross-sectional view of a known nonvolatile memory device using a resistance change material.
  • FIG. 2 is a structural conceptual diagram of the present invention of a nonvolatile memory device using a resistance change material.
  • FIG. 3 is a cross-sectional view in the process of manufacturing a structure based on the concept of the present invention.
  • FIG. 4 is a cross-sectional view in the process of manufacturing a structure based on the concept of the present invention.
  • FIG. 5 is a cross-sectional view in the process of manufacturing a structure based on the concept of the present invention.
  • FIG. 6 is a cross-sectional view in the process of manufacturing a structure based on the concept of the present invention.
  • FIG. 7 is a cross-sectional view in a process of manufacturing a structure based on the concept of the present invention.
  • FIG. 8 is a cross-sectional view in the process of manufacturing a structure based on the concept of the present invention.
  • FIG. 9 is a cross-sectional view in the process of manufacturing a structure based on the concept of the present invention.
  • FIG. 10 is a cross-sectional view in a process of manufacturing another structure based on the concept of the present invention.
  • FIG. 11 is a cross-sectional view in the process of manufacturing another structure based on the concept of the present invention.
  • FIG. 12 is a cross-sectional view in the process of manufacturing another structure based on the concept of the present invention.
  • FIG. 13 is a cross-sectional view in the process of manufacturing another structure based on the concept of the present invention.
  • FIG. 14 is a cross-sectional view in the process of manufacturing another structure based on the concept of the present invention.
  • FIG. 15 is a cross-sectional view in the process of manufacturing another structure based on the concept of the present invention.
  • FIG. 16 is a cross-sectional view in the process of manufacturing another structure based on the concept of the present invention. Explanation of symbols
  • CHLB- ⁇ -CHL does not contribute to resistance change, region
  • SWHS ' ⁇ ' Side wall spacer made of material with high thermal conductivity in contact with the CHL side wall
  • SWHS2 Side wall spacer made of the same material as FLMHS and deposited in contact with CHL. INS1... Interlayer film (first layer),

Abstract

　抵抗変化材料を用いた不揮発性記憶装置では、結晶と非晶質が混在すると、結晶化時間が早まり、情報保持寿命を短くしていた。抵抗変化材料に接する材料の熱伝導率が高くないせいで、書換時の熱放散が速やかに行われず、書換えに長時間を要していた。 本発明は、抵抗変化材料と下部電極との接触面積、および上部電極との接触面積を同一にして、電流経路を均一にした。抵抗変化材料の側壁に熱伝導率の高い材料を接触して配置し、かつその端部を下部電極にも接触させる構造を提供する。

Description

不揮発性記憶装置
技術分野
[0001] 本発明は、半導体装置と同一基板上に形成して用いる不揮発性記憶装置に関す るのもので、不揮発性記憶装置を構成する材料は金属化合物である。この技術は、 半導体不揮発性記憶装置、あるいは不揮発性記憶装置を搭載した半導体論理演算 装置と関連が深い。
背景技術
[0002] 金属化合物の結晶状態と非晶質状態を記憶情報として用いる不揮発性記憶装置 がある。これは、物質の非晶質状態と結晶状態との違いを利用して情報を格納するも のであり、材料としては、一般にテルルイ匕合物が用いられる。それらの反射率の違い で情報を記憶する原理は、 DVD (ディジタル 'バーサタイル'ディスク）のような光学的 情報記憶媒体に広く用いられて 、る。
近年になり、この原理を電気的情報記憶にも用いる提案がなされている。これは光 学的手法と異なり、非晶質と結晶との電気抵抗の差、即ち、非晶質の高抵抗状態と 結晶の低抵抗状態を、電流量あるいは電圧変化で検出する方法である。公知の技 術発表としては、非特許文献 1などが挙げられる。また、公知特許では、特許文献 1( 特開 2003— 100085号公報)などがある。本発明は、後者の電気的情報記憶に関 わるものである。
この記憶原理の特徴として、従来の半導体不揮発性記憶装置 (浮遊ゲート型記憶 装置、窒化膜中電子捕獲型記憶装置）に比して、情報の書換が非常に速い事が挙 げられる。これを用いれば、不揮発性記憶装置の書換に伴う遅延を改善でき、不揮 発性記憶装置を用いたシステムの性能を飛躍的に向上させることが可能である。そ のためには、これまでのシステムと同様、半導体装置上に不揮発性記憶装置として 組み入れなくてはならな!ヽ。半導体装置に組み入れて電気的情報書換を行う際は、 この材料あるいはこの材料近傍の発熱体に通電した際に発生するジュール熱を利用 する。結晶状態から非晶質に変更する場合は、高い電圧、大きな電流で発生する熱 を発生させ、材料の融点に過熱し、急速に冷却する。非晶質状態を結晶状態にする 場合は、結晶化温度 (一般に融点より低い）になるように、発生熱量を制御、即ち、印 加する電圧、電流を制限する。このような動作において、如何に速やかな書換速度を 実現するかが重要である。公知の技術では、その点についての情報は開示されてい ない。
また、この記憶原理のもう一つの課題として、記憶保持時間の向上が挙げられる。こ の材料では、非晶質は準安定状態であり、放置状態のまま一定の時間を経ると、ェ ネルギー的に安定な結晶へ変化してしまう。即ち、非晶質状態として記憶した情報が 、結晶化により消失してしまう。信頼性確保のためには、非晶質状態が結晶に変化す るまでの時間を延ばすことが重要である。しかし、結晶はその性質上、結晶核の周囲 に成長するため、非晶質と結晶とが混在する状態では、結晶化までの時間を延長さ せることは容易ではない。これを図 1のような構造をとる場合で説明する。 ME1は下部 配線層、 INS 1は ME 1を覆う絶縁層、 PLUGは INS1中を貫ぐ ME1から上部方向へ引 き出された柱状の配線層である。 CHLは抵抗変化材料、 UPMはその上部に接触して 設けられた上部電極、 INS2は絶縁層、 INS3は上部電極を覆う絶縁層、 ME2は上部 配線層、 PLUG2は UPMと ME2を接続する柱状電極である。非晶質に状態を変化させ る際には ME1と ME2の間に電流を流す力 この電流は広い上部電極 UPMから CHLB に流れ込み、直径の小さい PLUG1に集中する。このため、発熱部位は PLUG1上が 主となり、非晶質に変化する部分はごく一部の領域 (CHLSR)に限られ、電流経路と ならない周辺部位は十分に温度が上がらず結晶（CHLB)のままで残ってしまう。この 構造では非晶質が結晶と接触する面が存在するので、そこ力 結晶化が進んでしま い、情報保持寿命が短くなる虞がある。非特許文献 1("A Novel Cell Technology Usi ng N- Doped GeSbTe Films for Phase Change RAM (IEEE'VLSI Technology Symposi um 2003)、 2003年、 p.177— 178)で開示された構造力 これに該当する。特許文献 1 は、抵抗変化材の上底部および下底部が全て電極として作用する構造になっており 、発熱は抵抗変化材料の内部全てで起こると考えられる力 下部電極の直ぐ下にシリ コンが存在している。このため、下部電極側の放熱は若干悪くなり、材料を非晶質ィ匕 した際も、下部電極側に結晶が残り、情報保持時間が短くなる可能性がある。 [0004] 特許文献 1：特開 2003— 100085号公報
非特許文献 1： "A Novel Cell Technology Using N- Doped GeSbTe Films for Phase C hange RAM",アイ'ィ一'ィー、ブイエルエスアイ'テクノロジ一'シンポジウム 2003年 予稿集 (IEEE'VLSI Technology Symposium 2003)、 2003年、 p.177— 178 発明の開示
発明が解決しょうとする課題
[0005] 本発明の目的は、非晶質と結晶とを熱によって変化させて記憶する、電気的読み 出しを行なう不揮発性記憶装置の構造にぉ ヽて、抵抗変化材料に接する材料の熱 伝導率が、その抵抗変化材料に接しない絶縁膜の熱伝導率よりも高くすることにより 達成できる。
課題を解決するための手段
[0006] 速やかな書換速度を実現するためには、加熱と放熱の時間が速いことが必要であ る。急速な加熱は外部からの電圧、電流印加で制御できる。しかし、放熱は電圧、電 流を遮断した後の周囲への熱伝導で決まってしまう。したがって、迅速な書換のため に、非晶質'結晶間を変化させる材料を、熱伝導の良い他の材料と接する構造にす る。
また、結晶と非晶質の混在を防ぎ、抵抗変化材料全体を非晶質あるいは結晶とする ため、抵抗変化材料の上底部と下底部に、それらと同面積の金属電極材料を設ける 。且つ、速やかな放熱のため、抵抗変化材料は電極間にシリコンを含まない配線構 造中に設ける。
[0007] これらを図 2に示す。非晶質と結晶が混在しない抵抗変化材料 CHLSRは、下部柱 状電極 PLUG2に接し、上部電極 UPMに接する。 CHLSRと UPM、 CHLSRと PLUG2の 接触面積は、夫々同じである。これにより、電流の経路は均一となり、抵抗変化材料 全体が非晶質あるいは結晶となる。また、 CHLSR側壁は、層間絶縁膜 INS1よりも熱 伝導率の高い材料 HSに接し、 CHLSRからの熱放散は速やかに行われる。これにより 、 CHLSRの非晶質化、結晶化が速や力となる。なお、層間絶縁膜 INS1よりも熱伝導 率の高い材料 HSとしては、シリコン窒化膜、シリコン炭化膜、アルミニウム酸ィ匕膜、ァ ルミ-ゥム窒化膜、チタン酸ィ匕膜又はチタン窒化膜の何れかを用いる。 この構造は、上部電極、抵抗変化材料、下部電極カゝらなる積層を、上部電極に対し て自己整合的にドライエッチングカ卩ェすることで得られる。
発明の効果
[0008] 以上、開示した実施形態により、書換の速い不揮発性記憶装置を実現できる。また 、抵抗変化材料と上部電極との接触面積および下部電極との接触面積が等し ヽの で、どちらか片方の電極に偏った発熱を抑えられる。これにより、抵抗変化材料内部 に結晶と非晶質とが混在することを防ぐことが出来、情報保持寿命の長い不揮発性 記憶装置を実現できる。これにより、不揮発ランダム'アクセス'記憶装置、高信頼性 不揮発記憶装置装置が実現可能である。また、それらを半導体論理演算装置の不 揮発記憶装置として搭載すれば、格納プログラムの自由な書換えが可能且つ信頼 性の高いマイクロコンピュータおよび ICカードなどを供することが出来る。
発明を実施するための最良の形態
[0009] 図 3から図 9を用い、本発明の実施形態およびその製造方法を説明する。この抵抗 変化材料は、 MOSトランジスタのドレイン側に接続するものと仮定する。図 3は、半導 体集積回路装置で用いられる既知の MOSトランジスタである。この MOSトランジスタは 、素子分離溝 ISO、 p型ゥエル PWE、 n型ソース NS、 n型ドレイン ND、ゲート電極 GATE 、側壁スぺーサー SPC、力もなる。 ND上に抵抗変化材料に接続するプラグ配線 PLU G1を設ける。なお、図が煩雑になるのを防ぐため、 NSに対する配線引き出しは図示 しな ヽこととする。
図 4は、図 3の上に下部電極層 BM、抵抗変化材料 CHL、上部電極層 UM、および絶 縁層 SINを堆積する。 SINは、プラズマ堆積法で形成された、シリコン酸ィ匕膜あるいは シリコン窒化膜が良い。低圧での化学的気相成長法では、堆積温度が高温になり、 CHLが揮発してしまうためである。
図 5では、これを既知のリソグラフィとドライエッチング技術を用いてカ卩ェする。 RES1 は、このときに用いるフォトレジストである。このときのドライエッチングは、 BMまでで止 める。
[0010] 図 6を説明する。図 5から RES1を除去した後、先に加工した CHL、 UPM、 SINの積層 膜側壁に、スぺーサー上の SWHS1を設ける。その後、全体を絶縁膜 INS2で覆う。 SW HSlは、 INS2の材料よりも熱伝導率が高い材料とする。 INS2がシリコン堆積酸ィ匕膜で あれば、 SWHS1としてはシリコン窒化膜、シリコン炭化膜、アルミニウム酸ィ匕膜、アルミ ユウム窒化膜、チタン酸化膜、チタン窒化膜などが挙げられる。 SWHS1の下部が金 属材料 BMに接していることで、 CHLからの速やかな熱放散に寄与する。 SWHS1を設 けて力 、 BMをカ卩ェした理由を説明する。 CHLの加工は、まずリソグラフィで PLUG1 に対する合わせを行うことから始まる（図 5)。このとき、製造上の合わせずれは、ほぼ 確実に発生する。合わせずれが出た状態で BMまでカ卩ェすると、 BMと PLUG1の表面 との接触面積がばらついて電流が変わり、素子の特性変動を生んでしまう。これを防 ぐため、 SWHS1を設けることでカ卩ェ後の BMの面積を増やし、上記の合わせずれが発 生しても PLUG1を必ず覆うようにすれば、 BMと PLUG1との接触面積を一定にできる。
[0011] 図 7は、図 6に CMP (化学的機械的研磨）を行う。このとき、 SINは完全に除去してし まい、上部電極 UMを露出させる。
図 8では、図 7の状態に対して、金属配線層 M2および保護膜 CAP2を堆積する。
[0012] これを既知のリソグラフィとドライエッチングで加工して、全体をシリコン堆積酸化膜 で覆ったのが、図 9である。以降、既知の方法によって、所望の配線層形成を行うが
、本図では省略する。
なお、 CHLで発生したジュール熱は、 UPMおよび BMを介して放散する力 UPMに は金属配線層 M2が接続されて 、るので、 UPM側に放散した方が冷却効果が高 、。 したがって、 PLUG1の高さと BMの膜厚との合計よりも、 UPMの膜厚を小さくすることで
、 M2を利用した熱放散の効果が高まる。
[0013] 図 10から図 12で、他の実施形態を説明する。これは、下部電極、抵抗変化材料、 上部電極の 3層が、 1つの柱状構造になる実施例であり、図 9の実施形態よりも電流 の流れが均一になることを目的としたものである。
図 10は既知の MOSトランジスタ上に下部電極そう BM1、 BM2、抵抗変化材料 CHL、 上部電極 UM、絶縁層 SINを、順次、堆積したものである。
これを図 5と同様の方法でカ卩ェし、 BM1をカ卩ェせずに残す（図 11)。
以降、図 6から図 8に対応する製造手順を踏み、図 12の構造とする。図 9との差異は
、 CHLは、 CHLと同じ柱状の BM2と接していることにある。即ち、 BM2、 CHL、 UMの 3 層を流れる電流経路には電流集中部分が無ぐ本発明の目的の一つである、抵抗 変化材料内での均一な熱発生に寄与する。なお、抵抗変化材料 CHL側壁に接触し て設けられた熱伝導率の高い材料 SWHSとしては、図 9の構造と同様に、シリコン窒 化膜、シリコン炭化膜、アルミニウム酸ィ匕膜、アルミニウム窒化膜、チタン酸化膜、チタ ン窒化膜などが挙げられる。
[0014] また、図 9では CHL下部に接する BMは CHLよりも面積が大きいのに対し、図 12で は CHL下部に接する BM2は CHLと同面積である。図 9の場合、 CHLと BMとを貫通す る電流は、 CHL下端部力も垂直に BMに流れずに、一部が BM外端部側に斜めには み出した経路をとる。一部、電流経路が不均一になる。図 12のように、 CHLと同面積 の BM2を BM1上に設けることにより、 CHL端部においても電流が均一な経路を迪つて 流れるようになる。
[0015] 図 13は、更に他の実施例である。これは、図 12の SWHS外側に、更に熱伝導の良 い側壁 SWHSMを設けた後に、 BM1をカ卩ェした形状である。 SWHSMは金属材料が良 いが、 CMP後に Mlと接触しないようにするため、 SWHSよりも低い高さに形成する事 が必要である。 SWHSMにより、図 9の構造よりも更に速やかな放熱が期待できる。
[0016] 図 14から図 15で示す構造は、 CHL側壁に接触する熱伝送の良い材料が、スぺー サー形状でない場合の実施形態である。図 14は図 6に対応する工程であるが、図 6 で存在した SWHS 1を洗浄で除去し、その代わりに、全面に熱伝導率の高い層 FLMH Sを堆積してある点が異なる。以降は、図 7から図 9に対応する工程を順次進め、図 1 5の構造を形成する。 FLMHSは堆積のみ行うので、図 3から図 9で説明した SWHS 1よ りも膜厚が厚く出来る。このため、 SWHS1よりも放熱効果が高い事が期待できる。 FL MHSの材料は、スパッタあるいはプラズマ堆積法で形成したシリコン窒化膜、シリコン 炭化膜、アルミニウム酸ィ匕膜、アルミニウム窒化膜、チタン酸化膜、チタン窒化膜など が挙げられる。
[0017] 図 16は、 CHL側壁の SWHS2を残したまま、 FLMHSを堆積した構造である。 SWHS2 の材質は FLMHSと同じで良ぐシリコン窒化膜、シリコン炭化膜、アルミニウム酸ィ匕膜 、アルミニウム窒化膜、チタン酸化膜、チタン窒化膜などが挙げられる。熱効果は図 1 5と同一であるが、 SWHSを除去する工程が不要なので、それだけ工程数を削減でき る長所がある。
産業上の利用可能性
[0018] 以上のように、不揮発ランダム'アクセス'記憶装置、高信頼性不揮発記憶装置装 置が実現可能である。また、それらを半導体論理演算装置の不揮発記憶装置として 搭載すれば、格納プログラムの自由な書換えが可能且つ信頼性の高いマイクロコン ピュータおよび ICカードなどに適している。
図面の簡単な説明
[0019] [図 1]抵抗変化材料を用いた公知の不揮発性記憶装置断面図。
[図 2]抵抗変化材料を用いた不揮発性記憶装置の、本発明の構造概念図。
[図 3]本発明の概念に基づく構造を製造する工程における断面図。
[図 4]本発明の概念に基づく構造を製造する工程における断面図。
[図 5]本発明の概念に基づく構造を製造する工程における断面図。
[図 6]本発明の概念に基づく構造を製造する工程における断面図。
[図 7]本発明の概念に基づく構造を製造する工程における断面図。
[図 8]本発明の概念に基づく構造を製造する工程における断面図。
[図 9]本発明の概念に基づく構造を製造する工程における断面図。
[図 10]本発明の概念に基づく他の構造を製造する工程における断面図。
[図 11]本発明の概念に基づく他の構造を製造する工程における断面図。
[図 12]本発明の概念に基づく他の構造を製造する工程における断面図。
[図 13]本発明の概念に基づく他の構造を製造する工程における断面図。
[図 14]本発明の概念に基づく更に別の構造を製造する工程における断面図。
[図 15]本発明の概念に基づく更に別の構造を製造する工程における断面図。
[図 16]本発明の概念に基づく更に別の構造を製造する工程における断面図。 符号の説明
[0020] ME1…下部配線層、
PLUG1- · ·ΜΕ1と CHLとを接続するプラグ配線、
UPM 'CHL上部に接触する上部電極、
ME2…上部配線層、 PLUG2- · -UPMと ME2とを接続するプラグ配線、
CHLSR- · 'CHL内部の抵抗変化領域、
CHLB- · -CHL内部で抵抗変化に寄与しな 、領域、
CHL…抵抗変化材料、
SWHS' · 'CHL側壁に接触して設けられた熱伝導率の高 、材料かなる側壁スぺ
SWHSM 'SWSHに接してその外側に設けられた金属力 なる側壁スぺーサー SWHS1 · · -CHL側壁スぺーサ一、
FLMHS 'CHLに接触して被着された INS2よりも熱伝導の良い絶縁膜、
SWHS2—FLMHSと同じ材質からなり、 CHLに接触して被着された側壁スぺ一 INS1…層間膜 (1層目）、
INS2…層間膜 (2層目）、
INS3…層間膜 (3層目）、
HS 'CHL側壁に接触して設けられた、熱伝導率の高い材料からなる層、
GATE- · ·η型 MOSトランジスタのゲート電極、
SPC〜GATE側壁に形成された絶縁膜のスぺーサ一、
NS"'N型ソース領域、
ND—N型ドレイン領域、
ISO…素子分離領域、
SIN' "UPM上に設けたシリコン窒化膜、
UM…上部電極層、
BM…下部電極層、
RES1"'UPM,CHL,BMを力卩ェするためのマスクとなるフォトレジスト、
CAPM2 .M2上の絶縁膜、
ΜΙ,ΜΕΙ…下部配線層、
Μ2,ΜΕ2…上部配線層。

Claims

請求の範囲
[1] 基板上に形成された第 1の導電層と、
前記第 1の導電層上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成された第 2の導電層と、
前記第 1の導電層と接して設けられた第 3の導電層と、該第 3の導電層上に形成さ れ加熱条件により結晶または非結晶のいずれかの状態を遷移し、その抵抗値が変化 する抵抗変化層と、該抵抗変化層上に形成され前記第 2の導電層と接続された第 4 の導電層とが積層され、前記第 1の導電層上に前記層間絶縁膜に囲まれて柱状〖こ 形成された積層膜とを有し、
前記積層膜の少なくとも前記抵抗変化層の側壁面に前記層間絶縁膜に比べて熱 伝導率の高い材料からなる薄膜層が形成され、該薄膜層の一端は、少なくとも前記 第 1の導電層または前記第 2の導電層のいずれかに接していることを特徴とする不揮 発性記憶装置。
[2] 基板上に形成された第 1の導電層と、
加熱条件により結晶または非結晶のいずれかの状態を遷移し、その抵抗値が変化 する抵抗変化層と、前記抵抗変化層上に形成された第 2の導電層とを有し、前記第 1 の導電層上に形成された積層膜と、
前記抵抗変化層および前記第 2の導電層のそれぞれの側壁を囲むように形成され 前記第 1の導電層の表面にその一端が接するように設けられた絶縁膜と、
前記第 1の導電層および前記絶縁膜を囲むように形成された層間絶縁膜とを備え 前記絶縁膜は、前記層間絶縁膜に比べて熱伝導率の高 、材料からなることを特徴 とする不揮発性記憶装置。
[3] 前記基板に形成された拡散層を具備してなるトランジスタを有し、
前記第 1の導電層と前記拡散層とがプラグ層により電気的に接続されていることを 特徴とする請求項 2記載の不揮発性記憶装置。
[4] 前記第 1の導電層は、前記第 1の導電層と前記プラグ層との接触面を覆うように形 成されていることを特徴とする請求項 3記載の不揮発性記憶装置。
[5] 前記絶縁膜は、シリコン窒化膜、シリコン炭化膜、アルミニウム酸ィ匕膜、アルミニウム 窒化膜、チタン酸ィ匕膜又はチタン窒化膜の何れかからなることを特徴とする請求項 2 記載の不揮発性記憶装置。
[6] 前記積層膜は、前記抵抗変化層の一端面およびそれに対向する他端面に接して 形成された第 2および第 3の導電層を有することを特徴とする請求項 2記載の不揮発 性記憶装置。
[7] 前記絶縁膜および前記第 1の導電層を囲むように形成された別の絶縁膜をさらに 有し、
前記別の絶縁膜は、前記層間絶縁膜に比べて熱伝導率の高い材料力 なることを 特徴とする請求項 6記載の不揮発性記憶装置。
[8] 前記絶縁膜および前記別の絶縁膜は、シリコン窒化膜、シリコン炭化膜、アルミ-ゥ ム酸化膜、アルミニウム窒化膜、チタン酸ィ匕膜又はチタン窒化膜の何れかであること を特徴とする請求項 7記載の不揮発性記憶装置。
[9] 前記第 2の導電層、前記抵抗変化層および前記第 3の導電層からなる積層膜を、 前記第 2の導電層に対して自己整合的にドライエッチング加工したことを特徴とする 請求項 6記載の不揮発性記憶装置。
[10] 前記第 3の導電層が、複数の異なる金属材料の積層からなることを特徴とする請求 項 6記載の不揮発性記憶装置。
[11] 基板上に形成された第 1の導電層と、
加熱条件により結晶または非結晶のいずれかの状態を遷移し、その抵抗値が変化 する抵抗変化層と、前記抵抗層の一端面上に形成された第 2の導電層と、前記一端 面に対向する他端面に形成された第 3の導電層とからなり、前記第 1の導電層上に 形成された積層膜と、
前記抵抗変化層と前記第 2の導電層と第 3の導電層のそれぞれの側壁を囲むよう に形成され、前記第 1の導電層の表面にその一端が接するように設けられた絶縁膜 と、
前記絶縁膜の側壁の一部を覆うように形成され、前記第 1の導電層の表面にその 一端が接するように設けられた導電膜と、
前記第 1の導電層と前記導電膜と前記絶縁膜を囲むように形成された層間絶縁膜 とを備え、
前記絶縁膜は、前記層間絶縁膜に比べて熱伝導率の高い材料力 なり、 前記導電膜の断面形状は、一端が細く他端がより太 、側壁スぺーサ一力 なること を特徴とする不揮発性記憶装置。
[12] 前記基板に形成された拡散層を具備してなるトランジスタを有し、
前記第 1の導電層と前記拡散層とがプラグ層により電気的に接続されていることを 特徴とする請求項 11記載の不揮発性記憶装置。
[13] 前記第 1の導電層は、前記第 1の導電層と前記プラグ層との接触面を覆うように形 成されていることを特徴とする請求項 12記載の不揮発性記憶装置。
[14] 前記絶縁膜は、シリコン窒化膜、シリコン炭化膜、アルミニウム酸ィ匕膜、アルミニウム 窒化膜、チタン酸ィ匕膜又はチタン窒化膜の何れかであることを特徴とする請求項 11 記載の不揮発性記憶装置。
[15] 前記第 2の導電層、前記抵抗変化層および前記第 3の導電層からなる積層膜を、 前記第 2の導電層に対して自己整合的にドライエッチング加工したことを特徴とする 請求項 11記載の不揮発性記憶装置。
[16] 前記第 3の導電層が、複数の異なる金属材料の積層からなることを特徴とする請求 項 11記載の不揮発性記憶装置。
PCT/JP2005/012324 2004-09-08 2005-07-04 不揮発性記憶装置 WO2006027887A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2005800213312A CN1977381B (zh) 2004-09-08 2005-07-04 非易失性存储器件
EP05765318A EP1793424B1 (en) 2004-09-08 2005-07-04 Nonvolatile memory
JP2006535054A JP4795961B2 (ja) 2004-09-08 2005-07-04 不揮発性記憶装置
US11/630,241 US20070235710A1 (en) 2004-09-08 2005-07-04 Nonvolatile Memory

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-260642 2004-09-08
JP2004260642 2004-09-08

Publications (1)

Publication Number Publication Date
WO2006027887A1 true WO2006027887A1 (ja) 2006-03-16

Family

ID=36036181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/012324 WO2006027887A1 (ja) 2004-09-08 2005-07-04 不揮発性記憶装置

Country Status (6)

Country Link
US (1) US20070235710A1 (ja)
EP (1) EP1793424B1 (ja)
JP (1) JP4795961B2 (ja)
CN (1) CN1977381B (ja)
TW (1) TW200620473A (ja)
WO (1) WO2006027887A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243169A (ja) * 2006-02-07 2007-09-20 Qimonda Ag 遮熱機構を有する相変化メモリセル
JP2010503989A (ja) * 2006-09-14 2010-02-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スケーラビリティの改善されたダマシン金属−絶縁物−金属（ｍｉｍ）デバイス
US7671360B2 (en) 2006-09-12 2010-03-02 Elpida Memory, Inc. Semiconductor device and method of producing the same
JP2010515241A (ja) * 2006-08-08 2010-05-06 ナンテロ，インク． メモリ素子およびクロスポイントスイッチと不揮発性ナノチューブブロックとを使用したそのアレイ
US7829878B2 (en) 2006-08-25 2010-11-09 Elpida Memory, Inc. Semiconductor device and manufacture method thereof
US9666272B2 (en) 2009-08-06 2017-05-30 Nantero Inc. Resistive change element arrays using resistive reference elements

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657966B1 (ko) * 2005-08-11 2006-12-14 삼성전자주식회사 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7838860B2 (en) * 2007-06-21 2010-11-23 Qimonda Ag Integrated circuit including vertical diode
US8189372B2 (en) * 2008-02-05 2012-05-29 International Business Machines Corporation Integrated circuit including electrode having recessed portion
US8084842B2 (en) 2008-03-25 2011-12-27 Macronix International Co., Ltd. Thermally stabilized electrode structure
JP4795485B2 (ja) * 2008-12-05 2011-10-19 パナソニック株式会社 不揮発性記憶素子及びその製造方法
US8829646B2 (en) * 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
CN101826546B (zh) * 2010-04-06 2011-10-05 中国科学院上海微系统与信息技术研究所 纳米级侧壁限制电阻转换存储器单元及制造方法
US9082954B2 (en) 2010-09-24 2015-07-14 Macronix International Co., Ltd. PCRAM with current flowing laterally relative to axis defined by electrodes
US8497182B2 (en) 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
US8987700B2 (en) 2011-12-02 2015-03-24 Macronix International Co., Ltd. Thermally confined electrode for programmable resistance memory
US8981330B2 (en) 2012-07-16 2015-03-17 Macronix International Co., Ltd. Thermally-confined spacer PCM cells
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
TWI549229B (zh) 2014-01-24 2016-09-11 旺宏電子股份有限公司 應用於系統單晶片之記憶體裝置內的多相變化材料
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9847481B2 (en) 2015-10-27 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing on top electrode of RRAM
KR102375588B1 (ko) 2017-07-06 2022-03-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2020024965A (ja) 2018-08-06 2020-02-13 キオクシア株式会社 半導体記憶装置
JP2021150390A (ja) 2020-03-17 2021-09-27 キオクシア株式会社 記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445585A (ja) 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
JPH0445584A (ja) 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2001502848A (ja) * 1996-10-28 2001-02-27 エナージー コンバーション デバイセス インコーポレイテッド 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料
US20010049189A1 (en) 1996-07-22 2001-12-06 Zahorik Russell C. Small electrode for chalcogenide memories
US20020086524A1 (en) 2000-07-14 2002-07-04 Harshfield Steven T. Memory elements and methods for making same
JP2004193282A (ja) * 2002-12-10 2004-07-08 Renesas Technology Corp 不揮発性半導体記憶装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809044A (en) * 1986-08-22 1989-02-28 Energy Conversion Devices, Inc. Thin film overvoltage protection devices
US5789277A (en) * 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
JP3388221B2 (ja) * 2000-03-31 2003-03-17 株式会社東芝 記録媒体およびこれを用いた記録再生装置
DE10128482A1 (de) * 2001-06-12 2003-01-02 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
JP3749847B2 (ja) * 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6545903B1 (en) * 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US7116593B2 (en) * 2002-02-01 2006-10-03 Hitachi, Ltd. Storage device
JP3948292B2 (ja) * 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6858482B2 (en) * 2002-04-10 2005-02-22 Micron Technology, Inc. Method of manufacture of programmable switching circuits and memory cells employing a glass layer
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
DE102005025209B4 (de) * 2004-05-27 2011-01-13 Samsung Electronics Co., Ltd., Suwon Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0445585A (ja) 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
JPH0445584A (ja) 1990-06-13 1992-02-14 Casio Comput Co Ltd 相転移型メモリ素子およびその製造方法
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US20010049189A1 (en) 1996-07-22 2001-12-06 Zahorik Russell C. Small electrode for chalcogenide memories
JP2001502848A (ja) * 1996-10-28 2001-02-27 エナージー コンバーション デバイセス インコーポレイテッド 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料
US20020086524A1 (en) 2000-07-14 2002-07-04 Harshfield Steven T. Memory elements and methods for making same
JP2004193282A (ja) * 2002-12-10 2004-07-08 Renesas Technology Corp 不揮発性半導体記憶装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1793424A4

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243169A (ja) * 2006-02-07 2007-09-20 Qimonda Ag 遮熱機構を有する相変化メモリセル
JP2010515241A (ja) * 2006-08-08 2010-05-06 ナンテロ，インク． メモリ素子およびクロスポイントスイッチと不揮発性ナノチューブブロックとを使用したそのアレイ
JP2017085134A (ja) * 2006-08-08 2017-05-18 ナンテロ，インク． メモリ素子およびクロスポイントスイッチと不揮発性ナノチューブブロックとを使用したそのアレイ
US7829878B2 (en) 2006-08-25 2010-11-09 Elpida Memory, Inc. Semiconductor device and manufacture method thereof
US7671360B2 (en) 2006-09-12 2010-03-02 Elpida Memory, Inc. Semiconductor device and method of producing the same
JP2010503989A (ja) * 2006-09-14 2010-02-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スケーラビリティの改善されたダマシン金属−絶縁物−金属（ｍｉｍ）デバイス
US9666272B2 (en) 2009-08-06 2017-05-30 Nantero Inc. Resistive change element arrays using resistive reference elements

Also Published As

Publication number Publication date
EP1793424A1 (en) 2007-06-06
TW200620473A (en) 2006-06-16
EP1793424A4 (en) 2009-06-10
EP1793424B1 (en) 2011-10-05
US20070235710A1 (en) 2007-10-11
CN1977381A (zh) 2007-06-06
CN1977381B (zh) 2010-05-26
JPWO2006027887A1 (ja) 2008-05-08
JP4795961B2 (ja) 2011-10-19

Similar Documents

Publication Publication Date Title
WO2006027887A1 (ja) 不揮発性記憶装置
US20200035919A1 (en) Phase change memory structure to reduce power consumption
US7521706B2 (en) Phase change memory devices with contact surface area to a phase changeable material defined by a sidewall of an electrode hole and methods of forming the same
US8105859B2 (en) In via formed phase change memory cell with recessed pillar heater
US7888155B2 (en) Phase-change memory element and method for fabricating the same
US11024800B2 (en) Film scheme to improve peeling in chalcogenide based PCRAM
US20090101989A1 (en) Metal gate compatible electrical fuse
TW201222787A (en) Semiconductor memory
JP2006190941A (ja) 相変化メモリおよびその製造方法
JP5039035B2 (ja) 半導体装置
US20100227449A1 (en) Method of forming memory device
WO2015071983A1 (ja) 半導体装置、及び半導体装置の製造方法
US9312483B2 (en) Electrode structure for a non-volatile memory device and method
US20210057489A1 (en) Memory cell manufacturing method
JP2008193071A (ja) 相変化メモリ
CN109786550B (zh) 相变化记忆体及其制造方法
US20210134361A1 (en) Phase change element configured to increase discrete data states
US11158788B2 (en) Atomic layer deposition and physical vapor deposition bilayer for additive patterning
JP2006179778A (ja) 半導体装置及びその製造方法
KR101435001B1 (ko) 상변화 메모리 및 그 제조 방법
KR100910876B1 (ko) 불휘발성 기억장치
US20070181957A1 (en) Semiconductor device having stacked transistors and method for manufacturing the same
CN209785974U (zh) 相变化记忆体

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005765318

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11630241

Country of ref document: US

Ref document number: 2007235710

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200580021331.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020067027466

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067027466

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006535054

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 2005765318

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11630241

Country of ref document: US