TW202414820A - 半導體結構 - Google Patents
半導體結構 Download PDFInfo
- Publication number
- TW202414820A TW202414820A TW112146948A TW112146948A TW202414820A TW 202414820 A TW202414820 A TW 202414820A TW 112146948 A TW112146948 A TW 112146948A TW 112146948 A TW112146948 A TW 112146948A TW 202414820 A TW202414820 A TW 202414820A
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- type doped
- doped region
- transistor
- fuse
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 abstract description 24
- 239000010410 layer Substances 0.000 description 40
- 238000000034 method Methods 0.000 description 27
- 239000011229 interlayer Substances 0.000 description 10
- 238000002955 isolation Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000011049 filling Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000003491 array Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 101001121408 Homo sapiens L-amino-acid oxidase Proteins 0.000 description 3
- 102100026388 L-amino-acid oxidase Human genes 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一種半導體結構包括基板、反熔絲、第一與第二電晶體、接觸結構以及介電層。基板包括井區域、井區域中的第一與第二導電類型摻雜區域,其中在上視圖中,第二導電類型摻雜區域包圍第一導電類型摻雜區域,且第二導電類型摻雜區域包括第一部分與垂直第一部分的第二部分。反熔絲設置於第一導電類型摻雜區域的反熔絲區域中。第一電晶體與第二電晶體設置於井區域中,其中反熔絲設置於第一與第二電晶體之間,且反熔絲電性連接第一電晶體與第二電晶體。接觸結構設置於反熔絲上。介電層設置於接觸結構與第一導電類型摻雜區域的反熔絲區域之間。
Description
本揭露是有關於一種半導體結構。
隨著電子工業的快速發展,積體電路(integrated circuits;ICs)的發展已經實現高性能與微型化。積體電路的材料與設計之技術進步已經產生數代的積體電路,其中每一代都比前一代具有更小且更複雜的電路。
隨著單一晶片上的電子元件的數量快速地增加,已將三維積體電路佈局或堆疊晶片設計用於某些半導體元件,以克服與二維佈局相關的特徵尺寸與密度限制。然而,半導體結構的特徵尺寸與密度仍有待改善。
根據本揭露之一些實施方式,一種半導體結構包括井區域、第一導電類型摻雜區域、第二導電類型摻雜區域、反熔絲、第一電晶體、第二電晶體及接觸結構。第一導電類型摻雜區域位於井區域中。第二導電類型摻雜區域位於井區域中,其中在上視圖中,第二導電類型摻雜區域包圍第一導電類型摻雜區域,第二導電類型摻雜區域包括第一部分與第二部分,且第二導電類型摻雜區域的第二部分的長度方向垂直第一部分的長度方向。反熔絲設置於第一導電類型摻雜區域的反熔絲區域中。第一電晶體與第二電晶體設置於井區域中,其中反熔絲設置於第一電晶體與第二電晶體之間,且反熔絲電性連接第一電晶體與第二電晶體。接觸結構設置於反熔絲上。
根據本揭露之一些實施方式,一種半導體結構包括井區域、第一導電類型摻雜區域、第二導電類型摻雜區域、反熔絲、第一電晶體、第二電晶體及接觸結構。第一導電類型摻雜區域位於井區域中。第二導電類型摻雜區域位於井區域中,其中在上視圖中,第二導電類型摻雜區域包圍第一導電類型摻雜區域,第二導電類型摻雜區域包括第一部分與第二部分,且第一部分及第二部分的至少一者具有條狀輪廓。反熔絲設置於第一導電類型摻雜區域的反熔絲區域中。第一電晶體與第二電晶體設置於井區域中,其中反熔絲設置於第一電晶體與第二電晶體之間,且反熔絲電性連接第一電晶體與第二電晶體。接觸結構設置於反熔絲上。
根據本揭露之一些實施方式,一種半導體結構包括井區域、第一導電類型摻雜區域、第二導電類型摻雜區域、反熔絲、第一電晶體、第二電晶體及接觸結構。第一導電類型摻雜區域位於井區域中。第二導電類型摻雜區域位於井區域中,其中在上視圖中,第二導電類型摻雜區域包圍第一導電類型摻雜區域,第二導電類型摻雜區域包括第一部分、第二部分、第三部分及第四部分,且第一部分、第二部分、第三部分及第四部分形成環狀輪廓。反熔絲設置於第一導電類型摻雜區域的反熔絲區域中。第一電晶體與第二電晶體設置於井區域中,其中反熔絲設置於第一電晶體與第二電晶體之間,且反熔絲電性連接第一電晶體與第二電晶體。接觸結構設置於反熔絲上。
根據本揭露上述實施方式,由於在上視圖中,基板的第二導電類型摻雜區域包圍第一導電類型摻雜區域,且第二導電類型摻雜區域包括第一部分與垂直第一部分的第二部分,故半導體結構可以更均勻。此外,可以減少半導體結構的特徵尺寸,從而增加積體密度。如此一來,可以改善半導體結構的性能。
應當瞭解前面的一般說明和以下的詳細說明都僅是示例,並且旨在提供對本揭露的進一步解釋。
以下將以圖式揭露本揭露之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本揭露。也就是說,在本揭露部分實施方式中,這些實務上的細節是非必要的,因此不應用以限制本揭露。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。另外,為了便於讀者觀看,圖式中各元件的尺寸並非依實際比例繪示。
如本揭露所用,「大約(around)」、「約(about)」、「近似(approximately)」或「實質(substantially)」通常表示在給定值或範圍的20%以內、或10%以內,或5%以內。本揭露給出的數值是近似的,意味著如果沒有明確說明,可以推斷出術語「大約」、「約」、「近似」或「實質」。
此外,為方便描述可在本揭露之一些實施方式中使用空間上相對之術語,諸如「在……之下」、「在……下方」、「下面的」、「在……上方」、「上面的」及其類似物來描述如在諸圖中所描述之一個元件或特徵與另外之(諸等)元件或(諸等)特徵的關係。該等空間上相對之術語意欲除在圖式中所描述之方位外,涵蓋處於使用或操作中之元件之不同方位。元件可另外定位(經90度旋轉或在其它方位)且據此解釋本揭露之一些實施方式所用之該等空間上相對之描述詞。
第1圖繪示根據本揭露一些實施方式之半導體結構10的佈局的上視圖、第2圖繪示第1圖的區域R之局部放大圖,以及第4圖繪示沿第1圖的線4-4之半導體結構10的剖面圖(軸Z與軸Y)。參閱第1圖、第2圖及第4圖,半導體結構10包含基板100、第一電晶體T1、第二電晶體T2、反熔絲F1、接觸結構150以及介電層210。基板100包含井區域110、井區域110中的第一導電類型(例如,在本例為N型)摻雜區域102以及井區域110中的第二導電類型(例如,在本例為P型)摻雜區域104。在上視圖(即,第1圖)中,第二導電類型摻雜區域104包圍第一導電類型摻雜區域102,且第二導電類型摻雜區域104包含第一部分104a與垂直第一部分104a的第二部分104b。具體而言,在上視圖中,第二部分104b的長度方向(即,沿軸X方向)垂直第一部分104a的長度方向(即,沿軸Y方向)。第一電晶體T1設置於第一導電類型摻雜區域102的第一元件區域102a中。第二電晶體T2設置於第一導電類型摻雜區域102的第二元件區域102c中。具體而言,第一電晶體T1的源極/汲極區域122與源極/汲極區域124設置於第一元件區域102a中,且第二電晶體T2的源極/汲極區域126與源極/汲極區域128設置於第二元件區域102c中。反熔絲F1設置於第一導電類型摻雜區域102的反熔絲區域102b中,其中反熔絲區域102b位於第一元件區域102a與第二元件區域102c的正中間。反熔絲F1的每一者位於兩個對應的第一電晶體T1與第二電晶體T2的正中間,並且反熔絲F1的每一者電性連接對應的第一電晶體T1與第二電晶體T2。接觸結構150設置於反熔絲F1上方。介電層210設置於接觸結構150與第一導電類型摻雜區域102的反熔絲區域102b之間。在上視圖中,由於基板100的第二導電類型摻雜區域104包圍第一導電類型摻雜區域102,且第二導電類型摻雜區域104包含第一部分104a與垂直第一部分104a的第二部分104b,故半導體結構10可以更均勻。此外,可以減少半導體結構10的特徵尺寸,從而提高積體密度。因此,可以改善半導體結構10的性能。
第二導電類型摻雜區域104位於井區域110的正上方。第二導電類型摻雜區域104配置以向井區域110提供訊號源。在一些實施方式中,第二導電類型摻雜區域104接觸井區域110。在一些其他的實施方式中,導電特徵(未繪示)可設置於基板100中,用於互連第二導電類型摻雜區域104與井區域110。井區域110可以是P型區域,且第二導電類型摻雜區域104可以是具有雜質濃度大於井區域110的P+型區域(可互換地稱為重摻雜P型區域)。第二導電類型摻雜區域104的導電類型可相同於井區域110的導電類型。例如,第二導電類型摻雜區域104與井區域110包含P型摻雜劑,例如硼(B)、BF
2、BF
3,前述的組合,或類似物。在一些實施方式中,源極/汲極區域122、源極/汲極區域124、源極/汲極區域126、源極/汲極區域128、源極/汲極區域130以及源極/汲極區域132設置於井區域110中。換句話說,源極/汲極區域122與源極/汲極區域124設置於第一導電類型摻雜區域102的第一元件區域102a中,且源極/汲極區域126與源極/汲極區域128設置於第一導電類型摻雜區域102的第二元件區域102c中。在一些實施方式中,源極/汲極區域122與源極/汲極區域124被稱為第一電晶體T1的源極/汲極區域,以及源極/汲極區域126與源極/汲極區域128被稱為第二電晶體T2的源極/汲極區域。例如,第一電晶體T1的其中一者包含源極/汲極區域122與源極/汲極區域124,以及位於源極/汲極區域122與源極/汲極區域124之間的閘極結構200。此外,第二電晶體T2的其中一者包含源極/汲極區域126與源極/汲極區域128,以及源極/汲極區域126與源極/汲極區域128之間的閘極結構200。源極/汲極區域(源極/汲極區域122、源極/汲極區域124、源極/汲極區域126、源極/汲極區域128、源極/汲極區域130及源極/汲極區域132)與反熔絲區域102b可以是N型雜質濃度大於井區域110的N+區域或N型重摻雜區域。第一導電類型摻雜區域102的導電類型不同於井區域110(或第二導電類型摻雜區域104)的導電類型。例如,第一導電類型摻雜區域102包含N型摻雜劑,例如磷(P)、砷(As)、銻(Sb)、前述的組合,或類似物。
第二導電類型摻雜區域104更包含第三部分104c與第四部分104d。第三部分104c平行第一部分104a。具體而言,第一部分104a的長度方向與第三部分104c的長度方向皆沿著軸Y方向。第一部分104a的形狀與第三部分104c的形狀實質上相同。在一些實施方式中,第一部分104a與第三部分104c具有條狀輪廓。在一些實施方式中,第一部分104a與第三部分104c具有直線輪廓。在軸X方向上,第一導電類型摻雜區域102設置於第二導電類型摻雜區域104的第一部分104a與第三部分104c之間,使得第二導電類型摻雜區域104包圍第一導電類型摻雜區域102。此外,第四部分104d垂直第三部分104c(或第一部分104a),且第四部分104d平行第二部分104b。具體而言,第二部分104b的長度方向與第四部分104d的長度方向皆沿著軸X方向。第二部分104b的形狀與第四部分104d的形狀實質上相同。在一些實施方式中,第二部分104b與第四部分104d具有條狀輪廓。在一些實施方式中,第二部分104b與第四部分104d具有直線輪廓。在軸Y方向上,第一導電類型摻雜區域102設置於第二導電類型摻雜區域104的第二部分104b與第四部分104d之間,使得第二導電類型摻雜區域104包圍第一導電類型摻雜區域102。在一些實施方式中,第一部分104a、第二部分104b、第三部分104c及第四部分104d具有相同的輪廓(形狀)。例如,第一部分104a、第二部分104b、第三部分104c及第四部分104d具有條狀輪廓(或直線輪廓)。在一些實施方式中,第二導電類型摻雜區域104的第一部分104a、第二部分104b、第三部分104c及第四部分104d一起形成環狀輪廓。在一些其他的實施方式中,第二導電類型摻雜區域104的第一部分104a、第二部分104b、第三部分104c及第四部分104d一起形成矩形輪廓。第一部分104a可以不連接到第二部分104b與第四部分104d,使得第二導電類型摻雜區域104在第一部分104a與第二部分104b之間具有第一開口且在第一部分104a與第四部分104d之間具有第二開口。替代地,第一部分104a可以連接到第二部分104b與第四部分104d,使得第二導電類型摻雜區域104的第一部分104a、第二部分104b及第四部分104d之間不具有開口。類似地,第三部分104c可以不連接到第二部分104b與第四部分104d,使得第二導電類型摻雜區域104在第三部分104c與第二部分104b之間具有第三開口且在第三部分104c與第四部分104d之間具有第四開口。替代地,第三部分104c可以連接到第二部分104b與第四部分104d,使得第二導電類型摻雜區域104的第三部分104c、第二部分104b及第四部分104d之間不具有開口。
在一些實施方式中,接觸結構150的長度方向是沿著軸Y方向。在上視圖中,接觸結構150的長度方向(即,軸Y方向)垂直第二導電類型摻雜區域104的第二部分104b(或第四部分104d)的長度方向。值得注意的是,第1圖是半導體結構10的佈局的上視圖,並且繪示基板100、基板100上的接觸結構(例如,接觸結構150)及閘極結構(例如,閘極結構200),為清楚起見,在基板100上方的其他層於第1圖中省略且在第2圖中繪示。
第3圖繪示半導體結構10的第一電晶體T1、反熔絲F1及第二電晶體T2的示意圖。參閱第1圖至第3圖,半導體結構10包含位於第一電晶體T1的每一者與反熔絲F1的每一者上方的第一導電結構270,使得反熔絲F1的每一者通過在第一導電類型摻雜區域102的第一元件區域102a上方延伸至第一導電類型摻雜區域102的反熔絲區域102b上方的第一導電結構270電性連接第一電晶體T1的每一者。此外,半導體結構10包含在第二電晶體T2的每一者與反熔絲F1的每一者上方的第二導電結構275,使得反熔絲F1的每一者通過在第一導電類型摻雜區域102的第二元件區域102c上方延伸至第一導電類型摻雜區域102的反熔絲區域102b上方的第二導電結構275電性連接第二電晶體T2的每一者。因此,反熔絲F1分別通過第一導電結構270與第二導電結構275電性連接第一電晶體T1與第二電晶體T2。第一電晶體T1與第二電晶體T2配置以對反熔絲F1進行讀取與寫入。值得注意的是,第3圖是當第一導電結構270與第二導電結構275形成於第一導電類型摻雜區域102上方時,第1圖的第一電晶體T1、反熔絲F1及第二電晶體T2的示意圖,且為了清楚起見,第一導電結構270與第二導電結構275於第1圖中省略。
如第1圖與第2圖所示,反熔絲F1包含複數個反熔絲單元F11、反熔絲單元F12至反熔絲單元F1n。詳細來說,反熔絲單元F11~F1n設置於第一導電類型摻雜區域102的反熔絲區域102b中,其中接觸結構150互連反熔絲單元F11~F1n。反熔絲F1(即,反熔絲單元F11~F1n)彼此對齊且每一者都具有啞鈴狀輪廓。此外,第一電晶體T1包含複數個電晶體單元T11、電晶體單元T12至電晶體單元T1n,且第二電晶體T2包含複數個電晶體單元T21、電晶體單元T22至電晶體單元T2n。第一電晶體T1與第二電晶體T2以並聯連接且共用閘極結構200。
在一些實施方式中,半導體結構10更包含第三電晶體T3、反熔絲F2及第四電晶體T4。第三電晶體T3、反熔絲F2及第四電晶體T4的配置分別類似或相同於第一電晶體T1、反熔絲F1及第二電晶體T2的配置,因此以下不重複贅述。例如,接觸結構250互連反熔絲F2的複數個反熔絲單元(即,反熔絲共用其上的接觸結構250)。第三電晶體T3與第四電晶體T4以並聯連接且共用閘極結構300。第二電晶體T2比第一電晶體T1更靠近第三電晶體T3。在一些實施方式中,閘極結構200與閘極結構300之間的最小距離D1在約40奈米至約200奈米的範圍間。若最小距離D1大於200奈米,則佔用面積過大而使得半導體結構10的特徵尺寸增加;若最小距離D1小於40奈米,則閘極結構200與閘極結構300會靠得太近而使得合併問題或干擾問題發生。
在一些實施方式中,半導體結構10包含沿著軸X方向交替排列的複數個第一記憶體陣列與複數個第二記憶體陣列。換句話說,第一電晶體T1、反熔絲F1及第二電晶體T2被稱為第一記憶體陣列,且第三電晶體T3、反熔絲F2及第四電晶體T4被稱為第二記憶體陣列。在一些實施方式中,第一記憶體陣列與第二記憶體陣列均勻地排列且具有相同的間距。例如,第一記憶體陣列的其中一者與最接近的第二記憶體陣列之間的間距相同於第一記憶體陣列的另一者與最接近的第二記憶體陣列之間的間距。第一記憶體陣列與第二記憶體陣列通過導電結構295連接,以下將更詳細地討論。換句話說,導電結構295電性連接第二電晶體T2與第三電晶體T3,使得第一記憶體陣列電性連接第二記憶體陣列。導電結構295可以被稱為基板100上方的「上層金屬(up-layers metal)」。導電結構295可以是一致的(例如,彼此對齊或重疊),從而提高半導體結構10的性能。
在一些實施方式中,如第1圖至第4圖所示,半導體結構10更包含在反熔絲區域102b的第一部分112上方的第一接觸160以及在反熔絲區域102b的第二部分114上方的第二接觸165。換句話說,第一接觸160與第二接觸165設置於接觸結構150的相對兩側上。換言之,第一接觸160設置於接觸結構150靠近第一電晶體T1的一側上,而第二接觸165設置於接觸結構150靠近第二電晶體T2的相對側上。值得注意的是,反熔絲F1的每一者包含在第一導電類型摻雜區域102的反熔絲區域102b中的第一部分112與第二部分114。接觸結構150設置於反熔絲區域102b上方,且接觸結構150位於第一接觸160與第二接觸165的正中間。在一些實施方式中,反熔絲F1的反熔絲區域102b的第一部分112比反熔絲F1的反熔絲區域102b的第二部分114更靠近第一電晶體T1,且反熔絲F1的反熔絲區域102b的第二部分114比反熔絲F1的反熔絲區域102b的第一部分112更靠近第二電晶體T2。
在一些實施方式中,半導體結構10更包含在第一電晶體T1的源極/汲極區域124上方的第三接觸170以及在第二電晶體T2的源極/汲極區域126上方的第四接觸175。反熔絲F1上方的第一接觸160的每一者通過第一導電結構270電性連接第一電晶體T1上方的第三接觸170的每一者,並且反熔絲F1上方的第二接觸165的每一者通過第二導電結構275電性連接第二電晶體T2上方的第四接觸175的每一者。
在一些實施方式中,在上視圖(見第1圖)中,閘極結構200包圍接觸結構150。閘極結構200設置於第一導電類型摻雜區域102的第一元件區域102a與第二元件區域102c上方,且接觸結構150位於第一導電類型摻雜區域102的反熔絲區域102b上方。在一些實施方式中,接觸結構150的頂面151與第一電晶體T1的閘極結構200的頂面201實質上共面。在一些實施方式中,接觸結構150的頂面151與第二電晶體T2的閘極結構200的頂面203實質上共面。在一些實施方式中,第一電晶體T1的閘極結構200的寬度實質上相同於接觸結構150的寬度,且第一電晶體T1的閘極結構200的厚度實質上相同於接觸結構150的厚度。
在一些實施方式中,半導體結構10更包含位於閘極結構200與第一導電類型摻雜區域102的第一元件區域102a之間的閘極介電層220。閘極介電層220也設置於閘極結構200與第一導電類型摻雜區域102的第二元件區域102c之間。在一些實施方式中,介電層210設置於接觸結構150與反熔絲區域102b之間。在一些實施方式中,藉由使用反熔絲F1以儲存數位訊息的編程機制是向接觸結構150施加高於第一接觸160的電壓,使得電流從接觸結構150流到第一接觸160,以將介電層210轉換成永久導電路徑,以在接觸結構150與反熔絲區域102b(包含第一部分112與第二部分114)之間導電。如此一來,反熔絲F1處於「開啟」狀態。相對地,未編程的反熔絲F1處於「關閉」狀態。
在一些實施方式中,反熔絲區域102b被稱為反熔絲Fl的第一電極,且反熔絲區域102b上的接觸結構150被稱為反熔絲Fl的第二電極。第一電極(反熔絲區域102b)與第二電極(接觸結構150)之間的介電層210上可能發生擊穿並形成短路。
在一些實施方式中,半導體結構10更包含接觸230、接觸240、接觸245以及接觸247。接觸230設置於第一電晶體Tl的源極/汲極區域122上方、接觸240設置於第二電晶體T2的源極/汲極區域128上方、接觸245設置於第三電晶體T3的源極/汲極區域130上方,以及接觸247設置於第三電晶體T3的源極/汲極區域132上方。值得注意的是,基板100的第一導電類型摻雜區域102更包含鄰接第二元件區域102c的第三元件區域102d,且第三電晶體T3的源極/汲極區域130與源極/汲極區域132設置於第三元件區域102d內。在一些實施方式中,半導體結構10更包含導電結構290、導電結構295及導電結構297。導電結構290電性連接接觸230。導電結構295電性連接接觸240與接觸245,使得第二電晶體T2電性連接第三電晶體T3。導電結構297電性連接接觸247。
第5圖繪示沿第1圖的線5-5之半導體結構10的剖面圖(軸Z與軸X)。參閱第1圖至第5圖,半導體結構10更包含在第一導電類型摻雜區域102中的天線摻雜區域105與天線摻雜區域107。天線摻雜區域105與天線摻雜區域107配置以將電荷導出,以防止電荷損壞介電層(例如,介電層210及/或閘極介電層220)。天線摻雜區域105設置於接觸結構150與閘極結構200之間,而天線摻雜區域107設置於閘極結構200與第二導電類型摻雜區域104的第二部分104b(或第四部分104d)之間。在一些實施方式中,半導體結構10包含在天線摻雜區域105與接觸結構150上方的導電結構280,使得天線摻雜區域105通過導電結構280電性連接接觸結構150(即,電性連接反熔絲F1)。導電結構280從天線摻雜區域105到接觸結構150上方延伸。此外,半導體結構10包含在天線摻雜區域107與閘極結構200上方的導電結構285,使得天線摻雜區域107電性通過導電結構285電性連接閘極結構200(其電性連接第一電晶體T1或第二電晶體T2)。導電結構285從天線摻雜區域107到閘極結構200上方延伸。
在一些實施方式中,半導體結構10包含在天線摻雜區域105上方的接觸180以及在接觸結構150上方的接觸185。接觸180接觸天線摻雜區域105,並且接觸185接觸於接觸結構150。天線摻雜區域105上方的接觸180的每一者通過導電結構280電性連接接觸結構150上方的接觸185的每一者。在一些實施方式中,半導體結構10包含第一導電類型摻雜區域102的天線摻雜區域107上方的接觸190以及閘極結構200上方的接觸195。接觸190接觸天線摻雜區域107,且接觸195接觸閘極結構200。天線摻雜區域107上方的接觸190的每一者通過導電結構285電性連接閘極結構200上方的接觸195的每一者。
在一些實施方式中,基板100為半導體基板,例如包含矽。在一些其他的實施方式中,基板100包含其他元素半導體,例如鍺;化合物半導體,包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦;合金半導體,包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP;或其組合。在一些實施方式中,井區域110是通過用具有第二導電類型(例如在本例為P型)的第一摻雜劑(例如,硼(B)、BF
2、BF
3、前述的組合或類似物)來摻雜基板100而形成的。例如,在基板100上執行佈植製程以形成井區域110,隨後執行退火製程以激活井區域110的已佈植的第一摻雜劑。在一些實施方式中,井區域110被稱為深P型井(deep P-type well;DPW)。在一些實施方式中,第一導電類型摻雜區域102是通過用具有第一導電類型(例如,在本例為N型)的第二摻雜劑(例如,磷(P)、砷(As)、銻(Sb)、前述的組合或類似物)來摻雜井區域110的頂部分而形成的。例如,在井區域110的頂部上執行佈植製程以形成第一導電類型摻雜區域102,隨後執行退火製程以激活第一導電類型摻雜區域102的已佈植的第二摻雜劑。第二導電類型摻雜區域104是通過用具有第二導電類型(例如在本例為P型)的第三摻雜劑(例如,硼(B)、BF
2、BF
3、前述的組合或類似物)來摻雜井區域110的另一頂部分而形成的。例如,在井區域110的另一頂部分執行佈植製程以形成第二導電類型摻雜區域104,隨後執行退火製程以激活第二導電類型摻雜區域104的已佈植的第三摻雜劑。
在一些實施方式中,半導體結構10包含基板100中的隔離結構140。隔離結構140形成為側向包圍第一導電類型摻雜區域102與第二導電類型摻雜區域104以用於適當的電性隔離。具體而言,隔離結構140配置以將第一導電類型摻雜區域102電性絕緣第二導電類型摻雜區域104。在一些實施方式中,隔離結構140是淺溝槽隔離(shallow trench isolation;STI)。隔離結構140的形成可包含在基板100中蝕刻溝槽,並且用絕緣材料(例如氧化矽、氮化矽或氮氧化矽)填充溝槽。填充的溝槽可以具有多層結構,例如熱氧化物襯墊層並具有填充溝槽的氮化矽。在一些實施方式中,隔離結構140使用例如以下的製程順序來創建:生長襯墊氧化物、形成低壓化學氣相沉積氮化物層、使用光阻與遮罩圖案化STI開口、蝕刻基板100中的溝槽、可選地生長熱氧化物溝槽襯墊以改善溝槽界面、用化學氣相沉積氧化物填充溝槽,以及使用化學機械平坦化以移除過多的介電層。
在一些實施方式中,閘極結構200與接觸結構150在相同的製程過程中同時形成。在一些實施方式中,閘極結構200與接觸結構150包含相同的材料,例如金屬、半導體材料(例如多晶矽(poly-Si)、多晶矽鍺(poly-SiGe)),或其他合適的材料。在一些實施方式中,閘極結構200與接觸結構150分別包含功函數金屬層、覆蓋層、填充層及/或金屬閘極堆疊中期望的其他合適的層。在一些實施方式中,閘極結構200及/或接觸結構150中的填充層可包含鎢(W)。填充層可以通過原子層沉積、物理氣相沉積、化學氣相沉積,或其他合適的製程沉積。
在一些實施方式中,介電層210與閘極介電層220在相同的處理製程中同時形成。在一些實施方式中,介電層210與閘極介電層220包含相同的材料,例如二氧化矽、氮化矽、高介電常數(high-k)介電材料,或其他合適的材料。在各種示例中,介電層210與閘極介電層220藉由熱氧化製程、原子層沉積製程、化學氣相沉積製程、亞大氣壓化學氣相沉積製程、可流動化學氣相沉積製程、物理氣相沉積製程,或其他合適的製程沉積。
在一些實施方式中,半導體結構10更包含位於基板100上的層間介電(interlayer dielectric;ILD)層350。層間介電層350可以形成於基板100上方至閘極結構200的頂面201(或頂面203)與接觸結構150的頂面151上方的水平位置,使得閘極結構200與接觸結構150嵌入於層間介電層350中。層間介電層350可以藉由化學氣相沉積、高密度電漿化學氣相沉積、旋塗、濺射,或其他合適的方法形成。在一些實施方式中,層間介電層350包含氧化矽、磷矽玻璃(phosphosilicate glass;PSG)、硼磷矽玻璃(borophosphosilicate glass;BPSG)、氟化矽玻璃(fluorinated silicate glass;FSG),或其他合適的材料。在一些其他的實施方式中,層間介電層350可以包含氮氧化矽、氮化矽、包含Si、O、C及/或H的化合物(例如氧化矽、SiCOH及SiOC)、低介電常數(low-k)介電材料(介電常數小於約3.9的介電材料,介電常數3.9為熱氧化矽的介電常數),或有機材料(例如聚合物)。在一些實施方式中,執行平坦化製程以移除層間介電層350的部分,使得層間介電層350的頂面與第一導電結構270的頂面及第二導電結構275的頂面共面。平坦化製程可以是化學機械平坦化製程。
在一些實施方式中,如第1圖至第5圖所示,在層間介電層350中的接觸(第一接觸160、第二接觸165、第三接觸170、第四接觸175、接觸180、接觸185、接觸190、接觸195、接觸230、接觸240、接觸245及接觸247)是在相同的處理過程中同時形成。接觸(第一接觸160、第二接觸165、第三接觸170、第四接觸175、接觸180、接觸185、接觸190、接觸195、接觸230、接觸240、接觸245及接觸247)可以包含相同的材料,例如銅(Cu)、鐵(Fe)、鋁(Al)或其他合適的導電材料。接觸(第一接觸160、第二接觸165、第三接觸170、第四接觸175、接觸180、接觸185、接觸190、接觸195、接觸230、接觸240、接觸245及接觸247)可以通過化學氣相沉積、物理氣相沉積、原子層沉積或其他合適的製程形成。在一些實施方式中,導電結構(第一導電結構270、第二導電結構275、導電結構280、導電結構285、導電結構290、導電結構295及導電結構297)可以包含相同的材料,例如多晶矽、金屬或其他合適的導電材料。導電結構(第一導電結構270、第二導電結構275、導電結構280、導電結構285、導電結構290、導電結構295及導電結構297)可以通過化學氣相沉積、物理氣相沉積、原子層沉積或其他合適的製程形成。
雖然本揭露已經將實施方式詳細地揭露如上,然而其他的實施方式也是可能的,並非用以限定本揭露。因此,所附之申請專利範圍的精神及其範圍不應限於本揭露實施方式之說明。
本領域任何熟習此技藝者,在不脫離本揭露之精神和範圍間,當可作各種之改變或替換,因此所有的這些改變或替換都應涵蓋於本揭露所附申請專利範圍的保護範圍之內。
10:半導體結構
100:基板
102:第一導電類型摻雜區域
102a:第一元件區域
102b:反熔絲區域
102c:第二元件區域
102d:第三元件區域
104:第二導電類型摻雜區域
104a:第一部分
104b:第二部分
104c:第三部分
104d:第四部分
105:天線摻雜區域
107:天線摻雜區域
110:井區域
112:第一部分
114:第二部分
122:源極/汲極區域
124:源極/汲極區域
126:源極/汲極區域
128:源極/汲極區域
130:源極/汲極區域
132:源極/汲極區域
140:隔離結構
150:接觸結構
151:頂面
160:第一接觸
165:第二接觸
170:第三接觸
175:第四接觸
180:接觸
185:接觸
190:接觸
195:接觸
200:閘極結構
201:頂面
203:頂面
210:介電層
220:閘極介電層
230:接觸
240:接觸
245:接觸
247:接觸
250:接觸結構
270:第一導電結構
275:第二導電結構
280:導電結構
285:導電結構
290:導電結構
295:導電結構
297:導電結構
300:閘極結構
350:層間介電層
D1:距離
F1:反熔絲
F11, F12, F1n:反熔絲單元
F2:反熔絲
R:區域
T1:第一電晶體
T11, T12, T1n:電晶體單元
T2:第二電晶體
T21, T22, T2n:電晶體單元
T3:第三電晶體
T4:第四電晶體
X:軸
Y:軸
Z:軸
4-4:線
5-5:線
本揭露之態樣可從以下實施方式的詳細說明及隨附的圖式理解。
第1圖繪示根據本揭露一些實施方式之半導體結構的佈局的上視圖。
第2圖繪示第1圖的局部放大圖。
第3圖繪示半導體結構的第一電晶體、反熔絲及第二電晶體的示意圖。
第4圖繪示沿第1圖的線4-4之半導體結構的剖面圖。
第5圖繪示沿第1圖的線5-5之半導體結構的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
10:半導體結構
100:基板
102:第一導電類型摻雜區域
104:第二導電類型摻雜區域
104a:第一部分
104b:第二部分
104c:第三部分
104d:第四部分
105:天線摻雜區域
107:天線摻雜區域
150:接觸結構
200:閘極結構
250:接觸結構
300:閘極結構
D1:距離
F1:反熔絲
F2:反熔絲
R:區域
T1:第一電晶體
T2:第二電晶體
T3:第三電晶體
T4:第四電晶體
X:軸
Y:軸
4-4:線
5-5:線
Claims (10)
- 一種半導體結構,包含: 一井區域; 一第一導電類型摻雜區域,位於該井區域中; 一第二導電類型摻雜區域,位於該井區域中,其中在一上視圖中,該第二導電類型摻雜區域包圍該第一導電類型摻雜區域,該第二導電類型摻雜區域包含一第一部分與一第二部分,且該第二導電類型摻雜區域的該第二部分的一長度方向垂直該第一部分的一長度方向; 一反熔絲,設置於該第一導電類型摻雜區域的一反熔絲區域中; 一第一電晶體與一第二電晶體,設置於該井區域中,其中該反熔絲設置於該第一電晶體與該第二電晶體之間,且該反熔絲電性連接該第一電晶體與該第二電晶體;以及 一接觸結構,設置於該反熔絲上。
- 如請求項1所述之半導體結構,其中在該上視圖中,該第二導電類型摻雜區域更包含一第三部分,該第三部分的一長度方向平行該第一部分的該長度方向。
- 如請求項1所述之半導體結構,其中在該上視圖中,該第二導電類型摻雜區域更包含一第四部分,該第四部分的一長度方向垂直該第一部分的該長度方向。
- 如請求項1所述之半導體結構,其中該井區域的導電類型相同於該第二導電類型摻雜區域的導電類型但不同於該第一導電類型摻雜區域的導電類型。
- 如請求項1所述之半導體結構,更包含: 一介電層,設置於該接觸結構與該第一導電類型摻雜區域的該反熔絲區域之間。
- 一種半導體結構,包含: 一井區域; 一第一導電類型摻雜區域,位於該井區域中; 一第二導電類型摻雜區域,位於該井區域中,其中在一上視圖中,該第二導電類型摻雜區域包圍該第一導電類型摻雜區域,該第二導電類型摻雜區域包含一第一部分與一第二部分,且該第一部分及該第二部分的至少一者具有條狀輪廓; 一反熔絲,設置於該第一導電類型摻雜區域的一反熔絲區域中; 一第一電晶體與一第二電晶體,設置於該井區域中,其中該反熔絲設置於該第一電晶體與該第二電晶體之間,且該反熔絲電性連接該第一電晶體與該第二電晶體;以及 一接觸結構,設置於該反熔絲上。
- 如請求項6所述之半導體結構,其中在該上視圖中,該第二導電類型摻雜區域的該第一部分與該第二導電類型摻雜區域的該第二部分之間具有一開口。
- 一種半導體結構,包含: 一井區域; 一第一導電類型摻雜區域,位於該井區域中; 一第二導電類型摻雜區域,位於該井區域中,其中在一上視圖中,該第二導電類型摻雜區域包圍該第一導電類型摻雜區域,該第二導電類型摻雜區域包含一第一部分、一第二部分、一第三部分及一第四部分,且該第一部分、該第二部分、該第三部分及該第四部分形成一環狀輪廓; 一反熔絲,設置於該第一導電類型摻雜區域的一反熔絲區域中; 一第一電晶體與一第二電晶體,設置於該井區域中,其中該反熔絲設置於該第一電晶體與該第二電晶體之間,且該反熔絲電性連接該第一電晶體與該第二電晶體;以及 一接觸結構,設置於該反熔絲上。
- 如請求項8所述之半導體結構,其中在該上視圖中,該第二導電類型摻雜區域的該第二部分的一長度方向垂直該第一部分的一長度方向。
- 如請求項9所述之半導體結構,其中在該上視圖中,該第二導電類型摻雜區域的該第三部分的一長度方向平行於該第一部分的一長度方向,且該第四部分的一長度方向垂直該第三部分的該長度方向。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/930,416 US20240090208A1 (en) | 2022-09-08 | 2022-09-08 | Semiconductor structure |
US17/930,416 | 2022-09-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202414820A true TW202414820A (zh) | 2024-04-01 |
TWI855937B TWI855937B (zh) | 2024-09-11 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
TW202412299A (zh) | 2024-03-16 |
TWI826104B (zh) | 2023-12-11 |
CN117673026A (zh) | 2024-03-08 |
US20240090208A1 (en) | 2024-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109817618B (zh) | 互补场效应晶体管中的外延结构 | |
US20210366844A1 (en) | Via rail solution for high power electromigration | |
US10546996B2 (en) | Magnetoresistive random access memory (MRAM) structure and method of forming the same | |
US6388294B1 (en) | Integrated circuit using damascene gate structure | |
CN110192269A (zh) | 三维nand存储器件与多个功能芯片的集成 | |
US7834403B2 (en) | Bipolar transistor FINFET technology | |
US20070045736A1 (en) | FinFET and method for manufacturing the same | |
TW202147615A (zh) | 半導體裝置 | |
US20200402861A1 (en) | Middle of line structures | |
TWI826104B (zh) | 半導體結構 | |
US10032716B2 (en) | Advanced E-fuse structure with controlled microstructure | |
US10008446B2 (en) | Advanced E-fuse structure with enhanced electromigration fuse element | |
TWI855937B (zh) | 半導體結構 | |
US7199428B2 (en) | Master chip, semiconductor memory, and method for manufacturing semiconductor memory | |
CN114530429A (zh) | 界面结构 | |
TWI809723B (zh) | 半導體結構 | |
TWI855613B (zh) | 具有半導體通道層的半導體元件及其製備方法 | |
US11862726B2 (en) | Transistor, integrated circuit, and manufacturing method of transistor | |
US20240105775A1 (en) | Semiconductor device structure and method for forming the same | |
TWI816278B (zh) | 半導體裝置及其製造方法 | |
US20240105851A1 (en) | Semiconductor device structure and method for forming the same | |
US20230343859A1 (en) | Semiconductor device and manufacturing method thereof | |
TW202215663A (zh) | 半導體裝置 | |
TW202415223A (zh) | 具有半導體通道層的半導體元件及其製備方法 | |
CN113611703A (zh) | 制造半导体结构的方法 |