TWI809723B - 半導體結構 - Google Patents

半導體結構 Download PDF

Info

Publication number
TWI809723B
TWI809723B TW111106079A TW111106079A TWI809723B TW I809723 B TWI809723 B TW I809723B TW 111106079 A TW111106079 A TW 111106079A TW 111106079 A TW111106079 A TW 111106079A TW I809723 B TWI809723 B TW I809723B
Authority
TW
Taiwan
Prior art keywords
fuse
contact
region
transistor
substrate
Prior art date
Application number
TW111106079A
Other languages
English (en)
Other versions
TW202322364A (zh
Inventor
李維中
丘世仰
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202322364A publication Critical patent/TW202322364A/zh
Application granted granted Critical
Publication of TWI809723B publication Critical patent/TWI809723B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一種半導體結構包括基板、第一及第二電晶體、第一及第二熔絲、接觸結構以及介電層。基板具有第一及第二元件區域，以及熔絲區域。第一電晶體與第二電晶體分別位於第一元件區域與第二元件區域上。第一熔絲電性連接至第一電晶體且包括具有第一部分與第二部分的第一熔絲主動區域。第二熔絲電性連接至第二電晶體且包括具有第三部分與第四部分的第二熔絲主動區域。接觸結構互連第二部分與第三部分，其中第一部分與第四部分位於接觸結構的相對側上。介電層位於接觸結構與基板的熔絲區域之間。

Description

半導體結構
本揭露是有關於一種半導體結構。
隨著電子工業的快速發展，積體電路(IC)的發展已經實現高效能與微型化。積體電路的材料與設計之技術進步已經產生數代的積體電路，其中每一代都比前一代具有更小且更複雜的電路。
隨著單一晶片上的電子元件的數量快速地增加，已將三維(3D)積體電路佈局或堆疊晶片設計用於某些半導體元件，以克服與二維(2D)佈局相關的特徵尺寸與密度限制。然而，半導體結構的特徵尺寸與密度仍有待改善。
本揭露之一技術態樣為一種半導體結構。
根據本揭露之一些實施方式，一種半導體結構包括基板、第一電晶體、第二電晶體、第一熔絲、第二熔絲、接觸結構以及介電層。基板具有第一元件區域、第二元件區域以及熔絲區域。第一電晶體位於基板的第一元件區域上。第二電晶體位於基板的第二元件區域上。第一熔絲電性連接至第一電晶體且位於熔絲區域，第一熔絲包括第一熔絲主動區域，第一熔絲主動區域具有第一部分與第二部分。第二熔絲電性連接至第二電晶體且位於熔絲區域，第二熔絲包括第二熔絲主動區域，第二熔絲主動區域具有第三部分與第四部分。接觸結構互連第一熔絲主動區域的第二部分與第二熔絲主動區域的第三部分，其中第一熔絲主動區域的第一部分與第二熔絲主動區域的第四部分位於接觸結構的相對側上。介電層位於接觸結構與基板的熔絲區域之間。
在一些實施方式中，第一熔絲主動區域的第一部分與第二熔絲主動區域的第三部分位於接觸結構的相同側上。
在一些實施方式中，第一熔絲與該第二熔絲部分地重疊。
在一些實施方式中，第一熔絲與第二熔絲之間的距離在約0.5微米至約0.6微米的範圍間。
在一些實施方式中，半導體結構更包括第一接觸與第二接觸。第一接觸位於第一熔絲主動區域的第一部分上。第二接觸位於第二熔絲主動區域的第四部分上。
在一些實施方式中，第一接觸與第二接觸不對準。
在一些實施方式中，第一接觸與第二熔絲主動區域的第三部分不對準。
在一些實施方式中，第一電晶體與第一熔絲之間的距離在約2微米至約3微米的範圍間。
在一些實施方式中，介電層直接位於第一熔絲主動區域的第二部分與第二熔絲主動區域的第三部分上。
在一些實施方式中，半導體結構更包括導電結構。導電結構位於第一電晶體與第一熔絲上，使得第一熔絲電性連接至第一電晶體。
在一些實施方式中，半導體結構更包括位於基板中的隔離結構。
在一些實施方式中，第一電晶體更包括源極/汲極區域以及位於源極/汲極區域之間的閘極結構。
在一些實施方式中，半導體結構更包括閘極電晶體。閘極電晶體位於閘極結構與基板的第一元件區域之間。
在一些實施方式中，接觸結構的頂面高於第一電晶體的閘極結構的頂面。
在一些實施方式中，半導體結構更包括接觸。接觸位於基板的第一元件區域上且鄰接閘極結構。
根據本揭露上述實施方式，由於接觸結構互連第一熔絲主動區域的第二部分與第二熔絲主動區域的第三部分，半導體結構的特徵尺寸可以被減少，從而增加積體密度。如此一來，半導體結構的效能可以被改善。
應當瞭解前面的一般說明和以下的詳細說明都僅是示例，並且旨在提供對本揭露的進一步解釋。
以下將以圖式揭露本揭露之複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本揭露。也就是說，在本揭露部分實施方式中，這些實務上的細節是非必要的，因此不應用以限制本揭露。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。另外，為了便於讀者觀看，圖式中各元件的尺寸並非依實際比例繪示。
如本揭露所用，「大約(around)」、「約(about)」、「近似(approximately)」或「實質(substantially)」通常表示在給定值或範圍的20%以內、或10%以內，或5%以內。本揭露給出的數值是近似的，意味著如果沒有明確說明，可以推斷出術語「大約」、「約」、「近似」或「實質」。
此外，為方便描述可在本揭露之一些實施方式中使用空間上相對之術語，諸如「在……之下」、「在……下方」、「下面的」、「在……上方」、「上面的」及其類似物來描述如在諸圖中所描述之一個元件或特徵與另外之（諸等）元件或（諸等）特徵的關係。該等空間上相對之術語意欲除在圖式中所描述之方位外，涵蓋處於使用或操作中之元件之不同方位。元件可另外定位（經90度旋轉或在其它方位）且據此解釋本揭露之一些實施方式所用之該等空間上相對之描述詞。
第1圖繪示根據本揭露一些實施方式之半導體結構10的佈局的上視圖，且第2圖繪示第1圖的局部放大圖。參閱第1圖與第2圖，半導體結構10包含基板100、第一電晶體T1、第二電晶體T2、第一熔絲F1、第二熔絲F2、接觸結構150與介電層220（以下將參照第4圖與第5圖討論）。基板100具有第一元件區域102、第二元件區域104以及第一元件區域102與第二元件區域104之間的熔絲區域106。第一電晶體T1設置於基板100的第一元件區域102上，且第二電晶體T2設置於基板100的第二元件區域104上。第一熔絲F1與第二熔絲F2設置於基板100的熔絲區域106中。每個第一熔絲F1分別電性連接至每個第一電晶體T1。每個第一熔絲F1包含熔絲區域106中的第一熔絲主動區域110a。第一熔絲主動區域110a具有第一部分112與第二部分114。每個第二熔絲F2分別電性連接至每個第二電晶體T2。每個第二熔絲F2包含熔絲區域106中的第二熔絲主動區域110b。第二熔絲主動區域110b包含第三部分118與第四部分120。接觸結構150互連每個第一熔絲F1的第一熔絲主動區域110a的第二部分114與每個第二熔絲F2的第二熔絲主動區域110b的第三部分118。第一熔絲主動區域110a的第一部分112與第二熔絲主動區域110b的第四部分120設置於接觸結構150的相對側上。介電層220（見第4圖與第5圖）位於接觸結構150與基板100的熔絲區域106之間。由於第一熔絲F1與第二熔絲F2在其上共享相同的接觸結構150，可以減少熔絲區域106的面積且因此減少半導體結構10的特徵尺寸，從而增加積體密度。如此一來，可改善半導體結構10的效能。
在一些實施方式中，半導體結構10包含第一導電結構270a與第二導電結構270b。第一導電結構270a位於第一電晶體Tl與第一熔絲Fl上，且第二導電結構270b位於第二電晶體T2與第二熔絲F2上。第一熔絲F1通過從基板100的第一元件區域102上方延伸至基板100的熔絲區域106上方的第一導電結構270a電性連接至第一電晶體T1，且第二熔絲F2通過從基板100的第二元件區域104上方延伸至基板100的熔絲區域106上方的第二導電結構270b電性連接至第二電晶體T2。第一電晶體T1與第二電晶體T2配置以對第一熔絲F1與第二熔絲F2進行讀取與寫入。應注意到，當第一導電結構270a與第二導電結構270b形成於電晶體（第一電晶體T1與第二電晶體T2）與熔絲（第一熔絲F1與第二熔絲F2）之上時，第2圖繪示第1圖中的虛線區域R的局部放大圖，且為清楚起見，在第1圖中省略第一導電結構270a與第二導電結構270b。
在一些實施方式中，在上視圖中，第一熔絲Fl與第二熔絲F2沿Y軸方向交替地排列。接觸結構150沿Y軸方向設置。每個第一熔絲F1的第一熔絲主動區域110a的第一部分112與每個第二熔絲F2的第二熔絲主動區域110b的第四部分120位於接觸結構150的相對側上，而每個第一熔絲F1的第一熔絲主動區域110a的第一部分112與每個第二熔絲F2的第二熔絲主動區域110b的第三部分118位於接觸結構150的相同側上（例如，在X軸的負方向側）。類似地，第一熔絲主動區域110a的第一部分112與第二熔絲主動區域110b的第四部分120位於接觸結構150的相對側上，而第一熔絲主動區域110a的第二部分114與第二熔絲主動區域110b的第四部分120位於接觸結構150的相同側上（例如，在X軸的正方向側）。在一些實施方式中，每個第一熔絲F1與每個第二熔絲F2部分地重疊。具體而言，在Y軸方向，每個第一熔絲F1的第一熔絲主動區域110a的第二部分114的一部分與每個第二熔絲F2的第二熔絲主動區域110b的第三部分118的一部分重疊（或對準），其中第二部分114的前述部分與第三部分118的前述部分被接觸結構150覆蓋。
在一些實施方式中，在Y軸方向，每個第一熔絲F1與每個第二熔絲F2之間的一距離Dl在約0.5微米(um)至約0.6微米的範圍間。若距離D1小於約0.5微米，第一熔絲F1與第二熔絲F2之間的空間將不足以容納接觸；若距離D1大於約0.6微米，熔絲區域106的面積將增加。在一些實施方式中，每個第一熔絲F1的第一熔絲主動區域110a的第一部分112與每個第二熔絲F2的第二熔絲主動區域110b的第三部分118在X軸方向上的距離D2在約0.2微米至約0.3微米的範圍間。若距離D2小於約0.2微米，則第一熔絲F1上方的空間將不足以在其上容納接觸（例如，第一接觸160與第二接觸170）；若距離D2大於約0.3微米，則每個第一熔絲F1的第一熔絲主動區域110a的第一部分112的長度會過大，因此導致第一熔絲F1的電阻及熔絲區域106的面積增加。
在一些實施方式中，每個第一熔絲Fl的第一熔絲主動區域110a的第一部分112比每個第二熔絲F2的第二熔絲主動區域110b的第三部分118更靠近第一電晶體Tl，並且每個第二熔絲F2的第二熔絲主動區域110b的第四部分120比每個第一熔絲F1的第一熔絲主動區域110a的第二部分114更靠近第二電晶體T2。
在一些實施方式中，半導體結構10更包含第一接觸160與第二接觸170。第一接觸160位於每個第一熔絲Fl的第一熔絲主動區域110a的第一部分112上，且第二接觸170位於每個第二熔絲F2的第二熔絲主動區域110b的第四部分120上。第一接觸160與第二接觸170不對準。換句話說，第一接觸160與第二接觸170位在對應於接觸結構150的相對側上。第一接觸160與第二熔絲主動區域110b的第三部分118不對準，且第二接觸170與第一熔絲主動區域110a的第二部分114不對準。換句話說，第一接觸160與第二熔絲主動區域110b的第三部分118不重疊，並且第二接觸170與第一熔絲主動區域110a的第二部分114不重疊。
在一些實施方式中，半導體結構10更包含第一虛設閘極180與第二虛設閘極190。第一虛設閘極180位於基板100的第一元件區域102上，且第二虛設閘極190位於基板100的第二元件區域104上。在一些實施方式中，在上視圖中，每個第二電晶體T2比每個第一電晶體T1高出一距離D3，其中距離D3在約0.2微米至約0.3微米的範圍間（例如0.25微米)。在一些實施方式中，半導體結構10更包含導電結構260，導電結構260配置以藉由施加電壓來編程第一熔絲F1與第二熔絲F2。
在一些實施方式中，在X軸方向，半導體結構10具有第一長度在約5微米至約6微米的範圍間（例如5.45微米)；在Y軸方向，半導體結構10具有第二長度在約9微米至約10微米的範圍間（例如9.64微米)。
第3圖繪示沿第1圖的線3-3之半導體結構10的剖面圖（Y軸為水平軸且Z軸為垂直軸）、第4圖繪示沿第1圖的線4-4之半導體結構10的剖面圖（Y軸為水平軸且Z軸為垂直軸），以及第5圖繪示沿第1圖的線5-5之半導體結構10的剖面圖（X軸為水平軸且Z軸為垂直軸）。參閱第1圖至第5圖，第一元件區域102、第二元件區域104與熔絲區域106彼此相鄰。在一些實施方式中，基板100包含矽。在一些其他的實施方式中，基板100包含另一種元素半導體，例如鍺；化合物半導體，包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦與/或銻化銦；合金半導體，包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；或其組合。
在一些實施方式中，如第3圖所示，源極/汲極區域122、源極/汲極區域124及源極/汲極區域126形成於基板100中。形成源極/汲極區域122、源極/汲極區域124及源極/汲極區域126可以藉由對基板100的頂部分摻雜N型摻雜劑，例如磷(P)、砷(As)、銻(Sb)，上述之組合，或其類似物。或者，形成源極/汲極區域122、源極/汲極區域124及源極/汲極區域126可以藉由對基板100的頂部分摻雜P型摻雜劑，例如硼(B)、BF 2、BF 3，上述之組合，或其類似物。在一些實施方式中，源極/汲極區域122與源極/汲極區域124被視為第一電晶體T1的其中一個的源極/汲極區域。例如，源極/汲極區域122為第一電晶體T1的其中一個的源極區域、源極/汲極區域124為第一電晶體T1的其中一個的汲極區域，以及源極/汲極區域126為第一電晶體T1的另一個的源極區域。
在一些實施方式中，如第1圖、第4圖與第5圖所示，半導體結構10更包含位於基板100中的隔離結構140。隔離結構140形成為圍繞第一元件區域102、第二元件區域104及熔絲區域106，以用於適當的電性隔離。在一些實施方式中，隔離結構140是淺溝槽隔離(STI)。隔離結構140的形成可包含在基板100中蝕刻溝槽，並且用絕緣材料（例如氧化矽、氮化矽或氮氧化矽）填充溝槽。填充的溝槽可以具有多層結構，例如熱氧化物襯墊層並具有填充溝槽的氮化矽。在一些實施方式中，隔離結構140使用例如以下的製程順序來創建：生長襯墊氧化物、形成低壓化學氣相沉積(LPCVD)氮化物層、使用光阻與遮罩圖案化STI開口、蝕刻基板100中的溝槽、可選地生長熱氧化物溝槽襯墊，以改善溝槽界面、用化學氣相沉積(CVD)氧化物填充溝槽，以及使用化學機械平坦化(CMP)，以移除過多的介電層。
在一些實施方式中，閘極結構200設置於基板100的第一元件區域102與第二元件區域104之上，並且接觸結構150設置於基板100的熔絲區域106之上。如第1圖與第3圖所示，第一電晶體T1包含源極/汲極區域122、源極/汲極區域124以及位於源極/汲極區域122與源極/汲極區域124之間的閘極結構200。在一些實施方式中，每個閘極結構200的寬度W1大於接觸結構150的寬度W2。
在一些實施方式中，閘極結構200與接觸結構150在相同的處理製程中同時形成。在一些實施方式中，閘極結構200與接觸結構150包含相同的材料，例如金屬、半導體材料（例如多晶矽(poly-Si)、多晶矽鍺(poly-SiGe)），或其他合適的材料。在一些實施方式中，閘極結構200與接觸結構150分別包含功函數金屬層、覆蓋層、填充層及/或金屬閘極堆疊中期望的其他合適的層。在一些實施方式中，閘極結構200及/或接觸結構150中的填充層可包含鎢(W)。填充層可以通過ALD、PVD、CVD，或其他合適的製程沉積。
在一些實施方式中，半導體結構10更包含位於每個閘極結構200與基板100的第一元件區域102之間的閘極介電層210。閘極介電層210具有位於基板100的第一元件區域102中的一部分以及位於基板100的第一元件區域102上方的剩餘部分。在一些實施方式中，介電層220具有位於基板100的熔絲區域106中的一部分以及位於基板100的熔絲區域106上方的剩餘部分。具體而言，如第1圖與第4圖所示，介電層220設置於接觸結構150與第二熔絲F2的第二熔絲主動區域110b的第三部分118之間，以及接觸結構150與第一熔絲F1的第一熔絲主動區域110a的第二部分114之間。介電層220直接位於第一熔絲主動區域110a的第二部分114以及第二熔絲主動區域110b的第三部分118之上。如第1圖與第5圖所示，介電層220設置於接觸結構150與第一熔絲F1的第一熔絲主動區域110a的第二部分114之間。
在一些實施方式中，閘極介電層210與介電層220在相同的處理製程中同時形成。在一些實施方式中，閘極介電層210與介電層220包含相同的材料，例如二氧化矽、氮化矽、高介電常數(high-k)介電材料，或其他合適的材料。在各種示例中，閘極介電層210與介電層220藉由熱氧化製程、原子層沉積(ALD)製程、化學氣相沉積(CVD)製程、亞大氣壓化學氣相沉積(SACVD)製程、可流動化學氣相沉積製程(flowable CVD)、物理氣象沉積(PVD)製程，或其他合適的製程沉積。
如第1圖與第3圖所示，接觸230、接觸240及接觸250設置於基板100的第一元件區域102上且鄰接於閘極結構200。具體而言，接觸230設置於源極/汲極區域122上、接觸240設置於源極/汲極區域124上，以及接觸250設置於源極/汲極區域126上。接觸240電性連接至第一導電結構270a。如第1圖與第5圖所示，第一接觸160設置於基板100的熔絲區域106上且鄰接於接觸結構150。具體而言，第一接觸160位於第一熔絲主動區域110a的第一部分112上，且接觸結構150位於第一熔絲主動區域110a的第二部分114上。在一些實施方式中，第一接觸160的頂面161高於接觸結構150的頂面151。
在一些實施方式中，如第1圖與第5圖所示，接觸結構150具有高於第一接觸160的電位，使得電流從接觸結構150流向第一接觸160。換句話說，電流從第一熔絲主動區域110a的第二部分114流向第一熔絲主動區域110a的第一部分112。
在一些實施方式中，如第1圖與第5圖所示，接觸230至250與第一接觸160在相同的處理製程中同時形成。接觸230至250與第一接觸160可包含相同的材料，例如銅(Cu)、鐵(Fe)、鋁(Al)，或其他合適的導電材料。接觸230至250與第一接觸160可以藉由化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或其他合適的製程形成。
在一些實施方式中，第一導電結構270a設置於接觸240與第一接觸160之上。第一導電結構270a電性連接至位於基板100的第一元件區域102上方的接觸240以及位於基板100的熔絲區域106上方的第一接觸160，使得第一熔絲F1通過第一接觸160、第一導電結構270a及接觸240電性連接至第一電晶體T1。第一導電結構270a可以由多晶矽、金屬，或其他合適的導電材料製成。
在一些實施方式中，如第1圖、第2圖與第5圖所示，大量的電流可能導致第一熔絲F1的介電層220被燒斷，例如通過由流過第一熔絲F1的大電流引起的導電材料的電遷移(electromigration)。第一熔絲主動區域110a可視為第一熔絲F1的第一電極，且第一熔絲主動區域110a上的接觸結構150可視為第一熔絲F1的第二電極。在一些實施方式中，在第一電極（第一熔絲主動區域110a）與第二電極（第一熔絲主動區域110a的第二部分114上的接觸結構150）之間的介電層220上可能發生擊穿(breakdown)並形成短路。
在一些實施方式中，半導體結構10更包含位於基板100上的層間介電(interlayer dielectric；ILD)層280。層間介電層280可以形成於基板100上方至每個閘極結構200的頂面201與接觸結構150的頂面151上方的水平位置，使得閘極結構200與接觸結構150嵌入於層間介電層280中。層間介電層280可以藉由化學氣相沉積(CVD)、高密度電漿化學氣相沉積、旋塗、濺射，或其他合適的方法形成。在一些實施方式中，層間介電層280包含氧化矽、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、氟化矽玻璃(FSG)，或其他合適的材料。在一些其他的實施方式中，層間介電層280可以包含氮氧化矽、氮化矽、包含Si、O、C及/或H的化合物（例如氧化矽、SiCOH及SiOC）、低介電常數(low-k)介電材料（介電常數小於約3.9的介電材料，介電常數3.9為熱氧化矽的介電常數），或有機材料（例如聚合物）。在一些實施方式中，進行平坦化製程以移除層間介電層280的部分，使得層間介電層280的頂面與第一導電結構270a及第二導電結構270b的頂面共面。平坦化製程可以是化學機械平坦化(CMP)製程。
雖然本揭露已經將實施方式詳細地揭露如上，然而其他的實施方式也是可能的，並非用以限定本揭露。因此，所附之權利要求的精神及其範圍不應限於本揭露實施方式之說明。
本領域任何熟習此技藝者，在不脫離本揭露之精神和範圍間，當可作各種之改變或替換，因此所有的這些改變或替換都應涵蓋於本揭露所附權利要求的保護範圍之內。
10   :    半導體結構 100 :    基板 102 :    第一元件區域 104 :    第二元件區域 106 :    熔絲區域 110a :    第一熔絲主動區域 110b :    第二熔絲主動區域 112 :    第一部分 114 :    第二部分 118 :    第三部分 120 :    第四部分 122 :    源極/汲極區域 124 :    源極/汲極區域 126 :    源極/汲極區域 140 :    隔離結構 150 :    接觸結構 151 :    頂面 160 :    第一接觸 161 :    頂面 170 :    第二接觸 180 :    第一虛設閘極 190 :    第二虛設閘極 200 :    閘極結構 201 :    頂面 210 :    閘極介電層 220 :    介電層 230 :    接觸 240 :    接觸 250 :    接觸 260 :    導電結構 270a :    第一導電結構 270b :    第二導電結構 280 :    層間介電層 D1   :    距離 D2   :    距離 D3   :    距離 F1   :    第一熔絲 F2   :    第二熔絲 R :       虛線區域 T1   :    第一電晶體 T2   :    第二電晶體 W1  :    寬度 W2  :    寬度 X        :    軸 Y        :    軸 Z     :    軸 3-3  :    線 4-4  :    線 5-5  :    線
本揭露之態樣可從以下實施方式的詳細說明及隨附的圖式理解。 第1圖繪示根據本揭露一些實施方式之半導體結構的佈局的上視圖。 第2圖繪示第1圖的局部放大圖。 第3圖繪示沿第1圖的線3-3之半導體結構的剖面圖。 第4圖繪示沿第1圖的線4-4之半導體結構的剖面圖。 第5圖繪示沿第1圖的線5-5之半導體結構的剖面圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
10   :    半導體結構 100 :    基板 102 :    第一元件區域 104 :    第二元件區域 106 :    熔絲區域 110a :    第一熔絲主動區域 110b :    第二熔絲主動區域 112 :    第一部分 114 :    第二部分 118 :    第三部分 120 :    第四部分 150 :    接觸結構 160 :    第一接觸 170 :    第二接觸 180 :    第一虛設閘極 190 :    第二虛設閘極 200 :    閘極結構 260 :    導電結構 D1   :    距離 D2   :    距離 D3   :    距離 F1   :    第一熔絲 F2   :    第二熔絲 R :       虛線區域 T1   :    第一電晶體 T2   :    第二電晶體 X        :    軸 Y        :    軸 3-3  :    線 4-4  :    線 5-5  :    線

Claims (15)

  1. 一種半導體結構，包含： 一基板，具有一第一元件區域、一第二元件區域以及一熔絲區域； 一第一電晶體，位於該基板的該第一元件區域上； 一第二電晶體，位於該基板的該第二元件區域上； 一第一熔絲，電性連接至該第一電晶體且位於該熔絲區域，該第一熔絲包含一第一熔絲主動區域，該第一熔絲主動區域具有一第一部分與一第二部分； 一第二熔絲，電性連接至該第二電晶體且位於該熔絲區域，該第二熔絲包含一第二熔絲主動區域，該第二熔絲主動區域具有一第三部分與一第四部分； 一接觸結構，互連該第一熔絲主動區域的該第二部分與該第二熔絲主動區域的該第三部分，其中該第一熔絲主動區域的該第一部分與該第二熔絲主動區域的該第四部分位於該接觸結構的相對側上；以及 一介電層，位於該接觸結構與該基板的該熔絲區域之間。
  2. 如請求項1所述之半導體結構，其中該第一熔絲主動區域的該第一部分與該第二熔絲主動區域的該第三部分位於該接觸結構的相同側上。
  3. 如請求項1所述之半導體結構，其中該第一熔絲與該第二熔絲部分地重疊。
  4. 如請求項1所述之半導體結構，其中該第一熔絲與該第二熔絲之間的一距離在約0.5微米至約0.6微米的範圍間。
  5. 如請求項1所述之半導體結構，更包含： 一第一接觸，位於該第一熔絲主動區域的該第一部分上；以及 一第二接觸，位於該第二熔絲主動區域的該第四部分上。
  6. 如請求項5所述之半導體結構，其中該第一接觸與該第二接觸不對準。
  7. 如請求項5所述之半導體結構，其中該第一接觸與該第二熔絲主動區域的該第三部分不對準。
  8. 如請求項1所述之半導體結構，其中該第一電晶體與該第一熔絲之間的一距離在約2微米至約3微米的範圍間。
  9. 如請求項1所述之半導體結構，其中該介電層直接位於該第一熔絲主動區域的該第二部分與該第二熔絲主動區域的該第三部分上。
  10. 如請求項1所述之半導體結構，更包含： 一導電結構，位於該第一電晶體與該第一熔絲上，使得該第一熔絲電性連接至該第一電晶體。
  11. 如請求項1所述之半導體結構，更包含： 一隔離結構，位於該基板中。
  12. 如請求項1所述之半導體結構，其中該第一電晶體更包含： 一源極/汲極區域；以及 一閘極結構，位於該源極/汲極區域之間。
  13. 如請求項12所述之半導體結構，更包含： 一閘極電晶體，位於該閘極結構與該基板的該第一元件區域之間。
  14. 如請求項12所述之半導體結構，其中該接觸結構的一頂面高於該第一電晶體的該閘極結構的一頂面。
  15. 如請求項12所述之半導體結構，更包含： 一接觸，位於該基板的該第一元件區域上且鄰接該閘極結構。
TW111106079A 2021-11-24 2022-02-18 半導體結構 TWI809723B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/456,562 2021-11-24
US17/456,562 US11984397B2 (en) 2021-11-24 2021-11-24 Semiconductor structure

Publications (2)

Publication Number Publication Date
TW202322364A TW202322364A (zh) 2023-06-01
TWI809723B true TWI809723B (zh) 2023-07-21

Family

ID=86384226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111106079A TWI809723B (zh) 2021-11-24 2022-02-18 半導體結構

Country Status (3)

Country Link
US (1) US11984397B2 (zh)
CN (1) CN116169117A (zh)
TW (1) TWI809723B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201019456A (en) * 2008-11-13 2010-05-16 Taiwan Semiconductor Mfg Fuse structure and method for fabricating the same
TW201719820A (zh) * 2015-09-17 2017-06-01 台灣積體電路製造股份有限公司 記憶體單元
TW201806132A (zh) * 2016-08-05 2018-02-16 世界先進積體電路股份有限公司 反熔絲單次可程式記憶胞及反熔絲單次可程式記憶體陣列
US20190109089A1 (en) * 2016-02-04 2019-04-11 SK Hynix Inc. Fuse structure and semiconductor device including the same
TW202022880A (zh) * 2018-08-30 2020-06-16 台灣積體電路製造股份有限公司 積體電路裝置及其電路和操作方法
TW202030867A (zh) * 2019-02-12 2020-08-16 力旺電子股份有限公司 玻璃基板上的非揮發性記憶體
US20200388571A1 (en) * 2019-06-06 2020-12-10 Nanya Technology Corporation Semiconductor device with fuse-detecting structure
US20210104460A1 (en) * 2019-10-02 2021-04-08 Semiconductor Components Industries, Llc Semiconductor fuse structure and method of manufacturing a semiconductor fuse structure
US20210151373A1 (en) * 2019-11-18 2021-05-20 International Business Machines Corporation Integrated circuit (ic) device integral capacitor and anti-fuse
US20210305156A1 (en) * 2018-08-10 2021-09-30 Commissariat à l'énergie atomique et aux énergies alternatives Field effect transistor and associated manufacturing method

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7567449B2 (en) * 2006-10-27 2009-07-28 Xilinx, Inc. One-time-programmable logic bit with multiple logic elements
US20090283814A1 (en) * 2008-05-19 2009-11-19 Hsin-Ming Chen Single-poly non-volatile memory cell
US8957482B2 (en) * 2009-03-31 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse and related applications
US9324654B2 (en) * 2014-08-14 2016-04-26 GlobalFoundries, Inc. Integrated circuits with electronic fuse structures
KR20160125114A (ko) * 2015-04-21 2016-10-31 에스케이하이닉스 주식회사 이-퓨즈를 구비하는 반도체장치 및 그 제조 방법
CN107785420B (zh) * 2016-08-29 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US10964708B2 (en) * 2018-06-26 2021-03-30 Micron Technology, Inc. Fuse-array element
US11315918B2 (en) * 2020-05-04 2022-04-26 Nanya Technology Corporation Semiconductor structure and semiconductor layout structure
US20230064518A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Novel metal fuse structure by via landing

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201019456A (en) * 2008-11-13 2010-05-16 Taiwan Semiconductor Mfg Fuse structure and method for fabricating the same
TW201719820A (zh) * 2015-09-17 2017-06-01 台灣積體電路製造股份有限公司 記憶體單元
US20190109089A1 (en) * 2016-02-04 2019-04-11 SK Hynix Inc. Fuse structure and semiconductor device including the same
TW201806132A (zh) * 2016-08-05 2018-02-16 世界先進積體電路股份有限公司 反熔絲單次可程式記憶胞及反熔絲單次可程式記憶體陣列
US20210305156A1 (en) * 2018-08-10 2021-09-30 Commissariat à l'énergie atomique et aux énergies alternatives Field effect transistor and associated manufacturing method
TW202022880A (zh) * 2018-08-30 2020-06-16 台灣積體電路製造股份有限公司 積體電路裝置及其電路和操作方法
TW202030867A (zh) * 2019-02-12 2020-08-16 力旺電子股份有限公司 玻璃基板上的非揮發性記憶體
US20200388571A1 (en) * 2019-06-06 2020-12-10 Nanya Technology Corporation Semiconductor device with fuse-detecting structure
US20210104460A1 (en) * 2019-10-02 2021-04-08 Semiconductor Components Industries, Llc Semiconductor fuse structure and method of manufacturing a semiconductor fuse structure
US20210151373A1 (en) * 2019-11-18 2021-05-20 International Business Machines Corporation Integrated circuit (ic) device integral capacitor and anti-fuse

Also Published As

Publication number Publication date
US20230163068A1 (en) 2023-05-25
TW202322364A (zh) 2023-06-01
US11984397B2 (en) 2024-05-14
CN116169117A (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
US11189706B2 (en) FinFET structure with airgap and method of forming the same
CN102651355B (zh) 包括穿过衬底的传导结构的集成电路及其制造方法
US10483121B2 (en) Embedded memory in back-end-of-line low-k dielectric
CN109427655B (zh) 半导体器件的互连结构及其制造方法
CN109427742B (zh) 接触结构上的自对准金属线及其形成方法
TW202213712A (zh) 半導體裝置
TW202236511A (zh) 半導體封裝
TW202145484A (zh) 半導體裝置
TW202013471A (zh) 形成半導體裝置的方法
US20240079267A1 (en) Semiconductor device with multi-layer etch stop structure
TWI826104B (zh) 半導體結構
TWI809723B (zh) 半導體結構
US11410995B1 (en) Semiconductor structure and method of forming thereof
US11677022B2 (en) Semiconductor structure and method of forming thereof
US11967550B2 (en) Semiconductor structure with via extending across adjacent conductive lines and method of forming the same
TW202243202A (zh) 互補式金屬氧化物半導體裝置
TW202414820A (zh) 半導體結構
US20220367708A1 (en) Semiconductor structure and method of forming thereof
US20240234301A1 (en) Semiconductor structure with via extending across adjacent conductive lines
US20230411279A1 (en) Semiconductor device structure and methods of forming the same
US20240120257A1 (en) Layer-By-Layer Formation Of Through-Substrate Via
TW202201726A (zh) 半導體裝置
TW202221850A (zh) 半導體裝置
TW202326939A (zh) 具有雙側密封環的半導體結構
KR20230030518A (ko) 접합 피처가 있는 캐리어 기판을 사용하여 플라즈마 유도 정전기 방전으로부터 집적 회로를 보호하기 위한 기술