JPS63150980A - 薄膜過電圧保護装置 - Google Patents
薄膜過電圧保護装置Info
- Publication number
- JPS63150980A JPS63150980A JP62298876A JP29887687A JPS63150980A JP S63150980 A JPS63150980 A JP S63150980A JP 62298876 A JP62298876 A JP 62298876A JP 29887687 A JP29887687 A JP 29887687A JP S63150980 A JPS63150980 A JP S63150980A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- threshold switching
- electrodes
- current
- switching material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 55
- 230000001012 protector Effects 0.000 title 1
- 239000000463 material Substances 0.000 claims description 135
- 239000004065 semiconductor Substances 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 42
- 239000010408 film Substances 0.000 claims description 31
- 239000003575 carbonaceous material Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 9
- 239000007787 solid Substances 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 3
- 239000011819 refractory material Substances 0.000 claims 2
- 229910052798 chalcogen Inorganic materials 0.000 claims 1
- 150000001787 chalcogens Chemical class 0.000 claims 1
- 239000010410 layer Substances 0.000 description 353
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 60
- 229910052799 carbon Inorganic materials 0.000 description 60
- 238000000034 method Methods 0.000 description 30
- 230000001052 transient effect Effects 0.000 description 21
- 230000036961 partial effect Effects 0.000 description 20
- 238000000151 deposition Methods 0.000 description 19
- 239000004020 conductor Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 238000001465 metallisation Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 10
- 230000008021 deposition Effects 0.000 description 8
- 230000017525 heat dissipation Effects 0.000 description 8
- 238000002161 passivation Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000004377 microelectronic Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011149 active material Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 210000002381 plasma Anatomy 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004513 sizing Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 206010042255 Struck by lightning Diseases 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- WYTGDNHDOZPMIW-RCBQFDQVSA-N alstonine Natural products C1=CC2=C3C=CC=CC3=NC2=C2N1C[C@H]1[C@H](C)OC=C(C(=O)OC)[C@H]1C2 WYTGDNHDOZPMIW-RCBQFDQVSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000002194 amorphous carbon material Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 229910052729 chemical element Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005674 electromagnetic induction Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 210000003625 skull Anatomy 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- XGZGDYQRJKMWNM-UHFFFAOYSA-N tantalum tungsten Chemical compound [Ta][W][Ta] XGZGDYQRJKMWNM-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/044—Physical layout, materials not provided for elsewhere
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thermistors And Varistors (AREA)
- Fuses (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は固体過電圧保護装置、詳細には実質的に非晶質
の閾値切換え材料を用いて高速の過渡電流を抑制する薄
膜半導体装置および構造に係わる。
の閾値切換え材料を用いて高速の過渡電流を抑制する薄
膜半導体装置および構造に係わる。
発明の背景
電子回路を過電圧、特に過渡的過電圧状態から保護する
必要性は周知となっている。はとんどの電子部品は、そ
れに対しである限度までの電圧印加に耐えるようにしか
設計されておらず、それより高い電圧が印加されると損
傷を初め重度の悪影響を受ける。
必要性は周知となっている。はとんどの電子部品は、そ
れに対しである限度までの電圧印加に耐えるようにしか
設計されておらず、それより高い電圧が印加されると損
傷を初め重度の悪影響を受ける。
過渡的過電圧は雷、静電放電（ＥＳＤ）、電磁誘導（Ｅ
ＭＩ）等、多くの原因から生じる。回路部品の故障も、
他の回路部品に過電圧を印加する原因となる。誘導サー
ジも過渡的過電圧を生じる原因の１つである。
ＭＩ）等、多くの原因から生じる。回路部品の故障も、
他の回路部品に過電圧を印加する原因となる。誘導サー
ジも過渡的過電圧を生じる原因の１つである。
雷、ＥＳＤおよび誘導サージは何れも非常に高速の過渡
的過電圧を生じ得る。例えば運転中の１１５ボルトのモ
ータを停止させた時は、１０００ボルトにも達する高い
誘導サージが生じる場合がある。
的過電圧を生じ得る。例えば運転中の１１５ボルトのモ
ータを停止させた時は、１０００ボルトにも達する高い
誘導サージが生じる場合がある。
冬の乾燥した日に人がワール裂敷物の上を歩いた時に生
じるような静電放電でも、容易に何方ボルトもの帯ｔを
生じることかできる。このような静電放電に伴う電流は
比較的小さいのが普通であるが、誘導サージと同様に多
くの形式の超小型電子回路を破壊するに十分な力をもつ
。雷によって生じる過渡的過電圧は、落雷によシ何方か
ら何十万ゴルトで大量の電流を放出することがある。Ｅ
ＭＩによって、雷がメガヘルツおよびそれ以上の周波数
域で高電圧の過渡１！流を発生する場合がある。
じるような静電放電でも、容易に何方ボルトもの帯ｔを
生じることかできる。このような静電放電に伴う電流は
比較的小さいのが普通であるが、誘導サージと同様に多
くの形式の超小型電子回路を破壊するに十分な力をもつ
。雷によって生じる過渡的過電圧は、落雷によシ何方か
ら何十万ゴルトで大量の電流を放出することがある。Ｅ
ＭＩによって、雷がメガヘルツおよびそれ以上の周波数
域で高電圧の過渡１！流を発生する場合がある。
比較的小さい過電圧を対象とする従来の手段にｈ分ｉキ
ャノクシタ、ブレークダウンダイオード、バリスタ、誘
電コイル等がある。ツェナーダイオニドのようなブレー
クダウンダイオードは、一定の閾値電圧を超えて逆バイ
アスされると大電流を導通する。はとんど全ての過電圧
保護装置がそうであるように、このようなダイオードも
保護しようとする回路素子の手前、即ち「上流側」ある
いはそれと並列に配設して１回路素子に印加される過電
圧を中性線、直流共通線、シャシまたは大地などの放電
路に分路する働きをさせる。しかしダイオード自体が恒
久的損傷を受けないようにするには、処理できる過電圧
に限度がある。
ャノクシタ、ブレークダウンダイオード、バリスタ、誘
電コイル等がある。ツェナーダイオニドのようなブレー
クダウンダイオードは、一定の閾値電圧を超えて逆バイ
アスされると大電流を導通する。はとんど全ての過電圧
保護装置がそうであるように、このようなダイオードも
保護しようとする回路素子の手前、即ち「上流側」ある
いはそれと並列に配設して１回路素子に印加される過電
圧を中性線、直流共通線、シャシまたは大地などの放電
路に分路する働きをさせる。しかしダイオード自体が恒
久的損傷を受けないようにするには、処理できる過電圧
に限度がある。
バリスタは圧縮粉末で構成されるのが普通であるが、ツ
ェナーダイオードに似た働きをし、低電圧時には高いイ
ンピーダンスを、高電圧時には比較的低いインピーダン
スを与える。バリスタがツェナーダイオードと明らかに
異なる点は、バリスタのｔ光特性が非対称ではなく対称
形であり、従つて両方向で過電圧の防止効果を与えると
ころにある。
ェナーダイオードに似た働きをし、低電圧時には高いイ
ンピーダンスを、高電圧時には比較的低いインピーダン
スを与える。バリスタがツェナーダイオードと明らかに
異なる点は、バリスタのｔ光特性が非対称ではなく対称
形であり、従つて両方向で過電圧の防止効果を与えると
ころにある。
誘電コイルまたはチョークは低周波数または静電過電圧
から回路を保護することはできないが、大きいインピー
ダンスを示して高速の電圧過渡電流を濾過する傾向があ
る。これらの機器は高周波信号に対しても高いインピー
ダンスを示すので。
から回路を保護することはできないが、大きいインピー
ダンスを示して高速の電圧過渡電流を濾過する傾向があ
る。これらの機器は高周波信号に対しても高いインピー
ダンスを示すので。
高周波過電圧から高周波回路を保護するのには適さない
。誘電チョークには、通常の場合比較的かさばって高価
であるという欠点もある。
。誘電チョークには、通常の場合比較的かさばって高価
であるという欠点もある。
火花ギャップも高電力装置と関連して用いる過電圧保護
手段の１つであり、最近になってプリント回路基板等に
用いる小型のものが開発されている。火花ギャップは２
つの対向電極を有し、所望の絶縁破壊電圧またはスパー
キング電圧を有する空気のような非導電性ガスで分離し
たもので構成される。過電圧が火花ギャップ間に印加さ
れると、非導電性ガスがイオン化して、電極間に比較的
低抵抗の通路を形成する。火花だャツ７″には有利な用
途があることも事実だが、固体装置ではないために、ま
た小型化してもまだかなυ大型であることが多いため、
固体回路装置への使用には余シ適さないのが普通である
。また火花ギャップの動作の所要時間が、非常に高速の
過渡を流から十分に保護するには遅過ぎる。
手段の１つであり、最近になってプリント回路基板等に
用いる小型のものが開発されている。火花ギャップは２
つの対向電極を有し、所望の絶縁破壊電圧またはスパー
キング電圧を有する空気のような非導電性ガスで分離し
たもので構成される。過電圧が火花ギャップ間に印加さ
れると、非導電性ガスがイオン化して、電極間に比較的
低抵抗の通路を形成する。火花だャツ７″には有利な用
途があることも事実だが、固体装置ではないために、ま
た小型化してもまだかなυ大型であることが多いため、
固体回路装置への使用には余シ適さないのが普通である
。また火花ギャップの動作の所要時間が、非常に高速の
過渡を流から十分に保護するには遅過ぎる。
バリスタ、誘電コイルおよび火花ギャップは何れも同じ
欠点、即ちそれぞれに必要な構成方法で超小型を子装置
に組込むのが容易でないという欠点を有する。
欠点、即ちそれぞれに必要な構成方法で超小型を子装置
に組込むのが容易でないという欠点を有する。
幾つかの形式の集積回路、例えば０ＭＯ３等は、プリン
ト回路基板上のそれより大型の回路に挿入する前に特に
静電気を受は易いことで知られている。またＣＭＯ８回
路自体は、特に任意の電力の処理をできないのが普通で
あるため、チップのある部分をこのような保護機能専用
に使ってオンチップ保護手段を設けるのは困難である上
高価にもつ〈。従って、あらゆる形式の超小型電子回路
の中にその集積部品として容易に組込めかつその回路を
常時保護し得る超高速および／または大電力保護装置か
強く求められている。
ト回路基板上のそれより大型の回路に挿入する前に特に
静電気を受は易いことで知られている。またＣＭＯ８回
路自体は、特に任意の電力の処理をできないのが普通で
あるため、チップのある部分をこのような保護機能専用
に使ってオンチップ保護手段を設けるのは困難である上
高価にもつ〈。従って、あらゆる形式の超小型電子回路
の中にその集積部品として容易に組込めかつその回路を
常時保護し得る超高速および／または大電力保護装置か
強く求められている。
核時代の到来により、新たなそして非常に脅威的な過電
圧過渡電流源として核電磁パルスまたは１” ＥＭＰ
Ｊとして知られる現象が登場するようＫなった。Ｗは、
核爆発から生じるＴ線が、上層大気中の空気分子と衝突
することによって散乱されるコンプトン電子によって生
み出されるものである。
圧過渡電流源として核電磁パルスまたは１” ＥＭＰ
Ｊとして知られる現象が登場するようＫなった。Ｗは、
核爆発から生じるＴ線が、上層大気中の空気分子と衝突
することによって散乱されるコンプトン電子によって生
み出されるものである。
地球の大気圏の全上部近い高度で核装置を爆発させたと
すると、そこから発生する大量のＥＭＰは何方、何千マ
イル離れた導体内に大Ｘ流を誘電してそれらの導体に接
続されている、あるいけそれらの４体を含む電子機器を
破壊するだけの強度をもつことが坤論的ＫＩＥ明されて
いる。
すると、そこから発生する大量のＥＭＰは何方、何千マ
イル離れた導体内に大Ｘ流を誘電してそれらの導体に接
続されている、あるいけそれらの４体を含む電子機器を
破壊するだけの強度をもつことが坤論的ＫＩＥ明されて
いる。
ＥＭＰは特に防御の困難なものであるが、それは次の３
つの理由による。（１）立上少時間が極めて速い（２）
予想される強度（３）遍在的に存在する、即ち適商なフ
ァラデー遮蔽体で封入していない相当の長さを有する導
体は、全てアンテナとして作用し、ＥＭＰによる激しい
電気的過渡現象を受ける。推定によると、ＥＭＰはほぼ
１ナノセ力ンド以内で極めて高い過電圧を生二わずか鞄
１０ナノセカンドでピーク場に達した後、約１マイクロ
セカンドで次第に下降する。１メガトンの弾頭が上層大
気において爆発して生じるピーク場は、５０．ＯＯＯ＆
ルト／ｍの高さになる場合かめる。ＥＭＰの性質および
従来の過電圧保護装置が８伊に対する防御に不適当であ
ることに関する詳細は、＠Ｅｌｏｃｔｒｏ−ｍａｇｎｅ
ｔｌａ ｐｕｌｓｅｓ ： ｐｏｔｅｎｔｌａｌ ｃｒ
ｉｐｐｌ＠ｒ”。
つの理由による。（１）立上少時間が極めて速い（２）
予想される強度（３）遍在的に存在する、即ち適商なフ
ァラデー遮蔽体で封入していない相当の長さを有する導
体は、全てアンテナとして作用し、ＥＭＰによる激しい
電気的過渡現象を受ける。推定によると、ＥＭＰはほぼ
１ナノセ力ンド以内で極めて高い過電圧を生二わずか鞄
１０ナノセカンドでピーク場に達した後、約１マイクロ
セカンドで次第に下降する。１メガトンの弾頭が上層大
気において爆発して生じるピーク場は、５０．ＯＯＯ＆
ルト／ｍの高さになる場合かめる。ＥＭＰの性質および
従来の過電圧保護装置が８伊に対する防御に不適当であ
ることに関する詳細は、＠Ｅｌｏｃｔｒｏ−ｍａｇｎｅ
ｔｌａ ｐｕｌｓｅｓ ： ｐｏｔｅｎｔｌａｌ ｃｒ
ｉｐｐｌ＠ｒ”。
ＩＥＥＥ Ｓｐｅｃｔｒｕｍ、 ＰＰ、４１〜４６ （
１９８１年５月）にその記載がある。
１９８１年５月）にその記載がある。
はとんどの従来形固体過電圧保題装置は、動作速度が遅
すぎたりその電力処理能力に限界がめるため、非常に近
い所での落雷やＢ？による影響に対して十分な防御がで
きない。落雷やＩＭＦは、過渡現象を受ける集積回路の
正常な動作電圧を２桁から３桁上回る大きさの過電圧を
生じる場合があり、これが巨大な電流サージとなってほ
とんどあらゆる形式の固体半導体保護装置を破壊し得る
ためである。このようなパルスの含有エネルギーが大き
くなるに従って問題も重大になシ、極めて頑丈でアンペ
ア容量の高い過電圧保護装置を、望ましくは集積回路レ
ベルで組入れて超小凰電子回路に遅するどのような過渡
現象でも処理できるようＫせねばならなくなる。超小型
電子回路素子が小型化するに従って、よシ小さいエネル
ギーで小型装置が損傷を受けるため、問題もそれに伴が
って難かしくなる。新たな問題を未然に防ぐには、過電
圧保護装置を保護しようとする電子回路の一部として挿
入または内蔵させる場合には、回路内で過渡の挿入損失
を生じ＋、ｂ、相当量の容量を加えて切換え速度の低下
や帯域幅の減少を招いてはならない。
すぎたりその電力処理能力に限界がめるため、非常に近
い所での落雷やＢ？による影響に対して十分な防御がで
きない。落雷やＩＭＦは、過渡現象を受ける集積回路の
正常な動作電圧を２桁から３桁上回る大きさの過電圧を
生じる場合があり、これが巨大な電流サージとなってほ
とんどあらゆる形式の固体半導体保護装置を破壊し得る
ためである。このようなパルスの含有エネルギーが大き
くなるに従って問題も重大になシ、極めて頑丈でアンペ
ア容量の高い過電圧保護装置を、望ましくは集積回路レ
ベルで組入れて超小凰電子回路に遅するどのような過渡
現象でも処理できるようＫせねばならなくなる。超小型
電子回路素子が小型化するに従って、よシ小さいエネル
ギーで小型装置が損傷を受けるため、問題もそれに伴が
って難かしくなる。新たな問題を未然に防ぐには、過電
圧保護装置を保護しようとする電子回路の一部として挿
入または内蔵させる場合には、回路内で過渡の挿入損失
を生じ＋、ｂ、相当量の容量を加えて切換え速度の低下
や帯域幅の減少を招いてはならない。
長時間高電位を維持して非常に高速の過渡電流を抑制す
る用途に使用される過電圧保護装置の一形式として、１
９６０年代にＳ 、Ｒ，０ｖａｈｉｎ＊ｋｙが最初に発
明、発宍した形式のオ／ニック閾値切換え装置がある。
る用途に使用される過電圧保護装置の一形式として、１
９６０年代にＳ 、Ｒ，０ｖａｈｉｎ＊ｋｙが最初に発
明、発宍した形式のオ／ニック閾値切換え装置がある。
特にＳ 、Ｒ，Ｏマ５ｈｉｎ・に７の米国特許第３．１
７１，５９１号（１９６６）および第３．３４３，０４
３号（１９６７）が教示しているように、この形式の閾
値切換え装置は過渡的誘電ノクルス等のサージ抑制装置
として使用するのに適する。このよりなスイッチは、少
なくとも１９６８年から１５０ピコセカンド以下の切換
え速度を有することが知られていた。例えばＳ、Ｒ，０
ｖａｈｉｎ＊ｋｙ著、「無秩序構造における可逆的電気
切換え現象」、Ｐｈｙｓｌｅａｌ Ｒ＠ｖｉｅｗ Ｌ＠
ｔｔ＠ｒｓ、 ’Ｖｏ１．２１ 、Ｎ１２０、ｐ−１４
５０（Ｃ） （１９６８年１１月１１日）を参照された
い。
７１，５９１号（１９６６）および第３．３４３，０４
３号（１９６７）が教示しているように、この形式の閾
値切換え装置は過渡的誘電ノクルス等のサージ抑制装置
として使用するのに適する。このよりなスイッチは、少
なくとも１９６８年から１５０ピコセカンド以下の切換
え速度を有することが知られていた。例えばＳ、Ｒ，０
ｖａｈｉｎ＊ｋｙ著、「無秩序構造における可逆的電気
切換え現象」、Ｐｈｙｓｌｅａｌ Ｒ＠ｖｉｅｗ Ｌ＠
ｔｔ＠ｒｓ、 ’Ｖｏ１．２１ 、Ｎ１２０、ｐ−１４
５０（Ｃ） （１９６８年１１月１１日）を参照された
い。
Ｒ，Ｃａ１ｌａｒｏｔｔｉ ｅｔ ａｌ、 、著、「薄
膜カルコグニドガラス装置による伝送線の保護」、Ｔｈ
１ｎ ５ｏｌｉｄ Ｆｌｌｍｍ、Ｖｏｌ、９０．ｐｐ、
３７９〜３８４ （１９８２）では、カルコグニドガラ
ス薄膜から成るオゴニツク閾値スイッチが、伝送線をＥ
ＭＰから保護するのに好適であると示唆している。
膜カルコグニドガラス装置による伝送線の保護」、Ｔｈ
１ｎ ５ｏｌｉｄ Ｆｌｌｍｍ、Ｖｏｌ、９０．ｐｐ、
３７９〜３８４ （１９８２）では、カルコグニドガラ
ス薄膜から成るオゴニツク閾値スイッチが、伝送線をＥ
ＭＰから保護するのに好適であると示唆している。
この見解を裏付けるべく詳細な数学的分析もそこで行な
っている。
っている。
本発明の譲受人に譲渡されているＧ、Ｃｈａｒｏｆｆ他
の１９８４年１０月３０日付米国特許出願第６６６、５
８２号では、オケニツク閾値切換え材料を用いた過電圧
保護装置が幾つか提案されている。
の１９８４年１０月３０日付米国特許出願第６６６、５
８２号では、オケニツク閾値切換え材料を用いた過電圧
保護装置が幾つか提案されている。
これらの装置は、過渡電流をコネクタのクーシングに分
流する通路を構成するオ？ニック閾値スイッチを備える
各種コネクタと、上層配線層の上にオポニツク閾偉材料
の薄膜を積層して上層配線層を形成する全ての導体に保
護を与えるようにした集積回路およびプリント回路基板
とを含む。このような装置は、 ＥＭＰ、ＥＳＤその他
の高電圧過渡電流に対する防御に使用することを目的と
する。
流する通路を構成するオ？ニック閾値スイッチを備える
各種コネクタと、上層配線層の上にオポニツク閾偉材料
の薄膜を積層して上層配線層を形成する全ての導体に保
護を与えるようにした集積回路およびプリント回路基板
とを含む。このような装置は、 ＥＭＰ、ＥＳＤその他
の高電圧過渡電流に対する防御に使用することを目的と
する。
オ？ニック閾値切換え装置とは、ここで使用する目的で
は、閾値電圧と最小保持電流とを含む双安定特性を有す
る切換え装置と概略的に説明できる。よシ明確には、こ
の装置は半導体材料とその半導体材料と接する少なくと
も１対の電極とを含み、半導体材料が閾電圧値と高い電
気抵抗を有して該材料を通過する電流を実質的に遮断す
る遮断状態を構成し、ま九閾電圧値以上の電圧に応答し
て高い電気抵抗が両電極間の少なくとも一方の通路にお
いて非常に急速に低下して、前記高い電気抵抗の何桁分
も低い値となる。これによって、半導体材料に電流を導
通させる導通状態または通路が生まれる。この導通状態
または通路は、少なくとも最小保持電流が装置内部の通
路を流れ続けている限シ維持される。電流がこの最小電
流値以下まで降下すると、装置は直ちに高抵抗遮断状態
に戻る。閾値スイッチの閾電圧値近辺で測定すると、導
通状態にある時の閾値スイッチの半導体材料での電圧降
下は、高抵抗遮断状態にある時の半導体材料での電圧降
下のごく一部分に過ぎない。
は、閾値電圧と最小保持電流とを含む双安定特性を有す
る切換え装置と概略的に説明できる。よシ明確には、こ
の装置は半導体材料とその半導体材料と接する少なくと
も１対の電極とを含み、半導体材料が閾電圧値と高い電
気抵抗を有して該材料を通過する電流を実質的に遮断す
る遮断状態を構成し、ま九閾電圧値以上の電圧に応答し
て高い電気抵抗が両電極間の少なくとも一方の通路にお
いて非常に急速に低下して、前記高い電気抵抗の何桁分
も低い値となる。これによって、半導体材料に電流を導
通させる導通状態または通路が生まれる。この導通状態
または通路は、少なくとも最小保持電流が装置内部の通
路を流れ続けている限シ維持される。電流がこの最小電
流値以下まで降下すると、装置は直ちに高抵抗遮断状態
に戻る。閾値スイッチの閾電圧値近辺で測定すると、導
通状態にある時の閾値スイッチの半導体材料での電圧降
下は、高抵抗遮断状態にある時の半導体材料での電圧降
下のごく一部分に過ぎない。
各種化学元素を適洛な割合と方法で組合わせ、多くの異
なる組合わせをとると、上記のような閾値切換え作用を
もつ半導体材料を製造できることが証明された。最も普
通に用いられているのは、Ｔ＠ ｓ ？Ａ８３ ｂｓ
１１７Ｇ６７Ｐ １のようなカルコダニトガラスである
。このよりな材料およびそれを用いて構成し九閾値切換
え装置については、下に列記した米国特許の中に記載さ
れている。なおこれらの特許は全て本発明の譲受人に譲
渡されており、その内容も全て本明細書中に含まれるも
のとする。
なる組合わせをとると、上記のような閾値切換え作用を
もつ半導体材料を製造できることが証明された。最も普
通に用いられているのは、Ｔ＠ ｓ ？Ａ８３ ｂｓ
１１７Ｇ６７Ｐ １のようなカルコダニトガラスである
。このよりな材料およびそれを用いて構成し九閾値切換
え装置については、下に列記した米国特許の中に記載さ
れている。なおこれらの特許は全て本発明の譲受人に譲
渡されており、その内容も全て本明細書中に含まれるも
のとする。
３．２７１．５９１ ３，５７１．６７１３．３４３，
０３４ ３，５７１，６７２３．５７１．６６９ ３，
５８８．６３８３．５７１．６７０ ３，６１１，０６
３閾値スイツチｔｉ２つの端末装置として構成されるの
が普通であり、多くの構成方法がこれまでに示されてい
る。その１つとして、１対の電価の金属製指状部または
櫛形部を相互に差込んだ状態で配設する方法がある（Ｓ
、Ｒ，Ｏマａｈｉｎｍｋｙの米国特許第３，２７１，５
９１号第７図参照）。このような装置は対称的な電流・
電圧（Ｉ’−Ｖ）特性を呈するため、一般に交流用途に
利用されている。これらの装置はアンビポーラー装置、
即ち導電路内の電流が正孔と電子の両方から成る装置で
あり、ｔＩＬ流密度を非常に高くすることができる。適
当に駆動すれば、閾値スイッチの切換え速度をナノセカ
ンド域およびそれ以下まで高速にすることができ、優れ
たサージ抑制装置となる。一般に閾値スイッチは好適に
は非晶質半導体材料の薄膜で構成されるため、半導電性
ガラスとして説明することもできる。閾値スイッチには
こＡ以外にも、例えばＳ、Ｒ，０ｖｓｈｌｎｓｋｙの米
国特許第３，７１５，６３４号に記載されているものを
含めて多くの形式がある。
０３４ ３，５７１，６７２３．５７１．６６９ ３，
５８８．６３８３．５７１．６７０ ３，６１１，０６
３閾値スイツチｔｉ２つの端末装置として構成されるの
が普通であり、多くの構成方法がこれまでに示されてい
る。その１つとして、１対の電価の金属製指状部または
櫛形部を相互に差込んだ状態で配設する方法がある（Ｓ
、Ｒ，Ｏマａｈｉｎｍｋｙの米国特許第３，２７１，５
９１号第７図参照）。このような装置は対称的な電流・
電圧（Ｉ’−Ｖ）特性を呈するため、一般に交流用途に
利用されている。これらの装置はアンビポーラー装置、
即ち導電路内の電流が正孔と電子の両方から成る装置で
あり、ｔＩＬ流密度を非常に高くすることができる。適
当に駆動すれば、閾値スイッチの切換え速度をナノセカ
ンド域およびそれ以下まで高速にすることができ、優れ
たサージ抑制装置となる。一般に閾値スイッチは好適に
は非晶質半導体材料の薄膜で構成されるため、半導電性
ガラスとして説明することもできる。閾値スイッチには
こＡ以外にも、例えばＳ、Ｒ，０ｖｓｈｌｎｓｋｙの米
国特許第３，７１５，６３４号に記載されているものを
含めて多くの形式がある。
２つの端末閾値装置は一旦ＯＮにすると、装置を流れる
電流を所要時間だ亘シその最小保持電流以下に下ばてお
かない限ｆｉ ＯＦＦ’にできない。またその所要時間
は１マイクロセカンドをかなり下回るのが普通である。
電流を所要時間だ亘シその最小保持電流以下に下ばてお
かない限ｆｉ ＯＦＦ’にできない。またその所要時間
は１マイクロセカンドをかなり下回るのが普通である。
上に挙げた特許および特許出願は、色々な用途に使用さ
れるオＳ＝ツク閾値切換え装置の効果的構造および構成
を開示しているが、高電力、超高速用途にこのような装
置を使用するためにその構造を最適化する方法について
は何ら開示しない。
れるオＳ＝ツク閾値切換え装置の効果的構造および構成
を開示しているが、高電力、超高速用途にこのような装
置を使用するためにその構造を最適化する方法について
は何ら開示しない。
特に、閾値切換え材料において電流が局部的に集中する
と、それと接触している材料または電極を融解する程の
密度に達することが知られているが、このような電流の
局部集中を防止する方法についても前記の文献は何ら開
示しない。また集積閾値切換え装置の大きさを拡大して
、数百ミリアン被アを超える５アン４ア、１０アンペア
またはそれ以上と過渡電流を確実に処理できるようにす
る方法についても教示していない。
と、それと接触している材料または電極を融解する程の
密度に達することが知られているが、このような電流の
局部集中を防止する方法についても前記の文献は何ら開
示しない。また集積閾値切換え装置の大きさを拡大して
、数百ミリアン被アを超える５アン４ア、１０アンペア
またはそれ以上と過渡電流を確実に処理できるようにす
る方法についても教示していない。
発明の要旨
本発明の目的は下記の利点の少なくとも幾つかを有する
過電圧保護装置または機器を提供することである。（１
）比較的大きな電流を処理するように大型化できる。（
２）熱効率の高い設計であり、非常に大き々過電圧によ
って生まれる電流の分流による熱を放散できる。（３）
使用時の挿入損失が最小であシ、微小キヤ・ぐシタンス
を有する。（４）閾値切換え材料を通って流れる電流を
分流する′ｒｉＬ流路を多数有し、信頼性を高めるため
これらのＪｗＬ流路への余分の相互接続も含む。（５）
非常に高速の動作が可能である。（６）使用時のインダ
クタンスが最小であり、高速動作を助ける。
過電圧保護装置または機器を提供することである。（１
）比較的大きな電流を処理するように大型化できる。（
２）熱効率の高い設計であり、非常に大き々過電圧によ
って生まれる電流の分流による熱を放散できる。（３）
使用時の挿入損失が最小であシ、微小キヤ・ぐシタンス
を有する。（４）閾値切換え材料を通って流れる電流を
分流する′ｒｉＬ流路を多数有し、信頼性を高めるため
これらのＪｗＬ流路への余分の相互接続も含む。（５）
非常に高速の動作が可能である。（６）使用時のインダ
クタンスが最小であり、高速動作を助ける。
本発明のもう１つの重要な目的は、フィラメント電流を
１つまたはそれ以上の選定の導電チャネルの中に閉じ込
めることのできる過電圧装置の構造を提供し、かつ大き
い過渡電流の処理およびそれによって生じる熱の放散に
適する構成を得る手段として提供することである。
１つまたはそれ以上の選定の導電チャネルの中に閉じ込
めることのできる過電圧装置の構造を提供し、かつ大き
い過渡電流の処理およびそれによって生じる熱の放散に
適する構成を得る手段として提供することである。
上記の目的に照らして本発明が一つに提供するのは、間
隔′Ｊｋわけて配設さ些た複数の電極と該電極間に配設
されている閾値切換え材料とを含んで成り、前記閾値切
換え材料が（１）第１呼称レベルよシ低い動作電圧では
該材料を通過するｔｍを実質的に遮断する高電気抵抗を
有し、（２）前記呼称電圧レベルより高い過電圧におい
ては電流を導通させる低電気抵抗を有する固体過電圧保
護装置である。
隔′Ｊｋわけて配設さ些た複数の電極と該電極間に配設
されている閾値切換え材料とを含んで成り、前記閾値切
換え材料が（１）第１呼称レベルよシ低い動作電圧では
該材料を通過するｔｍを実質的に遮断する高電気抵抗を
有し、（２）前記呼称電圧レベルより高い過電圧におい
ては電流を導通させる低電気抵抗を有する固体過電圧保
護装置である。
この装置の改良点は、前記電極間の前記閾値切換え材料
に実質的に均等距離の細長い電流導電路を設ける手段を
含み、＃ｊｉ電流導電路が電流の流れの方向に対して横
方向の前記材料の細長い断面領域に限定されていること
から成る。この断面領域は、該材料の大きい方の寸法に
沿う有効長さを該材料の最大有効幅の少なくとも約１０
倍とする。このようにして、過電圧と関連して該閾値切
換え材料を通って流れ得る比較的大きい電流を前記細長
い領域全体く分配する。
に実質的に均等距離の細長い電流導電路を設ける手段を
含み、＃ｊｉ電流導電路が電流の流れの方向に対して横
方向の前記材料の細長い断面領域に限定されていること
から成る。この断面領域は、該材料の大きい方の寸法に
沿う有効長さを該材料の最大有効幅の少なくとも約１０
倍とする。このようにして、過電圧と関連して該閾値切
換え材料を通って流れ得る比較的大きい電流を前記細長
い領域全体く分配する。
本発明装置の電極は、各々が閾値切換え材料と隣接しか
つこれと１！気的に密接に接触する細長い表面部分を有
する。２つの対面電極（閾値切換え材料によって分離さ
れる）の細長い表面部分が相互に等間隔に配置されてお
り、それによって電極間に実質的に均等距離の細長い電
流導電路を形成している。
つこれと１！気的に密接に接触する細長い表面部分を有
する。２つの対面電極（閾値切換え材料によって分離さ
れる）の細長い表面部分が相互に等間隔に配置されてお
り、それによって電極間に実質的に均等距離の細長い電
流導電路を形成している。
本発明の装置ではまた、前記閾値切換え材料の下に熱伝
導性の高い基板も配設されている。基板は導電性金属を
絶縁層で被覆したもので形成してもよいし、絶縁性材料
で形成してもよい。
導性の高い基板も配設されている。基板は導電性金属を
絶縁層で被覆したもので形成してもよいし、絶縁性材料
で形成してもよい。
本発明の過電圧保護装置の閾値切換え材料を通る電流導
電路は垂直、水平、斜行の何れにしてもよい。電極の少
なくとも１つと閾値切換え材料をパターン化してメサ構
造を形成する。別の構成方法として、本発明の過電圧保
護装置にその中に前記閾値切換え材料の少なくとも一部
分を延設する開口部を備えた絶縁材料層を設け、前記電
極の１つを実質的に前記開口部内に配設し、別の前記電
極を前記開口部内の前記閾値切換え材料部分の上方に配
設し、かくして該装置内に電流導電路を形成した際Ｋ、
該導電路が前記電極部分間で前記開口部内に配設された
前記閾値切換え材料部分を通って通直に延びるようにな
し得る。
電路は垂直、水平、斜行の何れにしてもよい。電極の少
なくとも１つと閾値切換え材料をパターン化してメサ構
造を形成する。別の構成方法として、本発明の過電圧保
護装置にその中に前記閾値切換え材料の少なくとも一部
分を延設する開口部を備えた絶縁材料層を設け、前記電
極の１つを実質的に前記開口部内に配設し、別の前記電
極を前記開口部内の前記閾値切換え材料部分の上方に配
設し、かくして該装置内に電流導電路を形成した際Ｋ、
該導電路が前記電極部分間で前記開口部内に配設された
前記閾値切換え材料部分を通って通直に延びるようにな
し得る。
本発明の装置Ｆｉまた、′ｆｌＬ極の少なくとも１つを
薄膜導電材料層から形成し、該導電材料層を１？ターン
化して予定角度で相互に間隔をおけて配設される複数の
電気的相互接続を設けるようにしてもよい。このような
パターン化電極形成層は例えば共通の中心節部において
相互接続される少なくとも３つの脚部を含み、その各々
を中心節部から外へ向かって、他の２つの脚部と異なる
方向に延設する。／４’ターン化層が複数の共通節部を
含み、これらを前記脚部の少なくとも１つで相互接続す
ることもできる。
薄膜導電材料層から形成し、該導電材料層を１？ターン
化して予定角度で相互に間隔をおけて配設される複数の
電気的相互接続を設けるようにしてもよい。このような
パターン化電極形成層は例えば共通の中心節部において
相互接続される少なくとも３つの脚部を含み、その各々
を中心節部から外へ向かって、他の２つの脚部と異なる
方向に延設する。／４’ターン化層が複数の共通節部を
含み、これらを前記脚部の少なくとも１つで相互接続す
ることもできる。
本発明の各種装置においては、前記閾値切換え材料の少
なくとも一部分に該材料に印加される電圧が一定の閾′
ＩｆＬ電圧を超えた時に間抵抗から低抵抗に変化して、
閾値電圧よフ実質的に低いある最小維持電圧が該材料の
両端に保持されている限シ低抵抗状態を維持する特性を
持たせるのが望ましい。このようなオボニツク閾値切換
え材料の特性は、過電上保護装置内部の熱発生を最小化
すると共に過電圧を非常に低レベルに固定する働きをす
るため、これによって本発明の装置は高電力遷移電流の
処理に理想的なものとなる。
なくとも一部分に該材料に印加される電圧が一定の閾′
ＩｆＬ電圧を超えた時に間抵抗から低抵抗に変化して、
閾値電圧よフ実質的に低いある最小維持電圧が該材料の
両端に保持されている限シ低抵抗状態を維持する特性を
持たせるのが望ましい。このようなオボニツク閾値切換
え材料の特性は、過電上保護装置内部の熱発生を最小化
すると共に過電圧を非常に低レベルに固定する働きをす
るため、これによって本発明の装置は高電力遷移電流の
処理に理想的なものとなる。
添付図面を参照しながら以下の説明および特許請求の範
囲を読むことにより、本発明の上記以外の面、目的、特
徴および利点についても明らかとなろう。
囲を読むことにより、本発明の上記以外の面、目的、特
徴および利点についても明らかとなろう。
好適実施態様
＠１〜１２図は本発明による数種の電気装置の側断面図
でらシ、いずれの装置も高速過渡電流を抑制する過電圧
保護装置として構成し得る。これらの装置は高電力過電
圧保護装置として特に好適で６る場合が多く、それは熱
効率の高い設計で６るため、高い過渡的過電圧はもちろ
ん、中程度の持続的過電圧を処理する際に生じ得る熱を
制御し、かつ高速に放散することができるからでらる。
でらシ、いずれの装置も高速過渡電流を抑制する過電圧
保護装置として構成し得る。これらの装置は高電力過電
圧保護装置として特に好適で６る場合が多く、それは熱
効率の高い設計で６るため、高い過渡的過電圧はもちろ
ん、中程度の持続的過電圧を処理する際に生じ得る熱を
制御し、かつ高速に放散することができるからでらる。
第１３〜１６図は本発明電気装置に関する種々の可能性
６る平面図を幾つか示し、事実上その全てが熱伝導の高
い基板および／または電極に対して装置内で生成された
熱を効率的に分配し、そこにおいて無害て放熱すること
ができる。
６る平面図を幾つか示し、事実上その全てが熱伝導の高
い基板および／または電極に対して装置内で生成された
熱を効率的に分配し、そこにおいて無害て放熱すること
ができる。
第１〜１２図に示した本発明の好適実施態様は電流搬送
式固体半導体装置でらシ、複数の金属電極膚と、電極と
関連する複数の薄膜炭素材料層と、該薄膜炭素材別層と
電気的に警接に接触した半導体材料またはその層とを備
えている。各電極がそれぞれの薄膜炭素材料層と電気的
に密接に接触してお夛、１つの電極に流入した電流が、
その炭素材料層を通シ半導体材刺を通過して第２の炭素
材別層に入シ、そこから第２電極に入る。（好ましい方
法ではないが、本発明の装置は炭素膜無しでも構成する
ことができる。但しこの場合は半導体層と接触する電極
層がその半導体材料と完全に適合性であることを条件と
する。） 本発明と同時に本出願人の出願し次米国特許出１１ｍ９
３６，５５２号、「非晶質炭素電極を有する薄膜電気装
置およびその製造方法」が、第１〜８Ｂ図の主題に関す
る色々な特徴を開示し、広義的に特許請求していること
も特級に値する。
式固体半導体装置でらシ、複数の金属電極膚と、電極と
関連する複数の薄膜炭素材料層と、該薄膜炭素材別層と
電気的に警接に接触した半導体材料またはその層とを備
えている。各電極がそれぞれの薄膜炭素材料層と電気的
に密接に接触してお夛、１つの電極に流入した電流が、
その炭素材料層を通シ半導体材刺を通過して第２の炭素
材別層に入シ、そこから第２電極に入る。（好ましい方
法ではないが、本発明の装置は炭素膜無しでも構成する
ことができる。但しこの場合は半導体層と接触する電極
層がその半導体材料と完全に適合性であることを条件と
する。） 本発明と同時に本出願人の出願し次米国特許出１１ｍ９
３６，５５２号、「非晶質炭素電極を有する薄膜電気装
置およびその製造方法」が、第１〜８Ｂ図の主題に関す
る色々な特徴を開示し、広義的に特許請求していること
も特級に値する。
第１〜８Ｂ図には本発明による幾つかの電気装置が示さ
れており、その全部が複数の電極と、電極と関連する複
数の炭素材料薄膜と、炭素材料薄膜と電気的に密接に接
触する半導体材料またはその層とを有する電流搬送式固
体半導体装置でらる。
れており、その全部が複数の電極と、電極と関連する複
数の炭素材料薄膜と、炭素材料薄膜と電気的に密接に接
触する半導体材料またはその層とを有する電流搬送式固
体半導体装置でらる。
各電極がそれぞれの炭素材料薄膜と電気的に密接に接触
しているため、１つの電極罠流入した電流は、それに関
連する炭素材料層を通って半導体材料を通過し、第２の
炭素材料層に入った後にそこから第２電極に入る。
しているため、１つの電極罠流入した電流は、それに関
連する炭素材料層を通って半導体材料を通過し、第２の
炭素材料層に入った後にそこから第２電極に入る。
まず第１図を参照すると、本発明の電気装置３０が示さ
れている。装＃３０は好適には閾値切換え装置であシ、
炭素材料から成る１対の導電膜を半導体または活性材料
から成る中央１と上下の金ｙ４を極との間に配設して障
壁層としている。名炭素材料膜は、それに隣接する電極
の一部分とみなすことができる。装置３０は基板３２上
に形成する。基ｇ３２は装置の用途に応じて導電性でも
絶縁性でもよい、導電性基板の材料として適当なものに
ステンレス鋼、銅およびアルミニウムが６カ、絶縁性基
板に適当な材料としてガラス、結晶シリコンおよび結晶
サファイヤのラニーハラ挙げることかできる、基８２３
２上に電極材料領域または／８３４、炭素材料膜３６、
半導体または活性材料またはその層３８．上部炭素材料
領域または膜４０、上部金属電極４２が順次堆積される
。
れている。装＃３０は好適には閾値切換え装置であシ、
炭素材料から成る１対の導電膜を半導体または活性材料
から成る中央１と上下の金ｙ４を極との間に配設して障
壁層としている。名炭素材料膜は、それに隣接する電極
の一部分とみなすことができる。装置３０は基板３２上
に形成する。基ｇ３２は装置の用途に応じて導電性でも
絶縁性でもよい、導電性基板の材料として適当なものに
ステンレス鋼、銅およびアルミニウムが６カ、絶縁性基
板に適当な材料としてガラス、結晶シリコンおよび結晶
サファイヤのラニーハラ挙げることかできる、基８２３
２上に電極材料領域または／８３４、炭素材料膜３６、
半導体または活性材料またはその層３８．上部炭素材料
領域または膜４０、上部金属電極４２が順次堆積される
。
電極３４．４２はモリブデンで形成するのが好適でろる
が、その他の任意高導電性材料、好適には高融点で層３
８の半導体材料に関して不活性のタンタル、ニオブ、タ
ングステン、モリブデン、タンタル・タングステン合金
等の材料で形成することができる。膜３６．４０は導電
性の非単結晶で、相安定性で、非功換えの炭素材料でろ
る。薄膜３６は界面４４において電極３４と、かつ界面
４６において半導体材側層３８と電気的に密接に接触す
る。炭素材料薄膜４０は界面４８において半導体層３８
と、膜４０と電極４２間の界面５０において上部電極４
２と電気的に密接に接触する。
が、その他の任意高導電性材料、好適には高融点で層３
８の半導体材料に関して不活性のタンタル、ニオブ、タ
ングステン、モリブデン、タンタル・タングステン合金
等の材料で形成することができる。膜３６．４０は導電
性の非単結晶で、相安定性で、非功換えの炭素材料でろ
る。薄膜３６は界面４４において電極３４と、かつ界面
４６において半導体材側層３８と電気的に密接に接触す
る。炭素材料薄膜４０は界面４８において半導体層３８
と、膜４０と電極４２間の界面５０において上部電極４
２と電気的に密接に接触する。
電極層３４．４２はスパッタリング、蒸発法、気相成長
法等の適当な従来技術を用いて堆積することができる。
法等の適当な従来技術を用いて堆積することができる。
好適には、電極層を堆積する表面の温度を十分に低く維
持して非晶質膜として形成し、原子が堆積面と接触する
と同時に凝縮してほぼ無秩序状態または非晶質状態とな
るようにする。
持して非晶質膜として形成し、原子が堆積面と接触する
と同時に凝縮してほぼ無秩序状態または非晶質状態とな
るようにする。
炭素材側［３６，４０は、直流マグネトロンスパッタリ
ングを用いて堆積するのが望ましい、典型的な処理パラ
メータを挙げると、基板温度約１００℃、圧力０．５７
臂スカル、堆積速度２００〜３００Ｘ／分、ソースとタ
ーゲット間距離的６（ｍでらる０以上の条件下で獲得さ
れる炭素材料膜は、均等に非晶質（１−炭素）となる、
好適には純粋炭素ソースを用いて、結果的に得られる膜
が実質的に純粋な炭素となるようＫする。ここで使用す
る純粋炭素ソースとは、少なくとも９９．９％の炭素、
望ましくは９９．９９−以上の純粋炭素から成る素材源
を意味する。このような条件下で非晶質炭素がスパッタ
され九場合、形成される炭素膜の抵抗率は約０．２５０
−口と低くなる。
ングを用いて堆積するのが望ましい、典型的な処理パラ
メータを挙げると、基板温度約１００℃、圧力０．５７
臂スカル、堆積速度２００〜３００Ｘ／分、ソースとタ
ーゲット間距離的６（ｍでらる０以上の条件下で獲得さ
れる炭素材料膜は、均等に非晶質（１−炭素）となる、
好適には純粋炭素ソースを用いて、結果的に得られる膜
が実質的に純粋な炭素となるようＫする。ここで使用す
る純粋炭素ソースとは、少なくとも９９．９％の炭素、
望ましくは９９．９９−以上の純粋炭素から成る素材源
を意味する。このような条件下で非晶質炭素がスパッタ
され九場合、形成される炭素膜の抵抗率は約０．２５０
−口と低くなる。
このような実質的に非晶“質の炭素から成る導電性薄膜
をスパッタする方法、およびこのような膜の電気的と構
造的４性に関しては、Ｎｏ ５ａｖｖｉｄ・−著、「ダ
イヤモンド状非晶質炭素膜における４重から３重遷移二
元学的、電気的特性の研究」。
をスパッタする方法、およびこのような膜の電気的と構
造的４性に関しては、Ｎｏ ５ａｖｖｉｄ・−著、「ダ
イヤモンド状非晶質炭素膜における４重から３重遷移二
元学的、電気的特性の研究」。
Ｊｏｕｒｎａｌ ｏｆ ＡｐｐＨｓｄ Ｐｈｙｓｉ
ｃｍ 、 Ｖｏｌ 、 ５８ ｅ扁１．ｐｐ、５１８−
５２１（１９８５年７月）に詳細な記載が１）、その内
容は本明細書中に含まれる。
ｃｍ 、 Ｖｏｌ 、 ５８ ｅ扁１．ｐｐ、５１８−
５２１（１９８５年７月）に詳細な記載が１）、その内
容は本明細書中に含まれる。
層３８の閾値切換え材料またはその他の活性材料は、当
業者に周知の適当な従来技術を用いて堆積することがで
きる。第１図の装置の層３８（およびその他の図に示し
た装置の活性層）として好適な閾値切換え材料は、硫黄
、セレニウム、テルル等のカルコグニド元素を１種また
はそれ以上含む非晶質半導体材料膜である。（但し、過
電圧防御用、電圧フランジ用、または他の電子関係用途
に有効な切換え挙動を示す任意の種類の半導体材料が本
発明装置に使用できる。
業者に周知の適当な従来技術を用いて堆積することがで
きる。第１図の装置の層３８（およびその他の図に示し
た装置の活性層）として好適な閾値切換え材料は、硫黄
、セレニウム、テルル等のカルコグニド元素を１種また
はそれ以上含む非晶質半導体材料膜である。（但し、過
電圧防御用、電圧フランジ用、または他の電子関係用途
に有効な切換え挙動を示す任意の種類の半導体材料が本
発明装置に使用できる。
装置３０を薄膜閾値切換え装置として使用する場合の、
装置３０の層３４〜４２に好適な組成を下表Ｉに示す。
装置３０の層３４〜４２に好適な組成を下表Ｉに示す。
表Ｉは第１図およびその他の図の閾値切換え装置に関す
る、材料の好適例と厚さの範囲を列記し九ものでｂる。
る、材料の好適例と厚さの範囲を列記し九ものでｂる。
標本として構成、試験を行なった装置の典型的厚さも示
している。厚さの単位はオングストロームである。
している。厚さの単位はオングストロームである。
装置３０を創造する際に、基板３２を部分真空下に連続
的に保持しながら層３４〜４２ｔ−逐次堆積するのが非
常に好適である。これＫよって各層間に極めて清浄な界
面を形成できるようになり、９気、水蒸気、塵埃といっ
た異物が相当程度に界面を汚染する可能性を大幅に減少
することができる。これＫよって界面４４〜５０の優れ
た物理的結合♂餉保できるだけでなく、各層間に高品質
の電気的界面を形成することも可能にする。このように
清浄々界面は、装置の電子的反復性および長時間安定度
に悪影響を及ぼす局部加熱効果および望ましくない半導
体材料の局部納品化における核形成部位を大幅に低減す
るのを助けると考えられる。
的に保持しながら層３４〜４２ｔ−逐次堆積するのが非
常に好適である。これＫよって各層間に極めて清浄な界
面を形成できるようになり、９気、水蒸気、塵埃といっ
た異物が相当程度に界面を汚染する可能性を大幅に減少
することができる。これＫよって界面４４〜５０の優れ
た物理的結合♂餉保できるだけでなく、各層間に高品質
の電気的界面を形成することも可能にする。このように
清浄々界面は、装置の電子的反復性および長時間安定度
に悪影響を及ぼす局部加熱効果および望ましくない半導
体材料の局部納品化における核形成部位を大幅に低減す
るのを助けると考えられる。
表ＩＫ示したように、装置３００層３４〜４２は薄膜と
するのが好適である。ここで使用する「薄膜」という用
語は、一般に５ミクロン未満の厚さを有する膜を指す。
するのが好適である。ここで使用する「薄膜」という用
語は、一般に５ミクロン未満の厚さを有する膜を指す。
但し、当業者には理解されるように用途によっては本発
明の実施態様に関して示した膜厚を大きくして、層の中
の少なくとも幾つか、例えば半導体層３８またＦｉ電極
層３４．４２を５ミクロン以上の厚さにし得る。
明の実施態様に関して示した膜厚を大きくして、層の中
の少なくとも幾つか、例えば半導体層３８またＦｉ電極
層３４．４２を５ミクロン以上の厚さにし得る。
半導体ａ＜層３８）の厚さは所要の特定閾電圧（Ｖ□）
と関係し、当技術分野で周知の方法で調整することがで
きる。平均的ＫＦｉ、表■に挙げた閾値形半導体材料の
閾電圧が、導電路Ｉ Ｓクロン当り約１５？ルトになる
。従って第４図に示したような垂直形閾値装蓋において
８〜９がルト程度の閾電圧を達成するためには、層３８
の庫さをほぼ５，２００〜６，０００叉にする。
と関係し、当技術分野で周知の方法で調整することがで
きる。平均的ＫＦｉ、表■に挙げた閾値形半導体材料の
閾電圧が、導電路Ｉ Ｓクロン当り約１５？ルトになる
。従って第４図に示したような垂直形閾値装蓋において
８〜９がルト程度の閾電圧を達成するためには、層３８
の庫さをほぼ５，２００〜６，０００叉にする。
第１図の構造を含め本発明の構造で使用する各種薄膜の
厚さは、関係技術分野で周知の幾つかの技術のうち任意
のものを使って容易に制御し得る。
厚さは、関係技術分野で周知の幾つかの技術のうち任意
のものを使って容易に制御し得る。
当業者であれば、半導体層３８の厚さを加減するだけで
装置３０の閾電圧を高く本低くもできることは容易に理
解されよう。
装置３０の閾電圧を高く本低くもできることは容易に理
解されよう。
電気装置３０の動作時は、第１電極から出た電流が第１
炭素層の少なくとも一部分を通過し、半導体材料の少な
くともフィラメント路またはフィラメント部分を通った
後第２炭素膜から第２電極に至る。電流は抵抗の最も小
さい経路をとり、それは抵抗率の均等な材料を通る最短
ルートまたはより直接的なルートであるはずであるため
、第１図の炭素薄膜３６．４０および半導体層３８の導
電路は実質的に垂直になるはずである。
炭素層の少なくとも一部分を通過し、半導体材料の少な
くともフィラメント路またはフィラメント部分を通った
後第２炭素膜から第２電極に至る。電流は抵抗の最も小
さい経路をとり、それは抵抗率の均等な材料を通る最短
ルートまたはより直接的なルートであるはずであるため
、第１図の炭素薄膜３６．４０および半導体層３８の導
電路は実質的に垂直になるはずである。
第１図に示し九基本的な装置構造が多くの用途で有効で
あることは明らかであるが、用途によっては第１図の多
層構造のうち幾つかの層あるいは全部の層を、第２図と
第３図に例示したよりなメサ構造にする方が望ましい場
合がある。
あることは明らかであるが、用途によっては第１図の多
層構造のうち幾つかの層あるいは全部の層を、第２図と
第３図に例示したよりなメサ構造にする方が望ましい場
合がある。
第２図は共通基板３２上に２つのメサ構造６２．６４を
設けた薄膜構造６０を示す。メサ構造６２．６４はそれ
ぞれ上部電極に接続される配線６６．６８を備えてＡる
。これら２つのメサ構造６２、６４が電極を共有する２
つ別個の閾値切換装置を構成する。全体としての構造６
０は、従来のリングラフイー技術やエツチング技術を適
宜に用いて第１図の多層構造３０を適当にツタターン化
して構成することができる。構造６０は共通電極３４と
炭素材料から成る共通膜３６を含む。特定的には、層３
８．４０を第２図に示すように、別個の粗層３８１ ＋
４０．＋ ４２１と３８２．４０２．４２□に分ける
ようにパターン化してメサ構造６２．６４を形成する。
設けた薄膜構造６０を示す。メサ構造６２．６４はそれ
ぞれ上部電極に接続される配線６６．６８を備えてＡる
。これら２つのメサ構造６２、６４が電極を共有する２
つ別個の閾値切換装置を構成する。全体としての構造６
０は、従来のリングラフイー技術やエツチング技術を適
宜に用いて第１図の多層構造３０を適当にツタターン化
して構成することができる。構造６０は共通電極３４と
炭素材料から成る共通膜３６を含む。特定的には、層３
８．４０を第２図に示すように、別個の粗層３８１ ＋
４０．＋ ４２１と３８２．４０２．４２□に分ける
ようにパターン化してメサ構造６２．６４を形成する。
層３８〜４２のパターン化後、絶縁層７０を全構造上に
堆積する。絶縁層７０は酸化シリコン素（Ｓ１ｘＯア）
、窒化シリコン（ＳｌｘＮｙ）、好適にはシリコンオキ
シニトリド（ＳｉＯｘＮア）のような薄膜絶縁材料を堆
積して形成できる。層７０の膜厚は層３８〜４２の結合
膜厚にも一部関連して約０．３〜２．５ミクロンの範囲
内とするが、表Ｉに示した層３８〜４２の典型的膜厚に
関しては約０．６ミクロンが好適である。層７０の堆積
後、従来のホトリソグラフィー技術やエツチング技術を
用いてメサ構造６２．６４の上に開口部または引出し部
７２．７４をそれぞれ形成する。その後構造６０の全面
に上部金属化層を形成した後、パターン化してメサ構造
６２．６４へつながる個々の導電線６６．６８を設け、
メサ構造を別個の電気装置としてアクセスできるように
する。配＋［６６，６８の他、層３４を同一基板上に接
続されている他の薄膜装置や端子ノクツド（不図示）に
接続することにより、閾値切換え装置６２．６４への接
続を容易に行なうことができる。構造６０の各種薄膜層
のエツチングは、関連技術分野で周昶の適当なエツチン
グ剤を用いて、湿式または乾式のいずれで行なってもよ
−。
堆積する。絶縁層７０は酸化シリコン素（Ｓ１ｘＯア）
、窒化シリコン（ＳｌｘＮｙ）、好適にはシリコンオキ
シニトリド（ＳｉＯｘＮア）のような薄膜絶縁材料を堆
積して形成できる。層７０の膜厚は層３８〜４２の結合
膜厚にも一部関連して約０．３〜２．５ミクロンの範囲
内とするが、表Ｉに示した層３８〜４２の典型的膜厚に
関しては約０．６ミクロンが好適である。層７０の堆積
後、従来のホトリソグラフィー技術やエツチング技術を
用いてメサ構造６２．６４の上に開口部または引出し部
７２．７４をそれぞれ形成する。その後構造６０の全面
に上部金属化層を形成した後、パターン化してメサ構造
６２．６４へつながる個々の導電線６６．６８を設け、
メサ構造を別個の電気装置としてアクセスできるように
する。配＋［６６，６８の他、層３４を同一基板上に接
続されている他の薄膜装置や端子ノクツド（不図示）に
接続することにより、閾値切換え装置６２．６４への接
続を容易に行なうことができる。構造６０の各種薄膜層
のエツチングは、関連技術分野で周昶の適当なエツチン
グ剤を用いて、湿式または乾式のいずれで行なってもよ
−。
第３図Ｆ′ｉ２つのメサ構造８２．８４を含む薄膜構造
８０を示しており、メサ構造８２．８４の層は第２図の
メサ構造よりさらに／４′ターン化されている。詳細に
は、層３４が部分的にエツチング除去されて、それぞれ
メサ構造８２．８４の導電１４ッド３４． 、 ３４
□を形成して層る。これらのパッドが下部電極の動きを
する。同様に薄膜炭素層３６も図示のように３６．と３
６２の部分を残してエツチング除去されて込る。その他
の処理工程は第２図に関連して説明したのと同様に行な
って、それぞれ層３８，４０．４２から成る別個部分を
形成する。メサ構造８２の下部電極３４．が左へ延設さ
れて、部分８６に接点が設けられる。下部電極３４２も
同様罠スペースの許す任意の方向に延設して、電気的接
点を形成できる。このようにメサ構造８２．８４におい
ては両電極層、両炭素膜層および半導体層がパターン化
されて、完全に分離された閾値切換え装置を形成してい
る。必要であれば、配線６６．６８としてパターン化し
て図示されている上部金属化層を接続部分９０によって
相互接続することもできる。接続部分９０は配線６６゜
６８と同時にパターン形成することができる。このよう
に必要に応じて２つの装置６６．６８を並列に接続して
電流搬送容量を大きくしたり、その他の回路目的を達成
することが可能である。
８０を示しており、メサ構造８２．８４の層は第２図の
メサ構造よりさらに／４′ターン化されている。詳細に
は、層３４が部分的にエツチング除去されて、それぞれ
メサ構造８２．８４の導電１４ッド３４． 、 ３４
□を形成して層る。これらのパッドが下部電極の動きを
する。同様に薄膜炭素層３６も図示のように３６．と３
６２の部分を残してエツチング除去されて込る。その他
の処理工程は第２図に関連して説明したのと同様に行な
って、それぞれ層３８，４０．４２から成る別個部分を
形成する。メサ構造８２の下部電極３４．が左へ延設さ
れて、部分８６に接点が設けられる。下部電極３４２も
同様罠スペースの許す任意の方向に延設して、電気的接
点を形成できる。このようにメサ構造８２．８４におい
ては両電極層、両炭素膜層および半導体層がパターン化
されて、完全に分離された閾値切換え装置を形成してい
る。必要であれば、配線６６．６８としてパターン化し
て図示されている上部金属化層を接続部分９０によって
相互接続することもできる。接続部分９０は配線６６゜
６８と同時にパターン形成することができる。このよう
に必要に応じて２つの装置６６．６８を並列に接続して
電流搬送容量を大きくしたり、その他の回路目的を達成
することが可能である。
第４Ａ図の薄膜構造１００は、本発明によるさらに別の
垂直形実施態様である。構造１００は前出の層３４〜４
２の他にさらに２つの層、即ち開口部または貫通孔１０
４を有する絶縁層１０２と、該絶縁層１０２の上に堆積
される非常に薄い炭素膜層１０６とを備えることを特徴
とする。層１０２および１０６は図示のように薄膜炭素
層３６と半導体層３８との間に挾まれている。開口部１
０４の水平長１０８は任意の長さ、例えば１０ミクロン
、５ミクロンまたはそれ以下にできる。絶縁層１０２の
膜厚は１．０００〜１０，０００Ｘの間かあるいけそれ
以上でもよいが、２，４００〜６，０００Ｘが好適であ
る。必要であれば導電性の高い上部金属化層１１０を設
けて電極４２のアンペア容量を犬きくしたり、放熱効果
を高めることもできる。
垂直形実施態様である。構造１００は前出の層３４〜４
２の他にさらに２つの層、即ち開口部または貫通孔１０
４を有する絶縁層１０２と、該絶縁層１０２の上に堆積
される非常に薄い炭素膜層１０６とを備えることを特徴
とする。層１０２および１０６は図示のように薄膜炭素
層３６と半導体層３８との間に挾まれている。開口部１
０４の水平長１０８は任意の長さ、例えば１０ミクロン
、５ミクロンまたはそれ以下にできる。絶縁層１０２の
膜厚は１．０００〜１０，０００Ｘの間かあるいけそれ
以上でもよいが、２，４００〜６，０００Ｘが好適であ
る。必要であれば導電性の高い上部金属化層１１０を設
けて電極４２のアンペア容量を犬きくしたり、放熱効果
を高めることもできる。
この時上部金属化層１１０は、アルミニウムにより膜厚
０．５ミクロンから２．０ミクロン程度に形成し、上部
電極４２と電気的に密接に接触させるのが好適である。
０．５ミクロンから２．０ミクロン程度に形成し、上部
電極４２と電気的に密接に接触させるのが好適である。
第４Ｂ図の装置と同様に、第４Ａ図の構造１００も必要
に応じて、開口部１０４の左上縁部１１２と右上縁部１
１４の外側で各種層を短距離（２〜１０ミクロン程度）
エツチングするだけでメサ構造をツクターン形成するこ
とができる。
に応じて、開口部１０４の左上縁部１１２と右上縁部１
１４の外側で各種層を短距離（２〜１０ミクロン程度）
エツチングするだけでメサ構造をツクターン形成するこ
とができる。
第４Ｂ図に示し九メサ構造１１８も第４Ａ図の基本的構
造１００と同じ構造を用いて形成されるが、異なる点と
して層４２の堆積を行なう前に図示のように層１０６．
３８および４０をパターン化する。層４２を堆積すると
、層４２はノリーン化した層１０６，３８．４０によっ
て形成されるメサ構造の上に積層されてさらにそれを超
えて延び、Φヤツデ層または不活性化層を構成して層１
０６．３８．４０が悪い環境条件に晒されることのない
よう気密封止する動きをする。その後好適にはアルミニ
ウムから成る上部金属化層１１０を堆積し、必要に応じ
て導体として適当な形状にノ母ターン化できる。
造１００と同じ構造を用いて形成されるが、異なる点と
して層４２の堆積を行なう前に図示のように層１０６．
３８および４０をパターン化する。層４２を堆積すると
、層４２はノリーン化した層１０６，３８．４０によっ
て形成されるメサ構造の上に積層されてさらにそれを超
えて延び、Φヤツデ層または不活性化層を構成して層１
０６．３８．４０が悪い環境条件に晒されることのない
よう気密封止する動きをする。その後好適にはアルミニ
ウムから成る上部金属化層１１０を堆積し、必要に応じ
て導体として適当な形状にノ母ターン化できる。
構造１００および１１８を製造するに１−１′、まず層
３４，３６，１０２を好適には連続的部分真空下で順次
堆積する。その後で絶縁層１０２の上にホトレジスト層
を堆積して露光、現像を行ない、層１０２に開口部１０
４を形成する際に適当なマスクを形成する。次に適当な
溶剤またはドライエツチング剤を用い、／１１１０２を
エツチングして開口部１０４を形成する。その後ホトレ
ゾストマスクを除去する。半導体材料と下部電極３４と
の間に結合性の高い界面を確保すべく、部分真空を設定
し、次に基板３２を連続的に部分真空下に置いたままで
層１０６．３８．４０．４２を順次堆積する。層１０６
，３８．４０の堆積時には、適当な大きさの開口部を有
する金属マスクをその開口部の中心が開口部１０４の上
に来るように位置決めし、この金属マスクを通して堆積
を行々うのが望ましい。必要であれば層４２も、やや大
き５開口部を有する別の金属マスクをその中心が開口部
１０４の上方に来るように位置決めし、これを介して堆
積することができる。層１０６，３８゜４０の堆積をマ
スクを介して行なうことにより、表面状態を悪くするな
ど活性層３８を汚染する恐れのあるエツチング剤やホト
レゾスト材料に活性層３８を晒す必要がなくなる。
３４，３６，１０２を好適には連続的部分真空下で順次
堆積する。その後で絶縁層１０２の上にホトレジスト層
を堆積して露光、現像を行ない、層１０２に開口部１０
４を形成する際に適当なマスクを形成する。次に適当な
溶剤またはドライエツチング剤を用い、／１１１０２を
エツチングして開口部１０４を形成する。その後ホトレ
ゾストマスクを除去する。半導体材料と下部電極３４と
の間に結合性の高い界面を確保すべく、部分真空を設定
し、次に基板３２を連続的に部分真空下に置いたままで
層１０６．３８．４０．４２を順次堆積する。層１０６
，３８．４０の堆積時には、適当な大きさの開口部を有
する金属マスクをその開口部の中心が開口部１０４の上
に来るように位置決めし、この金属マスクを通して堆積
を行々うのが望ましい。必要であれば層４２も、やや大
き５開口部を有する別の金属マスクをその中心が開口部
１０４の上方に来るように位置決めし、これを介して堆
積することができる。層１０６，３８゜４０の堆積をマ
スクを介して行なうことにより、表面状態を悪くするな
ど活性層３８を汚染する恐れのあるエツチング剤やホト
レゾスト材料に活性層３８を晒す必要がなくなる。
層１０６の膜厚は３０〜３００Ｘの範囲とするが、６０
〜２００Ｘが望ましく、６０〜１００Ｘが最も望ましい
。半導体層または活性層３８を堆積する前に層１０６を
堆積することによって、少なくとも２つの利点が生まれ
る。まず層１０６を層３６と同じ材料で形成した場合は
、またそれが非常に望ましいが、眉間の界面における電
子効果または干渉がほとんど無く、また２つの層間の機
械的結合が非常に良くなると共に抵抗のごく小さい電気
的接続関係が生ずる。第二には、その後活性／１３８を
層１０６の上部表面上に堆積できることで、これは層１
０６．３８および４０の堆積中に部分真空′ｔ−維持す
ることによってまだ新鮮で非汚染の状態に層１０６（堆
積直後であるため）があるためである。この方法により
、活性層３８と障壁層１０６．４０との間の界面が外気
に晒されて汚染したり欠陥を生じるのを実質的に防止で
きる。
〜２００Ｘが望ましく、６０〜１００Ｘが最も望ましい
。半導体層または活性層３８を堆積する前に層１０６を
堆積することによって、少なくとも２つの利点が生まれ
る。まず層１０６を層３６と同じ材料で形成した場合は
、またそれが非常に望ましいが、眉間の界面における電
子効果または干渉がほとんど無く、また２つの層間の機
械的結合が非常に良くなると共に抵抗のごく小さい電気
的接続関係が生ずる。第二には、その後活性／１３８を
層１０６の上部表面上に堆積できることで、これは層１
０６．３８および４０の堆積中に部分真空′ｔ−維持す
ることによってまだ新鮮で非汚染の状態に層１０６（堆
積直後であるため）があるためである。この方法により
、活性層３８と障壁層１０６．４０との間の界面が外気
に晒されて汚染したり欠陥を生じるのを実質的に防止で
きる。
第４Ｂ図の装置におｈては、絶縁層１０２が第４Ａ図の
対応層１０２より相当厚くなっている。
対応層１０２より相当厚くなっている。
例えば層１０６．３８および４０の膜厚の総和を６．６
００Ｘとすると、第４Ａ図の絶縁層１０２の膜厚−は６
，５００！、望ましくはそれよりやや厚い程度、例えば
ｓ、ｏｏｏ〜１２，０００Ｘに形成することができる。
００Ｘとすると、第４Ａ図の絶縁層１０２の膜厚−は６
，５００！、望ましくはそれよりやや厚い程度、例えば
ｓ、ｏｏｏ〜１２，０００Ｘに形成することができる。
また第４Ｂ図の開口部１０４を構成する絶縁層１０２′
の側壁または側面は、第４Ａ図の開口部１０４を構成す
る側壁よりさらに垂直に近くする。このような急傾斜ま
たは実質的に垂直の側壁は、関係技術分野で周知の反応
性イオンエツチングのような異方性ドライエツチング法
により形成できる。絶縁ｊ−を厚くし、側壁を急峻にし
たことによって、層１０６、．３８および４０の中心部
分は絶縁層１０２の上にある層１０６．３８および４０
の外側部分より実質的に下方にある開口部１０４の中に
位置し、ために活性層３８の電流を通すことのできる有
効断面積を開口部の断面積に物理的に限定できるように
なる。これによって構造を流れるリーク電流を制御し、
電気装置のオフ抵抗の予測性を高め得る。また活性層３
８の中心部分を、前記開口部内に有効に気密封止するこ
とも可能になる。
の側壁または側面は、第４Ａ図の開口部１０４を構成す
る側壁よりさらに垂直に近くする。このような急傾斜ま
たは実質的に垂直の側壁は、関係技術分野で周知の反応
性イオンエツチングのような異方性ドライエツチング法
により形成できる。絶縁ｊ−を厚くし、側壁を急峻にし
たことによって、層１０６、．３８および４０の中心部
分は絶縁層１０２の上にある層１０６．３８および４０
の外側部分より実質的に下方にある開口部１０４の中に
位置し、ために活性層３８の電流を通すことのできる有
効断面積を開口部の断面積に物理的に限定できるように
なる。これによって構造を流れるリーク電流を制御し、
電気装置のオフ抵抗の予測性を高め得る。また活性層３
８の中心部分を、前記開口部内に有効に気密封止するこ
とも可能になる。
第４Ｃ図に示した電気装ｆ１２４も第４Ｂ図の構造１１
８と同じ方法で構成されるが、異なる点は開口部１０４
′を形成する絶縁層１０２の１つまたはそれ以上の表面
部分から構成される表面が、傾斜面部分１２６．１２７
として示される事実上の傾斜側壁を有する点である。傾
斜側壁の形成は、例えば適当な従来の湿式エツチング剤
を用すて絶縁層１０２の中心部分を等方性エツチングで
除去して冥施することかでき、その結果、当業者に周知
のようにアーチ状のエツチング面を得る。別の方法とし
てエツチングする層に対して垂直方向に粒子を衝隼させ
るドライエツチング法や、反応性ガス種による全方向で
の化学エツチングを用いて第４Ｃ図に示す表面部分１２
６，１２７のような傾斜面を形成することもできる。例
えば反応性イオンエツチングを用いる時は、陰極基板間
のバイアス電圧、圧力およびガス流速を調整して垂直対
水平二′ツチング比を制御することで所望の傾斜度を得
て、開口１０４′の傾斜側壁を形成できる。層３８の水
平面から測定した平均傾斜角は堆積する材料によっても
異なるが、約３０度から約７０度の間、望ましくは約３
５度から約５５度、例えば４５度である。
８と同じ方法で構成されるが、異なる点は開口部１０４
′を形成する絶縁層１０２の１つまたはそれ以上の表面
部分から構成される表面が、傾斜面部分１２６．１２７
として示される事実上の傾斜側壁を有する点である。傾
斜側壁の形成は、例えば適当な従来の湿式エツチング剤
を用すて絶縁層１０２の中心部分を等方性エツチングで
除去して冥施することかでき、その結果、当業者に周知
のようにアーチ状のエツチング面を得る。別の方法とし
てエツチングする層に対して垂直方向に粒子を衝隼させ
るドライエツチング法や、反応性ガス種による全方向で
の化学エツチングを用いて第４Ｃ図に示す表面部分１２
６，１２７のような傾斜面を形成することもできる。例
えば反応性イオンエツチングを用いる時は、陰極基板間
のバイアス電圧、圧力およびガス流速を調整して垂直対
水平二′ツチング比を制御することで所望の傾斜度を得
て、開口１０４′の傾斜側壁を形成できる。層３８の水
平面から測定した平均傾斜角は堆積する材料によっても
異なるが、約３０度から約７０度の間、望ましくは約３
５度から約５５度、例えば４５度である。
第４Ｃ図に示した構造１２４＃ｉ、第４Ａ図と第４Ｂ図
の構造を超える利点を少なくとも１つ有する。即ち実質
的に段差の問題が無いという利点である。層１０２のよ
うに膜厚がほぼ５．５００１の絶縁層に直径が数ミクロ
ンで実質的に垂直の側壁を有する円形開口部を設けた場
合、半導体層または活性層３８がその中に均等に堆積さ
れるとは限らないという事例が観察された。これはおそ
らく孔や張出しといった段差問題によると考えられる。
の構造を超える利点を少なくとも１つ有する。即ち実質
的に段差の問題が無いという利点である。層１０２のよ
うに膜厚がほぼ５．５００１の絶縁層に直径が数ミクロ
ンで実質的に垂直の側壁を有する円形開口部を設けた場
合、半導体層または活性層３８がその中に均等に堆積さ
れるとは限らないという事例が観察された。これはおそ
らく孔や張出しといった段差問題によると考えられる。
このような不均等性により、絶縁層１０２の開口部内の
活性層３８の膜厚に生じる変動は、第４Ｂ図の場合と同
じかそれ以上に深刻である。このような膜厚の変動やそ
の他の段差問題があると、閾電圧値といった活性層の主
要な電気特性に変動を生じる結果となる。側壁を傾斜さ
せると段差の問題を実質的に無くすことができ、このこ
とは均等性の高い装置特性を獲得する上で大きな助けと
なるはずである。さらに後述するように、開口部の最小
有効断面積が直径１０８によって決定されるため、構造
１２４と同じ直径１０８を有する開口部に関して予期さ
れる以上のリーク電流を構造１２４が示すことはない。
活性層３８の膜厚に生じる変動は、第４Ｂ図の場合と同
じかそれ以上に深刻である。このような膜厚の変動やそ
の他の段差問題があると、閾電圧値といった活性層の主
要な電気特性に変動を生じる結果となる。側壁を傾斜さ
せると段差の問題を実質的に無くすことができ、このこ
とは均等性の高い装置特性を獲得する上で大きな助けと
なるはずである。さらに後述するように、開口部の最小
有効断面積が直径１０８によって決定されるため、構造
１２４と同じ直径１０８を有する開口部に関して予期さ
れる以上のリーク電流を構造１２４が示すことはない。
必要に応じて第４Ｃ図の構造から炭素障壁層３６．１０
６．４０を省略し、電極層３４．４０を直接活性層３８
と接触させることもできる。層１０６を使用し、しかも
装置１２４の有効断面積を開口部の最小部分（即ち開口
部底部）の面積と実質的に等しく保ちたい場合は、層１
０６はできるだけ薄くすると共に抵抗率を十分高く形成
して、傾斜面部分１２６，１２７に沿っての抵抗のよう
表層１０６の横方向抵抗が正常動作条件下で装置を流れ
るリーク電力に実質的に加わることのないようにする必
要がある。これによって付加的ＩＪ−り電流源としての
層１０６の傾斜部分を有効に排除することができる。上
述の純粋な非晶質炭素材料は、スパッタリングの電力密
度を調整するだけでほとんど任意の抵抗率を与えながら
容易に堆積させ得る。その他、活性層３８に関して実質
的に不活性、かつ適当な抵抗率をもつ（またはもつよう
に変更できる）障壁層材料として当業者に周知のものを
、層１０６の炭素材料の代わりに使用することもできる
。
６．４０を省略し、電極層３４．４０を直接活性層３８
と接触させることもできる。層１０６を使用し、しかも
装置１２４の有効断面積を開口部の最小部分（即ち開口
部底部）の面積と実質的に等しく保ちたい場合は、層１
０６はできるだけ薄くすると共に抵抗率を十分高く形成
して、傾斜面部分１２６，１２７に沿っての抵抗のよう
表層１０６の横方向抵抗が正常動作条件下で装置を流れ
るリーク電力に実質的に加わることのないようにする必
要がある。これによって付加的ＩＪ−り電流源としての
層１０６の傾斜部分を有効に排除することができる。上
述の純粋な非晶質炭素材料は、スパッタリングの電力密
度を調整するだけでほとんど任意の抵抗率を与えながら
容易に堆積させ得る。その他、活性層３８に関して実質
的に不活性、かつ適当な抵抗率をもつ（またはもつよう
に変更できる）障壁層材料として当業者に周知のものを
、層１０６の炭素材料の代わりに使用することもできる
。
第４Ｃ図の構造は、直径１０ミクロン未満の開口部また
は孔、特に直径約１ミクロンから５ミクロンまでの孔を
有するメモリセルに特に好適と考えられる。第４Ａ〜４
０図の構造は３つの炭素層３６．１０６．４０を使用し
ているが、必要に応じて層３６を省略して層１０６と電
極層３４を直接接触させることもできる。層３６を省略
した場合は、層１０６の膜厚をやや犬きくして２００〜
５００Ｘまたはそれ以上にするのが望ましい。
は孔、特に直径約１ミクロンから５ミクロンまでの孔を
有するメモリセルに特に好適と考えられる。第４Ａ〜４
０図の構造は３つの炭素層３６．１０６．４０を使用し
ているが、必要に応じて層３６を省略して層１０６と電
極層３４を直接接触させることもできる。層３６を省略
した場合は、層１０６の膜厚をやや犬きくして２００〜
５００Ｘまたはそれ以上にするのが望ましい。
第５Ａ図と５Ｂ図の薄膜構造１４６は、本発明による電
気装置の別の実施態様を示しており、垂直導電路１４７
が上部電極と下部電極の間の第５Ａ図でクロスハツチ線
で示す領域にのみ存在する。
気装置の別の実施態様を示しており、垂直導電路１４７
が上部電極と下部電極の間の第５Ａ図でクロスハツチ線
で示す領域にのみ存在する。
装置１１４６は絶縁表面を有するものであれば任意の基
板３２上に構成することができ、金属電極層３４および
薄膜炭素ノー３６から成る下部電極と、閾値切換え材料
から成る活性層と、薄膜炭素層４０および金ＦＡ電極層
４２から成る上部電極とを含み、その全部を好適には／
Ｊターン化し、図示のように操作的配設される。装置１
４６の中央活性部分は、下にある各種の層、特に層３８
に関して比較的不活性の絶縁性材料から成るパッシベー
ション層１４８によって完全封入または気密封止されて
いる。導電路１４７の断面積は、下部電極の指状部分１
５１と上部電極の指状部分１５２との長さ方向の重なり
部１４９と横方向の重なり部１５０の大きさによって決
定される。図示の実施態様では、横方同型なり部１５０
が小型指状部分１５１の幅と等しくなっている。上下の
電極は、装置１４６の中心領域から離れた個所に本より
大きな接触部分１５３．１５４を各々含んでおり、その
部分で装置への相互接続が行なわれる。必要であれば瘉
触パッド部１５７，１５８（一部図示）を備えるさらに
大型の接触電極１５５，１５６を設けて、はんだ付けそ
の他の簡単な接合技術を用いて装置への電気的接続を行
なえるようにしてもよい。発明者らの作製した装置１４
６の試作品では、表面に酸化シリコン層を熱成長させた
単結晶シリコンウェーハの上に各層を表■に表示したよ
うに形成し九。
板３２上に構成することができ、金属電極層３４および
薄膜炭素ノー３６から成る下部電極と、閾値切換え材料
から成る活性層と、薄膜炭素層４０および金ＦＡ電極層
４２から成る上部電極とを含み、その全部を好適には／
Ｊターン化し、図示のように操作的配設される。装置１
４６の中央活性部分は、下にある各種の層、特に層３８
に関して比較的不活性の絶縁性材料から成るパッシベー
ション層１４８によって完全封入または気密封止されて
いる。導電路１４７の断面積は、下部電極の指状部分１
５１と上部電極の指状部分１５２との長さ方向の重なり
部１４９と横方向の重なり部１５０の大きさによって決
定される。図示の実施態様では、横方同型なり部１５０
が小型指状部分１５１の幅と等しくなっている。上下の
電極は、装置１４６の中心領域から離れた個所に本より
大きな接触部分１５３．１５４を各々含んでおり、その
部分で装置への相互接続が行なわれる。必要であれば瘉
触パッド部１５７，１５８（一部図示）を備えるさらに
大型の接触電極１５５，１５６を設けて、はんだ付けそ
の他の簡単な接合技術を用いて装置への電気的接続を行
なえるようにしてもよい。発明者らの作製した装置１４
６の試作品では、表面に酸化シリコン層を熱成長させた
単結晶シリコンウェーハの上に各層を表■に表示したよ
うに形成し九。
（以下余白２
基板上に数百側の装置を同時に形成した後、采の目に切
って個別装置とし、Ｄｏ−１８パツケージに挿入して試
験を行なった。試作装置１４６は動作温度１００℃〜１
５０℃でも優れ次長期直流安定注金示した。このように
試作装置が成功を収め九のは、非晶質薄膜炭素を障壁層
として用いて活性層３８の形態の安定化を助けるように
し九ことと、装置１４６の中心領域を連続的部分真空に
おいて構成、密封したことによるものと考える。
って個別装置とし、Ｄｏ−１８パツケージに挿入して試
験を行なった。試作装置１４６は動作温度１００℃〜１
５０℃でも優れ次長期直流安定注金示した。このように
試作装置が成功を収め九のは、非晶質薄膜炭素を障壁層
として用いて活性層３８の形態の安定化を助けるように
し九ことと、装置１４６の中心領域を連続的部分真空に
おいて構成、密封したことによるものと考える。
装置１４６の試作品を構成する際に発明者らのとった好
適方法では、基板３２を従来のウェットエツチングを用
いて浄化し九後真空蒸着室内に配置し、真空室を減圧し
て各種の方向性電子ビームス・母ツタリングや熱蒸発工
程に必要な真空レベルを達成した。層３４〜４２と層１
４８は、堆積する１つまたは複数の層に所望の輪郭線に
合わせた開口部をそれぞれ有する４つの金属マスクを／
４ターン化に用いて、その開口部を通じて図示のように
屓次堆積した。各マスクを必要なだけ基板に近接させ、
注意深く整合した。部分真空を連続的に維持しながら、
下部電極金属層３４と炭素層３６を第１マスクを介して
堆積し、活性層３８を第２マスクを介してス・母ツタ形
成し、上部炭素膜層４０と上部電極金属層４２を第３マ
スクを介して堆積Ｌ、第４マスクを介して／４ツシベー
ション／ｉｌ １４８をスパッタ形成した。第５Ｂ図は
開口部１５９ａを有する第４マスクの一部１５９が、基
板３２に関して整合された状態全概略的に示す。４種の
マスクと基板との垂直距離は、適宜２０〜５０ミクロン
程度の範囲内とした。第５Ｂ図の６つの垂直矢印は、材
料１４８が第４マスクの開口部１５９ａを通って堆積さ
れる時に該材料が基板３２に対して垂直に移動する相対
的方向を示す。本発明者らの使用した金属マスクでは開
口部の最小寸法全２５ミクロン程度としたが、これは第
５Ａ図の寸法１４９に相歯する。マスクを介するス・量
ツタリングまたは蒸発で材料の堆積を行なう技術は以前
から関係技術分野で周知であるため、ここでは詳細な説
明を要しない。層３８は空気、水蒸気や従来の湿式また
は乾式のホトリソグラフィーツヤターン化技術に伴う腐
食剤や処理ガス、流出液、残留物に晒されると表囲状態
、リーク経路Ｃ％に側面および縁部に沿って）等の汚染
関連の欠陥が生じるが、上述の装置１４６の製造方法に
よると、層３８がこれらの汚染源にそれほど晒されず、
清浄な状態で堆積してその状態を維持できる。
適方法では、基板３２を従来のウェットエツチングを用
いて浄化し九後真空蒸着室内に配置し、真空室を減圧し
て各種の方向性電子ビームス・母ツタリングや熱蒸発工
程に必要な真空レベルを達成した。層３４〜４２と層１
４８は、堆積する１つまたは複数の層に所望の輪郭線に
合わせた開口部をそれぞれ有する４つの金属マスクを／
４ターン化に用いて、その開口部を通じて図示のように
屓次堆積した。各マスクを必要なだけ基板に近接させ、
注意深く整合した。部分真空を連続的に維持しながら、
下部電極金属層３４と炭素層３６を第１マスクを介して
堆積し、活性層３８を第２マスクを介してス・母ツタ形
成し、上部炭素膜層４０と上部電極金属層４２を第３マ
スクを介して堆積Ｌ、第４マスクを介して／４ツシベー
ション／ｉｌ １４８をスパッタ形成した。第５Ｂ図は
開口部１５９ａを有する第４マスクの一部１５９が、基
板３２に関して整合された状態全概略的に示す。４種の
マスクと基板との垂直距離は、適宜２０〜５０ミクロン
程度の範囲内とした。第５Ｂ図の６つの垂直矢印は、材
料１４８が第４マスクの開口部１５９ａを通って堆積さ
れる時に該材料が基板３２に対して垂直に移動する相対
的方向を示す。本発明者らの使用した金属マスクでは開
口部の最小寸法全２５ミクロン程度としたが、これは第
５Ａ図の寸法１４９に相歯する。マスクを介するス・量
ツタリングまたは蒸発で材料の堆積を行なう技術は以前
から関係技術分野で周知であるため、ここでは詳細な説
明を要しない。層３８は空気、水蒸気や従来の湿式また
は乾式のホトリソグラフィーツヤターン化技術に伴う腐
食剤や処理ガス、流出液、残留物に晒されると表囲状態
、リーク経路Ｃ％に側面および縁部に沿って）等の汚染
関連の欠陥が生じるが、上述の装置１４６の製造方法に
よると、層３８がこれらの汚染源にそれほど晒されず、
清浄な状態で堆積してその状態を維持できる。
第６図の構造１３０は、本発明の電気装置の水平形実施
態様である。水平形装置がこれまでの図に示した垂直形
講造に優る利点の１つに層の数が少なくて済み、従って
製造工程数が少なくても済むことがある。しかし水平形
装置は、１つの電極の垂直方向の上にもう１つの電極を
配設する典担的な垂直形構造に比べて大きな面積を安す
る。図示の基板３２′は導電性材料、好適には熱伝導性
の高い銅や金属合金のような金属で形成して装置１３０
の動作中に発生する熱の放散金助けるようにする。層１
３２は電気的絶縁性材料１例えば比較的熱伝導特注の優
れている堆積ダイヤモンド、シリコンオキシニトリド、
酸化ベリリウム、アルミナ、スパッタし次石英等で形成
し、牛導体３８からヒートシンクとして作用する基板３
２′マで比較的効率的な熱伝導が行なわれるようにする
。層１３２の膜淳は１００〜５００Ｘ、あるいはそれ以
上が好適である。所要膜淳は１層１３２に関して選択す
る絶縁性材料の靜を特性の他に、動作中に基板３２′と
半導体層３８との間に生じる電位差によっても決ｌる。
態様である。水平形装置がこれまでの図に示した垂直形
講造に優る利点の１つに層の数が少なくて済み、従って
製造工程数が少なくても済むことがある。しかし水平形
装置は、１つの電極の垂直方向の上にもう１つの電極を
配設する典担的な垂直形構造に比べて大きな面積を安す
る。図示の基板３２′は導電性材料、好適には熱伝導性
の高い銅や金属合金のような金属で形成して装置１３０
の動作中に発生する熱の放散金助けるようにする。層１
３２は電気的絶縁性材料１例えば比較的熱伝導特注の優
れている堆積ダイヤモンド、シリコンオキシニトリド、
酸化ベリリウム、アルミナ、スパッタし次石英等で形成
し、牛導体３８からヒートシンクとして作用する基板３
２′マで比較的効率的な熱伝導が行なわれるようにする
。層１３２の膜淳は１００〜５００Ｘ、あるいはそれ以
上が好適である。所要膜淳は１層１３２に関して選択す
る絶縁性材料の靜を特性の他に、動作中に基板３２′と
半導体層３８との間に生じる電位差によっても決ｌる。
構造１３０は、第１および第２電極４２ｍ 、 ４２ｂ
と、これらの２つの電極に関連する第１および第２炭素
膜４０ａ ＃ ４０ｂｆ含む。動作時には、一方の！極
、例えば電極４２ａに流入した電流がそれに関連する炭
素膜４０ａｔ−通り、次に半導体層３８を水平方向に通
った後に第２電極４２ｂと関連する第２炭素膜４０ｂ″
４−垂直方向く通過する。
と、これらの２つの電極に関連する第１および第２炭素
膜４０ａ ＃ ４０ｂｆ含む。動作時には、一方の！極
、例えば電極４２ａに流入した電流がそれに関連する炭
素膜４０ａｔ−通り、次に半導体層３８を水平方向に通
った後に第２電極４２ｂと関連する第２炭素膜４０ｂ″
４−垂直方向く通過する。
層３８が非晶質カルコグニド半導体材料で形成されてい
る場合１層３８が層を流れる高電流密度の電流、または
フィラメント電流やプラズｉ様導電電流を支持できるよ
うにするためには、その膜厚を０．５ミクロンから２ミ
クロン程度、あるいはそれ以上にする必要がある。
る場合１層３８が層を流れる高電流密度の電流、または
フィラメント電流やプラズｉ様導電電流を支持できるよ
うにするためには、その膜厚を０．５ミクロンから２ミ
クロン程度、あるいはそれ以上にする必要がある。
構造１３０は下記のように構成することができる。基板
３２′を洗浄後、絶縁体層１３２を堆積し、必要であれ
ばさらにアニールしてその誘電品質を高める。その後部
分真空を連続的に維持する中で半導体層３８、薄膜炭素
層４０、電極Ｎｊ４２を順次堆積する。次に適当なリソ
グラフィー技術とエツチング技術を用いて、図示のよう
に電極層４２と薄膜炭素層４０をエツチングする。全面
に適当々ホトレゾストを塗布した後、適当にパターン化
して半導体層３８の中心部分１３８はエツチングを受け
ず、一方で半導体層３８のその他の部分は電極４２ｍ、
４２ｂの下の部分を除いて適当なエツチング剤によシエ
ッチング除去されるよりにする。パターン化に用いたホ
トレノストを除去した後、絶縁性材料から成る層７０を
堆積し、かつパターン化して上部金属化層と電極４２ｍ
、４２ｂとを電気的に接触させる電極引出し部１４０．
１４２を形成する。その後は上部金属ＮＩを図示のよう
にパターン化して配線１４４．１４５とする。必要に応
じて上部金属化層の膜厚をかな夛厚く、例えば１．０〜
２．５ミクロンまたはそれ以上として、熱が構造１３０
から逃げるさらに別の経路を設けるのを助けることもで
きる。
３２′を洗浄後、絶縁体層１３２を堆積し、必要であれ
ばさらにアニールしてその誘電品質を高める。その後部
分真空を連続的に維持する中で半導体層３８、薄膜炭素
層４０、電極Ｎｊ４２を順次堆積する。次に適当なリソ
グラフィー技術とエツチング技術を用いて、図示のよう
に電極層４２と薄膜炭素層４０をエツチングする。全面
に適当々ホトレゾストを塗布した後、適当にパターン化
して半導体層３８の中心部分１３８はエツチングを受け
ず、一方で半導体層３８のその他の部分は電極４２ｍ、
４２ｂの下の部分を除いて適当なエツチング剤によシエ
ッチング除去されるよりにする。パターン化に用いたホ
トレノストを除去した後、絶縁性材料から成る層７０を
堆積し、かつパターン化して上部金属化層と電極４２ｍ
、４２ｂとを電気的に接触させる電極引出し部１４０．
１４２を形成する。その後は上部金属ＮＩを図示のよう
にパターン化して配線１４４．１４５とする。必要に応
じて上部金属化層の膜厚をかな夛厚く、例えば１．０〜
２．５ミクロンまたはそれ以上として、熱が構造１３０
から逃げるさらに別の経路を設けるのを助けることもで
きる。
第７図に示した薄膜構造１６０は本発明の別の実施態様
であシ、閾値切換え装置として使用するのに好適である
。構造１６０は、２つの電極間に点線１６２でその大体
の方向を示すように実質的に斜行する電流導ＩＥ路を含
むことを特徴とするが、これについては後述する。構造
１６０け、電流導電路の近傍に傾斜面または斜行面１６
６を設けたパターン化絶縁層１６４を含む。第１を極３
４ｍとそれに関連する炭素膜層３６１が、／リーン化絶
縁層１６４の上に配設される。第２電極３４ｂとそれに
関連する炭素膜層３６ｂは、絶縁層１６４の傾斜面１６
６に隣接する基板３２上に配設される。電極３４ｍと３
４ｂＦｉ相互に距離をおいて配設されており、これらの
電極に関連する炭素膜層３６ｍと３６ｂも相互に距離を
おいて配設される。
であシ、閾値切換え装置として使用するのに好適である
。構造１６０は、２つの電極間に点線１６２でその大体
の方向を示すように実質的に斜行する電流導ＩＥ路を含
むことを特徴とするが、これについては後述する。構造
１６０け、電流導電路の近傍に傾斜面または斜行面１６
６を設けたパターン化絶縁層１６４を含む。第１を極３
４ｍとそれに関連する炭素膜層３６１が、／リーン化絶
縁層１６４の上に配設される。第２電極３４ｂとそれに
関連する炭素膜層３６ｂは、絶縁層１６４の傾斜面１６
６に隣接する基板３２上に配設される。電極３４ｍと３
４ｂＦｉ相互に距離をおいて配設されており、これらの
電極に関連する炭素膜層３６ｍと３６ｂも相互に距離を
おいて配設される。
炭素層３６ｍの部分１７０と炭素層３６ｂの部分１７２
とが、それらの薄膜炭素層の各部の中で最も接近してい
る部分であシ、かつ相互に斜めに間隔をあけて位置する
。半導体層３８が薄膜炭素層３６ ｍ ＋ ３６ ｂの
上に堆積され、かつ少なくとも該炭素層３６ａ、３６ｂ
の最も近接する部分１７０と１７２の間に延びてその間
に電流導電路を形成する。この電流導電路の長さは、絶
縁層１６４の高さ１７４および層１６４の傾斜面１６６
と基板３２間の角度１７６によって大部分決定される。
とが、それらの薄膜炭素層の各部の中で最も接近してい
る部分であシ、かつ相互に斜めに間隔をあけて位置する
。半導体層３８が薄膜炭素層３６ ｍ ＋ ３６ ｂの
上に堆積され、かつ少なくとも該炭素層３６ａ、３６ｂ
の最も近接する部分１７０と１７２の間に延びてその間
に電流導電路を形成する。この電流導電路の長さは、絶
縁層１６４の高さ１７４および層１６４の傾斜面１６６
と基板３２間の角度１７６によって大部分決定される。
従って電流導電路１３２の長さは、絶縁層１６４の膜厚
１７４と角度１７６を調整することにょシ容易に制御で
きる。半導体材料３８の劣化を防ぐ丸めに、図示のよう
にパターン化半導体層３８を封入するパッシベーション
層７２を構造１６０に設けるのが好適である。構造１６
００半導体装置に対する接続は、それぞれ電極３４ｍ、
３４ｂの伸長部分または伸長路１８４ｍ 、１８４ｂで
行ない得る。
１７４と角度１７６を調整することにょシ容易に制御で
きる。半導体材料３８の劣化を防ぐ丸めに、図示のよう
にパターン化半導体層３８を封入するパッシベーション
層７２を構造１６０に設けるのが好適である。構造１６
００半導体装置に対する接続は、それぞれ電極３４ｍ、
３４ｂの伸長部分または伸長路１８４ｍ 、１８４ｂで
行ない得る。
第７図に示した構造１６０の好適な製造方法を、第８Ａ
図および第８Ｂ図の部分的に構成した構造で示す。第８
Ａ図の部分構成構造１９０を得るためには、絶縁性材料
層１６４を基板３２上に堆積し、全面にホトレジスト層
を堆積した後パターン化して、続いて行なわれるエツチ
ング工程に必要なマスクを形成する。次に層１６４に適
当な異方性ドライエツチングを行なって層１６４の右半
分を除去すると共に、傾斜面１６６を残す。このドライ
エツチング工程の異方性を制御することにより、角度１
７６を４５度から９０度程度の急峻なものとする。その
後ホトレゾストマスクを除去する。次に電極層３４を基
板３２およびパターン化絶縁層１６４上に矢印１９２で
示すように方向性スパッタ形成して、絶縁層１６４上部
および基板３２の表面部分１９３上に電極材料を堆積す
る。
図および第８Ｂ図の部分的に構成した構造で示す。第８
Ａ図の部分構成構造１９０を得るためには、絶縁性材料
層１６４を基板３２上に堆積し、全面にホトレジスト層
を堆積した後パターン化して、続いて行なわれるエツチ
ング工程に必要なマスクを形成する。次に層１６４に適
当な異方性ドライエツチングを行なって層１６４の右半
分を除去すると共に、傾斜面１６６を残す。このドライ
エツチング工程の異方性を制御することにより、角度１
７６を４５度から９０度程度の急峻なものとする。その
後ホトレゾストマスクを除去する。次に電極層３４を基
板３２およびパターン化絶縁層１６４上に矢印１９２で
示すように方向性スパッタ形成して、絶縁層１６４上部
および基板３２の表面部分１９３上に電極材料を堆積す
る。
この時傾斜面１６６の上に電極材料が堆積されても大し
た量ではない。
た量ではない。
第８Ｂ図の部分構成構造２００は、電極層３４の形成後
の幾つかの処理段階を示す。まずホトレジスト材料層２
０２を堆積し、パターン化して、図示のように電極層３
４ａ、３４ｂにマスク２０２ｍ 。
の幾つかの処理段階を示す。まずホトレジスト材料層２
０２を堆積し、パターン化して、図示のように電極層３
４ａ、３４ｂにマスク２０２ｍ 。
２０２ｂを形成する。その後電極層３４ ｍ 、 ３４
ｂを等方性ウェットエツチングして第７図に示す角部分
１９４ａ 、１９４ｂを除去することによ）、空間２０
４，２０６で示すよ５に電極層３４ａ。
ｂを等方性ウェットエツチングして第７図に示す角部分
１９４ａ 、１９４ｂを除去することによ）、空間２０
４，２０６で示すよ５に電極層３４ａ。
３４ｂを傾斜面１６６から少し後退させる。次にホトレ
ジスト膜２０２ａおよび２０２ｂを除去する。次に部分
真空下で、第７図で示した電極層３４の堆積時に用いた
ような角度で、炭素電極層３６ｍ、３６ｂの電極３４ｍ
、３４ｂ上に対する方向性スパッタリングを行なう。こ
のような方法では、傾斜面１６６の上に堆積される炭素
材料が実質的に皆無である。その後も真空を維持したま
まで、半導体層３８を炭素電極層３６ｍ、３６ｂの上に
堆積する。次に半導体層３８をパターン化して側面２０
８ｍ、２０８ｂを形成する。薄膜炭素層３６ｍ、３６ｂ
も図示のようにパターン化することができる。以上２回
のパターン化工程で電極部分１８４ｍ、１８４ｂを露出
する。その後パッシベーション層７２を堆積し、図示の
ようにパターン化して再び電極３４ｍ、３４ｂの伸長部
分１８４ａ、１８４ｂを露出する。必要に応じて炭１層
ａ ６、半導体１１３ｇ、 ノｐツシベーション層７２
のパターン化を前記真空の中で、第４Ｂ図に関連して説
明したように、開口部を設けた金属マスクを介して各層
を堆積する方法で行なうことができる。
ジスト膜２０２ａおよび２０２ｂを除去する。次に部分
真空下で、第７図で示した電極層３４の堆積時に用いた
ような角度で、炭素電極層３６ｍ、３６ｂの電極３４ｍ
、３４ｂ上に対する方向性スパッタリングを行なう。こ
のような方法では、傾斜面１６６の上に堆積される炭素
材料が実質的に皆無である。その後も真空を維持したま
まで、半導体層３８を炭素電極層３６ｍ、３６ｂの上に
堆積する。次に半導体層３８をパターン化して側面２０
８ｍ、２０８ｂを形成する。薄膜炭素層３６ｍ、３６ｂ
も図示のようにパターン化することができる。以上２回
のパターン化工程で電極部分１８４ｍ、１８４ｂを露出
する。その後パッシベーション層７２を堆積し、図示の
ようにパターン化して再び電極３４ｍ、３４ｂの伸長部
分１８４ａ、１８４ｂを露出する。必要に応じて炭１層
ａ ６、半導体１１３ｇ、 ノｐツシベーション層７２
のパターン化を前記真空の中で、第４Ｂ図に関連して説
明したように、開口部を設けた金属マスクを介して各層
を堆積する方法で行なうことができる。
第５Ａ図を除いて第１〜８図は本発明の構造の平面図を
示してい表いが、当業者であれば図示の構造を種々な大
きさや形状で形成できることは容易に理解できよう。例
えば第４図の絶縁層の開口部は円形、正方形、長方形な
ど任意の形状にすることができる。同様に第５図の１！
極間距離も適宜調整できる。
示してい表いが、当業者であれば図示の構造を種々な大
きさや形状で形成できることは容易に理解できよう。例
えば第４図の絶縁層の開口部は円形、正方形、長方形な
ど任意の形状にすることができる。同様に第５図の１！
極間距離も適宜調整できる。
（以下余白）
第９図は本発明の全薄膜過電圧保護装置２２０の好適実
施態様を示し、この装置は多重斜行電流導電路を有する
ことで装置内の局部加熱集中を減少し信頼性を向上して
いる。構造２２０の好適な構成方法を示したのが第１０
図と第１１図である。
施態様を示し、この装置は多重斜行電流導電路を有する
ことで装置内の局部加熱集中を減少し信頼性を向上して
いる。構造２２０の好適な構成方法を示したのが第１０
図と第１１図である。
第７図の構造と同様、構造２２０の構成においても薄膜
炭素層は１層堆積するだけでよい。構造２２００基板は
熱伝導性の非常に高いものが望ましく、任意の材料ま九
は材料の組合わせで形成することができる。例えば銅基
板３２′を用いて、これを第５図の実施態様のように絶
縁層１３２で被覆する。絶縁層１３２の上に下部電極層
３４を形成し、これを薄膜炭素層３６で被覆する。絶縁
層２２２とモリブデンのような導電性電極形成層２２４
を層３６上にｊ頁次堆積した後、パターン化ホトレジス
ト層２２９とドライエツチング技術を用いて第１０図に
示すように／４’ターン化して、構造２２６．２２８の
ような複数のメサ構造を間隔をあけて形成する。メサ構
造２２６，２２８はそれぞれ層２２２および２２４から
成るパターン化電極２２２ａ 、２２４ｍおよび２２２
ｂ、２２４ｂを含む。隣接するメサ構造の間にチャネル
２３０のようなチャネルが、メサ構造２２６，２２８の
対向側面とメサ構造間にある層３６の部分とで形成され
る。ホトレノスト２２９を除去した後、残されたｚ４タ
ーン化電極層２２４を層２２４のみを攻撃する溶剤を用
いてウェットエツチングし、第９図に示すセグメント２
２４ｍ 、２２４ｂのような縮小電極を獲得する。
炭素層は１層堆積するだけでよい。構造２２００基板は
熱伝導性の非常に高いものが望ましく、任意の材料ま九
は材料の組合わせで形成することができる。例えば銅基
板３２′を用いて、これを第５図の実施態様のように絶
縁層１３２で被覆する。絶縁層１３２の上に下部電極層
３４を形成し、これを薄膜炭素層３６で被覆する。絶縁
層２２２とモリブデンのような導電性電極形成層２２４
を層３６上にｊ頁次堆積した後、パターン化ホトレジス
ト層２２９とドライエツチング技術を用いて第１０図に
示すように／４’ターン化して、構造２２６．２２８の
ような複数のメサ構造を間隔をあけて形成する。メサ構
造２２６，２２８はそれぞれ層２２２および２２４から
成るパターン化電極２２２ａ 、２２４ｍおよび２２２
ｂ、２２４ｂを含む。隣接するメサ構造の間にチャネル
２３０のようなチャネルが、メサ構造２２６，２２８の
対向側面とメサ構造間にある層３６の部分とで形成され
る。ホトレノスト２２９を除去した後、残されたｚ４タ
ーン化電極層２２４を層２２４のみを攻撃する溶剤を用
いてウェットエツチングし、第９図に示すセグメント２
２４ｍ 、２２４ｂのような縮小電極を獲得する。
次に例えば膜厚６０〜２００Ｘの薄膜炭素材料層２３２
を、メサ構造およびチャネルの上に堆積する。この場合
、層２３２の選定部分は第１１図のチャネル２３０内に
層部分２３２’として示されるようにチャネルの底部を
被覆して終端し、２３２Ｎのようなその他の部分はメサ
構造上部で終端するよりに堆積する。その後、閾値切換
え材料層３８を層２３２の不連続部分の上に堆積し、チ
ャネル２３０内に部分３８ａとして示されるように実質
的にチャネルを埋める。
を、メサ構造およびチャネルの上に堆積する。この場合
、層２３２の選定部分は第１１図のチャネル２３０内に
層部分２３２’として示されるようにチャネルの底部を
被覆して終端し、２３２Ｎのようなその他の部分はメサ
構造上部で終端するよりに堆積する。その後、閾値切換
え材料層３８を層２３２の不連続部分の上に堆積し、チ
ャネル２３０内に部分３８ａとして示されるように実質
的にチャネルを埋める。
次に第２ホトレゾスト層２３３を第１１図に示すように
堆積、ノ母ターン化して層３８，２３２のエツチングに
備える。層２３２．３８を次に／４’ターン化して、メ
サ構造の上の第１１図の点線２３８０間に開口部を形成
する。第９図に示すように、これによってメサ構造の上
に残される２３２ａおよび２３２ｂのような層２３２の
部分は、チャネル２３０近傍のメサ構造２２６，２２８
の上部に位置決めされる。次に絶縁層２４０を堆積した
後、第９図に示すようにノ臂ターン化して、メサ構造の
上に２４６および２４８のような電極引出し部を設け、
続いて好適にはアルミニウムスパッタリングで形成する
上部金属化層２４２と層２２４から形成される２２４ｍ
、２２４ｂのような上部ノ４ターン化電極との間で電気
的接触が該引出し部を介して行なわれるようにする。層
２４２は図示のように／４’ターン化して、層３４とそ
れとの間の漂遊キャノ々シタンスを小さくするのが望ま
しい。このようにノやターン化した後は、層２４２は各
メサ構造２２６，２２８の上にセグメント２４２＆１２
４２ｂのようなパターン化部分を含み、これらが有効に
それぞれ下にある装置の上部電極となる。
堆積、ノ母ターン化して層３８，２３２のエツチングに
備える。層２３２．３８を次に／４’ターン化して、メ
サ構造の上の第１１図の点線２３８０間に開口部を形成
する。第９図に示すように、これによってメサ構造の上
に残される２３２ａおよび２３２ｂのような層２３２の
部分は、チャネル２３０近傍のメサ構造２２６，２２８
の上部に位置決めされる。次に絶縁層２４０を堆積した
後、第９図に示すようにノ臂ターン化して、メサ構造の
上に２４６および２４８のような電極引出し部を設け、
続いて好適にはアルミニウムスパッタリングで形成する
上部金属化層２４２と層２２４から形成される２２４ｍ
、２２４ｂのような上部ノ４ターン化電極との間で電気
的接触が該引出し部を介して行なわれるようにする。層
２４２は図示のように／４’ターン化して、層３４とそ
れとの間の漂遊キャノ々シタンスを小さくするのが望ま
しい。このようにノやターン化した後は、層２４２は各
メサ構造２２６，２２８の上にセグメント２４２＆１２
４２ｂのようなパターン化部分を含み、これらが有効に
それぞれ下にある装置の上部電極となる。
層２４２はまた、メサ構造上の各部を電気的に相互接続
する図示のような配線２４２ｃ 、２４２ｄも含むのが
望ましい。層２４２はシルミニラムスパッタリングで形
成するのが好適であシ、アルミニウムは導を率および熱
伝導率が高いこと、低価格であること、その他の半導体
工程および材料と両立性をもつ等の理由で好んで使用さ
れる。しかし他の十分な伝導性を有する材料を層２４２
として用いてもよい。アルミニウムが層３８内だ拡散す
るのを防止するために、絶縁層２４０をシリコンオキシ
ニトリドのような材料で形成し、七の膜厚をアルミニウ
ムが１２４２から層３８へ侵入するのを防止できる程度
にする必要がある。
する図示のような配線２４２ｃ 、２４２ｄも含むのが
望ましい。層２４２はシルミニラムスパッタリングで形
成するのが好適であシ、アルミニウムは導を率および熱
伝導率が高いこと、低価格であること、その他の半導体
工程および材料と両立性をもつ等の理由で好んで使用さ
れる。しかし他の十分な伝導性を有する材料を層２４２
として用いてもよい。アルミニウムが層３８内だ拡散す
るのを防止するために、絶縁層２４０をシリコンオキシ
ニトリドのような材料で形成し、七の膜厚をアルミニウ
ムが１２４２から層３８へ侵入するのを防止できる程度
にする必要がある。
構造２２０を動作させる場合は、接触パッドへのダウン
ダンディング法のような従来技術を用いて層２４２およ
び３４に高品質の電気的接続を行ない、構造２２０を過
電圧状態から保護しようとする回路または回路素子の両
端に、あるいはそれと並列に接続する。これによって、
層２２４から形成される上部電極とそれに関連する２３
２ａのような薄膜炭素層２２４とが１つの電位になシ、
一方で下部電極層３４とチャネル２２６底部にある薄膜
炭素層部分２３２′のような下部電極と関連する薄膜炭
素層３６とが別の電位になる。炭素層２３２ａ および
２３２′、または２３２ｂおよび２３２′の両端での電
圧がその間にある切換え層３８の閾電圧を超えると、点
線２５０ｍ、２５０ｂで示す炭素電極層２２４＆１２２
４ｂの間に電流フィラメントが生じる。こうしてチャネ
ル２３０内に、２つのフィラメント［流導寛路が形成さ
れることになる。炭素電極層２３２ｍ。
ダンディング法のような従来技術を用いて層２４２およ
び３４に高品質の電気的接続を行ない、構造２２０を過
電圧状態から保護しようとする回路または回路素子の両
端に、あるいはそれと並列に接続する。これによって、
層２２４から形成される上部電極とそれに関連する２３
２ａのような薄膜炭素層２２４とが１つの電位になシ、
一方で下部電極層３４とチャネル２２６底部にある薄膜
炭素層部分２３２′のような下部電極と関連する薄膜炭
素層３６とが別の電位になる。炭素層２３２ａ および
２３２′、または２３２ｂおよび２３２′の両端での電
圧がその間にある切換え層３８の閾電圧を超えると、点
線２５０ｍ、２５０ｂで示す炭素電極層２２４＆１２２
４ｂの間に電流フィラメントが生じる。こうしてチャネ
ル２３０内に、２つのフィラメント［流導寛路が形成さ
れることになる。炭素電極層２３２ｍ。
２３２ｂは炭素電極層２３２′に関して斜交しており異
なる方向を向いているため、電流フイラメン）２５０ｍ
、２５０ｂがチャネル２３０の中心部分内部まで拡がる
ことはなく１、点線２５０ｍ。
なる方向を向いているため、電流フイラメン）２５０ｍ
、２５０ｂがチャネル２３０の中心部分内部まで拡がる
ことはなく１、点線２５０ｍ。
２５０ｂで示すようにチャネルの縁に沿って制限される
はずである。
はずである。
第９図の装置の各種層の膜厚は、例えば第４Ａ図の装置
について示した膜厚とほぼ同じＫすることができる。好
適には、メサ構造の構成に使用する絶縁層２２２を十分
厚くすると共に炭素層２２４を十分に薄くして、そのた
めチャネル２３０のようなチャネルの底面と絶縁層上面
との間に相当の高さ方向差がつくようにし、第１１図に
示したように炭素層の上部分と下部分を分断できるよう
ＫするＯ 第１２図に示したｍ遣２６０は本発明の別の実施態様で
あり、第９図の構造２２０と同様の方法で構成するが、
上部電極がその下部電極と重なっていないために電櫃間
キャノーシタンスが小さい。
について示した膜厚とほぼ同じＫすることができる。好
適には、メサ構造の構成に使用する絶縁層２２２を十分
厚くすると共に炭素層２２４を十分に薄くして、そのた
めチャネル２３０のようなチャネルの底面と絶縁層上面
との間に相当の高さ方向差がつくようにし、第１１図に
示したように炭素層の上部分と下部分を分断できるよう
ＫするＯ 第１２図に示したｍ遣２６０は本発明の別の実施態様で
あり、第９図の構造２２０と同様の方法で構成するが、
上部電極がその下部電極と重なっていないために電櫃間
キャノーシタンスが小さい。
第１２図の基板２６２は電気的に絶縁性で熱伝導性の基
板であり、非晶質ダイヤモンド、サファイヤ、溶融石英
、あるいは単結晶ケイ素等を堆積して形成できる。非晶
質ダイヤそンド堆積物は熱伝導率が高いため、特に好適
である。絶縁層２２２を基板２６２の上に直接堆積し、
ホトレジスト技術を用いてパターン化してメサ構造２２
２ｍ。
板であり、非晶質ダイヤモンド、サファイヤ、溶融石英
、あるいは単結晶ケイ素等を堆積して形成できる。非晶
質ダイヤそンド堆積物は熱伝導率が高いため、特に好適
である。絶縁層２２２を基板２６２の上に直接堆積し、
ホトレジスト技術を用いてパターン化してメサ構造２２
２ｍ。
２２２ｂを形成すると共に１その間にチャネル２７０を
設ける。パターン化メサ構遺上にノ母ターン化ホトレゾ
ストを残したままで、アルミニウムのような高導電性電
極材料膜２７２を絶縁層２２２よシ実質的に小さい膜厚
で全面に堆積する。その後ホトレゾストを除去し、チャ
ネル内に残っている層２７２の部分を等方性ウェットエ
ツチングによシ強く攻撃して図示のように７４ターン化
する。
設ける。パターン化メサ構遺上にノ母ターン化ホトレゾ
ストを残したままで、アルミニウムのような高導電性電
極材料膜２７２を絶縁層２２２よシ実質的に小さい膜厚
で全面に堆積する。その後ホトレゾストを除去し、チャ
ネル内に残っている層２７２の部分を等方性ウェットエ
ツチングによシ強く攻撃して図示のように７４ターン化
する。
これによってメサ構造３８の上部１！ＩＩ壁にアルミニ
ウムが残らないようにすることができる。
ウムが残らないようにすることができる。
次にＡ？ターン化層２２２および２７２の上に電極形成
層２２４を堆積し、続いて等方性ウェットエツチングを
行なって第１２図に示すように小型化する。これによっ
て絶縁層部分２２２ａと２２２ｂの上部にセグメン）２
２４＆と２２４ｂがそれぞれ残る一万、セグメン） ２
２４’はチャネル２７０内で層２２２の上面よシ実質的
に下に位置するようになる。このような高低差とエツチ
ングとによって、上部電極セグメン）２２４ｍ 、２２
４ｂと下部電極セグメン）２２４ｂ’とを物理的にも電
気的にも分離することができる。その後薄膜炭素層２３
２を堆積して、上下の電極の障壁層とする。
層２２４を堆積し、続いて等方性ウェットエツチングを
行なって第１２図に示すように小型化する。これによっ
て絶縁層部分２２２ａと２２２ｂの上部にセグメン）２
２４＆と２２４ｂがそれぞれ残る一万、セグメン） ２
２４’はチャネル２７０内で層２２２の上面よシ実質的
に下に位置するようになる。このような高低差とエツチ
ングとによって、上部電極セグメン）２２４ｍ 、２２
４ｂと下部電極セグメン）２２４ｂ’とを物理的にも電
気的にも分離することができる。その後薄膜炭素層２３
２を堆積して、上下の電極の障壁層とする。
ここから後の構造２６０の処理方法は、第１１図の構造
２２０の同様のｆ＃Ｉまたは部分と実質的に同じである
。第１２図が示すように、必要でなげればノ卆ターン化
した上部金属化ノυセグメント２４２ＪＬ 。
２２０の同様のｆ＃Ｉまたは部分と実質的に同じである
。第１２図が示すように、必要でなげればノ卆ターン化
した上部金属化ノυセグメント２４２ＪＬ 。
２４２ｂを相互接続しなくてもよい。第１１図および第
１２図の構造の重要な利点は、層の数を少なくできると
共に整合許容度の非常に大きい整合マスクで形成できる
点にある。
１２図の構造の重要な利点は、層の数を少なくできると
共に整合許容度の非常に大きい整合マスクで形成できる
点にある。
本発明の過電圧保護装置の上部電極および／または下部
１ｌＬｉと密接に熱接触するように相当の買置の熱伝埠
性材料全収けて、特に高エネルギー用途での装置の動作
中に発生し得る熱を最大限に放散できるようにするのが
望ましい。これによって、ひどい場合には局部ホットス
ポットに隣接する閾値切換え材料または電極形成層の融
触を生じることもある局部的熱集中の防止を助ける。当
業者には明らかなように、比較的膜厚が大きく熱伝４率
の高い基板と膜厚の大きい上部金属化層（パターン化さ
れているか連続層であるかを問わず）も熱の放散に大き
く貢献する。用途によっては本発明装置の片側、例えば
基板側にこのような熱放散手段を設げるだけでよい場合
もある。しかし好適にハ、電流フィラメントの形成され
得る半導体３８の部分に近い全ての電極面にこのような
放熱手段を設けるのが望ましい。層３８に使用する閾値
切換え材料の電流密度が、例えば１００Ａ／Ｊ以上と高
い場合は特にそのことが言える。
１ｌＬｉと密接に熱接触するように相当の買置の熱伝埠
性材料全収けて、特に高エネルギー用途での装置の動作
中に発生し得る熱を最大限に放散できるようにするのが
望ましい。これによって、ひどい場合には局部ホットス
ポットに隣接する閾値切換え材料または電極形成層の融
触を生じることもある局部的熱集中の防止を助ける。当
業者には明らかなように、比較的膜厚が大きく熱伝４率
の高い基板と膜厚の大きい上部金属化層（パターン化さ
れているか連続層であるかを問わず）も熱の放散に大き
く貢献する。用途によっては本発明装置の片側、例えば
基板側にこのような熱放散手段を設げるだけでよい場合
もある。しかし好適にハ、電流フィラメントの形成され
得る半導体３８の部分に近い全ての電極面にこのような
放熱手段を設けるのが望ましい。層３８に使用する閾値
切換え材料の電流密度が、例えば１００Ａ／Ｊ以上と高
い場合は特にそのことが言える。
オメニツク閾値切換え材料は、２ Ｘ １０ ’ Ａ／
ａｎ２程展の極めて高いｉｉＬ ａｌｅ密Ｋを１する。
ａｎ２程展の極めて高いｉｉＬ ａｌｅ密Ｋを１する。
この半導体材料は丈夫で輻射性が強くかなシの量の加熱
効果に耐えるが、半導体材料−との接触は抵抗加熱効果
によシネ確実になる。この点に関して、このようなオ？
ニック切換え材料を用いて形成した閾値切換え装置の両
端で圧力降下が生じるのは、はとんどの場合装置を強く
駆動している時に接触間で生ずることが注目された。一
般には、この形式の過電圧保護装置の閾値切換え材料の
両端に生じる電圧降下は１０分の１ゲルト程度に過ぎず
、フィラメント長に多少関連する。これはオボニツク閾
値切換え材料における電流伝導のメカニズムが電子と正
孔両方のプラズマで６Ｄ、ここでは一旦開始すると狭プ
ラズマを維持するのに扱する臨界保持電圧または電界以
上では電流に対する抵抗がほとんど見られないためであ
る。
効果に耐えるが、半導体材料−との接触は抵抗加熱効果
によシネ確実になる。この点に関して、このようなオ？
ニック切換え材料を用いて形成した閾値切換え装置の両
端で圧力降下が生じるのは、はとんどの場合装置を強く
駆動している時に接触間で生ずることが注目された。一
般には、この形式の過電圧保護装置の閾値切換え材料の
両端に生じる電圧降下は１０分の１ゲルト程度に過ぎず
、フィラメント長に多少関連する。これはオボニツク閾
値切換え材料における電流伝導のメカニズムが電子と正
孔両方のプラズマで６Ｄ、ここでは一旦開始すると狭プ
ラズマを維持するのに扱する臨界保持電圧または電界以
上では電流に対する抵抗がほとんど見られないためであ
る。
オメニツク切換え材料はこのようにｔ流搬送能力か高い
ため、高電力装置にこのような材料を使用する場合は、
二極における抵抗加熱効果を最小にすることに注意を払
う心像があると考えられる。
ため、高電力装置にこのような材料を使用する場合は、
二極における抵抗加熱効果を最小にすることに注意を払
う心像があると考えられる。
そうしないと厳しい動作条件下では抵抗加熱効果による
装置の劣化や破壊を生じるためである。抵抗加熱効果の
最小化は、薄膜炭素および／またはモリブデンのような
障壁層材料、即ちアルミニウム尋の好適金属導体よシ抵
抗の高い材料の膜厚を最小化すると共にその断面積を最
大化することで一部達成できる。
装置の劣化や破壊を生じるためである。抵抗加熱効果の
最小化は、薄膜炭素および／またはモリブデンのような
障壁層材料、即ちアルミニウム尋の好適金属導体よシ抵
抗の高い材料の膜厚を最小化すると共にその断面積を最
大化することで一部達成できる。
第１３〜１６図は、局部加熱効果の集中に対する防御機
能を備え九本発明の過電圧保５装置の平面図である。こ
れらの実施態様は、従来の閾値切換え装置に優る重要な
利点が少なくとも４つある。
能を備え九本発明の過電圧保５装置の平面図である。こ
れらの実施態様は、従来の閾値切換え装置に優る重要な
利点が少なくとも４つある。
第一に本発明装置は局部加熱効果の集中を防止すること
ができ、それは閾値切換え材料の導電フィラメントの断
面の最大幅を所定の許容限度まで、例えば２５ミクロン
、１５ミクロン、あるいは５ミクロン以下まで小さくす
ると共に長さは幅の５倍、１０倍、２０倍、５０倍ある
いはそれ以上にすることによる。第二は本発明装置では
比較的大表面積に亘ってｔ流路を分散することで、それ
によりヒートシンクとして熱伝導率の高い材料を実質的
質量使用できて、切換え材料内のフィラメントＴｔ流路
から熱を無害に分散するのを助けることが可能になる。
ができ、それは閾値切換え材料の導電フィラメントの断
面の最大幅を所定の許容限度まで、例えば２５ミクロン
、１５ミクロン、あるいは５ミクロン以下まで小さくす
ると共に長さは幅の５倍、１０倍、２０倍、５０倍ある
いはそれ以上にすることによる。第二は本発明装置では
比較的大表面積に亘ってｔ流路を分散することで、それ
によりヒートシンクとして熱伝導率の高い材料を実質的
質量使用できて、切換え材料内のフィラメントＴｔ流路
から熱を無害に分散するのを助けることが可能になる。
第二は本発明装置は大型化して高電力の過渡電流を処理
することができる。第四は本発明装置は装置の各種活性
部分に対して余分の活性部分、余分の相互接続および電
極を設ける。
することができる。第四は本発明装置は装置の各種活性
部分に対して余分の活性部分、余分の相互接続および電
極を設ける。
このような冗長性を与えることによって、装置内の活性
部分″またはその電極や相互接続の１つまたはそれ以上
が熱応力によって開路した場合でも、過電圧防御装置の
機能を保つことができる。従って本発明の装置は多重落
雷や贋により発生するような超高電流、高速過渡電流を
繰返し受けても十分に耐え得る。
部分″またはその電極や相互接続の１つまたはそれ以上
が熱応力によって開路した場合でも、過電圧防御装置の
機能を保つことができる。従って本発明の装置は多重落
雷や贋により発生するような超高電流、高速過渡電流を
繰返し受けても十分に耐え得る。
第１３図の部分平面図に示す本発明の電気装置２８０は
、櫛形電極の間に非水平方向に伸びる電流導電路を配設
した形式のものである。第１２図の薄膜構造２６０を用
いて、電気装置２８０′ｌｃ構成することができる。特
に第、１３図の１２”−１２線に泊って取った部分断面
図は、第１２図に示したようになるだろう。構造２８０
は上部金属化層を／’Ｐターン化した上部電極２４２を
有しており、上部電極は指状部２４２ｍ 、２４２ｂの
ように共通接続部２４２Ｃから延びる指状部分を複数個
備えている。共通接続部２４２Ｃに接続されて前記指状
部と反対方向に伸びるのが部分２４２ｄであシ、この部
分を接触パッド（不図示）のような接続手段まで延設し
て上部電極２４２への電気接続を行なうことができる。
、櫛形電極の間に非水平方向に伸びる電流導電路を配設
した形式のものである。第１２図の薄膜構造２６０を用
いて、電気装置２８０′ｌｃ構成することができる。特
に第、１３図の１２”−１２線に泊って取った部分断面
図は、第１２図に示したようになるだろう。構造２８０
は上部金属化層を／’Ｐターン化した上部電極２４２を
有しており、上部電極は指状部２４２ｍ 、２４２ｂの
ように共通接続部２４２Ｃから延びる指状部分を複数個
備えている。共通接続部２４２Ｃに接続されて前記指状
部と反対方向に伸びるのが部分２４２ｄであシ、この部
分を接触パッド（不図示）のような接続手段まで延設し
て上部電極２４２への電気接続を行なうことができる。
下部電極２７２も同様に、絶縁層２２２のメサ構造／Ｊ
ターンの間のチャネル内に設けられる指状部分２７２ａ
、２７２ｂと、指状部を相互接続する共通基部２７２Ｃ
と、下部電極に電気的接続を行なう接続パッド部２７２
ｄ（一部図示）とを備えている。第１３図に示すように
、上部電極層２４２はツクターン化絶縁層２２２の上に
形成するのが好適であシ、下部パターン化電極層２７２
は絶縁層２２２の側壁によって形成されるチャネル２７
０のようなチャネル間に該チャネルに隣接して形成する
のが好適である。
ターンの間のチャネル内に設けられる指状部分２７２ａ
、２７２ｂと、指状部を相互接続する共通基部２７２Ｃ
と、下部電極に電気的接続を行なう接続パッド部２７２
ｄ（一部図示）とを備えている。第１３図に示すように
、上部電極層２４２はツクターン化絶縁層２２２の上に
形成するのが好適であシ、下部パターン化電極層２７２
は絶縁層２２２の側壁によって形成されるチャネル２７
０のようなチャネル間に該チャネルに隣接して形成する
のが好適である。
絶縁メサ構造２２２ａと２２２ｂ間のチャネル２７０の
幅２８４のようなチャネル幅は、例えば５〜５０ミクロ
ンまたはそれ以上と熱放散を有効に行なえる大きさにす
る必要がある。チャネル幅が大きくなるに従がって、電
気装置の単位面積当シで放散される平均熱量が小さくな
る。それに伴なって電極層２７２の幅も犬きくなるため
、アンペア容量が増えて抵抗加熱効果が低減される。
幅２８４のようなチャネル幅は、例えば５〜５０ミクロ
ンまたはそれ以上と熱放散を有効に行なえる大きさにす
る必要がある。チャネル幅が大きくなるに従がって、電
気装置の単位面積当シで放散される平均熱量が小さくな
る。それに伴なって電極層２７２の幅も犬きくなるため
、アンペア容量が増えて抵抗加熱効果が低減される。
電気装置２８０は、第９図の薄膜構造２２０を用いて構
成することができる。この場合の下部電極層は、第１３
図の層２７２のように別個の指状部を備える構成ではな
く、下部電極層２４２の下−帝に存在する一体平面状に
構成することになる。
成することができる。この場合の下部電極層は、第１３
図の層２７２のように別個の指状部を備える構成ではな
く、下部電極層２４２の下−帝に存在する一体平面状に
構成することになる。
（必要に応じ上部電極２４２もパターン化しないまま残
して、インダクタンスの最小化、および電流搬送能力と
熱放散能力の最大化を図ることも可能である。）第１３
図では限定された大きさの指状部を数個しか示していな
いが、櫛形孔状部の長さ２８６および数を必要なだけ大
きくして装置２８０の電流容量を増大できることは理解
されよう。
して、インダクタンスの最小化、および電流搬送能力と
熱放散能力の最大化を図ることも可能である。）第１３
図では限定された大きさの指状部を数個しか示していな
いが、櫛形孔状部の長さ２８６および数を必要なだけ大
きくして装置２８０の電流容量を増大できることは理解
されよう。
Ｃ以下余白）
装置２８０の使用時、電極層２４２，２７２の何れか一
方を保循したい導体または電気装置に接続する一方、他
方の電極層を直流共通線または大地のような放電路に接
続して、他方の導体に印加される過電圧による電流をそ
の放電路に無害に分流できるようにする。上部電極２４
２と下部電極２７２との間に設けられる装置２８０の伸
長形電流導電路２８８全体の大体の場所を点描して示す
。
方を保循したい導体または電気装置に接続する一方、他
方の電極層を直流共通線または大地のような放電路に接
続して、他方の導体に印加される過電圧による電流をそ
の放電路に無害に分流できるようにする。上部電極２４
２と下部電極２７２との間に設けられる装置２８０の伸
長形電流導電路２８８全体の大体の場所を点描して示す
。
電流導電路２８８は、横部分と縦部分２８９〜２９９を
連続して形成される。動作時、過電圧が上部電極と下部
電極の間の一帯に実質的に瞬間的に印加され、導電路２
８８内の閾値切換え材料３８全部をオン状態に切換わる
状態にする。こうして少なくとも１点（その目的で任意
に選択する）、例えば部分２９５の点３００がオン状態
に切換わって電流フィラメントを形成する。電流フィラ
メントは導電路２８８に沿って３０２および３０４の方
向に急速に拡がり、遂には伸長フィラメントが過電圧状
態で生成される最大電流に和尚する大きさになる。例え
ば伸長フィラメントは、一定量の電流を処理するのに導
電路２８８の部分２９４．２９６の点３０６，３０８ま
で拡張するだけでよい場合もあるが、電流が十分に強い
と導電路２８８の全長に亘ってフィラメントが拡大する
こともある。導電路２８８に沿ってフィラメントが成長
または伝搬する速度は、どのような過渡過電圧が印加さ
れても対応できる程度に速く々るものと考えられ、はと
んど光速に及ぶこともある。
連続して形成される。動作時、過電圧が上部電極と下部
電極の間の一帯に実質的に瞬間的に印加され、導電路２
８８内の閾値切換え材料３８全部をオン状態に切換わる
状態にする。こうして少なくとも１点（その目的で任意
に選択する）、例えば部分２９５の点３００がオン状態
に切換わって電流フィラメントを形成する。電流フィラ
メントは導電路２８８に沿って３０２および３０４の方
向に急速に拡がり、遂には伸長フィラメントが過電圧状
態で生成される最大電流に和尚する大きさになる。例え
ば伸長フィラメントは、一定量の電流を処理するのに導
電路２８８の部分２９４．２９６の点３０６，３０８ま
で拡張するだけでよい場合もあるが、電流が十分に強い
と導電路２８８の全長に亘ってフィラメントが拡大する
こともある。導電路２８８に沿ってフィラメントが成長
または伝搬する速度は、どのような過渡過電圧が印加さ
れても対応できる程度に速く々るものと考えられ、はと
んど光速に及ぶこともある。
第９図の装置を考慮して以上の動作の理解をさらに深め
ることができる。第９図に示した薄膜炭素層２３２′と
２３２＆間のフィラメント導電路２５０４は、拡張する
に従がってメサ構造２２６の周囲に沿って成長し、装置
３０６の受ける過電圧状態によってどのような電流が加
わってもそれを処理できるようになる。それと同様に、
第９図に示したメサ構造２２８と関連するフィラメント
導電路２５０ｂも必要なだけ拡張して、必要であればメ
サ構造の周囲を実質的に一周する。しかしチャネル２３
０の幅が十分であると仮定すると、フィラメント導電路
２５０＆は直接的にチャネルを横切って導電路２５０ｂ
まで拡張することはなく、またその反対の場合もない。
ることができる。第９図に示した薄膜炭素層２３２′と
２３２＆間のフィラメント導電路２５０４は、拡張する
に従がってメサ構造２２６の周囲に沿って成長し、装置
３０６の受ける過電圧状態によってどのような電流が加
わってもそれを処理できるようになる。それと同様に、
第９図に示したメサ構造２２８と関連するフィラメント
導電路２５０ｂも必要なだけ拡張して、必要であればメ
サ構造の周囲を実質的に一周する。しかしチャネル２３
０の幅が十分であると仮定すると、フィラメント導電路
２５０＆は直接的にチャネルを横切って導電路２５０ｂ
まで拡張することはなく、またその反対の場合もない。
装置１２８０の個々の指状部とそれに関連する各種層は
、第９〜１３図に開示しているようにＷＩ膜層を連続的
に堆積、ノリーン化して同時に形成するのが望ましい。
、第９〜１３図に開示しているようにＷＩ膜層を連続的
に堆積、ノリーン化して同時に形成するのが望ましい。
従って導電路２８８のイ固々の部分２８９〜２９９は、
事実上同じ電流・電圧特性をもつようにする必要がある
。これは切換え材料の層３８に隣接しかつこれと電気的
に密接に接触する導電路２８８の各部の上部電極と下部
電極の細長い表面部分が、物理的には他者の細長い表面
部分から長さ方向に沿って等距離の間隔をあけて配され
、かつ動作的にも他者の細長い表面部分に関して配設さ
れることになり、従ってその間を流れる電流に非常に均
等な距離を与えるためである。
事実上同じ電流・電圧特性をもつようにする必要がある
。これは切換え材料の層３８に隣接しかつこれと電気的
に密接に接触する導電路２８８の各部の上部電極と下部
電極の細長い表面部分が、物理的には他者の細長い表面
部分から長さ方向に沿って等距離の間隔をあけて配され
、かつ動作的にも他者の細長い表面部分に関して配設さ
れることになり、従ってその間を流れる電流に非常に均
等な距離を与えるためである。
この点に関しては第１３図に示したように、横部分２８
９，２９１．２９３，２９５．２９７および水平部分２
９０，２９２，２９４，２９６゜２９８をそれぞれ接続
する導電路２８８の角に丸味をつけることにより、直角
の角部に関連して生じてその部分の電流・電圧特性を賓
更することもある高電界効果を防止するのが望ましい。
９，２９１．２９３，２９５．２９７および水平部分２
９０，２９２，２９４，２９６゜２９８をそれぞれ接続
する導電路２８８の角に丸味をつけることにより、直角
の角部に関連して生じてその部分の電流・電圧特性を賓
更することもある高電界効果を防止するのが望ましい。
またアンペア容量を大きくしたい時にも、薄膜の材料を
基板２６２の同一の大面積上に全部同時に・卆ターン化
する方法をとるため、指状部の形成数を増やす際に特に
コストが増大することはない。導電路２８８のような電
流導電路の多重部分を電流・電圧特性を密に整合させて
一体形成することにより、電流路の一部分が大きい過渡
電流を一手に処理しようとして破壊さｎる代わりに導を
路の種々の部分で過渡電流を比較的等分に分担処理する
ようになる。
基板２６２の同一の大面積上に全部同時に・卆ターン化
する方法をとるため、指状部の形成数を増やす際に特に
コストが増大することはない。導電路２８８のような電
流導電路の多重部分を電流・電圧特性を密に整合させて
一体形成することにより、電流路の一部分が大きい過渡
電流を一手に処理しようとして破壊さｎる代わりに導を
路の種々の部分で過渡電流を比較的等分に分担処理する
ようになる。
第１４図は本発明によるさらに別の過電圧保護装置３８
０を示す平面図である。この装置は第１〜１２図に示し
た幾つかの構造を用いて実施することができるが、ここ
では第４Ｂ図の構造１１８を用いて構成したものとして
説明する。装置３８０は、第１４図に示すような大型の
矩形平面状下部電極３４と、図示のように十文形にパタ
ー／（ｌた電極層４２および上部金属化層１１０から成
る上部電極とを含む。上部電極は破線で示す中心節部３
８１と４つの脚部３８２〜３８５とを含み、脚部はそれ
ぞれ共通の中心筋部３８２から図示のように半径方向外
側に向かって延びている。第１６図の４／ −４７線に
沿って脚部３８５の断面をとると、第４Ｂ図の構造１１
８と同様になり、絶縁層１０２の細′長い開口部１０４
で形成されるチャネル１０４を有する。脚部３８５のチ
ャネル１０４０幅は２〜２５ミクロンであるが、２〜１
０ミクロンが好適である。個々の脚部３８２〜３８５の
長さ＃ｉ、脚部３８５のチャネル１０４のようなチャネ
ルの幅の１０倍にするのが好適であシ、２０〜１００倍
あるいはそれ以上にすることもできる。装置３８０のチ
ャネルまたは電流路は、破線で示すように中心節部ｆ、
４って脚部３８２〜３８４の下に延び、小形の十字／４
’ターシを形成する。
０を示す平面図である。この装置は第１〜１２図に示し
た幾つかの構造を用いて実施することができるが、ここ
では第４Ｂ図の構造１１８を用いて構成したものとして
説明する。装置３８０は、第１４図に示すような大型の
矩形平面状下部電極３４と、図示のように十文形にパタ
ー／（ｌた電極層４２および上部金属化層１１０から成
る上部電極とを含む。上部電極は破線で示す中心節部３
８１と４つの脚部３８２〜３８５とを含み、脚部はそれ
ぞれ共通の中心筋部３８２から図示のように半径方向外
側に向かって延びている。第１６図の４／ −４７線に
沿って脚部３８５の断面をとると、第４Ｂ図の構造１１
８と同様になり、絶縁層１０２の細′長い開口部１０４
で形成されるチャネル１０４を有する。脚部３８５のチ
ャネル１０４０幅は２〜２５ミクロンであるが、２〜１
０ミクロンが好適である。個々の脚部３８２〜３８５の
長さ＃ｉ、脚部３８５のチャネル１０４のようなチャネ
ルの幅の１０倍にするのが好適であシ、２０〜１００倍
あるいはそれ以上にすることもできる。装置３８０のチ
ャネルまたは電流路は、破線で示すように中心節部ｆ、
４って脚部３８２〜３８４の下に延び、小形の十字／４
’ターシを形成する。
装置３８０の動作時、比較的小さい過電圧が装置に印加
されると、装置３８０は例えば脚部３８４のチャネル３
９０内の点または位１１３８８で導電を開始する。電流
が増すに従がって、電流フィラメントがあらゆる方向に
拡大して脚部３８４の下方にある閾値切換え材料のチャ
ネル３９０の幅を埋めて位置３８８の両側に隣接するチ
ャネル側壁と急速に接舷し、さらには矢印３９２，３９
３で示すようにチャネルに沿って縦方向に拡張を続ける
。拡張する電流フィラメントが点または位置３９６に達
すると、今度は矢印３９８，４００゜４０２で示す３つ
の直交方向に拡張を続ける態勢となる。このように拡Ｉ
Ａ′！を流フィラメントが、脚部３８２，３８３．３８
５下部の閾値切換え材料で埋めたチャネルの中に分岐ま
たは分割される。
されると、装置３８０は例えば脚部３８４のチャネル３
９０内の点または位１１３８８で導電を開始する。電流
が増すに従がって、電流フィラメントがあらゆる方向に
拡大して脚部３８４の下方にある閾値切換え材料のチャ
ネル３９０の幅を埋めて位置３８８の両側に隣接するチ
ャネル側壁と急速に接舷し、さらには矢印３９２，３９
３で示すようにチャネルに沿って縦方向に拡張を続ける
。拡張する電流フィラメントが点または位置３９６に達
すると、今度は矢印３９８，４００゜４０２で示す３つ
の直交方向に拡張を続ける態勢となる。このように拡Ｉ
Ａ′！を流フィラメントが、脚部３８２，３８３．３８
５下部の閾値切換え材料で埋めたチャネルの中に分岐ま
たは分割される。
電流フィラメントがこれら別個のチャネルの中に拡張す
ることによって、単に２つの大型の平形電標の間で両側
に大型の平形閾値切換え材料を配設しただけの閾値装置
に比べてはるかに大きい面積に電流を分布できるように
なる。従って平形構成の場合にその最大有効寸法を基本
的に限定すると考えられる局部加熱効果の集中は、装Ｗ
ｔ３８０により実質的あるいは完全に防止される。
ることによって、単に２つの大型の平形電標の間で両側
に大型の平形閾値切換え材料を配設しただけの閾値装置
に比べてはるかに大きい面積に電流を分布できるように
なる。従って平形構成の場合にその最大有効寸法を基本
的に限定すると考えられる局部加熱効果の集中は、装Ｗ
ｔ３８０により実質的あるいは完全に防止される。
次に第１５図を参照すると、過電圧保護装置４２０が平
面図で示されている。装置４２０は上部電極層４２２と
連続平面状の下部電極層４２４を含み、何れも図示のよ
うにパターン化されている。上部電極４２２に接触パッ
ド部４２６と、該接触パッド４２６から上部ノ９ターン
化電極層４２２の主要部へと続く余分の相互接続線４２
７，４２８が設けられる。上部金属層４２２は中心節部
４３１〜４３８を含んでおり、そこから少なくとも３つ
の直交方向に外に向かって脚部が延設される。脚部には
水平脚部４４１〜４４９と垂直脚部４５１〜４５８が含
まれる。中心節部４３１〜４３８と脚部４４１〜４５８
とで、相互に直交する複数の水平線と複数の垂直線から
成る長方形構成の非常比導電性の高いグリノｒが形成さ
れており、過電圧状態による電流をかなり広い領域に配
分する。
面図で示されている。装置４２０は上部電極層４２２と
連続平面状の下部電極層４２４を含み、何れも図示のよ
うにパターン化されている。上部電極４２２に接触パッ
ド部４２６と、該接触パッド４２６から上部ノ９ターン
化電極層４２２の主要部へと続く余分の相互接続線４２
７，４２８が設けられる。上部金属層４２２は中心節部
４３１〜４３８を含んでおり、そこから少なくとも３つ
の直交方向に外に向かって脚部が延設される。脚部には
水平脚部４４１〜４４９と垂直脚部４５１〜４５８が含
まれる。中心節部４３１〜４３８と脚部４４１〜４５８
とで、相互に直交する複数の水平線と複数の垂直線から
成る長方形構成の非常比導電性の高いグリノｒが形成さ
れており、過電圧状態による電流をかなり広い領域に配
分する。
この相互接続グリッド０が上部電極層４２２に対し、そ
の下にある任意の特定導電点に達する余分の導電路を構
成している。
の下にある任意の特定導電点に達する余分の導電路を構
成している。
（以下余白）
第１５図だ示した装置４２０は、第１〜１２図に示した
幾つかの構造を用いて実施できる。例えば第１図の構造
を用いて、第１図の下部！極層３４を下部［７４２４と
して作用させ、第１図の上部電極層４２を第１５図に示
した上部電極層４２２を形成するように）やターン化す
ることができる。このような実施態様においては、閾値
切換え材料層３８は電流路各部の近傍でパターン化され
る必要が無くなるが、必要に応じてパターン化すること
もできる。薄膜炭素材料から成る上部層４０についても
、その膜厚によシ抵抗率が比較的高くなるか、あるいは
選定の堆積工程のパラメータを調整してその抵抗率を比
較的高くすることができるため、層３８と同じことが言
える。層３８および４０を図示のように連続的（即ち／
４’ターン化しない）にした場合でも、／ｆターン化層
４２２の脚部および節部の下にある伸長形電流導電路の
幅は、上部電極のパターン化領域の縁部から１ミクロン
ないし数ミクロン離れた個所の電圧および、／または電
流により脚部および節部直下の領域に実質的に限定され
、これは任意の閾値切換え材料の抵抗を低くするのに必
要な導′ｗＬ７″ロセスを維持するのに不十分である。
幾つかの構造を用いて実施できる。例えば第１図の構造
を用いて、第１図の下部！極層３４を下部［７４２４と
して作用させ、第１図の上部電極層４２を第１５図に示
した上部電極層４２２を形成するように）やターン化す
ることができる。このような実施態様においては、閾値
切換え材料層３８は電流路各部の近傍でパターン化され
る必要が無くなるが、必要に応じてパターン化すること
もできる。薄膜炭素材料から成る上部層４０についても
、その膜厚によシ抵抗率が比較的高くなるか、あるいは
選定の堆積工程のパラメータを調整してその抵抗率を比
較的高くすることができるため、層３８と同じことが言
える。層３８および４０を図示のように連続的（即ち／
４’ターン化しない）にした場合でも、／ｆターン化層
４２２の脚部および節部の下にある伸長形電流導電路の
幅は、上部電極のパターン化領域の縁部から１ミクロン
ないし数ミクロン離れた個所の電圧および、／または電
流により脚部および節部直下の領域に実質的に限定され
、これは任意の閾値切換え材料の抵抗を低くするのに必
要な導′ｗＬ７″ロセスを維持するのに不十分である。
上部炭素層４０をパターン化しない利点の１つに、後続
の処理工程においてパッシベーション層を形成するまで
の間層３８を汚染から保護するのを助けるということが
ある。
の処理工程においてパッシベーション層を形成するまで
の間層３８を汚染から保護するのを助けるということが
ある。
電流の配分（および装置の動作中に生成される熱の分配
）をより効率的にするために、！極層４２２の上に比較
的厚いアルミエクム層を設け、必要であればＮ４２２と
同様にパターン化するのが望ましい。
）をより効率的にするために、！極層４２２の上に比較
的厚いアルミエクム層を設け、必要であればＮ４２２と
同様にパターン化するのが望ましい。
装置！ｔ４２０の脚部の幅と長さを適当な大きさにする
ことによシ、局部加熱効果の集中を実質的に防止あるい
は排除できる。第１５図の実施態様の脚部の長さは、脚
部の幅の少なくとも５倍、好適には１０倍または２０倍
、あるいはそれ以上にするのが望ましい。従って、例え
ば脚部の幅を１０ミクロンとすると、脚部４４１．４４
４．４５１および４５２によって包囲される第１５図上
部左隅の矩形領域４６０は、１００ミクロン×１００ミ
クロン、または２００−ミクロンＸ２００ｊクロンある
いはそれ以上となる。
ことによシ、局部加熱効果の集中を実質的に防止あるい
は排除できる。第１５図の実施態様の脚部の長さは、脚
部の幅の少なくとも５倍、好適には１０倍または２０倍
、あるいはそれ以上にするのが望ましい。従って、例え
ば脚部の幅を１０ミクロンとすると、脚部４４１．４４
４．４５１および４５２によって包囲される第１５図上
部左隅の矩形領域４６０は、１００ミクロン×１００ミ
クロン、または２００−ミクロンＸ２００ｊクロンある
いはそれ以上となる。
第１６図は本発明による過電圧保護装置のさらに別の実
施態様を示す。第１６図の装置４８０は、はぼ矩形の電
極４８２にノｆターン化されている上部金属化層と、下
部を極４８４と、両電極の間に配設される閾値切換え材
料から成る蛇行状導電チャネル４８６とを有する。装置
４８０は第１〜１２図に断面を示した幾つかの構造を用
いて実施できる。例えば第４Ａ図の装置を用いて、装置
４８０を実施する場合、絶縁層１０２をパターン化して
開口部１０２が第１６図の点線で示すような蛇行状チャ
ネル４８６を形成するようにするだけでよい。他の実施
態様と同様、第１６図の装置もｔ光導電路または閾値材
料をｔ極層パターン４８２の下の領域に好適に限定する
ことによって、装置を動作させた時に有害な局部加熱効
果を防止するという利点を有する。
施態様を示す。第１６図の装置４８０は、はぼ矩形の電
極４８２にノｆターン化されている上部金属化層と、下
部を極４８４と、両電極の間に配設される閾値切換え材
料から成る蛇行状導電チャネル４８６とを有する。装置
４８０は第１〜１２図に断面を示した幾つかの構造を用
いて実施できる。例えば第４Ａ図の装置を用いて、装置
４８０を実施する場合、絶縁層１０２をパターン化して
開口部１０２が第１６図の点線で示すような蛇行状チャ
ネル４８６を形成するようにするだけでよい。他の実施
態様と同様、第１６図の装置もｔ光導電路または閾値材
料をｔ極層パターン４８２の下の領域に好適に限定する
ことによって、装置を動作させた時に有害な局部加熱効
果を防止するという利点を有する。
本発明の過電圧保護装置に関して使用できる多様な構成
は、それらが小型であること、またほぼ平面状であるこ
とと相俟って、抵抗、キャパシタンスおよびインダクタ
ンスを制御することによって所定のインビーダンスをも
つ装置として任意に構成できる。必要に応じてΦヤパシ
タンスおよび／またはインダクタンスを図示の複数の実
施態様に関連して指摘したように最小化できる。そのた
め本発明の装置り適当な大きさとすることで、大キャパ
シタンスの排除を要する超小屋電子回路用途に関連して
使用するのに非常に適した装置となる。同様に不発明の
装置は、そのインダクタンス値が非常に低いことを考え
た場合、超高速動作に非常に逼する装置でもある。この
点に関して、本発明の装置への電気配線は屈曲部や角の
数を最小にして、過電圧保護装置の見掛はインダクタン
スを不必要に大きくしないのが望ましい。
は、それらが小型であること、またほぼ平面状であるこ
とと相俟って、抵抗、キャパシタンスおよびインダクタ
ンスを制御することによって所定のインビーダンスをも
つ装置として任意に構成できる。必要に応じてΦヤパシ
タンスおよび／またはインダクタンスを図示の複数の実
施態様に関連して指摘したように最小化できる。そのた
め本発明の装置り適当な大きさとすることで、大キャパ
シタンスの排除を要する超小屋電子回路用途に関連して
使用するのに非常に適した装置となる。同様に不発明の
装置は、そのインダクタンス値が非常に低いことを考え
た場合、超高速動作に非常に逼する装置でもある。この
点に関して、本発明の装置への電気配線は屈曲部や角の
数を最小にして、過電圧保護装置の見掛はインダクタン
スを不必要に大きくしないのが望ましい。
本発明の各種実施態様に関する以上の説明は、全て閾値
切換え材料と第１図の電極層３４．４２のようなより導
電性の高いｔ極層との間に２つの薄膜炭素層を障壁層と
して含んでいた。このような薄膜炭素層の使用が好まし
いのは、過電圧保護装置を長期間に亘って高安定性を有
する装置にしたい場合である。特に、Ｓ、Ｒ，Ｏｖｍｈ
ｉｎ＠ｋｙの発明による非晶質カル＝ｙニド切換え材料
を用いた薄膜閾値切換え装置を直流用途で用いた時に、
薄膜炭素層は優れた障壁層として機能すると考えられる
。しかし、このような閾値切換え材料を用い々がら薄膜
炭素障壁層を用いない過電圧保護装置ても、特に交流用
途に関しては十分に機能することが周知と彦っている。
切換え材料と第１図の電極層３４．４２のようなより導
電性の高いｔ極層との間に２つの薄膜炭素層を障壁層と
して含んでいた。このような薄膜炭素層の使用が好まし
いのは、過電圧保護装置を長期間に亘って高安定性を有
する装置にしたい場合である。特に、Ｓ、Ｒ，Ｏｖｍｈ
ｉｎ＠ｋｙの発明による非晶質カル＝ｙニド切換え材料
を用いた薄膜閾値切換え装置を直流用途で用いた時に、
薄膜炭素層は優れた障壁層として機能すると考えられる
。しかし、このような閾値切換え材料を用い々がら薄膜
炭素障壁層を用いない過電圧保護装置ても、特に交流用
途に関しては十分に機能することが周知と彦っている。
従って本発明による過”４Ｅ保護装置は全て、薄膜炭素
層なしでも形成できると理解されるべきである。このよ
うな実施態様においては、第１図の層３４，４２のよう
な電極層が直接ＩＣ閾値切換え材料と接触することにな
る。
層なしでも形成できると理解されるべきである。このよ
うな実施態様においては、第１図の層３４，４２のよう
な電極層が直接ＩＣ閾値切換え材料と接触することにな
る。
本発明の実施態様に使用する材料としては、非晶質カル
コグニド閾値切換え材料が好適であるが、本発明の装置
の中に堆積その他の方法で適当に組入れ得る材料であれ
ばその他任意の閾値切換え材料を使用してもよい。
コグニド閾値切換え材料が好適であるが、本発明の装置
の中に堆積その他の方法で適当に組入れ得る材料であれ
ばその他任意の閾値切換え材料を使用してもよい。
図示の閾値切換え装置の中間電極層、例えば第１図の電
極Ｎ３４．４２を形成するのに好適な材料として、上の
説明では実質的に非晶質のモリブデンを挙げ九が、閾値
切換え材料および装置内に使用されるその他の材料と適
合性をもつことを条件にその他の導電性材料を幾つでも
使用できる。
極Ｎ３４．４２を形成するのに好適な材料として、上の
説明では実質的に非晶質のモリブデンを挙げ九が、閾値
切換え材料および装置内に使用されるその他の材料と適
合性をもつことを条件にその他の導電性材料を幾つでも
使用できる。
例えば、非晶質カル＝ｙ＝ド閾値切換え材料で構成した
過電圧保護装置の場合、タンタル、黒鉛、ニオブ、耐熱
金ＰＡ醗化物、炭化物、硫化物等で形成した電極層を用
いることができる。好適には。
過電圧保護装置の場合、タンタル、黒鉛、ニオブ、耐熱
金ＰＡ醗化物、炭化物、硫化物等で形成した電極層を用
いることができる。好適には。
このような材料を真空技術を用いて実質的に無秩序の略
非晶質状態に堆積して、非晶質カルコグニド半導体材料
が前記の材料の電極と接触状態から結晶賀状状態になろ
うとする傾向を無くすとよい。
非晶質状態に堆積して、非晶質カルコグニド半導体材料
が前記の材料の電極と接触状態から結晶賀状状態になろ
うとする傾向を無くすとよい。
図示の本発明の各実施態様において、任意の絶縁性材料
から成るパッシベーション層を構造全面に堆積して環境
汚染からの保績および／または他の装置や回路との電気
的接触事故を防止することができ、またそうするのが望
ましい。このパッシベーション層の材料としては熱伝導
性の良い材料が好適で、それでヒートシンクを該ノヤツ
シペーション層と物理的に密接に接触させて配置して熱
放散能力を高めることが可能になる。アルミニウムまた
は銀のディスクか薄いシート、または適当なシリコンペ
ースの液体または合成油材料等をヒートシンクとして使
用できる。これらのヒートシンクの構成以外に適当な構
成についても、過渡過電圧保護装置の設計に携わる当業
者には周知であるため、ここではこれ以上の説明を要し
ないと考える。
から成るパッシベーション層を構造全面に堆積して環境
汚染からの保績および／または他の装置や回路との電気
的接触事故を防止することができ、またそうするのが望
ましい。このパッシベーション層の材料としては熱伝導
性の良い材料が好適で、それでヒートシンクを該ノヤツ
シペーション層と物理的に密接に接触させて配置して熱
放散能力を高めることが可能になる。アルミニウムまた
は銀のディスクか薄いシート、または適当なシリコンペ
ースの液体または合成油材料等をヒートシンクとして使
用できる。これらのヒートシンクの構成以外に適当な構
成についても、過渡過電圧保護装置の設計に携わる当業
者には周知であるため、ここではこれ以上の説明を要し
ないと考える。
本発明の各過電圧保護装置は、既存の超小塁電子回路の
上に直接堆積して接続することＫより、その上の導体ま
たは回路に対して過電圧保護を与えるようにできる。本
発明Ω薄膜装置は１つの集積回路（ＩＣ）チップ上、ま
たはＩＣチップを多数含む結晶質ウェーハ上に数十個か
ら数千個単位で同時に形成することができる。このため
本発明の装置は、チップ製造業者がＩＣチップの一体部
分として経済的に製造することもできる。別の方法とし
て、数十個ないし数百個あるいはそれ以上の本発明装置
を１つの大面積（例えば１００〜１０００ｃｒＩＬ２）
基板、例えば絶縁性材料、合成グラスチックのウェブ材
料、またはガラスから成る薄膜層ｔ−備えｆＣ（または
備えない）ステンレス鋼薄板の上に集積固体装置製造用
の回分加工法を用いて同時に大量生産することもできる
。この場合、その後に基板を采の目に切って装置群また
は個々の装置に分け、１つまたはそれ以上を小形容器ま
たはチップキャリヤに従来の方法で実装して、個別の装
置として電子産業での使用に供し得る。このようなパッ
ケージに従来のヒートシンクをさらに設けて、パッケー
ジ装置の放熱能力を高めることもできる。前出の米国特
許出願第６６６．５８２号に開示されているように、こ
のような装置を容易に電気コネクタ等の中に組込めるよ
うな特別のパッケージ設計とすることもできる。
上に直接堆積して接続することＫより、その上の導体ま
たは回路に対して過電圧保護を与えるようにできる。本
発明Ω薄膜装置は１つの集積回路（ＩＣ）チップ上、ま
たはＩＣチップを多数含む結晶質ウェーハ上に数十個か
ら数千個単位で同時に形成することができる。このため
本発明の装置は、チップ製造業者がＩＣチップの一体部
分として経済的に製造することもできる。別の方法とし
て、数十個ないし数百個あるいはそれ以上の本発明装置
を１つの大面積（例えば１００〜１０００ｃｒＩＬ２）
基板、例えば絶縁性材料、合成グラスチックのウェブ材
料、またはガラスから成る薄膜層ｔ−備えｆＣ（または
備えない）ステンレス鋼薄板の上に集積固体装置製造用
の回分加工法を用いて同時に大量生産することもできる
。この場合、その後に基板を采の目に切って装置群また
は個々の装置に分け、１つまたはそれ以上を小形容器ま
たはチップキャリヤに従来の方法で実装して、個別の装
置として電子産業での使用に供し得る。このようなパッ
ケージに従来のヒートシンクをさらに設けて、パッケー
ジ装置の放熱能力を高めることもできる。前出の米国特
許出願第６６６．５８２号に開示されているように、こ
のような装置を容易に電気コネクタ等の中に組込めるよ
うな特別のパッケージ設計とすることもできる。
以上、本発明の幾つかの好適実施態様に関して説明して
米たが、当業者であれば本発明を説明する目的で選択し
た好適実施態様に対して色々な変更または補足を行なう
ことができ、それも本発明の主％および目的から逸脱す
るものではないと理解されるべきである。例えば本発明
の構造の１糧類またはそｆｉ以上を、全薄膜電子アレー
または結晶質／薄膜混合電子アレーに組入れて、その中
の固体回路部品を保護させることもできる。この場合、
薄膜電極層３４は下部電極形成層の上に配設してもよい
し、あるいは下部電極形成層に代えることもでき、下部
電極形成層はその下にある薄膜構造または結晶質構造の
上または中に構成されるダイオード、絶縁装置、その他
のアドレス手段の一部も形成する。特許請求の範囲の中
で使用している「電極」または「電極層」という用語は
、このような電極形成層も含むものとする。従って本発
明ｉ！以上に特定的に説明した以外にも、特許請求の範
囲の中で色々な方法で実施できると理解されるべきであ
る。
米たが、当業者であれば本発明を説明する目的で選択し
た好適実施態様に対して色々な変更または補足を行なう
ことができ、それも本発明の主％および目的から逸脱す
るものではないと理解されるべきである。例えば本発明
の構造の１糧類またはそｆｉ以上を、全薄膜電子アレー
または結晶質／薄膜混合電子アレーに組入れて、その中
の固体回路部品を保護させることもできる。この場合、
薄膜電極層３４は下部電極形成層の上に配設してもよい
し、あるいは下部電極形成層に代えることもでき、下部
電極形成層はその下にある薄膜構造または結晶質構造の
上または中に構成されるダイオード、絶縁装置、その他
のアドレス手段の一部も形成する。特許請求の範囲の中
で使用している「電極」または「電極層」という用語は
、このような電極形成層も含むものとする。従って本発
明ｉ！以上に特定的に説明した以外にも、特許請求の範
囲の中で色々な方法で実施できると理解されるべきであ
る。
第１図は本発明の電気装置の断面を示す部分側面図、第
２図は本発明の２つの電気装置の断面を示す部分側面図
で、各装置が共通下部電極の上にメサ構造を備えている
図、第３図は本発明の別のメサ構造を有する２装置の部
分側面図で、２つのメサ構造が相互に電気的に絶縁され
ている図、第４Ａ、４Ｂ、４Ｃ図も本発明の電気装置の
部分側面図であシ、絶縁層の開口部を貫通して垂直導電
路が形成されている図、第５Ａ図は完全に封入した活性
領域を有する本発明の電気装置の別の実施態様を示す部
分平面図で、第５Ｂ図は第５Ａ図の５Ｂ、−５ＢｌｉＫ
沿って取った拡大断面側面図、第６図は水平に構成した
本発明電気装置の側断面図、第７図は斜行導電路を有す
る本発明電気装置の側面図、第８Ａ図と第８Ｂ図は構成
方法を示すため第６図の装置を部分的に構成した状態で
示す側面図、第９図は斜行導電路を有する本発明電気装
置の部分側面図、第１０図と第１１図は第９図の装置の
部分的構成段階をそれぞれ示−ｒ側面図、第１乏図は第
９図と同様の本発明電気装置の部分側面図で、しかも該
装置の方がキャパシタンスが小さい図、第１３図は櫛形
電極を備えた本発明電気装置の部分平面図、第１４図は
本発明の別の実施態様を示す平面図で、拡張電流フィラ
メントの分岐方法を示す図、第１５図は余分の電極相互
接続を有する本発明のさらに別の実施態様を示す平面図
、第１６図は蛇行状導電チャネルを備えた本発明電気装
置の平面図である。 ３０・・・過電圧保護装置、３２・・・基板、３４゜４
２・・・電極、３６．４０・・・炭素材料膜、３８・・
・半導体層。 ｌすを人 ブｉ１里士 力１ｉン 山 武Ｆ
ＩＧ、 ／ ＦＩＧ、 ２ ＦＩＧ、 ４Ａ １０４′ ＦＩｏ、 ４Ｃ ＦＩＧ、 ５Ａ ５Ｂ ３θ ＦＩＧ、 ５Ｂ ＦＩｏ、 ７ ＦＩＧ ８Ａ ＦＩＧ、 ８Ｂ ＦＩＧ、−９ ＦＩＧ、 Ｉ／ Ｆ／に、 ／２ ＦＩＧ、 ／３
２図は本発明の２つの電気装置の断面を示す部分側面図
で、各装置が共通下部電極の上にメサ構造を備えている
図、第３図は本発明の別のメサ構造を有する２装置の部
分側面図で、２つのメサ構造が相互に電気的に絶縁され
ている図、第４Ａ、４Ｂ、４Ｃ図も本発明の電気装置の
部分側面図であシ、絶縁層の開口部を貫通して垂直導電
路が形成されている図、第５Ａ図は完全に封入した活性
領域を有する本発明の電気装置の別の実施態様を示す部
分平面図で、第５Ｂ図は第５Ａ図の５Ｂ、−５ＢｌｉＫ
沿って取った拡大断面側面図、第６図は水平に構成した
本発明電気装置の側断面図、第７図は斜行導電路を有す
る本発明電気装置の側面図、第８Ａ図と第８Ｂ図は構成
方法を示すため第６図の装置を部分的に構成した状態で
示す側面図、第９図は斜行導電路を有する本発明電気装
置の部分側面図、第１０図と第１１図は第９図の装置の
部分的構成段階をそれぞれ示−ｒ側面図、第１乏図は第
９図と同様の本発明電気装置の部分側面図で、しかも該
装置の方がキャパシタンスが小さい図、第１３図は櫛形
電極を備えた本発明電気装置の部分平面図、第１４図は
本発明の別の実施態様を示す平面図で、拡張電流フィラ
メントの分岐方法を示す図、第１５図は余分の電極相互
接続を有する本発明のさらに別の実施態様を示す平面図
、第１６図は蛇行状導電チャネルを備えた本発明電気装
置の平面図である。 ３０・・・過電圧保護装置、３２・・・基板、３４゜４
２・・・電極、３６．４０・・・炭素材料膜、３８・・
・半導体層。 ｌすを人 ブｉ１里士 力１ｉン 山 武Ｆ
ＩＧ、 ／ ＦＩＧ、 ２ ＦＩＧ、 ４Ａ １０４′ ＦＩｏ、 ４Ｃ ＦＩＧ、 ５Ａ ５Ｂ ３θ ＦＩＧ、 ５Ｂ ＦＩｏ、 ７ ＦＩＧ ８Ａ ＦＩＧ、 ８Ｂ ＦＩＧ、−９ ＦＩＧ、 Ｉ／ Ｆ／に、 ／２ ＦＩＧ、 ／３
Claims (14)
- （１）間隔をあけて配設された複数の電極と該電極間に
配設されている閾値切換え材料とを含んで成り、前記閾
値切換え材料が第１呼称電圧レベルより低い動作電圧で
は該材料を通過する電流を実質的に遮断する高電気抵抗
と、前記呼称電圧レベルより高い過電圧においては電流
を導通させる低電気抵抗とを有する固体過電圧保護装置
であつて、前記電極間の前記閾値切換え材料の細長い断
面領域を通つて電流の流れに対して横方向に実質的に等
距離の細長い電流導電路が設けられており、前記閾値切
換え材料の断面領域の大きい方の寸法に沿う有効長さを
前記領域の最大有効幅の少なくとも約１０倍とすること
により、過電圧と関連して該閾値切換え材料を流れ得る
比較的大きい電流を前記細長い領域全体に分配できるよ
うに構成されていることを特徴とする装置。 - （２）両電極の前記細長い領域と関連する２つの表面部
分が同一平面にない、特許請求の範囲第１項に記載の装
置。 - （３）前記閾値切換え材料の下に熱伝導性の高い基板を
さらに設けて成る、特許請求の範囲第１項に記載の装置
。 - （４）前記基板が電気的に絶縁性の表面を有しており、
それにより前記電極層と前記基板との間の電流を実質的
に阻止する、特許請求の範囲第３項に記載の装置。 - （５）前記基板が導電性金属で形成されている、特許請
求の範囲第４項に記載の装置。 - （６）前記閾値切換え材料が少なくとも１種類のカルコ
ゲンを含む実質的に非晶質の半導体材料である、特許請
求の範囲第１項に記載の装置。 - （７）前記複数の電極の各々が、前記閾値切換え材料と
密接な電気的接触をしている導電性、非単結晶、相安定
性の非切換え炭素材料の膜を含む特許請求の範囲第１項
に記載の装置。 - （８）前記電極の各々が薄膜耐熱材料を含む、特許請求
の範囲第１項に記載の装置。 - （９）前記耐熱材料が閾値切換え材料と直接接触してい
る、特許請求の範囲第８項に記載の装置。 - （１０）前記装置内の前記複数電極間に前記電流導電路
を形成する際に、該導電路が前記閾値切換え材料を実質
的に垂直に通るように前記薄膜材料を順次積層して構成
する、特許請求の範囲第１項に記載の装置。 - （１１）前記電極が相互に実質的に水平方向に間隔をあ
けて配設されており、前記電流導電路を形成した際に該
導電路が前記閾値切換え材料内を実質的に水平に通るよ
うに前記材料の少なくとも一部分を概ね前記層間に延設
して成る、特許請求の範囲第１項に記載の装置。 - （１２）前記電極の１つの第１部分が、別の前記電極の
最寄の非絶縁部分の上に該非絶縁部分に関して水平に配
設されており、さらに前記装置内に前記電流導電路を形
成した際に該導電路が前記両電極層の前記部分の間で前
記閾値切換え材料内を実質的に斜めに通るよりに前記閾
値切換え材料が前記両部分の間に配設されている、特許
請求の範囲第１項に記載の装置。 - （１３）前記電極の少なくとも１つと前記閾値切換え材
料がパターン化されてメサ構造を形成して成る、特許請
求の範囲第１項に記載の装置。 - （１４）細長い開口部を有しており、その中に前記閾値
切換え材料の少なくとも一部分が延設される絶縁材料層
をさらに含んでなり、前記電極の１つが実質的に前記開
口部内に配設されており、別の前記電極が前記開口部内
の前記閾値切換え材料の前記部分の上に配設されており
、 前記電流導電路を前記装置内に形成した際に、該導電路
が前記電極部分の間で前記開口部に配設された前記閾値
切換え材料部分を通つて実質的に垂直に延びるように構
成されている、特許請求の範囲第１項に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/936,553 US4809044A (en) | 1986-08-22 | 1986-11-26 | Thin film overvoltage protection devices |
| US936553 | 1986-11-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63150980A true JPS63150980A (ja) | 1988-06-23 |
| JP2542876B2 JP2542876B2 (ja) | 1996-10-09 |
Family
ID=25468797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62298876A Expired - Lifetime JP2542876B2 (ja) | 1986-11-26 | 1987-11-26 | 薄膜過電圧保護装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4809044A (ja) |
| EP (1) | EP0269224A3 (ja) |
| JP (1) | JP2542876B2 (ja) |
| CA (1) | CA1262290A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006027887A1 (ja) * | 2004-09-08 | 2008-05-08 | 株式会社ルネサステクノロジ | 不揮発性記憶装置 |
Families Citing this family (129)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8816631D0 (en) * | 1988-07-13 | 1988-08-17 | Raychem Ltd | Circuit protection arrangement |
| US5079604A (en) * | 1990-03-02 | 1992-01-07 | Texas Instruments Incorporated | SOI layout for low resistance gate |
| US5031029A (en) * | 1990-04-04 | 1991-07-09 | International Business Machines Corporation | Copper device and use thereof with semiconductor devices |
| US5283710A (en) * | 1990-11-30 | 1994-02-01 | Iomega Corporation | Electrostatic discharge shield for switches |
| US5177567A (en) * | 1991-07-19 | 1993-01-05 | Energy Conversion Devices, Inc. | Thin-film structure for chalcogenide electrical switching devices and process therefor |
| US5229326A (en) * | 1992-06-23 | 1993-07-20 | Micron Technology, Inc. | Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device |
| USRE40790E1 (en) * | 1992-06-23 | 2009-06-23 | Micron Technology, Inc. | Method for making electrical contact with an active area through sub-micron contact openings and a semiconductor device |
| US5834824A (en) * | 1994-02-08 | 1998-11-10 | Prolinx Labs Corporation | Use of conductive particles in a nonconductive body as an integrated circuit antifuse |
| US5753947A (en) * | 1995-01-20 | 1998-05-19 | Micron Technology, Inc. | Very high-density DRAM cell structure and method for fabricating it |
| US5714794A (en) * | 1995-04-18 | 1998-02-03 | Hitachi Chemical Company, Ltd. | Electrostatic protective device |
| US5879955A (en) * | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
| US5831276A (en) | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US5869843A (en) * | 1995-06-07 | 1999-02-09 | Micron Technology, Inc. | Memory array having a multi-state element and method for forming such array or cells thereof |
| US5789758A (en) * | 1995-06-07 | 1998-08-04 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
| KR100253029B1 (ko) * | 1995-06-07 | 2000-04-15 | 로데릭 더블류 루이스 | 불휘발성 메모리 셀내에서 다중 상태의 물질을 이용하는 스택·트랜치형 다이오드 |
| US6420725B1 (en) | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
| US5751012A (en) * | 1995-06-07 | 1998-05-12 | Micron Technology, Inc. | Polysilicon pillar diode for use in a non-volatile memory cell |
| US5581444A (en) * | 1995-07-26 | 1996-12-03 | Harris Corporation | Device and method for enhancing thermal and high frequency performance of integrated circuit packages |
| US5837564A (en) * | 1995-11-01 | 1998-11-17 | Micron Technology, Inc. | Method for optimal crystallization to obtain high electrical performance from chalcogenides |
| US6653733B1 (en) | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| US6025220A (en) | 1996-06-18 | 2000-02-15 | Micron Technology, Inc. | Method of forming a polysilicon diode and devices incorporating such diode |
| US5814527A (en) * | 1996-07-22 | 1998-09-29 | Micron Technology, Inc. | Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories |
| US6337266B1 (en) | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
| US5985698A (en) * | 1996-07-22 | 1999-11-16 | Micron Technology, Inc. | Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US5789277A (en) | 1996-07-22 | 1998-08-04 | Micron Technology, Inc. | Method of making chalogenide memory device |
| US5998244A (en) * | 1996-08-22 | 1999-12-07 | Micron Technology, Inc. | Memory cell incorporating a chalcogenide element and method of making same |
| US5812441A (en) * | 1996-10-21 | 1998-09-22 | Micron Technology, Inc. | MOS diode for use in a non-volatile memory cell |
| US6015977A (en) * | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
| US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
| US6087689A (en) * | 1997-06-16 | 2000-07-11 | Micron Technology, Inc. | Memory cell having a reduced active area and a memory array incorporating the same |
| US6031287A (en) * | 1997-06-18 | 2000-02-29 | Micron Technology, Inc. | Contact structure and memory element incorporating the same |
| US7023009B2 (en) * | 1997-10-01 | 2006-04-04 | Ovonyx, Inc. | Electrically programmable memory element with improved contacts |
| GB2334626B (en) * | 1998-02-20 | 2003-01-29 | Mitel Corp | Spark gap for hermetically packaged integrated circuits |
| GB2335084B (en) * | 1998-02-21 | 2003-04-02 | Mitel Corp | Spark gap for high voltage integrated circuit electrostatic discharge protection |
| US7902536B2 (en) * | 1999-03-25 | 2011-03-08 | Ovonyx, Inc. | Memory device and method of making same |
| US6440837B1 (en) | 2000-07-14 | 2002-08-27 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
| US6563156B2 (en) * | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
| US6638820B2 (en) | 2001-02-08 | 2003-10-28 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices |
| US6727192B2 (en) | 2001-03-01 | 2004-04-27 | Micron Technology, Inc. | Methods of metal doping a chalcogenide material |
| US6734455B2 (en) * | 2001-03-15 | 2004-05-11 | Micron Technology, Inc. | Agglomeration elimination for metal sputter deposition of chalcogenides |
| US7102150B2 (en) * | 2001-05-11 | 2006-09-05 | Harshfield Steven T | PCRAM memory cell and method of making same |
| US6707108B2 (en) * | 2001-06-21 | 2004-03-16 | Inpaq Technology Co., Ltd. | Transient voltage suppressor structure |
| US6951805B2 (en) * | 2001-08-01 | 2005-10-04 | Micron Technology, Inc. | Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry |
| US6737312B2 (en) | 2001-08-27 | 2004-05-18 | Micron Technology, Inc. | Method of fabricating dual PCRAM cells sharing a common electrode |
| US6955940B2 (en) * | 2001-08-29 | 2005-10-18 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices |
| US6881623B2 (en) * | 2001-08-29 | 2005-04-19 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device |
| US6784018B2 (en) * | 2001-08-29 | 2004-08-31 | Micron Technology, Inc. | Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry |
| US6709958B2 (en) * | 2001-08-30 | 2004-03-23 | Micron Technology, Inc. | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
| US20030047765A1 (en) * | 2001-08-30 | 2003-03-13 | Campbell Kristy A. | Stoichiometry for chalcogenide glasses useful for memory devices and method of formation |
| US6815818B2 (en) * | 2001-11-19 | 2004-11-09 | Micron Technology, Inc. | Electrode structure for use in an integrated circuit |
| US6791859B2 (en) * | 2001-11-20 | 2004-09-14 | Micron Technology, Inc. | Complementary bit PCRAM sense amplifier and method of operation |
| US6873538B2 (en) * | 2001-12-20 | 2005-03-29 | Micron Technology, Inc. | Programmable conductor random access memory and a method for writing thereto |
| US6909656B2 (en) * | 2002-01-04 | 2005-06-21 | Micron Technology, Inc. | PCRAM rewrite prevention |
| US20030143782A1 (en) * | 2002-01-31 | 2003-07-31 | Gilton Terry L. | Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures |
| US6867064B2 (en) * | 2002-02-15 | 2005-03-15 | Micron Technology, Inc. | Method to alter chalcogenide glass for improved switching characteristics |
| US6791885B2 (en) * | 2002-02-19 | 2004-09-14 | Micron Technology, Inc. | Programmable conductor random access memory and method for sensing same |
| US7151273B2 (en) * | 2002-02-20 | 2006-12-19 | Micron Technology, Inc. | Silver-selenide/chalcogenide glass stack for resistance variable memory |
| US6809362B2 (en) * | 2002-02-20 | 2004-10-26 | Micron Technology, Inc. | Multiple data state memory cell |
| US7087919B2 (en) * | 2002-02-20 | 2006-08-08 | Micron Technology, Inc. | Layered resistance variable memory device and method of fabrication |
| US6891749B2 (en) * | 2002-02-20 | 2005-05-10 | Micron Technology, Inc. | Resistance variable ‘on ’ memory |
| US6937528B2 (en) * | 2002-03-05 | 2005-08-30 | Micron Technology, Inc. | Variable resistance memory and method for sensing same |
| US6849868B2 (en) * | 2002-03-14 | 2005-02-01 | Micron Technology, Inc. | Methods and apparatus for resistance variable material cells |
| US6855975B2 (en) * | 2002-04-10 | 2005-02-15 | Micron Technology, Inc. | Thin film diode integrated with chalcogenide memory cell |
| US6858482B2 (en) * | 2002-04-10 | 2005-02-22 | Micron Technology, Inc. | Method of manufacture of programmable switching circuits and memory cells employing a glass layer |
| US6864500B2 (en) * | 2002-04-10 | 2005-03-08 | Micron Technology, Inc. | Programmable conductor memory cell structure |
| US6825135B2 (en) * | 2002-06-06 | 2004-11-30 | Micron Technology, Inc. | Elimination of dendrite formation during metal/chalcogenide glass deposition |
| US6890790B2 (en) | 2002-06-06 | 2005-05-10 | Micron Technology, Inc. | Co-sputter deposition of metal-doped chalcogenides |
| US7015494B2 (en) * | 2002-07-10 | 2006-03-21 | Micron Technology, Inc. | Assemblies displaying differential negative resistance |
| JP4027282B2 (ja) * | 2002-07-10 | 2007-12-26 | キヤノン株式会社 | インクジェット記録ヘッド |
| US7209378B2 (en) * | 2002-08-08 | 2007-04-24 | Micron Technology, Inc. | Columnar 1T-N memory cell structure |
| US7018863B2 (en) * | 2002-08-22 | 2006-03-28 | Micron Technology, Inc. | Method of manufacture of a resistance variable memory cell |
| US7364644B2 (en) * | 2002-08-29 | 2008-04-29 | Micron Technology, Inc. | Silver selenide film stoichiometry and morphology control in sputter deposition |
| US6867114B2 (en) * | 2002-08-29 | 2005-03-15 | Micron Technology Inc. | Methods to form a memory cell with metal-rich metal chalcogenide |
| US7010644B2 (en) | 2002-08-29 | 2006-03-07 | Micron Technology, Inc. | Software refreshed memory device and method |
| US6831019B1 (en) * | 2002-08-29 | 2004-12-14 | Micron Technology, Inc. | Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes |
| US7163837B2 (en) | 2002-08-29 | 2007-01-16 | Micron Technology, Inc. | Method of forming a resistance variable memory element |
| US6867996B2 (en) | 2002-08-29 | 2005-03-15 | Micron Technology, Inc. | Single-polarity programmable resistance-variable memory element |
| US7294527B2 (en) | 2002-08-29 | 2007-11-13 | Micron Technology Inc. | Method of forming a memory cell |
| US6864521B2 (en) * | 2002-08-29 | 2005-03-08 | Micron Technology, Inc. | Method to control silver concentration in a resistance variable memory element |
| US20040040837A1 (en) * | 2002-08-29 | 2004-03-04 | Mcteer Allen | Method of forming chalcogenide sputter target |
| US6856002B2 (en) * | 2002-08-29 | 2005-02-15 | Micron Technology, Inc. | Graded GexSe100-x concentration in PCRAM |
| US6813178B2 (en) | 2003-03-12 | 2004-11-02 | Micron Technology, Inc. | Chalcogenide glass constant current device, and its method of fabrication and operation |
| US7022579B2 (en) * | 2003-03-14 | 2006-04-04 | Micron Technology, Inc. | Method for filling via with metal |
| US7050327B2 (en) | 2003-04-10 | 2006-05-23 | Micron Technology, Inc. | Differential negative resistance memory |
| US6930909B2 (en) * | 2003-06-25 | 2005-08-16 | Micron Technology, Inc. | Memory device and methods of controlling resistance variation and resistance profile drift |
| US6961277B2 (en) | 2003-07-08 | 2005-11-01 | Micron Technology, Inc. | Method of refreshing a PCRAM memory device |
| US7061004B2 (en) * | 2003-07-21 | 2006-06-13 | Micron Technology, Inc. | Resistance variable memory elements and methods of formation |
| US6903361B2 (en) | 2003-09-17 | 2005-06-07 | Micron Technology, Inc. | Non-volatile memory structure |
| US7153721B2 (en) * | 2004-01-28 | 2006-12-26 | Micron Technology, Inc. | Resistance variable memory elements based on polarized silver-selenide network growth |
| US7105864B2 (en) * | 2004-01-29 | 2006-09-12 | Micron Technology, Inc. | Non-volatile zero field splitting resonance memory |
| US7098068B2 (en) * | 2004-03-10 | 2006-08-29 | Micron Technology, Inc. | Method of forming a chalcogenide material containing device |
| US7583551B2 (en) | 2004-03-10 | 2009-09-01 | Micron Technology, Inc. | Power management control and controlling memory refresh operations |
| US7354793B2 (en) | 2004-08-12 | 2008-04-08 | Micron Technology, Inc. | Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element |
| US7190048B2 (en) * | 2004-07-19 | 2007-03-13 | Micron Technology, Inc. | Resistance variable memory device and method of fabrication |
| US7326950B2 (en) | 2004-07-19 | 2008-02-05 | Micron Technology, Inc. | Memory device with switching glass layer |
| US7365411B2 (en) * | 2004-08-12 | 2008-04-29 | Micron Technology, Inc. | Resistance variable memory with temperature tolerant materials |
| US7151688B2 (en) * | 2004-09-01 | 2006-12-19 | Micron Technology, Inc. | Sensing of resistance variable memory devices |
| US20060131555A1 (en) * | 2004-12-22 | 2006-06-22 | Micron Technology, Inc. | Resistance variable devices with controllable channels |
| US7374174B2 (en) * | 2004-12-22 | 2008-05-20 | Micron Technology, Inc. | Small electrode for resistance variable devices |
| US7317200B2 (en) | 2005-02-23 | 2008-01-08 | Micron Technology, Inc. | SnSe-based limited reprogrammable cell |
| US7427770B2 (en) * | 2005-04-22 | 2008-09-23 | Micron Technology, Inc. | Memory array for increased bit density |
| US7269044B2 (en) | 2005-04-22 | 2007-09-11 | Micron Technology, Inc. | Method and apparatus for accessing a memory array |
| US7709289B2 (en) * | 2005-04-22 | 2010-05-04 | Micron Technology, Inc. | Memory elements having patterned electrodes and method of forming the same |
| US7269079B2 (en) * | 2005-05-16 | 2007-09-11 | Micron Technology, Inc. | Power circuits for reducing a number of power supply voltage taps required for sensing a resistive memory |
| US7233520B2 (en) * | 2005-07-08 | 2007-06-19 | Micron Technology, Inc. | Process for erasing chalcogenide variable resistance memory bits |
| US7274034B2 (en) * | 2005-08-01 | 2007-09-25 | Micron Technology, Inc. | Resistance variable memory device with sputtered metal-chalcogenide region and method of fabrication |
| US7317567B2 (en) * | 2005-08-02 | 2008-01-08 | Micron Technology, Inc. | Method and apparatus for providing color changing thin film material |
| US7332735B2 (en) * | 2005-08-02 | 2008-02-19 | Micron Technology, Inc. | Phase change memory cell and method of formation |
| US7579615B2 (en) * | 2005-08-09 | 2009-08-25 | Micron Technology, Inc. | Access transistor for memory device |
| US20070037316A1 (en) * | 2005-08-09 | 2007-02-15 | Micron Technology, Inc. | Memory cell contact using spacers |
| US7304368B2 (en) * | 2005-08-11 | 2007-12-04 | Micron Technology, Inc. | Chalcogenide-based electrokinetic memory element and method of forming the same |
| US7251154B2 (en) * | 2005-08-15 | 2007-07-31 | Micron Technology, Inc. | Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance |
| US7277313B2 (en) * | 2005-08-31 | 2007-10-02 | Micron Technology, Inc. | Resistance variable memory element with threshold device and method of forming the same |
| US7943921B2 (en) | 2005-12-16 | 2011-05-17 | Micron Technology, Inc. | Phase change current density control structure |
| US7605410B2 (en) * | 2006-02-23 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US20080017405A1 (en) * | 2006-07-20 | 2008-01-24 | Giga-Byte Technology Co., Ltd. | Circuit board and anti-static module thereof |
| US7560723B2 (en) * | 2006-08-29 | 2009-07-14 | Micron Technology, Inc. | Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication |
| US7961506B2 (en) | 2008-02-05 | 2011-06-14 | Micron Technology, Inc. | Multiple memory cells with rectifying device |
| US7764477B2 (en) * | 2008-03-31 | 2010-07-27 | Ovonyx, Inc. | Electrostatic discharge protection circuit including ovonic threshold switches |
| US8467236B2 (en) * | 2008-08-01 | 2013-06-18 | Boise State University | Continuously variable resistor |
| KR101498676B1 (ko) | 2008-09-30 | 2015-03-09 | 삼성전자주식회사 | 3차원 반도체 장치 |
| WO2010061550A1 (ja) | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Ｅｓｄ保護デバイス及びその製造方法 |
| US8765581B2 (en) | 2009-11-30 | 2014-07-01 | Micron Technology, Inc. | Self-aligned cross-point phase change memory-switch array |
| US8093576B1 (en) * | 2009-11-30 | 2012-01-10 | Micron Technology, Inc. | Chemical-mechanical polish termination layer to build electrical device isolation |
| US8384429B2 (en) | 2010-04-16 | 2013-02-26 | Infineon Technologies Ag | Integrated circuit and method for manufacturing same |
| US9099861B2 (en) * | 2013-05-23 | 2015-08-04 | Inpaq Technology Co., Ltd. | Over-voltage protection device and method for preparing the same |
| US9356089B1 (en) * | 2015-02-26 | 2016-05-31 | International Business Machines Corporation | Low temperature fabrication of lateral thin film varistor |
| US9380688B1 (en) * | 2015-12-31 | 2016-06-28 | International Business Machines Corporation | Air gap electrostatic discharge structure for high speed circuits |
| US10916697B2 (en) * | 2018-06-29 | 2021-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and method of manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS539397B2 (ja) * | 1973-07-09 | 1978-04-05 | ||
| US3886577A (en) * | 1973-09-12 | 1975-05-27 | Energy Conversion Devices Inc | Filament-type memory semiconductor device and method of making the same |
| US4433342A (en) * | 1981-04-06 | 1984-02-21 | Harris Corporation | Amorphous switching device with residual crystallization retardation |
| FR2513032B1 (fr) * | 1981-09-14 | 1985-12-13 | Carreras Michelle | Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif |
-
1986
- 1986-11-26 US US06/936,553 patent/US4809044A/en not_active Expired - Lifetime
-
1987
- 1987-09-11 CA CA000546694A patent/CA1262290A/en not_active Expired
- 1987-10-01 EP EP87308722A patent/EP0269224A3/en not_active Withdrawn
- 1987-11-26 JP JP62298876A patent/JP2542876B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006027887A1 (ja) * | 2004-09-08 | 2008-05-08 | 株式会社ルネサステクノロジ | 不揮発性記憶装置 |
| JP4795961B2 (ja) * | 2004-09-08 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 不揮発性記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0269224A2 (en) | 1988-06-01 |
| EP0269224A3 (en) | 1989-10-11 |
| JP2542876B2 (ja) | 1996-10-09 |
| CA1262290A (en) | 1989-10-10 |
| US4809044A (en) | 1989-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63150980A (ja) | 薄膜過電圧保護装置 | |
| JP2542875B2 (ja) | 非晶質炭素電極を備える薄膜電気装置およびその製造方法 | |
| US4804490A (en) | Method of fabricating stabilized threshold switching material | |
| CN100559586C (zh) | 具有静电放电保护器件的集成电路芯片 | |
| US8030736B2 (en) | Fin anti-fuse with reduced programming voltage | |
| US6355981B1 (en) | Wafer fabrication of inside-wrapped contacts for electronic devices | |
| JP2007005828A (ja) | 半導体基板上に形成される高精度高周波数キャパシタ | |
| JPS63102303A (ja) | 回路保護装置 | |
| JPH11330489A (ja) | 絶縁体上半導体集積回路のための埋め込みパタ―ン化導体プレ―ン | |
| EP0500034A1 (en) | Sidewall anti-fuse structure and method for making | |
| US20230402462A1 (en) | Monolithic multi-fets | |
| JPH07321292A (ja) | 少なくとも２つの導電性エレメントを含む集積回路内の構造およびその製造の方法 | |
| JPH02278681A (ja) | 電子装置 | |
| CN102130092A (zh) | 熔丝器件及制备方法 | |
| US6323599B1 (en) | Vertical spark gap for microelectric circuits | |
| US5751201A (en) | Resonator with metal layers devoid of DC connection and semiconductor device in substrate | |
| KR20020037340A (ko) | 전자 디바이스 및 전자 디바이스 제조 방법 | |
| US11081480B2 (en) | Semiconductor structure, capacitor structure thereof and manufacturing method of the same | |
| CN109065532B (zh) | 一种功率器件及其制作方法 | |
| JP2760452B2 (ja) | 固体素子 | |
| US10366855B2 (en) | Fuse element assemblies | |
| JP3029929B2 (ja) | ノイズ・フィルタ | |
| JPH10107299A (ja) | 半導体装置 | |
| KR20030057172A (ko) | 더미 콘택트를 갖는 반도체 소자 구조 | |
| JPH02119260A (ja) | 集積回路用平行平板ｍｉｍキャパシタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |