JP2760452B2 - 固体素子 - Google Patents
固体素子Info
- Publication number
- JP2760452B2 JP2760452B2 JP18086590A JP18086590A JP2760452B2 JP 2760452 B2 JP2760452 B2 JP 2760452B2 JP 18086590 A JP18086590 A JP 18086590A JP 18086590 A JP18086590 A JP 18086590A JP 2760452 B2 JP2760452 B2 JP 2760452B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- state device
- solid
- anode
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路の製造に用いられる、微細
加工を応用して製造した固体素子に関する。
加工を応用して製造した固体素子に関する。
従来の技術 かつて電子機器を構成する能動素子の代表であった真
空管は、トランジスタの発明以来次第に用途が限定さ
れ、現在では特殊な用途のみに使われているだけであ
る。真空管が使われなくなった理由は、装置の大きさと
信頼性（寿命，故障等）である。１個の真空管に対する
１個のトランジスタの大きさはおよそ百万分の１程度で
あり、真空管に対するトランジスタの信頼性の比は十万
倍程度である。したがって使われる素子数が多ければ多
いほど、真空管を用いると体積は大きくなり、信頼性は
低下する。最初に作られた電子計算機のエニアックは真
空管で構成されたが、いつも故障した真空管の交換が必
要であった。
空管は、トランジスタの発明以来次第に用途が限定さ
れ、現在では特殊な用途のみに使われているだけであ
る。真空管が使われなくなった理由は、装置の大きさと
信頼性（寿命，故障等）である。１個の真空管に対する
１個のトランジスタの大きさはおよそ百万分の１程度で
あり、真空管に対するトランジスタの信頼性の比は十万
倍程度である。したがって使われる素子数が多ければ多
いほど、真空管を用いると体積は大きくなり、信頼性は
低下する。最初に作られた電子計算機のエニアックは真
空管で構成されたが、いつも故障した真空管の交換が必
要であった。
一方、トランジスタはその小ささと信頼性の高さか
ら、いまや百万程度の素子が集積された論理回路が実用
化されつつあるが、次第に素子寸法を小さくすることの
限界が明らかになってきた。例えばMOSトランジスタの
場合、ソースとドレインに印加される電圧が同じであれ
ば、ゲート長が短くなるにつれて電界は増加し、ホット
キャリヤと呼ばれる高エネルギーの電子またはホールが
ゲート酸化膜に飛び込んで素子特性を変化させる現象が
問題となっている。また素子寸法がマスク合わせの余裕
度によって制限されるため、素子寸法が微細化されても
単位面積当りの能動素子数が飛躍的に増加できなくなっ
てきている。
ら、いまや百万程度の素子が集積された論理回路が実用
化されつつあるが、次第に素子寸法を小さくすることの
限界が明らかになってきた。例えばMOSトランジスタの
場合、ソースとドレインに印加される電圧が同じであれ
ば、ゲート長が短くなるにつれて電界は増加し、ホット
キャリヤと呼ばれる高エネルギーの電子またはホールが
ゲート酸化膜に飛び込んで素子特性を変化させる現象が
問題となっている。また素子寸法がマスク合わせの余裕
度によって制限されるため、素子寸法が微細化されても
単位面積当りの能動素子数が飛躍的に増加できなくなっ
てきている。
このような問題点を解決するために改めて真空管が見
直されている。すなわち半導体集積回路の製造方法を用
いて基板上に微細な真空管を形成することによって真空
管を高集積化し、真空管１個当たりの信頼性を向上する
とともに、単位面積当りの能動素子数を増加させようと
するものである。微細真空管の構造は基板上に絶縁物に
囲まれた溝を形成し、その溝に露出した一対の対向する
電極（カソード，アノード）と、その対向する電極の中
間位置に配置された１個の電極（グリッド）から構成さ
れる。このような構造の微細真空管では、ホットキャリ
ヤ効果による素子特性の劣化がないので信頼性が高い。
直されている。すなわち半導体集積回路の製造方法を用
いて基板上に微細な真空管を形成することによって真空
管を高集積化し、真空管１個当たりの信頼性を向上する
とともに、単位面積当りの能動素子数を増加させようと
するものである。微細真空管の構造は基板上に絶縁物に
囲まれた溝を形成し、その溝に露出した一対の対向する
電極（カソード，アノード）と、その対向する電極の中
間位置に配置された１個の電極（グリッド）から構成さ
れる。このような構造の微細真空管では、ホットキャリ
ヤ効果による素子特性の劣化がないので信頼性が高い。
以下に従来の固体素子について、横型三極管を例とし
て説明する。
て説明する。
第３図（ａ）は従来の固体素子の平面図、同図（ｂ）
は同固体素子をＡ−Ａ′線で切断した断面図である。こ
れらの図は従来の固体素子の一つである横型三極管の構
造を示すものである（例えば特開平２−112131号公
報）。溝１は長方形をしており、その長辺の両端にカソ
ード２とアノード３が、またカソード２とアノード３と
の中間には溝１を横切ってグリッド４がそれぞれ露出す
るように配置されている。溝の大きさは、長辺〜5.0μ
m,短辺〜1.0μm,深さ〜1.0μｍである。これらの値は、
所望の特性が得られる寸法による必要がある。
は同固体素子をＡ−Ａ′線で切断した断面図である。こ
れらの図は従来の固体素子の一つである横型三極管の構
造を示すものである（例えば特開平２−112131号公
報）。溝１は長方形をしており、その長辺の両端にカソ
ード２とアノード３が、またカソード２とアノード３と
の中間には溝１を横切ってグリッド４がそれぞれ露出す
るように配置されている。溝の大きさは、長辺〜5.0μ
m,短辺〜1.0μm,深さ〜1.0μｍである。これらの値は、
所望の特性が得られる寸法による必要がある。
この三極管は、例えは以下の方法により製造できる。
まず絶縁基板５にフォトレジストを用いて溝１を加工す
る。次にアルミニウムを〜1.0μｍ堆積し、電極パター
ンのフォトレジストをマスクとしてエッチングしてカソ
ード2,アノード３およびグリッド４を形成する。このあ
と溝内の真空度を保ちつつ、上部を封印するため、段差
被覆性を意図的に低下させた、マグネトロンスパッタ堆
積法や、減圧化学的堆積法によりシリコン酸化膜等の絶
縁膜６を堆積する。このとき、多少溝１が埋まることは
さしつかえない。最後に、溝１内に真空度を保持するた
めに、表面にプラズマ化学的堆積法により窒化シリコン
（SiN）膜を堆積する。
まず絶縁基板５にフォトレジストを用いて溝１を加工す
る。次にアルミニウムを〜1.0μｍ堆積し、電極パター
ンのフォトレジストをマスクとしてエッチングしてカソ
ード2,アノード３およびグリッド４を形成する。このあ
と溝内の真空度を保ちつつ、上部を封印するため、段差
被覆性を意図的に低下させた、マグネトロンスパッタ堆
積法や、減圧化学的堆積法によりシリコン酸化膜等の絶
縁膜６を堆積する。このとき、多少溝１が埋まることは
さしつかえない。最後に、溝１内に真空度を保持するた
めに、表面にプラズマ化学的堆積法により窒化シリコン
（SiN）膜を堆積する。
発明が解決しようとする課題 しかしながら上記従来の構成では、カソードとアノー
ドの距離が微細加工の限界で制限され（カソードとアノ
ード間距離〜3.5x微細加工の限界寸法）およそ３μｍ程
度であるため、３μｍの長さにわたって電子が移動でき
る空間が確保しにくい上、３μｍの距離で放電可能な電
圧は最低9Vであるが、通常の半導体素子の電源電圧5Vに
比べて高すぎるという課題を有していた。
ドの距離が微細加工の限界で制限され（カソードとアノ
ード間距離〜3.5x微細加工の限界寸法）およそ３μｍ程
度であるため、３μｍの長さにわたって電子が移動でき
る空間が確保しにくい上、３μｍの距離で放電可能な電
圧は最低9Vであるが、通常の半導体素子の電源電圧5Vに
比べて高すぎるという課題を有していた。
本発明は上記従来の課題を解決するもので、カソード
とアノード間の電圧を下げ、MOSトランジスタと組み合
わせて集積化できる固体素子を提供することを目的とす
る。
とアノード間の電圧を下げ、MOSトランジスタと組み合
わせて集積化できる固体素子を提供することを目的とす
る。
課題を解決するための手段 この目的を達成するために本発明の固体素子は、基板
上の絶縁物に囲まれた溝内に露出した対向するアノード
およびカソードと、溝を覆って形成された絶縁膜の上面
にあってカソードとアノードの中間位置に形成したグリ
ッドからなる構成を有している。
上の絶縁物に囲まれた溝内に露出した対向するアノード
およびカソードと、溝を覆って形成された絶縁膜の上面
にあってカソードとアノードの中間位置に形成したグリ
ッドからなる構成を有している。
作用 この構成によって、カソードとアノードの間隔を0.8
μｍ程度にできるため、電子が移動する空間を確保しや
すい上、放電可能な電圧はおよそ2.4Vで通常のMOSトラ
ンジスタの電源電圧で十分に駆動できる。さらに微細加
工技術が進展すれば、0.3μｍ程度まで間隔を縮小する
ことができる。
μｍ程度にできるため、電子が移動する空間を確保しや
すい上、放電可能な電圧はおよそ2.4Vで通常のMOSトラ
ンジスタの電源電圧で十分に駆動できる。さらに微細加
工技術が進展すれば、0.3μｍ程度まで間隔を縮小する
ことができる。
実施例 以下本発明の一実施例を図面を用いて説明する。
第１図（ａ）は本発明の第１の実施例における固体素
子の平面図、第１図（ｂ）は同固体素子をＡ−Ａ′線で
切断した断面図である。図に示すように溝１の対向する
２辺にそれぞれカソード２とアノード３が配置され、カ
ソード２およびアノード３上にグリッド４がシリコン酸
化膜６を介して設けられている。溝１の寸法は、カソー
ド２とアノード３が配置された辺（以下対向辺と称す
る）が１μｍで、それ以外の辺は２μｍである。この対
向辺は電界を強めるために１〜３μｍが適当で、カソー
ド２とアノード３が配置されていない辺は取り出せる電
流の大きさに対応するため大きければ大きい程望ましい
が、微細加工上安定して溝１に空間を形成する必要性か
ら0.5から1.0μｍ程度が望ましい。必要な場合には第１
図（ａ）の構造を複数個並列に接続して、取り出せる電
流を増大させることも可能である。
子の平面図、第１図（ｂ）は同固体素子をＡ−Ａ′線で
切断した断面図である。図に示すように溝１の対向する
２辺にそれぞれカソード２とアノード３が配置され、カ
ソード２およびアノード３上にグリッド４がシリコン酸
化膜６を介して設けられている。溝１の寸法は、カソー
ド２とアノード３が配置された辺（以下対向辺と称す
る）が１μｍで、それ以外の辺は２μｍである。この対
向辺は電界を強めるために１〜３μｍが適当で、カソー
ド２とアノード３が配置されていない辺は取り出せる電
流の大きさに対応するため大きければ大きい程望ましい
が、微細加工上安定して溝１に空間を形成する必要性か
ら0.5から1.0μｍ程度が望ましい。必要な場合には第１
図（ａ）の構造を複数個並列に接続して、取り出せる電
流を増大させることも可能である。
第１図に示す微細真空管は、例えば次に示す製造方法
によって形成できる。絶縁基板５上に所望のレジストパ
ターンを形成し、溝１を形成する。次にマグネトロンス
パッタ法やCVD法（化学的気相成長法）でアルミニウム
（Al合金を含む）やタングステン（Ｗ）を成長させる。
次に溝１の対向する２辺に形成した所定のパターンを有
するレジストをマスクとして、不要なアルミニウムやタ
ングステンを除去し、カソード２とアノード３を形成す
る。さらにプラズマCVD法によりシリコン酸化膜６を堆
積させる。最後にマグネトロンスパッタ法やCVD法（化
学的気相成長）でアルミニウム（Al合金を含む）やタン
グステン（Ｗ）を成長させ、溝１の上部に形成した所定
のパターンを有するレジストをマスクとして、不要なア
ルミニウムやタングステンを除去し、グリッド４を形成
する。このとき絶縁基板５は、他の半導体基板や金属基
板に各種絶縁膜を形成したものでもよい。次に本発明の
第２の実施例について第２図（ａ），（ｂ）を参照しな
がら説明する。
によって形成できる。絶縁基板５上に所望のレジストパ
ターンを形成し、溝１を形成する。次にマグネトロンス
パッタ法やCVD法（化学的気相成長法）でアルミニウム
（Al合金を含む）やタングステン（Ｗ）を成長させる。
次に溝１の対向する２辺に形成した所定のパターンを有
するレジストをマスクとして、不要なアルミニウムやタ
ングステンを除去し、カソード２とアノード３を形成す
る。さらにプラズマCVD法によりシリコン酸化膜６を堆
積させる。最後にマグネトロンスパッタ法やCVD法（化
学的気相成長）でアルミニウム（Al合金を含む）やタン
グステン（Ｗ）を成長させ、溝１の上部に形成した所定
のパターンを有するレジストをマスクとして、不要なア
ルミニウムやタングステンを除去し、グリッド４を形成
する。このとき絶縁基板５は、他の半導体基板や金属基
板に各種絶縁膜を形成したものでもよい。次に本発明の
第２の実施例について第２図（ａ），（ｂ）を参照しな
がら説明する。
第２図（ａ），（ｂ）は、第１図に示す第１の実施例
を変形したもので、第１の実施例ではグリッド４が一方
向しかないため、放電電流の制御がしにくいことを改善
するため溝１の周りに第２のグリッド4aを設けたもので
ある。グリッド4aは、電界をかけるためのもので電流が
流れないので、材料としてはアルミニウム，タングステ
ン，多結晶シリコンなどを用いることができる。グリッ
ド４と第２のグリッド4aは接続して同電位としてもよい
が、別々のグリッドとして使うことも可能である。
を変形したもので、第１の実施例ではグリッド４が一方
向しかないため、放電電流の制御がしにくいことを改善
するため溝１の周りに第２のグリッド4aを設けたもので
ある。グリッド4aは、電界をかけるためのもので電流が
流れないので、材料としてはアルミニウム，タングステ
ン，多結晶シリコンなどを用いることができる。グリッ
ド４と第２のグリッド4aは接続して同電位としてもよい
が、別々のグリッドとして使うことも可能である。
この第２の実施例は、例えば次の製造方法で製造する
ことができる。絶縁基板５上に拡散した多結晶シリコン
（あとで第２のグリッド4aになる）を成長させる。溝１
を形成するために所望のレジストパターンを形成し、溝
１を開口する。次に絶縁のため、多結晶シリコンの表面
を酸化し、酸化シリコン膜6aを形成する。次にマグネト
ロンスパッタ法やCVD法（化学的気相成長）でアルミニ
ウム（Al合金を含む）、タングステン（Ｗ）または銅
（Cu）を成長させる。次に溝１の対向する２辺に形成し
た所定のパターンを有するレジストをマスクとして不要
なアルミニウムやタングステンを除去し、カソード２と
アノード３を形成する。さらにプラズマCVD法によりシ
リコン酸化膜６を堆積する。最後にマグネトロンスパッ
タ法やCVD法（化学的気相成長）でアルミニウム（Al合
金を含む）やタングステン（Ｗ）を成長させ、溝１の上
部に形成した所定のパターンを有するレジストをマスク
として不要なアルミニウムやタングステンを除去し、グ
リッド４を形成する。このとき絶縁基板５は他の半導体
基板や金属基板に各種絶縁膜を形成したものでもよい。
なおカソード2,アノード3,グリッド4aの取り出しのため
に必要に応じてコンタクトホールを形成して、上層の配
線と接続するのは随時可能である。なお溝に絶縁物を埋
め込んで、特定の素子のみを絶縁破壊させプログラマブ
ルな回路を構成することができる。
ことができる。絶縁基板５上に拡散した多結晶シリコン
（あとで第２のグリッド4aになる）を成長させる。溝１
を形成するために所望のレジストパターンを形成し、溝
１を開口する。次に絶縁のため、多結晶シリコンの表面
を酸化し、酸化シリコン膜6aを形成する。次にマグネト
ロンスパッタ法やCVD法（化学的気相成長）でアルミニ
ウム（Al合金を含む）、タングステン（Ｗ）または銅
（Cu）を成長させる。次に溝１の対向する２辺に形成し
た所定のパターンを有するレジストをマスクとして不要
なアルミニウムやタングステンを除去し、カソード２と
アノード３を形成する。さらにプラズマCVD法によりシ
リコン酸化膜６を堆積する。最後にマグネトロンスパッ
タ法やCVD法（化学的気相成長）でアルミニウム（Al合
金を含む）やタングステン（Ｗ）を成長させ、溝１の上
部に形成した所定のパターンを有するレジストをマスク
として不要なアルミニウムやタングステンを除去し、グ
リッド４を形成する。このとき絶縁基板５は他の半導体
基板や金属基板に各種絶縁膜を形成したものでもよい。
なおカソード2,アノード3,グリッド4aの取り出しのため
に必要に応じてコンタクトホールを形成して、上層の配
線と接続するのは随時可能である。なお溝に絶縁物を埋
め込んで、特定の素子のみを絶縁破壊させプログラマブ
ルな回路を構成することができる。
発明の効果 以上のように本発明は、グリッドがアノード，カソー
ドに対して絶縁されているため、グリッドを放電を起こ
し易くなる（＋）電位に設定することができ、またグリ
ッドをアノードとカソードの中間ではなく、上面に移動
させることにより、アノードとカソードの距離を0.8μ
ｍ程度まで接近させることができ、放電開始電圧を1V程
度に下げることができ、素子寸法も小さくできる等の優
れた固体素子を実現できるものである。
ドに対して絶縁されているため、グリッドを放電を起こ
し易くなる（＋）電位に設定することができ、またグリ
ッドをアノードとカソードの中間ではなく、上面に移動
させることにより、アノードとカソードの距離を0.8μ
ｍ程度まで接近させることができ、放電開始電圧を1V程
度に下げることができ、素子寸法も小さくできる等の優
れた固体素子を実現できるものである。
第１図（ａ）は本発明の第１の実施例における固体素子
の平面図、第１図（ｂ）は同固体素子を第１図（ａ）の
Ａ−Ａ′線に沿って切断した断面図、第２図（ａ）は本
発明の第２の実施例における固体素子の平面図、第２図
（ｂ）は同固体素子を第２図（ａ）のＡ−Ａ′線に沿っ
て切断した断面図、第３図（ａ）は従来の固体素子の平
面図、第３図（ｂ）は同固体素子を第３図（ａ）のＡ−
Ａ′線に沿って切断した断面図である。 １……溝、２……カソード（第１の電極）、３……アノ
ード（第２の電極）、４……グリッド（第３の電極）、
５……絶縁基板（基板）、６……シリコン酸化膜（絶縁
膜）。
の平面図、第１図（ｂ）は同固体素子を第１図（ａ）の
Ａ−Ａ′線に沿って切断した断面図、第２図（ａ）は本
発明の第２の実施例における固体素子の平面図、第２図
（ｂ）は同固体素子を第２図（ａ）のＡ−Ａ′線に沿っ
て切断した断面図、第３図（ａ）は従来の固体素子の平
面図、第３図（ｂ）は同固体素子を第３図（ａ）のＡ−
Ａ′線に沿って切断した断面図である。 １……溝、２……カソード（第１の電極）、３……アノ
ード（第２の電極）、４……グリッド（第３の電極）、
５……絶縁基板（基板）、６……シリコン酸化膜（絶縁
膜）。
Claims (4)
- 【請求項１】基板上に絶縁物に囲まれた少なくとも１つ
の溝を有し、前記溝内に露出した一対の対向する第１お
よび第２の電極と前記溝を覆って形成された絶縁膜の上
面にあって前記第１および第２の電極の中間位置を含ん
で形成された第３の電極とを有し、前記第１と第２の電
極間を流れる電流を前記第３の電極から発生する電界で
制御する固体素子。 - 【請求項２】溝の内部が大気圧以下である請求項１記載
の固体素子。 - 【請求項３】溝の内部が絶縁物で満たされている請求項
１記載の固体素子。 - 【請求項４】一対の対向する第１および第２の電極が基
板平面と平行に対向している請求項１記載の固体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18086590A JP2760452B2 (ja) | 1990-07-09 | 1990-07-09 | 固体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18086590A JP2760452B2 (ja) | 1990-07-09 | 1990-07-09 | 固体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0467535A JPH0467535A (ja) | 1992-03-03 |
| JP2760452B2 true JP2760452B2 (ja) | 1998-05-28 |
Family
ID=16090708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18086590A Expired - Lifetime JP2760452B2 (ja) | 1990-07-09 | 1990-07-09 | 固体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2760452B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9553209B2 (en) | 2014-11-18 | 2017-01-24 | Stmicroelectronics S.R.L. | Process for manufacturing a semiconductor device comprising an empty trench structure and semiconductor device manufactured thereby |
-
1990
- 1990-07-09 JP JP18086590A patent/JP2760452B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0467535A (ja) | 1992-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6121659A (en) | Buried patterned conductor planes for semiconductor-on-insulator integrated circuit | |
| US4329706A (en) | Doped polysilicon silicide semiconductor integrated circuit interconnections | |
| KR100230158B1 (ko) | 누설 전류가 감소된 앤티퓨즈 구조 및 제조 방법 | |
| US5508220A (en) | Method of forming antifuses having minimum areas | |
| KR950006472B1 (ko) | 반도체기억장치 | |
| KR920004541B1 (ko) | 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법 | |
| US5043290A (en) | Process for forming electrodes for semiconductor devices by focused ion beam technology | |
| US5811330A (en) | Method of fabricating an overvoltage protection device in integrated circuits | |
| US20070080404A1 (en) | Semiconductor device | |
| US6656814B2 (en) | Methods of fabricating integrated circuit devices including distributed and isolated dummy conductive regions | |
| US4766089A (en) | Method of manufacturing a charge-coupled device | |
| JPH11354756A (ja) | 半導体装置及びその製造方法 | |
| EP0588370A2 (en) | Manufacturing method of thin film transistor and semiconductor device utilized for liquid crystal display | |
| JPS62105444A (ja) | 半導体構造の形成方法 | |
| US6235619B1 (en) | Manufacturing method for reduced semiconductor memory device contact holes with minimal damage to device separation characteristics | |
| JP2760452B2 (ja) | 固体素子 | |
| JPS6333870A (ja) | 半導体構造体 | |
| JP3402905B2 (ja) | 半導体素子 | |
| KR20000013433A (ko) | 선택적 금속 실리사이드막 형성방법 | |
| JP2000252422A (ja) | 半導体装置及びその製造方法 | |
| JP3972988B2 (ja) | 半導体装置の製造方法 | |
| KR100372820B1 (ko) | 이중 실리콘 모스펫 및 그 제조방법 | |
| KR100478204B1 (ko) | 더미 콘택트를 갖는 반도체 소자 구조 | |
| JP3153826B2 (ja) | 静電誘導型半導体装置およびその製造方法 | |
| JPH01289142A (ja) | 垂直配線構造 |