DE10393853T5 - Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich und einem dicken Bodenoxid und Verfahren zur Herstellung desselben - Google Patents

Trench-MIS-Bauteil mit einem implantierten Drain-Drift-Bereich und einem dicken Bodenoxid und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE10393853T5
DE10393853T5 DE10393853T DE10393853T DE10393853T5 DE 10393853 T5 DE10393853 T5 DE 10393853T5 DE 10393853 T DE10393853 T DE 10393853T DE 10393853 T DE10393853 T DE 10393853T DE 10393853 T5 DE10393853 T5 DE 10393853T5
Authority
DE
Germany
Prior art keywords
trench
epitaxial layer
dopant
layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10393853T
Other languages
English (en)
Other versions
DE10393853B4 (de
Inventor
Mohamed N. Campbell Darwish
Kyle W. Santa Clara Terrill
Jainhai San Jose Qi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/326,311 external-priority patent/US7033876B2/en
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of DE10393853T5 publication Critical patent/DE10393853T5/de
Application granted granted Critical
Publication of DE10393853B4 publication Critical patent/DE10393853B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Herstellung eines Trench-MIS-Bauteils, umfassend:
Bereitstellen eines Substrats mit einem ersten Leitfähigkeitstyp;
Ausbilden einer ersten epitaxialen Schicht auf dem Substrat, wobei die erste epitaxiale Schicht mit einem Dotierungsmittel des ersten Leitfähigkeitstyps auf eine Dotierungskonzentration dotiert ist, die geringer ist als die Dotierungskonzentration des Substrats;
Ausbilden einer zweiten epitaxialen Schicht auf der ersten epitaxialen Schicht, wobei die zweite epitaxiale Schicht im Allgemeinen aus einem zweiten Leitfähigkeitstyps ist;
Ausbilden eines Trench in der zweiten epitaxialen Schicht;
Ausbilden von Seitenwand-Abstandsstücken in dem Trench;
Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps zwischen den Seitenwand-Abstandsstücken und durch einen Boden des Trench;
Ausbilden einer Bodenisolierschicht auf dem Boden des Trench zwischen den Seitenwand-Abstandsstücken;
Entfernen der Seitenwand-Abstandsstücke;
Ausbilden einer Gate-Isolierschicht auf einer Seitenwand des Trench, wobei die Gate-Isolierschicht dünner ist als die Bodenisolierschicht; und
Einführen eines leitfähigen Materials in den Trench.

Description

  • Diese Anmeldung ist eine teilweise Fortsetzung der Anmeldung Nr. 10/326,311, die eine teilweise Fortsetzung der folgenden Anmeldungen ist: Anmeldung Nr. 10/317,568, eingereicht am 12. Dezember 2002, die eine teilweise Fortsetzung der Anmeldung Nr. 09/898,652, eingereicht am 3. Juli, 2001 ist; der Anmeldung Nr. 10/176,570, eingereicht am 21. Juni 2002; und der Anmeldung Nr. 10/106,812, eingereicht am 26. März 2002, die eine teilweise Fortsetzung der Anmeldung Nr. 09/927,143 ist, eingereicht am 10. August 2001. Jede der vorstehenden Anmeldungen wird hiermit durch Bezugnahme in ihrer Gesamtheit einbezogen.
  • Gebiet der Erfindung
  • Die Erfindung bezieht sich auf Leistungs-Trench-Gate-MOSFETs mit überlegenen Ein-Widerstands- und Durchbruchs-Charakteristiken, und insbesondere auf Trench-MOSFETs, die für einen Hochfrequenzbetrieb geeignet sind. Die Erfindung bezieht sich auch auf ein Verfahren zur Herstellung solch eines MOSFETs.
  • Hintergrund der Erfindung
  • Einige Metall-Isolator-Halbleiter-(MIS)-Bauteile umfassen ein Gate, das in einem Trench angeordnet ist, der sich von der Oberfläche eines Halbleitersubstrats (beispielsweise Silicium) nach unten erstreckt. Der Stromfluss in solch einem Bauteil ist primär vertikal und als Resultat können die Zellen dichter gepackt werden. Wenn alles andere gleich ist, erhöht dies die Stromführungsfähigkeit und reduziert den Ein-Widerstand des Bauteils. Bauteile, die in der allgemeinen Kategorie von MIS-Bauteilen enthalten sind, umfassen Metall-Oxid-Halbleiter-Feldeffekt-Transistoren (MOSFETs), Bipolar-Transistoren mit isoliertem Gate (IGBTs) und MOS-Gate-Thyristoren.
  • Trench-MOSFETs können beispielsweise mit hoher Vorwärtssteilheit (gm,max) und einem geringen spezifischen Ein-Widerstand (Rein) hergestellt werden, die für eine optimale, lineare Signalverstärkung und -umschaltung wichtig sind. Einer der wichtigsten Aspekte für den Hochfrequenzbetrieb ist jedoch die Verminderung von internen Kapazitäten des MOSFETs. Die internen Kapazitäten umfassen die Gate-zu-Drain-Kapazität (Cgd), die auch als Rückkopplungskapazität (Crss) bezeichnet wird, die Eingangskapazität (Ciss) und die Ausgangskapazität (Coss).
  • 1 ist eine Querschnittsdarstellung eines herkömmlichen N-Typ-Trench-MOSFETs 10. In den MOSFET 10 ist eine epitaxiale ("N-epi") n-Typ-Schicht 14 auf einem N+-Substrat 12 gezogen. Die N-Epitaxialschicht 14 kann eine leicht dotierte Schicht, das heißt eine N–-Schicht sein. Ein P-Typ-Körperbereich 16 trennt die N-Epitaxialschicht 14 von den N+-Source-Bereichen 18. Der Strom fließt senkrecht durch einen Kanal (durch gestrichelte Linien angedeutet) entlang der Seitenwand eines Trench 20. Die Seitenwand und der Boden des Trench 20 sind mit einem dünnen Gate-Isolator (beispielsweisei Siliciumdioxid) ausgekleidet. Der Trench 20 ist mit einem leitfähigen Material, beispielsweise dotiertem Polysilicium, gefüllt, welches ein Gate 24 bildet. Der Trench 20 mit dem darin enthaltenen Gate 24 ist mit einer Isolierschicht 26 abgedeckt, die Bor-Phosphor-Silicat-Glas (BPSG) sein kann. Der elektrische Kontakt zu den Source-Bereichen 18 und dem Körperbereich 16 wird mit einem Leiter 28 hergestellt, der typischerweise ein Metall oder eine Metall-Legierung ist. Der Körperkontaktbereich 30 erleichtert den Ohm'schen Kontakt zwischen dem Metall 28 und dem P-Körper 16. Das Gate 24 wird in der dritten Dimension außerhalb der Ebene von 1 kontaktiert.
  • Ein signifikanter Nachteil des MOSFETs 10 ist ein großer Überlappungsbereich, der zwischen dem Gate 24 und der Epitaxialschicht 14 ausgebildet ist und der einen Teil des dünnen Gate-Isolators 22 der Drain-Betriebsspannung unterwirft. Die große Überlappung begrenzt die Drain-Spannungs-Auslegung des MOSFETs 10, wirft Langzeit-Zuverlässigkeitsfragen für den dünnen Gate-Isolator 22 auf und erhöht die Gate-zu-Drain-Kapazität Cgd des MOSFETs 10 in hohem Maße. In einer Trench-Struktur ist Cgd größer als bei herkömmlichen, lateralen Bauteilen, wodurch die Schaltgeschwindigkeit des MOSFETs 10 und damit seine Verwendung bei Hochfrequenzanwendungen begrenzt wird.
  • Ein mögliches Verfahren, um diesen Nachteil anzusprechen, ist in der Anmeldung Nr. 09/591,179 beschrieben und in 2 gezeigt. 2 ist eine Querschnittsdarstellung eines Trench-MOSFETs 40 mit einem undotierten Polysiliciumpfropfen 42 nahe an dem Boden des Trench. Der MOSFET 40 ist ähnlich dem MOSFET 10 von 1 mit der Ausnahme des Polysiliciumpropfens 42, der von dem Boden des Trench 20 durch die Isolierschicht 22 und von dem Gate 24 durch die Oxidschicht 44 isoliert ist. Der Schichtaufbau aus Oxidschicht 22, Polysiliciumpfropfen 42 und Oxidschicht 44 dient dazu, den Abstand zwischen dem Gate 24 und der N-Epitaxialschicht 14 zu erhöhen, wodurch Cgd herabgesetzt wird.
  • In einigen Situationen kann es jedoch bevorzugt sein, ein Material zu haben, das ein besserer Isolator ist als undotiertes Polysilicium an dem Boden des Trench 19, um Cgd für Hochfrequenzanwendungen auf ein Minimum herabzusetzen.
  • Ein mögliches Verfahren, um diesen Aspekt anzusprechen, ist in der Anmeldung Nr. 09/927,320 beschrieben und in 3 gezeigt. 3 ist eine Querschnittsdarstellung eines Trench- MOSFETs 50 mit einer dicken Oxidschicht 52 nahe bei dem Boden des Trench 20. Die dicke Oxidschicht 42 trennt das Gate 24 von der N-Epitaxialschicht 14. Dadurch werden die Probleme umgangen, die auftreten, wenn nur ein dünner Gate-Isolator 15 das Gate 24 von der N-Epitaxialschicht 14 (dem Drain) wie in 1 trennt. Die dicke Oxidschicht 52 ist ein wirksamerer Isolator als der Polysiliciumpfropfen 42, wie in 2 gezeigt ist, und dies vermindert die Gate-zu-Drain-Kapazität Cgd des MOSFETs 50 im Vergleich zu dem MOSFET 40 von 2.
  • Nichts desto weniger hat die Lösung von 3 immer noch einen dünnen Gateoxidbereich 54 zwischen dem Körperbereich 16 und der dicken Oxidschicht 52. Dies ist so, weil der untere Übergang des Körperbereichs 16 und die obere Kante der dicken Oxidschicht 52 nicht selbstausrichtend sind. Wenn der Körperbereich 16 sich an der oberen Kante der dicken Oxidschicht 52 vorbei nach unten erstreckt, könnte der MOSFET 50 einen hohen Ein-Widerstand Rein und eine hohe Schwellenspannung haben. Da diese Ausrichtung bei der Herstellung schwer zu kontrollieren ist, muss eine erhebliche Fehlertoleranz zugestanden werden, um einer Überlappung zwischen dem Körperbereich 13 und der dicken Oxidschicht 52 zu verhindern, und dies kann zu einer signifikanten Gate-zu-Drain-Überlappung in dem dünnen Gateoxidbereich 54 führen. Der dünne Gate-Bereich 54 ist auch in dem MOSFET 40 von 2 zwischen dem Körperbereich 16 und dem Polysiliciumpfropfen 42 vorhanden. Somit kann Cgd immer noch ein Problem bei Hochfrequenzanwendungen sein. Entsprechend wird ein Trench-MOSFET mit herabgesetzter Gate-zu-Drain-Kapazität Cgd und einer besseren Hochfrequenzarbeitsweise benötigt.
  • Ein anderes Problem bei Trench-MIS-Bauteilen bezieht sich auf die Stärke des elektrischen Feldes an der Kante des Trench, die beispielsweise durch die Kante 56, die in 1 gezeigt ist, dargestellt wird. Die Feldstärke ist an der Kante des Trench bei einem Maximum, und daher ist normalerweise dies die Stelle, an der der Lawinendurchbruch auftritt. Der Lawinendurchbruch führt im Allgemeinen zu der Erzeugung von heißen Trägern, und, wenn der Durchbruch nahe bei der Gateoxidschicht auftritt, können die heißen Träger in die Gateoxidschicht injiziert werden. Dies kann die Gateoxidschicht beschädigen oder durchbrechen und bietet Langzeit-Zuverlässigkeitsprobleme für das Bauteil. Es ist bevorzugt, dass der Durchbruch in dem Siliciumkörper weg von der Gateoxidschicht stattfindet.
  • Eine Technik, um die Stärke des elektrischen Feldes an den Ecken des Trench zu reduzieren und den Durchbruch in dem Siliciumkörper weg von dem Trench zu begünstigen, wird in dem US-Patent Nr. 5,072,266 gelehrt. Diese Technik ist in 4 gezeigt, die einen MOSFET 60 zeigt. Der MOSFET 60 ist ähnlich wie der MOSFET 10 von 1 mit der Ausnahme, dass sich eine tiefe P+-Diffusion 62 von dem P-Körper 16 nach unten bis zu einem Niveau unterhalb des Bodens des Trench 20 erstreckt. Die tiefe P+-Diffusion 62 hat die Wirkung, das elektrische Feld in einer solchen Weise zu formen, dass seine Stärke an der Ecke 56 des Trench reduziert wird.
  • Während die Technik des US-Patents Nr. 5,072,266 das Durchbruchsverhalten des MOSFETs verbessert, setzt sie eine untere Grenze bei dem Zellenabstand, der als "d" in 4 gezeigt ist, weil, wenn der Zellenabstand zu sehr reduziert wird, Dotierungsmittel von der tiefen P+-Diffusion in den Kanalbereich des MOSFET gelangt und seine Schwellenspannung erhöht. Eine Reduzierung des Zellenabstands erhöht den Gesamtumfang der Zellen des MOSFET, wodurch eine größere Gate-Breite für den Strom bereitgestellt und damit der Ein-Widerstand des MOSFETs reduziert wird. Folglich besteht der Nettoeffekt bei der Verwendung der Technik des Bulucea-Patents, um die Durchbruchs-Charakteristiken des MOSFETs zu verbessern, darin, dass es schwieriger wird, den Ein-Widerstand herabzusetzen.
  • Zusammenfassend gibt es einen klaren Bedarf für eine MIS-Struktur, die einen niedrigen Ein-Widerstand eine niedrige Schwellenspannung liefert und dennoch zu einem Hochfrequenzbetrieb fähig ist.
  • Zusammenfassung der Erfindung
  • In einem MIS-Bauteil gemäß der Erfindung wird über einem Substrat eines ersten Leitfähigkeitstyps eine epitaxiale ("epi") Schicht eines zweiten Leitfähigkeitstyps angeordnet. Ein Trench wird in der Epitaxialschicht ausgebildet und ein Gate ist in dem Trench angeordnet und von der Epitaxialschicht durch eine Oxid- oder andere Isolierschicht getrennt.
  • Um die Gate-zu-Drain-Kapazität Cgd auf ein Minimum herabzusetzen, wird eine dicke Isolierschicht, vorzugsweise Oxid, auf dem Boden des Trench ausgebildet. Der Trench ist mit einer relativ dicken Schicht aus beispielsweise Nitrid ausgekleidet, und die Nitridschicht wird direkt geätzt, um die Nitridschicht von dem Boden des Trench zu entfernen. An diesem Punkt wird ein Dotierungsmittel des ersten Leitfähigkeitstyps durch den Boden des Trench implantiert, um einen Drain-Drift-Bereich zu bilden, der sich von dem Trenchboden zu dem Substrat erstreckt.
  • Die dicke Isolierschicht kann in verschiedenen Weisen ausgebildet werden. Eine Oxid- oder andere Isolierschicht kann beispielsweise durch chemische Abscheidung aus der Dampfphase (CVD) abgeschieden werden, und die dicke Isolierschicht kann zurückgeätzt werden, bis nur ein "Pfropfen" auf dem Boden des Trench zurückbleibt. Eine Oxidschicht kann thermisch auf dem Boden des Trench ausgebildet werden. Ein Abscheidungsverfahren kann in solch einer Weise ausgeführt werden, dass das abgeschiedene Material (beispielsweise Oxid) sich vorzugsweise auf dem Silicium an dem Boden des Trench abscheidet, im Gegensatz zu dem Material (beispielsweise Nitrid), welches die Seitenwände des Trench auskleidet.
  • Nachdem die dicke Isolierschicht auf dem Boden des Trench ausgebildet worden ist, wird das Material, das die Seitenwände des Trench auskleidet, entfernt. Eine relativ dünne Gateoxidschicht wird auf den Seitenwänden des Trench ausgebildet, und der Trench wird mit einem leitfähigen Gate-Material, beispielsweise dotiertem Polysilicium, gefüllt. Ein Implantat zur Schwellenwerteinstellung oder Körperimplantat kann ausgeführt werden, und Source-Bereiche des ersten Leitfähigkeitstyps werden an der Oberfläche der Epitaxialschicht ausgebildet.
  • Der Drain-Drift-Bereich kann in verschiedener Weise ausgebildet werden. Ein Dotierungsmittel des zweiten Leitfähigkeitstyps kann durch den Boden des Trench mit einer Dosis und einer Energie so implantiert werden, dass es sich ohne Diffusion von dem Trenchboden zu dem Substrat erstreckt. Alternativ kann das Dotierungsmittel des zweiten Leitfähigkeitstyps durch den Trenchboden mit einer niedrigeren Energie implantiert werden, so dass es anfänglich einen Bereich des zweiten Leitfähigkeitstyps unmittelbar unterhalb des Trenchbodens bildet, und das Dotierungsmittel kann dann nach unten zu dem Substrat dadurch diffundiert werden, dass die Struktur einer erhöhten Temperatur während einer vorgegebenen Zeitdauer unterworfen wird. Alternativ kann eine Schicht des zweiten Leitfähigkeitstyps an einer Stelle bei oder nahe bei der Grenzfläche zwischen der Epitaxialschicht und dem Substrat implantiert werden, und das Dotierungsmittel kann nach oben zu dem Boden des Trench diffundiert werden. Die vorstehenden Verfahren können kombiniert werden: ein Bereich des zweiten Leitfähigkeitstyps kann unmittelbar unterhalb des Trenchbodens ausgebildet werden, und eine Schicht des zweiten Leitfähigkeitstyps kann an einer Stelle bei oder nahe bei der Grenzfläche zwischen der Epitaxialschicht und dem Substrat implantiert werden, und die Struktur kann aufgeheizt werden, um zu bewirken, dass der Bereich und die Schicht miteinander verschmelzen. Eine Reihe von Implantierungen kann durchgeführt werden, um einen Drain-Drift-Bereich zu erzeugen, der einen "Stapel" von Bereichen des zweiten Leitfähigkeitstyps zwischen dem Trenchboden und dem Substrat umfasst.
  • Das MIS-Bauteil, das aus diesem Verfahren resultiert, hat eine dicke Oxid- oder andere Isolierschicht an dem Boden des Trench und einen Drain-Drift-Bereich, der sich von dem Boden des Trench zu dem Substrat erstreckt. Die Übergänge des Drain-Drift-Bereichs sind vorzugsweise selbstausrichtend mit den Ecken der dicken Isolierschicht. Dadurch wird die Gate-zu-Drain-Kapazität auf ein Minimum herabgesetzt, ohne dass das Risiko eingegangen wird, die Schwellenspannung oder den Ein-Widerstand des Bauteils zu beeinträchtigen. In dem Zentrum der MOSFET-Zellen erstreckt sich die P-Epitaxialschicht unter das Niveau des Trenchbodens, wobei sichergestellt wird, dass jeglicher Durchbruch von der Gateoxidschicht weg stattfindet. Es gibt jedoch kein tiefes Implantat der Art, die von dem US-Patent Nr. 5,072,266 gelehrt wird, so dass der Zellenabstand eingestellt werden kann, ohne dass man befürchten muss, dass das Dotierungsmittel des zweiten Leitfähigkeitstyps in den Kanalbereich gelangt und die Schwellenspannung des Bauteils nachteilig beeinflusst.
  • Um die Durchbruchspannung des Bauteils zu erhöhen, kann eine leicht dotierte Epitaxialschicht des ersten Leitfähigkeitstyps auf der Oberseite des Substrats ausgebildet werden.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt einen herkömmlichen Trench-MOSFET, der in einer N-Epitaxialschicht ausgebildet ist, die über einem N+-Substrat liegt.
  • 2 zeigt einen Trench-MOSFET mit einem undotierten Polysiliciumpfropfen nahe bei dem Boden des Trench.
  • 3 zeigt einen Trench-MOSFET mit einer dicken Oxidschicht nahe an dem Boden des Trench.
  • 4 zeigt einen MOSFET mit einer tiefen P+-Diffusion, die sich zu einem Niveau unterhalb des Bodens des Trench nahe bei dem Zentrum der Zelle nach unten erstreckt.
  • 5A zeigt einen MIS-Bauteil entsprechend dieser Erfindung.
  • 5B zeigt die Verarmungsbereiche, die sich in dem MIS-Bauteil von 5 ausbilden, wenn der Bauteil in Rückwärtsrichtung vorgespannt wird.
  • 6 zeigt einen MIS-Bauteil entsprechend dieser Erfindung, worin die Epitaxialschicht in zwei Unterschichten unterteilt ist, die unterschiedliche Dotierungskonzentrationen haben.
  • 7A und 7B sind graphische Darstellungen, die unter Verwendung des Computersimulationsprogramms SUPREME erstellt wurden und die Dotierungskonzentrationen des MOSFETs von 5A in einer vertikalen Schnittdarstellung durch den Kanalbereich bzw. den Boden des Trench zeigen.
  • 8A und 8B sind graphische Darstellungen, die unter Verwendung des Computersimulationsprogramms MEDICI erstellt wurden und die Dotierungskonzentrationen des MOSFETs von 5A bei einem vertikalen Schnitt durch den Kanalbereich bzw. den Boden des Trench zeigen.
  • 8A ist eine graphische Darstellung des Dotierungsprofils an einem vertikalen Querschnitt durch den Kanal eines herkömmlichen MOSFETs, wie dem, der in 1 gezeigt ist, wobei dargestellt ist, dass die Dotierungskonzentration des Kanalbereichs in Richtung zu dem Drain sehr schnell abfällt.
  • 9B ist eine andere graphische Darstellung des Dotierungsprofils in einem vertikalen Schnitt durch den Kanal eines MOSFETs, wobei dargestellt ist, dass die Dotierungskonzentration in dem Kanalbereich relativ konstant ist.
  • 10A und 10B sind graphische Darstellungen von Dotierungsprofilen ähnlich wie die graphische Darstellung von 9B, die die Hinzufügung eines Implantats für die Schwellenwerteinstellung bzw. ein Körperimplantat zeigen.
  • 11 zeigt die allgemeine Form des Dotierungsprofils in einem vertikalen Schnitt unterhalb des Trench, wenn der Drain-Drift-Bereich durch Implantieren einer tiefen Schicht und Aufwärtsdiffusion der tiefen Schicht gebildet wird.
  • 12A–12G zeigen ein Verfahren zur Herstellung eines Drain-Drift-Bereichs durch Implantieren eines Dotierungsmittels zwischen den Trench-Seitenwand-Abstandsstücken und durch den Boden des Trench.
  • 12A und 12I zeigen ein Verfahren zur Herstellung eines Drain-Drift-Bereichs durch Implantieren von Dotierungsmittel zwischen den Trench-Seitenwand-Abstandsstücken in einen Bereich unmittelbar unterhalb des Bodens des Trench und durch ein Diffundieren desselben nach unten zu dem Substrat.
  • 12J und 12K zeigen ein Verfahren zur Herstellung eines Drain-Drift-Bereichs durch Implantieren einer tiefen Schicht aus Dotierungsmittel unterhalb des Trench und Diffundieren des Dotierungsmittels nach oben zu dem Trench.
  • 12L und 12M zeigen ein Verfahren zur Herstellung eines Drain-Drift-Bereichs durch Implantieren von Dotierungsmittel zwischen den Trench-Seitenwand-Abstandsstücken, um sowohl einen relativ flachen Bereich unmittelbar unterhalb des Bodens des Trench und eine tiefe Schicht unterhalb des Trench zu bilden und dann das Dotierungsmittel zu diffundieren, bis der flache Bereich und die tiefe Schicht miteinander verschmelzen.
  • 12N zeigt ein Verfahren zur Herstellung eines Drain-Drift-Bereichs durch Durchführen einer Reihe von Implantierungen mit unterschiedlichen Energien zwischen den Trench-Seitenwand-Abstandsstücken und durch den Boden des Trench, um einen Stapel von Bereichen zu bilden.
  • 12O zeigt ein Ausführungsbeispiel eines stark dotierten Bereichs, der in den Drain-Drift-Bereich implantiert ist.
  • 13A–13C zeigen ein Verfahren zur Herstellung einer dicken Bodenoxidschicht durch Abscheiden eines Oxids zwischen den Trench-Seitenwand-Abstandsstücken.
  • 14 zeigt ein Verfahren zur Herstellung einer dicken Bodenoxidschicht durch thermisches Aufwachsen eines Oxids zwischen den Trench-Seitenwand-Abstandsstücken.
  • 15A–15C zeigen das Verfahren von 14 mit Seitenwand-Abstandsstücken unterschiedlicher Dickenabmessungen.
  • 16A und 16B zeigen ein Verfahren zur Herstellung einer dicken Bodenoxidschicht durch Verwendung unterschiedlicher Abscheidungsraten des Oxids auf verschiedenen Materialien.
  • 17A–17I zeigen ein Verfahren zum Fortsetzen der Herstellung eines MIS-Bauteils, nachdem die dicke Bodenoxidschicht ausgebildet worden ist.
  • 18A und 18B zeigen ein Ausführungsbeispiel, bei dem die Epitaxialschicht anfänglich leicht entweder mit N-Typ- oder P-Typ-Verunreinigungen dotiert wird und ein P-Typ als ein Körper-Dotierungsmittelimplantiert wird.
  • 19A und 19B zeigen, wie die Erfindung die Erzeugung eines Rand-Abschlussbereiches in einem MIS-Bauteil vereinfacht,
  • 20 zeigt ein Ausführungsbeispiel, in dem der Drain-Drift-Bereich weggelassen ist und der Trench sich durch die Epitaxialschicht in das Substrat erstreckt.
  • 21–25 zeigen Ausführungsbeispiele, bei denen eine leicht dotierte Epitaxialschicht desselben Leitfähigkeitstyps wie das Substrat auf dem Substrat ausgebildet wird, um die Durchbruchsspannung des Bauteils zu erhöhen.
  • 26 zeigt einen MOSFET ähnlich zu dem MOSFET, der in 21 gezeigt ist, mit der Ausnahme, dass das dicke Bodenoxid weggelassen worden ist.
  • Beschreibung der Erfindung
  • 5A zeigt ein typisches MIS-Bauteil 70 entsprechend dieser Erfindung. Das MIS-Bauteil 70 ist ein MOSFET, es könnte jedoch auch ein anderer Typ von MIS-Bauteil sein, beispielsweise ein bipolarer Transistor mit isoliertem Gate (IGBT) oder ein MOS-Gate-Thyristor.
  • Das MIS-Bauteil 70 ist in einer epitaxialen ("epi") Schicht 102 ausgebildet, die im Allgemeinen mit einer P-Typ-Verunreinigung dotiert ist und die auf der Oberseite eines N+-Substrats 100 liegt. Das N+-Substrat 100, welches das Drain des Bauteils bildet, kann einen spezifischen Widerstand von 5 × 10–4 Ohm-cm bis 5 × 10–3 Ohm-cm beispielsweise haben, und die P-Epitaxialschicht 102 kann mit Bor bis zu einer Konzentration von 1 × 1015 cm–3 bis 5 × 1017 cm–3 dotiert sein. Das N+-Substrat 100 ist typischerweise etwa 200 Mikron dick, und die Epitaxialschicht 102 könnte von 2 Mikron bis 5 Mikron dick sein.
  • Der Trench 110 ist in der P-Epitaxialschicht 102 ausgebildet, wobei der Trench 110 mit einer Gateoxidschicht 170 ausgekleidet und mit Polysilicium gefüllt ist, das als Gate 174 dient. Ein N+-Sourcebereich 178 und ein P+-Körperkontaktbereich 180 sind an der Oberfläche der P-Epitaxialschicht 102 ausgebildet. Der restliche Teil der P-Epitaxialschicht 102 bildet eine P-Typ-Basis oder -Körper 103. Der Körper 103 bildet einen Übergang mit dem N+-Substrat 100, der im Wesentlichen mit der Grenzfläche zwischen der P-Epitaxialschicht 102 und dem N+-Substrat 100 zusammenfällt.
  • Der elektrische Kontakt zu dem N+-Source-Bereich 178 und dem P+-Körperkontaktbereich 180 wird durch eine Metallschicht 184 hergestellt. Eine Bor-Phosphor-Silicat-Glas (BPSG)-Schicht 182 isoliert das Gate 174 von der Metallschicht 184. Das Gate 174 wird elektrisch in der dritten Dimension außerhalb der Ebene der Zeichnung kontaktiert.
  • Gemäß dieser Erfindung umfasst das Drain des Bauteils 70 (a) einen N-Typ-Drain-Drift-Bereich 116, der sich zwischen dem Boden des Trench 110 und dem N+-Substrat 100 erstreckt, und (b) einen dicken Bodenoxidbereich 150, der in dem Trench 110 angrenzend an den Drain-Drift-Bereich 116 ausgebildet ist. Ein Übergang 105 zwischen dem N-Drain-Drift-Bereich 116 und dem P-Körper 103 erstreckt sich zwischen dem N+-Substrat 100 und dem Trench 110. Der N-Drain-Drift-Bereich 116 kann beispielsweise mit Phosphor bis zu einer Konzentration von 5 × 1015 cm–3 bis 5 × 1017 cm–3 dotiert sein.
  • 7A ist eine graphische Darstellung der Dotierungskonzentration in dem MOSFET 70. Die graphische Darstellung wurde durch das Computersimulationsprogramm SUPREME erstellt und ist an einem vertikalen Schnitt durch den Kanalbereich genommen und durch I-I in 5A bezeichnet. Die dargestellten Kurven zeigen die Dotierungskonzentrationen von Arsen und Bor, und die dritte Kurve zeigt die Netto-Dotierungskonzentration. 7B ist eine ähnliche graphische Darstellung bei einem vertikalen Schnitt, der den Boden des Trench schneidet und mit II-II in 5A bezeichnet ist. Die horizontale Achse von 7A ist der Abstand in Mikron unterhalb der Oberfläche der P-Epitaxialschicht; die horizontale Achse von 7B ist der Abstand in Mikron unterhalb des Bodens des Trench. Die vertikale Achse der 7A und 7B ist der Logarithmus 10 der Dotierungskonzentration in Atomen/cm–3. Es ist zu beachten, dass in 7A die Konzentration von Bor, was das Hintergrund-Dotierungsmittel in der P-Epitaxialschicht 102 ist, relativ flach ist und in dem Kanalbereich dominiert. Die Dotierungskonzentration von Arsen wird größer, wenn man sich von dem Kanalbereich in die Source oder das Drain bewegt.
  • Die 8A und 8B sind graphische Darstellungen der Dotierungskonzentrationen an denselben Schnitten respektive, wie die 7A und 7B. Die 8A und 8B wurden jedoch unter Verwendung des Computersimulationsprogramms MEDICI erstellt und zeigen nur die Netto-Dotierungskonzentration unabhängig von dem N-Typ oder P-Typ.
  • Die Simulationen SUPREME und MEDICI unterscheiden sich darin, dass SUPREME nur die Dotierungskonzentrationen eines einzigen vertikalen Schnitts betrachtet, ohne die Wirkung der Dotierungsmittel an anderen, seitlich davon beabstandeten Positionen in Betracht zu ziehen, während MEDICI alle Dotierungsmittel in der zweidimensionalen Ebene der Zeichnung in Betracht zieht.
  • Die folgenden sind unter den Vorteilen des MOSFET 70.
    • 1. Der Lawinendurchbruch tritt im allgemeinen an der Grenzfläche zwischen dem N+-Substrat 100 und der P-Epitaxialschicht 102 weg von dem Trench (das heißt an einer Stelle, die in 5A mit 72 bezeichnet ist) auf. Dies vermeidet eine Beschädigung der Gateoxidschicht 170 durch heiße Träger, die in dem Bereich des Durchbruchs erzeugt werden.
    • 2. Das Gateoxid 170 an den Ecken des Trench, wo das elektrische Feld ein Maximum erreicht, ist gegen einen Bruch geschutzt.
    • 3. Ein höherer Durchgriffs-Durchbruch kann für eine vorgegebene Schwellenspannung erzielt werden. Die Übergänge 105 zwischen dem N-Drain-Drift-Bereich 116 und dem P-Körper 103 erstrecken sich nach unten zu dem N+-Substrat 100. Wie in 5B gezeigt ist, erstrecken sich, wenn die PN-Übergänge 105 in Rückwärtsrichtung vorgespannt sind, was sie sind, wenn der MOSFET 70 in dem Aus-Zustand ist und den Strom blockiert, die Verarmungsbereiche, die durch gestrichelte Linien 105A, 105B dargestellt sind, entlang der gesamten Länge der Übergänge 105, und als Resultat dehnt sich der Verarmungsbereich in den Bereich des Kanals nicht so schnell zu dem Source-Bereich aus. Die Ausdehnung der Verarmungsbereiche zu dem Source-Bereich ist die Bedingung, die den Durchgriffs-Durchbruch verursacht.
    • 4. Ferner kann eine höhere Durchgriffs-Durchbruchspannung für eine vorgegebene Schwellenspannung erzielt werden. Wie in 9A gezeigt ist, fällt in einem herkömmlichen MOSFET, der einen diffundierten Körper hat, die Dotierungskonzentration des Körpers sehr schnell ab, wenn man sich dem N-epi-(Drift-Bereich) nähert. Die Schwellenspannung wird durch die Spitzendotierungskonzentration NA spitze bestimmt. Die Durchgriffs-Durchbruchspannung wird durch die gesamte Menge der Ladung (Qkanal) in dem Kanalbereich (dargestellt durch den Bereich unter der P-Körper-Kurve in 8A) bestimmt. In einem MOSFET dieser Erfindung ist das Dotierungsprofil des P-Körperbereichs relativ flach, wie in 9B gezeigt ist. Daher kann NA Spitze die gleiche sein, während die gesamte Ladung in dem Kanal größer ist, was eine höhere Durchgriffs-Durchbruchspannung liefert.
    • 5. Da keine tiefe Körperdiffusion in jeder Zelle (derart, die von dem US-Patent Nr. 5,072,266 gelehrt wird) stattfindet, kann der Zellenabstand ohne das Besorgnis reduziert werden, dass zusätzliches P-Typ-Dotierungsmittel in den Kanalbereich gelangt, was die Schwellenspannung des MOSFETs anhebt. Somit kann die Zellenpackungsdichte erhöht werden. Dies reduziert den Ein-Widerstand des Bauteils.
    • 6. In einem herkömmlichen Trench-MOSFET wird oft ein leicht dotierter "Drift-Bereich" zwischen dem Kanal und dem stark dotierten Substrat gebildet. Die Dotierungskonzentration in dem Drift-Bereich muss unter einem gewissen Niveau gehalten werden. Sonst wird keine effektive Verarmung erzielt, und die Stärke des elektrischen Feldes an der Ecke des Trench wird zu groß. Indem die Dotierungskonzentration in dem Drift-Bereich niedrig gehalten wird, wird jedoch der Ein-Widerstand des Bauteils erhöht. Im Gegensatz dazu kann der N-Drain-Drift-Bereich 116 dieser Erfindung stärker dotiert werden, weil die Form des Drain-Drift-Bereichs 116 und die Länge des Übergangs 105 zwischen dem N-Drain-Drift-Bereich 116 und dem P-Körperbereich 103 eine effektivere Verarmung liefern. Ein stärker dotierter N-Drain-Drift-Bereich 116 reduziert den Ein-Widerstand des Bauteils.
    • 7. Wie in 19A gezeigt ist, gibt es keine Notwendigkeit für eine separate P-Typ-Diffusion in dem Abschlussbereich des MOSFETs, da die P-Epitaxialschicht 102 sich zu dem N+-Substrat 100 erstreckt, außer, wo die N-Drain-Drift-Bereiche 116 angeordnet sind. 19B zeigt den Abschlussbereich eines herkömmlichen MOSFETs, der eine P-Typ-Diffusion 75 umfasst. Die Eliminierung der P-Typ-Abschluss-Diffusion oder des Feldrings reduziert die Anzahl der Maskierungsschritte. Beispielsweise werden in dem hier beschriebenen Verfahren nur fünf Maskierungsschritte benötigt.
  • Ausbildung des Drain-Drift-Bereichs
  • Die 12A–12N sind Querschnittsdarstellungen, die ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines Trench-MOSFET, beispielsweise des MOSFETs 70 von 5A, entsprechend der vorliegenden Erfindung zeigen. Wie in 12A gezeigt ist, beginnt das Verfahren damit, dass eine leicht dotierte P-Epitaxialschicht 102 (typischerweise etwa 6 bis 8 μm dick) auf einem stark dotierten N+-Substrat 100 gezogen wird. Ein Pufferoxid 104 (beispielsweise 100–200 Å dick) wird thermisch durch Trockenoxidation bei 950 °C während 10 Minuten auf der P-Epitaxialschicht 102 ausgebildet. Wie in 12B gezeigt ist, wird eine Nitridschicht 106 (beispielsweise 200–300 Å dick) durch chemische Abscheidung aus der Dampfphase (CVD) auf dem Pufferoxid 104 abgeschieden. Unter Verwendung eines normalen Photolithographieverfahrens und einer ersten (Trench) Maske werden die Nitridschicht 106 und das Pufferoxid 104 bemustert, um eine Öffnung 108 zu bilden, wo ein Trench angeordnet werden soll. Wie in 12C gezeigt ist, wird ein Trench 110 durch die Öffnung 108 üblicherweise unter Verwendung eines Trockenplasmaätzverfahrens, beispielsweise eines Ätzverfahrens mit reaktiven Ionen (RIE) geätzt. Der Trench 110 kann etwa 0,5–1,2 μm breit und etwa 1–2 μm tief sein.
  • Ein zweites Pufferoxid 112 (beispielsweise 100–200 Å) wird thermisch auf der Seitenwand und dem Boden des Trench 110 ausgebildet, wie in 12D gezeigt ist. Eine dicke Nitridschicht 114 (beispielsweise 1000–2000 Å) wird konform durch CVD auf der Seitenwand und dem Boden des Trench 110 und auch auf der Oberseite der Nitridschicht 106 abgeschieden, wie in 12E gezeigt ist. Die Nitridschicht 114 wird unter Verwendung eines trockenen Richtungs-Plasmaätzverfahrens, beispielsweise ein RIE, geätzt, wobei ein Ätzmittel verwendet wird, das eine hohe Selektivität für die Nitridschicht 118 über das Oxid hat. Die Nitridätzung lässt Abstandsstücke 115 von der Nitridschicht 114 entlang den Seitenwänden des Trench 110 stehen, während das Pufferoxid 112 an dem zentralen Bodenteil des Trench 110 freigelegt wird, wie in 12F gezeigt ist. Es ist möglich, dass die Nitridschicht 114 übermäßig bis zu einem solchen Maße geätzt wird, dass die Nitridschicht 106 von der Oberseite des Pufferoxids 104 entfernt wird.
  • Während die Seitenwand-Abstandsstücke 110 an ihrer Stelle belassen werden, wird ein N-Typ-Dotierungsmittel durch das Pufferoxid 112 an dem Boden des Trench 110 implantiert, um einen N-Drain-Drift-Bereich 116 (12G) zu erzeugen. Beispielsweise kann Phosphor mit einer Dosis von 1 × 1013 cm–2 bis 1 × 1014 cm–2 und einer Energie von 300 keV bis 3,0 MeV implantiert werden. Um eine signifikante Diffusion des Phosphor und die daraus folgende Ausdehnung des N-Drain-Drift-Bereichs 116 zu vermeiden, wird die Wärmebelastung, der die Struktur danach ausgesetzt wird, auf ein Äquivalent von etwa 950 °c für 60 Minuten beschränkt, oder die Struktur kann einer schnellen thermischen Temperung (RTA) bei 1050 °C für 90 Sekunden unterworfen werden. In jedem Fall behält der N-Drain-Drift-Bereich 116 im Wesentlichen die kompakte Form bei, die in 12G gezeigt ist. Vorzugsweise ist in der Querschnittsdarstellung von 12G wenigstens 75 % und vorzugsweise 90 % des N-Drain-Drift-Bereichs 116 direkt unterhalb des Trench 110 angeordnet.
  • Alternativ kann der N-Drain-Drift-Bereich 116 dadurch gebildet werden, dass Phosphor bei einer geringen Energie von 30 keV bis 300 keV (typischerweise 150 keV) implantiert wird, um einen N-Typ-Bereich 118 unmittelbar unterhalb des Trench zu bilden (12H), und dann durch Diffundieren des Phosphors durch Aufheizen bei 1050 °C bis 1150 °C während 10 Minuten bis 120 Minuten (typischerweise 1100 °C während 90 Minuten) geformt werden, so dass sich der N-Typ-Bereich 118 nach unten und zeitlich ausdehnt, um einen Drain-Drift-Bereich 120 zu bilden, der eine Form der Art hat, die in 12I gezeigt ist.
  • In einer anderen Variante des Verfahrens wird eine tiefe Schicht 122 (beispielsweise Phosphor) bei einer relativ hohen Energie zu einem Ort unterhalb des Trench implantiert, wie in 12J gezeigt ist, und ein thermisches Verfahren wird verwendet, um den Phosphor nach oben zu diffundieren, bis er den Boden des Trench erreicht, was einen Drain-Drift-Bereich 124 ergibt, wie er in 12H gezeigt ist. Dies ist unterscheidbar von dem oben im Zusammenhang mit 12G beschriebenen Verfahren, wo nach der Implantierung das N-Typ-Dotierungsmittel sich von dem Boden des Trench 110 zu der Grenzfläche zwischen dem N+-Substrat und der P-Epitaxialschicht erstreckt, oder, wie im Zusammenhang mit 12H beschrieben wurde, wo nach dem Implantieren das Dotierungsmittel unmittelbar unterhalb des Bodens des Trench liegt. Wenn das N-Typ-Dotierungsmittel mit einer relativ hohen Energie implantiert wird, um eine tiefe Schicht 122 zu bilden, bewirken Schwankungen in der Tiefe des Trench, der Dicke der P-Epitaxialschicht 102 und der Implantationsenergie möglicherweise, dass die Schicht 122 entweder oberhalb der Grenzfläche zwischen dem N+-Substrat 100 und der P-Epitaxialschicht 102 liegt (beispielsweise, wenn die P-Epitaxialschicht 102 dick ist und/oder die Trench-Tiefe klein ist) oder in dem N+-Substrat 100 liegt (beispielsweise wenn die P-Epitaxialschicht 102 dünn und/oder die Trenchtiefe groß ist).
  • 11 zeigt die allgemeine Form des Dotierungsprofils in einem vertikalen Schnitt, das an dem Boden des Trench beginnt, wenn der Drain-Drift-Bereich durch Aufwärtsdiffusion einer tiefen implantierten Schicht gebildet wird. Wie gezeigt ist, erhöht sich die Konzentration des N-Typ-Dotierungsmittels in dem Drain-Drift-Bereich monoton mit größer werdendem Abstand unterhalb des Bodens des Trench. Dies ist unterscheidbar von dem Dotierungsprofil unter dem Trench in einem MOSFET, der durch Verwendung eines Niedrigenergieverfahrens hergestellt ist, wie in 8B gezeigt ist, wo die Dotierungskonzentration anfänglich abfällt und dann in der Nachbarschaft des N+-Substrats größer wird.
  • Die Verwendung des in den 12J und 12K gezeigten Verfahrens liefert einen N-Drain-Drift-Bereich, der weitgehend auf den Bereich direkt unterhalb des Trench beschränkt ist, und gestattet einen kleineren Zellenabstand. Das Verfahren ist auch leichter zu kontrollieren und liefert einen größeren Durchsatz.
  • Alternativ kann ein kombiniertes Aufwärtsdiffusions-Abwärtsdiffusions-Verfahren verwendet werden, um den Drain-Drift-Bereich zu bilden. Wie in 12L gezeigt ist, wird eine tiefe N-Schicht 122 (beispielsweise Phosphor) an der Grenzfläche des N+-Substrats 102 und der P-Epitaxialschicht 100 durch ein Hochenergie-Implantatationsverfahren hergestellt. Wie oben im Zusammenhang mit 12H beschrieben wurde, wird ein N-Typ-Dotierungsmittel durch den Boden des Trench implantiert, um einen N+-Bereich 118 unterhalb des Trench zu bilden. Die Struktur wird dann beispielsweise auf 900 bis 1100 °C aufgeheizt. Die tiefe N-Schicht 122 diffundiert nach oben, und der N-Bereich 118 diffundiert nach unten, bis sie miteinander verschmelzen, wobei sie den N-Typ-Drain-Drift-Bereich 126 bilden, wie in 12M gezeigt ist.
  • Eine noch weitere Alternative ist es, den Drain-Drift-Bereich mit einer Reihe von drei oder mehreren N-Implantierungen mit nacheinander größer werdenden Energien auszubilden, um einen Stapel von einander überlappenden Implantationsbereichen 128 zu bilden, wie in 12N gezeigt ist. Der Stapel 128 umfasst vier implantierte Bereiche 128A–128D, jedoch könnten auch weniger oder mehr als vier Implantierungen verwendet werden, um den Stapel zu bilden. Der Stapel könnte im Wesentlichen ohne Diffusionen (das heißt keine Aufheizung) hergestellt werden, oder er könnte aufgeheizt werden, um das Dotierungsmittel zu diffundieren und den Betrag der Überlappung zwischen den Bereichen 128A–128D zu vergrößern.
  • Um die Ausbreitung des Stromes in dem Drain-Drift-Bereich zu vergrößern und den Ein-Widerstand des Bauteils weiter zu reduzieren, kann wahlweise ein hochdotierter N+-Bereich 130 in dem Drain-Drift-Bereich 116 implantiert werden, wie in 12O gezeigt ist.
  • Nach Abschluss des Verfahrens, ob es ein Hochenergie- oder Niedrigenergieverfahren ist, erstreckt sich der N-Drain-Drift-Bereich von dem N+-Substrat bis zu dem Boden des Trench. In vielen Fällen erstreckt sich der Übergang zwischen dem N-Drain-Drift-Bereich und der P-Epitaxialschicht von dem Substrat bis zu einer Seitenwand des Trench. Wenn ein Niedrigenergie-Implantationsverfahren verwendet wird und wenn das Dotierungsmittel später thermisch diffundiert wird, nimmt der Übergang zwischen dem Drain-Drift-Bereich und der P-Epitaxialschicht die Form eines Bogens an, der zu dem Inneren des Drain-Drift-Bereichs konkav ist (12I).
  • Jedes der oben beschriebenen Verfahren kann verwendet werden, um den Drain-Drift-Bereich herzustellen. In der folgenden Erläuterung, wie eine dicke Bodenisolierschicht gebildet wird, wird angenommen, dass der Implantierungsprozess verwendet wird, der durch 12G dargestellt wird. Es sollte jedoch verständlich sein, dass jedes der alternativen Verfahren ebenso verwendet werden könnte.
  • Ausbildung eines dicken Bodenoxids
  • Das Verfahren beginnt, wie in 13A dargestellt ist, mit dem Abscheiden einer dicken Isolierschicht 150, die beispielsweise 3–4 μm dick sein kann. Das Abscheidungsverfahren wird als nicht-konformes Verfahren ausgewählt, wodurch der Trench 110 gefüllt wird und ein Überfließen auf die obere Oberfläche der P-Epitaxialschicht 102 stattfindet. Die dicke Isolierschicht 150 kann beispielsweise ein Niedrigtemperaturoxid (LTO), ein durch chemische Abscheidung aus der Dampfphase (CVD) erzeugtes Oxid, ein Phosphorsilicatglas (PSG), ein Bor-Phosphorsilicatglas (BPSG) oder ein anderes Isoliermaterial sein. In der folgenden Beschreibung wird angenommen, dass die Isolierschicht 150 eine CVD-Oxidschicht ist.
  • Die Oxidschicht 150 wird in den Trench 110 zurückgeätzt, typischerweise durch Durchführung einer Nassätzung mit einem Ätzmittel, das eine hohe Selektivität für Oxid über das Nitrid hat. Die Oxidschicht 150 wird geätzt, bis nur etwa 0,1–0,2 μm in dem Trench 110 übrig bleiben, wie in 13B gezeigt ist, wobei eine dicke Bodenoxidschicht 151 gebildet wird.
  • Die Nitridschicht 106 und die Abstandsstücke 115 werden entfernt typischerweise durch Durchführung einer Nassätzung mit einem Ätzmittel, das eine hohe Selektivität für Nitrid über Oxid hat. Das Pufferoxid 104 und der freiliegende Teil des Pufferoxids 112 werden typischerweise nassgeätzt. Diese Nassätzung entfernt einen kleinen, jedoch unsignifikanten Teil der dicken Oxidschicht 151. Die resultierende Struktur ist in 13C gezeigt, wobei die dicke Oxidschicht 151 an dem Boden des Trench 110 übrig bleibt.
  • In einer Abwandlung gemäß dieser Erfindung wird ein gradueller Übergang zwischen den dicken und den dünnen Abschnitten der Gateoxidschicht ausgebildet.
  • Das Verfahren kann identisch zu dem sein, das oben bis zu dem Schritt beschrieben wurde, der in 12F gezeigt ist, wo die Nitridätzung Seitenwand-Abstandsstücke 115 entlang den Seiten wänden des Trench 110 stehen lässt, während das Pufferoxid 112 in dem zentralen Bodenabschnitt des Trench 110 freigelegt wird. In dem nächsten Schritt wird jedoch statt der Abscheidung einer dicken Isolierschicht eine dicke Oxidschicht durch ein thermisches Verfahren ausgebildet. Wenn dies getan ist, verbraucht das thermische Oxid einen Teil des Siliciums und bildet dadurch Unterschneidungen an den Ecken der Seitenwand-Abstandsstücke 115, was bewirkt, dass das Nitrid sich von der Oberfläche des Trench "abhebt". Dies bildet eine Struktur, die ähnlich einem "Vogelschnabel" in einem herkömmlichen LOCOS (LOCal Oxidation of Silicon)-Verfahren ist, das oft verwendet wird, um Feldoxidbereiche an der oberen Oberfläche eines Halbleiterbauteils zu erzeugen.
  • 14 zeigt die Struktur, nachdem eine thermische Oxidschicht 158 an dem Boden des Trench 115 ausgebildet worden ist. Die Struktur ist im Einzelnen in 15A gezeigt. Die Ecken der thermischen Oxidschicht 158 werden unter die Seitenwand-Abstandsstücke 115 geschoben und werden als Resultat abfallend oder abgeschrägt.
  • Eine Änderung der Dicke der Seitenwand-Abstandsstücke ermöglicht es, die Ecken der Oxidschicht an unterschiedlichen Stellen zu positionieren. 15A zeigt verhältnismäßig dicke Seitenwand-Abstandsstücke 115, und als Resultat liegen die Ränder der Oxidschicht 158 an dem Boden des Trench 110. 15B zeigt dünnere Seitenwand-Abstandsstücke 115A, wobei die Ränder der Oxidschicht 158A im Wesentlichen an den Ecken des Trench 110 liegen. 15C zeigt noch dünnere Seitenwand-Abstandsstücke 115B, wobei die Ränder der Oxidschicht 158B an den Seitenwänden des Trench 110 liegen.
  • Auf ähnliche Weise können die Ränder der Oxidschicht an verschiedenen dazwischen liegenden Punkten dadurch positioniert werden, dass die Dicke der Seitenwand-Abstandsstücke geändert wird.
  • Die Dicke der Seitenwand-Abstandsstücke ist unabhängig von der Breite oder Tiefe des Trench. Wenn beispielsweise die Seitenwand-Abstandsstücke im Bereich von 1500 bis 2000 Å Dicke liegen, würden die Ränder der Oxidschicht sehr wahrscheinlich an dem Boden des Trench liegen (15A). Wenn die Seitenwand-Abstandsstücke 500 Å oder weniger dick sind, würden die Ränder der Oxidschicht typischerweise an den Seitenwänden des Trench liegen (15C). Eine Oxidschicht kann beispielsweise durch Aufheizung der Siliciumstruktur bei einer Temperatur von 1000 °C bis 1200 °C während 20 Minuten bis zu einer Stunde erzeugt werden.
  • Ein noch anderer Weg zur Herstellung eines dicken Bodenoxids ist in den 16A und 16B gezeigt. Nachdem der Drain-Drift-Bereich 116 und die Seitenwand-Abstandsstücke 115 ausgebildet worden sind, wie oben beschrieben und in den 12A–12G gezeigt ist, wird eine Oxidschicht 160 durch ein Verfahren abgeschieden, welches bewirkt, dass sie selektiv auf dem Silicium abgeschie den wird, das an dem Boden des Trench 110 freiliegt statt an den Seitenwand-Abstandsstücken 115. Ein Verfahren, das verwendet werden kann, ist ein subatmosphärisches, chemisches Abscheidungsverfahren aus der Dampfphase (SACVD), bei dem Ozon verwendet wird, um die chemische Reaktion anzutreiben. Während dieser Reaktion dissoziiert das Ozon leicht, um atomaren Sauerstoff freizugeben, der sich mit einem Precursor-Mittel, beispielsweise TEOS, verbindet, um Siliciumdioxid zu bilden. Die Struktur kann dann getempert werden.
  • Tabelle 1 zeigt die beispielhaften Verfahrensparameter für eine durch ozonaktivierte TEOS-SACVD-Herstellung der dicken Isolierschicht 21.
  • Figure 00160001
    Tabelle 1
  • Abstandsstücke 115 können andere Materialien als Nitrid umfassen. Das für die Abstandsstücke verwendete Material wird so ausgewählt, dass das Siliciumdioxid vorzugsweise auf dem Silicium statt auf den Abstandsstücken abgeschieden wird. Die Auswahl des Materials für die Abstandsstücke hängt von dem verwendeten Verfahren für die Oxidabscheidung ab. Tabelle 2 zeigt die Abscheidungsselektivität verschiedener Materialien während des ozonaktivierten TEOS-SACVD-Verfahrens.
  • Figure 00160002
    Tabelle 2
  • Wie in Tabelle 2 gezeigt ist, wird während der ozonaktivierten TEOS-SACVD-Abscheidung das Siliciumoxid auf Silicium fünfmal schneller abgeschieden als es auf Nitrid abgeschieden wird. Während der Herstellung eines Bauteils unter Verwendung von Nitrid-Seitenwand-Abstandsstücken 115 wäre somit das Siliciumoxid, das auf dem Boden des Trench 110 abgeschieden wird, fünfmal dicker als jegliches Siliciumdioxid, das auf den Nitrid-Seitenwand-Abstandsstücken 115 abgeschieden wird. Tatsächlich wurde bei 300 Å Oxidschichtwachstum auf der Siliciumoberfläche kein Oxidwachstum auf der Nitridoberfläche beobachtet. Die Abscheidungsselektivität ist möglicherweise begründet auf der niedrigeren Oberflächenenergie des Siliciumnitrids im Vergleich zu Silicium. Wie in 2 gezeigt ist, könnten auch thermisch erzeugtes Siliciumdioxid oder durch TEOS-PECVD abgeschiedenes Siliciumdioxid ein geeignetes Material für die Abstandsstücke darstellen, wenn die Schicht 160 durch ozonaktiviertes TEOS-SACVD abgeschieden wird, da das Siliciumdioxid sich ebenfalls vorzugsweise auf dem Silicium gegenüber diesen Materialien abscheidet. SiH4-PECVD-abgeschiedenes Siliciumdioxid oder PECVD-abgeschiedenes BPDH würden keine geeigneten Abstandsmaterialien bei ozonaktiviertem TEOS-SACVD-Verfahren abgeben, da Siliciumoxid das Silicium diesen Materialien nicht vorzieht. Wenn ein Abscheidungsverfahren außer dem ozonaktivierten TEOS-SACVD-Verfahren verwendet wird, können andere Materialien als die in Tabelle 2 gezeigten für die Seitenwand-Abstandsstücke verwendet werden.
  • Nachdem die Oxidschicht 160 abgeschieden worden ist, wird eine gepufferte Oxidätzung verwendet, um jegliches Oxid zu entfernen, das auf den Oberflächen der Nitrid-Seitenwand-Abstandsstücke 115 abgeschieden wurde, und eine Nass-Nitridätzung wird verwendet, um die Nitrid-Seitenwand-Abstandsstücke 115 und die Nitridschicht 106 zu entfernen. Um sicherzustellen, dass alles Nitrid entfernt wird, kann eine weitere Temperung durchgeführt werden, beispielsweise bei 1000 °C während 5–10 Minuten, um jegliches restliche Nitrid zu oxidieren, und die Temperung kann von einer Oxidätzung gefolgt werden. Die Oxidätzung entfernt jegliches, oxidiertes Nitrid, entfernt jedoch nicht signifikante Teile der Oxidschicht 160.
  • Die Pufferoxide 104, 112 werden ebenfalls typischerweise durch eine Nassätzung entfernt. Diese Nassätzung entfernt einen kleinen, jedoch insignifikanten Teil der Oxidschicht 160. Die resultierende Struktur ist in 16B gezeigt, wobei ein Teil der Oxidschicht 160 an dem Boden des Trench 110 übrig gelassen wird.
  • Vervollständigung des Bauteils
  • Nachdem das dicke Bodenoxid durch eines der vorstehenden Verfahren hergestellt worden ist, kann eine Sacrificial-Oxidschicht (nicht gezeigt) in den Seitenwänden des Trench erzeugt und entfernt werden. Dies unterstützt das Entfernen jeglicher Kristallbeschädigungen, die während der Ätzung des Trench verursacht werden. Die Sacrificial-Oxidschicht kann etwa 500 Å dick sein und kann thermisch, beispielsweise durch Trockenoxidation bei 1050 °C während 20 Minuten, hergestellt sein, und sie kann durch eine Nassätzung entfernt werden. Die Nassätzung des Sacrificial-Gateoxids wird kurzgehalten, um das Ätzen der Oxidschicht an dem Boden des Trench auf ein Minimum herabzusetzen.
  • Als Nächstes wird, wie in 17A gezeigt ist, eine Gateoxidschicht 170 oder eine andere Isolierschicht (beispielsweise etwa 300–1000 Å dick) auf der Seitenwand des Trench 110 und der oberen Oberfläche der P-Epitaxialschicht 102 ausgebildet. Beispielsweise kann die Gateoxidschicht 170 während einer Trockenoxidation bei 1050 °C während 20 Minuten thermisch ausgebildet werden.
  • Wie in 17B gezeigt ist, wird eine Schicht 172 aus Polysilicium oder einem anderen leitfähigen Material abgeschieden (beispielsweise durch ein Niederdruck-CVD (LPCVD)-Verfahren), um den Trench 110 zu füllen und über die horizontale Oberfläche der Oxidschicht 170 hinüber zu fließen. Die Polysiliciumschicht 172 kann beispielsweise ein in-situ dotiertes Polysilicium oder eine undotierte Polysiliciumschicht, die danach implantiert und getempert wird, oder ein alternatives, leitfähiges Material sein. Die Polysiliciumschicht 172 wird typischerweise unter Verwendung einer Ätzung mit reaktiven Ionen geätzt, bis die obere Oberfläche der Polysiliciumschicht 172 etwa auf einem Niveau mit der Oberseite der P-Epitaxialschicht 102 ist, wodurch ein Gate 174 gebildet wird, wie in 17C gezeigt ist. Bei einem N-Typ-MOSFET kann das Gate 172 beispielsweise eine Polysiliciumschicht sein, die mit Phosphor bis zu einer Konzentration von 1 × 1019 cm–3 dotiert ist. In einigen Ausführungsbeispielen kann die Polysiliciumschicht 172 an der Oberseite des Trench 110 vorbeigeätzt werden, so dass das Gate 174 hinterschnitten wird, um die Gate-zu-Source-Überlappungskapazität auf einem Minimum herabzusetzen, und ein Oxid oder eine andere Isolierschicht kann über dem Gate 174 ausgebildet werden. In vielen Fällen wird die Polysiliciumschicht 172 durch eine Öffnung in einer zweiten (Gate-Poly)-Maske geätzt, die es ermöglicht, dass ein Teil der Polysiliciumschicht 172 an ihrer Stelle bleibt, wo das Gate von dem Gate-Metallabschnitt der Metallschicht 184 kontaktiert werden soll (siehe 17I).
  • Wenn die Schwellenspannung eingestellt werden soll, kann wahlweise ein Implantat für die Schwellenwerteinstellung durchgeführt werden, beispielsweise durch Implantieren von Bor durch die Oberfläche der P- Epitaxialschicht 102. Das Bor kann mit einer Dosis von 5 × 1012 cm–2 und einer Energie von 150 keV implantiert werden, was eine Konzentration von P-Typ-Atomen von 1 × 1017 cm–3 in dem Teil der P-Epitaxialschicht 102 ergibt, die den Kanal des MOSFETs bilden wird. Wie oben beschrieben wurde, zeigt 10A ein Dotierungsprofil an einem vertikalen Schnitt durch den Kanal, wobei ein Implantat zur Schwellenwerteinstellung gezeigt ist. Wie gezeigt ist, liegt das Implantat zur Schwellenwerteinstellung typischerweise in einem Bereich des Kanals unmittelbar unterhalb des Source-Bereichs. Die Schwellenspannung des MOSFET wird durch die Spitzendotierungskonzentration NA Spitze des Implantats zur Schwellenwerteinstellung bestimmt. Wenn die Schwellenspannung des Bauteils nicht eingestellt werden muss, kann dieser Schritt weggelassen werden.
  • Wenn erwünscht, kann ein P-Typ-Dotierungsmittel, beispielsweise Bor, implantiert werden, um einen Körperbereich 176 zu bilden, wie in 17B gezeigt ist. Das Dotierungsprofil eines typischen Körperimplantats ist in der graphischen Darstellung von 10B gezeigt. Das Körperimplantat ist in gewisser Weise ähnlich zu dem Implantat zur Schwellenwerteinstellung, die Energie ist jedoch höher und als Resultat erstreckt sich das Körperimplantat bis zu einem Niveau nahe bei dem Übergang zwischen der P-Epitaxialschicht und dem N-Drain-Drift-Bereich. Die Schwellenspannung des MOSFETs wird durch die Spitzendotierungskonzentration NA Spitze des Körperimplantats bestimmt. Alternativ kann das P-Körperimplantat bis zu einem Niveau unterhalb des Bodens des Trench 110, jedoch über der Grenzfläche zwischen der P-Epitaxialschicht 102 und dem N+-Substrat 100 getrieben werden, wie durch den Körperbereich 186 in 17E gezeigt ist.
  • Als Nächstes kann die obere Oberfläche der P-Epitaxialschicht 102 mit einer dritten (Source)-Maske 190 maskiert werden, und ein N-Typ-Dotierungsmittel, beispielsweise Phosphor, kann implantiert werden, um N+-Source-Bereiche 178 zu bilden, wie in 17F gezeigt ist. Die Source-Maske 190 wird entfernt. Eine BPSF-Schicht 182 wird auf der oberen Oberfläche des Bauteils abgeschieden, und eine vierte (Kontakt)-Maske 183 wird abgeschieden und auf der Oberfläche BPSG-Schicht 182 geätzt, wie in 17G gezeigt ist. Die BPSG-Schicht 182 wird durch die Öffnungen in der Kontaktmaske 183 geätzt, und ein P-Typ-Dotierungsmittel wird durch die sich ergebenden Öffnungen in der BPSG-Schicht 182 implantiert, um P+-Körper-Kontaktbereiche 180 zu bilden, wie in 17H gezeigt ist. Die N+-Source-Bereiche 178 können beispielsweise mit Arsen bei einer Dosis von 5 × 1015 cm–2 und einer Energie von 80 keV implantiert werden, was eine Konzentration von 1 × 1020 cm–3 ergibt; die P+-Körperkontaktbereiche 180 können mir Bor bei einer Dosis von 1 × 1015 cm–2 und einer Energie von 60 keV implantiert werden, was eine Dotierungskonzentration von 5 × 1019 cm–3 ergibt.
  • Eine Metallschicht 184, vorzugsweise Aluminium, wird abgeschieden, wie in 17I gezeigt ist, wodurch ein Kurzschluss zwischen den Source-Bereichen 178 und den Körperkontaktbereichen 180 aufgebaut wird. Eine fünfte (Metall)-Maske (nicht gezeigt) wird verwendet, um die Metallschicht 184 in einen Source-Metallabschnitt, der in 17I gezeigt ist, und einen Gate-Metallabschnitt zu maskieren und zu ätzen, der verwendet wird, um das Gate elektrisch zu kontaktieren. Damit ist die Herstellung des MOSFETs 70 abgeschlossen.
  • In einem anderen Ausführungsbeispiel wird die Epitaxialschicht anfänglich leicht dotiert mit entweder einer N-Typ- oder einer P-Typ-Verunreinigung, und eine P-Typ-Verunreinigung, beispielsweise Bor, wird als ein Körperdotierungsmittel implantiert und eingetrieben, bis das Dotierungsmittel die Grenzfläche zwischen der Epitaxialschicht und dem Substrat erreicht. Solch ein Ausführungsbeispiel ist in den 18A und 18B gezeigt. Wie in 18B gezeigt ist, wird, wenn das Bor implantiert und diffundiert worden ist, ein P-Körperbereich auf dem N+-Substrat 102 ausgebildet. Die Strukturen, die einen P-Körper 176, wie in 17D dargestellt, einen P-Körper 186, wie in 17E dargestellt, und einen P-Körper 104, wie in 18B dargestellt, enthalten, können in Verbindung mit einem beliebigen der Verfahren zur Herstellung eines Drain-Drift-Bereichs, wie hier beschrieben ist, verwendet werden. Dies umfasst das Verfahren, das in den 12J und 12K gezeigt ist und das die Aufwärtsdiffusion einer tiefen implantierten Schicht umfasst; das Verfahren, das in den 12L und 12M gezeigt ist, und die Aufwärtsdiffusion einer tiefen implantierten Schicht und die Abwärtsdiffusion eines implantierten Bereiches unterhalb des Bodens des Trench umfasst; und das Verfahren, das in 12N gezeigt ist und das das Implantieren mehrfacher N-Typ-Bereiche mit unterschiedlichen Energien umfasst, um einen Stapel von einander überlappenden Bereichen zu bilden.
  • 6 zeigt ein alternatives Ausführungsbeispiel. In dem MOSFET 95 ist die P-Epitaxialschicht in zwei Unterschichten Pepi1 und Pepi2 unterteilt. Unter Verwendung eines bekannten Verfahrens kann eine Epitaxialschicht, die Unterschichten hat, dadurch hergestellt werden, dass die Flussrate des Dotierungsmittelgases verändert wird, während die Epitaxialschicht gezogen wird. Alternativ kann die Unterschicht Pepi1 durch Implantieren eines Dotierungsmittels in den oberen Teil der Epitaxialschicht gebildet werden.
  • Die Dotierungskonzentration der Unterschicht Pepi1 kann entweder größer oder kleiner als die Dotierungskonzentration der Unterschicht Pepi2 sein. Die Schwellenspannung und der Durchgriffs-Durchbruch des MOSFETs sind eine Funktion der Dotierungskonzentration der Unterschicht Pepi1, während die Durchbruchsspannung und der Ein-Widerstand des MOSFETs eine Funktion der Dotierungskonzentration der Unterschicht Pepi2 sind. In einem MOSFET dieses Ausführungsbeispiels können daher die Schwellenspannung und die Durchgriffs-Durchbruchspannung unabhängig von der Lawinendurchbruchsspannung und dem Ein-Widerstand verwirklicht werden. Die PEpitaxialschicht kann mehr als zwei Unterschichten umfassen, die unterschiedliche Dotierungskonzentrationen haben.
  • Der MOSFET 95 umfasst eine Gate-Elektrode 202, die in einem Trench 204 positioniert ist, der mit einer Oxidschicht ausgekleidet ist. Die obere Oberfläche des Gate 202 ist in den Trench 204 hinterschnitten. Die Oxidschicht umfasst einen dicken Abschnitt 206, der gemäß dieser Erfindung ausgebildet ist und der im Allgemeinen an dem Boden des Trench 204 angeordnet ist, und verhältnismäßig dünne Abschnitte 201 angrenzend an die Seitenwände des Trench 204. Zwischen dem dicken Abschnitt 206 und den dünnen Abschnitten 210 sind Übergangsbereiche 208, wo die Dicke der Oxidschicht allmählich von dem dicken Abschnitt 206 zu den dünnen Abschnitten 210 abnimmt. Der MOSFET 100 hat auch PN-Übergänge, die den Trench 204 in den Übergangsbereichen 208 schneiden. Wie oben beschrieben wurde, kann die Lage der Übergangsbereiche 208 dadurch variiert werden, dass die Dicke der Nitridschicht während der Herstellung des MOSFETs 95 geändert wird.
  • Der MOSFET 95 unfasst auch N+-Source-Bereiche 214, P+-Körperkontaktbereiche 216, eine dicke Oxidschicht 218, die über der Gate-Elektrode 202 liegt, und eine Metallschicht 220, die den elektrischen Kontakt mit den N+-Source-Bereichen 214 und den P+-Körperkontaktbereichen 216 herstellt. Wie durch gestrichelte Linien gezeigt ist, enthält der MOSFET 95 einen hochdotierten Bereich 222 an dem Boden des Trench 204. Der hochdotierte Bereich 222 kann durch Implantieren eines N+-Typ-Dotierungsmittels, beispielsweise Arsen oder Phosphor, erzeugt werden, nachdem die Nitridschicht geätzt worden ist, wie in 12O gezeigt ist.
  • 20 zeigt ein anderes alternatives Ausführungsbeispiel. In dem MOSFET 98 ist ein Drain-Drift-Bereich weggelassen, und der Trench 230 erstreckt sich völlig durch die P-Epitaxialschicht 102 in das N+-Substrat 100. Dieses Ausführungsbeispiel ist besonders geeignet für Niederspannungs- (beispielsweise 5 V oder weniger)-MOSFETs.
  • Um die Durchbruchsspannung des Bauteils zu erhöhen, kann eine leicht dotierte N-Typ-Epitaxialschicht auf der Oberseite des N+-Substrats 100 unterhalb der P-Epitaxialschicht 102 gezogen werden. Mehrere Ausführungsbeispiele dieser Struktur sind in den 21 bis 25 gezeigt.
  • 21 zeigt einen MOSFET 250, der ähnlich wie der MOSFET 70 ist, der in 5A gezeigt ist, mit der Ausnahme, dass eine N-Epitaxialschicht 252 auf der Oberseite des N+-Substrats 100 gezogen worden ist. Die N-Epitaxialschicht 252 könnte von 1 bis 50 μm dick sein und könnte mit Phosphor bei einer Konzentration von 1 × 1015/cm–3 bis 1 × 1017/cm–3 dotiert sein. Die Dotierungskonzentration der N-Epitaxialschicht 252 kann entweder höher oder niedriger als die Dotierungskonzentration der P-Epitaxialschicht 102 sein.
  • Abgesehen von der Ausbildung der N-Epitaxialschicht 252 ist das Verfahren zur Herstellung des MOSFETs 250 ähnlich wie das Verfahren zur Herstellung des MOSFETs 70, das oben im Zusammenhang mit den 20A–20G beschrieben wurde. Insbesondere kann, wie in 12G gezeigt ist, Phosphor durch den Boden des Trench implantiert werden, um den Drain-Drift-Bereich 116 zu bilden. Die Energie und die Dosis der Phosphorimplantierung werden jedoch so festgelegt, dass sichergestellt ist, dass der Drain-Drift-Bereich 116 sich bis zu der oberen Grenze der N-Epitaxialschicht 252 statt zu der oberen Grenze des N+-Substrats 100 erstreckt.
  • 22 zeigt einen MOSFET 260, der einen Drain-Drift-Bereich 120 ähnlich zu dem Drain-Drift- Bereich 120 hat, der in 12I gezeigt ist. Der MOSFET 260 wird durch Implantieren des Phosphors gebildet, um einen N+-Typ-Bereich unmittelbar unterhalb des Trench zu bilden (siehe 12H), und dann durch Diffusion des Phosphors durch Aufheizung, so dass der N-Typ-Bereich sich nach unten und seitlich ausdehnt, um den Drain-Drift-Bereich 120 zu bilden, der in 22 gezeigt ist.
  • 23 zeigt einen MOSFET 270, der einen Drain-Drift-Bereich 124 hat, der ähnlich wie der Drain-Drift-Bereich 124 ist, der in 12K gezeigt ist. Der MOSFET 270 wird durch Implantieren von Phosphor gebildet, um einen N-Typ-Bereich nahe an der Grenzfläche zwischen der N-Epitaxialschicht 250 und der P-Epitaxialschicht 102 zu bilden (siehe 12J) und dann durch Diffusion von Phosphor durch Aufheizung, so dass der N-Typ-Bereich sich nach oben und seitlich ausdehnt, um den Drain-Drift-Bereich 124 zu bilden, der in 23 gezeigt ist.
  • 24 zeigt einen MOSFET 280, der einen Drain-Drift-Bereich 126 ähnlich wie der Drain-Drift-Bereich 126 hat, der in 12M gezeigt ist. Um den MOSFET 280 herzustellen, wird eine tiefe N-Schicht (beispielsweise Phosphor) an der Grenzfläche der N-Epitaxialschicht 252 und der P-Epitaxialschicht 100 durch ein Hochenergie-Implantierungsverfahren gebildet. Ein N-Typ-Dotierungsmittel wird durch den Boden des Trench implantiert, um einen zweiten N-Bereich unmittelbar unterhalb des Trench zu bilden. Die Struktur wird dann beispielsweise auf 900 bis 1100 °C aufgeheizt. Die tiefe N-Schicht diffundiert nach oben und der zweite N-Bereich diffundiert nach unten, bis sie miteinander verschmelzen und den N-Typ-Drain-Drift-Bereich 126 bilden, wie in 24 gezeigt ist.
  • 25 zeigt einen MOSFET 290, der einen Drain-Drift-Bereich enthält, der aus einer Reihe von N-Implantaten gebildet ist, die bei aufeinanderfolgend größeren Energien durchgeführt wurden, um einen Stapel von einander überlappenden implantierten Bereichen 128 zu erzeugen, ähnlich wie bei der Struktur, die in 12N gezeigt ist. Der Stapel 128 umfasst vier implantierte Bereiche, jedoch weniger oder mehr als vier Implantate können ebenfalls verwendet werden, um den Stapel zu bilden. Der Stapel könnte ohne signifikante Diffusionen (das heißt ohne Aufheizung) hergestellt werden, oder er könnte aufgeheizt werden, um das Dotierungsmittel zu diffundieren und den Betrag der Überlappung zwischen den implantierten Bereichen zu vergrößern.
  • Eine andere Gruppe umfasst Ausführungsbeispiele, die ähnlich sind wie die, die in den 21 bis 25 gezeigt sind, mit der Ausnahme, dass der dicke Bodenoxidbereich 150 weggelassen ist und der Boden des Trench mit einer Oxidschicht ausgekleidet ist, die im Wesentlichen die gleiche Dicke wie die Oxidschicht 170 hat, die die Wände des Trench 110 auskleidet. Um Bauteile dieser Art herzustellen, wird ein N-Typ-Dotierungsmittel, beispielsweise Phosphor, durch den Boden des Trench 110 an einem Stadium des Verfahrens implantiert, das in 12C gezeigt ist, und die Abscheidung der Nitridschicht 114 und die Ausbildung von Seitenwand-Abstandsstücken 115, wie in den 12E und 12F ge zeigt ist, werden weggelassen. Wenn das N-Typ-Dotierungsmittel implantiert wird, so dass es sich von dem Boden des Trench nach unten erstreckt, wie in 12G gezeigt ist, ergibt sich ein MOSFET 300, wie er in 26 gezeigt ist. Alternativ kann ein Drain-Drift-Bereich derart, wie er in den 12H– 12I, 12J–12K, 12L–12M und 12N gezeigt ist, hergestellt werden, indem die Verfahren durchgeführt werden, die im Zusammenhang mit diesen Figuren beschrieben sind. In allen Fällen erstreckt sich der Drain-Drift-Bereich von dem Boden des Trench 110 zu dem Übergang der N-Epitaxialschicht 252.
  • Während mehrere spezielle Ausführungsbeispiele dieser Erfindung beschrieben worden sind, sind diese Ausführungsbeispiele nur zur Erläuterung. Es ist für den Durchschnittsfachmann verständlich, dass zahlreiche zusätzliche Ausführungsbeispiele entsprechend den breiten Prinzipien dieser Erfindung hergestellt werden können. Beispielsweise können, während die oben beschriebenen Ausführungsbeispiele N-Kanal-MOSFETs sind, P-Kanal-MOSFETs entsprechend dieser Erfindung dadurch hergestellt werden, dass die Leitfähigkeiten der verschiedenen Bereiche in dem MOSFET umgekehrt werden.
  • Zusammenfassung
  • Ein Trench MIS-Bauteil wird in einer P-Epitaxialschicht gebildet, die über einer N-Epitaxialschicht und einem N+ Substrat liegt. In einem Ausführungsbeispiel umfasst das Bauteil eine dicke Oxidschicht an dem Boden des Trenchs und eine N-Typ-Drain-Drift-Bereich, der sich von dem Boden des Trenchs zu der N-Epitaxialschicht erstreckt. Die dicke Isolierschicht reduziert die Kapazität zwischen dem Gate und dem Drain, und verbessert daher die Fähigkeit des Bauteils, bei hohen Frequenzen zu arbeiten. Vorzugsweise, wird der Drain-Drift-Bereich dadurch hergestellt, dass Abstandsstücke auf den Seitenwänden des Trenchs hergestellt werden und dass ein N-Typ-Dotierungsmittel zwischen den Seitenwand-Abstandsstücken und durch den Boden des Trenchs implantiert werden. Die dicke Bodenoxidschicht wird auf dem Boden ausgebildet, während die Seitenwand-Abstandsstücke immernoch an ihrer Stelle sind. Der Drain-Drift-Bereich kann dotiert werden als der herkömmliche „Drift-Bereich", der in einer N-Epitaxialschicht ausgebildet wird. Auf diese Weise hat das Bauteil einen geringen Ein-Widerstand. Die N-Epitaxialschicht erhöht die Durchbruchsspannung des MIS-Bauteils.

Claims (54)

  1. Verfahren zur Herstellung eines Trench-MIS-Bauteils, umfassend: Bereitstellen eines Substrats mit einem ersten Leitfähigkeitstyp; Ausbilden einer ersten epitaxialen Schicht auf dem Substrat, wobei die erste epitaxiale Schicht mit einem Dotierungsmittel des ersten Leitfähigkeitstyps auf eine Dotierungskonzentration dotiert ist, die geringer ist als die Dotierungskonzentration des Substrats; Ausbilden einer zweiten epitaxialen Schicht auf der ersten epitaxialen Schicht, wobei die zweite epitaxiale Schicht im Allgemeinen aus einem zweiten Leitfähigkeitstyps ist; Ausbilden eines Trench in der zweiten epitaxialen Schicht; Ausbilden von Seitenwand-Abstandsstücken in dem Trench; Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps zwischen den Seitenwand-Abstandsstücken und durch einen Boden des Trench; Ausbilden einer Bodenisolierschicht auf dem Boden des Trench zwischen den Seitenwand-Abstandsstücken; Entfernen der Seitenwand-Abstandsstücke; Ausbilden einer Gate-Isolierschicht auf einer Seitenwand des Trench, wobei die Gate-Isolierschicht dünner ist als die Bodenisolierschicht; und Einführen eines leitfähigen Materials in den Trench.
  2. Verfahren nach Anspruch 1, worin das Ausbilden der Seitenwand-Abstandsstücke umfasst: das Abscheiden einer Isolierschicht konform in dem Trench und das richtungsabhängige Ätzen der Isolierschicht, um einen Teil der Isolierschicht an einem Boden des Trench zu entfernen und um dabei die Seitenwand-Abstandsstücke angrenzend an die Wände des Trench stehen zu lassen.
  3. Verfahren nach Anspruch 2, worin die Isolierschicht Nitrid umfasst.
  4. Verfahren nach Anspruch 1, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps das Implantieren eines Dotierungsmittel bei einer Dosis und Energie umfasst, derart, dass sich nach dem Implantieren und im Wesentlichen ohne thermische Diffusion das Dotierungsmittel von dem Boden des Trench zu der ersten epitaxialen Schicht erstreckt.
  5. Verfahren nach Anspruch 1, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps das Implantieren des Dotierungsmittels bei einer Dosis und Energie umfasst, derart, dass nach der Implantierung das Dotierungsmittel einen Bereich des ersten Leitfähigkeitstyps bildet, der unter dem Boden des Trench liegt und sich nicht in die erste epitaxiale Schicht erstreckt, wobei das Verfahren ferner das Aufheizen der ersten epitaxialen Schicht umfasst, um das Dotierungsmittel nach unten zu diffundieren, wobei ein Drain-Drift-Bereich gebildet wird, der sich zwischen dem Boden des Trench und der ersten epitaxialen Schicht erstreckt.
  6. Verfahren nach Anspruch 1, worin das Implantieren eines Dotierungsmittel des ersten Leitfähigkeitstyps das Implantieren des Dotierungsmittels bei einer Dosis und Energie umfasst, derart, dass nach dem Implantieren das Dotierungsmittel eine tiefe Schicht im Wesentlichen getrennt von dem Trench bildet, wobei das Verfahren ferner das Aufheizen der ersten epitaxialen Schicht unfasst, um das Dotierungsmittel nach oben zu diffundieren, wobei ein Drain-Drift-Bereich gebildet wird, der sich zwischen dem Boden des Trench und der ersten epitaxialen Schicht erstreckt,
  7. Verfahren nach Anspruch 1, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps umfasst: Implantieren eines ersten Teils des Dotierungsmittels bei einer Dosis und Energie derart, dass nach dem Implantieren der erste Teil des Dotierungsmittels einen Bereich eines ersten Leitfähigkeitstyps bildet, der unter dem Boden des Trench liegt und sich nicht in die erste epitaxiale Schicht erstreckt; und Implantieren eines zweiten Teils des Dotierungsmittels bei einer Dosis und Energie derart, dass nach dem Implantieren der zweite Teil des Dotierungsmittels eine tiefe Schicht im Wesentlichen getrennt von dem Trench bildet; wobei das Verfahren ferner umfasst: Aufheizen der ersten epitaxialen Schicht, um den ersten Teil des Dotierungsmittels nach unten zu diffundieren und den zweiten Teil des Dotierungsmittels nach oben zu diffundieren, derart; dass die ersten und zweiten Teile miteinander verschmelzen, wobei ein Drain-Drift-Bereich gebildet wird, der sich zwischen dem Boden des Trench und der ersten epitaxialen Schicht erstreckt.
  8. Verfahren nach Anspruch 1, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps das Implantieren von wenigstens drei Portionen des Dotierungsmittels bei jeweils unterschiedlichen Energien umfasst, um einen Stapel von beieinander liegenden Bereichen des ersten Leit fähigkeitstyps zu bilden, wobei der Stapel einen Drain-Drift-Bereich bildet, der sich zwischen dem Boden des Trench und der ersten epitaxialen Schicht erstreckt.
  9. Verfahren nach einem der Ansprüche 1 bis 8, worin das Ausbilden einer Bodenisolierschicht das Abscheiden einer Schicht und das Ätzen der Schicht umfasst, um die Bodenisolierschicht zu bilden.
  10. Verfahren nach Anspruch 9, worin das Abscheiden einer Schicht das Abscheiden einer Oxidschichtumfasst.
  11. Verfahren nach Anspruch 10, wobei das Abscheiden einer Schicht das Abscheiden einer Schicht durch chemische Abscheidung aus der Dampfphase umfasst.
  12. Verfahren nach Anspruch 9, worin die Bodenisolierschicht eine Niedertemperatur-Oxidschicht ist.
  13. Verfahren nach Anspruch 9, worin das Abscheiden einer Schicht das Abscheiden einer Glasschichtumfasst.
  14. Verfahren nach einem der Ansprüche 1 bis 8, worin das Ausbilden einer Bodenisolierschicht das thermische Aufwachsen einer Oxidschicht auf dem Boden des Trench umfasst.
  15. Verfahren nach einem der Ansprüche 1 bis 8, worin das Ausbilden der Bodenisolierschicht das Abscheiden eines Materials umfasst, welches sich vorzugsweise auf dem Boden des Trench im Vergleich zu den Seitenwand-Abstandsstücken abscheidet.
  16. Trench-MIS-Bauteil, umfassend: ein Substrat eines ersten Leitfähigkeitstyps; eine erste epitaxiale Schicht des ersten Leitfähigkeitstyps auf dem Substrat, wobei die erste epitaxiale Schicht leichter dotiert ist als das Substrat; eine zweite epitaxiale Schicht eines zweiten Leitfähigkeitstyps auf der ersten epitaxialen Schicht gebildet ist; ein Gate in dem Trench; eine Gate-Isolierschicht entlang einer Seitenwand des Trench, wobei das Gate elektrisch von der zweiten epitaxialen Schicht durch die Gate-Isolierschicht isoliert ist; eine Bodenisolierschicht auf einem Boden des Trench, wobei die Bodenisolierschicht dicker ist als die Gate-Isolierschicht; einen Drain-Drift-Bereich des ersten Leitfähigkeitstyps, der sich zwischen dem Boden des Trench und der ersten epitaxialen Schicht erstreckt, wobei der Drain-Drift-Bereich einen PN-Übergang mit der zweiten epitaxialen Schicht bildet, wobei der PN-Übergang sich zwischen dem Trench und der ersten epitaxialen Schicht erstreckt.
  17. Trench-MIS-Bauteil nach Anspruch 16, worin der PN-Übergang konkav in Bezug auf das Innere des Drain-Drift-Bereichs ist.
  18. Trench-MIS-Bauteil nach Anspruch 16, worin der PN-Übergang sich zwischen der ersten epitaxialen Schicht und einer Seitenwand des Trench erstreckt.
  19. Trench-MIS-Bauteil nach Anspruch 16, worin der PN-Übergang mit einer Kante der Bodenisolierschicht ausgerichtet ist.
  20. Trench-MOSFET, umfassend: ein Substrat eines ersten Leitfähigkeitstyps; eine erste epitaxiale Schicht des ersten Leitfähigkeitstyps auf dem Substrat, wobei die erste epitaxiale Schicht leichter dotiert ist als das Substrat; eine zweite epitaxiale Schicht eines zweiten Leitfähigkeitstyps auf der ersten epitaxialen Schicht, wobei ein Trench in der zweiten epitaxialen Schicht ausgebildet ist; ein Gate in dem Trench; eine Gate-Isolierschicht entlang einer Seitenwand des Trench, wobei das Gate elektrisch von der epitaxialen Schicht durch die Gate-Isolierschicht isoliert ist; eine Bodenisolierschicht an einem Boden des Trench, wobei die Bodenisolierschicht dicker ist als die Gate-Isolierschicht; einen Drain-Drift-Bereich des ersten Leitfähigkeitstyps, der sich zwischen dem Boden des Trench und dem Substrat erstreckt, wobei der Drain-Drift-Bereich einen PN-Übergang mit der zweiten epitaxialen Schicht bildet, wobei der PN-Übergang sich zwischen dem Trench und der ersten epitaxialen Schicht erstreckt; und einen Source-Bereich, der angrenzend an eine Seitenwand des Trench und eine obere Oberfläche der epitaxialen Schicht angeordnet ist.
  21. Trench-MOSFET nach Anspruch 20, umfassend einen implantierten Bereich des zweiten Leitfähigkeitstyps zur Schwellenwerteinstellung.
  22. Trench-MOSFET nach Anspruch 21, umfassend einen Körperbereich des zweiten Leitfähigkeitstyps, wobei der Körperbereich stärker dotiert ist als die epitaxiale Schicht.
  23. Verfahren zur Herstellung eines Trench-MIS-Bauteils, umfassend: Bereitstellen eines Substrats eines ersten Leitfähigkeitstyps; Ausbilden einer ersten epitaxialen Schicht auf dem Substrat, wobei die erste epitaxiale Schicht mit einem Dotierungsmittel des ersten Leitfähigkeitstyps auf eine Dotierungskonzentration dotiert ist, die geringer ist als die Dotierungskonzentration des Substrats; Ausbilden einer zweiten epitaxialen Schicht auf der ersten epitaxialen Schicht, wobei die zweite epitaxiale Schicht im Allgemeinen aus einem zweiten Leitfähigkeitstyp ist; Ausbilden eines Trench in der zweiten epitaxialen Schicht; Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps durch einen Boden des Trench; Ausbilden einer Gate-Isolierschicht auf dem Boden und einer Seitenwand des Trench; und Einführen eines leitfähigen Materials in den Trench.
  24. Verfahren nach Anspruch 23, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps das Implantieren eines Dotierungsmittels bei einer Dosis und Energie umfasst, derart, dass nach dem Implantieren und im Wesentlichen ohne thermische Diffusion das Dotierungsmittel sich von dem Boden des Trench bis zu der ersten epitaxialen Schicht erstreckt.
  25. Verfahren nach Anspruch 24, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps das Implantieren des Dotierungsmittels bei einer Dosis und Energie umfasst, derart, dass nach dem Implantieren das Dotierungsmittel einen Bereich des ersten Leitfähigkeitstyps bildet, der unter dem Boden des Trench liegt und sich nicht in die erste epitaxiale Schicht erstreckt, wobei das Verfahren ferner umfasst das Aufheizen der ersten epitaxialen Schicht, um das Dotierungsmittel nach unten zu diffundieren, wobei ein Drain-Drift-Bereich gebildet wird, der sich zwischen dem Boden des Trench und der ersten epitaxialen Schicht erstreckt.
  26. Verfahren nach Anspruch 23, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps das Implantieren des Dotierungsmittels bei einer Dosis und Energie umfasst, derart, dass nach dem Implantieren das Dotierungsmittel eine tiefe Schicht im Wesentlichen getrennt von dem Trench bildet, wobei das Verfahren ferner umfasst das Aufheizen der ersten epitaxialen Schicht, um das Dotierungsmittel nach unten zu diffundieren, wobei ein Drain-Drift-Bereich gebildet wird, der sich zwischen dem Boden des Trench und der ersten epitaxialen Schicht erstreckt.
  27. Verfahren nach Anspruch 23, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps umfasst: Implantieren einer ersten Portion des Dotierungsmittels bei einer Dosis und Energie derart, dass nach dem Implantieren die erste Portion des Dotierungsmittels einen Bereich des ersten Leitfähigkeitstyps bildet, der unter dem Boden des Trench liegt und sich nicht in die erste epitaxiale Schicht erstreckt; und Implantieren einer zweiten Portion des Dotierungsmittels bei einer Dosis und Energie derart, dass nach dem Implantieren die zweite Portion des Dotierungsmittels eine tiefe Schicht bildet, die im Wesentlichen von dem Trench getrennt ist; wobei das Verfahren ferner umfasst: Aufheizen der ersten epitaxialen Schicht, um die erste Portion des Dotierungsmittels nach unten zu diffundieren und um die zweite Portion des Dotierungsmittels nach oben zu diffundieren, so dass die erste und die zweite Portion miteinander verschmelzen, wobei ein Drain-Drift-Bereich gebildet wird, der sich zwischen dem Boden des Trench und der ersten epitaxialen Schicht erstreckt.
  28. Verfahren nach Anspruch 23, wobei das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps das Implantieren von wenigstens drei Portionen des Dotierungsmittels bei jeweils unterschiedlichen Energien umfasst, um einen Stapel von angrenzenden Bereichen des ersten Leitfähigkeitstyps zu bilden, wobei der Stapel einen Drain-Drift-Bereich bildet, der sich zwischen dem Boden des Trench und der ersten epitaxialen Schicht erstreckt.
  29. Trench-MIS-Bauteil, umfassend: ein Substrat eines ersten Leitfähigkeitstyps; eine erste epitaxiale Schicht des ersten Leitfähigkeitstyps auf dem Substrat, wobei die erste epitaxiale Schicht schwächer dotiert ist als das Substrat; eine zweite epitaxiale Schicht eines zweiten Leitfähigkeitstyps auf der epitaxialen Schicht, wobei ein Trench in der zweiten epitaxialen Schicht ausgebildet ist; ein Gate indem Trench; eine Gate-Isolierschicht entlang einem Boden und einer Seitenwand des Trench, wobei das Gate elektrisch von der zweiten epitaxialen Schicht durch die Gate-Isolierschicht isoliert ist; und einen Drain-Drift-Bereich des ersten Leitfähigkeitstyps, der sich zwischen dem Boden des Trench und der ersten epitaxialen Schicht erstreckt, wobei der Drain-Drift-Bereich einen PN-Übergang mit der zweiten epitaxialen Schicht bildet, wobei der PN-Übergang sich zwischen dem Trench und der ersten epitaxialen Schicht erstreckt.
  30. Trench-MIS-Bauteil nach Anspruch 29, worin der PN-Übergang konkav in Bezug auf das Innere des Drain-Drift-Bereiches ist.
  31. Trench-MIS-Bauteil nach Anspruch 29, worin der PN-Übergang sich zwischen der ersten epitaxialen Schicht und einer Seitenwand des Trench erstreckt.
  32. Trench-MOSFET, umfassend: ein Substrat eines ersten Leitfähigkeitstyps; eine erste epitaxiale Schicht des ersten Leitfähigkeitstyps auf dem Substrat, wobei die erste epitaxiale Schicht schwächer dotiert ist als das Substrat; eine zweite epitaxiale Schicht eines zweiten Leitfähigkeitstyps auf der ersten epitaxialen Schicht, wobei ein Trench in der zweiten epitaxialen Schicht ausgebildet ist; ein Gate in dem Trench; eine Gate-Isolierschicht entlang einem Boden und einer Seitenwand des Trench, wobei das Gate elektrisch von der zweiten epitaxialen Schicht durch die Gate-Isolierschicht isoliert ist; einen Drain-Drift-Bereich des ersten Leitfähigkeitstyps, der sich zwischen dem Boden des Trench und der ersten epitaxialen Schicht erstreckt, wobei der Drain-Drift-Bereich einen PN-Übergang mit der zweiten epitaxialen Schicht bildet, wobei der PN-Übergang sich zwischen dem Trench und der ersten epitaxialen Schicht erstreckt; und einen Source-Bereich, der angrenzend an die Seitenwand des Trench und eine obere Oberfläche der epitaxialen Schicht angeordnet ist.
  33. Verfahren zur Herstellung eines Trench-MIS-Bauteils, umfassend: Vorsehen eines Substrats eines ersten Leitfähigkeitstyps; Ausbilden einer epitaxialen Schicht auf dem Substrat, wobei die epitaxiale Schicht im Allgemeinen aus einem zweiten Leitfähigkeitstyps ist; Ausbilden eines Trench in der epitaxialen Schicht; Ausbilden von Seitenwand-Abstandsstücken in dem Trench; Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps zwischen den Seitenwand-Abstandsstücken und durch einen Boden des Trench; Ausbilden einer Bodenisolierschicht auf dem Boden des Trench zwischen den Seitenwand-Abstandsstücken; Entfernen der Seitenwand-Abstandsstücke; Ausbilden einer Gate-Isolierschicht auf den Seitenwänden des Trench, wobei die Gate-Isolierschicht dünner ist als die Bodenisolierschicht; und Einführen eines leitfähigen Materials in den Trench.
  34. Verfahren nach Anspruch 33, worin das Ausbilden der Seitenwand-Abstandsstücke das Abscheiden einer Isolierschicht konform mit dem Trench und das direkte Ätzen der Isolierschicht umfasst, um einen Teil der Isolierschicht an einem Boden des Trench zu entfernen, wobei die Seitenwand-Abstandsstücke angrenzend an die Wände des Trench übrig gelassen werden.
  35. Verfahren nach Anspruch 34, worin die Isolierschicht Nitrid umfasst.
  36. Verfahren nach Anspruch 33, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps das Implantieren eines Dotierungsmittels bei einer Dosis und Energie umfasst, derart, dass nach dem Implantieren und im Wesentlichen ohne thermische Diffusion das Dotierungsmittel sich von dem Boden des Trench zu dem Substrat erstreckt.
  37. Verfahren nach Anspruch 33, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps das Implantieren des Dotierungsmittels bei einer Dosis und Energie umfasst, derart, dass nach dem Implantieren das Dotierungsmittel einen Bereich des ersten Leitfähigkeitstyps bildet, der unter dem Boden des Trench liegt und sich nicht zu dem Substrat erstreckt, wobei das Verfahren ferner umfasst das Aufheizen der epitaxialen Schicht, um das Dotierungsmittel nach unten zu diffundieren, wobei ein Drain-Drift-Bereich gebildet wird, der sich zwischen dem Boden des Trench und dem Sub strat erstreckt.
  38. Verfahren nach Anspruch 33, worin das Implantieren eines Dotierungsmittels des ersten Leiftähigkeitstyps das Implantieren des Dotierungsmittels bei einer Dosis und Energie umfasst, derart, dass nach dem Implantieren das Dotierungsmittel eine tiefe Schicht im Wesentlichen getrennt von dem Trench bildet, wobei das Verfahren ferner umfasst das Aufheizen der epitaxialen Schicht, um das Dotierungsmittel nach oben zu diffundieren, wobei ein Drain-Drift-Bereich gebildet wird, der sich zwischen dem Boden des Trench und dem Substrat erstreckt.
  39. Verfahren nach Anspruch 33, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps umfasst: Implantieren einer ersten Portion des Dotierungsmittels bei einer Dosis und Energie derart, dass nach dem Implantieren die erste Portion des Dotierungsmittels einen Bereich des ersten Leitfähigkeitstyps bildet, der unter dem Boden des Trench liegt und sich nicht zu dem Substrat erstreckt; und Implantieren einer zweiten Portion des Dotierungsmittels bei einer Dosis und Energie derart, dass nach dem Implantieren die zweite Portion des Dotierungsmittels eine tiefe Schicht im Wesentlichen getrennt von dem Trench bildet; wobei das Verfahren ferner umfasst: Aufheizen der epitaxialen Schicht, um die erste Portion des Dotierungsmittels nach unten zu diffundieren und um die zweite Portion des Dotierungsmittels nach oben zu diffundieren, so dass die erste und die zweite Portion miteinander verschmelzen, wobei ein Drain-Drift-Bereich gebildet wird, der sich zwischen dem Boden des Trench und dem Substrat erstreckt.
  40. Verfahren nach Anspruch 33, worin das Implantieren eines Dotierungsmittels des ersten Leitfähigkeitstyps das Implantieren von wenigstens drei Portionen des Dotierungsmittels bei jeweils unterschiedlichen Energien umfasst, um einen Stapel aus aneinander angrenzenden Bereichen des ersten Leitfähigkeitstyps zu bilden, wobei der Stapel einen Drain-Drift-Bereich bildet, der sich zwischen dem Boden des Trench und dem Schutzdraht erstreckt.
  41. Verfahren nach einem der Ansprüche 33 bis 40, worin das Ausbilden einer Bodenisolierschicht das Abscheiden einer Schicht und das Ätzen der Schicht umfasst, um die Bodenisolierschicht zu bilden.
  42. Verfahren nach Anspruch 41, worin das Abscheiden einer Schicht das Abscheiden einer Oxidschichtumfasst.
  43. Verfahren nach Anspruch 42, worin das Abscheiden einer Schicht das Abscheiden einer Schicht durch chemische Abscheidung aus der Dampfphase umfasst.
  44. Verfahren nach Anspruch 41, worin die Bodenisolierschicht eine Niedertemperatur-Oxidschicht ist.
  45. Verfahren nach Anspruch 41, worin das Abscheiden einer Schicht das Abscheiden einer Glasschichtumfasst.
  46. Verfahren nach einem der Ansprüche 33 bis 40, worin das Ausbilden einer Bodenisolierschicht das thermische Aufwachsen einer Oxidschicht auf dem Boden des Trench umfasst.
  47. Verfahren nach einem der Ansprüche 33 bis 40, worin das Ausbilden einer Bodenisolierschicht das Abscheiden eines Materials umfasst, das sich vorzugsweise auf dem Boden des Trench im Vergleich zu den Seitenwand-Abstandsstücken abscheidet.
  48. Trench-MIS-Bauteil, umfassend: ein Substrat eines ersten Leitfähigkeitstyps; eine epitaxiale Schicht eines zweiten Leitfähigkeitstyps auf dem Substrat, wobei ein Trench auf der epitaxialen Schicht gebildet ist; ein Gate in dem Trench; eine Gate-Isolierschicht entlang einer Seitenwand des Trench, wobei das Gate elektrisch von der epitaxialen Schicht durch die Gate-Isolierschicht isoliert ist; eine Bodenisolierschicht auf einem Boden des Trench, wobei die Bodenisolierschicht dicker ist als die Gate-Isolierschicht; einen Drain-Drift-Bereich des ersten Leitfähigkeitstyps, der sich zwischen dem Boden des Trench und dem Substrat erstreckt, wobei der Drain-Drift-Bereich einen PN-Übergang mit der epitaxialen Schicht bildet, wobei der PN-Übergang sich zwischen dem Trench und dem Substrat erstreckt.
  49. Trench-MIS-Bauteil nach Anspruch 48, worin der PN-Übergang konkav in Bezug auf das Innere des Drain-Drift-Bereiches ist.
  50. Trench-MIS-Bauteil nach Anspruch 48, worin der PN-Übergang sich zwischen dem Substrat und einer Seitenwand des Trench erstreckt.
  51. Trench-MIS-Bauteil nach Anspruch 48, worin der PN-Übergang mit einer Kante der Bodenisolierschicht ausgerichtet ist.
  52. Trench-MOSFET, umfassend: ein Substrat eines ersten Leitfähigkeitstyp; eine epitaxiale Schicht eines zweiten Leitfähigkeitstyps auf dem Substrat, wobei ein Trench in der epitaxialen Schicht gebildet ist; ein Gate in dem Trench; eine Gate-Isolierschicht entlang einer Seitenwand des Trench, wobei das Gate elektrisch von der epitaxialen Schicht durch die Gate-Isolierschicht isoliert ist; eine Bodenisolierschicht auf einem Boden des Trench, wobei die Bodenisolierschicht dicker ist als die Gate-Isolierschicht; ein Drain-Drift-Bereich des ersten Leitfähigkeitstyps, der sich zwischen dem Boden des Trench und dem Substrat erstreckt, wobei der Drain-Drift-Bereich einen PN-Übergang mit der epitaxialen Schicht bildet, wobei der PN-Übergang sich zwischen dem Trench und dem Substrat erstreckt; und einen Source-Bereich, der angrenzend an eine Seitenwand des Trench und einer oberen Oberfläche der epitaxialen Schicht liegt.
  53. Trench-MOSFET nach Anspruch 52, umfassend einen Implantatbereich des zweiten Leitfähigkeitstyps zur Schwellenwerteinstellung.
  54. Trench-MOSFET nach Anspruch 53, umfassend einen Körperbereich des zweiten Leitfähigkeitstyps, wobei der Körperbereich stärker dotiert ist als die epitaxiale Schicht.
DE10393853T 2002-12-19 2003-12-15 Verfahren zur Herstellung einesTrench-MIS-Bauteiles mit einem implantierten Drain-Drift-Bereich und einem dicken Bodenoxid und Trench-MIS-Bauteil Expired - Lifetime DE10393853B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/326,311 US7033876B2 (en) 2001-07-03 2002-12-19 Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US10/326,311 2002-12-19
US10/454,031 2003-06-04
US10/454,031 US7291884B2 (en) 2001-07-03 2003-06-04 Trench MIS device having implanted drain-drift region and thick bottom oxide
PCT/US2003/039807 WO2004061975A1 (en) 2002-12-19 2003-12-15 Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same

Publications (2)

Publication Number Publication Date
DE10393853T5 true DE10393853T5 (de) 2006-12-28
DE10393853B4 DE10393853B4 (de) 2013-10-02

Family

ID=32716855

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10393853T Expired - Lifetime DE10393853B4 (de) 2002-12-19 2003-12-15 Verfahren zur Herstellung einesTrench-MIS-Bauteiles mit einem implantierten Drain-Drift-Bereich und einem dicken Bodenoxid und Trench-MIS-Bauteil

Country Status (5)

Country Link
US (2) US7291884B2 (de)
JP (1) JP4388017B2 (de)
AU (1) AU2003300924A1 (de)
DE (1) DE10393853B4 (de)
WO (1) WO2004061975A1 (de)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
US7372088B2 (en) * 2004-01-27 2008-05-13 Matsushita Electric Industrial Co., Ltd. Vertical gate semiconductor device and method for fabricating the same
JP4091921B2 (ja) * 2004-02-16 2008-05-28 松下電器産業株式会社 半導体装置及びその製造方法
JP2007531988A (ja) * 2004-03-01 2007-11-08 インターナショナル レクティファイアー コーポレイション トレンチデバイスのための自動整合された接点構造体
US7671441B2 (en) * 2005-04-05 2010-03-02 International Rectifier Corporation Trench MOSFET with sidewall spacer gates
JP2007027193A (ja) * 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
US7348256B2 (en) * 2005-07-25 2008-03-25 Atmel Corporation Methods of forming reduced electric field DMOS using self-aligned trench isolation
US7492003B2 (en) * 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
KR100852456B1 (ko) * 2007-01-25 2008-08-14 삼성전자주식회사 반도체 장치 및 그 형성 방법
DE102007029121B3 (de) * 2007-06-25 2008-11-20 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
US8193559B2 (en) 2009-01-27 2012-06-05 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
US7943955B2 (en) * 2009-01-27 2011-05-17 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
JP5680326B2 (ja) * 2010-04-01 2015-03-04 トヨタ自動車株式会社 半導体装置の製造方法
JP5729331B2 (ja) * 2011-04-12 2015-06-03 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP6008470B2 (ja) * 2011-05-26 2016-10-19 ローム株式会社 半導体装置およびその製造方法
US9214457B2 (en) * 2011-09-20 2015-12-15 Alpha & Omega Semiconductor Incorporated Method of integrating high voltage devices
JP2013069964A (ja) * 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9362376B2 (en) 2011-11-23 2016-06-07 Acorn Technologies, Inc. Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers
JP6022777B2 (ja) * 2012-02-28 2016-11-09 エスアイアイ・セミコンダクタ株式会社 半導体装置の製造方法
JP6231377B2 (ja) * 2013-12-25 2017-11-15 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6115678B1 (ja) 2016-02-01 2017-04-19 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
US9941265B2 (en) * 2016-07-01 2018-04-10 Nexperia B.V. Circuitry with voltage limiting and capactive enhancement
JP6362152B1 (ja) * 2016-11-11 2018-07-25 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe
US10872952B1 (en) * 2017-05-26 2020-12-22 Shindengen Electric Manufacturing Co., Ltd. MOSFET and power conversion circuit
JP7005453B2 (ja) * 2018-08-08 2022-01-21 株式会社東芝 半導体装置
DE112020000717T5 (de) * 2019-02-07 2021-11-04 Rohm Co., Ltd. Halbleiterbauelement
DE102022209801A1 (de) 2022-09-19 2024-03-21 Robert Bosch Gesellschaft mit beschränkter Haftung Halbleiterelement mit Abschirmung

Family Cites Families (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US26989A (en) * 1860-01-31 Pastry-board
US4456367A (en) * 1982-02-16 1984-06-26 Coulter Systems Corporation Toning system for electrostatic imaging apparatus
US4546367A (en) 1982-06-21 1985-10-08 Eaton Corporation Lateral bidirectional notch FET with extended gate insulator
US4672410A (en) * 1984-07-12 1987-06-09 Nippon Telegraph & Telephone Semiconductor memory device with trench surrounding each memory cell
JPS6126261A (ja) * 1984-07-16 1986-02-05 Nippon Telegr & Teleph Corp <Ntt> 縦形ｍｏｓ電界効果トランジスタの製造方法
CA1216962A (en) * 1985-06-28 1987-01-20 Hussein M. Naguib Mos device processing
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4893160A (en) * 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) * 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
JP2647884B2 (ja) 1988-01-27 1997-08-27 株式会社日立製作所 半導体装置の製造方法
US4967245A (en) * 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US4906588A (en) * 1988-06-23 1990-03-06 Dallas Semiconductor Corporation Enclosed buried channel transistor
US4943537A (en) * 1988-06-23 1990-07-24 Dallas Semiconductor Corporation CMOS integrated circuit with reduced susceptibility to PMOS punchthrough
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5021355A (en) * 1989-05-22 1991-06-04 International Business Machines Corporation Method of fabricating cross-point lightly-doped drain-source trench transistor
US5182219A (en) * 1989-07-21 1993-01-26 Linear Technology Corporation Push-back junction isolation semiconductor structure and method
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
JPH03211885A (ja) 1990-01-17 1991-09-17 Matsushita Electron Corp 半導体装置及びその製造方法
JPH04194917A (ja) 1990-11-27 1992-07-14 Brother Ind Ltd プロジェクタ
US5282018A (en) * 1991-01-09 1994-01-25 Kabushiki Kaisha Toshiba Power semiconductor device having gate structure in trench
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5250450A (en) * 1991-04-08 1993-10-05 Micron Technology, Inc. Insulated-gate vertical field-effect transistor with high current drive and minimum overlap capacitance
US5323053A (en) * 1992-05-28 1994-06-21 At&T Bell Laboratories Semiconductor devices using epitaxial silicides on (111) surfaces etched in (100) silicon substrates
JPH0621468A (ja) 1992-06-29 1994-01-28 Toshiba Corp 絶縁ゲート型半導体装置
US5910669A (en) * 1992-07-24 1999-06-08 Siliconix Incorporated Field effect Trench transistor having lightly doped epitaxial region on the surface portion thereof
US5410170A (en) * 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
JPH07122749A (ja) * 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
EP0676814B1 (de) * 1994-04-06 2006-03-22 Denso Corporation Herstellungsverfahren für Halbleiterbauelement mit Graben
US5429970A (en) * 1994-07-18 1995-07-04 United Microelectronics Corporation Method of making flash EEPROM memory cell
US5424231A (en) * 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US6001678A (en) * 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
FR2738394B1 (fr) * 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
KR0159075B1 (ko) * 1995-11-11 1998-12-01 김광호 트렌치 dmos장치 및 그의 제조방법
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
US6084268A (en) * 1996-03-05 2000-07-04 Semiconductor Components Industries, Llc Power MOSFET device having low on-resistance and method
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
US5780353A (en) * 1996-03-28 1998-07-14 Advanced Micro Devices, Inc. Method of doping trench sidewalls before trench etching
US5770878A (en) 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
JP2917922B2 (ja) 1996-07-15 1999-07-12 日本電気株式会社 半導体装置及びその製造方法
JP2000515684A (ja) 1996-07-19 2000-11-21 シリコニックス・インコーポレイテッド トレンチ底部注入領域を有する高密度トレンチｄｍｏｓトランジスタ
TW315513B (en) * 1996-12-09 1997-09-11 United Microelectronics Corp The multi-level ROM structure and its manufacturing method
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP3063686B2 (ja) * 1997-06-13 2000-07-12 日本電気株式会社 半導体装置の製造方法
JP3915180B2 (ja) 1997-07-03 2007-05-16 富士電機デバイステクノロジー株式会社 トレンチ型ｍｏｓ半導体装置およびその製造方法
JPH1168102A (ja) 1997-08-21 1999-03-09 Toshiba Corp 半導体装置の製造方法
JP3052918B2 (ja) 1997-11-27 2000-06-19 日本電気株式会社 半導体装置
KR100281110B1 (ko) * 1997-12-15 2001-03-02 김영환 반도체소자및그제조방법
DE19808182C1 (de) * 1998-02-26 1999-08-12 Siemens Ag Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung
US6096616A (en) * 1998-05-18 2000-08-01 Advanced Micro Devices, Inc. Fabrication of a non-ldd graded p-channel mosfet
US6074909A (en) * 1998-07-31 2000-06-13 Siemens Aktiengesellschaft Apparatus and method for forming controlled deep trench top isolation layers
US6074915A (en) * 1998-08-17 2000-06-13 Taiwan Semiconductor Manufacturing Company Method of making embedded flash memory with salicide and sac structure
KR100275756B1 (ko) * 1998-08-27 2000-12-15 김덕중 트렌치 절연 게이트 바이폴라 트랜지스터
US6084264A (en) * 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
US6211026B1 (en) * 1998-12-01 2001-04-03 Micron Technology, Inc. Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors
US6144054A (en) * 1998-12-04 2000-11-07 International Business Machines Corporation DRAM cell having an annular signal transfer region
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
DE19908809B4 (de) * 1999-03-01 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung
JP2000269487A (ja) 1999-03-15 2000-09-29 Toshiba Corp 半導体装置及びその製造方法
DE19913375B4 (de) * 1999-03-24 2009-03-26 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6455378B1 (en) * 1999-10-26 2002-09-24 Hitachi, Ltd. Method of manufacturing a trench gate power transistor with a thick bottom insulator
US6580123B2 (en) 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
KR100481593B1 (ko) * 2000-04-21 2005-04-08 세이코 엡슨 가부시키가이샤 전기 광학 장치
US6620718B1 (en) * 2000-04-25 2003-09-16 Advanced Micro Devices, Inc. Method of forming metal silicide regions on a gate electrode and on the source/drain regions of a semiconductor device
JP2002100772A (ja) * 2000-07-17 2002-04-05 Toshiba Corp 電力用半導体装置及びその製造方法
US6426541B2 (en) * 2000-07-20 2002-07-30 Apd Semiconductor, Inc. Schottky diode having increased forward current with improved reverse bias characteristics and method of fabrication
US6437386B1 (en) * 2000-08-16 2002-08-20 Fairchild Semiconductor Corporation Method for creating thick oxide on the bottom surface of a trench structure in silicon
US6444528B1 (en) * 2000-08-16 2002-09-03 Fairchild Semiconductor Corporation Selective oxide deposition in the bottom of a trench
US6707127B1 (en) * 2000-08-31 2004-03-16 General Semiconductor, Inc. Trench schottky rectifier
US6660600B2 (en) * 2001-01-26 2003-12-09 Micron Technology, Inc. Methods of forming integrated circuitry, methods of forming elevated source/drain regions of a field effect transistor, and methods of forming field effect transistors
EP1386352B1 (de) * 2001-04-28 2007-04-04 Koninklijke Philips Electronics N.V. Halbleiteranordnungen mit graben-gateelektrode und verfahren zu deren herstellung
US6580141B2 (en) * 2001-06-01 2003-06-17 General Semiconductor, Inc. Trench schottky rectifier
US6849898B2 (en) 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
US6764906B2 (en) 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
US6709930B2 (en) 2002-06-21 2004-03-23 Siliconix Incorporated Thicker oxide formation at the trench bottom by selective oxide deposition
US6569738B2 (en) * 2001-07-03 2003-05-27 Siliconix, Inc. Process for manufacturing trench gated MOSFET having drain/drift region
US7033876B2 (en) 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US7009247B2 (en) 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
KR100400079B1 (ko) * 2001-10-10 2003-09-29 한국전자통신연구원 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
US6475908B1 (en) * 2001-10-18 2002-11-05 Chartered Semiconductor Manufacturing Ltd. Dual metal gate process: metals and their silicides
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
US6657254B2 (en) * 2001-11-21 2003-12-02 General Semiconductor, Inc. Trench MOSFET device with improved on-resistance
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology

Also Published As

Publication number Publication date
US20040038467A1 (en) 2004-02-26
AU2003300924A1 (en) 2004-07-29
US7291884B2 (en) 2007-11-06
JP4388017B2 (ja) 2009-12-24
JP2006511974A (ja) 2006-04-06
US20040227182A1 (en) 2004-11-18
US7435650B2 (en) 2008-10-14
DE10393853B4 (de) 2013-10-02
WO2004061975A1 (en) 2004-07-22

Similar Documents

Publication Publication Date Title
DE10393853B4 (de) Verfahren zur Herstellung einesTrench-MIS-Bauteiles mit einem implantierten Drain-Drift-Bereich und einem dicken Bodenoxid und Trench-MIS-Bauteil
DE102005008495A1 (de) MIS-Bauteil mit einem implantierten Drain-Drift-Bereich
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE112005003584B4 (de) Verfahren zum Herstellen eines Trench-Metalloxid-Halbleiter-Feldeffekttransistors
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE69634594T2 (de) Halbleiterbauelement mit isoliertem Gate und Verfahren zu seiner Herstellung
US7326995B2 (en) Trench MIS device having implanted drain-drift region and thick bottom oxide
DE10393852B4 (de) Verfahren zur Herstellung eines Leistungs-MOSFETs als Trench MOSFET mit implantiertem Drain-Drift-Bereich
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE60116612T2 (de) Verfahren zur herstellung eines dmos-transistors mit einer graben-gateelektrode
DE69931747T2 (de) Herstellung eines leistungshalbleiterbauelementes
DE102005009000B4 (de) Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
US7875541B2 (en) Shallow source MOSFET
DE10296457T5 (de) Leistungshalbleitervorrichtung mit einer Grabengateelektrode und Verfahren zum Herstellen derselben
DE102004062862A1 (de) Transistor einer Halbleitervorrichtung und Verfahren zur Herstellung desselben
DE10392617T5 (de) Niedrigsspannungs-Leistungsbauteil mit hoher Dichte und einem Grabengate mit gleichmäßig dotiertem Kanal und dessen Randabschlußtechnik
DE19720215B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen mit einem Graben-Gate mittels Seitenwandimplantation
DE102015118524A1 (de) Halbleiterbauelement mit isoliertem Gate mit sanftem Schaltverhalten
EP1271637A2 (de) Verfahren zur Herstellung eines DMOS-Transistors
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE112004000745T5 (de) Aufbau und Verfahren zum Bilden eines Feldeffekttransistors mit gekerbtem Gate
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
EP1271639A2 (de) Verfahren zur Herstellung eines DMOS-Transistors
DE102019216309A1 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung einer siliciumcarbid-halbleitervorrichtung
DE10009345C1 (de) Feldeffekt-Transistoranordnung mit hoher Latch-up-Festigkeit und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: PATENT- UND RECHTSANWAELTE BOECK - TAPPE - V.D. STEI

8128 New person/name/address of the agent

Representative=s name: PUSCHMANN & BORCHERT, 82041 OBERHACHING

8110 Request for examination paragraph 44
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0021336000

Effective date: 20121107

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20140103

R071 Expiry of right