JP6008470B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6008470B2 JP6008470B2 JP2011118227A JP2011118227A JP6008470B2 JP 6008470 B2 JP6008470 B2 JP 6008470B2 JP 2011118227 A JP2011118227 A JP 2011118227A JP 2011118227 A JP2011118227 A JP 2011118227A JP 6008470 B2 JP6008470 B2 JP 6008470B2
- Authority
- JP
- Japan
- Prior art keywords
- gate trench
- forming
- gate
- channel region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000012535 impurity Substances 0.000 claims description 88
- 238000002513 implantation Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 30
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 6
- 108091006146 Channels Proteins 0.000 description 83
- 239000010410 layer Substances 0.000 description 71
- 239000000758 substrate Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 12
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 8
- 238000005192 partition Methods 0.000 description 8
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004943 liquid phase epitaxy Methods 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
特許文献1によれば、まず、n+型シリコン半導体基板にn−型のエピタキシャル層を積層してドレイン領域を形成し、ドレイン領域を選択的にエッチングすることにより、ゲートトレンチを形成する。次に、ゲートトレンチの底部に比較的分厚い(2000Å程度)埋め込み酸化膜を形成し、この状態でドレイン領域を熱酸化することにより、ゲートトレンチの内壁にゲート酸化膜を形成する。
その後、ゲートトレンチにゲート電極を埋設し、ソース領域、層間絶縁膜およびソース電極などを形成することにより、トレンチゲート型MOSFETを得る。
そのため、ゲートトレンチの側面から同じ深さ位置であれば、半導体層の表面からの深さ位置に関係なく、第2導電型不純物の濃度を一定にすることができる。これにより、ゲート閾値電圧を決定するチャネルの濃度をチャネル方向(ゲートトレンチの深さ方向)に沿って一定にすることができるので、ゲート閾値電圧のばらつきをなくして安定化させることができる。
また、ゲート絶縁膜の厚さは、半導体装置の特性に合わせて設計する。
帰還容量は、チャネル領域および高濃度部分を形成するときの注入条件を適宜変更することにより、簡単に制御することができる。そのため、適切な注入条件を定めることにより、帰還容量の安定化を図ることができる。
また、ゲート絶縁膜を形成する工程を、前記ドリフト領域および前記チャネル領域の形成前に行う場合、前記ドリフト領域を形成する工程は、第1導電型の不純物を、前記ゲート絶縁膜を介して前記ゲートトレンチの前記底面へ向かって注入する工程を含み、前記チャネル領域を形成する工程は、第2導電型の不純物を、前記ゲート絶縁膜を介して、前記ゲートトレンチの前記側面へ向かって注入する工程を含んでいてもよい。
また、前記チャネル領域を形成する工程は、前記ドリフト領域を形成する工程後に行ってもよいし、前記ドリフト領域を形成する工程前に行ってもよい。
また、前記チャネル領域を形成する工程は、第2導電型の不純物を、前記ゲートトレンチの深さ方向に対して5°〜15°の角度で傾斜した方向に沿って、前記ゲートトレンチの前記側面へ向かって注入する工程を含むことが好ましい。
また、前記ゲートトレンチを形成する工程は、前記ソース領域および前記チャネル領域を含むストライプ状の単位セルを区画するようにストライプトレンチを形成する工程を含んでいてもよい。
また、前記ゲートトレンチを形成する工程は、前記ソース領域および前記チャネル領域を含むマトリクス状の単位セルを区画するように格子トレンチを形成する工程を含んでいてもよい。
図1(a)(b)は、本発明の一実施形態に係るトレンチゲート型MOSトランジスタの模式的な平面図であって、図1(a)は全体図、図1(b)は内部拡大図をそれぞれ示す。図2は、図1(a)(b)に示すトレンチゲート型MOSトランジスタの断面図であって、図1(b)の切断線A−Aでの切断面を示す。
MOSトランジスタ1の表面には、ソースパッド2が形成されている。ソースパッド2は、四隅が外方へ湾曲した平面視略正方形状であり、MOSトランジスタ1の表面のほぼ全域を覆うように形成されている。このソースパッド2には、その一辺の中央付近に除去領域3が形成されている。この除去領域3は、ソースパッド2が形成されていない領域である。
次に、MOSトランジスタ1の内部構造について説明する。
MOSトランジスタ1は、p+型(たとえば、濃度が1×1018〜1×1021cm−3)のSi基板5を備えている。Si基板5は、MOSトランジスタ1のドレインとして機能する。p型不純物としては、たとえば、ボロン(B)、アルミニウム(Al)などが含まれている。以下同じ。
MOSトランジスタ1には、図1(a)に示すように、平面視でエピタキシャル層8の中央部に配置され、MOSトランジスタ1として機能する活性領域10と、この活性領域10を取り囲むトランジスタ周辺領域11が形成されている。
単位セル15では、ゲートトレンチ14の深さ方向がゲート長方向であり、そのゲート長方向に直交する各単位セル15の周方向がゲート幅方向である。
エピタキシャル層8においてゲートトレンチ14の周囲には、p+型のソース領域16およびn型のチャネル領域17が、エピタキシャル層8の表面9に近い側からこの順に形成されている。チャネル領域17には、n型不純物として、たとえば、リン(P)、ヒ素(As)などが含まれている。
ゲートトレンチ14の内面には、その全域を覆うように、SiO2からなるゲート絶縁膜22が形成されている。ゲート絶縁膜22の厚さは、ゲートトレンチ14の内面全域にわたって一様であり、底面部23(底面13上の部分)の厚さと側面部24(側面12上の部分)の厚さとが同じ厚さ(たとえば、100Å〜1000Å)である。なお、底面部23の厚さは、側面部24の厚さよりも薄くてもよい。
エピタキシャル層8上には、ゲート電極25を被覆するように、SiO2からなる層間絶縁膜27が積層されている。
層間絶縁膜27およびゲート絶縁膜22には、コンタクトホールが形成されている。これにより、コンタクトホール内には、各単位セル15のソース領域16およびボディコンタクト領域21が露出している。
そして、このソース電極28上には層間絶縁膜(図示せず)が形成されており、その層間絶縁膜(図示せず)を介して、ソース電極28がソースパッド2(図1(a)参照)に電気的に接続されている。一方、ゲートパッド4(図1(a)参照)は、当該層間絶縁膜(図示せず)上に引き回されたゲート配線(図示せず)を介して、ゲート電極25に電気的に接続されている。
図3A〜図3Iは、図2に示すトレンチゲート型MOSトランジスタの製造工程の一部を示す模式的な断面図であって、図2と同じ位置での切断面を示す。
MOSトランジスタ1を製造するには、図3Aに示すように、CVD(Chemical Vapor Deposition:化学気相成長)法、LPE(Liquid Phase Epitaxy:液相エピタキシ)法、MBE(Molecular Beam Epitaxy:分子線エピタキシ)法などのエピタキシャル成長法により、Si基板5の表面6(Si面)上に、p型不純物(たとえば、ホウ素(B)、アルミニウム(Al)など)をドーピングしながらSi結晶が成長させる。これにより、Si基板5上に、p−型のエピタキシャル層8(ドリフト領域18)が形成される。次に、たとえば、熱酸化法により、エピタキシャル層8の表面9に酸化膜30を形成する。
次に、図3Dに示すように、ゲートトレンチ14の内部へ向け、p型不純物をゲートトレンチ14の深さ方向に沿って(すなわち、当該深さ方向に対して0°の注入角度)注入する。注入は、たとえば、10keV〜60keVで、底面13から所定の深さ位置に1段注入する。このときのドーズ量は、たとえば、1×1013cm−2〜5×1015cm−2である。これにより、p型不純物がゲートトレンチ14の底面13に注入され、ドリフト領域18の他の部分よりも高濃度な高濃度領域19が形成される。
すなわち、エピタキシャル層8の表面(表面9、側面12および底面13を全て含む概念)に衝突したn型不純物は、当該表面の位置や形状に関わらず、当該表面から一定の距離まで注入される。具体的には、底面13から距離Xまで注入可能な条件を設定すると、側面12に注入されたn型不純物も、側面12から距離Xまでしか注入されない。
注入条件の具体的な値としては、たとえば、注入エネルギが30keV〜100keVであり、ドーズ量が、たとえば、1×1013cm−2〜5×1013cm−2である。なお、第1次注入および第2次注入の注入条件や注入角度を互いに独立して設定する場合には、最終的にT3≧1/2・W1となるように、それぞれの注入条件を設定すればよい。
次に、図3Gに示すように、たとえば、熱酸化法により、ゲートトレンチ14の内面(側面12および底面13)およびエピタキシャル層8の表面9にゲート絶縁膜22を形成する。
次に、図3Iに示すように、たとえば、CVD法により、ドーピングされたポリシリコン材料を、エピタキシャル層8の上方から堆積する。ポリシリコン材料の堆積は、少なくともゲートトレンチ14が埋め尽くされるまで続ける。その後、堆積したポリシリコン材料を、エッチバック面がエピタキシャル層8の表面9に対して面一になるまでエッチバックする。これにより、ゲートトレンチ14内に残存するポリシリコン材料からなるゲート電極25が形成される。
このMOSトランジスタ1は、たとえば、電動モータ(誘導性負荷の一例)の駆動回路(インバータ回路)のスイッチング素子として利用することができる。この場合、ソースパッド2(ソース電極28)とドレイン電極29との間(ソース−ドレイン間)にドレイン側が正となるドレイン電圧を印加した状態で、ゲートパッド4に所定の電圧(ゲート閾値電圧以上の電圧)を印加することによって、チャネル領域17におけるゲート絶縁膜22との界面近傍にゲートトレンチ14の深さ方向に沿ってチャネルを形成する。これにより、ゲートトレンチ14の深さ方向に電動モータに流す電流が流れる。
そのため、側面12から同じ深さ位置であれば、エピタキシャル層8の表面9からの深さ位置に関係なく、n型不純物の濃度を一定にすることができる。
これにより、ゲート閾値電圧を決定するチャネルの濃度をチャネル方向に沿って一定にすることができるので、ゲート閾値電圧のばらつきをなくして安定化させることができる。
具体的には、図5の破線グラフで示すように、ソース領域16とチャネル領域17の界面の深さ位置(約0.7μm)からゲートトレンチ14の底面13の深さ位置(約1.5μm)にかけて、n型不純物の濃度が3×1017cm−3から3×1016cm−3へと減少しているのが分かる。
また、特許文献1では斜め注入によりチャネル層を形成しているが、ゲートトレンチへの底面への注入を防止するための分厚い埋め込み酸化膜が、MOSFETの完成後も残存する。そのため、帰還容量が大きくなるという問題がある。
これにより、底面13のp型の導電型をキャンセルしてn型の導電型を維持することができ、ドリフト領域18としての機能を保持させることができる。
また、この後に形成されるゲート絶縁膜22の厚さは、MOSトランジスタ1の特性に合わせて設計することができ、底面部23の厚さと側面部24の厚さとが同じ厚さにすることができる。
帰還容量は、チャネル領域17および高濃度領域19を形成するときの注入条件を適宜変更することにより、簡単に制御することができる。そのため、適切な注入条件を定めることにより、帰還容量の安定化を図ることができる。
たとえば、高濃度領域19およびチャネル領域17を形成する際にゲートトレンチ14の内面を保護する膜として、犠牲酸化膜31を使用したが、ゲート絶縁膜22を図3Dの工程前に行なうことにより、ゲート絶縁膜22を使用することもできる。
また、図3Dと図3Eの工程を入れ替えることにより、チャネル領域17を先に形成して、その後に高濃度領域19を形成することもできる。
また、ゲートトレンチの形状は、ストライプ状に限らず、たとえば、図6のMOSトランジスタ61のように、マトリクス状の単位セル15を区画する格子状のゲートトレンチ62であってもよい。
また、MOSトランジスタ1,61において、エピタキシャル層8を構成する層は、Siからなるエピタキシャル層に限らず、たとえば、ワイドバンドギャップ半導体、たとえば、SiC、GaN、ダイヤモンドからなる層などであってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。この明細書および図面から抽出される構成を以下に示す。
項1:側面および底面を有するゲートトレンチが形成された半導体層と、前記ゲートトレンチの前記側面および前記底面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体層に対向するように、前記ゲートトレンチに埋め込まれたゲート電極とを含み、前記半導体層は、前記半導体層の表面側に露出するように形成され、前記ゲートトレンチの前記側面の一部を形成する第1導電型のソース領域と、前記ソース領域に対して前記半導体層の裏面側に、前記ソース領域に接するように形成され、前記ゲートトレンチの前記側面の一部を形成し、最深部が前記ゲートトレンチの前記底面よりも前記裏面側に位置する第2導電型のチャネル領域と、前記チャネル領域に対して前記半導体層の前記裏面側に前記チャネル領域に接するように形成され、前記ゲートトレンチの前記底面を形成する第1導電型のドリフト領域とを含み、前記チャネル領域は、前記ゲートトレンチの前記側面において、前記ゲートトレンチの深さ方向に沿って一定の第2導電型の不純物濃度を有し、前記ドリフト領域は、前記ゲートトレンチの前記底面において、当該ドリフト領域の他の部分よりも選択的に高い第1導電型の不純物濃度を有する高濃度部分を含む、半導体装置。
項2:前記ゲートトレンチは、前記ソース領域および前記チャネル領域を含む単位セルを区画するように形成されており、前記ゲートトレンチの前記底面から前記チャネル領域の前記最深部までの厚さは、前記半導体層の前記表面からの前記ソース領域の厚さよりも大きい、項1に記載の半導体装置。
半導体層の表面に衝突した不純物は、当該表面の位置や形状に関わらず、当該表面から一定の距離まで注入される。たとえば、ゲートトレンチの底面から距離Xまで注入可能な条件を設定すると、ゲートトレンチの側面に注入された不純物も、ゲートトレンチの側面から距離Xまでしか注入されない。そのため、ある条件の場合には、ゲートトレンチの側面から注入された不純物が単位セルの中央まで到達せず、その中央部分においてはドリフト領域が単位セルの頂部へ向かって突出した状態で残存することとなる。その結果、第1導電型のソース領域が、第1導電型を維持する突出部分に到達する厚さで形成されると、ソース領域とドリフト領域との間で短絡を生じる。そこで、ゲートトレンチの底面からチャネル領域の最深部までの厚さが、半導体層の表面からのソース領域の厚さよりも大きければ、ソース領域とドリフト領域との短絡を防止することができる。
項3:前記ゲートトレンチは、前記単位セルをストライプ状に区画するストライプトレンチを含む、項2に記載の半導体装置。
ストライプトレンチであれば、ゲートトレンチを区画する一対の側面の一方に第2導電型不純物を注入した後、他方に注入するというように、全体として2段階で行うだけでよい。すなわち、少ない工程数で、チャネル領域を形成することができる。
項4:前記ゲートトレンチは、前記単位セルをマトリクス状に区画する格子トレンチを含む、項2または3に記載の半導体装置。
項5:前記ドリフト領域の前記高濃度部分は、前記第1導電型の不純物濃度よりも小さい濃度で第2導電型の不純物を含んでいる、項1または2に記載の半導体装置。
項6:前記ゲート絶縁膜における前記ゲートトレンチの前記底面上の部分は、前記ゲートトレンチの前記側面上の部分と同じ厚さを有している、項1〜5のいずれか一項に記載の半導体装置。
項7:第1導電型の半導体層に、側面および底面を有するゲートトレンチを形成する工程と、第1導電型の不純物を、前記ゲートトレンチの深さ方向に沿って、前記ゲートトレンチの前記底面へ向かって注入することにより、前記底面において前記半導体層の他の部分よりも選択的に高い第1導電型の不純物濃度を有する高濃度部分を含むドリフト領域を形成する工程と、第2導電型の不純物を、前記ゲートトレンチの深さ方向に対して所定の角度で傾斜した斜め方向に沿って、前記ゲートトレンチの前記側面へ向かって注入することにより、前記ゲートトレンチの前記側面の一部を形成し、最深部が前記ゲートトレンチの前記底面よりも前記半導体層の裏面側に位置するチャネル領域を形成する工程と、前記半導体層の表面へ向かって第1導電型の不純物を注入することにより、前記半導体層の前記表面側に露出するように、前記チャネル領域に対して前記半導体層の前記表面側に前記チャネル領域に接し、前記ゲートトレンチの前記側面の一部を形成するソース領域を形成する工程と、前記ゲートトレンチの前記側面および前記底面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して前記半導体層に対向するように、前記ゲートトレンチにゲート電極を埋め込む工程とを含む、半導体装置の製造方法。
この方法によれば、ゲートトレンチの深さ方向に対して所定の角度で傾斜した方向に沿って第2導電型不純物を入射することにより、ゲートトレンチの側面から第2導電型不純物を注入し、当該側面から所望の深さまで不純物を導入して、チャネル領域を形成する。そのため、ゲートトレンチの側面から同じ深さ位置であれば、半導体層の表面からの深さ位置に関係なく、第2導電型不純物の濃度を一定にすることができる。これにより、ゲート閾値電圧を決定するチャネルの濃度をチャネル方向(ゲートトレンチの深さ方向)に沿って一定にすることができるので、ゲート閾値電圧のばらつきをなくして安定化させることができる。
また、斜め注入によりチャネル領域を形成する際には、ゲートトレンチの側面だけでなく底面にも第2導電型不純物が注入されるが、ゲートトレンチの底面に第1導電型の高濃度部分を形成することにより、底面に注入された不純物に由来する第2導電型をキャンセルして第1導電型を維持することができる。その結果、ドリフト領域としての機能を保持させることができる。
そして、このような構造を、高濃度部分を形成するためのイオン注入1工程の増加で形成できるので、工程数の増加などの問題が生じることもない。また、ゲート絶縁膜の厚さは、半導体装置の特性に合わせて設計する。帰還容量は、チャネル領域および高濃度部分を形成するときの注入条件を適宜変更することにより、簡単に制御することができる。そのため、適切な注入条件を定めることにより、帰還容量の安定化を図ることができる。
項8:前記ドリフト領域および前記チャネル領域の形成前に、前記ゲートトレンチの前記側面および前記底面上に犠牲酸化膜を形成する工程と、前記ドリフト領域および前記チャネル領域の形成後、前記犠牲酸化膜を除去する工程とをさらに含む、項7に記載の半導体装置の製造方法。
項9:前記ゲート絶縁膜を形成する工程は、前記ドリフト領域および前記チャネル領域の形成前に行われ、前記ドリフト領域を形成する工程は、第1導電型の不純物を、前記ゲート絶縁膜を介して前記ゲートトレンチの前記底面へ向かって注入する工程を含み、前記チャネル領域を形成する工程は、第2導電型の不純物を、前記ゲート絶縁膜を介して、前記ゲートトレンチの前記側面へ向かって注入する工程を含む、項7に記載の半導体装置の製造方法。この製造方法により、ゲートトレンチの内面を保護する保護膜の形成工程を省略できるので、製造工程をより簡略化することができる。
項10:前記チャネル領域を形成する工程は、前記ドリフト領域を形成する工程後に行う、項7〜9のいずれか一項に記載の半導体装置の製造方法。
項11:前記チャネル領域を形成する工程は、前記ドリフト領域を形成する工程前に行う、項7〜9のいずれか一項に記載の半導体装置の製造方法。
項12:前記チャネル領域を形成する工程は、第2導電型の不純物を、前記ゲートトレンチの深さ方向に対して5°〜15°の角度で傾斜した方向に沿って、前記ゲートトレンチの前記側面へ向かって注入する工程を含む、項7〜11のいずれか一項に記載の半導体装置の製造方法。
項13:前記チャネル領域を形成する工程は、前記ゲートトレンチの前記側面から所定の深さの位置に、第2導電型の不純物を注入する1段注入工程を含む、項7〜12のいずれか一項に記載の半導体装置の製造方法。
項14:前記チャネル領域を形成する工程は、注入エネルギを変化させることにより、前記ゲートトレンチの前記側面から所定の深さまで第2導電型の不純物を複数段にわたって注入する多段注入工程を含む、項7〜12のいずれか一項に記載の半導体装置の製造方法。
項15:前記ゲートトレンチを形成する工程は、前記ソース領域および前記チャネル領域を含むストライプ状の単位セルを区画するようにストライプトレンチを形成する工程を含む、項7〜14のいずれか一項に記載の半導体装置の製造方法。
項16:前記ゲートトレンチを形成する工程は、前記ソース領域および前記チャネル領域を含むマトリクス状の単位セルを区画するように格子トレンチを形成する工程を含む、項7〜14のいずれか一項に記載の半導体装置の製造方法。
5 Si基板
6 (Si基板の)表面
7 (Si基板の)裏面
8 エピタキシャル層
9 (エピタキシャル層の)表面
12 (ゲートトレンチの)側面
13 (ゲートトレンチの)底面
14 ゲートトレンチ
15 単位セル
16 ソース領域
17 チャネル領域
18 ドリフト領域
19 高濃度部分
20 高濃度部分の上部分
22 ゲート絶縁膜
23 (ゲート絶縁膜の)底面部
24 (ゲート絶縁膜の)側面部
25 ゲート電極
30 酸化膜
31 犠牲酸化膜
61 MOSトランジスタ
62 ゲートトレンチ
Claims (10)
- 第1導電型の半導体層に、側面および底面を有するゲートトレンチを形成する工程と、
第1導電型の不純物を、前記ゲートトレンチの深さ方向に沿って、前記ゲートトレンチの前記底面へ向かって注入することにより、前記底面において前記半導体層の他の部分よりも選択的に高い第1導電型の不純物濃度を有する高濃度部分を含むドリフト領域を形成する工程と、
第2導電型の不純物を、前記ゲートトレンチの深さ方向に対して所定の角度で傾斜した斜め方向に沿って、前記ゲートトレンチの前記側面へ向かって注入することにより、前記ゲートトレンチの前記側面の一部を形成し、最深部が前記ゲートトレンチの前記底面よりも前記半導体層の裏面側に位置するチャネル領域を形成する工程と、
前記半導体層の表面へ向かって第1導電型の不純物を注入することにより、前記半導体層の前記表面側に露出するように、前記チャネル領域に対して前記半導体層の前記表面側に前記チャネル領域に接し、前記ゲートトレンチの前記側面の一部を形成するソース領域を形成する工程と、
前記ゲートトレンチの前記側面および前記底面上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記半導体層に対向するように、前記ゲートトレンチにゲート電極を埋め込む工程とを含む、半導体装置の製造方法。 - 前記ドリフト領域および前記チャネル領域の形成前に、前記ゲートトレンチの前記側面および前記底面上に犠牲酸化膜を形成する工程と、
前記ドリフト領域および前記チャネル領域の形成後、前記犠牲酸化膜を除去する工程とをさらに含む、請求項1に記載の半導体装置の製造方法。 - 前記ゲート絶縁膜を形成する工程は、前記ドリフト領域および前記チャネル領域の形成前に行われ、
前記ドリフト領域を形成する工程は、第1導電型の不純物を、前記ゲート絶縁膜を介して前記ゲートトレンチの前記底面へ向かって注入する工程を含み、
前記チャネル領域を形成する工程は、第2導電型の不純物を、前記ゲート絶縁膜を介して、前記ゲートトレンチの前記側面へ向かって注入する工程を含む、請求項1に記載の半導体装置の製造方法。 - 前記チャネル領域を形成する工程は、前記ドリフト領域を形成する工程後に行う、請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
- 前記チャネル領域を形成する工程は、前記ドリフト領域を形成する工程前に行う、請求項1〜3のいずれか一項に記載の半導体装置の製造方法。
- 前記チャネル領域を形成する工程は、第2導電型の不純物を、前記ゲートトレンチの深さ方向に対して5°〜15°の角度で傾斜した方向に沿って、前記ゲートトレンチの前記側面へ向かって注入する工程を含む、請求項1〜5のいずれか一項に記載の半導体装置の製造方法。
- 前記チャネル領域を形成する工程は、前記ゲートトレンチの前記側面から所定の深さの位置に、第2導電型の不純物を注入する1段注入工程を含む、請求項1〜6のいずれか一項に記載の半導体装置の製造方法。
- 前記チャネル領域を形成する工程は、注入エネルギを変化させることにより、前記ゲートトレンチの前記側面から所定の深さまで第2導電型の不純物を複数段にわたって注入する多段注入工程を含む、請求項1〜6のいずれか一項に記載の半導体装置の製造方法。
- 前記ゲートトレンチを形成する工程は、前記ソース領域および前記チャネル領域を含むストライプ状の単位セルを区画するようにストライプトレンチを形成する工程を含む、請求項1〜8のいずれか一項に記載の半導体装置の製造方法。
- 前記ゲートトレンチを形成する工程は、前記ソース領域および前記チャネル領域を含むマトリクス状の単位セルを区画するように格子トレンチを形成する工程を含む、請求項1〜8のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011118227A JP6008470B2 (ja) | 2011-05-26 | 2011-05-26 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011118227A JP6008470B2 (ja) | 2011-05-26 | 2011-05-26 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012248623A JP2012248623A (ja) | 2012-12-13 |
JP6008470B2 true JP6008470B2 (ja) | 2016-10-19 |
Family
ID=47468833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011118227A Active JP6008470B2 (ja) | 2011-05-26 | 2011-05-26 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6008470B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110911407A (zh) * | 2018-09-18 | 2020-03-24 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
US12100764B2 (en) * | 2019-02-07 | 2024-09-24 | Rohm Co., Ltd. | Semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7291884B2 (en) * | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
JP2003273354A (ja) * | 2002-03-18 | 2003-09-26 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
JP2006156461A (ja) * | 2004-11-25 | 2006-06-15 | Shindengen Electric Mfg Co Ltd | 半導体装置及びその製造方法 |
-
2011
- 2011-05-26 JP JP2011118227A patent/JP6008470B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012248623A (ja) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11804520B2 (en) | Semiconductor device | |
JP6967352B2 (ja) | 半導体装置および半導体装置の製造方法、ならびに、半導体ウエハ構造物 | |
JP5884617B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR101920717B1 (ko) | 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법 | |
US10446649B2 (en) | Silicon carbide semiconductor device | |
JP6090805B2 (ja) | 半導体装置およびその製造方法 | |
JP5533677B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
US20130341643A1 (en) | Semiconductor device and method of manufacturing the device | |
JP2010147222A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2015128180A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2014017469A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP4735235B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
US20140284700A1 (en) | Semiconductor device | |
JP6616878B2 (ja) | 半導体装置 | |
WO2013046924A1 (ja) | 炭化珪素半導体装置 | |
JP2007184570A (ja) | 半導体素子及びその製造方法 | |
JP6792345B2 (ja) | 半導体装置の製造方法 | |
JP4755439B2 (ja) | 半導体装置およびその製造方法 | |
KR101710815B1 (ko) | 반도체 디바이스의 제조 방법 | |
JP5715461B2 (ja) | 半導体装置の製造方法 | |
TW201826529A (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP2022020769A (ja) | 半導体装置 | |
JP4997715B2 (ja) | 半導体装置およびその製造方法 | |
JP6008470B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6008470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |