CN1917374A - 模拟/数字转换装置及半导体装置 - Google Patents

模拟/数字转换装置及半导体装置 Download PDF

Info

Publication number
CN1917374A
CN1917374A CNA2006101363012A CN200610136301A CN1917374A CN 1917374 A CN1917374 A CN 1917374A CN A2006101363012 A CNA2006101363012 A CN A2006101363012A CN 200610136301 A CN200610136301 A CN 200610136301A CN 1917374 A CN1917374 A CN 1917374A
Authority
CN
China
Prior art keywords
reference signal
mentioned
signal
generating unit
comparing section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101363012A
Other languages
English (en)
Other versions
CN1917374B (zh
Inventor
远山隆之
铃木敦史
福岛范之
安井幸弘
新田嘉一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1917374A publication Critical patent/CN1917374A/zh
Application granted granted Critical
Publication of CN1917374B publication Critical patent/CN1917374B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种AD转换装置及半导体装置。在通过对比较参考信号和模拟信号的比较时间进行计数而执行AD转换的AD转换装置中，减少参考信号线上搭载噪声的问题。设置多个接受由参考信号生成部(27)生成的参考信号RAMP并供给到规定数量的电压比较部(252)的参考信号输入级的缓冲器电路(280)，由此将通过1条参考信号线(251)供给的参考信号RAMP通过各块BK_k用参考信号输出线k分离成参考信号RAMP_k供给。即使在属于某一块的电压比较部(252)的参考信号输入级产生噪声分量，此噪声分量也不会传送到属于分离决的电压比较部(252)的参考信号输入级。

Description

模拟/数字转换装置及半导体装置
技术领域
本发明涉及一种将模拟信号转换成数字信号的AD(Analog to Digital；模拟/数字)转换装置和具备此AD转换装置的摄像装置等的半导体装置。更详细地，本发明涉及一种比较按规定梯度变化的参考信号和处理对象的模拟信号、计数此比较时间的所谓单倾斜积分型或斜坡信号比较型和所谓AD转换的结构。
背景技术
在电子设备中，正在使用各种将模拟信号转换成数字信号的AD转换装置。
例如，相对于光和放射射线等从外部输入的电磁波，以行状或矩阵状排列多个具有感应性的单位结构要素(例如像素)而成的物理量分布检测半导体装置在各个领域被使用着。
例如，在影像设备的领域中，正在使用检测物理量中的光(电磁波的一例)的CCD(电荷耦合器件，Charge Coupled Device)型或MOS(金属氧化物半导体，Metal Oxide Semiconductor)和CMOS(互补金属氧化物半导体，Complementary Metal-oxide Semiconductor)型的固体摄像装置。它们，按单位结构要素(对于固体摄像装置为像素)将转换为电信号的物理量分布作为电信号读出。在此“固体”意味着半导体制造。
此外，在固体摄像装置中，在生成对应于由电荷生成部生成的信号电荷的像素信号的像素信号生成部中存在包括具有放大用的驱动晶体管的放大型固体摄像元件(APS：Active Pixel Sensor/也称为增益单元)结构的像素的放大型固体摄像装置。例如，大多数CMOS型固体摄像装置就具有这种结构。
在这种放大型固体摄像装置中，为了在外部读出像素信号，相对于排列多个单位像素的像素部，进行地址控制，任意地选择、读出来自各单位像素的信号。即，放大型固体摄像装置是地址控制型的固体摄像装置的一个例子。
例如，作为单位像素以矩阵状排列的X-Y地址型固体摄像元件的一种的放大型固体摄像元件，为了在像素自身中具有放大功能，使用MOS结构等的有源元件(MOS晶体管)构成像素。即，用上述有源元件放大存储在作为光电转换元件的光电二极管中的信号电荷(光电子)，作为像素信息进行读出。
在这种X-Y地址型固体摄像元件中，例如，二维矩阵状地大量排列像素晶体管构成像素部，在每行(行)或每像素开始对应于入射光的信号电荷的存储，基于该被存储的信号电荷的电流或电压信号通过地址指定而从各像素顺序地被读出。
其中，在MOS(包含CMOS)型中，作为地址控制的一个例子，大多使用着同时访问1行部分、按行单位从像素部读出像素信号并输出到外部的方式。此外，也采用利用模拟-数字转换装置(AD转换装置：Analog DigitalConverter)将从像素部读出的模拟的像素信号转换为数字信号，然后输出到外部的方式(例如，参照专利文献1～5)。
[专利文献1]特开2000-152082号公报
[专利文献2]特开2002-232291号公报
[专利文献3]美国专利第5,877,715号公报
[专利文献4]美国专利第5,920,274号公报
[专利文献5]美国专利第6,344,877号公报
如上述专利文献1～5所记载的AD转换的方式中，按电路规模或处理速度或分辨率等观点存在各种方式，其中有称为所谓单倾斜积分型或斜坡信号比较型的AD转换方式，该方式比较模拟的单位信号和用于转换为数字信号的单调地变化的参考信号，同时与此比较处理并行进行计数处理，根据比较处理结束时刻的计数值获取单位信号的数字信号。
但是，在现有的单倾斜积分型AD转换方式中，用于驱动多个某一电压比较部的各种信号线为共同布线，某一电压比较部产生的噪声通过这些共同布线传送到其它电压比较部，就会对其它电压比较部的动作造成影响，其结果，就会对AD转换处理造成恶劣影响。
发明内容
鉴于上述情况而进行本发明，本发明的目的在于，提出了一种结构以便某一电压比较部产生的噪声不对其它的电压比较部的处理造成恶劣影响。
在本发明的结构中，当将参考信号生成部生成的参考信号供给到多个比较部时，具备不通过单一的信号布线供给到各比较部，而通过各个不同的信号布线即多个信号布线来进行供给的参考信号供给接口部。
作为此时所考虑的方法，考虑采用将一个参考信号生成部生成的且由一个信号路径传送的参考信号分配到多个信号路径、从而传送到多个比较部的第一方法。或者，还考虑采用准备多个参考信号生成部本体且原样传送它们的输出的第二方法。
当采用第一方法时，将多个比较部整体进一步分为具有多个比较部的子块，既可以采用通过一个信号路径将参考信号传送到此每一子块，也可以采用对于一个比较部通过一个信号路径传送参考信号的完全的单个对应。
在此，对于采用将一个信号路径分为多个信号路径进行传送的方法，可以利用参考信号生成部侧的信号布线为输入侧、比较部侧的信号布线为输出端的缓冲放大器的情况。由于通过各个不同的信号布线将参考信号传送到各比较部，所以结果为使用多个缓冲放大器，通过这些缓冲放大器分配由一个参考信号生成部生成的参考信号。通过缓冲放大器，参考信号线成为树状结构。在由此所说的观点中，可以使缓冲放大器成为多级结构以进行分配。
根据本发明，当将参考信号供给多个比较部时，通过各个不同的信号布线进行供给。由此，就能够采用将比较部的参考信号的输入级分离为多个块的结构，即使在属于某一块的比较部的参考信号输入级中产生噪声分量，该噪声分量也能够不传送到属于分离方的块的比较部的参考信号输入级中。由此，某一电压比较部产生的噪声就不会对其它电压比较部的处理造成恶劣影响。
附图说明
图1是作为本发明的半导体装置的一个实施方式的CMOS固体摄像装置的示意性结构图。
图2是表示单位像素的结构例、驱动部和驱动控制线和像素晶体管的连接状态图。
图3是用于说明作为列(column)AD电路的基本动作的获取信号差分处理的时序图(其1)。
图4是用于说明作为列AD电路的基本动作的获取信号差分处理的时序图(其2：流水线处理)。
图5是电压比较部的详细的结构例的示意图。
图6是参考信号供给IF部的第一实施方式的示意图(其1)。
图7是参考信号供给IF部的第一实施方式的示意图(其2)。
图8是现有的参考信号供给IF部的示意图。
图9是详细地说明现有的参考信号供给IF部28的问题点的图。
图10是伴随电压比较部的详细结构例表示缓冲器电路的详细结构例的第一实施方式图。
图11是伴随电压比较部的详细结构例表示作为比较例的现有的参考信号供给IF部的图。
图12是伴随电压比较部的详细结构例表示缓冲器电路的详细结构例的第二实施方式的图(其1)。
图13是伴随电压比较部的详细结构例表示缓冲器电路的详细结构例的第二实施方式的图(其2)。
图14是参考信号供给IF部的第二实施方式的示意图(其1)。
图15是参考信号供给IF部的第二实施方式的示意图(其2)。
图16是参考信号供给IF部的变化的实施方式1的示意图。
图17是参考信号供给IF部的变化的实施方式2的示意图。
具体实施方式
下面，参照附图详细地说明本发明的实施方式。再有，下文是X-Y地址型的固体摄像装置的一个例子。说明将CMOS摄像元件作为器件使用时的例子。此外，说明CMOS摄像元件的所有像素由NMOS或PMOS构成的情况。
但是，这只是一个例子，作为对象的器件不限定于MOS型摄像器件。相对于光和放射射线等从外部输入的电磁波，以行状或矩阵状排列多个具有感应性的单位结构元素而成的物理量分布检测半导体装置的全部，可以同样适用后述的所有实施方式。
再有，在本发明中，所谓摄像装置是在单位结构像素内包含检测物理量的变化的多个检测部和根据各个检测部检测出的物理量的变化来输出单位信号的单位信号生成部，使用用于此单位结构要素按规定的顺序排列的物理量分布检测的器件，根据对于物理量的规定的检测条件所取得的单位信号获取规定目的用的物理信息的物理信息获取器件的总称。
<固体摄像装置的结构>
图1是作为本发明的半导体装置的一个实施方式的CMOS固体摄像装置(CMOS图像传感器)的示意性结构图。再有，此CMOS固体摄像装置是电子设备的一种形式。
固体摄像装置1包括按行和列排列多个像素(即二维矩阵状)的像素部，该像素部包含输出响应入射光量的信号的受光元件(电荷生成部的一例)，来自各像素的信号输出是电压信号，列并列地设置CDS(Correlated DoubleSampling；相关2重取样)处理功能部和数字转换部(ADC；Analog DigitalConverter)等。
所谓“列并列地设置CDS处理功能部和数字转换部”的意思是相对于垂直列的垂直信号线19，实际上并列设置多个CDS处理功能部和数字转换部。在俯视器件时，多个各功能部可以是这样的形态，相对于像素部(摄像部)10仅排列在列方向一侧的端缘侧(排列在图下侧的输出端)；也可以是这样的形态，相对于像素部10分别排列在列方向一侧的端缘侧(排列在图下侧的输出端)和其相反侧的另一侧的端缘侧(图的上侧)。作为后者的情况下，执行行方向的读出扫描(水平扫描)的水平扫描部也分别排列在各端缘侧，构成可各自独立动作的结构。
例如，作为列并列地设置CDS处理功能部和数字转换部的典型例子是一种在设置在摄像部的输出端的称为列区域的部分、按每垂直列设置CDS处理功能部和数字转换部、顺序在输出端读出的列型的例子。此外，不限定于列型，也可以采用相对于邻接的多个(例如2个部分)的垂直信号线19(垂直列)，分配1个CDS处理功能部和数字转换部的形态和相对于每N条(N是正整数；中间配置N-1条)的N条部分的垂直信号线19(垂直列)、分配1个CDS处理功能部和数字转换部的形态。
除列型外，由于构成多个垂直信号线19(垂直列)共同使用1个CDS处理功能部和数字转换部的结构，所以任何形态都可以设计有将从像素部10侧供给的多个列部分的像素信号供给到1个CDS处理功能部和数字转换部的转换电路(开关)。再有，按照后级的处理，必须进行设计出保持输出信号的存储器等的对应处置。
尽管如此，采用相对于多个垂直信号线19(垂直列)分配一个CDS处理功能部和数字转换部的形态等，在按像素列单位读出后执行各像素信号的信号处理，与在各单位像素内执行同样的信号处理的情况比较，简化了各单位像素内的结构，能够应对图像传感器的多像素化、小型化、低成本化等。
此外，由于利用列并列地设置的多个信号处理部，能够同时并行处理1行部分的像素信号，在输出电路侧和器件的外部与利用1个CDS处理功能部和数字转换部执行处理的情况相比，就能够使信号处理部低速地动作，就有利于消耗电能、带域性能和噪声等方面。换言之，在消耗电能和带域性能等相同的情况下，所有传感器都能够高速动作。
再有，在列型结构的情况下，在能够低速动作、在消耗电能和带域性能和噪声等方面有利的同时，还存在不需要转换电路(开关)的优点。下面的实施方式中，不必特别地进行限定，而仅按照这种列型来进行说明。
如图1所示，固体摄像装置1包括：像素部(摄像部)10，按行和列(即正方格子状)排列像素形状为大致正方形状的多个单位像素(单位结构要素的一例)3；设置在像素部10的外侧的驱动控制部7；读出电流源部24，对像素部10的单位像素3供给像素信号读出用的动作电流(读出电流)；列处理部26，具有在每垂直列配置的列AD电路25；参考信号生成部27，对列处理部26供给AD转换用的参考电压；参考信号供给接口(IF)部28，对列处理部26的各列AD电路25供给由参考信号生成部27生成的参考信号；以及输出部29。在同一半导体基板上设置这些各功能部。
在列处理部26的前级或后级，按照要求还可以在与列处理部26相同的半导体区域设置带有信号放大功能的AGC(自动增益控制，Auto GainControl)电路等。在列处理部26的前级执行AGC的情况下为模拟放大，在列处理部26的后级执行AGC的情况下为数字放大。如果单纯地放大n位的数字信号时，由于存在会损坏灰度等级的可能性，所以优选考虑基本上在模拟放大后进行数字转换。
驱动控制部7具备用于顺序读出像素部10的信号的控制电路功能。例如，作为驱动控制部7包括：控制列地址和列扫描的水平扫描部(列扫描电路)12；控制行地址和行扫描的垂直扫描部(行扫描电路)14；具有生成内部时钟等功能的通信和定时控制部20。
在图1中，为了简便，省略表示一部分行和列，现实中，在各行和各列中，配置几十到几千单位像素3构成像素部10。其中，除上下左右设置的黑像素等基准像素区域以外的部分构成与实际图像形成有关的有效部10a。单位像素3，典型地，由作为受光元件(电荷生成部)的光电二极管和具有放大用半导体元件(例如晶体管)的像素内放大器构成。
作为像素内放大器，例如可使用浮置扩散(floating diffusion)放大器的结构。作为一个例子，作为CMOS传感器能够使用由通用的4个晶体管构成的结构，CMOS传感器具有相对于电荷生成部作为电荷读出部(传输栅部/读出栅部)的一个例子的读出选择用晶体管、作为复位栅部的一个例子的复位晶体管、垂直选择用晶体管及作为检测浮置扩散结的电位变化的检测元件的一个例子的源极跟随器结构的放大用晶体管。
或者，如专利第2708455号公报中记载的，还可以使用具有用于放大对应由电荷生成部生成的信号电荷的信号电压的、连接在漏极线(DRN)的放大用晶体管、用于复位电荷生成部的复位晶体管、由垂直移位寄存器通过传输配线(TRF)进行扫描的读出选择用晶体管(传输栅部)的3个晶体管构成的结构。
再有，固体摄像装置1使用色分解(色分离)滤色片，就能够使像素部10进行彩色摄像对应。即，在像素部10的各电荷生成部(光电二极管等)的电磁波(本例中为光)入射的受光面，设置用于拍摄彩色图像的多色彩的彩色滤色片的组合而形成的色分解滤色片的任意的彩色滤色片，例如，使其成为所谓横条(Bayer)排列等，对应于彩色图像摄像。
单位像素3通过用于行选择的行控制线15分别与垂直扫描部14，此外通过垂直信号线19分别与按每一垂直列设置列AD电路25的列处理部26连接。在此，行控制线15代表从垂直扫描部14引入像素的所有布线。
水平扫描电路12具有从列处理部26读出计数值的读出扫描部的功能。水平扫描部12和垂直扫描电路14等的驱动控制部7的各要素，与像素部10一起，使用与半导体集成电路制造技术相同的技术，在单晶硅等半导体区域整体被形成，构成作为半导体系统的一个例子的固体摄像元件(摄像装置)。
如后所述，水平扫描部12和垂直扫描部14包含解码器而构成，响应从通信和定时控制部20提供的控制信号CN1、CN2，开始移位动作(扫描)。为此，在行控制线15中包含有用于驱动单位像素3的各种脉冲信号(例如，复位脉冲RST、传输脉冲TRF、DRN控制脉冲DRN等)。
虽然没有图示，但通信和定时控制部20包括：供给各部动作中所必需的时钟和规定定时的脉冲信号的定时发生器TG(读出地址控制器件的一个例子)的功能块；和通过端子5a接收主时钟CLK0、或通过端子5b接收指令动作模式等的数据DATA，并且输出包含固体摄像装置1的信息的数据的通信接口的功能块。
例如，向水平解码器12a输出水平地址信号，向垂直解码器14a输出垂直地址信号，各解码器12a、14a接收它们，选择相对应的行或列。
此时，由于二维矩阵状配置单位像素3，按行单位(列并列)存取(access)由像素信号生成部5生成的、通过垂直信号线19向列方向输出的模拟的图像信号，并执行取入(垂直)扫描读取，此后，在垂直列的排列方向的行方向上进行存取并执行将读取的像素信号(本例中为数字化的像素数据)向输出端读出的(水平)扫描读数，由此可以实现像素信号和像素数据的读出的高速化。不用说，不限于扫描读数，直接地址指定想要读出的单位像素3，由此，仅读出所需的单位像素3的信息的随机读取也是可能的。
此外，在通信和定时控制部20中，将与通过端子5a输入的主时钟(主时钟)CKL0相同频率的时钟CLK1、将其二分频的时钟和进一步分频的低速的时钟，供给到元件内的各部例如水平扫描部12、垂直扫描部14、列处理部26等。下面，将二分频的时钟和其以下频率的时钟统称为低速时钟CLK2。
垂直扫描部14选择像素部10的行，供给此行所必需的脉冲。例如，具有规定垂直方向的读出行(选择像素部10的行)的垂直解码器14a；对相对于利用垂直解码器14a规定的读出地址上(行方向)的单位像素3的行控制线15供给脉冲并进行驱动的垂直驱动部14b。再有，垂直解码器14a，除读出信号的行以外，还选择电子快门(Shutter)用的行等。
水平扫描部12同步于低速时钟CLK2顺次选择列处理部26的列AD电路25，将此信号导向水平信号线(水平输出线)18。例如，具有规定水平方向的读出列(选择列处理部26内的各个列AD电路25)的水平解码器12a；和按照利用水平解码器12a规定的读出地址，将列处理部26的各信号导向水平信号线18的水平驱动部12b。再有，例如，如果列AD电路25使用的位数n(n为正整数)的部分，例如10(＝n)，则对应于此位数，配置10条水平信号线18。
在这种结构的固体摄像装置1中，从单位像素3输出的像素信号，按每一垂直列，通过垂直信号线19向列处理部26的列AD电路25进行供给。
列处理部26的各列AD电路25接受1列的像素的模拟信号So，处理此模拟信号So。例如，各列AD电路25具有例如使用低速时钟CLK2，将模拟信号转换成例如10位的数字信号的ADC(Analog Digital Converter)电路。
作为列处理部26的AD转换处理采用对按行单位并列保持的模拟信号，使用对每一列设置的列AD电路25，AD转换成按每一行并列的方法。此时，例如，使用特许公报第2532374号和学术文献“装载了无列间FPN的列型AD转换器的CMOS图像传感器”(映情学技法，IPU2000-57，pp.79-84)等中示出的单倾斜积分型(或斜坡信号比较型)的AD转换的方法。此方法由于能够以简单的结构实现AD转换器，所以即使并列设置也具有电路规模不大的特点。
对于ADC电路结构而言，后面将进行详述，按照从转换开始到参考电压RAMP和处理对象信号电压一致的时间，将模拟的处理对象信号转换成数字信号。作为此用途的结构，原理在于，在对比较器(电压比较器)供给斜坡状参考电压RAMP的同时开始时钟信号的计数(计数)，将通过垂直信号线19输入的模拟的图像信号与参考电压RAMP比较，直到在获得了脉冲信号为止进行计数，来执行AD转换。
此外，此时通过设计电路结构，能够在AD转换的同时，针对通过垂直信号线19输入的电压模式的像素信号，执行对像素复位之后的信号电平(噪声电平)和真的(对应于受光光量)信号电平Vsig取差分的处理。由此，能够消除所谓固定图形噪声(FPN；Fixed Pattern Noise)和复位噪声的噪声信号分量。
由此列AD电路25数字化的像素数据，通过由来自水平扫描部12的水平选择信号驱动的、未图示的水平选择开关被传送到水平信号线18，并且被输入到输出部29。再有，10位是一个例子，不够10位(例如8位)和超过10位的位数(例如14位)等，也可以作为其它的位数。
按照这样的结构，从作为电荷生成部的受光元件按行列状配置的像素部10，在每一行对各垂直列顺序输出像素信号。而且，对应于受光元件按行列状配置的像素部10的1片部分的图像即帧图像由像素部10全体的像素信号的集合表示。
<参考信号生成部和列AD电路的详细说明>
参考信号生成部27包括：作为产生AD转换用的参考信号的功能元件的DA转换电路(DAC；Digital Analog Converter)27a。再有，对应于彩色图像摄影的情况下，作为参考信号生成部27，为了能够将颜色对应的变化特性(倾斜度)和带有初始值的个别的参考信号供给到比较电路，对应于构成像素部10中的色分解滤色片的彩色滤色片的颜色种类和排列，在单独具备作为产生AD转换用的参考信号的功能元件的DA转换电路的同时，还可以设置通过转换处理对象行来进行处理对象颜色转换的处理的转换机构。
这样，与构成色分解滤色片的滤色片数量相比，就能够减少参考电压发生器(本例中相当于DA转换电路)和来自此参考电压发生器的布线。此外，由于不需要选择输出在每一彩色滤色片准备参考电压发生器时所必需的来自各参考电压发生器的模拟基准电压(相当于本例的参考信号)的垂直列的选择部件(多路转换器)，所以能够缩小电路规模。与用于拍摄彩色图像的彩色滤色片的颜色分量的数量相比，能够减少将对应彩色像素的参考信号传送到比较器的输入侧的信号线的数量。
从通信和定时控制部20供给到参考信号生成部27的DA转换电路27a的控制数据CN4还包含用于指示各比较处理的斜坡电压的倾斜度(变化的程度；时间变化量)和初始值的信息。
DA转换电路27a从通信和定时控制部20接受DAC用的计数时钟CKdac的供给，同步于计数时钟CKdac，例如，生成线性地减少的阶梯状的锯齿波(斜坡波)，通过参考信号RAMP，将此生成的锯齿波作为AD转换用的参考电压(ADC基准信号)供给到列AD电路25。此外，例如通过调整计数时钟CKdac的周期来改变参考信号RAMP的倾斜度，由此调整后述的差分处理时的系数，在AD转换时控制模拟增益。
列AD电路25具有n位AD转换功能，其包括：电压比较部(比较器)252，比较由参考信号生成部27的DA转换电路27a生成的参考信号RAMP，和在每一行控制线15(V1、V2、...)从单位像素3经过垂直信号线19(H1、H2、...)所获得的模拟的像素信号；和对直到电压比较部252结束比较处理为止的时间进行计数，并保持其结果的计数部254。
通信和定时控制部20具有按照电压比较部252对像素信号的复位分量ΔV和信号分量Vsig的哪一个进行比较处理，转换计数部254中的计数处理的模式的控制部的功能。从此通信和定时控制部20对各列AD电路25的计数部254输入用于指示计数部254是以减少计数模式动作还是以增加计数模式动作的控制信号CN5。
参考信号供给IF部28通过参考信号线251接受由参考信号生成部27生成的参考信号，输出到参考信号输出线281。电压比较部252一侧的输入端子RAMP，通过作为本实施方式的特征部分的参考信号供给IF部28，从参考信号输出线281输入由参考信号生成部27生成的阶梯状的参考信号RAMP，其另一侧输入端子，连接各自对应的垂直列的垂直信号线19，分别输入来自像素部10的像素信号电压。
此外，对电压比较部252，从通信和定时控制部20供给2个种类的复位信号PSET，NSET和其它的控制信号(总称比较控制信号CN7)，此外，将电压比较部252的输出信号供给到计数部254。
从通信和定时控制部20对计数部254的时钟端子CK与其它计数部254的时钟端子CK共同地输入计数时钟CK0。
此计数部254就其结构而言虽然省略了图示，但通常能够通过以同步计数形式改变由锁存器构成的数据存储部的布线形态来实现，通过一条计数时钟CK0的输入，就能执行内部计数。通过n个锁存器的组合就能够实现n位计数部254，相对于由2系统的n个锁存器构成的数据存储部的电路规模而言就变成一半。除此以外，由于不需要每列的计数部，就整体而言，就大幅度地密集化。
在此，后面将进行详述，计数部254可以构成为不管计数模式怎样，使用通用的增减计数器(U/D CNT)，切换减少计数动作和增加计数动作(具体为交替)执行计数处理。此外，计数部254使用计数输出值同步于计数时钟CK0输出的同步计数器。
再有，在同步计数器的情况下，通过计数时钟CK0来限制所有的触发器(计数器基本部件)的动作。因此，在要求更高频率动作的情况下，作为计数部254，由于此动作限制频率仅由最初的触发器(计数器基本部件)的限制频率决定，所以更优选使用适于高速动作的非同步计数器。
从水平扫描部12通过控制线12c对计数部254输入控制脉冲。计数部254具有保持计数结果的锁存功能，直到出现按照通过控制线12c的控制脉冲产生的指示为止，保持计数输出值。
如前所述，这种结构的列AD电路25配置在每一垂直信号线19(H1、H2、...)，构成列并列结构的ADC块的列处理部26。
各个列AD电路25的输出端连接到水平信号线18。如前所述，水平信号线18具有作为列AD电路25的位宽度的n位宽度的信号线，经过对应于未图示的各输出线的n个传感器电路，连接到输出部29。
在这样的结构中，在像素信号读出期间，列AD电路25执行计数动作，以规定的定时输出计数结果。即，首先，通过电压比较部252，比较来自参考信号生成部27的斜坡波形电压，和通过垂直信号线19输入的像素信号电压，当双方电压相同时，电压比较部252的比较器输出反相(本例中从“低”电平向“高”电平迁移)。
计数部254同步于从参考信号生成部27产生的斜坡波形电压，以减少计数模式或增加计数模式开始计数动作，当比较器输出的反相信息被通知到计数部254时，停止计数动作，将此时刻的计数值作为像素数据加以锁存(保持、存储)，以结束AD转换。
此后，计数部254基于由按规定的定时从水平扫描部12通过控制线12c输入的水平选择信号CH(i)引起的移位动作，将存储、保持的像素数据从输出端子5c顺序输出到列处理部26外部和具有像素部10的芯片外部。
再有，作为本实施方式的说明，由于没有直接的关联所以未特别图示，存在其它各种信号处理电路等也包含在固体摄像装置1的结构要素的情况。
<像素部>
图2是图1所示的固体摄像装置1中使用的单位像素3的结构例、驱动部和驱动控制线和像素晶体管的连接状态的示意图。像素部10内的单位像素(像素单元)3的结构与常规的CMOS图像传感器相同，在本实施方式中，作为CMOS传感器，可以使用通用的4TR结构，例如如特许第2708455号公报中所记载的、由3个晶体管构成的3TR结构。不用说，这些像素结构是一个例子，如果是常规的CMOS图像传感器的阵列结构，可以使用任何的像素结构。
作为像素内放大器，例如可以使用浮置扩散放大器结构。作为一个例子，可以使用由通用的4个晶体管构成的结构(以下称4TR结构)作为CMOS传感器，该传感器具有相对于电荷生成部而作为电荷读出部(传输栅部/读出栅部)的一个例子的读出选择用晶体管、作为复位栅部的一个例子的复位晶体管、垂直选择用晶体管及作为检测浮置扩散结的电位变化的检测元件的一个例子的源极跟随器结构的放大用晶体管。
例如，图2(A)所示的4TR结构的单位要素3包括：兼备接受光并转换为电荷的光电转换功能同时存储此电荷的电荷存储功能的各功能的电荷生成部32；相对于电荷生成部32，作为电荷读出部(传输栅部/读出栅部)的一个例子的读出选择用晶体管(传送晶体管)34、作为复位栅部的一个例子的复位晶体管36、垂直选择用晶体管40及作为检测浮置扩散结38的电位变化的检测元件的一个例子的源极跟随器结构的放大用晶体管42。
此单位像素3具备由作为电荷存储部功能的电荷注入部的一个例子的浮置扩散结38构成的FDA(Floating Diffusion Amp)结构的像素信号生成部5的像素。浮置扩散结38是具有寄生电容的扩散层。
利用供给传送信号φTRG的传送驱动缓冲器250通过传送布线(读出选择线TX)55能够驱动读出选择用晶体管(第2传送部)34。利用供给复位信号φRST的复位驱动缓冲器252，通过复位布线(RST)56能够驱动复位晶体管36。利用供给垂直选择信号φVSEL的选择驱动缓冲器254，通过垂直选择线(SEL)52能够驱动垂直选择用晶体管40。利用垂直扫描部14的垂直驱动部14b能够驱动各驱动缓冲器。
像素信号生成部5中的复位晶体管36的源极连接到浮置扩散结38，漏极连接到电源Vdd，从复位驱动缓冲器对栅极(复位栅RG)输入复位脉冲RST。
作为一个例子，垂直选择用晶体管40的漏极连接到放大用晶体管42的源极，源极连接到像素线51，栅极(特别地称垂直选择栅SELV)连接到垂直选择线52。再有，不限于此种连接结构，也可以漏极连接电源Vdd，源极连接到放大用晶体管42的漏极，垂直选择栅SELV连接到垂直选择线52。
对垂直选择线52施加垂直选择信号SEL。放大用晶体管42为，栅极连接到浮置扩散结38，漏极通过垂直选择用晶体管40连接到电源Vdd，源极连接到像素线51，进一步连接到垂直信号线53(19)。
并且，可采用垂直信号线53在其一端延伸到列处理部26侧的同时，在其路径中，连接读出电流源部24，在与放大用晶体管42的之间被供给基本上固定的动作电流(读出电流)的源极跟随器结构。
具体地，读出电流源部24包括：设置在各垂直列的NMOS型晶体管(特别地称为负载MOS晶体管)242；具有相对于全垂直列共用的电流生成部245及栅极和漏极共同连接，源极连接到源极线248的NMOS型晶体管246的基准电流源部244。
各负载MOS晶体管242的漏极连接到对应的列的垂直信号线53，源极共同连接到作为地线的源极线248。由此，连接各垂直列的负载MOS晶体管242与基准电流源部244的晶体管246之间构成栅极间被连接的电流镜电路。
源极线248成为在水平方向的端部(图1的左右垂直列)连接到作为基板偏置的地(GND)，从芯片的左右两端供给相对负载MOS晶体管242接地的动作电流(读出电流)的结构。
能够从未图示的负载控制部对电流生成部245供给仅必要时用于输出规定电流的负载控制信号SFLACT。电流生成部245，在信号读出时，输入负载控制信号SFLACT的有源状态，通过连接到各放大用晶体管42的负载MOS晶体管242，可持续流动预先确定的定电流。即，负载MOS晶体管242组合选择行放大用晶体管42和源极跟随器，将读出电流供给到放大用晶体管42，由此向垂直信号线53输出信号。
在这种4TR结构中，由于浮置扩散结38连接到放大用晶体管42的栅极，放大用晶体管42在电压模式下，通过像素线51将对应于浮置扩散结38的电位(下面称FD电位)的信号输出到垂直信号线19(53)。
复位晶体管36重设浮置扩散结38。读出选择用晶体管(传送晶体管)34，将由电荷生成部32生成的信号电荷传送到浮置扩散结38。在垂直信号线19连接有多个像素，要选择像素，仅使选择像素的垂直选择用晶体管40导通。于是，仅选择像素与垂直信号线19连接，对垂直信号线19输出选择像素的信号。
相对于此，通过成为电荷生成部和3个晶体管构成的结构(下面也称为3TR)，减少了单位像素3中的晶体管所占面积，能够缩小像素尺寸(例如，参照特许第2708455号公报)。
例如，如图2(B)所示的3TR结构的单位像素3，分别具有执行光电转换来生成对应于接受光的信号电荷的电荷生成部32(例如光电二极管)；用于放大对应于由电荷生成部32生成的信号电荷的信号电压的、连接到漏极线(DRN)的放大用晶体管42；用于复位电荷生成部32的复位晶体管36。此外，由未图示的垂直扫描电路14通过传送布线(TRF)55扫描的读出选择用晶体管(传送栅部)34被设置在电荷生成部32和放大用晶体管42的栅极之间。
放大用晶体管42的栅极及复位晶体管36的源极通过读出选择用晶体管34连接到电荷生成部32，复位晶体管36的漏极及放大用晶体管42的漏极连接到漏极线。此外，放大用晶体管42的源极连接到垂直信号线53。
可以通过传送布线55由传送驱动缓冲器250驱动读出选择用晶体管34。可以通过复位布线56由复位驱动缓冲器252驱动复位晶体管36。
基准电压为0V时，传送驱动缓冲器250、复位驱动缓冲器252都以电源电压的两个数值来进行动作。特别地，供给此像素中的读出选择用晶体管34的栅极的低电平电压为0V。
在此3TR结构的单位像素3中，与4TR结构相同，由于浮置扩散结38连接到放大用晶体管42的栅极，所以放大用晶体管42将对应于浮置扩散结38的电位的信号输出到垂直信号线53。
复位晶体管36的复位布线(RST)56在行方向上延伸，漏极线(DRN)57在几乎所有的像素上共用。此漏极线57由供给漏极驱动信号φDRN的漏极驱动缓冲器(以下称为DRN驱动缓冲器)240来驱动。复位晶体管36由复位驱动缓冲器252来驱动，控制浮置扩散结38的电位。
漏极线57在行方向上被分离，由于此漏极线57需要流过1行的像素的信号电流，所以成为全行共同的布线，以使电流实际上在列方向上流过。用电荷生成部32(光电转换元件)生成的信号电荷通过读出选择用晶体管34传送到浮置扩散结38。
在此，3TR结构的单位像素3与4TR结构不同，没有设置与放大用晶体管42串联连接的垂直选择用晶体管40。垂直信号线53连接有多个像素，像素的选择，不由选择晶体管执行，由FD电位的控制来执行。通常，FD电位为低电位。选择像素时，通过使选择像素的FD电位为高电位，将选择像素的信号输出到垂直信号线53。此后，选择像素的FD电位回到低电位。此操作对1行的像素同时进行。
为了这样控制FD电位，进行以下操作：1)使选择行FD电位为高电位时，漏极线57变为高电位，通过选择行的复位晶体管36，此FD电位变成高电位；2)使选择行FD电位回到低电位时，漏极线57变成低电位，通过选择行的复位晶体管36，此FD电位变成低电位。
为了驱动包括具有这种4TR或3TR结构的单位像素3的像素部10，从各驱动缓冲器240、250、252、254(总称驱动部)通过驱动用各布线52、55、56、57(总称驱动控制线)，驱动构成单位像素3的各晶体管34、36、40(总称像素晶体管)。
<固体摄像装置的动作>
图3及图4是用于说明图1所示的固体摄像装置1的列AD电路25中的基本动作即信号获取差分处理的时序图。
作为将由像素部10的各单位像素3感知的模拟像素信号转换为数字信号的结构采用下面的方法，例如，寻求按规定倾斜度下降的斜坡波形状的参考信号RAMP，与来自单位像素3的像素信号的基准分量和信号分量的各电压相一致的点，从比较处理所使用的参考信号RAMP生成的时刻起，到像素信号的基准分量和对应于信号分量的电气信号与参考信号相一致的时刻止，用计数时钟进行计数(计数)，获取对应于基准分量和信号分量的各大小的计数值。
在此，从垂直信号线19输出的像素信号，作为时间序列、在包含作为基准分量的像素信号的噪声的复位分量ΔV之后，出现信号分量Vsig。对基准分量(复位分量ΔV)执行第一次的处理时，第二次处理成为对在基准分量(复位分量ΔV)上加上信号分量Vsig的信号的处理。下面具体地说明。
首先，要进行第一次读出，通信和定时控制部20使模式控制信号CN5成为低电平，将计数部254设定为减少计数模式，同时，使复位控制信号CN6成为规定期间有源(本例中高电平)，将计数部254的计数值复位为初始值“0”(t8)。
然后，通过垂直扫描部14的行扫描选择某一行，从此选择行V α的单位像素3向垂直信号线19(H1、H2、...)的第一次的读出稳定后，通信和定时控制部20，向参考信号生成部27，供给参考信号RAMP生成用的控制数据CN4(在此包含偏移OFF和倾斜度β)。
与此同时，通信和定时控制部20仅某一短的期间将有源L的复位信号PSET提供给电压比较部252(t9)。由此，电压比较部252的各输入端的电位被设置为规定电位，电压比较部252的动作点在每一行的选择动作被决定为合适的电平。
首先，在供给控制数据CN4的参考信号生成部27中，由DA转换电路27a生成参考信号RAMP，该信号具有符合存在于Vα行上的颜色的彩色像素特性的倾斜度β，作为整体在锯齿状(RAMP状)上具有随时间变化的阶梯状的波形(RAMP波形)，并作为比较电压供给对应的列AD电路25的电压比较部252的一侧的输入端子RAMP。
各列的电压比较部252比较该RAMP波形的比较电压和从像素部10供给的对应列的垂直信号线19(Hα)的像素信号电压。
此外，向电压比较部252的输入端子RAMP输入参考信号RAMP的同时，为了用配置在每一行的计数部254计测电压比较部252的比较时间，同步于从参考信号生成部27产生的斜坡波形电压(t10)，从通信和定时控制部20对计数部254的时钟端子输入计数时钟CK0，作为第一次计数动作，从初始值“0”起开始减少计数。即，开始在负方向计数处理。
电压比较部252比较来自参考信号生成部27的斜坡状的参考信号RAMP和通过垂直信号线19输入的像素信号电压Vx，当双方电压相同时，使比较器输出从H电平向L电平反相(t12)。即，比较对应于复位分量Vrst的电压信号和参考信号RAMP，在经过对应于复位分量Vrst的大小的时间后，生成有源低(L)的脉冲信号，供给到计数部254。
接受此结果，计数部254几乎与比较器输出的反相同时停止计数动作，通过将此时刻的计数值作为像素数值锁存(保持和存储)结束AD转换(t12)。即，在产生供给的电压比较部252的斜坡状的参考信号RAMP的同时，开始减少计数，直到通过比较处理获得有源低(L)的脉冲信号为止用时钟CK0进行计数(计数)，由此获得对应于复位分量Vrst的大小的计数值。
通信和定时控制部20经过规定的减少计数期间时(t14)，停止向电压比较部252供给控制数据，和向计数部254供给计数时钟CK0。由此，电压比较部252，停止生成斜坡状的参考信号RAMP。
进行此第一次读出时，由于用电压比较部252检测像素信号电压Vx的复位电平Vrst，执行计数动作，所以可读出单位像素3的复位分量ΔV。
在此复位分量ΔV内，在每一单位像素3中含有离散噪声作为偏移。但是，由于此复位分量ΔV的偏差通常较小，或者复位电平Vrst基本上全像素共用，所以，基本上就已知任意垂直信号线19的像素信号电压Vx中的复位分量ΔV的输出值。
因此，在第一次的复位分量ΔV的读出时，通过调整RAMP电压的变化特性，来缩短减少计数期间(t10～t14；比较期间)，由此可以缩短第一次比较期间。在本实施方式中，使对复位分量ΔV的比较处理的最长期间为7位的计数期间(128时钟)，执行复位分量ΔV的比较。
接着进行第二次读出时，除复位分量ΔV外，读出对应各单位像素3的入射光量的电信号分量Vsig，执行与第一次读出相同的动作。即，首先，通信和定时控制部20，使模式控制信号CN5为高电平，将计数部254设定为增加计数模式(t18)。然后，从选择行Vα的单位像素3向垂直信号线19(H1，H2...)的第二次读出稳定后，为了对信号分量Vsig的AD转换处理，通信和定时控制部20将参考信号RAMP生成用的控制数据CN4供给到DA转换电路27a。此时，通信和定时控制部20与第一次的处理不同，未使复位信号PSET为有源L。
经过这些操作，首先，在参考信号生成部27中，由DA转换电路27a生成参考信号RAMP，该信号作为具有符合存在于Vα行上的某一颜色的彩色像素特性的倾斜度β，作为整体在锯齿状上具有随时间变化的阶梯状的波形(RAMP波形)，同时相对于复位分量ΔV用的初始值Var仅偏移OFF下降，该信号作为比较电压供给对应的列AD电路25的电压比较部252的一侧的输入端子RAMP。
各列的电压比较部252比较该RAMP波形的比较电压和从像素部10供给的对应列的垂直信号线19(Hα)的像素信号电压。
在向电压比较部252的输入端子RAMP输入参考信号RAMP的同时，为了用配置在各行的计数部254计测电压比较部252的比较时间，同步于从参考信号生成部27产生的斜坡波形电压(t20)，从通信和定时控制部20对计数部254的时钟端子输入计数时钟CK0，作为第二次计数动作，从对应于第一次读出时取得的单位像素3的复位分量ΔV的计数值起，开始与第一次相反的增加计数。即，开始在正方向上的计数处理。
电压比较部252比较来自参考信号生成部27的斜坡状的参考信号RAMP和通过垂直信号线19输入的像素信号电压Vx，当双方的电压相同时，使比较器输出从H电平向L电平反相(t22)。即，比较对应信号分量Vsig的电压信号和参考信号RAMP，经过对应于信号分量Vsig的大小的时间后，生成有源低(L)的脉冲信号，供给到计数部254。
接受此结果，计数部254几乎与比较器输出的反相同时停止计数动作，通过将此时刻的计数值作为像素数据锁存(保持和存储)而结束AD转换(t22)。即，在产生供给到电压比较部252的斜坡状的参考信号RAMP的同时，开始减少计数，直到通过比较处理获得有源低(L)的脉冲信号为止，用时钟CK0进行计数(计数)，由此获得对应于信号分量Vsig的大小的计数值。
通信和定时控制部20经过规定的减少计数期间时(t24)，停止向电压比较部252供给控制数据，和向计数部254供给计数时钟CK0。由此，电压比较部252，停止生成斜坡状的参考信号RAMP。
进行此第二次读出时，由于用电压比较部252检测像素信号电压Vx的信号分量Vsig执行计数动作，所以可读出单位像素3的信号分量Vsig。
在此，本实施方式中，计数部254的计数动作在第一次读出时为减少计数，在第二次读出时为增加计数，由于将计数结果保持在相同的保存场所，所以在计数部254内自动地执行用式(1)表示的减法，将对应于此减法计算结果的计数值保持在计数部254。
[式1]
(第2次比较期间的计数值)-(第1次比较期间的计数值)......(1)
在此，作为如式(1)所示的可变形的结果，保持在计数部254的计数值为对应于信号分量Vsig的数值。再有，在此虽然需要执行高精度的彩色图像摄像，基于按颜色对应分类控制初始值和增益的观点，根据黑基准加以考虑，但通常(包含黑白摄像)，可以忽略最后项的黑基准项。
[式2]
(第2次比较期间)-(第1次比较期间的计数值)
＝(信号分量Vsig+复位分量ΔV+列AD电路25的偏移分量-(黑基准分量))-(复位分量ΔV+列AD电路25的偏移分量)
＝(信号分量Vsig)-(黑基准分量)                     ......(2)
即，在上述这样的一连串动作中，通过这样的第一次读出时的减少计数和第二读出时的增加计数，二次读出和由计数处理的计数部254内的减法运算处理，就能够去除包含各单位像素3的偏差的复位分量ΔV和各列AD电路25的偏移分量。此外，就能够通过简易的结构获取仅对在对应于各单位像素3的入射光量的信号分量Vsig上附加上黑基准分量的修正的信号而言的数字信号。
此时，还存在能够去除电路偏差和复位噪声的优点。即，第二次计数后的输出值代表去除了噪声分量的纯粹的数字信号量。因此，本实施方式的列AD电路25，不仅作为将模拟的像素信号转换成数字的图像数据的数字转换部，也可以作为CDS(Correlated Double Sampling；相关双重取样)处理功能部来动作。
此外，由于通过式(2)得到的计数值表示的像素数据代表正的信号电压，所以，不需要补数运算等，与现存的系统的兼容性高。
在此，第二次读出时，由于读出对应于入射光量的信号分量Vsig，为了在宽的范围内判定光量的大小，有必要取宽增加计数期间(t20～t24；比较期间)，加大改变供给电压比较部252的斜坡电压。
因此，本实施方式中，设针对信号分量Vsig的比较处理的最长期间为10位的计数期间(1024时钟)，执行信号分量Vsig的比较。即，使针对复位分量ΔV(基准分量)的比较处理的最长期间比针对信号分量Vsig的比较处理的最长期间还要短。进行设计，使复位分量ΔV(基准分量)和信号分量Vsig的双方的比较处理的最长期间即AD转换期间的最大值不相同，使针对复位分量ΔV(基准分量)的比较处理的最长期间比针对信号分量Vsig的比较处理的最长期间还要短，由此能够缩短通过二次的总的AD转换期间。
此情况下，第一次和第二次的比较位数不同，从通信和定时控制部20对参考信号生成部27供给控制数据，根据此控制数据，利用参考信号生成部27生成斜坡电压，由此使斜坡电压的倾斜度即参考信号RAMP的变化率在第一次和第二次的相同。由于通过数字控制生成的斜坡电压，所以容易使斜坡电压的倾斜度在第一次和第二次相同。由此，由于能够使AD转换的精度相等，就能够正确地获得增减计数器的式(1)所示出的减法运算结果。
在第二次的计数处理结束后的规定定时(t28)下，通信和定时控制部20对水平扫描部12指示读出像素数据。接受此指示，水平扫描部12使通过控制线12c供给到计数部254的水平选择信号CH(i)顺序移位。
这样，存储、保持在计数部254的式(2)所示的计数值，即n位的数字信号所表示的像素数据，通过n条水平信号线18顺序地从输出端子5c向列处理部26外和具有像素部10的芯片外输出，此后，顺序对每一行重复进行同样的操作，获得表示二维图像的图像数据D1。
如以上所说，根据固体摄像装置，一方面使用增减计数器，一方面转换其处理模式，通过2次就执行了计数处理。此外，矩阵状地排列单位像素3的结构中，由按每一垂直列设置AD电路25的列并列AD电路构成。
在此，对于由比较电路和计数器构成AD转换电路，不准备在彩色图像摄影中使用的色分解滤色片中的彩色滤色片的所有颜色，仅对应颜色的种类和对应于排列所决定的颜色的重复周期的规定色的组合部分，设计作为产生供给比较电路的AD转换用的参考信号的功能元件的DA转换电路。此外，通过转换处理对象行，根据存在于此处理对象行的规定色的组合的转换，将DA转换电路产生的参考信号(模拟基准电压)的变化特性(具体地为倾斜度)和初始值，按彩色滤色片即模拟像素信号的特性加以转换。
由此，就可以使具有参考电压发生器功能的DA转换电路和来自参考电压发生器的布线，比构成色分解滤色片的彩色滤色片的数量要少，而且，由于不需要选择输出对每一滤色片准备参考电压发生器时所必需的模拟基准电压(参考信号)的多路转换器，就能够大幅度地缩小电路规模。
此外，由于根据转换存在于处理对象行的规定颜色的组合，能够转换设定DA转换电路产生的参考信号的变化特性(具体地为倾斜度)，所以按照构成像素部10的各彩色像素的特性分别生成互不相同的基准电压，执行比较处理，由此，在将从单位像素输出的模拟的像素信号转换成数字信号时，按各种颜色调节参考信号的倾斜度，由此能够缜密地控制各颜色的特性。
此外，由于可根据用DA转换电路产生的固有的偏差分量和黑基准分量转换设定DA转换电路产生的参考信号的初始值，所以在能够修正电路偏差的同时，对于仅附加黑基准分量的修正的信号，能够通过简易的结构进行AD转换。
并且，作为基准分量(复位分量)和信号分量的减法处理的第二次计数结果能够在每一垂直列直接获得，通过计数部具备的锁存功能实现用于保持基准分量和信号分量的各个计数结果的存储器件，不需要独立于计数器准备保持AD转换数据的专用的存储器件。
此外，不需要用于获取基准分量和信号分量之差的特别的减法器。因此，比现有结构能够减少电路规模和电路面积，此外还能够消除噪声的增加和电流或消耗电能的增大。
再有，由于由比较部和计数部构成列AD电路(AD转换部)，所以由不根据位数使计数部动作的1个计数时钟和转换计数模式的控制线就能够控制计数处理，不需要现有结构中所必需的将计数部的计数值导入到存储器件的信号线，能够消除噪声的增加和消耗电能的增大。
即，在将AD转换装置装载在同一芯片上的固体摄像装置1中，将电压比较部252和计数部254作为对构成作为AD转换部的列AD电路25的同时，组合并使用作为计数部254动作的减少计数器和增加计数器，使处理对象信号的基本分量(本实施方式中复位分量)和信号分量之差作为数字信号，由此能够解决电路规模、电路面积和消耗电能，或和其它的功能部之间的接口用布线的布线数量，和此布线引起的噪声和消耗电流等的问题。
再有，虽然省略图示，但还可以在计数部254的后级，设置作为保持此计数部254所保持的计数结果的n位的存储器件的数据存储部。从水平扫描部12通过控制线12c对数据存储部输入控制脉冲。直到产生根据控制线12c的控制脉冲的指示为止，数据存储部保持从计数部254取入的计数值。与列处理部26的各电压比较部252和计数部254分别担当的处理并行的水平扫描部12，具有读出各数据存储部保持的计数值的读出扫描部的功能。根据这样的结构，能够实现流水线处理。
即，在计数部254的动作前(t6)，根据来自通信和定时控制部20的存储器传送指示脉冲CN8，将上一行Hx-1的处理时的计数结果传送到数据存储部。
在图3所示的动作中，由于如果不是处理对象的像素信号的第二次的读出处理，即AD转换处理结束后，就不能将像素数据输出到列处理部26的外部，所以在读出处理中存在限制。相对于此，如果在计数部254的后级设置数据存储部，就如图4所示的动作那样，能够在处理对象的像素信号中的第一次的读出处理(AD转换处理)之前，将表示上一次减法处理结果的计数值传送到数据存储部，在读出处理中没有限制。
因此，通过采用这样的结构，就能够独立地控制计数部254的计数动作即AD转换处理，和计数结果向水平信号线18读出动作，能够实现独立·并行执行AD转换处理和向外部(首先是水平信号线18)的信号的读出动作的流水线动作。
<电压比较部的详细结构例>
图5是表示电压比较部252的详细结构例的示意图。首先，电压比较部252在输入级配备差分连接的NMOS型晶体管302、303，耦合电容器304、405，和复位开关用的PMOS型的晶体管306、307。晶体管302的栅极通过耦合电容器304连接到垂直信号线19，晶体管303的栅极通过耦合电容器305连接到参考信号供给IF部28的输出。构成差动对的晶体管302、303的栅极特别地被称为差动输入栅极。
在晶体管302的栅极和漏极之间连接晶体管306的源极-漏极。在晶体管303的栅极和漏极之间连接晶体管307的源极-漏极。在各晶体管306、307的栅极上由通信和定时控制部20施加有源L的复位信号PSET。
此外，电压比较部252包括：在晶体管302、303的各漏极侧，作为负载电路，各源极连接到电源Vdd，同时栅极彼此连接，构成电流镜电路的PMOS型的晶体管308、309。晶体管309的漏极连接到自身的栅极，同时与晶体管303的漏极连接，此外晶体管308的漏极与晶体管302的漏极连接。
此外，电压比较部252包括：在晶体管302、303的各源极侧，规定晶体管302、303的动作电流的NMOS型晶体管(特别地称为负载MOS晶体管)312。负载MOS晶体管312的漏极共同连接到晶体管302、303的各源极，同时源极接地，栅极-地间连接有电容器314，并且从通信和定时控制部20对此栅极供给用于规定动作电流的DC栅极电压VG1。对负载MOS晶体管312的栅极施加DC栅极电压VG1，作为额定电流源动作。
由晶体管302、303、308、309、312，可作为整体构成差动放大器。
此外，电压比较部252在差动放大器的输出端即晶体管308的漏极侧连接有PMOS型的晶体管321的栅极。此晶体管321的源极连接到电源Vdd，漏极通过NMOS型晶体管(特别地称为负载MOS晶体管)322接地。此负载MOS晶体管322，漏极连接到晶体管321的漏极，同时源极接地，在栅极-地间连接电容器324，并且，从通信和定时控制部20对此栅极供给用于规定动作电流的DC栅极电压VG2。负载MOS晶体管322，对栅极施加DC栅极电压VG2，作为恒定电流源动作。
此外，电压比较部252在晶体管322的栅极和漏极之间，连接有复位开关用的NMOS型晶体管326的源极-漏极。从通信·时钟控制部20对晶体管326的栅极施加有源H的复位信号NSET。
从晶体管321、322的漏极导出的差动放大器的输出，通过反相输出型的缓冲放大器330成为比较器输出Vco，赋予下一级的计数部254。在此，缓冲放大器330包括：由串联连接在电源Vdd和地之间的、各栅极间及各漏极间分别共同连接的PMOS型晶体管332p和NMOS型晶体管332n构成的前级CMOS反向器332；同样由串联连接在电源Vdd和地之间的、各栅极及各漏极分别共同连接的PMOS型晶体管334p及NMOS晶体管334n构成的后级CMOS反向器334；常规的CMOS结构的反向器336。再有，这里示出的缓冲放大器330的结构只不过是一个例子，例如，也能够仅由前级的CMOS反向器332构成。
<参考信号供给IF部；第一实施方式>
图6～图8是参考信号供给IF部28的第一实施方式的示意图。在此，特别地，着眼于单位像素3及参考信号生成部27和列AD电路25的电压比较部252之间的信号传送(接口)方法。
在此，图6表示第一实施方式所采用的接口方法的基本结构，图7表示其整体概况，图8表示作为比较例的现有的接口方法的基本结构。再有，对任何、某一列Ha的2行的单位像素3Va、3Vb，和2列的电压比较部252a、252b，示出有上述的详细的电路结构，作为单位像素3使用图2(B)所示的3TR结构。
首先，单位像素3Va、3Vb的各像素信号被传送到Ha列的垂直信号线19，此像素信号Sa被输入到电压比较部252a的像素信号输入级(电容器304侧的栅极)。此外，传送到Hb列的垂直信号线19的像素信号Sb被输入到电压比较部252b的像素信号输入级(电容器304侧的栅极)。
如图6及图7所示，本实施方式的参考信号供给IF部28，在参考信号线251上配备将从参考信号生成部27输出的参考信号供给到各电压比较部252的缓冲器电路(缓冲放大器)280。
特别地，在本实施方式中，参考信号供给IF部28在包括多个缓冲器电路280的同时，还构成相对于属于1个块BK内的多个电压比较部252，排列1个缓冲器电路28。是所谓的将整列的(多个)电压比较部252划分为分别具有多个(当然比整个列数少)的电压比较部252的多个块BK_k(k为任意的整数)，相对于各块设置1个缓冲器电路280。
在图6所示的例子中，相对于2个电压比较部252a、252b准备1个缓冲器电路280_k。从缓冲器电路2801输出的参考信号RAMP_1，通过参考信号输出线281_1被共同传送到电压比较部252a、252b的各参考信号输入级(电容器305侧的栅极)；在电压比较部252a中作为参考信号Vref_a，或在电压比较部252b中作为参考信号Vref_b被输入。再有，各参考信号输出线281_k，虽然能够将到必要位置的布线，但为了在各列中使信号延迟量相等，也可以如图中的虚线所示，使长度相等。
再有，图6中虽然省略图示，但如图7所示的整体概况那样，从其它的缓冲器电路280_k输出的参考信号RAMP_k，通过参考信号输出线281_k，共同输入到其它的多个列的电压比较部252(本例中分别为a、b的2列部分)的各参考信号输入级(电容器305侧的栅极)。
不用说，这是一个例子，参考信号供给IF部28，也可以包括将整列的电压比较部252的参考信号输入级分离成多个块的结构，至少包括2个缓冲器电路280，同时例如还可以在1个缓冲器电路280上连接多个电压比较部252。不用说也可以，如后述的第三实施方式那样，在每个列具备缓冲器电路280，就能够相对于各列的电压比较部252来分配1个缓冲器电路280。另一方面，仅设计1个缓冲器电路280，在此1个缓冲器电路280上连接整列的电压比较部252的结构，事实上，与图8所示的结构相同，由于没有将电压比较部252的参考信号输入级分离成多个块，所以不包含在本申请的结构中。
缓冲器电路280具备在将参考信号生成部27(更详细地DA转换电路27a)的输出阻抗转换成低输出阻抗的同时分离输入输出的缓冲放大电路的功能。缓冲器电路280，对设置在构成电压比较部252的差动对的晶体管302、303的一侧的输入部(晶体管303的栅极)的耦合电容器305供给参考信号。再有，缓冲器电路280的详细情况后述。
另一方面，现有的参考信号供给IF部28，如图7所示，可利用参考信号线251，将从构成参考信号生成部27的DA转换电路27输出的参考信号RAMP传送到电压比较部252。在参考信号线251上连接有整列的电压比较部252。即，某一列的电压比较部252的参考信号输入级，与其它的电压比较部252的参考信号输入级共同构成供给参考信号RAMP的结构。
<现有结构的问题点的详述>
图9是详细说明现有的参考信号供给IF部28的问题点的图。图1所示的列处理部26(特别地列AD电路25)中，涉及二次、如何缩短复位电位及信号电位的计数时间而成为高速摄像的问题点。
在此，包括图7所示的现有的参照信号供给IF部28的结构的情况下，就会在计数读出上花费时间。这是考虑到如下的理由。即考虑到，用于驱动多个某一电压比较部252的各种信号线为共同的布线，由某一电压比较部产生的噪声通过这些共同的布线传送到其它的电压比较部，对其它电压比较部的动作造成影响。
例如，图7所示结构所表明的，在各垂直列存在电压比较部252，各电压比较部252处，电源电压(Vdd)、接地电位(地；Vss)、参考信号RAMP用的参考信号线251、PSET信号用的复位控制线331(特别地也称PSET控制线331)及NSET信号用的复位控制线332(特别地也称NSET控制线332)成为各个共同布线。因此认为，由某一列的电压比较部252产生的噪声通过上述各共同的布线对其它列的电压比较部252的动作造成影响。
特别地，在输入处理对象的模拟信号和参考信号的各输入级，设置有作为设定比较处理中的动作点的开关装置的晶体管306、307，用共同的复位信号控制此开关装置，由此通过复位信号PSET的噪声传播相对于参考信号RAMP，带来很大的电压偏差影响。
在此，在通过复位信号PSET的噪声中存在，在复位信号PSET为无源(截止)时产生的、由PSET用的晶体管307、308的耦合和电荷注入或kTC噪声所决定的固定点偏差。
例如，图7中，表示异常动作时的复位信号PSET的截止后的参考信号RAMP和差动输入栅极的电位。如图7所示，因通过PSET控制线331的噪声，参考信号RAMP的电位不是Vref，在时间方向具有噪声分量ΔVref(t)，成为Vref+Δvref(t)。
在此，由于复位信号PSET具有场所依存性和开关性能的延迟，所以各垂直列的PSET用晶体管306、307截止的时间不同。因此，由电压比较部252a的复位信号PSET的截止而产生的噪声分量ΔVref(t)，经过参考信号线251，并且到达复位信号PSET没有截止的电压比较部252b的参考信号输入级(晶体管303的栅极)，就可能会改变此晶体管303的复位电位Vref_b。
此现象如图9所示，用所谓的复位时的每一列的差动输入栅极端电位偏差ΔVref表示，为了整列的此偏差的影响不对AD转换处理造成坏影响必须延长第一次的读出时间。
即，在使用图3的第一次(像素信号中的复位分量)的读出动作的说明中，说明复位分量ΔV的偏差通常变小，再有由于复位电平Vrst几乎整个像素是共同的，所以任意垂直信号线19的像素信号电压Vx中的复位分量ΔV的输出值基本上已知，在第一次的复位分量ΔV的读出时，通过调整RAMP电位，能够缩短减少计数期间(t10～t14；比较期间)。
但是，参考信号RAMP中存在电位偏差(噪声分量ΔVref)时，需要产生即使任何列的电压比较部252中都能相应结束比较处理的足够余量，仅此部分花费第一次的比较处理时间。
例如，如图9所示，像素信号中的复位电平的偏差为ΔV(Vrst_a＞Vrst_b)，即使列Ha中借助于参考信号Vref_a，到达复位电平Vrst_a的比较点COMP_a，列Hb借助于参考信号Vref_b也不能到达复位电平Vrst_b的比较点COMP_b，为了避免这种情况，就必须延长达到比较点的比较处理时间。例如，在7位的计数期间(128时钟)，不能结束第一次的AD转换处理，进一步，例如有必要追加1位，就会增加第一次读出处理时间。
如此，直接通过参考信号线251连接参考信号生成部27和电压比较部252的现有的参考信号供给IF部28中，特别地，第一次计数值的读出会花费时间，其原因如上述说明所表明的，认为由参考信号生成部27生成的参考信号RAMP，通过单一的参考信号线251供给到所有的垂直列的电压比较部252的参考信号输入级是最初的要因。
因此，为了解除此问题，作为一个例子，认为采用将某一列的垂直列的电压比较部252的参考信号输入级与其它列的电压比较部252的参考信号输入级分离的结构(以下称为参考信号输入级分离结构)的方法有效。于是，相反地，即使在某一垂直列的电压比较部252的参考信号输入级产生噪声分量ΔVref，此噪声分量ΔVref也不会传送到被分离一侧的电压比较部252的参考信号输入级。下面，详细地说明具有这种参考信号输入级分离结构的参考信号供给IF部28。
<缓冲器电路；第一实施方式>
图10是随电压比较部252的详细结构例表示缓冲器电路280的详细结构例的第一实施方式。此外，图11是随电压比较部252的详细结构例表示作为比较例的现有的参考信号供给IF部28的图。
缓冲器电路280为源极跟随器电路结构。具体地，缓冲器电路280包括：其漏极连接电源Vdd，且在栅极接收通过参考信号线251供给的参考信号RAMP的NMOS型晶体管(称为放大晶体管)282；配置在此放大晶体管282的源极和地之间，对放大晶体管282供给动作电流的NMOS型晶体管(称为负载MOS晶体管)284。
放大晶体管282的源极连接到设置在构成电压比较部252的差动对的一侧的晶体管303的栅极的耦合电容器313的输入侧。从通信和定时控制部20通过偏置控制线288对负载MOS晶体管284的栅极供给规定动作电流的DC栅极电压VGL。
如此，采用利用缓冲器电路280将参考信号输入级分离成多个块的参考信号输入级分离结构时，由于由缓冲器电路280分离参考信号线251和各块的参考信号输出线281，参考信号输出线281上会产生的缓冲器电路280的输出电位的变化基本上不影响输入电位(即参考信号线251)，所以，即使在属于某一块的电压比较部252的参考信号输入级产生噪声分量ΔVref，此噪声分量ΔVref也不会传送到属于被分离一侧的块的电压比较部252的参考信号输入级。
由此能够减少如图6的虚线和该虚线的箭头指示部X标记所示的、在现有的参考信号供给IF部28、作为问题所带来的PSET截止时的某一列的电压比较部252的噪声通过参考信号线251会改变其它的块内的电压比较部252中的第一次(本列中复位电位的AD转换用)的比较处理中的比较点(特别地还称为复位点)的可能性。抑制此复位点的变化，有助于缩短计数像素信号中的复位电位的时间，即复位电位的AD转换处理时间，能够进行高速摄像。
如图6实线所示，在此所说的“可减少可能性”是由于在同一块内，不能避免通过参考信号输出线281，PSET截止时的某一列的电压比较部252的噪声会使其它列的电压比较部252的比较点改变。在此点中，越是减少块内的电压比较部252的数量，即减少1个缓冲器电路280的担当的电压比较部250的数量时，就能减轻此问题，在后述的参考信号供给IF部28的第二实施方式中注重此点。
再有，构成缓冲器电路280的晶体管282、284，为了保证电压比较部252的差动输入端的线性度，优选具有像素部10中的像素信号生成部5的输出级的结构，具体地，使由放大用晶体管42及负载MOS晶体管242构成的像素信号生成部5侧的源极跟随电路和由放大晶体管282和负载MOS晶体管284构成的电压比较部252侧的源极跟随电路的结构相同，或具有基本上相同的晶体管特性。在此点中，含有电压比较部252的列处理部26及参考信号供给IF部28可以与像素部10集成在同一芯片上。
具体地，可举出通过使放大晶体管282及负载MOS晶体管284的氧化膜厚及阈值电压与放大用晶体管42及负载MOS晶体管242的相等，为相同晶体管特性的例子。此外。关于尺寸，由于放大晶体管282与像素信号生成部5所使用的源极跟随电路的放大用晶体管42相等，同样优选负载MOS晶体管284与负载MOS晶体管242为相同的尺寸。这是由于在电压比较部252的两输入栅极的线性相等方面是有效的。
再有，构成缓冲器电路280的源极跟随电路的晶体管的尺寸，严格地讲没必要与像素信号生成部5的晶体管的尺寸相同，为了使对应的各晶体管的栅极宽度/栅极长度比(所谓尺寸比)相等，事实上，也可以是所谓相同晶体管特性的晶体管。但是，CMOS图像传感器中使用具有多个阈值电压的晶体管的情况下，优选使用使上述各对应的晶体管阈值相等的组合。
此外，由参考信号生成部27生成的参考信号RAMP，以正确地通过源极跟随器结构的缓冲器电路280为目的，优选源极跟随器结构的缓冲器电路280的频带与电压比较部252的频带相等或宽于电压比较部252的频带。
<缓冲器电路；第二实施方式>
图12及图13是随电压比较部252的详细结构例表示缓冲器电路280的详细结构列的第二实施方式的图。此第二实施方式的缓冲器电路280是对作为单位像素3，使用图2(A)所示的4TR结构时的处理结构。
在第一实施方式中已说明了，为了保证电压比较部252的差动输入端的线性，形成缓冲器电路280的源极跟随器，优选与像素部10侧的源极跟随电路结构相同，或晶体管的尺寸相同。
单位像素3为图2(A)所示的4TR结构的情况下，为应对于此，如图12所示，也可在放大晶体管282的源极和负载MOS晶体管284的漏极之间，追加与垂直选择用晶体管40相同尺寸的、相同特性的NMOS型晶体管286。该晶体管286的漏极连接到放大晶体管282的源极，源极连接到负载MOS晶体管284的漏极，栅极连接到电源Vdd。
此外，在像素信号5生成部中，垂直选择用晶体管40的漏极连接到电源Vdd，源极连接到放大用晶体管42的漏极，垂直选择栅极SELV连接到垂直选择线52的情况下，可以使源极跟随器结构相同，如图13所示，也可以在放大晶体管282的漏极和电源Vdd之间，追加与垂直选择用晶体管40相同尺寸的、相同特性的NMOS型晶体管286。该晶体管286的漏极连接到电源Vdd，源极连接到放大晶体管282的漏极，栅极连接到电源Vdd。
<参考信号供给IF部；第二实施方式>
图14及图15是表示参考信号供给IF部28的第二实施方式的示意图。在此，特别注重表示单位像素3及参考信号生成部27和列AD电路25的电压比较部252之间的信号的传送(接口)的方法。在此，图14表示第二实施方式中采用的接口方法的结构，图15表示其整体的概况。
在第一实施方式的参考信号供给IF部28，当采用分离电压比较部252的参考信号输入级的参考信号输入级分离结构时，在包含1个缓冲器电路280构成的1个块内配备多个电压比较部252，即，1个缓冲器电路280担当的电压比较部252的数量为多数。相对于此，在此第二实施方式中，1个缓冲器电路280担当1个电压比较部252，即，每一垂直列各配置1个缓冲器电路280和电压比较部252，由此，相对于1个比较部，在采用通过1个信号路径传送参考信号的完全的个别对应方面有特点。
例如，从缓冲器电路2801输出的参考信号RAMP_1，通过参考信号输出线281_1，传送到电压比较部252a的参照信号输入级(电容器305侧的栅极)，在电压比较部252a作为参考信号Vref_a被输入。同样地，从缓冲器电路280_2输出的参考信号RAMP_2，通过参考信号输出线281_2，传送到电压比较部252b的参考信号输入级(电容器305侧的栅极)，在电压比较部252b作为参考信号Vref_b被输入。再有，各参考信号输出线281_k，虽然能够止于到必要位置的布线，但为了在各列中使信号延迟量相等，也可以如图中的虚线所示，使长度相等。
再有，图14中虽然省略图示，但如图15所示的整体概况那样，从其它的缓冲器电路280_k输出的参考信号RAMP_k，通过参考信号输出线281_k，输入到其它的单一列的电压比较部252的参考信号输入级(电容器305侧的栅极)。
如此，采用在每一垂直列各设置一个缓冲器电路280和电压比较部252的参考信号输入级分离结构时，虽然缓冲器电路280的数量与第一实施方式相比大幅度地增加，但参考信号线251和各块的参考信号输出线281被缓冲器电路280完全(即全部的垂直列)地分离开。
由此，如图14虚线和此虚线的箭头指示部×标记所示，即使在属于某一块(本例中是任意1列自身)电压比较部252的参考信号输入级产生噪声分量ΔVref，此噪声分量ΔVref也不会传送到属于分离侧的块(本例中是其它的所有列)的电压比较部252的参考信号输入级。由此，在现有的参考信号供给IF部28作为问题带来的、PSET截止时某一列的电压比较部252的噪声通过参考信号线251会改变其它列的电压比较部252中的复位点的情况就能够基本上完全被抑制，比第一实施方式能够更加确实地实现缩短对像素信号的复位电位进行计数的时间。
再有，对于电路规模的侧面，由于第二实施方式缓冲器电路280的数量多大幅度地增加了电路规模，所以在复位点变动抑制性能变差但电路规模方面，1个缓冲器电路280担当的电压比较部252的数量越多越好。因此，涉及1个缓冲器电路280担当的电压比较部252的数量，可以斟酌电路规模和其它列的复位点变动抑制性能这两方面来决定。
以上，虽然使用实施方式说明本发明，但本发明的技术范围不限定于上述实施方式中记载的范围。在不脱离发明宗旨的范围内能够追加各种变化或改良，这些追加变化或改良的形态也包含在本发明的技术范围内。
此外，上述实施方式不限定涉及权利要求书(权利要求)的发明，或不限定实施方式中说明的特征的组合的全部是发明解决手段中所必需的。上述实施方式中包含各阶段的发明，通过公开的多个结构要件的适当的组合能够提出各种发明。即使从实施方式中所示的所有结构要件中删除几个结构要件，在取得效果的限制中，也能够将删除这几个结构要件的结构抽出作为发明。
例如，在上述实施方式中，当采用分离电压比较部252的参考信号输入级的参考信号输入级分离结构时，虽然利用缓冲器电路280分离参考信号线251和与参考信号输入级连接的参考信号输出线281，但也可将各垂直列的电压比较部252的参考信号输入级分离成多个快，在此限制中，能够采用各种变形结构。
例如，如图16所示的实施方式1，通过使缓冲器电路280为多级连接结构，能够使参考信号线成为树状结构进行分配。如果采用这种树状结构，既可以在接近电压比较部252的下级侧，尽可能担当邻接的电压比较部252，使电压比较部252的输出端的参考信号输出线281的引线止于到必要位置的布线而使其缩短，又可以在接近参考信号生成部27的上段侧为了使各列中信号延迟量相等而使引出长度相同。
如上述的第一及第二实施方式那样，以1级并列配置各缓冲器电路280时，相对于用于使信号延迟量相等的同长度布线对所有缓冲器电路280是必要的，在变形实施方式1中，增加缓冲器电路280的使用数量的、用于使信号延迟量相等的相同长度布线，也可以仅对参考信号生成部27侧的上级侧的缓冲器电路280进行处理，容易进行作为整体的参考信号用布线的引线。
即，虽然在图16(B)中表示整体概况，但在元件内均分参考信号时，采用图16那样的树状结构的配置情况下，作为整个电路的信号延迟误差(一般称为时滞(skew))因布线不得不为最长的初级的时滞而受到制约，但在使这里的时滞最小方面，也可使参考信号输出线281长度相同。
此外例如可考虑，如图17所示的变化实施方式2，采用将参考信号生成部27本身分离成多个块的结构。此情况下，采用准备多个参考信号生成部27本身，作为参考信号供给IF部28，原样传送各参考信号生成部27的输出的方法。
再有在该变形实施方式2的情况下，在电路规模方面，如图17(A)所示，采用1个参考信号生成部27担当1个电压比较部252的结构时，由于参考信号生成部27的数量增加大幅度地增加了电路规模，所以在复位点改变抑制性能变差，但电路规模方面，如图17(B)所示，1个参考信号生成部27担当的电压比较部252的数量越多越好。因此，涉及1个参考信号生成部27担当的电压比较部252的数量，可以斟酌电路规模和其它列的复位点变动抑制性能方面这两方面来决定。
在设置多个参考信号供给IF部28、设置多个缓冲器电路280的比较中，参考信号生成部27的结构电路规模大，优选第一或第二实施方式的参考信号供给IF部28的结构。
此外，在上述实施方式中，作为在参考信号线251上产生噪声的产生原因，虽然通过由设置在电压比较部252的参考信号输入级的PSET用晶体管306、307引起的复位信号PSET的噪声传播特别地成为问题，但上述实施方式的结构不限于这种噪声，例如，对于在通过浮置电容混入噪声等的参考信号线251中产生的所有种类的噪声(噪声)，也起作用。
此外，在上述实施方式中，例示出相对于光和放射线等从外部输入的电磁波具有感应性的CMOS型固体摄像装置，对于检测物理量变化的所有情况，都可以应用上述实施方式中说明的结构，不限于光等，例如在根据压力检测有关指纹信息、根据电气特性的变化和光学特性的变化检测指纹图像的指纹验证装置(参照特开2002-7984和特开2001-125734等)等、在检测其它的物理变化的结构中，作为将模拟信号转换成数字信号时的参考信号线上的噪声对策，同样能够应用上述实施方式。

Claims (16)

1、一种AD转换装置，其特征在于，包括：生成用于将模拟信号转换成数字信号的参考信号的参考信号生成部；比较上述模拟信号和由上述参考信号生成部生成参考信号的比较部；与此比较部的比较处理并行，由规定的计数时钟执行计数处理，保持上述比较部的比较处理结束时刻的计数值的计数部，其中包括：
将由上述参考信号生成部生成的参考信号通过各个不同的信号布线供给到多个上述比较部的参考信号供给接口部。
2、根据权利要求1中所述的AD转换装置，其特征在于，上述参考信号供给接口部具有多个接受上述参考信号生成部生成的参考信号且通过上述信号布线供给到上述比较部的缓冲放大器。
3、根据权利要求2中所述的AD转换装置，其特征在于，相对于多个上述比较部，上述参考信号供给接口部具有1个上述缓冲放大器。
4、根据权利要求2中所述的AD转换装置，其特征在于，在上述各多个比较部，上述参考信号供给接口部分别具有1个上述缓冲放大器。
5、根据权利要求2中所述的AD转换装置，其特征在于，上述缓冲放大器的频带等于上述比较部的频带或比其更宽。
6、根据权利要求1中所述的AD转换装置，其特征在于，在输入上述多个比较部的上述参考信号的各输入级设置设定比较处理的动作点的开关装置。
7、一种半导体装置，用于物理量分布检测的半导体装置，具备在单位结构要素内包含生成对应于入射的电磁波的电荷的电荷生成部及生成对应于由上述电荷生成部生成的电荷的模拟的单位信号的单位信号生成部的有效区域，并且作为将上述单位信号转换成数字数据的功能元件，包括：生成用于将上述单位信号转换成数字数据的参考信号的参考信号生成部；比较上述单位信号和由上述参考信号生成部生成的参考信号的比较部；与该比较部的比较处理并行，按规定的计数时钟执行计数处理，并保持上述比较部的比较处理结束时刻的计数值的计数部，其特征在于：
所述半导体装置包括将由上述参考信号生成部生成的参考信号通过各个不同的信号布线供给到多个上述比较部的参考信号供给接口部。
8、根据权利要求7中所述的半导体装置，其特征在于，上述参考信号供给接口部具有接受上述参考信号生成部生成的参考信号且通过上述信号布线供给到上述比较部的多个缓冲放大器。
9、根据权利要求8中所述的半导体装置，其特征在于，上述缓冲放大器是与上述单位信号生成部的输出级的电路结构相同的电路结构。
10、根据权利要求8中所述的半导体装置，其特征在于，上述缓冲放大器具有由晶体管构成的源极跟随电路。
11、根据权利要求10中所述的半导体装置，其特征在于，构成上述源极跟随电路的晶体管与构成上述单位信号生成部的输出级的源极跟随电路的晶体管特性相同。
12、根据权利要求10中所述的半导体装置，其特征在于，构成上述源极跟随电路的晶体管与构成上述单位信号生成部的输出级的源极跟随电路的晶体管的氧化膜厚及阈值电压相等。
13、根据权利要求10中所述的半导体装置，其特征在于，构成上述源极跟随电路的晶体管与构成上述单位信号生成部的输出级的源极跟随电路的晶体管的尺寸比相等。
14、根据权利要求7中所述的半导体装置，其特征在于，
以矩阵状排列上述单位结构要素，形成上述有效区域；
列并列地排列上述多个比较部；
在输入上述多个比较部的上述参考信号的各输入级，设置用于设定比较处理的动作点的开关装置；
用共同的控制信号控制各个上述开关装置。
15、一种CMOS图像传感器，包括：
摄像区域；
生成参考信号的参考信号生成部；
比较由上述参考信号生成部生成的参考信号和从上述摄像区域送来的信号的比较部；
与此比较部的比较处理并行，由规定的计数时钟执行计数处理，保持上述比较部的比较处理结束时刻的计数值的计数部；以及
通过不同的信号布线将由上述参考信号生成部生成的参考信号供给多个上述比较部的参考信号供给接口部。
16、一种摄像装置，包括：
CMOS图像传感器；以及
对来自上述CMOS图像传感器的输出信号执行信号处理的信号处理部，
上述CMOS图像传感器包括：生成参考信号的参考信号生成部；比较由上述参考信号生成部生成的参考信号和从上述摄像区域送来的信号的比较部；与上述比较部的比较处理并行，按规定的计数时钟执行计数处理，保持上述比较部的比较处理结束时刻的计数值的计数部；以及通过不同的信号布线将由上述参考信号生成部生成的参考信号供给多个上述比较部的参考信号供给接口部。
CN200610136301.2A 2005-07-06 2006-07-06 模拟/数字转换装置及半导体装置 Expired - Fee Related CN1917374B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP197044/05 2005-07-06
JP2005197044A JP4524652B2 (ja) 2005-07-06 2005-07-06 Ａｄ変換装置並びに半導体装置

Publications (2)

Publication Number Publication Date
CN1917374A true CN1917374A (zh) 2007-02-21
CN1917374B CN1917374B (zh) 2014-09-17

Family

ID=37075670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610136301.2A Expired - Fee Related CN1917374B (zh) 2005-07-06 2006-07-06 模拟/数字转换装置及半导体装置

Country Status (6)

Country Link
US (2) US7321329B2 (zh)
EP (1) EP1742369B1 (zh)
JP (1) JP4524652B2 (zh)
KR (1) KR101182971B1 (zh)
CN (1) CN1917374B (zh)
TW (1) TW200709671A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185610A (zh) * 2010-01-14 2011-09-14 爱德万测试株式会社 Ad转换装置及控制方法
CN102469276A (zh) * 2010-11-15 2012-05-23 索尼公司 固态成像设备和调节参考电压的方法
CN101715084B (zh) * 2008-10-01 2012-06-06 索尼株式会社 固态成像器件、成像设备和ad转换增益调节方法
CN102547151A (zh) * 2010-11-29 2012-07-04 三星电子株式会社 偏移消除电路、采样电路以及图像传感器
CN103248842A (zh) * 2012-02-09 2013-08-14 佳能株式会社 固态图像感测装置
CN104969539A (zh) * 2013-02-27 2015-10-07 索尼公司 固体摄像器件、固体摄像器件驱动方法和电子设备
CN103686002B (zh) * 2012-09-26 2017-01-04 佳能株式会社 光电转换装置、光电转换装置的驱动方法和成像系统
CN107277398A (zh) * 2016-03-31 2017-10-20 豪威科技股份有限公司 成像系统及用于其中的读出电路
CN111131730A (zh) * 2018-10-30 2020-05-08 豪威科技股份有限公司 用于控制计数器起始时间的电路及方法
CN113382186A (zh) * 2020-03-09 2021-09-10 格科微电子（上海）有限公司 提高图像传感器性能的方法
CN115022559A (zh) * 2017-06-14 2022-09-06 株式会社半导体能源研究所 摄像装置及电子设备
US12081890B2 (en) 2020-03-24 2024-09-03 Sony Semiconductor Solutions Corporation Imaging device

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089353B2 (en) * 2006-08-05 2012-01-03 Min Ming Tarng 4Less—Xtaless, capless, indless, dioless TSOC design of SOC or 4Free—Xtalfree, capfree, indfree, diofree TSOC design of SOC
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
KR100744117B1 (ko) * 2005-08-24 2007-08-01 삼성전자주식회사 손실이 없는 비선형 아날로그 게인 콘트롤러를 지닌 이미지 센서 및 제조 방법
JP4602413B2 (ja) * 2005-12-27 2010-12-22 富士通セミコンダクター株式会社 固体撮像素子及び暗電流成分除去方法
JP4744343B2 (ja) * 2006-04-10 2011-08-10 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
WO2007146158A1 (en) * 2006-06-07 2007-12-21 The Trustees Of Columbia University In The City Of New York Dna sequencing by nanopore using modified nucleotides
KR100826513B1 (ko) * 2006-09-08 2008-05-02 삼성전자주식회사 멀티플 샘플링을 이용한 ｃｄｓ 및 ａｄｃ 장치 및 방법
JP4843461B2 (ja) * 2006-11-13 2011-12-21 株式会社東芝 固体撮像装置
JP5079346B2 (ja) 2007-01-30 2012-11-21 東芝機械株式会社 波形補正装置および波形補正方法
JP4674589B2 (ja) 2007-02-05 2011-04-20 ソニー株式会社 固体撮像装置および撮像装置
EP1956715A1 (en) 2007-02-08 2008-08-13 STMicroelectronics (Research & Development) Limited Analogue to digital converter
JP2008271186A (ja) * 2007-04-20 2008-11-06 Olympus Corp 固体撮像装置
JP4311482B2 (ja) * 2007-05-17 2009-08-12 ソニー株式会社 撮像回路、ｃｍｏｓセンサ、および撮像装置
JP4944673B2 (ja) * 2007-06-01 2012-06-06 パナソニック株式会社 電圧発生回路、アナログ・デジタル変換回路、イメージセンサシステム
US7538702B2 (en) * 2007-06-15 2009-05-26 Micron Technology, Inc. Quantizing circuits with variable parameters
JP4929090B2 (ja) * 2007-07-26 2012-05-09 パナソニック株式会社 固体撮像装置およびその駆動方法
JP4389981B2 (ja) * 2007-08-06 2009-12-24 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および撮像装置
JP4853445B2 (ja) * 2007-09-28 2012-01-11 ソニー株式会社 Ａ／ｄ変換回路、固体撮像素子、およびカメラシステム
US7812879B2 (en) * 2007-10-30 2010-10-12 Fairchild Imaging Self-triggering CMOS image sensor
JP2009124514A (ja) 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
JP4900200B2 (ja) 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
JP4992681B2 (ja) * 2007-11-27 2012-08-08 コニカミノルタビジネステクノロジーズ株式会社 固体撮像装置
JP2009159331A (ja) * 2007-12-26 2009-07-16 Panasonic Corp 固体撮像装置、その駆動方法およびカメラ
JPWO2009090703A1 (ja) * 2008-01-18 2011-05-26 パナソニック株式会社 ランプ波出力回路、アナログデジタル変換回路、及びカメラ
JP4661876B2 (ja) 2008-01-18 2011-03-30 ソニー株式会社 固体撮像素子、およびカメラシステム
US8305474B2 (en) 2008-03-21 2012-11-06 STMicroelectronics (R&D) Ltd. Analog-to-digital conversion in image sensors
EP2104234B1 (en) 2008-03-21 2011-08-31 STMicroelectronics Limited Analog-to-digital conversion in image sensors
GB0806427D0 (en) 2008-04-09 2008-05-14 Cmosis Nv Parallel analog-to-digital conversion in pixel arrays
JP2009267836A (ja) * 2008-04-25 2009-11-12 Panasonic Corp 固体撮像装置、その駆動方法およびカメラ
JP5115335B2 (ja) * 2008-05-27 2013-01-09 ソニー株式会社 固体撮像素子及びカメラシステム
JP5332314B2 (ja) * 2008-05-29 2013-11-06 ソニー株式会社 固体撮像素子およびカメラシステム
JP5347341B2 (ja) * 2008-06-06 2013-11-20 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
JP2009296477A (ja) * 2008-06-09 2009-12-17 Olympus Corp 固体撮像装置
JP5198156B2 (ja) * 2008-06-09 2013-05-15 オリンパス株式会社 撮像装置
JP4975700B2 (ja) * 2008-08-06 2012-07-11 シャープ株式会社 Ｄａｃ測定方法および固体撮像装置
JP5407264B2 (ja) * 2008-10-09 2014-02-05 ソニー株式会社 固体撮像素子およびカメラシステム
JP4891308B2 (ja) * 2008-12-17 2012-03-07 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いた撮像システム
JP4640507B2 (ja) * 2009-01-06 2011-03-02 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法、および撮像装置
JP2010183435A (ja) * 2009-02-06 2010-08-19 Toshiba Corp 固体撮像装置
JP5531417B2 (ja) * 2009-02-12 2014-06-25 株式会社ニコン 固体撮像装置
US8446309B2 (en) * 2009-02-19 2013-05-21 Cmosis Nv Analog-to-digital conversion in pixel arrays
GB0902822D0 (en) 2009-02-19 2009-04-08 Cmosis Nv Analog-to-digital conversation in pixel arrays
JP5251592B2 (ja) * 2009-02-25 2013-07-31 ソニー株式会社 固体撮像装置、撮像装置、半導体装置
JP5307581B2 (ja) * 2009-03-02 2013-10-02 ルネサスエレクトロニクス株式会社 半導体装置、入力選択制御方法
FR2943199B1 (fr) * 2009-03-13 2012-12-28 E2V Semiconductors Procede de lecture de signal de capteur d'image et capteur d'image.
JP5426220B2 (ja) * 2009-04-13 2014-02-26 株式会社東芝 電源ノイズ除去回路
US8324914B2 (en) 2010-02-08 2012-12-04 Genia Technologies, Inc. Systems and methods for characterizing a molecule
US9605307B2 (en) * 2010-02-08 2017-03-28 Genia Technologies, Inc. Systems and methods for forming a nanopore in a lipid bilayer
US20110192723A1 (en) * 2010-02-08 2011-08-11 Genia Technologies, Inc. Systems and methods for manipulating a molecule in a nanopore
US9678055B2 (en) 2010-02-08 2017-06-13 Genia Technologies, Inc. Methods for forming a nanopore in a lipid bilayer
JP5531797B2 (ja) * 2010-06-15 2014-06-25 ソニー株式会社 固体撮像素子およびカメラシステム
GB2500360B (en) 2010-12-22 2019-10-23 Genia Tech Inc Nanopore-based single DNA molecule characterization, identification and isolation using speed bumps
US9581563B2 (en) 2011-01-24 2017-02-28 Genia Technologies, Inc. System for communicating information from an array of sensors
US9110478B2 (en) 2011-01-27 2015-08-18 Genia Technologies, Inc. Temperature regulation of measurement arrays
CN103477628A (zh) * 2011-04-21 2013-12-25 松下电器产业株式会社 斜坡信号发生电路及包括该电路的图像传感器和摄像装置
GB201117319D0 (en) * 2011-10-06 2011-11-16 Isis Innovation Active pixel image sensor
JP5362080B2 (ja) * 2011-10-07 2013-12-11 キヤノン株式会社 固体撮像装置及び撮像システム
JP5206861B2 (ja) * 2011-12-27 2013-06-12 ソニー株式会社 Ａｄ変換装置およびその方法、固体撮像素子およびその駆動方法、並びにカメラシステム
JP6029286B2 (ja) * 2012-02-17 2016-11-24 キヤノン株式会社 光電変換装置および撮像システム
US8986629B2 (en) 2012-02-27 2015-03-24 Genia Technologies, Inc. Sensor circuit for controlling, detecting, and measuring a molecular complex
US8830361B2 (en) * 2012-04-12 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of reducing column fixed pattern noise
CN104350162A (zh) 2012-06-15 2015-02-11 吉尼亚科技公司 芯片设置和高精确度核酸测序
JP5941783B2 (ja) * 2012-08-03 2016-06-29 オリンパス株式会社 撮像装置
US9605309B2 (en) 2012-11-09 2017-03-28 Genia Technologies, Inc. Nucleic acid sequencing using tags
FR2998752B1 (fr) 2012-11-27 2016-01-01 E2V Semiconductors Procede de capture d'image avec un temps d'integration tres court
JP6146015B2 (ja) 2013-01-18 2017-06-14 株式会社リコー 光電変換素子、画像読取装置及び画像形成装置
GB201300999D0 (en) 2013-01-21 2013-03-06 Cmosis Nv Analog-to-digital conversation in pixel arrays
US9681207B2 (en) * 2013-01-24 2017-06-13 Finisar Corporation Local buffers in a liquid crystal on silicon chip
US9759711B2 (en) 2013-02-05 2017-09-12 Genia Technologies, Inc. Nanopore arrays
JP5880478B2 (ja) * 2013-03-29 2016-03-09 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
GB2515014B (en) * 2013-06-10 2020-06-17 Cmosis Bvba Analog-to-digital conversion
KR102086777B1 (ko) 2013-08-08 2020-03-09 삼성전자 주식회사 2-스텝 구조 및 차동 멀티 램핑 업/다운 신호를 적용하여 싱글 슬로프 기법으로 구현한 이미지 센서, 이의 동작 방법, 및 상기 이미지 센서를 포함하는 장치들
JP5641112B2 (ja) * 2013-08-28 2014-12-17 ソニー株式会社 固体撮像素子およびカメラシステム
TWI502989B (zh) * 2013-09-18 2015-10-01 Silicon Optronics Inc 影像感測器及其調整方法
US9551697B2 (en) 2013-10-17 2017-01-24 Genia Technologies, Inc. Non-faradaic, capacitively coupled measurement in a nanopore cell array
EP3640349A3 (en) 2013-10-23 2020-07-29 Roche Sequencing Solutions, Inc. High speed molecular sensing with nanopores
US9322062B2 (en) 2013-10-23 2016-04-26 Genia Technologies, Inc. Process for biosensor well formation
JP2017050577A (ja) * 2014-01-21 2017-03-09 パナソニックＩｐマネジメント株式会社 固体撮像装置
TWI521496B (zh) * 2014-02-11 2016-02-11 聯詠科技股份有限公司 緩衝電路、面板模組及顯示驅動方法
JP2015177311A (ja) * 2014-03-14 2015-10-05 株式会社東芝 固体撮像装置
US9544520B2 (en) 2014-04-28 2017-01-10 Samsung Electronics Co., Ltd. Analog signal generation circuit
JP2015233184A (ja) 2014-06-09 2015-12-24 ソニー株式会社 イメージセンサ、電子機器、コンパレータ、及び、駆動方法
US10536654B2 (en) * 2014-08-25 2020-01-14 Sony Corporation Signal processing apparatus, control method, image pickup element, and electronic device
US9325335B1 (en) 2014-10-24 2016-04-26 Teledyne Scientific & Imaging, Llc Comparator circuits with local ramp buffering for a column-parallel single slope ADC
CN104393856B (zh) 2014-10-24 2017-11-28 深圳市汇顶科技股份有限公司 一种斜坡波产生电路及其数模转换电路、指纹识别系统
JP2016181736A (ja) * 2015-03-23 2016-10-13 キヤノン株式会社 撮像装置、その駆動方法及び撮像システム
US9716510B2 (en) 2015-05-12 2017-07-25 Teledyne Scientific & Imaging, Llc Comparator circuits with constant input capacitance for a column-parallel single-slope ADC
JP6727771B2 (ja) * 2015-08-13 2020-07-22 キヤノン株式会社 撮像装置
KR102369625B1 (ko) * 2015-09-25 2022-03-03 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서
KR102577251B1 (ko) 2016-03-17 2023-09-11 삼성전자주식회사 지문 감지 센서 및 이를 포함하는 전자 장치
JP6661444B2 (ja) * 2016-03-31 2020-03-11 キヤノン株式会社 固体撮像装置
JP6758952B2 (ja) * 2016-06-28 2020-09-23 キヤノン株式会社 撮像装置および撮像システム
JP6192790B2 (ja) * 2016-10-06 2017-09-06 キヤノン株式会社 撮像装置および撮像システム
EP3585049B1 (en) * 2017-02-16 2022-03-02 Sony Semiconductor Solutions Corporation Imaging system and imaging device
US10636470B2 (en) * 2018-09-04 2020-04-28 Micron Technology, Inc. Source follower-based sensing scheme
US11025241B2 (en) * 2018-12-20 2021-06-01 Samsung Electronics Co., Ltd. Comparator circuit and mobile device
JP7338974B2 (ja) * 2019-01-11 2023-09-05 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
KR102656526B1 (ko) 2019-02-08 2024-04-12 삼성전자주식회사 이미지 센서
KR20200098024A (ko) * 2019-02-11 2020-08-20 삼성전자주식회사 이미지 센서의 펄스 생성기 및 이의 구동 방법
KR20200099423A (ko) * 2019-02-14 2020-08-24 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
KR102689652B1 (ko) 2019-03-26 2024-07-30 삼성전자주식회사 이미지 센서
TWI837280B (zh) 2019-03-29 2024-04-01 日商索尼半導體解決方案公司 光檢測裝置及電子機器
TWI846800B (zh) 2019-03-29 2024-07-01 日商索尼半導體解決方案公司 光檢測裝置及電子機器
JP7407416B2 (ja) * 2019-11-26 2024-01-04 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラ
JP2022074493A (ja) * 2020-11-04 2022-05-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2022096480A (ja) * 2020-12-17 2022-06-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
FR3122959A1 (fr) * 2021-05-17 2022-11-18 Stmicroelectronics (Grenoble 2) Sas Circuit de lecture d'une matrice de pixels

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0736525B2 (ja) * 1988-05-13 1995-04-19 日本電気株式会社 出力バッファ回路及びその駆動方法
JPH09238286A (ja) * 1996-02-29 1997-09-09 Toshiba Corp デジタル光学センサ
US5877715A (en) * 1997-06-12 1999-03-02 International Business Machines Corporation Correlated double sampling with up/down counter
US6344877B1 (en) * 1997-06-12 2002-02-05 International Business Machines Corporation Image sensor with dummy pixel or dummy pixel array
JP3357858B2 (ja) * 1999-03-30 2002-12-16 株式会社東芝 アナログデジタル変換器
DE19959539A1 (de) * 1999-12-09 2001-06-13 Thomson Brandt Gmbh Bildaufnehmer
JP4178702B2 (ja) * 1999-12-28 2008-11-12 ソニー株式会社 差動増幅器、コンパレータ、及びａ／ｄコンバータ
JP3770034B2 (ja) * 2000-02-29 2006-04-26 横河電機株式会社 フォトダイオードアレイモジュール
JP2004159274A (ja) 2002-09-13 2004-06-03 Shoji Kawahito 固体撮像装置
EP1484910A1 (fr) * 2003-06-03 2004-12-08 Asulab S.A. Dispositif et procédé de conversion analogique numérique surnuméraire adaptatif pour un capteur d'image
KR100843194B1 (ko) * 2004-01-30 2008-07-02 삼성전자주식회사 램프신호 발생회로
US7046179B1 (en) * 2004-02-13 2006-05-16 National Semiconductor Corporation Apparatus and method for on-chip ADC calibration
US7129883B2 (en) * 2004-02-23 2006-10-31 Sony Corporation Method and apparatus for AD conversion, semiconductor device for detecting distribution of physical quantity, and electronic apparatus
JP4571431B2 (ja) * 2004-04-30 2010-10-27 ルネサスエレクトロニクス株式会社 信号増幅回路

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101715084B (zh) * 2008-10-01 2012-06-06 索尼株式会社 固态成像器件、成像设备和ad转换增益调节方法
CN102185610A (zh) * 2010-01-14 2011-09-14 爱德万测试株式会社 Ad转换装置及控制方法
CN102469276A (zh) * 2010-11-15 2012-05-23 索尼公司 固态成像设备和调节参考电压的方法
CN102547151B (zh) * 2010-11-29 2016-09-21 三星电子株式会社 偏移消除电路、采样电路以及图像传感器
CN102547151A (zh) * 2010-11-29 2012-07-04 三星电子株式会社 偏移消除电路、采样电路以及图像传感器
US9159750B2 (en) 2012-02-09 2015-10-13 Canon Kabushiki Kaisha Solid-state image sensing device
CN103248842B (zh) * 2012-02-09 2016-06-22 佳能株式会社 固态图像感测装置
CN103248842A (zh) * 2012-02-09 2013-08-14 佳能株式会社 固态图像感测装置
CN103686002B (zh) * 2012-09-26 2017-01-04 佳能株式会社 光电转换装置、光电转换装置的驱动方法和成像系统
CN110034140B (zh) * 2013-02-27 2020-10-27 索尼公司 摄像器件
CN104969539A (zh) * 2013-02-27 2015-10-07 索尼公司 固体摄像器件、固体摄像器件驱动方法和电子设备
US10070103B2 (en) 2013-02-27 2018-09-04 Sony Corporation Solid-state imaging device, driving method, and electronic device
CN110034140A (zh) * 2013-02-27 2019-07-19 索尼公司 摄像器件
CN104969539B (zh) * 2013-02-27 2019-10-22 索尼公司 固体摄像器件、固体摄像器件驱动方法和电子设备
CN107277398A (zh) * 2016-03-31 2017-10-20 豪威科技股份有限公司 成像系统及用于其中的读出电路
CN111698440A (zh) * 2016-03-31 2020-09-22 豪威科技股份有限公司 成像系统及用于其中的读出电路
CN115022559A (zh) * 2017-06-14 2022-09-06 株式会社半导体能源研究所 摄像装置及电子设备
CN111131730A (zh) * 2018-10-30 2020-05-08 豪威科技股份有限公司 用于控制计数器起始时间的电路及方法
CN111131730B (zh) * 2018-10-30 2022-04-05 豪威科技股份有限公司 用于控制计数器起始时间的电路及方法
CN113382186A (zh) * 2020-03-09 2021-09-10 格科微电子（上海）有限公司 提高图像传感器性能的方法
US12081890B2 (en) 2020-03-24 2024-09-03 Sony Semiconductor Solutions Corporation Imaging device

Also Published As

Publication number Publication date
US7471230B2 (en) 2008-12-30
EP1742369A2 (en) 2007-01-10
CN1917374B (zh) 2014-09-17
TW200709671A (en) 2007-03-01
US7321329B2 (en) 2008-01-22
KR101182971B1 (ko) 2012-09-18
JP4524652B2 (ja) 2010-08-18
EP1742369A3 (en) 2007-02-28
EP1742369B1 (en) 2015-09-02
JP2007019682A (ja) 2007-01-25
TWI335173B (zh) 2010-12-21
US20070008206A1 (en) 2007-01-11
US20080094271A1 (en) 2008-04-24
KR20070005508A (ko) 2007-01-10

Similar Documents

Publication Publication Date Title
CN1917374A (zh) 模拟/数字转换装置及半导体装置
CN1681211A (zh) 模拟数字转换方法和装置、半导体器件及电子装置
JP4238900B2 (ja) 固体撮像装置、撮像装置
CN1166065C (zh) 具有节能电路的模数转换器及其控制方法
CN1910910A (zh) 固体摄像器件及使用它的摄像机
CN1783958A (zh) 用于检测物理量分布的半导体设备及电子装置
CN1645918A (zh) 半导体装置及其控制方法、信号处理方法和电子设备
CN1770831A (zh) 数据处理方法、数据处理设备、半导体装置和电子设备
CN1842141A (zh) 物理量分布检测器、物理信息获取装置及其方法
CN1620103A (zh) 固态成像装置、象素信号处理方法、模拟信号传输装置和方法
CN100426849C (zh) 固态摄像设备和处理来自固态摄像设备的信号的方法
CN1694491A (zh) 模数转换器及方法、检测物理量分布的器件及电子装置
CN102065249B (zh) 固态成像设备、驱动该设备的方法、及相机系统
CN104471860A (zh) 信号处理装置和方法、成像元件以及成像设备
CN1697323A (zh) 计数器、模数转换方法和转换器、半导体器件及电子装置
CN1684503A (zh) 用于防止由于强光的进入导致图像变暗的摄像装置
CN1711752A (zh) 平面图像传感器
CN103002228A (zh) 固态成像装置和用于驱动固态成像装置的方法
JP4683112B2 (ja) 固体撮像装置、撮像装置
CN1394079A (zh) 通过加法读出多个像素可变换输出清晰度的摄像装置、其控制方法及摄像系统
CN1870729A (zh) 固态成像装置、其驱动方法、和成像设备
CN1770829A (zh) 固态图像拾取元件的信号处理设备和方法及图像拾取设备
CN101047796A (zh) 成像设备和用于该成像设备的方法
CN1280763C (zh) 半导体装置的驱动方法
CN1933552A (zh) 摄像装置、固体摄像元件及图像生成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140917

Termination date: 20190706

CF01 Termination of patent right due to non-payment of annual fee