CN102065249B - 固态成像设备、驱动该设备的方法、及相机系统 - Google Patents
固态成像设备、驱动该设备的方法、及相机系统 Download PDFInfo
- Publication number
- CN102065249B CN102065249B CN201010543566.0A CN201010543566A CN102065249B CN 102065249 B CN102065249 B CN 102065249B CN 201010543566 A CN201010543566 A CN 201010543566A CN 102065249 B CN102065249 B CN 102065249B
- Authority
- CN
- China
- Prior art keywords
- signal
- picture element
- bias voltage
- time period
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims description 11
- 238000005070 sampling Methods 0.000 claims abstract description 134
- 238000012545 processing Methods 0.000 claims abstract description 65
- 238000006243 chemical reaction Methods 0.000 claims abstract description 63
- 239000011159 matrix material Substances 0.000 claims abstract description 9
- 230000015654 memory Effects 0.000 claims description 17
- 230000006870 function Effects 0.000 claims description 16
- 230000005693 optoelectronics Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 9
- 238000013519 translation Methods 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000005096 rolling process Methods 0.000 claims 2
- 239000003990 capacitor Substances 0.000 description 36
- 230000005540 biological transmission Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000005611 electricity Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000004088 simulation Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 101001018097 Homo sapiens L-selectin Proteins 0.000 description 3
- 102100033467 L-selectin Human genes 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- TVZGACDUOSZQKY-LBPRGKRZSA-N 4-aminofolic acid Chemical compound C1=NC2=NC(N)=NC(N)=C2N=C1CNC1=CC=C(C(=O)N[C@@H](CCC(O)=O)C(O)=O)C=C1 TVZGACDUOSZQKY-LBPRGKRZSA-N 0.000 description 1
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 1
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 1
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 1
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 1
- 101001004623 Homo sapiens Lactase-like protein Proteins 0.000 description 1
- 102100025640 Lactase-like protein Human genes 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000013341 scale-up Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
一种固态成像设备，包括：像素部分，由排列为矩阵形式的执行光电转换的像素形成；像素信号读出部分，能够进行包括A/D转换功能的列并行处理，该A/D转换功能用来从像素部分读出像素信号以及执行信号的模数转换，其中像素按组读取；电压采样部分，根据控制信号对由内部或外部电压生成电路生成的偏置电压采样一时间段，以及把所采样的偏置电压供给至像素信号读出部分；以及控制部分，控制像素信号读出部分的信号读出操作和电压采样部分的电压采样操作。所述像素信号读出部分包括功能部分。所述控制部分实施控制，使得在除了模拟信号被读出的时间段或A/D转换被执行的时间段中的至少一个之外的时间段中执行电压采样操作。
Description
技术领域
本发明涉及一种基于列并行(column-parallel)而从中读出数据的固态成像设备、驱动该设备的方法、及具有该设备的相机系统。
背景技术
能够使用与用于通常CMOS集成电路的制造工艺相类似的制造工艺来制造CMOS图像传感器。CMOS图像传感器能够由单个电源驱动，并且能够与使用CMOS工艺制造的模拟电路和逻辑电路一起合并到单个芯片中。
由此，CMOS图像传感器具有包括以下事实的多样性显著优势，即，它们能够与少量外围IC组合实施。
现有技术的主要趋势是，使用利用具有浮置扩散(FD)层的FD放大器的一个信道(ch)输出型CCD输出电路。
相反，CMOS图像传感器包括在每个像素提供的FD放大器，并且此类别的主流是列并行输出型产品，其中，像素阵列的特定行被选择，并且该行中的像素在列方向中同时读取。
采用这样的配置的原因如下。难以仅仅从像素中提供的FD放大器获得充分的驱动能力。因而，出现了对于降低数据速率的需要，考虑并行处理在低数据速率有优势。
对于将被用来从列并行输出型CMOS图像传感器读出(输出)像素信号的电路，已经做出各种提议。
这样的电路的最先进的类型之一是其中针对每个列提供模数转换器(以下缩写为“ADC”)以从列获得像素信号来作为数字信号的类型。
例如，其中并入这样的列并行型ADC的CMOS图像传感器公开在W.Yang et.al.，″An Integrated 800x600 CMOS Image System″，ISSCC Digest ofTechnical Papers，pp.304-305，Feb.，1999(非专利文献1)和JP-A-2005-278135(专利文献1)中。
图1是示出其中并入列并行型ADC的固态成像设备(CMOS图像传感器)1的示例性配置的框图。
如图1所示，固态成像设备1包括：像素部分2；垂直扫描电路(扫描电路)3；水平传输扫描电路(列扫描电路)4；负载电路5；及由ADC组形成的列并行处理部分6。
而且，固态成像设备1包括：数字-模拟转换器(以下缩写为“DAC”)7；内部电压生成电路8；及定时控制电路9。
通过以矩阵形式布置单位像素21来形成像素部分2，每个单位像素包括发光二极管(光电转换设备)和像素内(in-pixel)放大器。
在像素部分2中，排列在同一行中的单位像素21连接至同一行控制线CTL，而排列在同一列中的单位像素21连接至用来读出信号的垂直信号线10-1至10-n。
负载电路5包括与像素对齐列相关联地提供的负载MOS晶体管51-1至51-n，负载MOS晶体管51-1至51-n在其漏极分别连接至垂直信号线10-1至10-n，在其源极连接至基准电势VSS。
负载MOS晶体管51-1至51-n的栅极连接至由内部电压生成电路8生成的偏置电压VBIAS1的供给线。
当像素被读出时，负载MOS晶体管51-1至51-n用作源极跟随器的电流源。
列并行处理部分6包括多个列处理电路61，其每个构成与像素列相关联的ADC。
每个列处理电路(ADC)61包括比较器61-1，比较器61-1比较基准信号RAMP(Vslop)和经由垂直信号线从每个行线上的相应像素获得的模拟信号Vs1，其中，该基准信号RAMP是通过改变由DAC 7逐步生成的基准信号而获得的斜坡波形。
而且，每个列处理电路61包括：计数器61-2，对比较器61-1执行的比较的时间计数；及存储器(锁存器)61-3，保持由计数器61-2执行的计数的结果。列处理电路61还包括传输开关61-4。
经由外部偏置输入端子T1输入的偏置电压VBIAS3被供给至用作比较器61-1的差分对晶体管的电流源的晶体管的栅极。
列处理电路61具有n-位数字信号转换功能，并且在垂直信号线(列线)10-1至10-n的每个上布置一个电路61，以形成列并行ADC块。
每个存储器61-3的输出连接至宽度例如为k位的水平传输线11。
与水平传输线11相关联地提供K放大器电路(未示出)。
由内部电压生成电路8生成的偏置电压VBIAS2被供给至DAC 7。DAC7生成作为通过逐步改变基准信号而获得的斜坡波形的基准信号RAMP(Vslop)，并把该信号供给至每个列处理电路61的比较器61-1。
定时控制电路9控制由垂直扫描电路3、水平传输扫描电路4、列并行处理部分6、及DAC 7执行的处理的定时。
图2是图1所示的电路的时序图。
在每个列处理电路(ADC)61，读出到垂直信号线10的模拟信号(电势Vs1)在布置在列中的比较器61-1与逐步变化的基准信号RAMP(Vslop)相比较。
此时，计数器61-2持续计数，直到模拟电势Vs1的电平与基准信号RAMP(Vslop)彼此交叉以反转比较器61-1的输出为止，并且垂直信号线10上的电势(模拟信号)Vs1被转换为数字信号(发生A/D转换)。
A/D转换在每个读出周期发生两次。
当单位像素21的重置电平(P阶段)被读出到垂直信号线10(10-1至10-n)时，第一A/D转换发生。
每个像素的重置电平(P阶段)具有一定变动。
当由在单位像素21执行的光电转换获得的信号被读出到垂直信号线10(10-1至10-n)(D阶段)时，第二A/D转换发生。
由于每个像素的D阶段电平也具有一定变动，因此P阶段中的电平被从D阶段中的电平减去，由此执行相关双采样(CDS)。
通过上述转换而获得的数字信号记录在存储器61-3中，并且顺序地由水平(列)传输扫描电路4经由水平传输线11读出到放大器电路，并且最后从放大器电路输出信号。
列并行输出处理按如此描述来执行。
P阶段中的计数器61-2的计数处理称为“第一阶采样”，而D阶段中的计数器61-2的计数处理称为“第二阶采样”。
发明内容
向具有更大数目像素和更小尺寸的放大型固态成像设备发展的趋势伴随着向更小单位单元尺寸发展的趋势。
结果是，像素信号的量相对于电路噪声的量变小。然后，这样的设备的内部电路噪声和从外部进入设备的噪声对于图像质量具有不可忽略的影响。
在上述的基于列并行而从中读出数据的CMOS型固态成像设备中，从内部电压生成电路8直接供给用于负载电路5和DAC 7的偏置电压，如图1所示。
此时，在内部电压生成电路8中生成的电路噪声和来自设备外部的外部噪声能够进入列电路以劣化图像质量。
倾向于消除这样的问题的一种途径是向设备添加外部功能来向该设备施加带宽限制。然而，这样的途径能够导致以下问题，诸如外部组件的数目增加、设备激活时电压收敛(convergence)不充分、及低频波段噪声的抑制不充分。
在此情况下，希望提供一种固态成像设备，其中，能够防止劣化图像质量的噪声进入列处理部分，而无需添加外部电容器，这样的噪声包括在偏置电压生成电路中生成的电路噪声和来自设备外部的外部噪声。还希望提供一种驱动该设备的方法和包括该设备的相机系统。
根据本发明的实施例，提供一种固态成像设备，包括：像素部分，由排列为矩阵形式的执行光电转换的多个像素形成；像素信号读出部分，能够进行包括A/D转换功能的列并行处理，该A/D转换功能用来从像素部分读出像素信号以及执行信号的模数转换，其中像素按组读取；电压采样部分，根据控制信号对由内部或外部电压生成电路生成的偏置电压采样一时间段，以及把所采样的偏置电压供给至像素信号读出部分；以及控制部分，控制像素信号读出部分的信号读出操作和电压采样部分的电压采样操作。像素信号读出部分包括当被供给内部或外部生成的偏置电压时工作的功能部分。控制部分实施控制，使得在除了模拟信号被读出的时间段和A/D转换被执行的时间段中的至少一个之外的时间段中执行电压采样部分的电压采样操作。
根据本发明的另一实施例，提供一种驱动固态成像设备的方法，包括以下步骤：从像素部分的多个像素中读出像素信号，该像素部分包括当被供给内部或外部生成的偏置电压时工作的功能部分，并且该像素部分由排列为矩阵形式的执行光电转换的多个像素形成，其中像素按组读取；执行包括模数转换功能的列并行处理，该模数转换功能用来把像素信号转换为数字信号，该步骤涉及当被供给内部或外部生成的偏置电压时工作的功能部分；根据控制信号对由内部或外部电压生成电路生成的偏置电压采样一时间段，以及把所采样的偏置电压供给至在信号读出步骤和列并行处理步骤的至少一个中涉及的功能部分；以及控制电压采样步骤中的电压采样操作。在所述控制步骤，实施控制，使得电压采样步骤中的电压采样在除了模拟信号读出时间段和A/D转换时间段的任一个之外的时间段中执行。
根据本发明的又一实施例，提供一种相机系统，包括：固态成像设备；以及在该固态成像设备上形成对象图像的光学系统。所述固态成像设备包括：像素部分，由排列为矩阵形式的执行光电转换的多个像素形成；像素信号读出部分，能够进行包括A/D转换功能的列并行处理，该A/D转换功能用来从像素部分读出像素信号以及执行信号的模数转换，其中像素按组读取；电压采样部分，根据控制信号对由内部或外部电压生成电路生成的偏置电压采样一时间段，以及把所采样的偏置电压供给至像素信号读出部分；以及控制部分，控制像素信号读出部分的信号读出操作和电压采样部分的电压采样操作。像素信号读出部分包括当被供给内部或外部生成的偏置电压时工作的功能部分。控制部分实施控制，使得在除了模拟信号被读出的时间段和A/D转换被执行的时间段中的至少一个之外的时间段执行电压采样部分的电压采样操作。
根据本发明的实施例，可以防止能够劣化图像质量的噪声进入列处理系统，而无需添加外部电容，所述噪声例如为由偏置电压生成电路生成的电路噪声和来自设备外部的外部噪声。
附图说明
图1是示出其中并入列并行ADC的固态成像设备(CMOS图像传感器)的示例性配置的框图；
图2是图1所示的电路的时序图；
图3是示出按照本发明实施例的其中并入列并行ADC的固态成像设备(CMOS图像传感器)的示例性配置的框图；
图4是更具体地示出按照图3所示的第一实施例的其中并入列并行ADC的固态成像设备(CMOS图像传感器)的主要部分的框图，所示的部分包括像素部分和列电路；
图5是示出按照第一实施例的CMOS图像传感器的像素的例子的图，该像素由四个晶体管形成；
图6是示出按照第一实施例的比较器的示例性配置的电路图；
图7是示出按照第一实施例的电流控制的DAC的基本配置的例子的图；
图8是用于解释第一实施例的固态成像设备的操作的时序图；
图9是按照本发明第二实施例的具有列并行ADC的固态成像设备(CMOS图像传感器)的框图，该图示出包括像素部分和列电路的设备主要部分；
图10是示出当在A/D转换时间段期间没有实施切换控制时以及当在A/D转换时间段中实施切换控制时所观察的暗状态中的图像上显现的水平噪声量的例子的图；以及
图11是示出按照本发明实施例的采用固态成像设备的相机系统的示例性配置的图。
具体实施方式
现在参照附图描述本发明的实施例。下面的项目将按照所列出的顺序描述。
1.第一实施例(固态成像设备的第一示例性配置)
2.第二实施例(固态成像设备的第二示例性配置)
3.第三实施例(相机系统的示例性配置)
<1.第一实施例>
图3是示出按照本发明实施例的其中并入列并行ADC的固态成像设备(CMOS图像传感器)的示例性配置的框图。
图4是更具体地示出按照图3所示的第一实施例的其中并入列并行ADC的固态成像设备(CMOS图像传感器)的主要部分的框图，所示的部分包括像素部分和列电路。
[固态成像设备的示例性总体配置]
如图3和图4所示，固态成像设备100包括：像素部分110；垂直扫描电路(行扫描电路)120；水平传输扫描电路(列扫描电路)130；以及定时控制电路140。
而且，固态成像设备100包括：用作列电路的负载电路150；作为一组ADC的列并行处理部分160；DAC(数字-模拟转换器)170；及内部电压生成电路(偏置电路)180。
固态成像设备100还包括：采样/保持电路(S/H)190和200；放大器电路(S/A)210；信号处理电路220；及线存储器230。
在所列出的组成设备之中，像素部分110、垂直扫描电路120、水平传输扫描电路130、负载电路150、列并行处理部分160、DAC 170、内部电压生成电路180、以及采样/保持电路190和200是模拟电路。
定时控制电路140、信号处理电路220、和线存储器230是数字电路。
在本实施例中，像素信号读出部分由水平传输扫描电路130、负载电路150、列并行处理部分160、及DAC 170形成，并且定时控制电路140具有与上述的控制部分的功能相对应的功能。
在本实施例中，负载电路150、列并行处理部分160、和DAC 170包括功能部分，内部或外部生成的偏置电压被供给至该功能部分。
像素部分110由按照具有m行和n列的二维排列(或矩阵形式)的多个单位像素110A形成，每个单位像素包括光电二极管(光电转换设备)和像素内放大器。
[单位像素的示例性配置]
图5是示出按照本实施例的CMOS图像传感器的像素的例子的图，该像素由四个晶体管形成。
例如，单位像素110A包括作为光电转换设备的光电二极管111。
单位像素110A包括与一个光电二极管111相关联的用作有源设备的四个晶体管，即，用作传输设备的传输晶体管112、用作重置设备的重置晶体管113、放大晶体管114、和选择晶体管115。
光电二极管111把入射光光电转换为电荷(在此情况下为电子)，电荷量与入射光的量相对应。
传输晶体管112连接在光电二极管111和用作输出节点的浮置扩散FD之间。
当将驱动信号TG经由传输控制线LTx供给至传输晶体管112的栅极(传输栅极)时，该晶体管把在用作光电转换设备的光电二极管111处通过光电转换获得的电子传输至浮置扩散FD。
重置晶体管113连接在电源线LVDD和浮置扩散FD之间。
当将重置信号RST经由重置控制线LRST供给至重置晶体管113的栅极时，该晶体管把浮置扩散FD处的电势重置为电源线LVDD处的电势。
放大晶体管114的栅极连接至浮置扩散FD。放大晶体管114经由选择晶体管115连接至垂直信号线116，来与像素部分外部的负载电路150的恒流源相组合地形成源极跟随器。
控制信号(地址信号或选择信号)SEL经由选择控制线LSEL供给至选择晶体管115的栅极，来导通选择晶体管115。
当选择晶体管115导通时，放大晶体管114放大浮置扩散FD处的电势，把根据该电势的电压输出至垂直信号线116。这样的经由垂直信号线116从各个像素输出的电压被输出至用作像素信号读出电路的列并行处理部分160。
因为传输晶体管112、重置晶体管113、及选择晶体管115的栅极被连接来逐行地对像素编组，因此在每行像素上同时并且彼此并行地执行那些操作。
在像素部分110中提供的重置控制线LRST、传输控制线LTx、和选择控制线LSEL组合为控制线LCTL的集合，并且线被布设为使得控制线的一个集合用于像素阵列的各个行。
重置控制线LRST、传输控制线LTx、和选择控制线LSEL由用作像素驱动部分的垂直扫描电路120驱动。
固态成像设备100包括用于从像素部分110按顺序读出信号的控制电路，即，生成内部时钟的定时控制电路140、控制行寻址和行扫描的垂直扫描电路120、和控制列寻址和列扫描的水平传输扫描电路130。
定时控制电路140生成在像素部分110、垂直扫描电路120、水平传输扫描电路130、列并行处理部分160、DAC 170、内部电压生成电路180、信号处理电路220、和线存储器230的信号处理所要求的定时信号。
定时控制电路140控制采样/保持电路190和200的采样开关的接通/切断。
定时控制电路140使用采用脉冲来实施控制，以使得采样/保持电路190和200的采样开关被接通，以在模拟信号被读出并A/D转换的时间段之外的各个水平时间段之内的时间段中对偏置电压采样。
定时控制电路140把采样脉冲SMP11输出至采样/保持电路190，并且把采样脉冲SMP12输出至采样/保持电路200。
定时控制电路140能够控制采样/保持电路190和200对偏置电压采样的定时和采样时间段。
例如，定时控制电路140包括DAC控制功能部分，该DAC控制功能部分控制DAC 170和内部电压生成电路180执行的基准信号RAMP(Vslop)的生成。
DAC控制功能部分实施控制，以使得针对列并行处理部分160的各个列控制电路(ADC)161执行A/D转换的各个行来调整基准信号RAMP的偏移。
DAC控制功能部分能够实施控制，来调整当列并行处理部分160执行CDS(相关双采样)时将用于第一阶采样和第二阶采样的每个的基准信号RAMP的偏移。
像素部分110通过利用线开闭器(shutter)积累及释放光子来逐行地对图像或屏幕图像的像素进行光电转换，把由此获得的模拟信号VSL输出至列并行处理部分160的各个列处理电路161。
在列并行处理部分160，ADC块的各个列部分使用从DAC 170供给的基准信号(斜坡信号)RAMP来对来自像素部分110的模拟输出执行APGA可兼容的集成型ADC，也对模拟输出执行数字CDS。由此，输出具有一些位的数字信号。
用作列电路的负载电路150包括与像素列相关联的负载MOS晶体管151-1至151-n，负载MOS晶体管151-1至151-n在其漏极分别连接至垂直信号线116-1至116-n，并且在其源极连接至基准电势VSS。
负载MOS晶体管151-1至151-n的栅极共同连接至由内部电压生成电路180生成并由采样/保持电路190采样和保持的偏置电压VBIAS11的供给线。
当像素被读出时，负载MOS晶体管151-1至151-n用作源极跟随器的电流源。
当模拟信号VSL被读出并A/D转换时，由采样/保持电路190供给偏置电压VBIAS11。
在模拟信号VSL被读出并A/D转换时，由采样/保持电路190将负载电路150与作为噪声源的内部电压生成电路180电隔离。
由于如此描述的，在模拟信号被读出并A/D转换时，由采样/保持电路200将负载电路150与作为噪声源的内部电压生成电路180电隔离，所以防止噪声进入负载电路及ADC。
[列ADC的示例性配置]
本实施例的列并行处理部分160由作为ADC块的多个列处理电路(ADC)161形成。
具体地，列并行处理部分160由具有k位数字信号转换功能的列并行ADC块形成，列并行ADC块与相应垂直信号线(列线)116-1至116-n相关联地布置。
ADC 161的每个包括作为功能部分的比较器162，比较器162用来比较作为通过逐步改变由DAC 170生成的基准信号而获得的斜坡波形的基准信号RAMP(Vslop)、与经由垂直信号线从各个行线上的相应像素获得的模拟信号VSL。
而且，ADC的每个包括对比较时间计数的计数器163和保持由计数器163执行计数的结果的存储器(锁存器)164。ADC 161还包括传输开关165。
每个存储器164的输出连接至具有例如k位宽度的水平传输线LTRF。
与水平传输线LTRF相关联地提供k放大器电路210和信号处理电路220。
比较器162包括差分对晶体管，并且经由外部偏置输入端子T11输入并由采样/保持电路200采样且保持的偏置电压VBIAS13被供给至用作比较器162的差分对的电流源的晶体管的栅极。
由此，在模拟信号VSL被读出时，通过采样/保持电路200供给偏置电压VBIAS13。
在模拟信号被读出并A/D转换时，由采样/保持电路200将比较器162与作为噪声源的外部线电隔离。
图6是示出按照本实施例的比较器的示例性配置的电路图。
比较器由参考标号300表示。
如图6所示，比较器300包括放大器310，该放大器310具有在初始级执行低速率信号比较来使操作带宽变窄的功能。
放大器310包括p沟道MOS(PMOS)晶体管PT311至PT314和n沟道MOS(NMOS)晶体管NT311至NT313。放大器310还包括第一电容器C311和C312，第一电容器C311和C312是具有自动零电平能力的采样电容。
PMOS晶体管PT311的源极和PMOS晶体管PT312的源极连接至电源电势VDD。
PMOS晶体管PT311的漏极连接至NMOS晶体管NT311的漏极，并且连接点构成节点ND311。PMOS晶体管PT311的漏极和栅极连接，并且连接点连接至PMOS晶体管PT312的栅极。
PMOS晶体管PT312的漏极连接至NMOS晶体管NT312的漏极，并且连接点构成放大器310的输出节点ND312。
NMOS晶体管NT311和NMOS晶体管NT312的发射极相互连接，并且连接点连接至NMOS晶体管NT313的漏极。NMOS晶体管NT313的源极连接至接地电势GND。
NMOS晶体管NT311的栅极连接至电容器C311的第一电极，避过且连接点构成节点ND313。电容器C311的第二电极连接至用于斜坡信号RAMP的输入端子TRAMP。
NMOS晶体管NT312的栅极连接至电容器C312的第一电极，并且连接点构成节点ND314。电容器C312的第二电极连接至用于模拟信号VSL的输入端子TVSL。
用作差分对晶体管的电流源的NMOS晶体管NT313的栅极连接至用于偏置信号VBIAS13的输入端子TBIAS。
PMOS晶体管PT313的源极连接至节点ND311，并且晶体管的漏极连接至节点ND313。PMOS晶体管PT314的源极连接至节点ND312，并且晶体管的漏极连接至节点ND314。
PMOS晶体管PT313和PT314的栅极共同连接至用于在低电平有效的第一控制脉冲信号CPL的输入端子TCPL。
在具有这样的配置的放大器310中，电流镜电路由PMOS晶体管PT311和PT312形成。
而且，NMOS晶体管NT311和NT312形成其电流源为NMOS晶体管NT313的差分比较部分。
NMOS晶体管NT311的栅极构成第一信号输入端子，而NMOS晶体管NT312的栅极构成第二信号输入端子。
PMOS晶体管PT313和PT314用作自动零开关，以及电容器C311和C312用作具有自动零电平能力的采样电容。
从输出节点ND312输出放大器310的输出信号。
如这样描述的，在比较器300中，偏置信号VBIAS13被供给至用作电流源的NMOS晶体管NT313的栅极。
由于在模拟信号被读出及A/D转换时，通过采样/保持电路200将比较器300与作为噪声源的外部线电隔离，因此防止外部噪声进入ADC。
在具有这样的比较器的列并行处理部分160中，由在各个列中提供的比较器162比较读出到垂直信号线116的模拟信号电势VSL和基准信号RAMP。
此时，像比较器162那样在各个列中布置的计数器163在工作中。
在各个ADC 161中，具有斜坡波形的基准信号RAMP(电势Vslop)的值和计数器值以彼此一一对应的方式改变，由此，垂直信号线116上的电势(模拟信号)VSL被转换为数字信号。
ADC 161把基准信号RAMP(电势Vslop)的电压的变化转换为时间变化(时间间隔)，并且该时间间隔使用一定时间段(时钟)来计数，以将其转换为数字值。
当模拟信号VSL和基准信号RAMP(Vslop)的电平相互交叉时，比较器162的输出被反转来停止向计数器163的时钟输入或者恢复向计数器163的时钟输入，由此，A/D转换完成。将通过A/D转换获得的数据保持在存储器164中。
当上述A/D转换时间段结束时，通过水平传输扫描电路130将在存储器164中保持的数据传输至水平传输线LTRF。该数据经由放大器电路210输入至信号处理电路220，在信号处理电路220，对该数据执行预定信号处理来生成二维图像。
水平传输扫描电路130基于多信道同时并行传输来传输数据，以便维持一定的传输速率。
定时控制电路140生成在诸如像素部分110和列并行处理部分160的每个块处的信号处理所要求的定时。
在定时控制电路的下游提供的信号处理部分220中，使用在线存储器230中存储的信号来执行垂直线缺陷和点缺陷的校正、及信号箝位处理。还执行数字信号处理，包括串行-并行转换、压缩、编码、求和、平均、和间歇操作。
从像素的各个行传送的数字信号被存储在线存储器230中。
在本实施例的固态成像设备100中，来自信号处理电路220的数字输出作为输入而传送至ISP或基带LSI。
DAC 170生成为倾斜波形的基准信号RAMP(斜坡信号)，该倾斜波形在定时控制电路140的DAC控制功能部分实施的控制下、以一定斜率线性地变化，而DAC向列并行处理部分160输出基准信号RAMP。
例如，DAC 170在DAC控制功能部分实施的控制下，针对将经受列并行处理部分160的各个列处理电路(ADC)161进行的A/D转换的各行像素，生成偏移调整的基准信号RAMP。
DAC 170在DAC控制功能部分实施的控制下，在由列并行处理部分160执行的相关双采样中涉及的各个采样处理即第一阶采样和第二阶采样中，生成偏移调整的基准信号RAMP。
DAC 170是电流控制的DAC，并且由采样/保持电路190采样并保持的偏置电压VBIAS 12被供给至用于电流控制的电流源(例如，晶体管的栅极)。
如这样描述的，在模拟信号VSL被读出及A-D转换的时间段期间，由采样/保持电路190供给偏置电压VBIAS12。
在模拟信号被读出及A-D转换时，由采样/保持电路190将DAC 170与作为噪声源的内部电压生成电路180电隔离。由此，防止噪声进入DAC和ADC。
如图7所示，DAC 170包括斜坡DAC(斜率DAC)171、箝位DAC 172、和求和部分173。
图7是示出按照本实施例的电流控制的DAC的基本配置的例子的图。
电流控制的DAC 170配置为基于电源VDD工作的功率基础型DAC。DAC替换地可以配置为基于接地GND工作的接地基础型DAC。
具体地，基准电阻器R1的一端连接至电源VDD。斜坡DAC 171的输出和箝位DAC 172的输出连接至基准电阻器R1的另一端，并且连接点构成斜坡输出节点ND171。
求和部分173由基准电阻器R1和斜坡输出节点ND171形成。
斜坡DAC 171包括x个电流源I1-1至I1-x和x个开关SW1-1至SW1-x。
连接到地GND的基准电势VSS，例如电流源I1-1至I1-x，分别连接至开关SW1-1至SW1-x的端子a。
开关SW1-1至SW1-x的端子b共同连接至输出节点ND171。
开关SW1-1至SW1-x根据从DAC控制功能部分供给的控制信号CTL1来选择性地接通/切断。
在用于电流控制的电流源I1-1至I1-x向斜坡DAC 171供给由采样/保持电路190采样并保持的偏置电压VBIAS12。
如这样描述的，在模拟信号VSL被读出及A-D转换的时间段期间，由采样/保持电路190供给偏置电压VBIAS12。
以此方式，在模拟信号被读出及A-D转换时，由采样/保持电路190将斜坡DAC 171与作为噪声源的内部电压生成电路180电隔离，并防止噪声进入DAC和ADC。
箝位DAC 172包括y个电流源I2-1至I2-y和y个开关SW2-1至SW2-y。
连接到地GND的电流源I2-1至I2-y分别连接至开关SW2-1至SW2-y的端子a。
开关SW2-1至SW2-y的端子b共同连接至输出节点ND171。
开关SW2-1至SW2-y根据从DAC控制部分141供给的控制信号CTL2来选择性地接通/切断。
在DAC 170中，通过求和来自用于控制DC电平的DAC 172的输出信号S 172和来自斜坡DAC 171的输出信号S 171来生成基于集成型ADC的基准信号RAMP(斜坡波形)，如图7所示。
[采样/保持电路的示例性配置]
采样/保持电路190包括两个采样/保持部分191和192。
采样/保持部分191将由内部电压生成电路180生成的DC偏置电压VDC 11采样并保持其中在有效状态下(例如，处于高电平)向其供给作为控制信号的采样脉冲SMP11的时间段。
除了模拟信号被读出及A/D转换的时间段之外，采样/保持部分191采样并保持从内部电压生成电路180输出的偏置电压(在水平时间段)。
采样/保持部分191把如此保持的DC偏置电压VDC11共同供给至负载电路150的负载MOS晶体管151-1至151-n的栅极，作为偏置电压VBIAS 11。
如这样描述的，除了模拟信号被读出及A/D转换的时间段之外，采样/保持部分191采样并保持从内部电压生成电路180输出的偏置电压。在模拟信号被读出及A/D转换的时间段期间，采样/保持部分191把负载电路(列电路)和ADC与作为噪声源的内部电压生成电路180电隔离。由此，噪声路径中断。
采样/保持部分191包括采样开关SW191和保持电容器C191。
采样开关SW191的端子a连接至用于从内部电压生成电路180供给DC偏置电压VDC11的线。该开关的另一端子b连接至电容器C191的一端，并且连接点连接至用于供给偏置电压VBIAS11的线。
电容器C191的另一端连接至基准电势VSS。
在有效状态(例如，处于高电平)下供给来自定时控制电路140的采样脉冲SMP11的时间段期间，采样开关SW191接通。
供给采样脉冲SMP11，以使得采样/保持部分191的采样开关SW191维持接通，从而允许在每个水平时间段内除了模拟信号被读出及A/D转换的时间段之外的时间段中采样并保持偏置电压。
采样/保持部分192将由内部电压生成电路180生成的DC偏置电压VDC12采样并保持一在有效状态下(例如，处于高电平)向其供给作为控制信号的采样脉冲SMP11的时间段。
采样/保持部分192将从内部电压生成电路输出的DC偏置电压VDC12采样并保持一在每个水平时间段内除了模拟信号被读出及A/D转换的时间段之外的时间段。
采样/保持部分192把如此保持的DC偏置电压VDC12共同供给至DAC170作为偏置电压VBIAS12。
如这样描述的，除了模拟信号被读出及A/D转换的时间段之外，采样/保持部分192采样并保持从内部电压生成电路180输出的偏置电压VDC2。
在模拟信号被读出及A/D转换的时间段期间，采样/保持部分192把DAC和ADC与作为噪声源的内部电压生成电路180电隔离。由此，噪声路径中断。
采样/保持部分192包括采样开关SW192和保持电容器C192。
采样开关SW192的端子a连接至用于从内部电压生成电路180供给DC偏置电压VDC12的线。该开关的另一端子b连接至电容器C192的一端，并且连接点连接至用于供给偏置电压VBIAS12的线。
电容器C192的另一端连接至基准电势VSS。
在有效状态(例如，处于高电平)下供给来自定时控制电路140的采样脉冲SMP11的时间段期间，采样开关SW192接通。
向采样脉冲SMP11供给以使得采样/保持部分192的采样开关SW192维持接通以允许在每个水平时间段内除了模拟信号被读出及A/D转换的时间段之外的时间段中采样并保持偏置电压。
在本实施例中，采样/保持电路190的两个采样/保持部分191和192的采样开关SW191和SW192在同一采样脉冲SMP11的控制下接通/切断。
或者，两个采样/保持部分191和192的采样开关SW191和SW192的接通/切断可以使用不同的采样脉冲而彼此独立地控制。
采样/保持电路200包括一个采样/保持部分201。
在有效状态下(即处于高电平)供给作为控制信号的采样脉冲SMP12的时间段期间，采样/保持部分201对经由外部偏置输入端子T100输入的DC偏置电压VDC13进行采样并保持。
在每个水平时间段内除了模拟信号被读出及A/D转换的时间段之外的时间段中，采样/保持部分201采样并保持经由内部电压生成电路输出的DC偏置电压VDC13。
采样/保持部分201把如此保持的DC偏置电压VDC13作为偏置电压VBIAS13共同供给至构成列并行处理部分160的比较器162的电流源的NMOS晶体管313的栅极。
如这样描述的，除了模拟信号被读出及A/D转换的时间段之外，采样/保持部分201采样并保持从外部输入的偏置电压。由此，在模拟信号被读出及A/D转换的时间段期间，采样/保持部分201把ADC与作为噪声源的外部线电隔离，由此，噪声路径中断。
采样/保持部分201包括采样开关SW201和保持电容器C201。
采样开关SW201的端子a连接至输入端子T100。该开关的另一端子b连接至电容器C201的一端，并连接点连接至用于供给偏置电压VBIAS13的线。
电容器C201的另一端连接至基准电势VSS。
在有效状态(例如，处于高电平)下供给来自定时控制电路140的采样脉冲SMP12的时间段期间，采样开关SW201接通。
采样脉冲SMP12被供给，使得采样/保持部分201的采样开关SW201维持接通以允许在每个水平时间段内除了模拟信号被读出及A/D转换的时间段之外的时间段中采样并保持偏置电压。
内部电压生成电路180生成DC偏置电压VDC11和VDC12，把DC偏置电压VDC11供给至采样/保持部分191，并且把DC偏置电压VDC12供给至采样/保持部分192。
[固态成像设备的示例性操作]
图8是用于解释第一实施例的固态成像设备的操作的时序图。
现在将参照图8描述具有上述配置的设备的操作。
在每个水平时间段内除了模拟信号被读出及A/D转换的时间段之外的的时间段中，采样/保持电路190和200从定时控制电路140接收采样脉冲SMP11和SMP12。
在此例子中，从水平时间段开始起的预定时间段构成其中在有效状态下或在高电平从定时控制电路140供给采样脉冲SMP11和SMP12的电压采样时间段TVSPL。
在采样/保持电路190，在采样脉冲SMP11处于高电平的时间段期间，采样开关SW191和SW192接通。
结果，从内部电压生成电路180供给的DC偏置电压VDC11和VDC12在采样/保持电路190中采样，并保持在作为采样/保持电路190的内部电容的电容器C191和C192中。
此后，采样脉冲SMP11切换至低电平，以切断采样开关SW191和SW192。
如此，DC偏置电压VDC11和VDC12被保持在作为采样/保持电路190的内部电容的电容器C191和C192中。
在采样/保持电路200，在采样脉冲SMP12处于高电平的时间段期间，采样开关SW201接通。
结果，经由外部偏置输入端子T100供给的DC偏置电压VDC13在采样/保持电路200中采样，并保持在作为采样/保持电路200的内部电容的电容器C201中。
此后，采样脉冲SMP12切换至低电平，以切断采样开关SW201。
如此，DC偏置电压VDC13保持在作为采样/保持电路200的内部电容的电容器C201中。
在模拟信号被读出及A/D转换的时间段期间，将保持在作为采样/保持电路190的内部电容的电容器C191和C192中的电压作为偏置电压VBIAS11和VBIAS12供给至负载电路150和DAC 170。
在模拟信号被读出及A/D转换的时间段期间，将保持在作为采样/保持电路200的内部电容的电容器C201中的电压作为偏置电压VBIAS13供给至列并行处理部分160的比较器162。
通过采样/保持电路190的采样开关SW191和SW192以及采样/保持电路200的采样开关SW201，偏置电压VBIAS11、VBIAS12、和VBIAS13与能够是噪声源的电压生成电路和外部偏置输入端子电隔离。
如此，将电压供给至负载电路150、DAC 170、和包括ADC的列并行处理部分160，作为根本不具有时间噪声的DC偏置电压。因而可以抑制在A/D转换时间段期间由于噪声传播而造成的图像质量的劣化。
DC偏置电压如上所述被采样及保持的时间段能够在定时控制电路140的控制下改变，并且该时间段不限于如图8所述的一个水平时间段。
例如，在DAC 170，用于DC电平控制的箝位DAC 172的输出信号S172和斜坡DAC 171的输出信号S171被求和来生成P阶段中的偏移调整的基准信号RAMP(Vslop)。
在每个列处理电路(ADC)161中，读出到垂直信号线116的模拟信号电势VSL在布置在列中的比较器162处与基准信号RAMP相比较。
计数器163持续计数，直到模拟电势VSL和基准信号RAMP的电平相互交叉以反转比较器162的输出为止。
例如，计数器163的计数操作与时钟CLK同步。当比较器162的输出电平被反转时计数操作停止，并且此时的计数器值被保持在存储器164中。
每个像素的这样的重置电平(P阶段中)具有一些变动。
当在每个单位像素110A处经由光电转换而获得的信号被读出到垂直信号线116(116-1至116-n)(D阶段)并A/D转换时，发生第二A/D转换。
在DAC 170，对用于DC电平控制的箝位DAC 172的输出信号S172和斜坡DAC 171的输出信号S171求和，来生成也在D阶段中的偏移调整的基准信号RAMP(Vslop)。
在每个列处理电路(ADC)161中，读出到垂直信号线116的模拟信号电势VSL在布置在列中的比较器162处与基准信号RAMP相比较。
计数器163持续计数，直到模拟电势VSL和基准信号RAMP的电平相互交叉以反转比较器162的输出为止。
例如，计数器163的计数操作与时钟CLK同步。当比较器162的输出电平被反转时计数操作停止，并且此时的计数器值被保持在存储器164中。
P和D阶段中的转换结果被组合，并且从D阶段中的电平中减去P阶段中的电平。由此，能够执行相关双采样(CDS)。
上述的通过转换而获得的数字信号通过水平(列)传输扫描电路130按顺序读出，并经由水平传输线LTRF供给至放大器电路210，并且信号最终从放大器电路输出。
列并行输出处理按如此描述而执行。
如上所述，在本实施例的固态成像设备中，能够被防止使图像质量劣化的噪声，例如由偏置电压生成电路生成的电路噪声或来自设备外部的外部噪声，进入列处理系统，而无需添加外部电容。
<第二实施例>
图9是按照本发明第二实施例的具有图3中的列并行ADC的固态成像设备(CMOS图像传感器)的框图，该图示出了包括像素部分和列电路的主要设备部分。
按照第二实施例的固态成像设备100A在以下方面与按照第一实施例的固态成像设备100不同。
在按照第一实施例的固态成像设备100中，提供采样/保持电路190的采样/保持部分191来向负载电路150供给公共偏置电压。
另一方面，按照第二实施例的固态成像设备100A包括与负载电路150A的负载MOS晶体管151-1至151-n以一一对应方式相关联地提供的各个采样/保持部分191A-1至191A-n。
采样/保持部分191A-1包括采样开关SW191A-1和保持电容器C191A-1。
采样开关SW191A-1的端子a连接至用于从内部电压生成电路180供给DC偏置电压VDC11的线。
采样开关SW191A-1的端子b连接至电容器191A-1的一端，并且连接点连接至负载MOS晶体管151-1的栅极以向晶体管供给偏置电压VBIAS11。
电容器C191A-1的另一端连接至基准电势VSS。
在从定时控制电路140供给有效状态(例如，处于高电平)下的采样脉冲SMP11A的时间段期间，采样开关SW191A-1接通。
采样/保持部分191A-2包括采样开关SW191A-2和保持电容器C191A-2。
采样开关SW191A-2的端子a连接至用于从内部电压生成电路180供给DC偏置电压VDC11的线。
采样开关SW191A-2的端子b连接至电容器191A-2的一端，并且连接点连接至负载MOS晶体管151-2的栅极，以向晶体管供给偏置电压VBIAS11。
电容器C191A-2的另一端连接至基准电势VSS。
在从定时控制电路140供给有效状态(例如，处于高电平)下的采样脉冲SMP11A的时间段期间，采样开关SW191A-2接通。
采样/保持部分191A-3包括采样开关SW191A-3和保持电容器C191A-3。
采样开关SW191A-3的端子a连接至用于从内部电压生成电路180供给DC偏置电压VDC11的线。
采样开关SW191A-3的端子b连接至电容器C191A-3的一端，并且连接点连接至负载MOS晶体管151-3的栅极，以向晶体管供给偏置电压VBIAS11。
电容器C191A-3的另一端连接至基准电势VSS。
在从定时控制电路140供给有效状态(例如，处于高电平)下的采样脉冲SMP11A的时间段期间，采样开关SW191A-3接通。
类似地，采样/保持部分191A-n包括采样开关SW191A-n和保持电容器C191A-n。
采样开关SW191A-n的端子a连接至用于从内部电压生成电路180供给DC偏置电压VDC11的线。
采样开关SW191A-n的端子b连接至电容器C191A-n的一端，并且连接点连接至负载MOS晶体管151-n的栅极，以向晶体管供给偏置电压VBIAS11。
电容器C191A-n的另一端连接至基准电势VSS。
在从定时控制电路140供给有效状态(例如，处于高电平)下的采样脉冲SMP11A的时间段期间，采样开关SW191A-n接通。
采样脉冲SMP11A被供给，使得采样开关SW191A-1至SW191A-n维持接通，以在除了模拟信号被读出及A/D转换的时间段之外的每个水平时间段期间对偏置电压采样并保持。
在本发明的第二实施例中，在负载电路的各个列电路中提供的采样/保持部分191A-1至191A-n在除了模拟信号被读出及A/D转换的时间段之外的时间段中对供给至相应列电路的DC偏置电压进行采样并保持。
如这样描述的，本发明的本实施例可以应用于其中从电压生成电路向设备供给偏置电压并从设备外部供给的任何电路配置。
用于中断噪声的采样/保持部分可以布置在负载电路内部或外部。
第二实施例提供与上述第一实施例的优势相同的优势。
具体地，按照第二实施例，能够防止能够劣化图像质量的噪声进入设备的列处理系统，而无需添加外部电容器，这样的噪声包括由偏置电压生成电路生成的电路噪声和从外部进入设备的外部噪声。
作为例子，图10示出表示当在A/D转换时间段期间没有实施切换控制时及当在A/D转换时间段中实施切换控制时所观察的在暗状态中从设备输出的图像上显现的水平噪声量的图。
如图10所示，当如在第一和第二实施例中所看到的那样，来自电压生成电路的噪声的进入在模拟信号读出时间段和A/D转换时间段期间被完全中断时，输出图像中水平噪声的问题缓解至与当提供外部电容时遇到的程度相同的程度。
具有这样的优势的固态成像设备能够用作数字相机或摄象机的成像设备。
<3.第三实施例>
图11是示出按照本发明第三实施例的采用固态成像设备的相机系统的示例性配置的图。
如图11所示，相机系统400包括成像设备410，该成像设备410可以是按照上述实施例的固态成像设备100或100A。
相机系统400包括用来把入射光引导至成像设备410的像素区域(用于形成对象的图像)的光学系统。例如，光学系统可以是在成像表面上形成入射光的图像(图像光)的透镜420。
而且，相机系统400包括用于驱动成像设备410的驱动电路(DRV)430和用于处理从成像设备410输出的信号的信号处理电路(PRC)440。
驱动电路430包括定时生成器(未示出)，定时生成器用来生成用于驱动成像设备410中的电路的包括启动脉冲和时钟脉冲的各种定时信号。如此，成像设备410按照预定定时信号来驱动。
信号处理电路440对从成像设备410输出的信号执行预定信号处理。
通过信号处理电路440的处理所处理的图像信号被记录在诸如存储器的记录介质中。由打印机等等进行记录在记录介质中的图像信息的硬拷贝。通过信号处理电路440的处理所处理的图像信号可以作为运动图片显示在诸如液晶显示器的监视器上。
如上所述，作为成像设备410的固态成像设备100或100A可以合并在诸如数字静态相机的成像设备中，由此能够获得具有高保真度的相机。
本申请包含与2009年11月13日在日本专利局提交的日本优先权专利申请JP 2009-260488中所公开的内容相关的主题，其全部内容通过引用合并于此。
本领域技术人员应该理解，取决于设计要求及其它因素，可以进行各种修改、组合、子组合和替换，只要它们在所附权利要求及其等同内容的范围内。
Claims (9)
1.一种固态成像设备，包括：
像素部分，由排列为矩阵形式的执行光电转换的多个像素形成；
像素信号读出部分，能够进行包括A/D转换功能的列并行处理，用于从像素部分读出像素信号以及执行信号的模数转换，其中像素按组来读取；
电压采样/保持部分，根据控制信号将由内部或外部电压生成电路生成的偏置电压采样并保持一时间段，以及把所采样并保持的偏置电压供给至像素信号读出部分；以及
控制部分，控制像素信号读出部分的信号读出操作和电压采样部分的电压采样操作，其中
所述像素信号读出部分包括当被供给内部或外部生成的偏置电压时工作以便允许像素信号被读出的功能部分；以及
所述控制部分实施控制，使得在除了模拟信号被读出的时间段或A／D转换被执行的时间段中的至少一个之外的时间段中执行电压采样部分的电压采样操作。
2.按照权利要求1所述的固态成像设备，其中
所述电压采样部分包括采样开关，该采样开关提供在电压生成电路和像素信号读出部分的所述功能部分之间、并且在控制信号的控制下接通／切断；
所述电压采样部分在采样开关接通之后向该功能部分供给所采样的偏置电压；
所述控制部分实施控制，使得采样开关在除了模拟信号被读出的时间段和A／D转换被执行的时间段中的至少一个之外的时间段中接通；以及
所述控制部分实施控制，使得采样开关在模拟信号被读出的时间段和A／D转换被执行的时间段中的至少一个中切断。
3.按照权利要求1或2所述的固态成像设备，其中
所述像素信号读出部分包括用作功能部分的负载电路，该负载电路提供在用于把从像素读出的信号传输至所述像素信号读出部分的信号线上；以及
由电压采样部分所采样的偏置电压被供给至负载电路。
4.按照权利要求1或2所述的固态成像设备，其中
所述像素信号读出部分包括：
多个比较器，每个比较作为斜坡波的基准信号和从与其关联的列中的像素读出的模拟信号电势；
计数器，与多个比较器相关联地提供，能够对相应比较器的比较时间计数，当相应比较器的输出被反转时所述计数器停止计数；以及
多个存储器，保持由计数器计数的值；
所述比较器包括：
差分对比较部分，由晶体管形成；以及
差分对比较部分的电流源，所述差分对比较部分和所述电流源用作功能部分；以及
由电压采样部分所采样的偏置电压被供给至电流源。
5.按照权利要求1或2所述的固态成像设备，其中
所述像素信号读出部分包括：
基准信号生成部分，生成作为斜坡波的基准信号；
多个比较器，每个比较作为斜坡波的基准信号和从与其关联的列中的像素读出的模拟信号电势；
计数器，与多个比较器相关联地提供，能够对相应比较器的比较时间计数，当相应比较器的输出被反转时所述计数器停止计数；以及
多个存储器，保持由计数器计数的值；
所述基准信号生成部分包括用来生成斜坡波的电流源来作为功能部分；以及
由电压采样部分所采样的偏置电压被供给至电流源。
6.按照权利要求1或2所述的固态成像设备，其中所述控制部分能够执行控制以改变电压采样部分对偏置电压采样的定时及采样时间段。
7.一种驱动固态成像设备的方法，包括以下步骤：
从像素部分的多个像素中读出像素信号，该像素部分包括当被供给内部或外部生成的偏置电压时工作的功能部分，并且该像素部分由排列为矩阵形式的执行光电转换的多个像素形成，其中像素按组来读取；
执行包括模数转换功能的列并行处理，该模数转换功能用来把像素信号转换为数字信号，该步骤涉及当被供给内部或外部生成的偏置电压时工作以便允许像素信号被读出的功能部分；
根据控制信号将由内部或外部电压生成电路生成的偏置电压采样并保持一时间段，以及把所采样并保持的偏置电压供给至在信号读出步骤和列并行处理步骤的至少一个中涉及的功能部分；以及
控制电压采样步骤中的电压采样操作，其中
在所述控制步骤实施控制，使得在除了模拟信号读出时间段和A／D转换时间段的任一个之外的时间段中执行电压采样步骤中的电压采样。
8.按照权利要求7所述的驱动固态成像设备的方法，其中
所述电压生成电路和所述功能部分由采样开关连接，该采样开关由控制信号接通／切断；以及
所述控制步骤包括以下步骤：
实施控制，使得在除了模拟信号读出时间段和A／D转换时间段中的至少一个之外的时间段中接通采样开关；以及
实施控制，使得在模拟信号读出时间段和A／D转换时间段中的至少一个期间切断采样开关。
9.一种相机系统，包括：
固态成像设备；以及
光学系统，在所述固态成像设备上形成对象的图像，其中
所述固态成像设备包括：
像素部分，由排列为矩阵形式的执行光电转换的多个像素形成；
像素信号读出部分，能够进行包括A／D转换功能的列并行处理，用来从像素部分读出像素信号以及执行信号的模数转换，其中像素按组读取；
电压采样／保持部分，根据控制信号对由内部或外部电压生成电路生成的偏置电压采样并保持一时间段，以及把所采样并保持的偏置电压供给至像素信号读出部分；以及
控制部分，控制像素信号读出部分的信号读出操作和电压采样部分的电压采样操作，
所述像素信号读出部分包括当被供给内部或外部生成的偏置电压时工作以便允许像素信号被读出的功能部分，
所述控制部分实施控制，使得在除了模拟信号被读出的时间段和A／D转换被执行的时间段中的至少一个之外的时间段中执行电压采样部分的电压采样操作。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP260488/09 | 2009-11-13 | ||
| JP2009260488A JP5434502B2 (ja) | 2009-11-13 | 2009-11-13 | 固体撮像素子およびその駆動方法、カメラシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102065249A CN102065249A (zh) | 2011-05-18 |
| CN102065249B true CN102065249B (zh) | 2014-03-12 |
Family
ID=44000329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010543566.0A Expired - Fee Related CN102065249B (zh) | 2009-11-13 | 2010-11-08 | 固态成像设备、驱动该设备的方法、及相机系统 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8687100B2 (zh) |
| JP (1) | JP5434502B2 (zh) |
| CN (1) | CN102065249B (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4107269B2 (ja) * | 2004-02-23 | 2008-06-25 | ソニー株式会社 | 固体撮像装置 |
| WO2013031097A1 (ja) * | 2011-08-30 | 2013-03-07 | パナソニック株式会社 | 固体撮像装置及び撮像装置 |
| JP2013062611A (ja) * | 2011-09-12 | 2013-04-04 | Sony Corp | 固体撮像素子およびカメラシステム |
| JP6037178B2 (ja) * | 2011-12-14 | 2016-12-07 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置及び撮像装置 |
| JP6021360B2 (ja) * | 2012-03-07 | 2016-11-09 | キヤノン株式会社 | 撮像装置、撮像システム、および撮像装置の駆動方法。 |
| WO2013179573A1 (ja) | 2012-05-30 | 2013-12-05 | パナソニック株式会社 | 固体撮像装置およびカメラ |
| JP6019870B2 (ja) * | 2012-07-20 | 2016-11-02 | ソニー株式会社 | 固体撮像装置、及び、製造方法 |
| CN104639852A (zh) * | 2013-11-14 | 2015-05-20 | 英属开曼群岛商恒景科技股份有限公司 | 影像传感器 |
| JP6411795B2 (ja) * | 2014-02-13 | 2018-10-24 | ソニーセミコンダクタソリューションズ株式会社 | 信号処理装置および方法、撮像素子、並びに、撮像装置 |
| KR20160121189A (ko) * | 2015-04-10 | 2016-10-19 | 삼성전자주식회사 | 아날로그-디지털 변환기의 선형성을 향상시키는 이미지 센서 및 이를 포함하는 이미지 처리 시스템 |
| CN106341627B (zh) | 2015-07-07 | 2020-08-11 | 松下知识产权经营株式会社 | 摄像装置 |
| JP6736318B2 (ja) * | 2015-09-10 | 2020-08-05 | キヤノン株式会社 | 固体撮像素子、固体撮像素子の製造方法および撮像システム |
| ES2755814T3 (es) * | 2016-04-04 | 2020-04-23 | Prophesee | Sensor de visión de contraste temporal basado en muestreos y retenciones |
| JP2017200151A (ja) * | 2016-04-28 | 2017-11-02 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器 |
| US11486741B2 (en) * | 2016-11-02 | 2022-11-01 | Precilabs Sa | Detector device, positioning code and position detecting method |
| US9961292B1 (en) * | 2017-01-31 | 2018-05-01 | Omnivision Technologies, Inc. | Imaging sensor with amplifier having variable bias and increased output signal range |
| WO2019017092A1 (ja) | 2017-07-20 | 2019-01-24 | ソニーセミコンダクタソリューションズ株式会社 | アナログデジタル変換器、固体撮像素子、および、アナログデジタル変換器の制御方法 |
| US10848703B2 (en) * | 2018-04-09 | 2020-11-24 | Omnivision Technologies, Inc. | Digital CDS readout with 1.5 ADC conversions per pixel |
| KR102600445B1 (ko) * | 2018-11-15 | 2023-11-10 | 에스케이하이닉스 주식회사 | 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서 |
| US10924701B2 (en) * | 2019-07-18 | 2021-02-16 | Omnivision Technologies, Inc. | Column amplifier reset circuit with comparator |
| CN117678160A (zh) * | 2021-07-27 | 2024-03-08 | 索尼半导体解决方案公司 | 半导体电路、成像设备和电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1725502A (zh) * | 2004-07-20 | 2006-01-25 | 松下电器产业株式会社 | 固态成像装置和采样电路 |
| CN101137018A (zh) * | 2006-08-31 | 2008-03-05 | 佳能株式会社 | 成像装置、其驱动方法和放射线成像系统 |
| CN101534397A (zh) * | 2008-03-14 | 2009-09-16 | 佳能株式会社 | 固态图像拾取装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4107269B2 (ja) * | 2004-02-23 | 2008-06-25 | ソニー株式会社 | 固体撮像装置 |
| EP1605686B1 (en) * | 2004-06-05 | 2007-04-11 | STMicroelectronics Limited | Solid state image sensor |
| JP4157083B2 (ja) * | 2004-09-09 | 2008-09-24 | マイクロン テクノロジー，インコーポレイテッド | オンチップ半列並列パイプラインアナログ‐デジタル変換器を具えるイメージセンサ |
| EP1635470A1 (en) * | 2004-09-09 | 2006-03-15 | STMicroelectronics Limited | Method and apparatus for a CMOS image sensor comprising a distributed amplifier and a multiplexed analog to digital converter |
| JP2006197426A (ja) * | 2005-01-17 | 2006-07-27 | Sony Corp | 固体撮像装置および半導体装置 |
| JP5123601B2 (ja) * | 2006-08-31 | 2013-01-23 | キヤノン株式会社 | 光電変換装置 |
| JP4238900B2 (ja) * | 2006-08-31 | 2009-03-18 | ソニー株式会社 | 固体撮像装置、撮像装置 |
| JP4929090B2 (ja) * | 2007-07-26 | 2012-05-09 | パナソニック株式会社 | 固体撮像装置およびその駆動方法 |
| JP2009089085A (ja) * | 2007-09-28 | 2009-04-23 | Sony Corp | 固体撮像素子およびその駆動方法、並びにカメラシステム |
| JP4569647B2 (ja) * | 2008-03-18 | 2010-10-27 | ソニー株式会社 | Ａｄ変換装置、ａｄ変換方法、固体撮像素子、およびカメラシステム |
| FR2943199B1 (fr) * | 2009-03-13 | 2012-12-28 | E2V Semiconductors | Procede de lecture de signal de capteur d'image et capteur d'image. |
| JP2011029793A (ja) * | 2009-07-22 | 2011-02-10 | Panasonic Corp | 固体撮像装置およびカメラ |
| US8310580B2 (en) * | 2009-07-27 | 2012-11-13 | Sony Corporation | Solid-state imaging device and camera system for suppressing occurrence of quantization vertical streaks |
-
2009
- 2009-11-13 JP JP2009260488A patent/JP5434502B2/ja not_active Expired - Fee Related
-
2010
- 2010-10-14 US US12/923,915 patent/US8687100B2/en not_active Expired - Fee Related
- 2010-11-08 CN CN201010543566.0A patent/CN102065249B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1725502A (zh) * | 2004-07-20 | 2006-01-25 | 松下电器产业株式会社 | 固态成像装置和采样电路 |
| CN101137018A (zh) * | 2006-08-31 | 2008-03-05 | 佳能株式会社 | 成像装置、其驱动方法和放射线成像系统 |
| CN101534397A (zh) * | 2008-03-14 | 2009-09-16 | 佳能株式会社 | 固态图像拾取装置 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2005-278135A 2005.10.06 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110115959A1 (en) | 2011-05-19 |
| JP2011109282A (ja) | 2011-06-02 |
| CN102065249A (zh) | 2011-05-18 |
| US8687100B2 (en) | 2014-04-01 |
| JP5434502B2 (ja) | 2014-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102065249B (zh) | 固态成像设备、驱动该设备的方法、及相机系统 | |
| US9609187B2 (en) | Solid-state imaging device, drive method thereof and camera system | |
| US9288417B2 (en) | Solid-state imaging device and camera system | |
| US8259196B2 (en) | Comparator, method of calibrating comparator, solid-state imaging device, and camera system | |
| US8704898B2 (en) | A/D converter, solid-state imaging device and camera system | |
| US7875842B2 (en) | Solid state image pickup element and camera system | |
| US9160319B2 (en) | DA converter, solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus having a cascade transistor group switch section selecting one of a plurality of cascade transistor groups according to gain setting value set to a current generation section | |
| US20080259178A1 (en) | Solid-state imaging device, signal processing method for the same, and imaging apparatus | |
| CN101370073B (zh) | 固态图像拾取装置和照相机系统 | |
| CN102348074A (zh) | 固态成像器件和照相机系统 | |
| US9596425B2 (en) | Driving method for an image pickup apparatus, image pickup apparatus, and image pickup system | |
| US8848079B2 (en) | Solid-state imaging device and imaging system using buffered counter value of a counter | |
| US8605180B2 (en) | Power gate circuit, solid-state imaging device, and camera system | |
| US11363225B2 (en) | Image sensor | |
| CN101304493A (zh) | 固态图像拾取设备以及相机系统 | |
| US9386251B2 (en) | Image pickup device, image pickup system, and method of driving image pickup device in which comparison start times are controlled | |
| JP2013102312A (ja) | 固体撮像装置、撮像装置および撮像方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170116 Address after: Kanagawa Japan Atsugi Asahi 4-14-1 Patentee after: SONY SEMICONDUCTOR SOLUTIONS Corp. Address before: Tokyo, Japan Patentee before: Sony Corp. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140312 Termination date: 20211108 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |