CN1725502A - 固态成像装置和采样电路 - Google Patents

Abstract

提供一种防止固定图形噪声出现的固态成像装置，由采样电路本身的不均匀性引起在列方向(或行方向)中具有相关性的固定图形噪声。固态成像装置包括采样电路，其中对来自光电二极管PD的信号进行采样。并且，采样电路包括：采样电容器C_SH，用于保持来自光电二极管PD的信号；采样MOS开关M12，(i)将来自光电二极管PD的信号传送到采样电容器C_SH，或(ii)阻断传输；以及阻尼电容器C_DS，连接到(i)更靠近采样电容器C_SH的采样MOS开关M12的源极电极和漏极电极中的一个，和(ii)采样MOS开关M12的栅极电极。

Description

固态成像装置和采样电路

发明背景

(1)发明领域

本发明涉及适于诸如摄像机和数字静物照相机等图像输入装置的固态成像装置，特别是，涉及从金属氧化物半导体(MOS)成像装置或互补金属氧化物半导体(CMOS)成像装置读出信号的采样电路。

(2)相关技术介绍

由于诸如摄像机和数字静物照相机等图像输入装置的广泛使用，已经提出了各种类型的固态成像装置(例如，参考日本特开平专利申请No.H-10-173997)。

图1是常规固态成像装置的电路图。单元像素(光电二极管)包括：光电二极管PD；读出MOS晶体管M1；浮动扩散(floatingdiffusion)FD；复位MOS开关M2；放大MOS开关M3；和行选择MOS开关M4。并且，垂直移位寄存器90控制每行像素中的操作。包括采样MOS开关M12、箝位电容器电容量C_CL、采样电容器电容量C_SH和箝位MOS开关M16的相关双采样电路(以下称为CDS电路)连接到列信号线VSIGn和VSIGn+1中的每一个。将其像素固定图形噪声在CDS电路中已经被抑制的信号通过由水平移位寄存器91控制的列选择MOS开关M14输出到水平信号线HSIG，从而通过放大器AMP92和CDS93作为图像信号输出。这里，用于对水平信号线HSIG施加与水平信号线复位脉冲φHR同步的偏置电压VHB的VHB施加电路连接到水平信号线HSIG，电路包括水平信号线复位MOS开关M15和恒压电源VHB。

图2是示出如图1所示的常规固态成像装置工作的时序图。单元像素的具体操作如下。如图2所示，在某一个水平消隐期HBLK期间，在相应的水平扫描线的像素行(例如第m行)中，首先，利用从垂直移位寄存器90输出的行复位脉冲φVRSTm将浮动扩散FD复位为电源电压VDD。马上，行选择脉冲φVSLm出现，从而像素的复位电平输出到列信号线VSIGn，像素的浮动扩散FD处于复位状态。

利用上述像素的复位电平，连接到列信号线VSIGn的CDS电路执行第一采样操作(以下称为箝位)。在箝位中，当(i)通过采样MOS开关M12，为箝位电容器C_CL的第一电极(连接到采样MOS开关M12的电极)提供像素的复位电平(第一像素信号)，以及(ii)通过箝位MOS开关M16，箝位电压VCL加到箝位电容器C_CL的第二电极(连接到箝位MOS开关M16的电极)的时候，加到箝位MOS开关M16的控制电极(以下称为栅极电极)的箝位脉冲φCL降低，从而保持在箝位电容器C_CL与采样电容器C_SH之间的节点的箝位电压VCL(从t＝t1到t＝t2)。

然后，在同一个水平消隐期HBLK的中间，行读出脉冲φVRDm出现，并且信号电荷从光电二极管PD转移到浮动扩散FD。因为与信号电荷有关的变化表现为在列信号线VSIGn中的信号电平(第二像素信号)，所以CDS电路利用上述信号电平执行第二采样操作(以下称为采样)。在采样中，(i)采样脉冲φSH变为低电平，以及(ii)在箝位电容器C_CL与采样电容器C_SH之间的节点保持列信号线VSIGn中的电压变化(信号电平与复位电平之间的差)(从t＝t3到t＝t4)。这里，在节点处保持的电压具有从箝位电压VCL变化了箝位电容器C_CL与采样电容器C_SH的电容量除法比率的值，即，信号电平与复位电平之间的差。由此，扣除了单元像素中放大MOS开关M3的阈值电压的不均匀性，并且抑制了像素的固定图形噪声。

如上所述的保持电压通过由水平移位寄存器91控制的列选择MOS开关M14依此出现在水平信号线HSIG的每一列中(从t＝t5到t＝t6)。这里，由于在采样电容器C_SH与水平信号线HISG的电容器C_H之间的电容量分压，水平信号线HSIG的电压变化，并且变化的电压作为像素信号输出。

然而，根据如上所述的常规采样电路，存在由于包括在连接到每个列信号线的CDS电路中的MOS开关的阈值电压的不均匀性(在每个列信号中的不均匀性)产生固定图形噪声的问题。

其中在多个采样电路的每一个中的各个采样电压中不均匀性出现的主要机理如下。

如图3A所示，采样电路基本上包括MOS开关和电容器C_SH，并通过改变栅极电压φSH以便MOS开关从ON状态变为OFF状态来进行操作。这样的等效电路变为(i)当MOS开关处于ON状态时，如图3B所示的电路，并且(ii)当MOS开关处于OFF状态时，如图3C所示的电路。如图3B中的等效电路所示，在ON状态中，输入信号VIN与采样电容器电容量C_SH处于导电状态，其中采样脉冲φSH与MOS开关的栅极电容器C_G容性耦合。这里，当MOS开关处于线性区的工作点时，栅极电容器C_G为(i)栅极-源极电容量C_GS，(ii)栅极-漏极电容量C_GD和(iii)栅极氧化膜电容量C_GO(沟道之间)的总和。另一方面，如图3C的等效电路所示，当电容器模型变为OFF状态时，(i)输入信号VIN通过栅极-漏极电容量C_GD容性耦合到采样脉冲φSH，(ii)采样电容器C_SH通过栅极-源极电容量C_GS容性连接到采样脉冲φSH，以及(iii)输入信号VIN和采样电容器电容量C_SH处于非导电状态。

利用如上所述的MOS开关的电容器模型，如图4A所示，在由具有不同阈值电压V_th1和V_th2的MOS开关构成两个相同的采样电路的情况下，由于如图4B所示的阈值电压的差(不均匀性)ΔV_th，出现采样电压的差(不均匀性)ΔSH，如在以下公式中所示。

[公式1]

$\mathrm{VSH}1=\mathrm{VIN}-\frac{C_{\mathrm{GS}}}{(C_{\mathrm{SH}}+C_{\mathrm{GS}})}{V}_{\mathrm{th}1}$

$\mathrm{VSH}2=\mathrm{VIN}-\frac{C_{\mathrm{GS}}}{(C_{\mathrm{SH}}+C_{\mathrm{GS}})}{V}_{\mathrm{th}2}$

$\mathrm{\ΔVSH}=\mathrm{VSH}1-\mathrm{VSH}2=\frac{C_{\mathrm{GS}}}{(C_{\mathrm{SH}}+C_{\mathrm{GS}})}\mathrm{\Δ}{V}_{\mathrm{th}}$

根据上述机理，在如图1所示的常规固态成像装置中，在下面的运行阶段中出现不均匀性。

(箝位阶段；在图2中从t＝t1到t＝t2)

图5A是仅示出与在常规电路中的箝位阶段有关部分的电路图，与上述阶段有关，即，其中采样第一像素信号的操作。这里，其中施加箝位脉冲φCL的箝位MOS开关M16的阈值不均匀性为ΔV_th-clamp。箝位MOS开关M16的栅极-源极电容量为C_GS。采样电容器电容量为C_SH，箝位电容器电容量为C_CL。在下面的公式中可以示出累积为采样电容器的电荷的不均匀性ΔQ_CSH-clamp(阈值不均匀性转换为电荷)。

[公式2]

$\mathrm{\Δ}{Q}_{C_{\mathrm{SH}-\mathrm{clamp}}}=-\frac{C_{\mathrm{SH}}{C}_{\mathrm{GS}}}{C_{\mathrm{SH}}+C_{\mathrm{CL}}+C_{\mathrm{GS}}}\mathrm{\Δ}{V}_{\mathrm{th}-\mathrm{clamp}}$

(采样阶段；在图2中从t＝t3到t＝t4)

图5B是仅示出与在常规电路中的采样阶段有关部分的电路图，与上述阶段有关，即，其中采样第二像素信号的操作。这里，其中施加采样脉冲φSH的采样MOS开关M12的阈值不均匀性为ΔV_th-sample。MOS开关的栅极-源极电容量为C_GS。采样电容器电容量为C_SH，箝位电容器电容量为C_CL。在下面的公式中可以示出累积为采样电容器电容量的电荷的不均匀性ΔQ_CSH-sample。

[公式3]

$\mathrm{\Δ}{Q}_{C_{\mathrm{SH}-\mathrm{clamp}}}=-\frac{\frac{C_{\mathrm{SH}}{C}_{\mathrm{CL}}}{C_{\mathrm{SH}}+C_{\mathrm{CL}}}{C}_{\mathrm{GS}}}{\frac{C_{\mathrm{SH}}{C}_{\mathrm{CL}}}{C_{\mathrm{SH}}+C_{\mathrm{CL}}}+C_{\mathrm{GS}}}\mathrm{\Δ}{V}_{\mathrm{th}-\mathrm{sample}}$

(水平输出阶段；在图2中从t＝t5到t＝t6)

图5C是仅示出与在常规电路中的水平输出阶段有关部分的电路图，与上述阶段有关，即，其中存储在采样电容器中的信号电压输出到水平信号线的操作。这里，其中施加列选择脉冲φHn的列选择MOS开关M14的阈值不均匀性为ΔV_th-HSW。MOS开关的栅极-源极电容量为C_GS。栅极-漏极电容量为C_GD。并且，C_GS、C_GD和栅极氧化膜的电容量的总和为C_G。在下面的公式中可以示出在具有采样电容器和水平信号线电容量C_H的水平信号线中出现的电荷量的不均匀性ΔQ_CSHCH-Hout。

[公式4]

$\mathrm{\Δ}{Q}_{C_{\mathrm{SH}}{C}_H-\mathrm{Hout}}=(\frac{C_{\mathrm{SH}}{C}_{\mathrm{GS}}}{C_{\mathrm{SH}}+C_{\mathrm{GS}}}+\frac{C_H{C}_{\mathrm{GD}}}{C_H+C_{\mathrm{GD}}}-\frac{(C_{\mathrm{SH}}+C_H)C_G}{C_{\mathrm{SH}}+C_H+C_G})\mathrm{\Δ}{V}_{\mathrm{th}-\mathrm{HSW}}$

在上述三个阶段中，由于各个独立的MOS开关的阈值不均匀性，引起了电荷不均匀性。这样，加入了在所有阶段出现的不均匀性，并成为纵向的固定图形噪声。如果这种纵向的固定图形噪声转换为在水平信号线中出现的信号电压的不均匀性，则在下面的公式中可以示出该值。

[公式5]

$\mathrm{\ΔV}=\frac{1}{C_{\mathrm{SH}}+C_H}(\mathrm{\Δ}{Q}_{C_{\mathrm{SH}}-\mathrm{clamp}}+\mathrm{\Δ}{Q}_{C_{\mathrm{SH}}-\mathrm{sample}}+\mathrm{\Δ}{Q}_{C_{\mathrm{SH}}{C}_H-\mathrm{Hout}})$

换句话说，由于在(i)构成连接到每个列信号的CDS电路的箝位MOS开关M16，(ii)采样MOS开关M12以及(iii)列选择MOS开关M14中阈值电压的不均匀性(在每个CDS电路中的不均匀性)，即使对于相同的输入信号，每一列也会产生不同的电压。结果，根据常规电路结构，除非除去MOS开关的阈值不均匀性，否则不能控制纵向的固定图形噪声。

发明概述

鉴于上述问题，本发明的一个目的是提供防止由采样电路本身的不均匀性引起的具有列方向(或行方向)相关性的固定图形噪声的固态成像装置等。

为了实现上述目的，根据本发明的固态成像装置包括其中采样来自光电二极管的信号的采样电路，其中所述采样电路包括：用于保持信号的采样电容器；采样金属氧化物半导体(MOS)开关，该采样金属氧化物半导体(MOS)开关(i)将信号传送到所述采样电容器，或(ii)阻断传输；以及连接到(i)更靠近所述采样电容器的所述采样MOS开关的源极电极和漏极电极中的一个以及(ii)所述采样MOS开关的栅极电极。这里，所述第一阻尼电容器的电容量由(i)所述采样MOS开关的源极电极与基准电位之间的电容量，(ii)漏极电极与基准电位之间的电容量，以及(iii)所述采样MOS开关的比电容量(specific capacity)来表示。

这样，在多个采样电路中，即使在加到采样MOS开关的阈值电压中存在不均匀性，流入采样电容器的电荷也不受不均匀性的影响。由此，在采样阶段防止信号的不均匀性。并且，可以防止由采样电路本身的不均匀性引起的具有列方向(或行方向)相关性的固定图形噪声。

所述采样电路可以还包括：列选择MOS开关，是打开或关断所述采样电容器与输出线之间的连接的MOS开关；以及第二阻尼电容器，是连接到(i)更靠近所述列选择MOS开关的源极电极和漏极电极之间的所述采样电容器的电极，和(ii)所述列选择MOS开关的栅极电极的电容器。这里，所述第二阻尼电容器的电容量由(i)所述列选择MOS开关的源极电极与基准电位之间的电容量，(ii)漏极电极与基准电位之间的电容量，(iii)所述列选择MOS开关的比电容量，和(iv)所述采样MOS开关的比电容量表示。

这样，即使在加到多个采样电路中的列选择MOS开关的阈值电压中存在不均匀性，从采样电容器输出到输出线的信号也不受不均匀性的影响。由此，在水平输出阶段防止信号的不均匀性。并且，可以防止由采样电路本身的不均匀性引起的具有列方向(或行方向)相关性的固定图形噪声。这里，例如，输出线是根据来自水平移位寄存器的列选择信号依此输出一行的像素信号的水平信号线。

所述采样电路可以还包括偏置电压施加电路，其中偏置电压加到输出线，并且在所述偏置电压施加电路中，要加到输出线的偏置电压可以与关断所述列选择MOS开关的控制信号同步变化。

这样，(a)在所述采样电路还包括：箝位电容器，是连接在(i)传送来自光电二极管的信号的列信号线与(ii)所述采样MOS开关之间的电容器；以及箝位电压施加电路，其中箝位电压加到所述箝位电容器上，并且从光电二极管传送来的信号是相关的双采样的情况下，以及(b)在所述采样电路还包括：箝位电容器，是连接在所述采样MOS开关与所述采样电容器之间的电容器；以及箝位电压施加电路，其中箝位电压加到所述箝位电容器上，并且从所述光电二极管传送来的信号是相关的双采样的情况下，加到输出线上的偏置电压与箝位脉冲同步变化。由此，在箝位阶段防止信号的不均匀性。并且，可以防止由采样电路本身的不均匀性引起的具有列方向(或行方向)相关性的固定图形噪声。

固态成像装置可以在每一列光电二极管中包括两个所述采样电路，并且两个采样电路可以彼此并联连接，从而一个列信号线可用于公共输入，所述列信号线传送来自一列光电二极管的信号。由此，在其中两个采样电路用于一个列信号线(或行信号线)的方法中，即，在不同于相关双采样的采样方法中，可以防止由采样电路本身的不均匀性引起的具有列方向(或行方向)相关性的固定图形噪声。

所述采样电路可以还包括列选择MOS开关，是导通或关断在所述采样电容器与输出线之间的连接的MOS开关，并且当在所述采样电容器中保持的信号输出到输出线时，所述列选择MOS开关可以从非导电状态进入导电状态，然后再次进入非导电状态。由此，可以除去来自列选择MOS开关的固定图形噪声。

所述第一或第二阻尼电容器由(i)更靠近所述采样MOS开关的源极电极和漏极电极之间的采样电容器的电极，(ii)所述采样MOS开关的栅极电极和(iii)夹在两个所述电极之间的采样MOS开关的栅极氧化膜组成。换句话说，第一和第二阻尼电容器可以与MOS开关集成。由此，可以减小电路尺寸。

本发明不但可以作为上述固态成像装置实现，而且可以作为固态成像装置包括的采样电路单元实现。只要采样电路使用MOS开关和采样电容器，采样电路不但可以用于固态成像装置，而且作为采样电路还适用于其它装置。

根据本发明，在包括列采样电路的MOS或CMOS成象装置中，可以有效地除去由连接到每一个列信号线(或每一个水平信号线)的列采样电路(或行采样电路)间接引起的纵向固定图形噪声。

此外，在使用根据常规方法的列CDS电路的固态成像装置中，不能减弱纵向固定图形噪声，除非增大采样电容器或箝位电容起，从而不受由MOS开关保持的每个单元的电容量的影响。然而，在使用根据本发明的列CDS电路的固态成像装置中，可以采用采样电容器或箝位电容器的最小电容量。结果，可以小型化固态成像装置。关于本申请的技术背景的进一步信息

在2004年7月20日提出的包括说明书、附图和权利要求书的日本专利申请No.2004-212182的公开在此全部引入作为参考。

附图简介

由以下结合说明本发明的特殊实施例的附图对本发明进行的说明，本发明的这些和其它目的、优点和特征将变得显而易见。在图中：

图1是常规固态成像装置的电路图；

图2是示出常规固态成像装置的操作的时序图；

图3A、图3B和图3C是分别示出常规采样电路的图；

图4A和图4B是示出其中在多个常规采样电路中的采样电压中出现不均匀性的机理的图；

图5A、图5B和图5C是示出在常规采样电路中每个操作阶段的图；

图6是根据本发明第一实施例的固态成像装置的电路图；

图7是示出根据本发明第一实施例的固态成像装置的操作的时序图；

图8A、图8B、图8C和图8D是分别示出根据本发明第一实施例的固态成像装置的采样电路的图；

图9A和图9B是示出在根据本发明第一实施例的固态成像装置的采样电路中，在箝位阶段中的操作的图；

图10A和图10B是示出在根据本发明第一实施例的固态成像装置的采样电路中，在水平输出阶段中的操作的图；

图11是根据本发明第二实施例的固态成像装置的电路图；

图12是示出根据本发明第二实施例的固态成像装置的操作的时序图；

图13是根据本发明第三实施例的固态成像装置的电路图；

图14是示出根据本发明第三实施例的固态成像装置的操作的时序图；

图15A是示出根据本发明第四实施例的MOS晶体管(开关)的结构的图；以及

图15B是示出常规MOS晶体管结构的图。

优选实施例的介绍

第一实施例

图6是根据本发明第一实施例的固态成像装置的电路图。与图1中所示的常规电路相比，已经变化的特性为：CDS电路(列CDS电路)连接到每一个列信号线VSIGn和VSIGn+1；以及列CDS电路的元件结构。上述列CDS电路包括：箝位电容器C_CL；采样MOS开关M12；采样电容器C_SH；列选择MOS开关M14；用于增加采样MOS开关M12的栅极-源极电容量的附加电容器(以下称为阻尼电容器)C_DS；列选择MOS开关M14的阻尼电容器C_DC；VHB调节电路(包括：水平信号线复位MOS开关M15；恒压源V0；电阻R1和R2)，给水平信号线HSIG施加与箝位脉冲φCL同步的偏置电压VHB；以及控制特定栅极的电路(包括连接到栅极的MOS开关G1和G2)，用于列选择MOS开关M14。

图7是示出如图6所示的固态成像装置的工作的时序图。在第m行的像素中的操作如下。首先，在水平消隐期HBLK开始时，由垂直移位寄存器90产生行复位脉冲φVRSTm。然后，在第m行像素中，浮动扩散FD被复位到电源电压VDD，所述浮动扩散FD把在光电二极管PD中已经光电转换的信号电荷转换为信号电压。

接着，在箝位阶段(t≤t1)中，行选择脉冲φVSLm、采样脉冲φSH、箝位脉冲φCL、箝位和水平信号线复位脉冲φCL-HR出现。这里，已经复位浮动扩散FD的第一像素信号从第m行像素输出到每个列信号线(VSIG1，…，VSIGn，…VSIGN)。并且，在列信号线VSIGn的电压为第一像素信号的状态下，偏置电压VHB加到采样电容器C_SH在采样MOS开关M12这一侧的电极上。这里，偏置电压VHB的值为(i)处于高电平状态的箝位脉冲φCL由电阻R1和R2分压而得到的电压，和(ii)恒定电压V0的总和。

然后，箝位脉冲φCL变为低电平。箝位脉冲φCL通过连接到栅极的MOS开关G1将列选择MOS开关M14转为OFF状态。这样，采样电容器C_SH箝位到偏置电压VHB(从t＝t1到t＝t2)。这里，偏置电压VHB，与箝位脉冲φCL的拖尾(trailing)同步，减小恒定电压(由箝位脉冲φCL的电压与电阻R1和R2表示的电压)。如果不需要给采样电容器C_SH施加偏置电压VHB，则发出箝位和水平信号线复位脉冲φCL-HR，并完成箝位阶段。

接着，在采样阶段之前，为了将已经在光电二极管PD中光电转换的信号电荷传送到浮动扩散FD，由垂直移位寄存器90产生列读出脉冲φVRDm。然后，浮动扩散FD的电位根据在光电二极管PD中已经光电转换的信号电荷的数量而变化，并且从第m行的像素输出第二像素信号。

然后，在采样阶段，因为第二像素信号已经输出到列信号线VSIGn中，所以基于偏置电压VHB的第一与第二像素信号之间的差，即电压，由于电容耦合仅取决于光电变换的电荷量而出现在采样电容器C_SH在采样MOS开关M12这一侧的电极上，其中扣除了像素中的放大MOS开关M3的阈值不均匀性(像素的固定图形噪声)。在采样阶段(从t＝t4到t＝t5)，执行用于拖拉采样脉冲φSH的操作，从而使采样电容器C_SH保持信号，并完成本阶段。

从复位像素的浮动扩散FD的操作开始，在水平消隐期HBLK期间执行采样阶段。然后，在水平显示期期间，在水平输出阶段(从t＝t6到t＝t7)中，由于由水平移位寄存器91在水平方向依此产生列选择脉冲φHn，保持在采样电容器中的像素信号从第m行中的像素的末端依此出现在水平信号线HSIG中。在每个像素信号出现之前，水平信号线HSIG需要复位。这样，在一个像素周期的开始，产生箝位和水平信号线复位脉冲φCL-HR。在一个像素周期的后半段，(i)产生列选择脉冲φHn，(ii)保持在采样电容器C_SH中的像素信号输出到水平信号线HSIG，(iii)在连接到放大器AMP 92的输出的CDS电路93中检测在一个像素周期期间的电压变化，以便作为像素信号输出。用于列选择MOS开关M14的控制特殊门电路(包括连接到栅极的MOS开关，G1和G2)切换操作，从而列选择MOS开关M14(i)在水平消隐期HBLK期间由箝位脉冲φCL控制，以及(ii)在水平显示期期间由列选择脉冲φHn控制。

接着，根据本实施例的固态成像装置，将说明其中连接到各列的各个列CDS电路不产生固定图形噪声的机理。

图8A、图8B、图8C和图8D是用于说明机理的电路图。图8A示出根据本实施例的采样电路。这里，在输入信号侧包括称作CI的容性信号源，并且连接到采样MOS开关Q1的漏极。采样电容器C_S连接到采样MOS开关Q1源极侧，并在栅极与源极之间连接阻尼电容器C_D。如图8A所示，通过在采样MOS开关Q1的栅极与源极之间加入阻尼电容器C_D，即使在多个采样电路中的MOS开关的阈值中存在不均匀性，也可以防止要采样的电压的不均匀性的出现。

图8B和图8C示出采样MOS开关Q1分别处于ON状态和OFF状态的等效电路(电容器模型)。栅极电容器C_G为(i)栅极-源电容量C_GS，(ii)栅极-漏极电容量C_GD和(iii)栅极氧化膜电容量C_GO的总和，如以下公式所示。

C_G＝C_GS+C_GD+C_GO

如图8D所示，假定(i)当采样脉冲φS从电源电压VDD达到采样MOS开关Q1的阈值V_th时所花费的时间是A时段，并且(ii)当采样脉冲φS从阈值V_th到GND时所花费的时间是B时段，则在A时段中，采样电路的等效电路如图8B所示，在B时段中，采样电路的等效电路如图8C所示。根据上述等效电路，在A时段和B时段的每一个中，流入采样电容器C_S的电荷量Q_CS-A(V_th)和Q_CS-B(V_th)可以在下面的公式中示出。

[公式6]

$Q_{C_S-A}\left(V_{\mathrm{th}}\right)=\frac{C_S(C_D+C_G)}{C_S+C_I+C_D+C_G}(\mathrm{\Δ}{V}_{\mathrm{th}}-\mathrm{VDD})$

$Q_{C_S-B}\left(V_{\mathrm{th}}\right)=\frac{C_S(C_D+C_{\mathrm{GS}})}{C_S+C_D+C_{\mathrm{GS}}}(0-V_{\mathrm{th}})$

结果，在由具有不同阈值(V_th1和V_th2)的采样MOS开关构成的两个采样电路的采样电容器C_S中，(i)在A时段中的电荷量的差ΔQ_CS(电荷量的差(Q_A(V_th1)-Q_A(V_th2))和(ii)在B时段中的电荷量的差(Q_B(V_th1)-Q_B(V_th2))的总和可以在下面的公式中示出。

[公式7]

$\mathrm{\Δ}{Q}_{C_S}=Q_A\left(V_{\mathrm{th}1}\right)-Q_A\left(V_{\mathrm{th}2}\right)+Q_B\left(V_{\mathrm{th}1}\right)-Q_B\left(V_{\mathrm{th}2}\right)$

$=\{\frac{C_S(C_D+C_G)}{C_S+C_I+C_D+C_G}-\frac{C_S(C_D+C_{\mathrm{GS}})}{C_S+C_D+C_{\mathrm{GS}}}\}\mathrm{\Δ}{V}_{\mathrm{th}}$

利用(i)使电荷量的差ΔQ_CS为零的条件方程，和(ii)栅极电容器C_G的上述关系方程，在下面的公式中示出了阻尼电容器C_D。

[公式8]

$C_D=\frac{C_S}{C_I}(C_{\mathrm{GO}}+C_{\mathrm{GD}})-C_{\mathrm{GS}}$

如上所述，通过使阻尼电容器C_D成为如上述公式所示的值，电荷量的差ΔQ_CS变为零，这样，在两个采样电路中的采样电压之间的差消失。

通过把上述关系方程应用于本实施例，可以确定如图6所示的阻尼电容器C_DS和C_DC的电容量值。

首先，在下面的公式中示出了用于除去在采样阶段(从t＝t4到t＝t5)中产生的固定图形噪声的阻尼电容器C_DS，如图1所示。

[公式9]

$C_{\mathrm{DS}}=\frac{C_{\mathrm{SH}}+C_{\mathrm{DC}}+C_{\mathrm{GSH}}}{C_{\mathrm{CL}}}(C_G-C_{\mathrm{GS}})-C_{\mathrm{GS}}\≈\frac{C_{\mathrm{SH}}}{C_{\mathrm{CL}}}(C_{\mathrm{GO}}+C_{\mathrm{GD}})-C_{\mathrm{GS}}$

这里，在上述公式中的近似值使用以下关系。

C_SH＞＞C_DC+C_GSH

而且，C_G、C_GS、C_GD和C_GO分别是采样MOS开关M12的栅极电容量、栅极-源极电容量、栅极-漏极电容量和栅极氧化膜电容量。并且，C_GSH是列选择MOS开关M14的栅极-源极电容量。

接着，在箝位阶段(从t＝t1到t＝t2)和水平输出阶段(从t＝t6到t＝t7)中，因为利用相同的MOS开关(列选择MOS开关M14)执行箝位和水平输出，所以通过(i)在列选择MOS开关M14的栅极与源极之间连接恒定电容量的阻尼电容器C_DC，和(ii)调整作为箝位偏压的偏置电压VHB，从而与箝位脉冲φCL的拖尾同步，可以除去两个阶段的固定图形噪声。

具体条件是使偏置电压VHB的电压变化ΔVHB和阻尼电容器C_DC的电容量分别如以下公式所示。

[公式10]

$\mathrm{\ΔVHB}=\mathrm{\α}\frac{C_{\mathrm{DC}}+C_{\mathrm{GH}}}{C_S+C_H+C_{\mathrm{DC}}{+C}_{\mathrm{GH}}}\mathrm{\Δ\φCL}$

$C_{\mathrm{DC}}=\frac{1}{(\mathrm{\α}\frac{C_S}{C_S+C_H}-1)}(\frac{C_{\mathrm{SH}}+C_{\mathrm{CL}}}{C_{\mathrm{SH}}}{C}_{\mathrm{GOH}}+C_{\mathrm{GSH}}-\mathrm{\α}\frac{C_S}{C_S+C_H}{C}_{\mathrm{GH}})$

这里以下公式必须满足。

[公式11]

$\mathrm{\α}=\frac{C_S+C_H}{C_S}\frac{1}{C_{\mathrm{DC}}+C_{\mathrm{GH}}}(C_{\mathrm{DC}}+\frac{C_{\mathrm{SH}}+C_{\mathrm{CL}}}{C_{\mathrm{SH}}}{C}_{\mathrm{GOH}}+C_{\mathrm{GSH}})$

C_S＝C_SH+C_CL+C_DS+C_G

C_G＝C_GS+C_GO+C_GD

C_GH＝C_GSH+C_GOH+C_GDH

另外，在VHB调节电路中的电阻R1和R2的条件如下。

[公式12]

$\frac{R2}{R1+R2}=\mathrm{\α}\frac{C_{\mathrm{DC}}+C_{\mathrm{GH}}}{C_S+C_H+C_{\mathrm{DC}}+C_{\mathrm{GH}}}$

上述箝位阶段和水平输出阶段的条件方程的推导方法将具体说明如下。

首先，计算箝位阶段中的电荷量的不均匀性。图9A和图9B是示出箝位阶段中的电荷量的不均匀性的图。图9A是在箝位阶段影响流入采样电容器C_SH的电荷量的部分的电路图。以及，图9B是示出箝位阶段中的箝位脉冲φCL波形的图。

在如图9B所示的A时段和B时段的每一个中，流入采样电容器C_SH的电荷Q_A(V_th)和Q_B(V_th)可以在下面的公式中示出。

[公式13]

$Q_A\left(V_{\mathrm{th}}\right)=\frac{\mathrm{\α}{C}_S(C_{\mathrm{DC}}+C_{\mathrm{GH}})}{C_S+C_H+C_{\mathrm{DC}}+C_{\mathrm{GH}}}(V_{\mathrm{th}}-\mathrm{VDD})$

$Q_B\left(V_{\mathrm{th}}\right)=\frac{C_S(C_{\mathrm{DC}}+C_{\mathrm{GSH}})}{C_S+C_{\mathrm{DC}}{+C}_{\mathrm{GSH}}}(0-V_{\mathrm{th}})$

C_S＝C_SH+C_CL+C_DS+C_G

C_G＝C_GS+C_GO+C_GD

C_GH＝C_GSH+C_GOH+C_GDH

然而，为了显示从列选择MOS开关M14的视点来看，当箝位脉冲φCL输入时，水平信号线HSIG变为容性(变为如图8A所示的电容量CI)的作用，从A时段直到B时段与箝位脉冲φCL同步调整偏置电压VHB。

[公式14]

$\mathrm{\ΔVHB}=\mathrm{\α}\frac{C_{\mathrm{DC}}+C_{\mathrm{GH}}}{C_S+C_H+D_{\mathrm{DC}}+C_{\mathrm{GH}}}\mathrm{\Δ\φCL}$

根据上述电荷的公式，在箝位阶段由于列选择MOS开关14的不同的阈值电压V_th1和V_th2引起的电荷量的不均匀性ΔQ_clamp可以在下面的公式中显示。

[公式15]

${\mathrm{\ΔQ}}_{\mathrm{Clamp}}=Q_A\left(V_{\mathrm{th}1}\right)-Q_A\left(V_{\mathrm{th}2}\right)+Q_B\left(V_{\mathrm{th}1}\right)-Q_B\left(V_{\mathrm{th}2}\right)$

$=\{\frac{{\mathrm{\αC}}_S(C_{\mathrm{DC}}+C_{\mathrm{GH}})}{C_S+C_H+C_{\mathrm{DC}}+C_{\mathrm{GH}}}-\frac{C_S(C_{\mathrm{DC}}+C_{\mathrm{GSH}})}{C_S+C_{\mathrm{DC}}+C_{\mathrm{GSH}}}\}\mathrm{\Δ}{V}_{\mathrm{th}}$

ΔV_th＝V_th1-V_th2

接着，计算水平输出阶段中的电荷量的不均匀性。图10A和图10B是示出水平输出阶段中的电荷量的不均匀性的图。图10A是在水平输出阶段影响流入采样电容C_SH的电荷量的部分的电路图。图10B是示出水平输出阶段中的列选择脉冲φH波形的图。

分别在如图10B所示的A时段和B时段中流入采样电容器C_SH的电荷Q_A(V_th)和Q_B(V_th)可以在下面的公式中显示。

[公式16]

Q_A(V_th)＝Q_A-SH(V_th)+Q_A-H(V_th)

$Q_{A-\mathrm{SH}}\left(V_{\mathrm{th}}\right)=\frac{(C_{\mathrm{SH}}+C_{\mathrm{DS}}+C_{\mathrm{GS}})(C_{\mathrm{DC}}+C_{\mathrm{GSH}})}{C_{\mathrm{SH}}+C_{\mathrm{DS}}+C_{\mathrm{GS}}+C_{\mathrm{DC}}+C_{\mathrm{GSH}}}{V}_{\mathrm{th}}$

$Q_{A-H}\left(V_{\mathrm{th}}\right)=\frac{C_H{C}_{\mathrm{GDH}}}{C_H+C_{\mathrm{GDH}}}{V}_{\mathrm{th}}$

$Q_B\left(V_{\mathrm{th}}\right)=\frac{(C_{\mathrm{SH}}+C_{\mathrm{DS}}+C_{\mathrm{GS}}+C_H)(C_{\mathrm{GH}}+C_{\mathrm{DC}})}{C_{\mathrm{SH}}+C_{\mathrm{DS}}+C_{\mathrm{GS}}+C_H+C_{\mathrm{GH}}+C_{\mathrm{DC}}}(V_{\mathrm{DD}}-V_{\mathrm{th}})$

根据上述电荷的公式，在水平输出阶段由列选择MOS开关M14中的不同阈值电压V_th1和V_th2引起的电荷量ΔQ_HOUT的不均匀性可以在下面的公式中显示。

[公式17]

${\mathrm{\ΔQ}}_{\mathrm{Hout}}=Q_A\left(V_{\mathrm{th}1}\right)-Q_A\left(V_{\mathrm{th}2}\right)+Q_B\left(V_{\mathrm{th}1}\right)-Q_B\left(V_{\mathrm{th}2}\right)$

$=(\frac{(C_{\mathrm{SH}}+C_{\mathrm{DS}}+C_{\mathrm{GS}})(C_{\mathrm{DC}}+C_{\mathrm{GSH}})}{C_{\mathrm{SH}}+C_{\mathrm{DS}}+C_{\mathrm{GS}}+C_{\mathrm{DC}}+C_{\mathrm{GSH}}}+\frac{C_H{C}_{\mathrm{GDH}}}{(C_H+C_{\mathrm{GDH}})}-$

$\frac{(C_{\mathrm{SH}}+C_{\mathrm{DS}}+C_{\mathrm{GS}}+C_H)(C_{\mathrm{GH}}+C_{\mathrm{DC}})}{C_{\mathrm{SH}}+C_{\mathrm{DS}}+C_{\mathrm{GS}}+C_H+C_{\mathrm{GH}}+C_{\mathrm{DC}}}){\mathrm{\ΔV}}_{\mathrm{th}}$

作为箝位阶段和水平输出阶段中的电荷量的组合不均匀性的电荷量的不均匀性ΔQ应该为零，这样可以在下面的公式中显示。

[公式18]

$\frac{\mathrm{\ΔQ}}{\mathrm{\Δ}{V}_{\mathrm{th}}}=\frac{C_{\mathrm{SH}}+C_{\mathrm{DS}}+C_{\mathrm{GS}}}{C_{\mathrm{SH}}+C_{\mathrm{DS}}+C_{\mathrm{GS}}+C_{\mathrm{CL}}}\frac{\mathrm{\Δ}{Q}_{\mathrm{Clamp}}}{\mathrm{\Δ}{V}_{\mathrm{th}}}+\frac{\mathrm{\Δ}{Q}_{\mathrm{Hout}}}{\mathrm{\Δ}{V}_{\mathrm{th}}}$

$\≈\frac{C_H}{C_{\mathrm{SH}}+C_{\mathrm{CL}}}\{\mathrm{\α}\frac{C_S}{C_S+C_H}(C_{\mathrm{DH}}+C_{\mathrm{GH}})-C_{\mathrm{DC}}-C_{\mathrm{GSH}}\}+$

$(C_{\mathrm{DC}}+C_{\mathrm{GSH}})+C_{\mathrm{GDH}}-(C_{\mathrm{GH}}+C_{\mathrm{DC}})$

作为使上述ΔQ的值为零的条件，可以导出以下C_DC或α(组合)。

[公式19]

$C_{\mathrm{DC}}=\frac{1}{(\mathrm{\α}\frac{C_S}{C_S+C_H}-1)}(\frac{C_{\mathrm{SH}}+C_{\mathrm{CL}}}{C_{\mathrm{SH}}}{C}_{\mathrm{GOH}}+C_{\mathrm{GSH}}-\mathrm{\α}\frac{C_S}{C_S+C_H}{C}_{\mathrm{GH}})$

$\mathrm{\α}=\frac{C_S+C_H}{C_S}\frac{1}{C_{\mathrm{DC}}+C_{\mathrm{GH}}}(C_{\mathrm{DC}}+\frac{C_{\mathrm{SH}}+C_{\mathrm{CL}}}{C_{\mathrm{SH}}}{C}_{\mathrm{GOH}}+C_{\mathrm{GSH}})$

如上所述，根据本实施例，(i)恒定电容量的阻尼电容器C_DS连接在列CDS电路中的采样MOS开关M12的栅极和源极之间，(ii)恒定电容量的阻尼电容器C_DC连接在列选择MOS开关M14的栅极和源极之间，以及(iii)加到水平信号线的偏置电压VHB与箝位脉冲φCL同步变化，从而有效地除去或控制由列CDS电路的不均匀性引起的纵向固定图形噪声。

根据本实施例，加到水平信号线的偏置电压VHB与箝位脉冲φCL同步变化。在水平消隐期HBLK期间以与箝位脉冲φCL相同的时序输出列选择脉冲φHn的情况下，偏置电压VHB可以与在水平消隐期HBLK期间输出的列选择脉冲φHn同步变化。换句话说，如果偏置电压与在箝位阶段控制列选择MOS开关M14从ON状态到OFF状态的信号同步变化，则变化的信号可以是箝位脉冲φCL或者列选择脉冲φHn。

第二实施例

接着，将说明本发明的第二实施例。

图11是根据第二实施例的固态成像装置的电路图。如第一实施例那样，根据本实施例的固态成像装置基本上包括成象装置和列CDS电路。然而，列CDS电路的连接与第一实施例不同。与第一实施例不同的特征将主要说明如下。

列CDS电路的输入端是采样MOS开关M12的漏极，而箝位电容器C_CL连接到源极。采样电容器C_SH串联连接到箝位电容C_CL，并且列选择MOS开关的源极连接到节点。列选择MOS开关的漏极相当于列CDS电路的输出，并且连接到水平信号线HSIG。箝位和水平信号线复位偏置电路连接到水平信号线HSIG。箝位和水平信号线复位偏置电路包括偏置电压VHB以及箝位和水平信号线复位MOS开关。

图12是示出如图11所示的固态成像装置的操作的时序图。与第一实施例操作上的差别在于从采样MOS开关M12的视点看，列信号线VSIGn不是容性的，并且可以直接看到来自像素的信号输出(电压源)。这样，为了产生如图8A所示的电容器C_I的效果，在采样阶段中列信号线VSIGn进入浮置状态，并且列信号线VSIGn的寄生电容量用作电容量C_I。因此，不象第一实施例，如图12所示，在采样阶段中采样脉冲φSH变为低电平之前(t＝t4-t5)，为了电浮置列信号线VSIGn，(i)行选择脉冲φVSLm和(ii)作为像素负载的MOS晶体管M5的栅极电压φVG变为低电平(t＝t3-t4)。其它操作与第一实施例相同。

根据第二实施例的列CDS电路的电路结构和操作与第一实施例稍有不同。由此，如下示出了(i)用于提供阻尼电容器适当值的公式，和(ii)用于提供箝位阶段中(t＝t1-t2)的偏置电压的电压变化的系数α。这里，上述值的推导方法与第一实施例相同。

[公式20]

$C_{\mathrm{DS}}=\frac{C_{\mathrm{SH}}{C}_{\mathrm{CL}}}{C_V(C_{\mathrm{SH}}+C_{\mathrm{CL}})}(C_{\mathrm{GO}}+C_{\mathrm{GD}})-C_{\mathrm{GS}}$

$C_{\mathrm{DC}}=\frac{1}{(\mathrm{\α}\frac{C_S}{C_S+C_H}-1)}(\frac{C_{\mathrm{SH}}+C_{\mathrm{CL}}}{C_{\mathrm{SH}}}{C}_{\mathrm{GOH}}+C_{\mathrm{GSH}}-\mathrm{\α}\frac{C_S}{C_S+C_H}{C}_{\mathrm{GH}})$

$\mathrm{\α}=\frac{C_S+C_H}{C_S}\frac{1}{C_{\mathrm{DC}}+C_{\mathrm{GH}}}(C_{\mathrm{DC}}+\frac{C_{\mathrm{SH}}+C_{\mathrm{CL}}}{C_{\mathrm{SH}}}{C}_{\mathrm{GOH}}+C_{\mathrm{GSH}})$

$C_S=C_{\mathrm{SH}}+\frac{C_{\mathrm{CL}}{C}_V}{C_{\mathrm{CL}}+C_V}$

这里，Cv表示列信号线的电容量。

如上所述，根据本实施例，(i)恒定电容量的阻尼电容器C_DS连接在列CDS电路中的采样MOS开关M12的栅极和源极之间，(ii)在采样阶段，电浮置列信号线VSIGn，(iii)恒定电容量的阻尼电容器C_DC连接在MOS开关M14的栅极和源极之间，(iv)加到水平信号线的偏置电压VHB与箝位脉冲φCL同步变化，从而有效地除去或控制由列CDS电路的不均匀性引起的纵向固定图形噪声。

第三实施例

接着，将说明根据本发明的第三实施例。

图13是根据本发明第三实施例的固态成像装置的电路图。根据第三实施例的固态成像装置，在每一列信号线VSIGn中，除根据第一实施例的CDS电路之外，还包括两个采样电路((i)采样电路，包括采样MOS开关M6、列选择MOS开关M8、阻尼电容器C_D1和采样电容器C_SH1，以及(ii)采样电路，包括采样MOS开关M7、列选择MOS开关M9、阻尼电容器C_D2和采样电容器C_SH2)。还有，代替根据第一实施例的输出电路92和93，包括连接到两个水平信号线HSIG1和HSIG2的差分AMP 94。

本固态成像装置不同于相关双采样，其中在同一个采样电路中采样第一像素信号(来自复位浮动扩散FD的信号)和第二像素信号(来自在光电二极管PD的电荷传送之后的浮动扩散FD的信号)。本固态成像装置是通过(i)在不同的采样电路中采样第一和第二像素信号，(ii)分别把采样的第一和第二像素信号输出到独立的两个水平信号线HSIG1和HSIG2，以及(iii)为差分AMP 94的反相输入和非反相输入提供采样的第一和第二像素信号来实现除去像素的固定图形噪声的方法的电路。

图14是示出如图13所示的固态成像装置的工作的时序图。在采样阶段中(t＝t1-t2和t3-t4)，使用与第二实施例相同的方法，可以除去采样电容器中的电荷量的不均匀性。换句话说，(i)可以以与第二实施例同样的方式确定连接在采样MOS开关M6和M7的栅极与源极之间的阻尼电容器C_D1和C_D2的值，(ii)在采样阶段浮置列信号线VSIGn，以便作为容性输入执行操作。

在本固态成像装置中箝位阶段不存在。这样，在水平输出阶段，如图14中的时序图所示，为了表面地除去从列选择MOS开关M8和M9流入的电荷，在一个像素周期的头部中由水平信号线复位信号φHRST复位水平信号线HSIG1和HSIG2之后，在一个像素周期的中间输出列选择脉冲φHn，从而暂时导通列选择MOS开关M8和M9。在列选择MOS开关M8和M9关断之后，水平信号线HSIG1和HSIG2中的信号立刻用作图像信号。由此，可以除去在列选择MOS开关中产生的次要纵向固定图形噪声。

如上所述，根据本实施例，(i)恒定电容量的阻尼电容器C_D1和C_D2连接在采样MOS开关M6和M7的栅极和源极之间，(ii)在采样阶段，电浮置列信号线VSIGn，(iii)在一个像素周期期间复位水平信号线之后，暂时导通列选择MOS开关，以及(iv)在OFF状态之后水平信号线中的信号立刻作为图像信号输出，从而有效地除去或控制由采样电路的不均匀性引起的纵向固定图形噪声。

第四实施例

接着，将说明根据本发明的第四实施例。在第四实施例中，在MOS晶体管中引入用在根据第一、第二和第三实施例的固态成像装置的采样电路中的阻尼电容器。

图15A是示出根据本实施例的MOS晶体管(开关)结构的图。在根据本实施例的MOS晶体管中，在与如图15B所示的常规MOS晶体管相比中很明显的是，栅极电极与源极扩散重叠，把栅极氧化膜夹在中间。这样，在重叠部分中产生的寄生电容量起阻尼电容器CD的作用，并且如在第一、第二和第三实施例中所述的另外连接在MOS晶体管的栅极与源极之间的阻尼电容器不是必需的。

虽然以上仅详细说明了本发明的一些示例性的实施例，但是本领域的技术人员容易理解的是，在实质上不脱离本发明的新颖学说和优点的情况下，在示例性的实施例中可能存在许多修改。相应地，所有这样的修改将包括在本发明的范围内。

工业实用性

本发明可以用作用于诸如摄像机和数字静物照相机等图像输入装置的固态成像装置，特别是，作为包括采样电路的固态成像装置，该采样电路从MOS或CMOS成像装置中读出信号。

Claims (12)

1、一种固态成像装置，包括其中对来自光电二极管的信号进行采样的采样电路，

其中所述采样电路包括：

采样电容器，用于保持该信号；

采样金属氧化物半导体(MOS)开关，其是(i)将该信号传输到所述采样电容器，或(ii)阻断所述传输的MOS晶体管；以及

第一阻尼电容器，连接到(i)所述采样MOS开关的源极电极和漏极电极中的一个电极，所述这一个电极更靠近所述采样电容器，以及(ii)所述采样MOS开关的栅极电极。

2、根据权利要求1所述的固态成像装置，

其中所述第一阻尼电容器的电容量由(i)所述采样MOS开关的所述源极电极与基准电位之间的电容量，(ii)所述漏极电极与所述基准电位之间的电容量，以及(iii)所述采样MOS开关的比电容量来表示。

3、根据权利要求1所述的固态成像装置，

其中所述采样电路还包括：

列选择MOS开关，打开或关断所述采样电容器与输出线之间的连接；以及

第二阻尼电容器，其是连接到(i)所述列选择MOS开关的源极电极和漏极电极中的一个电极，所述这一个电极更靠近所述采样电容器，以及(ii)所述列选择MOS开关的栅极电极的电容器。

4、根据权利要求3所述的固态成像装置，

其中所述第二阻尼电容器的电容量由(i)所述列选择MOS开关的所述源极电极与基准电位之间的电容量，(ii)所述漏极电极与所述基准电位之间的电容量，(iii)所述列选择MOS开关的比电容量，以及(iv)所述采样MOS开关的比电容量来表示。

5、根据权利要求3所述的固态成像装置，

其中所述采样电路还包括偏置电压施加电路，其中偏置电压施加到所述输出线，以及

在所述偏置电压施加电路中，要加到所述输出线的偏置电压与关断所述列选择MOS开关的控制信号同步变化。

6、根据权利要求1所述的固态成像装置，

其中所述采样电路还包括：箝位电容器，其是连接在(i)传送来自所述光电二极管的信号的列信号线与(ii)所述采样MOS开关之间的电容器；以及

箝位电压施加电路，其中将箝位电压施加到所述箝位电容器，以及

相关双采样从所述光电二极管传输来的所述信号。

7、根据权利要求1所述的固态成像装置，

其中所述采样电路还包括：

箝位电容器，其是连接在所述采样MOS开关与所述采样电容器之间的电容器；以及

箝位电压施加电路，其中将箝位电压施加到所述箝位电容器，以及

相关双采样从所述光电二极管传输来的信号。

8、根据权利要求1所述的固态成像装置，在每一列光电二极管中包括两个所述采样电路，以及

所述两个采样电路彼此并联连接，从而一条列信号线可以用作公共输入，所述列信号线传输来自所述这一列光电二极管的的信号。

9、根据权利要求8所述的固态成像装置，

其中所述采样电路还包括列选择MOS开关，该列选择MOS开关是导通或关断所述采样电容器与所述输出线之间的连接的MOS开关，以及

当保持在所述采样电容器中的所述信号输出到所述输出线时，所述列选择MOS开关从非导电状态进入导电状态，然后再次进入非导电状态。

10、根据权利要求1所述的固态成像装置，

其中所述第一阻尼电容器由(i)所述采样MOS开关的源极电极和漏极电极中的一个电极，所述这一个电极更靠近所述采样电容器，(ii)所述采样MOS开关的栅极电极和(iii)夹在所述两个电极之间的所述采样MOS开关的栅极氧化膜组成。

11、一种采样电路，其中对来自固态成像装置的信号进行采样，该电路包括：

采样电容器，其是用于保持所述信号的电容器；

采样MOS开关，其是(i)将所述信号传输到所述采样电容器，或(ii)阻断所述传输的MOS晶体管；以及

第一阻尼电容器，其是连接到(i)所述采样MOS开关的源极电极和漏极电极中的一个电极，所述这一个电极更靠近所述采样电容器，和(ii)所述采样MOS开关的栅极电极的电容器。

12、根据权利要求11所述的采样电路，还包括：

列选择MOS开关，其是导通或关断所述采样电容器与输出线之间的连接的MOS开关；以及

第二阻尼电容器，其是连接到(i)所述采样MOS开关的源极电极和漏极电极中的一个电极，所述这一个电极更靠近所述列选择电容器，和(ii)所述列选择MOS开关的栅极电极的电容器。

Images