TWI266419B - Solid-state imaging apparatus and sampling circuit - Google Patents

Solid-state imaging apparatus and sampling circuit Download PDF

Info

Publication number
TWI266419B
TWI266419B TW094104319A TW94104319A TWI266419B TW I266419 B TWI266419 B TW I266419B TW 094104319 A TW094104319 A TW 094104319A TW 94104319 A TW94104319 A TW 94104319A TW I266419 B TWI266419 B TW I266419B
Authority
TW
Taiwan
Prior art keywords
sampling
capacitor
switch
solid
state imaging
Prior art date
Application number
TW094104319A
Other languages
English (en)
Other versions
TW200605336A (en
Inventor
Kazuya Yonemoto
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Publication of TW200605336A publication Critical patent/TW200605336A/zh
Application granted granted Critical
Publication of TWI266419B publication Critical patent/TWI266419B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G23/00—Working measures on existing buildings
    • E04G23/02—Repairing, e.g. filling cracks; Restoring; Altering; Enlarging
    • E04G23/0296—Repairing or restoring facades
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04G—SCAFFOLDING; FORMS; SHUTTERING; BUILDING IMPLEMENTS OR AIDS, OR THEIR USE; HANDLING BUILDING MATERIALS ON THE SITE; REPAIRING, BREAKING-UP OR OTHER WORK ON EXISTING BUILDINGS
    • E04G21/00—Preparing, conveying, or working-up building materials or building elements in situ; Other devices or measures for constructional work
    • E04G21/12—Mounting of reinforcing inserts; Prestressing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Architecture (AREA)
  • Mechanical Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

1266419 九、發明說明： 【發明所屬之技術領域】 發明領域 本毛明係有關適合諸如影像攝影機與數位靜態照相機 5用影像輸入裝置之固態成像裝置，更具體地係有關從氧化 鐵半導體(MOS)成像裝置或補償氧化鐵半導體(cm〇s)成像 裝置讀取訊號之取樣電路。 C mr ^ 發明背景 1〇 目為諸如影像攝影機與數位靜態照相機之影像輸入裝 置被廣泛的使用，因此已經提出各種的固態成像裝置(例如 請參考曰本已公布專利第h_1〇173997號專利）。 第1圖為傳統固態成像裝置之電路圖。一個單位像素 (光二極體）包括：-個光二極體PD，一個讀取M〇s電晶體 15 Mb -個浮動擴散FD，一個重至觀㈣關繼，一個放大 MOS開關M3以及選擇行M〇s開關刚。垂直移位暫存器9〇 控制每行之像素運作。相關雙重取樣電路（爾後稱之acDs 電路）包括取樣MOS開關M12、爬升電容器CcL、取樣電容 器CSH以及爬升MOS開關M16，並且連接至每一行信號線 20 VSIGn及VSIGn+Ι。具有在CDS電路中抑制像素固定圖像雜 訊之信號經由水平移位暫存器91控制之行選擇撾〇3開關 M14輸出至水平信號線HSIG，並經由放大gAMP92與CDS 93使其作為影像信號輸出。供應與水平信號重置脈衝 同步之偏壓VHB至水平信號線HSIG之VHB供應電路連接 2664j9 5
10 15
至水平k號線HISG，此電路包括水平信號重置 馗15以及固定電壓源VHB。 幵f 第2圖為第丨圖所示傳統固態成像裝置之運作時序圖。 如第2圖所示，在某—水平空白週期耻_間，與水^ 晦現對應之像素列(例如第關）中，首先利用垂直移位暫= 器90輸出之列重置脈衝⑼請將流動擴散印 I • 。歹,Μ擇脈衝緊接著上升以輸出像素重置 包位至行信號線VSIGn，像素之流動擴散阳成為重置狀態。 連接至行信號線VSIGn之CDS電路利用上述之像素^ :電位執行第一取樣運算(爾後稱之為爬升)。在爬升階段， 田（0、、、二由取樣]ViOS開關提供像素重置電位至爬升電容器 cl之第包極（連接至取樣MOS開關M12之電極）以及（η) 經由爬升MQS開關M16供應爬升電壓VCL至料電容哭 CCL之第二電極(連接至爬升MOS開關Ml6之電極）時，供應 至爬升MOS開關M16控制電極（爾後稱之為閘極電極）之爬 升脈衝())CL將會降低，使得爬升電壓VCL得以存在爬升電容 器cCL與取樣電容器Csh之間（從〇 20 接著，列讀取脈衝φνκΕ)ιη在同一水平空白週期hblk 中間日寸上升，化號電荷會從光二極體pD傳輸至流動擴散 FD。因為與此信號電荷相關之變化會在行信號線他⑶產 生^號電位（第二像素信號），CDS電路使用上述信號電位執 灯第一取樣運#(㈣稱之為取樣）。在取樣階段，⑴取樣脈 衝0SH變成低電位，以及⑼此行信號線標⑶之電壓變化 存在於攸升電容器Ccl與取樣電容器CSH間之節點上(從t=t3 6 1266419 至Ut4)。此節點之電壓值從爬升電壓VCL經由爬升電容器
Ccl與取樣電容哭Γ — S Η之黾谷分配比例變動為介於信號電位 置甩㈣之電壓。因此單位像素内放大齡㈣關奶臨 5訊不—致性得以消除，進而消除像素之固定圖像雜 上达私壓經由水平移位暫存器91控制之行選擇M0S開 關纽4使其在水平信號線HSIG上依序出現於每一行(從㈣ 至Ut6)。其中因為水平信號線HSIG之取樣電容器CsH與電 合為cH間之電容分配，水平信號線hsig電壓會改變，並將 1〇此變動後之電壓作為像素信號輸出。 然而依據上述傳統取樣電路，因為連接至每一行信號 線之CDS電路内M0S開關臨界電壓之不一致性（每一行信 號間之不一致性），因而產生固定圖像雜訊的問題。 在多個取樣電路中每個取樣電路取樣電壓產生不一致 15 性之主要機構如下說明。 如第3A圖所示，此取樣電路基本上包括一 M〇s開關與 電谷态CSH，並且經由改變閘極電壓φ§Η使得此MOS開關從 ON狀態變成OFF狀態。其等效電路⑴當M〇s開關為〇Ν狀態 時變成第3B圖所示之電路，以及(⑴當m〇s開關為off狀態 20時變成第3C圖所示之電路。如第3B圖所示之等效電路，在 ON狀態時，輸入信號VIN與取樣電容器CsH為導通狀態，其 中取樣脈衝φδΗ電容性地與MOS開關閘極電容器Cg搞合。 其中當MOS開關是在線性區域運作時，閘極電容器cG之總 電容量為（i)閘極-源極電容CGS，（ii)閘極-汲極電容Cgd以及 1266419 (ill)閘極氧化層電容cG0(兩通道間之電容)之總和。另一方 面，如第3C圖所示之等效電路，當電容器模式變成〇FFw 態時’（1)輪入信號VIN經由閘極-沒極電容cGD電容性地耦合 至取樣脈衝(J)SH，（ii)取樣電容器cSH經由閘極-源極電容CGS 5笔谷性地連接取樣脈衝0SH，以及(iii)輸入信號VIN與取樣 電容器電容CSH處於非導通狀態。 如第4A圖所示，使用上述m〇s開關之電容器模式，在 兩個取樣電路是由具有不同臨界電壓Vthl與Vth2之MOS開 關構成的情況下’因為如第4B圖所示之臨界電壓差值 1〇 AVth(不一致性），因而產生取樣電壓差（不一致性)ASH，以 下列方程式表示。 [方程式1] VSH\ = VIN— -~_v
i^SH + CGS ) tM VSH2:VIN —_^ T7 (^SH + CGS ) thl
AVSH = VSH1 - VSH2 = ~^s 八 V
15 (Qh+CJ & 依據上述機構，在如第！圖所示之傳統固態成像裝置 中’會在下列運作階段期間產生不一致性。 、 (爬升階段；第2圖中從t=tl至t=t2) 第5A圖為傳統電路中與爬升階段相關之電路圖，依據 上述階段，亦即對第-像素信號進行取樣。其中供應有狀 升脈衝(})CL之爬升M0S開關Ml6之臨界值不—致性為 △^th-clamp。 爬升MOS開關M16之閘極-源極電容為Cgs。取樣 電容器電容量為CSH以及爬升電容器電容量為c &積至 20 1266419
取樣電容器之雷共I 一 ° 致性WcSH-damp可以下列方程式表 >|n 〇 ^ [方程式2] Δα CSH - clamp =〜，
CshCgs
Cj" + Ccl + Cq
At， clamp (取樣階段；第2圖中從㈣3至_ 10 、，弟匕沾圖為傳統電路中與取樣階段相關之電路圖，依據 述PA亦即對第二像素信號進行取樣。其中供應有取 樣脈衝_之取樣⑽開關隐之臨界值不—致性為 △V “ _e。取樣M〇S開關Ml2之閘極_源極電容為&。取 樣電容器電容4為eg及爬升電容器電容量為CcL。累積 至取松A Μ之電荷不—致性的⑽可以下列方程式 表示。 [方程式3]
Δα ^sh -sample
cSH +cCL c
SH
〔CL sample
Csh +CCL 15 (水平輸出階段·，第2圖中從t=t5至t=t6) 第5B圖為傳統電路中與取樣階段相關之電路圖，依據 上述階段’其運作為將儲存於取樣電容器之信號電壓輸出 至水平信號線。其中供應有行選取脈衝φΗη之取樣MOS開 關1^14之臨界值不一致性為AVth_HSW。MOS開關之閘極-源 20極電容&Cgs ° CGS、CGD與閘極氧化層電容之總和為CG。具 有取樣電容器之水平信號線上出現之電荷量不一致性 1266419 △QCSHCH-H〇ut以及水平信號線電容(^可以下列方程式表示。 [方程式4] AQcSHcH--t = 一 (Q+Q)CG〕
V sh^Cgs Ch+Cgd Csh+Ch+Cg) th~HSW 在上述三個階段期間，因為各個獨立MOS開關臨界值 5不致，因而產生電荷不一致性。因此所有階段之不一致 生會累加’因而產生橫向固定圖像雜訊。假若此橫向固定 圖像雜訊轉換成出現在水平信號線之信號電壓之不一致性 時，其不一致性可以下列方程式表示。 [方程式5]
AV 10 ^SH ^CH ^ ^Csh-clamp ^ ^QcSH-sample ^ ^QcshCh-
Hout t 換言之，因為⑴由攸升MOS開關16構成之CDS電路連 接至每—行信號，⑻取樣MOS開關M12以及⑽行選擇 MOS開關M14中之臨界電壓之不—致性(每電路間之 不一致性)曰，使得即使在相同輸入信號時，每-行亦會產生 15不同之電壓。因此，依據傳統電路架構，除非消除M0S開 關口界值之不致性，否則無否控制此橫向固定圖像雜訊。 【發明内容】 發明概要 ㈣以上述問題之觀點，本發明之目的在提供—避免由取 电路本身不-致性造成行方向（或財向)蝴之固定圖 像雜訊之固態成像裝置。 為了達到上述目的，依據本發明之固態成像裝置包含 10 20 1266419 對來自光二極體信號進行取樣之取樣電路，其中此取樣電 路包括·儲存信號之電容器；⑴傳輸此信號至取樣電容器 或(ii)阻斷此一傳輸之取樣金屬氧化半導體(M〇s)開關；以 及跨接於⑴取樣MOS開關源極電極與汲極電極之中較靠近 5取樣電容器位置之電極以及⑴)此取樣MOS開關閘極電極 之第一阻尼電容器。該第一阻尼電容器之容量以⑴該取樣 MOS開關源極電極與參考電壓間之電容，⑼該汲極電極與 苓考電壓間之電容，以及(iii)該取樣撾〇3開關特有之電容表 示。 1〇 因此在多個取樣電路中，即使供應至取樣MOS開關之 臣品界電壓值不一致時，流入取樣電容器之電荷並不受此影 響。因此可以在取樣階段避免信號的不一致性。並且可以 避免由取樣電路本身之不—致性造成之行方向（或列方向） 相關之固定圖像雜訊。 15 4取“電路更包括：開啟或關閉取樣電容器與輸出線 間連線之行選擇MOS開關；以及跨接於⑴取樣應開關源 極電極與汲極電極之中較靠近取樣電容器位置之電極以及 (11)此取樣MOS開關閘極電極之第二阻尼電容器。其中，該 第二阻尼電容器之容量以⑴該取樣MOS開關源極電極與參 考電壓間之電容，⑼該汲極電極與參考電壓間之電容，⑽ 該行選擇之肢電容以及(ivm取樣議開關特 有之電容表示。 口此在夕個取樣電路中即使供應至取樣MQS開關之 臨界電壓值不-致時，從取樣電容器輸出至輸出線之信號 1266419 並不受此影響。因此可以避免水平輸出階段期間之不—致 性。並且可以避免由取樣電路本身之不一致性造成之行方 向（或列方向)相關之固定圖像雜訊。其中，舉例來說，水平 5 10 15 20 信號線依據水平移位暫存器之行選擇信號循序地輸出像素 信號。 β取樣電路更包括供應偏壓至輸出線之偏壓供應電 路在”亥偏[供應私路中，供應至輸出線之偏壓與關閉行 選擇MOS開關之控制信號同步變化。 口此⑷在此f月況下该取樣電路更包括：跨接於⑴從 光-u紅就之行信號線與(ii)取樣mqs開關之爬升 電容器；以及供應歸電壓軸升電容it之料電壓供應 電路’而且對傳輸自光二極狀錢進行相關雙重取樣， 以及⑻在此情況下該取樣電路更包括：跨接於取樣则開 關與=電容㈣之爬升電容器；以及供應爬升電壓至爬 ^電谷$之料電壓供應電路’而且對傳輸自光二極體之 l就進订相關雙重取樣，供應至輸出線之偏壓與爬升脈衝 间步變化。並且可以避免取樣電路本身之不—致性造成之 仃方向（或列方向）相關之固定圖像雜訊。 此固，喊像I置在每_行光二極體可以包含兩個取樣 信=μ此二取樣電路可以平行方式相互連接使得一行 體、'一可用作—般輸人，該行錢線傳輸來自-行光二極 1 /、口此在每一打信號線(或列信號線)使用兩個取樣 :白、方法’亦即與相關雙重取樣不同之取樣方法中，可 (免取it路本身之*—致性造成之行方向（或列方向） 12 1266419 _ 相關之固定圖像雜訊。 - 此取樣電路更包括開啟或關閉取樣電容器與輸出線間 . 連線之行選擇MOS開關，當儲存於取樣電容器之信號輸出 • 至輸出線時，該行選擇MOS開關會從非導通狀態進入導通 • 5 狀態，接著再回到非導通狀態。因而消除行選擇MOS開關 產生之固定圖像雜訊。 第一或第二阻尼電容器是由⑴取樣MOS開關源極電極 與汲極電極中較靠近取樣電容器之電極，（ii)取樣MOS開關 • 之閘極電極以及(iii)取樣MOS開關中夾在此二電極中間之 10閘道氧化層所構成。換言之，第一與第二阻尼電容器可以 整合到MOS開關内部。進而縮減電路體積。 本發明不僅是上述實現之固態成像裝置，亦包含此固 態成像裝置包含之取樣電路。只要取樣電路使用^^^開關 與取樣電容器時，此取樣電路不僅可以使用在本固態成像 15裝置’亦可以用於其他裝置所使用之取樣電路。 依據本發明’在含有行取樣電路之MOS或CM0S成像 裝置中，可以有效地消除連接至每—行信號線(或每一水平 信號線)之行取樣電路（或列取樣電路)所產生之附帶橫向固 定圖像雜訊。 20 再者’在使用依據傳統方法之行咖取樣電路的固態 成像裝置中，除非取樣電容或爬升電容容旦 ^ 里穴到不受每_
MOS開關電容影響，否則無法降低此_橫㈣㈣ 訊。然而再使用依據本發明之CDS取樣電路的固能: 置中，可以使用最低容量之取樣電容器或爬升電二哭T 13 1266419 此可以縮減此固態成像裝置之體積。 本發明相關技術背景進一步資訊 2004年7月20日揭露之日本專利第2·212182號包含 之規格、圖Μ及料Ux參考方式整合在本發明中。 5 圖式簡單說明 在解說本發明特定實施例時參考相對應之圖示將使得 本發明之優點與特性更清楚。 第1圖為傳統固態成像裝置之電路圖。 第2圖為傳統固態成像裝置之運作時序圖。 10 第3Α、3Β與3C圖分別為傳統取樣電路圖。 第4Α與4Β圖展示在多數傳統取樣電路中會在取樣帝 壓中產生不均衡性之機構。 7 ^ 段0 第5Α、5Β與5CSI分別展示傳統取樣電路中美裔運作階 15 圖 第6圖為依據本發明第一實施例之固態成像裝 置電路 第7圖為依據本發明第一實施例之固態成 時序圖。 -罝運作 第8A、8B、8C與8D圖分別為依據本發明第—，a 20態成像裝置之取樣電路圖 、&例固 第9A與9B圖為依據本發明第一實施例固 之取樣電路於爬升階段之運作圖。 第10A與10B圖為依據本發明第一實施例固熊 置之取樣電路於水平輸出階段之運作圖。 態 成像裝 置 成像裝 1266419 第11圖為依據本發明第二實施例之固態成像裝置電路 圖。 第12圖為依據本發明第二實施例之固態成像裝置運作 時序圖。 5 第13圖為依據本發明第三實施例之固態成像裝置電路 圖。 第14圖為依據本發明第三實施例之固態成像裝置運作 時序圖。 第15A圖為依據本發明第四實施例之MOS電晶體（開關） 10架構圖。 第15B圖為一般MOS電晶體之架構圖。
t實方方式U 較佳實施例之詳細說明 (第一實施例） 15 第1圖為依據本發明第一實施例固態成像裝置之線路 圖。與第1圖所示之傳統電路相較，此電路特性不同處為： CDS電路（行CDS電路）連接至每一行信號線vsiGn與 VSIGn+Ι，以及行CDS電路之元件架構。上述行CDS電路包 括：爬升電容器CCL;取樣MOS開關M12;取樣電容器CsH ; 20行選擇M〇S開關M14 ;增加取樣MOS開關M12閘極-源極電 容之外加電容器（此後稱之為阻尼電容器）Cds ;行選擇M〇s 開關M14之阻尼電容器Cdc ; VHB調變電路（包括：水平信 號線重置MOS開關M15 ;固定電壓源V0 ;電阻R1與R2)供 應與爬升脈衝Φ同步之偏壓VHB至水平信號線hsig ;以及 15 1266419 行選擇應開_14用控㈣定閘道電路（包括連接至此 閘道之MOS開關G1與G2)。 5
10 15
第7圖為展示第1圖所示固態成像裝置之運作時序圖。 第Μ列像素之運算如下。首先，在水平空白週期亂κ之啟 始處’由垂直移位暫存器90產生列重置脈衝_伽。接 著在第m列處，將光二極體PD進行光電轉換成之信號電荷 轉換成信號電叙流_倾)被重置為源極轉。 接著，在攸升相位時(t_，列選擇脈辦vsLm，取 樣脈衝轉’崎脈料CL，爬升與柯信號線重置脈衝 Φ R_Lff· 連接至第㈣像素之每—行信號線 (々VSIG1 ’…’ vSIGn ’ ...VSIGN)中’將流動擴散阳重置之 第一像素信號輸出。以及在行信號線VSIGn電壓為第一像 素信號狀態下時’供應偏壓VHB至取樣電容取樣則 、1關奶24之$極。偏壓VHB之電壓值為⑴攸升脈衝巾 為高電位狀態時之電壓’此電壓由電阻RmR2分配，以及 (ii)固定電壓V0兩者之總和。 接著，爬升脈衝(K：L變換成低電位。爬升脈衝藉由 讓MOS開關G1具有閘道將行選擇M〇s開關M14轉變呈〇FF 狀恶。因此取樣電容器CSH爬升至偏壓VHB電壓（從t=tl到 2〇 Ut2)。此時與爬升脈衝φίΧ尾端同步之偏壓VHB以固定電 壓（由爬升脈衝(|)CL及電阻R1與R2電壓表示之電壓）降低。 假若不需要供應此偏壓VHB至取樣電容器CSH時，爬升與水 平仏號線重置脈衝(^CL-HR會被鎖住，並完成爬升相位。 接著為了傳輸，由光二極體PD進行光電轉換之信號電 16 1266419 荷在取樣相位之前由垂直移位暫存㈣產生行讀取脈衝 Φν、至流動獅。接著，流動擴散fd之電位會依據 已經在光二極體PD經過光電轉換之信號電荷總量改變，以 及輸出第m列之第二像素信號。 …接下來在取樣相位時，因為第二像素信號已經輸出至 丁ϋ線VSIGn ’第一與第二像素信號對於偏壓v耶之差 值電廢只取決於光電轉換之電荷量，其可以降低取樣電容 益cSH之取樣MOS開關M12端電極因為耗合電容造成之像 10 素放大则開關奶之不對稱臨界值（像素之固定圖像雜 訊)。在取樣相位期間(從哪執行追縱取樣相位_ 之，异以使得取樣電容維持此信號，此相位之工作到 此完成。 15 20 在重置像素流動擴散運算時，取樣階段是在水平空白 射·—間執行。接著在水平顯示週期期間，在水平輸出階 又(攸㈣至㈣），因為水平移位暫存器以在水平方向依序 =選維狀像 細列农尾端像素職依序顯示於水平信號線HSIG。在每 一像素㈣顯示之前，必須先將水平信號線HSIG重置。因 此在一像素起料會產生料與水平錢線重置脈衝 心™。在—像素·後彻咖，生行選擇脈衝 _，⑼將取樣電容器⑽維持之像素信號輸出至水^ 號線HSIG，（iil)在-像素週期期間之Μ變化由連接錢 大器鑛92輸出端之CDS電路93谓測。行選擇M〇s開關 觀用控制特定閘道電路（包括連接至此閘道之⑽開關 17 1266419 與G2)切換此運算使得行選擇购5開關吣4可以被下列 ’二者控制··⑴水平空白週期HBLK期間之爬升脈衝φ(χ，以 及(ii)水平顯示週期期間之行選擇脈衝φΗη。 接著，依據本發明實施例之固態成像裝置，連接到每 5 一行之各個行CDS電路而不會產生固定圖像雜訊之機構將 於下面說明。 第8A、8B、8C與8D圖為說明此機構之電路圖。第a圖 _ 展示依據本發明實施例之取樣電路。稱之為（：1之電容信號 源包含在輸入信號端並且連接到取樣M〇s開關Q1之汲 極取木八谷為Cs連接到取樣]VIOS開關Q1之源極，阻尼電 容器CD橋接其閘極與源極。如第8A圖所示，藉由在取樣 MOS開關Q1之閘極與源極間加入阻尼電容器&，使得即使 在多個取樣電路之MOS開關之臨界值不一致時，亦可以避 免產生取樣電壓之誤差。 第8B與8C圖分別展示取樣MOS開關Q位於ON狀態與 • 〇FF狀態下之等效電路（電容器模組）。閘極電容器CG之總電 量為⑴閘極-源極電容cGS，⑼閘極-沒極電容Cgd與邱)問極 氧化層電容CGS三者之總和，其方程式如下所示·· CG - C〇s + CGd + C〇〇 2〇 如第8D圖所示，假設⑴取樣脈衝(|)S從源極電壓vDD下 降至取樣MOS開關Q1臨界值Vth所需之時間為a週期，以及 (ii)取樣脈衝c|)S從臨界值Vth下降至GND所需之時間為b週 期，在A週期期間，取樣電路為第8B圖所示之等效電路， 在B週期期間’取樣電路為弟8c圖所示之等效電路。依據 18 1266419 亡述之寺效電路’在每—A週期與_期期間，流入取樣電 :w cs之也何里qcs a(Vth)與QdB(v J可以下列方程式表 示： [方程式6] 5
Qcsa (Vth )= -----S (cD + cy；) +C7 -f CD +cg (AVth -VDD) (0 - Vj C,+CD+CG5
10 其結果為在由取樣M〇s開關構成兩個具有不同臨界值 (^與vth2)取樣電路之取樣電容器Cs中，⑴A週期期間之電 何1差QcS((Qa(Vthl)-Q我h2))之電荷量差)以及⑼B週期期 1之電荷里差((QB(Vthi>QB(Vth2))之電荷量差）可以下列方 程式表示： [方程式7] AQcs - Qa (VrJ^QA {Vth2)^rQB (Vm Qb (y^ ) • cs+cd+cgs\av^ 使用（1)讓1荷|差处5為零之條件方程式，以及⑼阻 15尼電容器〜可以用上述與cG相關之方程式表示如下： [方程式8] c〇 =j^(CG〇 +cgd)—cgs ±如上所述，將阻尼電容器Cd值設定為上述方程式之值 時，電荷量差AQCS將為零，因此可以消除由二取樣電路取 20 樣之電壓差。 19 1266419 絰由應用上述方程式至本實施例，可以決定第6圖所示 之阻尼電容器 首先，用以移除第1圖所示在取樣階段（從仁14至1=6) 產生之固定圖像雜訊之阻尼電容器CDS可以下列方程式表 5 示： [方程式9]
Cqs
Cc
'SH cr
(c〇 - cGSycGS ^ ^l(cgo+cGDycGS c
上述方程式之近似是利用下列關係：
Csh » CDC + CGsh 此外’ CG、CGS、CGD與CG0分別為取樣mos開關M12 之閘極電容、閘極-源極電容、閘極-汲極電容與閘極氧化層 電容。cGSH為行選擇]^(^開關M14之閘極-源極電容。 接著在爬升階段(從t=t 1至t=t2)與水平輸出階段(從t=t6 至㈣），目為攸升與水平輸出是使用同一M〇s開關（行選擇 15 MOS開關M14)藉由⑴在行選擇MC^_14之閘極與源極 間接上固定容量之阻尼電容器Cdc以及(ii)將偏壓vhb調變 成爬升偏壓執行，使其能夠與爬升脈衝+CL之尾端同步， 進而消除兩階段中之固定圖像雜訊。 其具體的條件為使得偏壓VHB之電壓變化量ΔνΗβ以 2〇及阻尼電容器cdc之電容分別如下列方程式所示。 [方程式10] 20 1266419 AVHB a—一 CDC +CGH 5 + + CDC + CGH A(pCL ^DC ^ 一 1 7-- i CSH +CCI cl r I Cc Λ a c, ) k+c" C ^GOH ^ ^GSH · \ ^SH -a——c q + c/阳 n / 其必須滿足下列方程式。 [方程式11]
, CSH +C 一 λ C^c+CG//[ Dc —CSH —C〇〇h+Cgsh s^Csh+ccl^cds+Cg j G^C-s^Cg〇+Cgd g^C〇s^Cg〇h+Cgdh 此外’ ¥助調變電路之電阻R1與R2之條件如下 [方程式12] /' R2 ^DC + CGh
10 =核升階段與水平輸出階段之條件方程式推 將於下面具體說明。 算崎段時不均衡之電荷量。第9Α㈣圖 展不爬料段電荷量不均衡之情形。第9α圖為爬升階段影響流入取樣電容器C電荷量部分 丨刀之兒路圖。第9Β圖展示爬 升階段之爬升脈衝<()CL波形圖。 導方法 如第9B圖所示在每一 A週期與B週期期間容器CSH之電荷量QA(Vih^ QB(Vth)可以下 [方程式13] 方 ，流入取樣電 程式表示。 21 15 1266419 咖、_队-腳) + + ^DC + ^GH QB(vJ=^^^(〇-vlh)
C5 + CDC + CGOT
Gs = CSH + CCL+CDS + CG CG = + CG0 + CGD C gh = C gsh + C g〇h + C gdh 然而為了展示當爬升脈衝c()CL輸入時之影響，水平信 號現HSIG將變成電容性（變成如第8A圖所示之電容CI)，從 行選擇MOS開關M14處觀看，偏壓VHB從A週期至B週期期 間會被調變成與爬升脈衝同步。 [方程式14] AVHB = a-
C DC + C GH
A(pCL 依據上述之電荷方程式，在爬升階段由行選擇MOS開 10 關M14之不同臨界值電壓乂如與乂⑽造成之不均衡電荷量 AQdamp如下列方程式所示。 [方程式15] A(2cw - Qa (n,) - Qa (vth2) + Qb (Vthl) - Qb (vth2) (cyc Λγ^^γ^Λ rJr^^+Γ^.Λλ ^vth GSH >
Cs + CH + CDC + CGH Cs -h CDC + CGSH 接著計算水平輸出階段時不均衡之電荷量。第l〇A與 15 10B圖展示水平輸出階段電荷量不均衡之情形。第10A圖為 水平輸出階段影響流入取樣電容器CSH電荷量部分之電路 圖。第10B圖展示水平輸出階段之爬升脈衝φΗ波形圖。 如第10Β圖所示在每一Α週期與Β週期期間，流入取樣 22 1266419 電容器CSH之電荷量分別為QA(Vth)與QB(Vth)，其可以下列方 程式表示。 [方程式16] QA(yth)= Qa-sh (vthhQA-H(vth) (v、— + C历 + )(CDC + ) A—SH \ th ) ^ ✓nr , ^ , , th
^SH + ^DS + ^GS + ^DC + ^GSH QA-SH(vJ = ^^-vth
LfJ + Igdh /〇 (V、- (C>S// + CDtS + CG5 + )(CG" + ) iy 一 v、
Qb[ th ^ cSH-^cDS^cGS^cH^cGH+cDC DD" th) 5 依據上述之電荷方程式，在水平輸出階段由行選擇 M0S開關M14之不同臨界值電壓Vthl與Vth2造成之不均衡電 荷量AQH()Ut如下列方程式所示。 [方程式17] Δβ
Hout QA{vJ-QA{vtJ^QB{vtMhQB{vth2) (c 册 +〔仍 + c*G5 + CGS// - + -
^GDH c册 +〔仍 + CG5· + CDC + CG 仍{CH (Cj" +〔仍 + CG5 + C" )(CG" + CDC) 'CGi DH ·
〔册 + + CG5 + + (TGH + CDC
爬升階段與水平輸出階段之不均衡電荷量之總不均衡 電荷量AQ應該為零，可以下列方程式表示。 [方程式18] △β 一 CSH + CDS + CGS 匕QClamp、匕QHout △Vth CSH + CDS + CGS 十 CCL AVth AVth ~ ~ I a r r DC + ^GH ) ~ ^DC ~ ^GSH f +
^SH + ^CL L 十 Ch J (Q)C + ) + CGZ)W - (CGH + Cdc ) 將上數AQ值設定成零時，便可以推導出下列CDC或a 23 1266419 (或者兩者)值。 [方程式19] oc =
C DC 1 ^SH ^SL / | cs a-—— v Cs+CH \ —1 r V ^SH •C(j〇H + CGSH - 〇l· + CH
Cs
CS +CH (gh
CsH c
GOH
\ + CGSH J 如上所述’依據本實施例⑴固定容量之阻尼電容器cDS 跨接在行CDS電路取樣M〇s開關M12之閘極與源極上，（ii) 固定容量之阻尼電容器CDC跨接在行選擇m〇S開關M14之 閘極與源極上’以及(iu)供應至水平信號線之偏壓vHB與爬 升脈衝φ(：ί同步變化，如此便能有效地消除或控制由行CDS 10電路之不一致性所產生之橫向固定圖像雜訊。 依據本實施例，供應至水平信號線之偏壓VHB與爬升 脈衝(j)CL同步變化。在水平空白週期]9[]31]^期間，以與爬升 脈衝Φ〇χ相同時序輸出行選擇脈衝ψΗη之情況下，偏壓vHB 能夠水平空白週期HBLK期間輸出之行選擇脈衝φΗη同步 15變化。換言之，假若偏壓能夠與在爬升階段將行選擇MOS 開關Μ14從ON狀態控制成〇FF狀態之信號同步變化時，其 變化信號可能為爬升脈衝0CL或行選擇脈衝φΗη。 (第二實施例） 接著將說明本發明之第二實施例。 第11圖為依據第二實施例之固態成像裝置電路圖。如 同第一實施例，依據本實施例之固態成像裝置基本上包含 成像裝置與行CDS電路。然而行CDS電路之連接方式與第 24 1266419 一貫施例不同。下面將針對與第一實施例不同處做說明。 行CDS電路之輸入端為取樣MOS開關M12之汲極，而 且爬升電容器Ccl連接至源極。取樣電容器CSH與爬升電容 為CCL串連，而且行選擇MOS開關之源極連接到此二電容相 5連接之節點。行選擇M0S開關之汲極等同於行CDS電路之 輸出端，而且此汲極連接至水平信號線HSIG。爬升與水平 #號線重置偏壓電路連接至此水平信號線HSIG。爬升與水 平信號線重置偏壓電路包括偏壓VHB以及爬升與水平信號 線重置MOS開關。 10 弟12圖為展示第11圖所示固態成像裝置之運作時序 圖。與第一實施例運作上的差異為從取樣…^^開關…^的 觀點來看，行信號線VSIGn並非電容性，而且可以直接看 到從像素輸出之信號（電壓源）。因此為了產生如第8A圖所 示電容之效果，行信號線VSIGn在取樣階段時會進入浮 15動狀態，並且將行信號線VSIGn之寄生電容當作電容Q。因 此如第12圖所示不同於第一實施例，取樣脈衝帕η在取樣 階段(t=t4-t5)變化至低電位之前，為了使行信號線VSK}n浮 動，⑴列選擇脈衝ΦΥ^γπ與(ii)載入像素之M〇s電晶體M5 閘極電壓(|)VG會改變成低電位(t：=t3-t4)。其餘之運作與第一 2G 貫施例相同。 依據第二實施例之行CDS電路架構及運作方式與第一 實施例有些微不同。因此，⑴提供適當阻尼電容器值用方 程式及(ii)在爬升階段(t=tl-t2)期間提供偏壓電壓變化之係 數(X可以下列方程式表示。上數參數值之推導方法與第一實 25 1266419 施例相同 [方程式20] a
CsH +CCL
Dc ^GH c
C goh + C GSH
SH
C s = C SH
CclCv CcL + Cv
Cdc
1 ^ CSH +CCL (cs \ -1 、〔SH 、cs +CH r cs Λ
-Cgoh + CGSH -^~~CGH
CS ^CH
Cs CDC + c ‘ 其中cv表示行信號線電容。 10 15 如上所述，依據本實施例，⑴固定容量之阻尼電容器 Cds跨接在行CDS電路取樣MOS開關Μ12之閘極與源極 上’（ii)行信號線VSIGn在取樣階段期間為電壓浮動，（iii) 固定容量之阻尼電容器Cdc跨接在行選擇^^；^開關訄14之 閘極與源極上，以及(iv)供應至水平信號線之偏壓vhb與爬 升脈衝0CL同步變化，如此便能有效地消除或控制由行CDS 電路之不一致性所產生之橫向固定圖像雜訊。 (第三實施例） 接下來說明依據本發明第三實施例。 第13圖為依據本發明第三實施例固態成像裝置之電路 圖。依據第三實施例之固態成像裝置包含每一行信號線 VSIGn具有除了依據第一實施例CDS電路以外之兩個取樣 電路⑴含有取樣MOS開關M6、行選擇_叫關娜、阻尼 26 20 1266419 SH1之取樣電路，以及出)含有取樣
• 本固態成像裝置不同處為相關雙重取樣，其在同一取 樣包路中對第像素信號(來自重置流動擴散阳之信號)與 第二像素信號(在傳輸光二極體PD電荷之後來自流動擴散 FD之仏號)取樣。本固態成像裝置為藉由下列方式實現消除 1〇像素固定圖像雜訊之電路··⑴在不同取樣電路中對第一與 第二像素信號作取樣，（ii)分別將已取樣之第一與第二像素 指號輸出至獨立的兩條水平信號線1^1(}1與1151(32，以及 (in)提供此已取樣第一與第二像素信號誌差動AMp 94之反 向輸入與非反向輸入端。 電容器cD1與取樣電容器c MOS開關M7、行選擇“⑶ 谷l§ CsH2之取楼蕾5々《 15 第14圖為展示第13圖所示固態成像裝置之運作時序 圖。在取樣階段期間（1=11與13_〖4)，使用與第二實施例相同 之方法消除取樣電容器中不均衡之電荷量。換言之，⑴跨 接於取樣MOS開關M6與M7閘極與源極之阻尼電容器Cd1 與CD2谷里值可以用與第二實施例相同之方法取得，⑴)行信 20號線VAIGn在取樣階段期間為浮動的，使其以電容性輸入 方式進行運作。 本固悲成像裝置並沒有爬升階段。因此，如第14圖之 時序圖所示，在水平輸出階段期間，為了些微消除從行選 擇MOS開關M8與M9流入之電荷，在水平信號線重置信號 27 1266419 (j)HRST重置水平信號線HSIG1與HSIG2之後，於一像素週期 中間時輪出行選擇脈衝φΗη，以便暫時開啟行選擇MOS開 關Μ8與Μ9。在行選擇MOS開關Μ8與Μ9被關閉之後緊接著 將水平信號線HSIG1與HSIG2之信號當作影像信號。因此可 5 以消除行選擇Μ Ο S開關產生之附屬橫向固定圖像雜訊。 如上所述，依據本實施例，⑴固定容量之阻尼電容器 CDi與CD2跨接在取樣MOS開關Μ6與Μ7之閘極與源極上，出) 行信號線VSIGn在取樣階段期間為電壓浮動，（iii)在水平信 號線於一像素週期期間被重置後，行選擇MOS開關會暫時 10 被開啟，以及(iv)在行選擇MOS開關變成OFF狀態後立即輸 出水平彳§號線之信號作為影像信號，如此便能有效地消除 或控制由行CDS電路之不一致性所產生之橫向固定圖像雜 訊。 (第四實施例） 15 接者说明依據本發明之第四實施例。在第四實施例 中，將依據第一、第二與第三實施例使用於固態成像裝置 取樣電路之阻尼電容器整合於MOS電晶體内。 第15A圖展示依據本實施例之]viOS電晶體（開關）架 構。與第15B圖所示之一般MOS電晶體相較可以清楚的看到 20 在依據本貫施例之MOS電晶體中’閘極電極與源極擴散互 相重豐’其間夾著閘極氧化層。因此重疊部分產生之今生 電容功用如同阻尼電容器CD，因此不需要第一、第二與第 三實施例中跨接於M0S電晶體閘極與源極之外加阻尼電容 器0 28 1266419 5 10 15 管本發明是僅以特定實施例 瞭解到可以有各種之變化、修改以兄明’然而必須 上述之說明。因此這些修=及更動而不背離本發明 申請範圍之主要精神與料内。動皆包含在本發明專利 工業應用 本發額態成縣置彳_ 態照相機之影像輸入裝置，更具_ 攝衫機與數位靜 CMOS影像裝置讀取信號樣^也，作為含有從M0S或 【圖式簡單說明^路之固態成像裝置。 第1圖為傳統固態成像裝置之電路圖。 第2圖為傳統固態成像震置之運作4序图 第3A、3B與3C圖分別為傳統取樣電 第4A與4B圖展示在多數傳統取樣電路中 壓中產生不均衡性之機構。 胃在取樣電 第从、5Β與5C圖分別展示傳統取樣電 Τ焉裔運作階 儘 段 第6圖為依據本發明第一實施例 U悲成像裴 置電路 第7圖為依據本發明第一實施例之㈤丄 2。時序圖。 口恶成像裳置運作 第8A、8B、8C與8D圖分別為依據本發明第—备 態成像裝置之取樣電路圖。 1施例固 第9A與9B圖為依據本發明第一督# 7 t ^ 錢万也例固態成 之取樣電路於爬升階段之運作圖。 ^ 象裝置 圖 29 1266419 弟10 A與l〇B圖為依據本於明楚 *h i \ 伙龈不心明弟一貫施例固態成像裝 置之取樣電路於水平輪出階段之運作圖。 第11圖為依據本發明第二實施例之固態成像裝置電路 圖。 5 冑12®為依據本發明第二實_之g]態成像裝置運作 時序圖。 圖 第13圖為依據本發明第三實施例之固態成像裝 置電路 第14圖為依據本發明第三實施例之固態成像裝置運作 10 時序圖。 關） 第15A圖為依據本發明第四實施例tM〇s電晶體（開 架構圖。 弟15B圖為一般m〇S電晶體之架構圖。 【主要元件符號說明】 90···垂直移位暫存器 92···差動放大器 91…水平移位暫存器 93···行CDS電路 30

Claims (1)

1266419 > j l 十、申請專利範園： $94104319號申請案申請專利範 1 ^ 俠+修正日期·· 95年5月29日 •一種固態成像裝置，其包含對來 極齡號取樣之 其中5亥取樣電路包括·· -個MOS電晶體之取樣金屬氧化半導體(腿）開 ΡΡ 其⑴將該信號傳輸至一取揭 該傳f 取樣電各器，或者⑻阻斷 10 15 第一個阻尼電容器，其跨接於⑴該取樣刪開關之 2極電極與汲極電極中較靠近該取樣電容器位置之電 才°以及⑴)該取樣MOS開關之閘極電極。 2. 如申請專利範圍第旧所述之固態成像裝置，其中該第 :阻尼電容器以⑴該刪開關之該源極電極與一參考 電位間之電容，⑼該汲極電極與該參考電位間之電容 以及(ni)該取樣]^〇3開關之特有電容表示。 3. 如申請專利範圍第】項所述之固態成像裳置， 樣電路更包括： 〃中5亥取 -個行選擇Μ Ο S開關，其開啟或關閉該取樣電容器 與一輸出線間之連線；以及 。 第二個阻尼電容器，其為跨接於_行選擇刪 開關源極電極與汲極電極中靠近該 帝 电谷态位置之 包極以及(ii)該行選擇M〇S開關閘極電極之一電容哭。 4.如申請專利範㈣3項所述之固態成像|置，其中该第 二阻尼電容n以⑴該行選擇刪„之該源極電= 31 1266419 -參考電位間之電容，⑼該汲極電極與該參考電位間 之電容’（1ii_于選擇M〇s開關有電容以及㈣該取 樣MOS開關之特有電容表示。 5. 如申清專利範圍第3項所述之固態成像裝置，其中該取 樣電路更包括供應一偏壓制該輸出線之一偏壓供應電 路，以及 在該偏壓供應中，供應至該輪出線之偏壓是與 關閉該行選擇MOS開關之一控制信號同步變化。 6·如申請專利範圍第丨項所述之固態成像裝置，其中該取 :電路更包括· 一爬升電谷器，其為跨接於⑴從該光二 極體傳輸該信號之一行信號線及(ii)開取樣]^〇§開關之 —電容器；以及 k δ亥光一極體傳輸之該訊號為相關連雙重取樣。 •如申請專利範圍第1項所述之固態成像裝置，其中該取 樣電路更包括： 一爬升電容器，其跨接於該取樣MOS開關與該取樣 電容器之間；以及 一爬升電壓供應電路，其供應一爬升電壓制該爬升 電容器，以及 從該光二極體傳輸之該訊號為相關連雙重取樣。 如申晴專利範圍第1項所述之固態成像裝置，其中每_ 4亍光二極體包含兩個該取樣電路，以及 °亥一個取樣電路以平彳于方式相互連接使得一行传 唬線可以作為一般輸入，該行信號線從該行光二極體傳 32
.. ----Λ 〜 ......- .'· 輸一信號。 士申W專利圍第8韻述之固態成像裝置，其中該取 j電路更包括一行選擇M〇S開關，其為開啟或 關閉該取 樣電容器與該輸出線間連線之MOS開關，以及 士當儲存於該取樣電容器之該信號輸出至該輸出線 時二該行選擇MOS開關會從非導通狀態進入導通狀態， 接著再次進入該非導通狀態。 1〇·如申明專利範圍第1項所述之固態成像裝置，其中該第 一阻尼電容器是由⑴該取樣M 〇 S開關之源極電極與汲 極電極中較靠近該取樣電容器之該電極，（ii)該取樣 M〇S開關之該閘極電極以及(出）夾在該二電極間之該取 樣MOS開關閘極氧化層所組成。 U·—種取樣電路，其對來自一固態成像裝置之信號進行取 樣，該電路包括： 一取樣電容器，其為維持該信號用電容器； 一個MOS開關，其為⑴將該信號傳輸至該取樣電容 器’或者(ii)阻斷該傳輸之MOS電晶體；以及 第一個阻尼電容器，其跨接於⑴該取樣MOS開關之 源極電極與汲極電極中較靠近該取樣電容器位置之電 極以及(ii)該取樣MOS開關之閘極電極。 12.如申請專利範圍第11項所述之取樣電路，其更包括： 一個行選擇MOS開關，其開啟或關閉該取樣電容器 與一輸出線間之連線；以及 第二個阻尼電容器，其為跨接於⑴該行選擇MOS Ί266419 開關源極電極與汲極電極中靠近該取樣電容器位置之 電極以及(ii)該行選擇MOS開關閘極電極之一電容器。
34
TW094104319A 2004-07-20 2005-02-15 Solid-state imaging apparatus and sampling circuit TWI266419B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004212182A JP2006033631A (ja) 2004-07-20 2004-07-20 固体撮像装置及びサンプリング回路

Publications (2)

Publication Number Publication Date
TW200605336A TW200605336A (en) 2006-02-01
TWI266419B true TWI266419B (en) 2006-11-11

Family

ID=34981550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094104319A TWI266419B (en) 2004-07-20 2005-02-15 Solid-state imaging apparatus and sampling circuit

Country Status (6)

Country Link
US (1) US7408539B2 (zh)
EP (1) EP1619879A2 (zh)
JP (1) JP2006033631A (zh)
KR (1) KR100732299B1 (zh)
CN (1) CN1725502A (zh)
TW (1) TWI266419B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375748B2 (en) * 2002-08-29 2008-05-20 Micron Technology, Inc. Differential readout from pixels in CMOS sensor
JP4835290B2 (ja) * 2006-07-07 2011-12-14 コニカミノルタホールディングス株式会社 固体撮像装置
US8013920B2 (en) 2006-12-01 2011-09-06 Youliza, Gehts B.V. Limited Liability Company Imaging system for creating an image of an object
FR2910710B1 (fr) * 2006-12-21 2009-03-13 St Microelectronics Sa Capteur d'image cmos a photodiode piegee a faible tension d'alimentation
US7755121B2 (en) * 2007-08-23 2010-07-13 Aptina Imaging Corp. Imagers, apparatuses and systems utilizing pixels with improved optical resolution and methods of operating the same
JP5434502B2 (ja) * 2009-11-13 2014-03-05 ソニー株式会社 固体撮像素子およびその駆動方法、カメラシステム
JP5484208B2 (ja) * 2010-06-14 2014-05-07 キヤノン株式会社 撮像装置
JP5448207B2 (ja) 2011-12-13 2014-03-19 国立大学法人東北大学 固体撮像装置
JP5448208B2 (ja) * 2011-12-13 2014-03-19 国立大学法人東北大学 固体撮像装置
CN107113388B (zh) * 2015-01-28 2020-07-28 松下半导体解决方案株式会社 固体摄像装置以及照相机
CN108962120B (zh) * 2018-08-01 2021-10-22 京东方科技集团股份有限公司 显示基板、显示面板、显示装置和显示驱动方法
US11268850B2 (en) * 2018-09-28 2022-03-08 Sharp Kabushiki Kaisha Analog front end for signal reading by having a variable bias voltage generation circuit correct characteristics of a sensor

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3582540A (en) * 1969-04-17 1971-06-01 Zenith Radio Corp Signal translating apparatus using surface wave acoustic device
US4574313A (en) * 1984-12-12 1986-03-04 Rca Corporation Cascaded CCD shift registers having different numbers of clocking phases
US4649430A (en) * 1985-08-27 1987-03-10 Texas Instruments, Incorporated CCD imager with many dummy pixels
US4656503A (en) * 1985-08-27 1987-04-07 Texas Instruments Incorporated Color CCD imager with minimal clock lines
US4985774A (en) * 1988-01-20 1991-01-15 Minolta Camera Kabushiki Kaisha Image sensing device having direct drainage of unwanted charges
US5471515A (en) * 1994-01-28 1995-11-28 California Institute Of Technology Active pixel sensor with intra-pixel charge transfer
WO1997007629A1 (fr) * 1995-08-11 1997-02-27 Kabushiki Kaisha Toshiba Dispositif semi-conducteur mos pour effectuer une saisie d'image
KR100267383B1 (ko) * 1995-08-11 2000-10-16 니시무로 타이죠 화상시스템, 그 시스템에 이용되는 고체촬상장치 반도체 집적회로 및 차분출력방법
JP3798462B2 (ja) * 1996-04-01 2006-07-19 浜松ホトニクス株式会社 固体撮像装置
GB2318473B (en) * 1996-10-17 2000-11-29 Sony Corp Solid state imaging device,signal processing method and camera
JP3624585B2 (ja) 1996-11-05 2005-03-02 ソニー株式会社 固体撮像装置およびその駆動方法
JP3544084B2 (ja) 1996-12-10 2004-07-21 シャープ株式会社 増幅型固体撮像装置
JP3911788B2 (ja) * 1997-03-10 2007-05-09 ソニー株式会社 固体撮像素子およびその駆動方法
US6885396B1 (en) * 1998-03-09 2005-04-26 Micron Technology, Inc. Readout circuit with gain and analog-to-digital a conversion for image sensor
US6222175B1 (en) * 1998-03-10 2001-04-24 Photobit Corporation Charge-domain analog readout for an image sensor
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6825878B1 (en) * 1998-12-08 2004-11-30 Micron Technology, Inc. Twin P-well CMOS imager
US6639261B2 (en) * 1998-12-08 2003-10-28 Micron Technology, Inc. Method for forming a low leakage contact in a CMOS imager
JP4463428B2 (ja) * 1999-01-29 2010-05-19 浜松ホトニクス株式会社 受光装置
US6654057B1 (en) * 1999-06-17 2003-11-25 Micron Technology, Inc. Active pixel sensor with a diagonal active area
JP3922853B2 (ja) * 1999-12-07 2007-05-30 松下電器産業株式会社 固体撮像装置
US6407440B1 (en) * 2000-02-25 2002-06-18 Micron Technology Inc. Pixel cell with high storage capacitance for a CMOS imager
JP2001339643A (ja) * 2000-05-30 2001-12-07 Nec Corp 固体撮像装置用黒レベル発生回路及び固体撮像装置
US7038820B1 (en) * 2002-04-03 2006-05-02 Eastman Kodak Company Automatic exposure control for an image sensor
JP3948433B2 (ja) * 2003-05-21 2007-07-25 コニカミノルタホールディングス株式会社 固体撮像装置
US7136763B2 (en) * 2003-06-17 2006-11-14 General Motors Corporation Increasing current and voltage sensor accuracy and resolution in electric and hybrid electric vehicles

Also Published As

Publication number Publication date
EP1619879A2 (en) 2006-01-25
TW200605336A (en) 2006-02-01
US7408539B2 (en) 2008-08-05
US20060017714A1 (en) 2006-01-26
KR100732299B1 (ko) 2007-06-25
JP2006033631A (ja) 2006-02-02
CN1725502A (zh) 2006-01-25
KR20060046633A (ko) 2006-05-17

Similar Documents

Publication Publication Date Title
TWI266419B (en) Solid-state imaging apparatus and sampling circuit
US7616242B2 (en) Linear-logarithmic pixel sensors and gain control circuits therefor
US6600471B2 (en) Precise MOS imager transfer function control for expanded dynamic range imaging
KR100886856B1 (ko) Ｃｍｏｓ 이미지 센서
US9055246B2 (en) Noise-cancelling image sensors
TW200537080A (en) Light receiver and solid camera device
DE102007045448A1 (de) Bildsensor
TW200903787A (en) Image sensor with gain control
KR100619126B1 (ko) ｋＴＣ 잡음을 저감한 ＣＭＯＳ 이미지 센서, 그 이미지센서에 사용하는 리셋 트랜지스터 제어 회로, 및 그 제어회로에 사용하는 전압 전환 회로
US7417678B2 (en) Precise CMOS imager transfer function control for expanded dynamic range imaging using variable-height multiple reset pulses
JPH10257389A (ja) 増幅型固体撮像装置及びその動作方法
US8330092B2 (en) Snapshot pixel circuit for minimizing leakage current in an imaging sensor having a two-pole integration switch
EP1770990A1 (en) Solid-state image pickup device and sampling circuit
JPH02208974A (ja) 固体撮像装置
CA2568503A1 (en) Method and device using ccd-based low noise parametric amplifier
JP2023047172A (ja) 積層型固体撮像装置およびその画素リセット方法
Izadi et al. Noise optimization of an active pixel sensor for real-time digital x-ray fluoroscopy
Safavian et al. A novel hybrid active-passive pixel with correlated double sampling CMOS readout circuit for medical x-ray imaging
WO2011055237A1 (en) Noise-cancelling image sensors
JP2001250933A (ja) 固体撮像装置
Safavian et al. TFT active image sensor with current-mode readout circuit for digital x-ray fluoroscopy
Das et al. A wide dynamic range integrating pixel with controllable logarithmic photoresponse
JPS59101864A (ja) 固体撮像装置
JPH02199973A (ja) 固体撮像装置
JPH01135275A (ja) 固体撮像装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees