JP2006033631A - 固体撮像装置及びサンプリング回路 - Google Patents

Abstract

【課題】 サンプリング回路自体の不均一性に起因する列方向（又は行方向）に相関を持った固定パターンノイズの発生を防止した固体撮像装置を提供する。
【解決手段】 光電変換素子ＰＤからの信号をサンプリングするサンプリング回路を備える固体撮像装置であって、サンプリング回路は、光電変換素子ＰＤからの信号を保持するためのサンプリングキャパシタＣ_SHと、光電変換素子ＰＤからの信号をサンプリングキャパシタＣ_SHに伝達する又はその伝達を遮断するサンプリングＭＯＳスイッチＭ１２と、サンプリングＭＯＳスイッチＭ１２のソース及びドレイン電極のうちのサンプリングキャパシタＣ_SHに近い電極とサンプリングＭＯＳスイッチＭ１２のゲート電極とに接続されたダンピングキャパシタＣ_DSとを備える。
【選択図】 図１

Description

本発明は、ビデオカメラ、デジタルスチルカメラを代表とする画像入力装置などに好適な固体撮像装置に関し、特にＭＯＳ又はＣＭＯＳ型撮像素子からの信号を読み出すサンプリング回路に関する。

ビデオカメラ、デジタルスチルカメラを代表とする画像入力装置の普及に伴い、様々な固体撮像装置が提案されている（例えば、特許文献１参照）。
図１１は、従来の固体撮像装置の回路図である。単位画素（光電変換素子）が、フォトダイオードＰＤ、読み出しＭＯＳトランジスタＭ１、フローティングディフュージョンＦＤ、リセットＭＯＳスイッチＭ２、増幅ＭＯＳスイッチＭ３、行選択ＭＯＳスイッチＭ４で構成され、垂直シフトレジスタ９０が画素を同一行ごとに動作を制御している。列信号線ＶＳＩＧｎ、ＶＳＩＧｎ＋１には、サンプリングＭＯＳスイッチＭ１２、クランプキャパシタＣ_CL、サンプリングキャパシタＣ_SH、クランプＭＯＳスイッチＭ１６により構成された相関２重サンプリング回路（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ回路；以後ＣＤＳ回路という。）が接続され、ＣＤＳ回路で画素の固定パターンノイズが抑圧された信号が、水平シフトレジスタ９１で制御された列選択ＭＯＳスイッチＭ１４を介して水平信号線ＨＳＩＧに出力され、増幅回路ＡＭＰ９２及びＣＤＳ９３を経て、画像信号として出力される。なお、水平信号線ＨＳＩＧには、水平信号線リセットパルスΦＨＲに同期したバイアス電圧ＶＨＢを水平信号線ＨＳＩＧに印加するためのＶＨＢ印加回路（水平信号線リセットＭＯＳスイッチＭ１５、定電圧源ＶＨＢが接続されている。

図１２は、図１１に示された従来の固体撮像装置の動作を示すタイミングチャートである。単位画素の詳細な動作は以下のようになっている。図１２に示されるように、ある水平ブランキング期間ＨＢＬＫ中、該当する水平走査ライン（例えばｍ行目）の画素行について、まず垂直シフトレジスタ９０から出ている行リセットパルスΦＶＲＳＴｍにより、フローティングディフュージョンＦＤを電源電圧ＶＤＤにリセットする。すぐに、行選択パルスΦＶＳＬｍを立ち上げて、フローティングディフュージョンＦＤがリセット状態にある画素のリセットレベルを列信号線ＶＳＩＧｎに出力させる。

この画素のリセットレベルを列信号線ＶＳＩＧｎに接続されたＣＤＳ回路が第１のサンプリング動作（以後、クランプという。）を行う。このクランプは、サンプリングＭＯＳスイッチＭ１２を通って画素のリセットレベル（第１の画素信号）がクランプキャパシタＣ_CLの第１電極（サンプリングＭＯＳスイッチＭ１２と接続されている電極）に与えられ、クランプＭＯＳスイッチＭ１６を介してクランプ電圧ＶＣＬがクランプキャパシタＣ_CLの第２電極（クランプＭＯＳスイッチＭ１６と接続されている電極）に与えられている間に、クランプＭＯＳスイッチＭ１６の制御電極（以後、ゲート電極という。）に入るクランプパルスΦＣＬが立下げることで、クランプキャパシタＣ_CLとサンプリングキャパシタＣ_SHの接続点をクランプ電圧ＶＣＬに保持する動作が行われる（ｔ＝ｔ１〜ｔ＝ｔ２）。

その後、同じ水平ブランキング期間ＨＢＬＫの中盤に行読み出しパルスΦＶＲＤｍが立ち上がることで、フォトダイオードＰＤから信号電荷がフローティングディフュージョンＦＤに転送されると、列信号線ＶＳＩＧｎには信号電荷に応じた変化が信号レベル（第２の画素信号）として現れるので、この信号レベルをＣＤＳ回路が第２のサンプリング動作（以後サンプル）をする。このサンプルは、サンプリングパルスΦＳＨを立ち下げることで、列信号線ＶＳＩＧｎの電圧変化（信号レベルとリセットレベルの差分）がクランプキャパシタＣ_CLとサンプリングキャパシタＣ_SHの接続点に保持される（ｔ＝ｔ３〜ｔ＝ｔ４）。このとき、その接続点に保持される電圧は、クランプ電圧ＶＣＬを基準に信号レベルとリセットレベルの差分のクランプキャパシタＣ_CLとサンプリングキャパシタＣ_SHの容量分割比分だけ変化した値になり、これにより単位画素の増幅ＭＯＳスイッチＭ３に含まれる閾値電圧バラツキは差し引かれ、画素の固定パターンノイズが抑圧される。

ここで保持された電圧は、水平シフトレジスタ９１により制御された列選択ＭＯＳスイッチＭ１４を介して、列ごとに順次水平信号線ＨＳＩＧに現れる（ｔ＝ｔ５〜ｔ＝ｔ６）。このとき、サンプリングキャパシタＣ_SHと水平信号線ＨＩＳＧの容量Ｃ_Hの容量分割により水平信号線ＨＳＩＧの電圧が変化し、それが画素の信号になって出力される。
特開平１０−１７３９９７号公報

しかしながら、このような従来のサンプリング回路では、各列信号線に接続されているＣＤＳ回路を構成するＭＯＳスイッチの閾値電圧のバラツキ（各列信号間におけるバラツキ）に起因する固定パターンノイズが発生するという問題がある。

複数のサンプリング回路において、それぞれのサンプリング電圧にバラツキが発生する支配的なメカニズムは次の通りである。
サンプリング回路は、図１３（ａ）に示されるように、基本的にＭＯＳスイッチとキャパシタＣ_SHで構成され、ＭＯＳスイッチをＯＮ状態からＯＦＦ状態になるようゲート電圧ΦＳＨを変化させることにより動作する。この等価回路は、ＭＯＳスイッチがＯＮ状態のときが図１３（ｂ）、ＭＯＳスイッチがＯＦＦ状態のときが図１３（ｃ）に示される回路となる。図１３（ａ）の等価回路に示されるように、ＯＮ状態では入力信号ＶＩＮとサンプリングキャパシタＣ_SHは導通状態にあり、サンプリングパルスΦＳＨがＭＯＳスイッチのゲートキャパシタンスＣ_Gで容量結合した形になっている。ただし、ゲートキャパシタンスの一方でＣ_Gは、ゲートソース間容量Ｃ_GS、ゲートドレイン間容量Ｃ_GD、及びＭＯＳスイッチが線形領域の動作点に入っているときのゲート酸化膜（チャネル間）容量Ｃ_GOの合計である。一方、図１３（ｃ）の等価回路に示されるように、ＯＦＦ状態では容量モデルが変化し、入力信号ＶＩＮはゲートドレイン間容量Ｃ_GDを介してサンプリングパルスΦＳＨと容量結合し、サンプリングキャパシタＣ_SHはゲートソース間容量Ｃ_GSを介してサンプリングパルスΦＳＨと容量結合し、入力信号ＶＩＮとサンプリングキャパシタＣ_SHとの間は非導通状態になっている。

このようなＭＯＳスイッチのキャパシタンスモデルを用いて、図１４（ａ）に示されるように、同じ２つのサンプリング回路が異なる閾値電圧Ｖ_th1、Ｖ_th2を持ったＭＯＳスイッチで構成されている時に、図１４（ｂ）に示されるような閾値電圧の差（バラツキ）ΔＶ_thに起因して、次に式で示されるように、サンプリングされる電圧の差（バラツキ）ΔＳＨが発生する。

このようなメカニズムに従って、図１１に示された従来の固体撮像装置においては、以下のような動作フェーズにおいてバラツキが発生する。
（クランプフェーズ；図１２におけるｔ＝ｔ１〜ｔ＝ｔ２）
図１５（ａ）は、このフェーズ、すなわち第１の画素信号をサンプリングする動作に関して、従来回路の中でクランプフェーズにだけ関係した部分だけを示す回路図である。このとき、クランプパルスΦＣＬが入るクランプＭＯＳスイッチＭ１６の閾値バラツキをΔＶ_th-clamp、そのクランプＭＯＳスイッチＭ１６のゲートソース間容量をＣ_GS、サンプリングキャパシタ容量をＣ_SH、クランプキャパシタ容量をＣ_CLとすると、サンプリングキャパシタに蓄積される電荷のバラツキΔＱ_CSH-clamp（閾値バラツキを電荷に換算したもの）は次の式で示される。

（サンプルフェーズ；図１２におけるｔ＝ｔ３〜ｔ＝ｔ４）
図１５（ｂ）は、このフェーズ、すなわち第２の画素信号をサンプリングする動作に関して、従来回路の中でサンプルフェーズにだけ関係した部分だけを示す回路図である。このとき、サンプルパルスΦＳＨが入るサンプリングＭＯＳスイッチＭ１２の閾値バラツキをΔＶ_th-sample、そのＭＯＳスイッチのゲートソース間容量をＣ_GS、サンプリングキャパシタ容量をＣ_SH、クランプキャパシタ容量をＣ_CLとすると、サンプリングキャパシタに蓄積される電荷のバラツキΔＱ_CSH-sampleは次の式で示される。

（水平出力フェーズ；図１２におけるｔ＝ｔ５〜ｔ＝ｔ６）
図１５（ｃ）は、このフェーズ、すなわちサンプリングキャパシタに記憶された信号電圧を水平信号線に出力する動作に関して、従来回路の中で水平出力フェーズにだけ関係した部分だけを示す回路図である。このとき、列選択パルスΦＨｎが入る列選択ＭＯＳスイッチＭ１４の閾値バラツキをΔＶ_th-HSW、そのＭＯＳスイッチのゲートソース間容量をＣ_GS、ゲートドレイン間容量をＣ_GD、及びＣ_GSとＣ_GDとゲート酸化膜容量の合計をＣ_Gとすると、サンプリングキャパシタと水平信号線容量Ｃ_Hを持つ水平信号線に現れる電荷量のバラツキΔＱ_CSHCH-Houtは次の式で示される。

以上の３つのフェーズにおいて、個々に独立したＭＯＳスイッチの閾値バラツキにより電荷バラツキが発生するため、すべてのフェーズのバラツキが加算され、縦筋状の固定パターンノイズになる。水平信号線に現れる信号電圧のばらつきに直すと、次の式のようになる。

つまり、各列信号に接続されたＣＤＳ回路を構成するクランプＭＯＳスイッチＭ１６、サンプリングＭＯＳスイッチＭ１２及び列選択ＭＯＳスイッチＭ１４の閾値電圧のバラツキ（各ＣＤＳ回路間における不均一性）に起因して、同一の入力信号であっても、各列ごとに、異なる電圧が生じることになる。この結果、従来の回路構成ではＭＯＳスイッチの閾値バラツキを取り除かない限り縦筋状の固定パターンノイズが抑圧できないことを意味している。

そこで、本発明は、サンプリング回路自体の不均一性に起因する列方向（又は行方向）に相関を持った固定パターンノイズの発生を防止した固体撮像装置等を提供することを目的とする。

上記目的を達成するために、本発明に係る固体撮像装置は、光電変換素子からの信号をサンプリングするサンプリング回路を備える固体撮像装置であって、前記サンプリング回路は、前記信号を保持するためのキャパシタであるサンプリングキャパシタと、前記信号を前記サンプリングキャパシタに伝達する又はその伝達を遮断するＭＯＳトランジスタであるサンプリングＭＯＳスイッチと、前記サンプリングＭＯＳスイッチのソース及びドレイン電極のうちの前記サンプリングキャパシタに近い電極と前記サンプリングＭＯＳスイッチのゲート電極とに接続されたキャパシタである第１ダンピングキャパシタとを備えることを特徴とする。このとき、前記第１ダンピングキャパシタの容量は、前記サンプリングＭＯＳスイッチのソース電極と基準電位間の容量、ドレイン電極と基準電位間の容量及び前記サンプリングＭＯＳスイッチ固有の容量から定まる値とする。

これによって、複数のサンプリング回路においてサンプリングＭＯＳスイッチの閾値電圧にバラツキがあっても、サンプリングキャパシタに入る電荷量はそのバラツキの影響を受けることがないので、サンプリングフェーズにおける信号バラツキが防止され、サンプリング回路自体の不均一性に起因する列方向（又は行方向）に相関を持った固定パターンノイズの発生が防止される。

また、前記サンプリング回路はさらに、前記サンプリングキャパシタと出力線との接続をＯＮ又はＯＦＦにするＭＯＳスイッチである列選択ＭＯＳスイッチと、前記列選択ＭＯＳスイッチのソース及びドレイン電極のうちの前記サンプリングキャパシタに近い電極と前記列選択ＭＯＳスイッチのゲート電極とに接続されたキャパシタである第２ダンピングキャパシタとを備えてもよい。このとき、前記第２ダンピングキャパシタの容量は、前記列選択ＭＯＳスイッチのソース電極と基準電位間の容量、ドレイン電極と基準電位間の容量、前記列選択ＭＯＳスイッチ固有の容量及び前記サンプリングＭＯＳスイッチ固有の容量から定まる値とする。

これによって、複数のサンプリング回路において列選択ＭＯＳスイッチの閾値電圧にバラツキがあっても、サンプリングキャパシタから出力線に出力される信号はそのバラツキの影響を受けることがないので、水平出力フェーズにおける信号バラツキが防止され、サンプリング回路自体の不均一性に起因する列方向（又は行方向）に相関を持った固定パターンノイズの発生が防止される。なお、出力線とは、例えば、１行分の画素信号を水平シフトレジスタからの列選択信号に従って順次出力する水平信号線である。

また、前記サンプリング回路はさらに、前記出力線にバイアス電圧を印加するバイアス電圧印加回路を備え、前記バイアス電圧印加回路は、前記列選択ＭＯＳスイッチをＯＮ状態からＯＦＦ状態にする制御信号に同期して、前記出力線に印加するバイアス電圧を変化させてもよい。

これによって、前記サンプリング回路が、前記光電変換素子からの信号を伝達する列信号線と前記サンプリングＭＯＳスイッチとの間に接続されたキャパシタであるクランプキャパシタと、前記クランプキャパシタにクランプ電圧を与えるクランプ電圧印加回路とを備え、前記光電変換素子からの信号に対して相関２重サンプリングをする場合や、前記サンプリング回路が、前記サンプリングＭＯＳスイッチと前記サンプリングキャパシタとの間に接続されたキャパシタであるクランプキャパシタと、前記クランプキャパシタにクランプ電圧を与えるクランプ電圧印加回路とを備え、前記光電変換素子からの信号に対して相関２重サンプリングをする場合において、クランプパルスに同期して出力線へのバイアス電圧を変調するので、クランプフェーズにおける信号バラツキが防止され、サンプリング回路自体の不均一性に起因する列方向（又は行方向）に相関を持った固定パターンノイズの発生が防止される。

また、前記固体撮像装置は、１列分の光電変換素子ごとに、前記サンプリング回路を２つ備え、前記２つのサンプリング回路は、前記１列分の光電変換素子からの信号を伝達する１つの列信号線を共通の入力とするように並列に接続されていてもよい。これによって、１つの列信号線（又は、行信号線）につき２つのサンプリング回路を備える方式、つまり、相関２重サンプリングと異なるサンプリング方式についても、各サンプリング回路自体の不均一性に起因する列方向（又は行方向）に相関を持った固定パターンノイズの発生が防止される。

また、前記サンプリング回路はさらに、前記サンプリングキャパシタと出力線との接続をＯＮ又はＯＦＦにするＭＯＳスイッチである列選択ＭＯＳスイッチを有し、前記サンプリングキャパシタに保持された信号を前記出力線に出力する際に、前記列選択ＭＯＳスイッチを非導通状態から導通状態にした後に非導通状態にしてもよい。これによって、列選択ＭＯＳスイッチから発生する固定パターンノイズを打ち消すことができる。

また、前記第１ダンピングキャパシタや第２ダンピングキャパシタを、前記ＭＯＳスイッチのソース及びドレイン電極のうちの前記サンプリングキャパシタに近い電極と前記ＭＯＳスイッチのゲート電極とそれら２つの電極に挟まれた前記ＭＯＳスイッチのゲート酸化膜とから構成してもよい。つまり、前記第１及び第２ダンピングキャパシタをＭＯＳスイッチと一体に形成してもよい。これによって、回路面積が縮小化される。

なお、本発明は、以上のような固体撮像装置として実現することができるだけでなく、固体撮像装置が備えるサンプリング回路単体として実現してもよい。ＭＯＳスイッチとサンプリングキャパシタを使用したサンプリング回路であれば、固体撮像装置用のサンプリング回路だけに限られず、他の装置用のサンプリング回路として適用することもできるからである。

本発明によれば、列サンプリング回路を有するＭＯＳ型又はＣＭＯＳ型撮像素子などについて、各列信号線（又は各水平信号線）に接続された列サンプリング回路（又は行サンプリング回路）から副次的に発生する縦筋状の固定パターンノイズを効果的に打ち消すことができる。

さらに、列ＣＤＳ回路を用いた固体撮像装置では、従来の方式では、ＭＯＳスイッチの持っている各部容量を無視できるぐらいにサンプリングキャパシタやクランプキャパシタを大きくしなければ縦筋状の固定パターンノイズを低減することができないのに対して、本発明では、必要最小限のサンプリングキャパシタ容量やクランプキャパシタ容量で済ますことができ、固体撮像装置の小型化が可能なる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１における固体撮像装置の回路図である。図１１に示された従来の回路と比較して回路上変更されている特徴的な点は、列信号線ＶＳＩＧｎ、ＶＳＩＧｎ＋１毎に接続されたＣＤＳ回路（列ＣＤＳ回路）の接続とその列ＣＤＳ回路における素子構成である。この列ＣＤＳ回路は、クランプキャパシタＣ_CL、サンプリングＭＯＳスイッチＭ１２、サンプリングキャパシタＣ_SH、列選択ＭＯＳスイッチＭ１４、サンプリングＭＯＳスイッチＭ１２のゲートソース間容量を増加させる追加キャパシタ（以後ダンピングキャパシタ）Ｃ_DS、列選択ＭＯＳスイッチＭ１４のダンピングキャパシタＣ_DC、水平信号線ＨＳＩＧにクランプパルスΦＣＬに同期したバイアス電圧ＶＨＢを印加するＶＨＢ変調回路（水平信号線リセットＭＯＳスイッチＭ１５、定電圧源Ｖ０、抵抗Ｒ１、Ｒ２）及び列選択ＭＯＳスイッチＭ１４の制御用ゲート回路（ゲート付きＭＯＳスイッチＧ１、Ｇ２）により構成されている。

図２は、図１に示された固体撮像装置の動作を示すタイミングチャートである。ｍ行目の画素行の動作は次に通りである。まず、水平ブランキング期間ＨＢＬＫのはじめに、垂直シフトレジスタ９０から行リセットパルスΦＶＲＳＴｍが発生し、ｍ行目の画素についてフォトダイオードＰＤで光電変換された信号電荷を信号電圧に変換するフローティングディフュージョンＦＤを電源電圧ＶＤＤにリセットする。

次にクランプフェーズ（ｔ≦ｔ１）に移り、行選択パルスΦＶＳＬｍ、サンプルパルスΦＳＨ、クランプパルスΦＣＬ、クランプ兼水平信号線リセットパルスΦＣＬ−ＨＲが立ち上がる。このとき、列信号線（ＶＳＩＧ１，．．．，ＶＳＩＧｎ，．．．，ＶＳＩＧＮ）にはｍ行目の画素からフローティングディフュージョンＦＤをリセットした第１の画素信号が出力され、列信号線ＶＳＩＧｎの電圧が第１の画素信号になっている状態でサンプリングキャパシタＣ_SHのサンプリングＭＯＳスイッチＭ１２側の電極にバイアス電圧ＶＨＢが与えられる。なお、このときのバイアス電圧ＶＨＢは、クランプパルスΦＣＬのＨｉｇｈ状態における電圧を抵抗Ｒ１及びＲ２で分圧した電圧と定電圧Ｖ０とを加算した値である。

その後、クランプパルスΦＣＬが立下り、このクランプパルスΦＣＬがゲート付きＭＯＳスイッチＧ１を介して列選択ＭＯＳスイッチＭ１４をＯＦＦ状態にするので、サンプリングキャパシタＣ_SHがバイアス電圧ＶＨＢにクランプされる（ｔ＝ｔ１〜ｔ＝ｔ２）。このとき、バイアス電圧ＶＨＢは、クランプパルスΦＣＬの立下りに同期して、一定電圧（クランプパルスΦＣＬの電圧と抵抗Ｒ１及びＲ２で定まる電圧）だけ下降する。バイアス電圧ＶＨＢをサンプリングキャパシタＣ_SHに与える必要がなくなればクランプ兼水平信号線リセットパルスΦＣＬ−ＨＲを立ち下げ、クランプフェーズを完了する。

次に、サンプルフェーズに入る前にフォトダイオードＰＤで光電変換した信号電荷をフローティングディフュージョンＦＤ転送するため垂直シフトレジスタ９０から列読み出しパルスΦＶＲＤｍを発生する。すると、フローティングディフュージョンＦＤの電位がフォトダイオードＰＤで光電変換された信号電荷の数に応じて変化し、ｍ行目の画素から第２の画素信号が出力される。

この後サンプルフェーズに入るが、すでに列信号線ＶＳＩＧｎには第２の画素信号が出力されているので、クランプキャパシタＣ_CLとサンプリングＭＯＳスイッチＭ１２を介して容量結合によりサンプリングキャパシタＣ_SHのサンプリングＭＯＳスイッチＭ１２側の電極に、バイアス電圧ＶＨＢを基準にした第１と第２の画素信号の差分、つまり画素内の増幅ＭＯＳスイッチＭ３の閾値バラツキ（画素の固定パターンノイズ）が差し引かれた、光電変換の電荷量だけに依存した電圧が現れる。サンプルフェーズ（ｔ＝ｔ４〜ｔ＝ｔ５）では、サンプルパルスΦＳＨを立ち下げる動作を行いサンプリングキャパシタＣ_SHに信号を保持させ、このフェーズを完了する。

画素のフローティングディフュージョンＦＤをリセットする動作からサンプルフェーズが水平ブランキング期間ＨＢＬＫ中に行われ、その後の水平映像期間中、水平出力フェーズ（ｔ＝ｔ６〜ｔ＝ｔ７）では、サンプリングキャパシタＣ_SHに保持された画素信号が水平シフトレジスタ９１から水平方向に順次発生する列選択パルスΦＨｎにより、ｍ行目の画素の端から順に水平信号線ＨＳＩＧに現れる。おのおのの画素信号が現れる前に、水平信号線ＨＳＩＧをリセットする必要があるので１画素期間（１ｐｉｘｅｌ）の最初にクランプ兼水平信号線リセットパルスΦＣＬ−ＨＲを発生させる。１画素期間の後半に列選択パルスΦＨｎを発生し、サンプリングキャパシタＣ_SHに保持された画素信号を水平信号線ＨＳＩＧに出力させ、１画素期間中の電圧変化を増幅回路ＡＭＰ９２の出力に接続されたＣＤＳ回路９３で検出し、画素信号として出力する。なお、列選択ＭＯＳスイッチＭ１４の制御用ゲート回路（ゲート付きＭＯＳスイッチＧ１、Ｇ２）によって、水平ブランキング期間ＨＢＬＫ中はクランプパルスΦＣＬにより、水平映像期間中は列選択パルスΦＨｎにより、列選択ＭＯＳスイッチＭ１４が制御されるように切り替えられる。

次に、本実施の形態の固体撮像装置において、列毎に接続された個々の列ＣＤＳ回路が固定パターンノイズを発生しないメカニズムを説明する。
図３（ａ）〜（ｄ）は、そのメカニズムを説明するための回路図である。図３（ａ）は、本実施の形態におけるサンプリング回路を示す。ここでは、入力信号側にＣＩという容量性の信号源を有し、サンプリングＭＯＳスイッチＱ１のドレインが接続されている。サンプリングＭＯＳスイッチＱ１のソース側にはサンプリングキャパシタＣ_Sが接続され、サンプリングＭＯＳスイッチＱ１のゲートソース間にダンピングキャパシタＣ_Dが接続された構成になっている。本図に示されるように、サンプリングＭＯＳスイッチＱ１のゲートソース間にダンピングキャパシタＣ_Dを追加することで、複数あるサンプリング回路においてＭＯＳスイッチの閾値にバラツキがあったとしても、サンプリングする電圧にバラツキを生じないようにすることができる。

図３（ｂ）及び（ｃ）は、それぞれ、サンプリングＭＯＳスイッチＱ１がＯＮ状態とＯＦＦ状態における等価回路（キャパシタンスモデル）である。ゲートキャパシタンスＣ_Gは、ゲートソース間容量Ｃ_GS、ゲートドレイン間容量Ｃ_GD、ゲート酸化膜容量Ｃ_GOの合計を表す。つまり、以下の式が成り立つ。

Ｃ_G＝Ｃ_GS＋Ｃ_GD＋Ｃ_GO
いま、図３（ｄ）に示されるように、サンプリングパルスΦＳが電源電圧ＶＤＤからサンプリングＭＯＳスイッチＱ１の閾値Ｖ_thに達するまでをＡ期間、その後ＧＮＤに至るまでをＢ期間とすると、サンプリング回路はＡ期間においては図３（ｂ）に示される等価回路となり、Ｂ期間においては図３（ｃ）に示される等価回路となる。これらの等価回路から、Ａ期間とＢ期間それぞれにおいてサンプリングキャパシタＣ_Sに入る電荷量Ｑ_CS-A（Ｖ_th）とＱ_CS-B（Ｖ_th）は、以下の式で表される。

この結果、閾値の違う（Ｖ_th1、Ｖ_th2）サンプリングＭＯＳスイッチで構成された２つのサンプリング回路のサンプリングキャパシタＣ_SにおけるＡ期間、Ｂ期間に入ってくる電荷量の差ΔＱ_CS（Ａ期間における電荷量の差（Ｑ_A（Ｖ_th1）−Ｑ_A（Ｖ_th2））とＢ期間における電荷量の差（Ｑ_B（Ｖ_th1）−Ｑ_B（Ｖ_th2））の合計）は、

で示される。この電荷量の差ΔＱ_CSをゼロにする条件式、及び、上記ゲートキャパシタンスＣ_Gの関係式より、ダンピングキャパシタＣ_Dを求めると以下の式となる。

これから、ダンピングキャパシタＣ_Dを上記式で表される値にすることで、電荷量の差ΔＱ_CSがゼロとなるので、２つのサンプリング回路でサンプルされる電圧に差が無くなる。

この関係式を本実施の形態に適用することで、図１に示されたダンピングキャパシタＣ_DS及びＣ_DCの容量値を決定することができる。
まず、サンプリングフェーズ（ｔ＝ｔ４〜ｔ＝ｔ５）で発生する固定パターンノイズを打ち消すための図１に示されたダンピングキャパシタＣ_DSに関しては、

とすればよい。なお、上記式における近似は、以下の関係を利用している。
Ｃ_SH≫Ｃ_DC＋Ｃ_GSH
また、Ｃ_G、Ｃ_GS、Ｃ_GD、Ｃ_GOは、それぞれサンプリングＭＯＳスイッチＭ１２のゲート容量、ゲートソース間容量、ゲートドレイン間容量、ゲート酸化膜容量で、Ｃ_GSHは、列選択ＭＯＳスイッチＭ１４のゲートソース間容量である。

次に、クランプフェーズ（ｔ＝ｔ１〜ｔ２）と水平出力フェーズ（ｔ＝ｔ６〜ｔ＝ｔ７）については、クランプと水平出力を同一のＭＯＳスイッチ（列選択ＭＯＳスイッチＭ１４）で行っていることから、この列選択ＭＯＳスイッチＭ１４のゲートソース間に一定容量のダンピングキャパシタンスＣ_DCを接続することと、クランプバイアスとしてのバイアス電圧ＶＨＢをクランプフェーズ（ｔ＝ｔ１〜ｔ＝ｔ２）におけるクランプパルスΦＣＬの立下りに同期するように変化（変調）させることで、両フェーズ合わせた固定パターンノイズを打ち消すことができる。

この具体的な条件は、バイアス電圧ＶＨＢの電圧変化ΔＶＨＢとダンピングキャパシタＣ_DCの容量をそれぞれ下記の式で示される値にすることである。

ただし、

であり、Ｃ_GH、Ｃ_GSH、Ｃ_GDH、Ｃ_GOHは、それぞれ列選択ＭＯＳスイッチＭ１４のゲート容量、ゲートソース間容量、ゲートドレイン間容量、ゲート酸化膜容量である。

また、ＶＨＢ変調回路における抵抗Ｒ１及びＲ２の条件は、以下の通りである。

なお、上記クランプフェーズと水平出力フェーズでの条件式の導出方法をより詳細に説明すると以下の通りである。

まず、クランプフェーズにおける電荷量のバラツキを求める。図４は、クランプフェーズにおける電荷量のバラツキを説明するための図であり、図４（ａ）は、クランプフェーズにおいてサンプリングキャパシタＣ_SHに入る電荷量に影響を与える箇所の回路図であり、図４（ｂ）は、クランプフェーズにおけるクランプパルスΦＣＬの波形を示す図である。

図４（ｂ）に示されるＡ期間、Ｂ期間それぞれにおいてサンプリングキャパシタＣ_SHに入る電荷Ｑ_A（Ｖ_th）、Ｑ_B（Ｖ_th）は、以下の式で示される。

ただし、バイアス電圧ＶＨＢは、クランプパルスΦＣＬが入力されたときに、列選択ＭＯＳスイッチＭ１４から見て水平信号線ＨＳＩＧが容量性となる（図３（ａ）に示される容量ＣＩとなる）効果を出すために、以下の式で示されるように、Ａ期間からＢ期間まで、クランプパルスΦＣＬに同期して変化させる。

上記電荷の式より、列選択ＭＯＳスイッチＭ１４の異なる閾値電圧Ｖ_th1、Ｖ_th2に起因するクランプフェーズにおける電荷量のバラツキΔＱ_Clampは以下の式で表される。

次に、水平出力フェーズにおける電荷量のバラツキを求める。図５は、水平出力フェーズにおける電荷量のバラツキを説明するための図であり、図５（ａ）は、水平出力フェーズにおいてサンプリングキャパシタＣ_SHに入る電荷量に影響を与える箇所の回路図であり、図５（ｂ）は、水平出力フェーズにおける列選択パルスΦＨの波形を示す図である。

図５（ｂ）に示されるＡ期間、Ｂ期間それぞれにおいてサンプリングキャパシタＣ_SHに入る電荷Ｑ_A（Ｖ_th）、Ｑ_B（Ｖ_th）は、以下の式で示される。

上記電荷の式より、列選択ＭＯＳスイッチＭ１４の異なる閾値電圧Ｖ_th1、Ｖ_th2に起因する水平出力フェーズにおける電荷量のバラツキΔＱ_HOUTは以下の式で表される。

以上より、クランプフェーズ及び水平出力フェーズにおける電荷量のバラツキを合わせた電荷量バラツキΔＱがゼロになればよいので、

これがゼロになる条件として、下記のＣ_DC又はα（組み合わせ）が導出される。

以上のように、本実施の形態によれば、列ＣＤＳ回路のサンプリングＭＯＳスイッチＭ１２のゲートソース間に一定容量のダンピングキャパシタＣ_DSを接続したり、列選択ＭＯＳスイッチＭ１４のゲートソース間に一定容量のダンピングキャパシタＣ_DCを接続したり、水平信号線へのバイアス電圧ＶＨＢをクランプパルスΦＣＬに同期して変化させたりすることで、列ＣＤＳ回路の不均一性に起因する縦筋状の固定パターンノイズを効果的に打ち消す、あるいは、抑制することができる。

なお、本実施の形態では、水平信号線へのバイアス電圧ＶＨＢをクランプパルスΦＣＬに同期して変化させたが、水平ブランキング期間ＨＢＬＫ中に列選択パルスΦＨｎがクランプパルスΦＣＬと同じタイミングで出力されるならば、そのような水平ブランキング期間ＨＢＬＫ中に出力される列選択パルスΦＨｎに同期してバイアス電圧ＶＨＢを変化させてもよい。つまり、クランプフェーズにおいて列選択ＭＯＳスイッチＭ１４をＯＮ状態からＯＦＦ状態に制御する信号に同期させてバイアス電圧を変調することができるならば、その変調信号はクランプパルスΦＣＬであっても列選択パルスΦＨｎであってもよい。

（実施の形態２）
次に、本発明の実施の形態２について説明する。
図６は、本発明の実施の形態２における固体撮像装置の回路図である。本実施の形態における固体撮像装置は、基本的には実施の形態１と同様に撮像素子と列ＣＤＳ回路とから構成されるが、列ＣＤＳ回路の接続が実施の形態１と異なっている。以下、実施の形態１と異なる点を中心に説明する。

列ＣＤＳ回路の入力はサンプリングＭＯＳスイッチＭ１２のドレインになっていて、ソース側にクランプキャパシタＣ_CLが接続されている。サンプリングキャパシタＣ_SHはクランプキャパシタＣ_CLと直列接続され、その接続点に列選択ＭＯＳスイッチのソースが接続されている。列選択ＭＯＳスイッチのドレインが列ＣＤＳ回路の出力に相当し、水平信号線ＨＳＩＧに接続されている。水平信号線ＨＳＩＧには、クランプ兼水平信号線リセットバイアス回路が接続され、バイアス電圧ＶＨＢとクランプ兼水平信号線リセットＭＯＳスイッチによって構成されている。

図７は、図６に示された固体撮像装置の動作を示すタイミングチャートである。動作に関する実施の形態１との違いは、サンプリングＭＯＳスイッチＭ１２から見て列信号線ＶＳＩＧｎが容量性ではなく、画素からの信号出力（電圧源）が直接見えるため、図３（ａ）で示した容量Ｃ_Iの効果を出すために、サンプリングフェーズにおいて列信号線ＶＳＩＧｎをフローティング状態にして、列信号線ＶＳＩＧｎの寄生容量を容量Ｃ_Iとして作用させることにある。そのため、実施の形態１に対して、図７に示すように、サンプリングフェーズでサンプリングパルスΦＳＨを立ち下げる（ｔ＝ｔ４〜ｔ５）前に、列信号線ＶＳＩＧｎを電気的にフローティングにするために、行選択パルスΦＶＳＬｍ及び画素の負荷に当たるＭＯＳトランジスタＭ５のゲート電圧φＶＧを立ち下げている（ｔ＝ｔ３〜ｔ４）。その他の動作は実施の形態１と同様になる。

実施の形態２の列ＣＤＳ回路の回路構成と動作が実施の形態１のそれと少し違うことから、ダンピングキャパシタの適正な値を与える式、及びクランプフェーズ（ｔ＝ｔ１〜ｔ＝ｔ２）でのバイアス電圧ＶＨＢの電圧変化を与える係数αは以下のように示される。なお、これらの値の導出方法は、実施の形態１と同様である。

以上のように、本実施の形態によれば、列ＣＤＳ回路のサンプリングＭＯＳスイッチＭ１２のゲートソース間に一定容量のダンピングキャパシタＣ_DSを接続するとともにサンプリングフェーズにおいて列信号線ＶＳＩＧｎを電気的にフローティングにしたり、列選択ＭＯＳスイッチＭ１４のゲートソース間に一定容量のダンピングキャパシタＣ_DCを接続したり、水平信号線へのバイアス電圧ＶＨＢをクランプパルスΦＣＬに同期して変化させたりすることで、列ＣＤＳ回路の不均一性に起因する縦筋状の固定パターンノイズを効果的に打ち消す、あるいは、抑制することができる。

（実施の形態３）
次に、本発明の実施の形態３について説明する。
図８は、本発明の実施の形態３における固体撮像装置の回路図である。この固体撮像装置は、列信号線ＶＳＩＧｎごとに、実施の形態１におけるＣＤＳ回路に代えて、２つのサンプリング回路（サンプリングＭＯＳスイッチＭ６、列選択ＭＯＳスイッチＭ８、ダンピングキャパシタＣ_D1及びサンプリングキャパシタＣ_SH1からなるサンプリング回路と、サンプリングＭＯＳスイッチＭ７、列選択ＭＯＳスイッチＭ９、ダンピングキャパシタＣ_D2及びサンプリングキャパシタＣ_SH2からなるサンプリング回路）を備える。また、実施の形態１における出力回路９２及び９３等に代えて、２本の水平信号線ＨＳＩＧ１及びＨＳＩＧ２に接続された差動ＡＭＰ９４を備える。

この固体撮像装置は、撮像素子からの第１の画素信号（リセットしたフローティングディフュージョンＦＤからの信号）と第２の画素信号（フォトダイオードＰＤの電荷が転送された後のフローティングディフュージョンＦＤからの信号）を同一のサンプリング回路でサンプルする相関２重サンプリングと異なり、第１と第２の画素信号を別々のサンプリング回路でサンプルし、独立した２本の水平信号線ＨＳＩＧ１、ＨＳＩＧ２にそれぞれを出力し、それらを差動ＡＭＰ９４の反転入力と非反転入力に与えることで画素の固定パターンノイズを打ち消す方法を実現した回路である。

図９は、図８に示された固体撮像装置の動作を示すタイミングチャートである。サンプリングフェーズにおいては（ｔ＝ｔ１〜ｔ２、ｔ３〜ｔ４）、実施の形態２と同様の方法によって、サンプリングキャパシタにおける電荷量のバラツキを無くすことができる。つまり、サンプリングＭＯＳスイッチＭ６、Ｍ７のゲートソース間に接続されたダンピングキャパシタＣ_D1、Ｃ_D2を実施の形態２と同様にして決定される値にするとともに、サンプリングフェーズにおいて、列信号線ＶＳＩＧｎをフローティングにし、容量性の入力として作用させればよい。

なお、この固体撮像装置では、クランプフェーズが存在しない。よって、水平出力フェーズでは、図９のタイミングチャートに示されるように、列選択ＭＯＳスイッチＭ８、Ｍ９から入ってくる電荷を見かけ上打ち消すために、一画素期間（１ｐｉｘｅｌ）の先頭に水平信号線リセット信号ΦＨＲＳＴによって水平信号線ＨＳＩＧ１及びＨＳＩＧ２をリセットした後に、一画素期間の中盤に列選択パルスΦＨｎを出力することによって列選択ＭＯＳスイッチＭ８、Ｍ９を一時的にＯＮさせる。その直後、つまり、列選択ＭＯＳスイッチＭ８、Ｍ９がＯＮからＯＦＦになった直後における水平信号線ＨＳＩＧ１及びＨＳＩＧ２の信号を映像信号とすることで、列選択ＭＯＳスイッチから発生する副次的な縦筋状固定パターンノイズを打ち消すことができる。

以上のように、本実施の形態によれば、サンプリングＭＯＳスイッチＭ６、Ｍ７のゲートソース間に一定容量のダンピングキャパシタＣ_D1、Ｃ_D2を接続するとともにサンプリングフェーズにおいて列信号線ＶＳＩＧｎを電気的にフローティングにしたり、水平信号線を一画素期間中にリセットした後に列選択ＭＯＳスイッチを一時的にＯＮさせ、そのＯＦＦ状態の直後における水平信号線の信号を映像信号として出力することで、サンプリング回路の不均一性に起因する縦筋状の固定パターンノイズを効果的に打ち消す、あるいは、抑制することができる。

（実施の形態４）
次に、本発明の実施の形態４について説明する。本実施の形態は、実施の形態１〜３の固体撮像装置のサンプリング回路に使われたダンピングキャパシタをＭＯＳトランジスタの構造に組み込むものである。

図１０（ａ）は、本実施の形態におけるＭＯＳトランジスタ（スイッチ）の構造を示す図である。図１０（ｂ）に示される通常のＭＯＳトランジスタと比較して分かるように、本実施の形態におけるＭＯＳトランジスタは、ゲート電極とソース拡散がゲート酸化膜を挟んでオーバーラップしている。これによって、そのオーバーラップ部分に発生する寄生容量がダンピングキャパシタＣ_Dとして機能するので、実施の形態１〜３のようにＭＯＳトランジスタのゲートソース間に追加で接続するダンピングキャパシタが不要となる。

本発明は、ビデオカメラ、デジタルスチルカメラを代表とする画像入力装置などに用いられる固体撮像装置として、特にＭＯＳ又はＣＭＯＳ型撮像素子からの信号を読み出すサンプリング回路を備える固体撮像装置等として利用することができる。

本発明の実施の形態１における固体撮像装置の回路図である。 同固体撮像装置の動作を示すタイミングチャートである。 同固体撮像装置のサンプリング回路を示す図である。 同サンプリング回路のクランプフェーズにおける動作を説明する図である。 同サンプリング回路の水平出力フェーズにおける動作を説明する図である。 本発明の実施の形態２における固体撮像装置の回路図である。 同固体撮像装置の動作を示すタイミングチャートである。 本発明の実施の形態３における固体撮像装置の回路図である。 同固体撮像装置の動作を示すタイミングチャートである。 （ａ）は、本発明の実施の形態４におけるＭＯＳトランジスタ（スイッチ）、（ｂ）は、通常のＭＯＳトランジスタの構造を示す図である。 従来の固体撮像装置の回路図である。 従来の固体撮像装置の動作を示すタイミングチャートである。 従来のサンプリング回路を示す図である。 従来の複数のサンプリング回路においてサンプリング電圧のバラツキが発生するメカニズムを説明する図である。 従来のサンプリング回路の各動作フェーズを説明する図である。

符号の説明

ＰＤ フォトダイオード
ＦＤ フローティングディフュージョン
Ｍ１ 読み出しＭＯＳトランジスタ
Ｍ２ リセットＭＯＳスイッチ
Ｍ３ 増幅ＭＯＳスイッチ
Ｍ４ 行選択ＭＯＳスイッチ
Ｍ５ 負荷ＭＯＳトランジスタ
Ｍ６、Ｍ７、Ｍ１２ サンプリングＭＯＳスイッチ
Ｍ８、Ｍ９、Ｍ１４ 列選択ＭＯＳスイッチ
Ｍ１０、Ｍ１１、Ｍ１５ 水平信号線リセットＭＯＳスイッチ
Ｃ_SH、Ｃ_SH1、Ｃ_SH2 サンプリングキャパシタ
Ｃ_CL クランプキャパシタ
Ｃ_DS、Ｃ_DC、Ｃ_D1、Ｃ_D2 ダンピングキャパシタ
Ｒ１、Ｒ２ 抵抗
Ｖ₀ 定電圧源
Ｇ１、Ｇ２ ゲート付きＭＯＳスイッチ

Claims (12)

1. 光電変換素子からの信号をサンプリングするサンプリング回路を備える固体撮像装置であって、
   前記サンプリング回路は、
   前記信号を保持するためのキャパシタであるサンプリングキャパシタと、
   前記信号を前記サンプリングキャパシタに伝達する又はその伝達を遮断するＭＯＳトランジスタであるサンプリングＭＯＳスイッチと、
   前記サンプリングＭＯＳスイッチのソース及びドレイン電極のうちの前記サンプリングキャパシタに近い電極と前記サンプリングＭＯＳスイッチのゲート電極とに接続されたキャパシタである第１ダンピングキャパシタと
   を備えることを特徴とする固体撮像装置。
2. 前記第１ダンピングキャパシタの容量は、前記サンプリングＭＯＳスイッチのソース電極と基準電位間の容量、ドレイン電極と基準電位間の容量及び前記サンプリングＭＯＳスイッチ固有の容量から定まる値である
   ことを特徴とする請求項１記載の固体撮像装置。
3. 前記サンプリング回路はさらに、
   前記サンプリングキャパシタと出力線との接続をＯＮ又はＯＦＦにするＭＯＳスイッチである列選択ＭＯＳスイッチと、
   前記列選択ＭＯＳスイッチのソース及びドレイン電極のうちの前記サンプリングキャパシタに近い電極と前記列選択ＭＯＳスイッチのゲート電極とに接続されたキャパシタである第２ダンピングキャパシタと
   を備えることを特徴とする請求項１記載の固体撮像装置。
4. 前記第２ダンピングキャパシタの容量は、前記列選択ＭＯＳスイッチのソース電極と基準電位間の容量、ドレイン電極と基準電位間の容量、前記列選択ＭＯＳスイッチ固有の容量及び前記サンプリングＭＯＳスイッチ固有の容量から定まる値である
   ことを特徴とする請求項３記載の固体撮像装置。
5. 前記サンプリング回路はさらに、前記出力線にバイアス電圧を印加するバイアス電圧印加回路を備え、
   前記バイアス電圧印加回路は、前記列選択ＭＯＳスイッチをＯＮ状態からＯＦＦ状態にする制御信号に同期して、前記出力線に印加するバイアス電圧を変化させる
   ことを特徴とする請求項３記載の固体撮像装置。
6. 前記サンプリング回路はさらに、
   前記光電変換素子からの信号を伝達する列信号線と前記サンプリングＭＯＳスイッチとの間に接続されたキャパシタであるクランプキャパシタと、
   前記クランプキャパシタにクランプ電圧を与えるクランプ電圧印加回路とを備え、
   前記光電変換素子からの信号に対して相関２重サンプリングをする
   ことを特徴とする請求項１記載の固体撮像装置。
7. 前記サンプリング回路はさらに、
   前記サンプリングＭＯＳスイッチと前記サンプリングキャパシタとの間に接続されたキャパシタであるクランプキャパシタと、
   前記クランプキャパシタにクランプ電圧を与えるクランプ電圧印加回路とを備え、
   前記光電変換素子からの信号に対して相関２重サンプリングをする
   ことを特徴とする請求項１記載の固体撮像装置。
8. 前記固体撮像装置は、１列分の光電変換素子ごとに、前記サンプリング回路を２つ備え、
   前記２つのサンプリング回路は、前記１列分の光電変換素子からの信号を伝達する１つの列信号線を共通の入力とするように並列に接続されている
   ことを特徴とする請求項１記載の固体撮像装置。
9. 前記サンプリング回路はさらに、前記サンプリングキャパシタと出力線との接続をＯＮ又はＯＦＦにするＭＯＳスイッチである列選択ＭＯＳスイッチを有し、前記サンプリングキャパシタに保持された信号を前記出力線に出力する際に、前記列選択ＭＯＳスイッチを非導通状態から導通状態にした後に非導通状態にする
   ことを特徴とする請求項８記載の固体撮像装置。
10. 前記第１ダンピングキャパシタは、前記サンプリングＭＯＳスイッチのソース及びドレイン電極のうちの前記サンプリングキャパシタに近い電極と前記サンプリングＭＯＳスイッチのゲート電極とそれら２つの電極に挟まれた前記サンプリングＭＯＳスイッチのゲート酸化膜とからなる
    ことを特徴とする請求項１記載の固体撮像装置。
11. 固体撮像素子からの信号をサンプリングするサンプリング回路であって、
    前記信号を保持するためのキャパシタであるサンプリングキャパシタと、
    前記信号を前記サンプリングキャパシタに伝達する又はその伝達を遮断するＭＯＳトランジスタであるサンプリングＭＯＳスイッチと、
    前記サンプリングＭＯＳスイッチのソース及びドレイン電極のうちの前記サンプリングキャパシタに近い電極と前記サンプリングＭＯＳスイッチのゲート電極とに接続されたキャパシタである第１ダンピングキャパシタと
    を備えることを特徴とするサンプリング回路。
12. 前記サンプリング回路はさらに、
    前記サンプリングキャパシタと出力線との接続をＯＮ又はＯＦＦにするＭＯＳスイッチである列選択ＭＯＳスイッチと、
    前記列選択ＭＯＳスイッチのソース及びドレイン電極のうちの前記サンプリングキャパシタに近い電極と前記列選択ＭＯＳスイッチのゲート電極とに接続されたキャパシタである第２ダンピングキャパシタと
    を備えることを特徴とする請求項１１記載のサンプリング回路。
    
    

Images