KR100383422B1

KR100383422B1 - 고체촬상소자및그것을이용한촬상장치

Info

Publication number: KR100383422B1
Application number: KR1019950043860A
Authority: KR
Inventors: 와따나베도루
Original assignee: 산요 덴키 가부시키가이샤
Priority date: 1994-11-28
Filing date: 1995-11-27
Publication date: 2003-07-18
Also published as: US5731833A; JPH08154208A; KR960020383A; JP3182303B2

Abstract

본 발명은 고체 촬상 소자의 출력 신호의 기준 레벨을 안정시키는 것을 목적으로 한다.

수평 트랜지스터(11)로부터 출력되는 정보 전하에 의거하여 영상 신호 Y1(t)를 얻는 출력 회로(12) 및 영상 신호 Y1(t)의 출력 임피던스를 적게하는 임피던스 변환 회로(13)과 함께, 영상 신호 Y1(t)의 기준 레벨을 클램프하는 클램프 회로(14)를 동일 반도체 기판상에 집적화한다.

Description

고체 촬상 소자 및 그것을 이용한 촬상 장치

본 발명은 기준 레벨의 클램프 기능을 구비한 고체 촬상 소자 및 이 고체 촬상 소자를 구비한 촬상 장치에 관한 것이다.

텔레비젼 카메라와 같은 촬상 장치에 탑재되는 CCD 고체 촬상 소자에서는 수평 시프트 레지스터로부터 1패킷마다 순차 전송 출력되는 정보 전하를 일단 용량으로 축적함으로써 전하량을 전압값으로 변환하여 영상 신호를 얻고 있다. 예를 들면, 수평 시프트 레지스터의 출력측에 마련된 용량을 수평 시프트 레지스터의 전송 클럭에 동기하여 소정 레벨까지 체인지한 후, 그 용량으로 수평 시프트 레지스터로부터 출력되는 정보 전하를 받아서 디스차지하도록 구성하고, 용량의 전위 변화를 영상 신호로서 추출하고 있다. 이 때문에, 고체 촬상 소자로부터 출력되는 영상 신호는 기준 레벨과 1패킷 분의 정보 전하의 양을 나타내는 신호 레벨이 번갈아 반복되게 된다.

이와 같은 고체 촬상 소자의 경우, 출력부의 용량을 차지할 때, 차지 동작을 제어하는 출력과 전원등에 포함되는 노이즈에 의해 차지 레벨이 변동할 우려가 있다. 따라서, 차지 레벨이 기준이 되는 수평 시프트 레지스터로부터 출력되는 정보 전하의 양에 대응하는 디스차지 레벨이 노이즈의 영향을 받고, 1패킷분의 정보 전하의 양을 영상 신호 레벨로 정확하게 표시할 수 없게 되는 문제가 발생한다.

그래서, 예를 들면 일본국 특공소 62-55349호 공보에 개시된 바와 같이, 고체 촬상 소자로부터 출력되는 영상 신호의 기준 레벨과 신호 레벨과의 차이를 추출하도록 하여 노이즈의 영향을 없애는 방법이 고려되고 있다.

제4도는 고체 촬상 소자의 출력에 포함되는 노이즈를 제어할 수 있도록 한촬상 장치의 블럭도이고, 제5도는 그 동작을 설명하는 파형도이다.

CCD 고체 촬상 소자(1)은 복수의 수광 화소가 매트릭스상으로 배치되고, 이들 수광 화소에 광전 변환 동작에 의해 발생하는 정보 전하를 축적한다. 구동 클럭 발생 회로(2)는 수직 전송 타이밍 신호 VT 및 수평 전송 타이밍 신호 HT에 응답하여 수직 전송 클럭 φV 및 수평 전송 클럭 φH에 응답하여 수직 전송 클럭 φV 및 수평 전송 클럭 φH를 발생하고, 고체 촬상 소자(1)을 펄스 구동한다. 이에 따라 고체 촬상 소자(1)의 각 수광 화소에 축적되는 정보 전하가 1패킷마다 수직 전송 클럭 φV 및 수평 전송 클럭 φH에 응답하여 수직 방향 및 수평 방향으로 순차 전송되어, 1라인 단위로 연속하는 영상 신호 Y1(t)가 출력된다. 고체 촬상 소자(1)의 출력부에서는 수평 전송 클럭 φH에 동기하여 차지 기간 TC애 기준 레벨 V0까지 차지되고, 그 후 디스차지 기간 TD에 용량으로 1패킷 분의 정보 전하가 받아들여짐으로써, 그 전하량이 나타내는 신호 레벨 V1까지 용량이 디스차지된다.

다중 샘플링 회로(3)은 고체 촬상 소자(1)에서 출력되는 영상 신호 Y1(t)를 받아들여, 영상 신호 Y1(t)의 기준 레벨과 신호 레벨과의 차이를 추출하여 영상 신호 Y2(t)를 출력한다. 이 다중 샘플링 회로(3)은 3개의 샘플링 회로(3a∼3c) 및 차동 앰프(3d)로 이루어지고, 디스차지 기간 TD에 타이밍이 일치하는 제1 샘플링 클럭 φS1과 차지 기간 TC에 타이밍이 일치하는 제2 샘플링 클럭 φS2에 응답하여 영상 신호 Y1(t)를 각각 샘플링 회로(3a, 3b)에 홀드하도록 하고 있다. 그리고, 샘플링 회로(3b)의 출력을 제1 샘플링 클럭 φS1에 응답하여 샘플링 회로(3c)에 홀드하고, 이 샘플링 회로(3c)의 출력과 샘플링 회로(3a)의 출력과의 차이를 차동앰프(3D)에서 추출하도록 하여 영상 신호 Y2(t)를 얻고 있다. 이와 같이 영상 신호 Y1(t)의 기준 레벨과 신호 레벨과의 차이로부터 얻어지는 영상 신호 Y2(t)는 영상 신호 Y1(t)에 포함되는 노이즈가 차동 앰프(3d)에 의해 캔슬되고 있고, 고체 촬상 소자(1)에 축적되는 정보 전하에 대응하는 정확한 신호 레벨을 나타내고 있다.

타이밍 펄스 생성 회로(4)는 분주 회로에 의해 구성되고, 일정 주기의 기준 클럭 CK으로부터 수직 주사 주기 및 수평 주사 주기의 수직 전송 타이밍 신호 VT 및 수평 전송 타이밍 신호 HT를 생성하여, 전송 클럭 발생 회로(2)에 공급한다. 동시에, 고체 촬상 소자(1)의 수평 전송 동작 즉, 수평 전송 클럭 φH에 동기하도록 하여 소정의 듀티비를 갖는 제1 및 제2 샘플링 클럭 φS1, φS2를 생성하고, 다중 샘플링 회로(3)에 공급한다. 이에 따라, 고체 촬상 소자(1)과 다중 샘플링 회로(3)과의 동작 타이밍을 일치시키도록 하고 있다.

이와 같이하여 다중 샘플링 회로(3)으로부터 출력되는 영상 신호 Y2(t)는 자동 이득 제어 회로나 감마 보정 회로등 각종 영상 신호 처리 회로를 경유하여 소정의 기록 매체에 기록된다.

영상 신호 Y1(t)를 받아들이는 다중 샘플링 회로(3)은 고체 촬상 소자(1)의 출력부와 마찬가지로 동작 주파수가 높기 때문에 고체 촬상 소자(1)의 전송 동작과 각 샘플링 회로(3a∼3c)의 샘플링 동작과의 위상 합치가 어려워서, 안정된 동작 특성을 얻기 곤란하다. 특히, 동작 주파수가 높은 경우에는 회로를 구성하는 각 소자의 배치 패턴의 영향을 받기 쉽기 때문에 회로 기판상에 복수의 소자를 조합시켜 샘플링 회로를 구성할 때에는 여러가지 제한을 받는다. 따라서, 회로 기판상의 패턴 설계의 자유도가 없어지고, 이 회로 기판을 이용하는 촬상 장치의 소형 계량화의 장애가 된다.

또한, 다중 샘플링 회로(3)을 고체 촬상 소자(1)에 내장하여 집적화하는 것도 생각할 수 있지만, 고체 촬상 소자(1)의 회로 규모가 커지고, 동시에 입출력 단자의 수가 많아진다. 이 때문에, 고체 촬상 소자(1)의 제조상 여러가지 문제가 발생하기 쉬워져 결과적으로 코스트업을 초래하게 된다.

그래서, 본 발명을 고체 촬상 소자의 회로 규모의 증대를 최소한으로 하고, 샘플링 회로의 동작을 안정시키는 것을 목적으로 한다.

본 발명은 상술한 과제를 해결하기 위하여 이루어진 것으로, 제1 특징으로 하는 것은 한 방향으로 연속하는 채널 영역 내에 패킷마다 정보 전하를 축적하고, 이 정보 전하를 일정한 주기로 순차 전송하는 전하 전송부와, 전송 사이클 초기 제1 기간에서 용량을 소정 전위까지 충전한 후, 전송 사이클 마지막 제2 주기에서 상기 전하 전송부에서 출력되는 상기 정보 전하를 1패킷 단위로 상기 용량으로 축적하는 출력 회로와, 상기 정보 전하에 응답하여 변화하는 상기 용량의 전위를 받아들이고, 상기 정보 전하의 축적량에 대응하는 영상 신호를 출력하는 임피던스 변환 회로와, 전송 사이클 중의 제1 기간 및 제2 기간 사이의 제3 기간에서 상기 영상 신호를 일정 전압으로 클램프하는 클램프 회로를 동일 반도체 기판상에 집적화한 것이다.

그리고, 제2 특징으로 하는 것은 전송 사이클 초기 제1 기간에서 용량을 소정 전위까지 충전한 후 전송 사이클 마지막 제2 기간에서 전하 전송부로부터 패킷마다 출력되는 정보 전하를 상기 용량으로 받아들이고, 상기 용량의 전위의 변화를 제1 영상 신호로서 추출함과 동시에, 전송 사이클 중의 제1 기간 및 제2 기간 사이의 제3 기간에서 상기 제1 영상 신호를 일정 전압으로 클램프하여 출력하는 고체 촬상 소자와, 상기 제1 영상 신호를 전송 사이클 중의 제2 기간상에 받아들여 홀드함과 동시에, 그 홀드치에 소정의 게인을 부여하여 제2 영상 신호를 출력하는 영상 처리 소자를 구비한 것이다.

본 발명의 제1 특징에 의하면, 출력부의 용량이 소정 전위까지 충전된 후의 타이밍에서 영상 신호를 일정 전압으로 클램프하는 클램프 회로가 출력 회로 및 임피던스 변환 회로와 함께 동일 기판상에 집적화되고, 영상 신호의 기준 레벨이 일정하게 유지되게 된다. 따라서, 고체 촬상 소자에서 출력되는 영상 신호를 신호 레벨을 나타내는 기간에서 샘플링함으로써, 노이즈의 영향이 제거된 영상 신호를 얻을 수 있다.

본 발명의 제2 특징에 의하면, 짧은 기간에 표시되는 출력의 기준 레벨을 클램프하는 클램프 회로를 고체 촬상 소자로 받아들여, 기준 레벨보다도 길 기간에 표시되는 출력의 신호 레벨을 샘플링하는 샘플링 회로를 신호 처리 소자에 내장시킴으로써, 신호 처리 소자에서의 위상 합치가 용이해진다. 이에 따라, 신호 처리 소자의 주파수 특성상의 제한이 완화된다.

제1도는 본 발명 고체 촬상 소자의 출력부의 회로도이고, 제2도는 그 동작을 설명하는 파형도이다.

수평 시프트 레지스터(11)은 수평 전송 클럭 φH에 응답하여 각 비트에 입력되는 정보 전하를 1패킷마다 독립하여 출력측으로 순차 전송한다. 이 수평 시프트 레지스터(11)의 각 비트에는 매트릭스상으로 배치되는 복수의 수광 화소의 각 열에 대응되어지는 수직 시프트 레지스터(도시하지 않음)의 출력이 공급된다. 출력 회로(12)는 트랜지스터(12a) 및 컨덴서(12b)조 이루어지고, 게이트에 리셋 클럭 φR이 인가되는 트랜지스터(12a)가 수평 시프트 레지스터(11)의 출력과 전원과의 사이에 접속되고, 수평 시프트 레지스터(11)의 출력과 접지와의 사이에 컨덴서(12b)가 접속된다. 컨덴서(12b)는 수평 전송 클럭 φR에 응답하여 온(ON)하는 트랜지스터(12a)를 통하여 차지된 후, 수평 시프트레지스터(11)로부터 출력되는 정보 전하를 받아서 디스차지 된다. 그래서, 컨덴서(12b) 전위의 변동이 영상 신호 Y1(t)로서 출력된다. 이 출력 회로(12)의 트랜지스터(12a)는 통상 수평 시프트 레지스터(11)의 출력측 단자에 접속하도록 하여 설치되고, 이 트랜지스터(12a) 소스의 기생 용량이 컨덴서(12b)로서 이용된다.

컨덴서(12b)는 리셋 클럭 φR이 상승한 후 하강할 때까지의 기간에 트랜지스터(12a)가 온하여 소정의 전압으로 차지된다. 이 리셋 클럭 φR의 상승되어 있는 기간이 차지 기간 TC가 된다. 리셋 클럭 φR이 하강되어 트랜지스터(12a)가 온하면, 컨덴서(12b)로부터 출력되는 전압은 트랜지스터(12a)의 게이트 용량에 대응하는 정도만큼 낮아지지만, 수평 전송 클럭 φH가 반전할 때까지 기간은 일정한 레벨을 유지한다. 이 트랜지스터(12a)가 오프한 후 수평 전송 클럭 φH가 반전할 때까지의 기간 TF에서는 컨덴서(12b)가 플로팅 상태로 된다. 이 기간 TF 동안에 컨덴서(12b)로부터 출력되는 전압이 영상 신호 Y1(t)의 기준 레벨이 된다. 그리고,수평 전송 클럭 φH가 반전하여 수평 시프트 레지스터(11)로부터 1 패킷분의 정보 전하가 컨덴서(12b)에 입력되면, 그 전하량에 따라서 컨덴서(12b)가 디스차기되기 때문에, 컨덴서(12b)에 나타나는 전압은 1 패킷분의 정보 전하의 양에 대응하는 만큼 저하한다. 이 수평 전송 클럭 φH가 반전하여 정보 전하가 전송 출력된 후 세트 클럭 φR이 상승하여 트랜지스터(12a)가 온할 때 까지와 기간이 디스차지 기간 TD가 된다.

임피던스 변환 회로(13)은 2단의 소스 폴로워 회로를 이루는 4개의 트랜지스터(13a, 13b, 13c 및 13d)에 의해 구성된다. 영상 신호 Y1(t)를 받는 트랜지스터(13a) 및 제어 전압 VG1이 게이트에 인가되는 트랜지스터(13C)가 전원 접지간에 직렬로 접속되고, 마찬가지로, 트랜지스터(13a)의 소스가 게이트에 접속되는 트랜지스터(13C) 및 트랜지스터(13C)와 공통의 제어 전압 VG1이 게이트에 인가되는 트랜지스터(13d)가 전원 접지간에 직렬로 접속된다. 이에 따라, 트랜지스터(13a)의 게이트에 공급되는 영상 신호 Y1(t)의 입력 인피던스에 대하여 트랜지스터(13C)의 소스측 출력 임피던스가 낮아지고, 높은 구동 능력이 엎어진다.

클램프 회로(14)는 컨덴서(14a) 및 트랜지스터(14b)로 이루어지고, 트랜지스터(14b)의 게이트에 클램프 클럭 φC가 인가되고, 드레인에 기준 전압 VR1이 인가되어 소스에 컨덴서(14a)를 통하여 인피던스 변환 회로(13)의 출력이 접속된다. 클램프 클릭 φC는 리셋 클럭 φR이 하강한 직후에 상승하고, 수평 전송 클럭 φH가 반전할 때까지의 기간 TF 동안 트랜지스터(14b)를 온시킨다. 이에 따라, 기간 TF 동안의 영상 신호 Y1(t)의 전압이 기준 전압 VR1으로 클램프된다. 그리고,컨덴서(14a)의 전위가 제2 영상 신호 Y2(t)로서 출력 단자(15)로부터 출력된다.

이들 출력 회로(12), 임피던스 변환 회로(13) 및 클램프 회로(14)는 수평 시프트 레지스터(11)과 함께 동일 반도체 기판상에 집적화된다.

이와 같이, 클램프 회로(14)를 포함하는 고체 찰상 소자에 있어서는 출력하는 영상 신호 Y2(t)의 기준 레벨이 기준 전압 VR1으로 유지되고 있다. 따라서, 샘플링 클럭 φS의 위상을 디스차지 기간 TD에 일치시키도록 하고, 디지차지 기간 TD에 영상 신호 Y2(t)의 전압을 샘플링 회로에 받아들이도록 하면, 노이즈의 영향에 따른 신호 레벨의 변동을 제거할 수 있다.

제3도는 본 발명의 고체 촬상 장치의 구성을 나타내는 블럭도이다.

고체 촬상 소자(10)은 수직 시프트 레지스터 및 수평 시프트 레지스터와 함께, 출력 회로(12), 임핀던스 변환 회로(13) 및 클램프 회로(14)가 동일 반도체 기판상에 집적화되어 구성된다. 출력 회로(12), 임피던스 변환 회로(13) 및 클램프 회로(14)는 제1도와 동일한 것으로, 출력 회로(12)에서 출력되는 영상 신호 Y1(t)가 임피던스 변환 회로(13)에서 추출되고, 영상 신호 Y1(t)의 기준 레벨이 클램프로 클램프되어 영상 신호 Y2(t)가 출력된다.

이 고체 촬상 소자(10)에 대해서는 제1도에 도시한 바와 같이, N 채널형 MOS트랜지스터 회로로 구성된다. 이 때문에, 고속 동작에 적합하여 리셋 클럭 φR이나 클램프 클럭 φC의 주파수가 높은 경우라도 안정된 동작을 얻을 수 있다.

영상 신호 처리 소자(20)은 샘플링 회로(21), 자동 이득 제어 회로(22) 및 A/D 변환 회로(23)이 동일 반도체 기판상에 집적화되어 구성된다. 샘플링 회로(21)은 샘플링 클럭 φS에 응답하여 영상 신호 Y2(t)를 샘플링하고, 정보 전하량에 대응된 신호 레벨만이 연속하는 영상 신호 Y3(t)를 출력한다. 이 샘플링 회로(21)에서는 샘플링 클럭 φS의 주파수 자체는 리셋 클럭 φB 및 클램프 클럭 φC와 동일하지만, 신호 레벨이 출력되는 디스차지 기간 TD가 기준 레벨을 클램프하는 기간 TF 보다도 길기 때문에, 샘플링 출력 φS 위상의 설정은 용이하다. 자동 이득 제어 회로(22)는 영상 신호 Y3(t)의 1 수직 주사 기간의 평균 레벨에 따른 이득을 영상 신호 Y3(t)에 공급함으로써, 각 수직 주사 기간의 평균 레벨을 소정의 범위로 받아들이도록 한다. A/D 변환 회로(23)은 샘플링 클럭 φS에 동기하여, 영상 신호 Y3(t)를 디지탈 데이타로 변환하고, 영상 데이타 YD(n)을 출력한다. 이 영상 데이타 YD(n)은 디지탈 신호 처리 장치에 입력되고, 각종 레벨 보정이나 라인 보간, 컬러 영상의 경우에는 색 밸런스의 조정 처리등이 실시된 후, 소정의 기록 매체에 기록된다.

이와 같이, 영상 신호의 기준 레벨을 클램프하는 클램프(14)를 고체 촬상 소자(10)에 설치하고, 영상 신호의 신호 레벨을 샘플링하는 샘플링 회로(21)을 영상 신호 처리 소자(20)에 설치함으로써, 신호 처리 소자(20)에서의 주파수 특성상의 제한이 대폭적으로 완화된다. 이 때문에, 회로 설계의 자유도가 확대되어, 다 기능화에 유리하다.

본 발명에 의하면, 고체 촬상 소자로부터 얻어지는 영상 신호의 기준 레벨을 미리 고정할 수 있기 때문에, 고체 촬상 소자의 출력에 대하여 기준 레벨과 신호 레벨과의 차이를 추출하는 다중 샘플링 회로가 필요없게 된다. 이 때문에, 고체 촬상 소자의 출력을 받아들이는 신호 처리 회로의 구성을 간략화할 수 있다.

또한, 고체 촬상 소자에 클램프 회로를 내장시키고, 신호 처리 소자에 샘플링 회로를 내장시킴으로써 신호 처리 소자가 주파수 특성상 제한을 받기 어려워져서, 각 클럭의 위상 합치가 용이해진다. 따라서, 소자의 회로 설계의 자유도가 확대됨으로써, 회로 규모의 축소나 다기능화가 가능해지고, 코스트의 삭감을 전망할 수 있다.

제1도는 본 발명의 고체 촬상 소자의 출력부의 구성을 도시한 회로도.

제2도는 본 발명의 고체 촬상 소자의 동작을 설명하는 파형도.

제3도는 본 발명의 고체 촬상 소자의 구성을 도시한 블럭도.

제4도는 종래의 고체 촬상 장치의 구성을 도시한 블럭도.

제5도는 종래의 고체 촬상 장치의 동작을 설명하는 출력 파형도.

도면의 주요 부분에 대한 부호의 설명

1 : 고체 촬상 소자 2 : 전송 클럭 발생 회로

3 : 다중 샘플링 회로 4 : 타이밍 펄스 생성 회로

10 : 고체 촬상 소자 11 : 수평 시프트 레지스터

12 : 출력 회로 13 : 임피던스 변환 회로

14 : 클램프 회로 20 : 영상 신호 처리 소자

21 : 샘플링 회로 22 : 자동 이득 제어 회로

23 ; A/D 변환 회로

Claims

한 방향으로 연속하는 채널 영역 내에 패킷마다 정보 전하를 축적하고, 상기 정보 전하를 일정 주기로 순차 전송하는 전하 전송부와,

전송 사이클 초기 제1 기간에서 용량을 소정 전위까지 충전한 후, 전송 사이클 마지막 제2 주기에서 상기 전하 전송부로부터 출력되는 상기 정보 전하를 1패킷 단위로 상기 용량으로 축적하는 출력 회로와,

상기 정보 전하에 응답하여 변화하는 상기 용량의 전위를 받아들이고, 상기 정보 전하의 축적량에 대응하는 영상 신호를 출력하는 임피던스 변환 희로와,

전송 사이클 중의 제1 기간 및 제2 기간 사이의 제3 기간에서 상기 영상 신호를 일정 전압으로 클램하는 클램프 회로를

동일 반도체 기판상에 집적화하여 이루어진 것을 특징으로 하는 고체 촬상 소자.
제1항에 있어서,

상기 출력 회로 및 상기 클램프 회로는 전송 사이클에 일치하는 주기를 갖는 리셋 클럭 및 클램프 클럭에 각각 응답하여 동작하는 N 채널형 MOS 트랜지스터를 포함하는 것을 특징으로 하는 고체 촬상 소자.
전송 사이클의 초기 1 기간에서 용량을 소정 전위까지 충전한 후, 전송 사이클의 마지막 제2 기간에서 전하 전송부로부터 패킷마다 출력되는 정보 전하를 상기 용량으로 받아들이고, 상기 용량의 전위의 변화를 제1 영상 신호로서 추출함과 동시에, 전송 사이클 중의 제1 기간 및 제2 기간 사이의 제3 기간에서 상기 제1 영상 신호를 일정 전압으로 클램프하여 출력하는 고체 촬상 소자와,

상기 제1 영상 신호를 전송 사이클 중의 제2 기간에서 받아들여 홀드함과 동시에, 그 홀드치에 소정의 게인을 부여하여 제2 영상 신호를 출력하는 영상 신호 처리 소자를 구비한 것을 특징으로 하는 촬상 장치.
제3항에 있어서,

상기 고체 촬상 소자가 N 채널형 MOS 트랜지스터 회로로 구성되고, 상기 영상 신호 처리 소자가 상보형 MOS 트랜지스터 회로로 구성되는 것을 특징으로 하는 촬상 장치.