JP2008017349A - 固体撮像装置 - Google Patents

Abstract

【課題】 本発明は、読み出し回路の特性のバラツキを低減することで、画像信号に発生するＦＰＮを抑制することができる固体撮像装置を提供することを目的とする。
【解決手段】 ＭＯＳトランジスタＴ１０，Ｔ１２ａ，Ｔ１２ｂをＯＮとしてリセット状態としたときに、ノイズ信号が出力信号線４から出力される。このとき、ＭＯＳトランジスタＴ１６をＯＦＦとするとともに、ＭＯＳトランジスタＴ１５ａをＯＮとし、ＭＯＳトランジスタＴ１２ａをＯＮからＯＦＦに切り換えることで、キャパシタＣ３ａにノイズ信号に応じた電圧信号をサンプルホールドする。そして、ＭＯＳトランジスタＴ１５ａをＯＦＦとするとともにＭＯＳトランジスタＴ１５ｂをＯＮとしたとき、画像信号が出力信号線４から出力される。そして、ＭＯＳトランジスタＴ１２ｂをＯＮからＯＦＦに切り換えることで、キャパシタＣ３ｂに画像信号に応じた電圧信号をサンプルホールドする。
【選択図】 図４

Description

本発明は、入射光量に応じた電気信号を出力する固体撮像装置に関するもので、特に、各画素の感度バラツキを除去するＣＤＳ（Correlated Double Sampling）回路を備えた固体撮像装置に関する。

従来より使用されている固体撮像装置には、光電変換素子で発生した光電荷を読み出す手段によってＣＣＤ型とＣＭＯＳ型に大きく分けられる。ＣＣＤ型は光電荷をポテンシャルの井戸に蓄積しつつ、転送するようになっており、又、ＣＭＯＳ型はフォトダイオードのｐｎ接合容量に蓄積した電荷をＭＯＳトランジスタを通して読み出すようになっている。そして、ＣＭＯＳ型の固体撮像装置について、本出願人は、そのダイナミックレンジを広くするために対数変換動作を行う構成とした固体撮像装置や、線形変換動作と対数変換動作とを切り換えることが可能な固体撮像装置を提案している（特許文献１、特許文献２参照）。

このような固体撮像装置は、同一行に配置された各画素から出力される画像信号を電圧信号として各行毎にサンプリングするとともにサンプリングされた１行分の画像信号を各列毎に装置外部に出力するＣＤＳ回路が備えられる。即ち、ＣＤＳ回路では、１行分の画素からの画像信号が読み出されてサンプリングされるととともに、この１行分の各画素の感度バラツキを表すノイズ信号が読み出されてサンプリングされる。そして、このサンプリングされた画像信号及びノイズ信号が１画素毎に読み出されて、ノイズ除去された画像信号が装置外部に出力される。

このようなＣＤＳ回路を備えた固体撮像装置の一般的な構成を、図１に示す。図１の固体撮像装置は、行列配置（マトリクス配置）された画素Ｇ11〜Ｇmnを備えるとともに、この画素Ｇ11〜Ｇmnに垂直走査回路１が行（ライン）３−１〜３−ｎを通じて信号を与えることで、垂直方向に順次走査していく。又、水平走査回路２によって、読み出し回路５−１〜５−ｍを駆動させることで、画素から出力信号線４−１〜４−ｍに導出された光電変換信号を画素ごとに水平方向に順次読み出す。尚、出力信号線４−１〜４−ｍそれぞれには、定電流源６−１〜６−ｍが接続されているため、画素Ｇ11〜Ｇmnからの光電変換信号が電圧信号として出力される。

そして、この読み出し回路５−１〜５−ｍでは、１行分における各画素から出力された画像信号（撮像情報とノイズ成分とを含む電気信号）とノイズ信号（ノイズ成分から成る電気信号）とがサンプルホールドされる。その後、読み出し回路５−１〜５−ｍが順番に、サンプルホールドした画像信号とノイズ信号とを補正回路７に送出する。こうして、補正回路７では、読み出し回路５−ａ（ａ：１≦ａ≦ｍの自然数）より画像信号が与えられるとき、この画像信号に対して、読み出し回路５−ａより与えられたノイズ信号に基づいて補正処理を施して、ノイズ除去した画像信号を外部に出力する。このとき、読み出し回路５−１〜５−ｍ及び補正回路７によってＣＤＳ回路が構成される。

図１の固体撮像装置において、従来の読み出し回路５（図１の読み出し回路５−１〜５−ｍに相当する）が、図１２のように、出力信号線４（図１の出力信号線４−１〜４−ｍに相当する）に一端が接続されるキャパシタＣ１と、キャパシタＣ１の他端に一端が接続されるキャパシタＣ２と、キャパシタＣ１，Ｃ２の接続ノードにソースが接続されたＭＯＳトランジスタＴ１６と、ＭＯＳトランジスタＴ１６のソース及びドレインそれぞれにゲート及びドレインそれぞれが接続されたＭＯＳトランジスタＴ１１と、ＭＯＳトランジスタＴ１１のドレインにドレインが接続されたＭＯＳトランジスタＴ１２ａ，Ｔ１２ｂと、ＭＯＳトランジスタＴ１２ａ，Ｔ１２ｂそれぞれのソースに一端が接続されたキャパシタＣ３ａ，Ｃ３ｂと、ＭＯＳトランジスタＴ１２ａ，Ｔ１２ｂのソースにゲートが接続されたＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂと、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂのソースにドレインが接続されたＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂと、キャパシタＣ２の他端にドレインが接続されたＭＯＳトランジスタＴ１７と、ＭＯＳトランジスタＴ１７のドレインにドレインが接続されたＭＯＳトランジスタＴ１５と、ＭＯＳトランジスタＴ１６，Ｔ１１，Ｔ１２ａ，Ｔ１２ｂのドレインの接続ノードに一端が接続された定電流源２０と、を備える。

又、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂのドレインと定電流源２０の他端に直流電圧ＶDDが印加されるとともに、キャパシタＣ３ａ，Ｃ３ｂの他端とＭＯＳトランジスタＴ１１のソースに直流電圧ＶSSが印加される。そして、ＭＯＳトランジスタＴ１７のソースに直流電圧Ｖｒｅｆが印加され、ＭＯＳトランジスタＴ１５のソースがＭＯＳトランジスタＴ１２ａ，Ｔ１２ｂのドレインの接続ノードに接続される。又、ＭＯＳトランジスタＴ１２ａ，Ｔ１６，Ｔ１７のそれぞれのゲートに信号φＶｒ１，φＶｒ３，φＶｒ４が入力され、ＭＯＳトランジスタＴ１２ｂ，Ｔ１５のそれぞれのゲートに信号φＶｓ１，φＶｓ１０が入力される。更に、ＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂのゲートに信号φＨ１〜φＨｍのいずれかが与えられる。

尚、信号φＶｒ１，φＶｒ３，φＶｒ４，φＶｓ１，φＶｓ１０が垂直走査回路１より与えられるとともに、信号φＨ１〜φＨｍが水平走査回路２より与えられる。又、ＭＯＳトランジスタＴ１１，Ｔ１２ａ，Ｔ１２ｂ，Ｔ１３ａ，Ｔ１３ｂ，Ｔ１４ａ，Ｔ１４ｂ，Ｔ１５〜Ｔ１７はそれぞれ、バックゲートに直流電圧ＶSSが印加されたＮチャネルのＭＯＳトランジスタである。

又、補正回路７は、読み出し回路５−１〜５−ｍそれぞれに備えられるＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂそれぞれのソースに一端が接続される定電流源２３ａ，２３ｂと、ＭＯＳトランジスタＴ１４ａのソースに非反転入力端子が接続されるとともにＭＯＳトランジスタＴ１４ｂのソースに反転入力端子が接続された差動増幅回路２２と、を備える。この補正回路７において、定電流源２３ａ，２３ｂの他端にはが印加され、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂに対して定電流負荷として動作する。

このような構成の読み出し回路５−１〜５−ｍと補正回路７によってＣＤＳ回路が構成される固体撮像装置によると、まず、画素Ｇ1b〜Ｇmb（ｂ：１≦ｂ≦ｎの自然数）から各画素の感度バラツキを示すノイズ信号が出力されるとき、まず、リセット動作がなされて出力信号線４にノイズ信号となるリセット電圧Ｖｎが現れる。その後、入射光量に対して光電変換された値を示す画像信号となる信号電圧Ｖｓｎが出力信号線４に現れる。このとき、実際に入射された入射光量に応じた光電変換信号電圧Ｖｓが電圧値Ｖｓｎ−Ｖｎとなる。この電圧値Ｖｓｎ−Ｖｎによる光電変換信号電圧Ｖｓがノイズ除去された画像信号に相当する。

画素Ｇ1b〜Ｇmbがこのように動作しているとき、読み出し回路５−１〜５−ｍに垂直走査回路１からの信号φＶｒ１，φＶｒ３，φＶｒ４，φＶｓ１，φＶｓ１０が同時に与えられる。この信号φＶｒ１，φＶｒ３，φＶｒ４，φＶｓ１，φＶｓ１０の変遷を、図１３のタイミングチャートに示す。尚、図１３のタイミングチャートには、画素Ｇab（ａ：１≦ａ≦ｍの自然数）に接続された出力信号線４−ａに現れる電圧値、読み出し回路５−ａに与える信号φＨａ、読み出し回路５−ａのＭＯＳトランジスタＴ１１のドレイン及びＭＯＳトランジスタＴ１３ａ，１３ｂのソースに現れる電圧値も示す。

まず、画素Ｇ1b〜Ｇmbがリセット動作を行うため、読み出し回路５−１〜５−ｍに与えられる信号φＶｒ１，φＶｓ１，φＶｒ３，φＶｒ４がハイとされて、ＭＯＳトランジスタＴ１２ａ，Ｔ１２ｂ，Ｔ１６，Ｔ１７がＯＮとされる。これにより、ＭＯＳトランジスタＴ１１のドレイン及びゲートが電気的に接続されて自己バイアスがかかった状態となるとともに、キャパシタＣ２の他端には、ＭＯＳトランジスタＴ１７を介して基準電圧Ｖｒｅｆが印加される。このとき、ＭＯＳトランジスタＴ１５がＯＦＦの状態である。そして、画素Ｇ1b〜Ｇmbにおいてリセット動作が行われて、出力信号線４にノイズ信号となるリセット電圧Ｖｎが現れる。そのため、キャパシタＣ２の両端には、ＭＯＳトランジスタＴ１１のドレイン電圧Ｖｄｒと基準電圧Ｖｒｅｆとの差が印加された状態となる。

尚、ＭＯＳトランジスタＴ１１を、ゲートを入力とするとともにドレインを出力とする増幅率Ａの増幅回路Ｅとするとともに、ＭＯＳトランジスタＴ１６をスイッチＳ１、ＭＯＳトランジスタＴ１７をスイッチＳ２、ＭＯＳトランジスタＴ１５をスイッチＳ３とした場合、ＭＯＳトランジスタＴ１１とキャパシタＣ１，Ｃ２による反転増幅回路が図１４のような構成となる。よって、リセット動作を行うときは、図１４（ａ）に示すように、スイッチＳ１，Ｓ２がＯＮとなるとともに、スイッチＳ３がＯＦＦとなる。これにより、増幅回路Ｅの入出力が電気的に接続されるとともに、キャパシタＣ２に基準電圧Ｖｒｅｆが印加される。又、増幅回路Ｅの入力側には、容量値Ｃｉｎとなる入力容量Ｃが形成される。更に、キャパシタＣ１，Ｃ２の容量値をＣａ，Ｃｂとする。

よって、出力信号線４にノイズ信号となるリセット電圧Ｖｎが現れたときに、増幅回路Ｅ及び出力信号線４にランダムノイズが現れるため、キャパシタＣ１の両端にはノイズ電圧ｖ１，ｖ２が発生することとなる。これにより、増幅回路Ｅの入力（キャパシタＣ１，Ｃ２の接続ノード）には、ノイズ電圧ｖ１，ｖ２に基づくノイズ電荷Ｑｎ（＝Ｃａ×（ｖ２−ｖ１）＋（Ｃｂ＋Ｃｉｎ）×ｖ２）が生じる。

このようにして、ノイズ信号が出力信号線４に与えられた後、信号φＶｒ３をローとしてＭＯＳトランジスタＴ１６をＯＦＦとする。これにより、ＭＯＳトランジスタＴ１１のゲート・ドレイン間の電気的な接続が切断される。即ち、図１４（ｂ）に示すように、スイッチＳ１がＯＦＦとなって、増幅回路Ｅの入出力間における電気的な接続が切断される。よって、増幅回路Ｅの入力（キャパシタＣ１，Ｃ２の接続ノード）には、図１４（ａ）の接続関係で生じたノイズ電荷Ｑｎが残留することとなる。

その後、信号φＶｒ４をローとしてＭＯＳトランジスタＴ１７をＯＦＦとすることで、キャパシタＣ２に対する基準電圧Ｖｒｅｆとの接続を切断した後、信号φＶｓ１０をハイとしてＭＯＳトランジスタＴ１５をＯＮとする。これにより、ＭＯＳトランジスタＴ１１のドレインとキャパシタＣ２とが電気的に接続され、ＭＯＳトランジスタＴ１１のドレイン・ゲート間にキャパシタＣ２が接続された負帰還回路が構成される。よって、ＭＯＳトランジスタＴ１１とキャパシタＣ１，Ｃ２とによって、反転増幅回路が構成されることとなる。

このＭＯＳトランジスタＴ１１による負帰還回路のループゲインが十分に大きいと、ＭＯＴトランジスタＴ１１のゲート電圧は電圧Ｖｄｒのままでほとんど不変の状態となる。よって、キャパシタＣ２の他端には基準電圧Ｖｒｅｆが保持された状態となるため、ＭＯＳトランジスタＴ１１のドレインには基準電圧Ｖｒｅｆが現れる。

このとき、ＭＯＳトランジスタＴ１１のゲート・ソース間の動作電圧（閾値電圧）とは無関係に、ＭＯＳトランジスタＴ１３のソースに現れる基準電圧Ｖｒｅｆが設定される。そのため、各列毎において、ＭＯＳトランジスタＴ１１の閾値電圧にバラツキが生じても、出力となるＭＯＳトランジスタＴ１１のドレインに現れる電圧にバラツキを生じさせることがない。これにより、ＭＯＳトランジスタＴ１１の閾値電圧による縦筋ＦＰＮ（固定パターンノイズ）の発生を抑制することができる。

又、このように反転増幅回路が形成されるときの等価回路が、図１４（ｃ）のように表される。即ち、図１４（ｂ）のような接続関係から、スイッチＳ２がＯＦＦとなるとともにスイッチＳ３がＯＮされて、基準電圧Ｖｒｅｆとの接続が切断されたキャパシタＣ２が増幅回路Ｅの入出力間に接続されて、負帰還ループが形成される。これにより、増幅回路Ｅの入力側に残留しているノイズ電荷Ｑｎの影響が増幅回路Ｅの出力側に現れる。このとき、増幅回路ＥのゲインＡが十分に大きいものとされるため、増幅回路Ｅの出力側に現れるノイズ電圧Ｖｑｎが電圧値（−Ｑｎ／Ｃｂ）となる。

これにより、ＭＯＳトランジスタＴ１１のドレイン電圧は、基準電圧Ｖｒｅｆにノイズ電圧Ｖｑｎが重畳された電圧値Ｖａ（＝Ｖｒｅｆ＋Ｖｑｎ）となる。その後、信号φＶｒ１をローとしてＭＯＳトランジスタＴ１２ａがＯＦＦとなると、キャパシタＣ３ａによってＭＯＳトランジスタＴ１１のドレイン電圧となる電圧値Ｖａがサンプルホールドされる。そして、画素Ｇ1b〜Ｇmbにおいて光電変換されて得られた光電荷の転送が成されることで、画像信号となる信号電圧Ｖｓｎが出力信号線４に現れる。

今、キャパシタＣ１，Ｃ２とＭＯＳトランジスタＴ１１とで形成される反転型増幅回路は、そのゲインが（−Ｃａ／Ｃｂ）となる。そして、キャパシタＣ１での電圧の変化分となる電圧Ｖｓ（＝Ｖｓｎ−Ｖｎ）が反転増幅されて、キャパシタＣ２での電圧の変化分となる電圧Ｖａｓ（＝Ｖｓ×（−Ｃａ／Ｃｂ））が得られる。これにより、ＭＯＳトランジスタＴ１１のドレイン電圧が電圧値Ｖｂ（＝Ｖａ＋Ｖａｓ＝Ｖｒｅｆ＋Ｖｑｎ＋Ｖｓ×（−Ｃａ／Ｃｂ））となる。

そして、信号φＶｓ１をローとしてＭＯＳトランジスタＴ１２ｂがＯＦＦとなると、キャパシタＣ３ｂによってＭＯＳトランジスタＴ１１のドレイン電圧となる電圧値Ｖｂがサンプルホールドされる。その後、信号φＶｓ１０をローとしてＭＯＳトランジスタＴ１５をＯＦＦとすることによって、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂとキャパシタＣ３ａ，Ｃ３ｂとで構成されるサンプルホールド回路と、ＭＯＳトランジスタＴ１１とキャパシタＣ１，Ｃ２とで構成される反転型増幅回路との電気的な接続を切断する。

このようにして、読み出し回路５−１〜５−ｍそれぞれにおいて、キャパシタＣ３ａにノイズ信号に応じた電圧がサンプルホールドされるとともに、キャパシタＣ３ｂに画像信号に応じた電圧がサンプルホールドされる。その後、信号φＨ１，φＨ２，…，φＨｍの順にハイとされて、読み出し回路５−１〜５−ｍにおけるＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂが、５−１，５−２，…，５−ｍの順にＯＮとされる。

これにより、画素Ｇ1b〜Ｇmbの画像信号及びノイズ信号に応じた電圧信号が各画素毎に補正回路７の差動増幅回路２２に入力される。そして、差動増幅回路２２において、画像信号とノイズ信号との減算処理を行い、ノイズ除去された画像信号を、画素Ｇ1b，Ｇ2b，…，Ｇmbの順に出力する。この差動増幅回路２２における減算処理によって、ノイズ信号に応じた電圧値Ｖａと画像信号に応じた電圧値Ｖｂそれぞれに含まれる電圧成分Ｖｒｅｆ＋Ｖｑｎが消去される。これにより、減算処理後の画像信号において、ノイズ電荷Ｑｎと基準電圧Ｖｒｅｆを除去することができるため、ノイズ電荷Ｑｎによる各列毎の信号のバラツキを低減し、縦筋ＦＰＮを抑制することができる。

又、読み出し回路５−１〜５−ｍの別の構成として、図１５に示すように、図１４に示す増幅回路Ｅ及びキャパシタＣ１，Ｃ２による反転増幅回路の後段に、差動型の増幅回路Ｆによるクランプ回路が設けられた構成とするものもある。この増幅回路Ｆは、反転入力端子に一端が増幅回路Ｅの出力が接続されたキャパシタＣ４ａの他端が接続され、非反転入力端子に一端に基準電圧Ｖｒｅｆが印加されたキャパシタＣ４ｂの他端が接続される。そして、増幅回路Ｆの反転入力端子と非反転出力端子との間に、並列に接続されたスイッチＳ４ａ及びキャパシタＣ５ａが接続され、増幅回路Ｆの非反転入力端子と反転出力端子との間に、並列に接続されたスイッチＳ４ｂ及びキャパシタＣ５ｂが接続される。

このスイッチＳ４ａ，Ｓ４ｂ、キャパシタＣ４ａ，Ｃ４ｂ，Ｃ５ａ，Ｃ５ｂ、及び増幅回路Ｆによってクランプ回路が構成される。尚、増幅回路Ｅを備える反転増幅回路が前段のクランプ回路となる。又、キャパシタＣ４ａ，Ｃ４ｂの容量値をＣｃとし、キャパシタＣ５ａ，Ｃ５ｂの容量値をＣｄとすると、増幅回路Ｆを備える後段のクランプ回路におけるゲインが（−Ｃｃ／Ｃｄ）となる。以下では、増幅回路Ｅを備える反転増幅回路におけるゲイン（−Ｃａ／Ｃｂ）が十分に大きいものとすることで、容量値Ｃｃ，Ｃｄを等しい値とする。即ち、増幅回路Ｆを備える後段のクランプ回路におけるゲインが−１であるものとする。

このように増幅回路Ｆによるクランプ回路を備えるとき、まず、リセットした後に、反転増幅回路側で図１４（ｃ）のように、スイッチＳ１，Ｓ２をＯＦＦとするとともに、スイッチＳ３をＯＮとして、電圧値Ｖｎとなるノイズ信号が出力信号線４を介してキャパシタＣ１の一端に与えられる。このとき、後段のクランプ回路側では、図１５（ａ）のように、スイッチＳ４ａ，Ｓ４ｂがＯＮとされ、増幅回路Ｆの差動入力端子と差動出力端子のそれぞれが接続された状態となる。これにより、増幅回路Ｅの出力とキャパシタＣ４ａとの接続ノードに電圧Ｖａ（＝Ｖｒｅｆ＋Ｖｑｎ）が現れるが、このノイズ電圧Ｖｑｎの大きさに関係なく、増幅回路Ｆの差動出力端子に現れる電圧が０となる。

その後、電圧値Ｖｓｎとなる画像信号が出力信号線４を介してキャパシタＣ１の一端に与えられるとき、後段のクランプ回路側では、図１５（ｂ）のように、スイッチＳ４ａ，Ｓ４ｂがＯＦＦとされ、増幅回路Ｆの差動入力端子と差動出力端子のそれぞれの接続が切断された状態となる。これにより、増幅回路Ｆを備えるクランプ回路が反転増幅回路として動作する。よって、増幅回路Ｅの出力とキャパシタＣ４ａとの接続ノードに電圧Ｖｂ（＝Ｖｒｅｆ＋Ｖｑｎ＋Ｖａｓ）が現れるが、ノイズ信号が出力信号線４より与えられたときに増幅回路Ｆからの差動出力電圧が０であることから、その差動出力電圧が−Ｖａｓが出力されることとなる。このように、増幅回路Ｆによるクランプ回路によりノイズ電圧Ｖｑｎがキャンセルされ、各列毎の特性のバラツキによる縦筋ＦＰＮを防ぐことができる。

特開平１１−３１３２５７号公報 特開２００２−７７７３３号公報

上述の図１の固体撮像装置において、読み出し回路５−１〜５−ｍ及び補正回路７を図１２に示す構成とすることで、ノイズ除去した画像信号を補正回路７から出力することができる。しかしながら、補正回路７の差動増幅回路２２の入力側には、各列となる読み出し回路５−１〜５−ｍにおけるＭＯＳトランジスタＴ１４ａ，１４ｂが接続され、１列のＭＯＳトランジスタＴ１４ａ，１４ｂがＯＮとなるとき、残りのｍ−１列のＭＯＳトランジスタＴ１４ａ，１４ｂがＯＦＦとなっている。そのため、ＯＦＦとなるｍ−１個のＭＯＳトランジスタＴ１４ａ，１４ｂが等価的に複数の電極間容量が並列に接続されたこととなり、高速動作にとって無視できない大等価容量の負荷となってしまう。

これにより、高い周波数の水平走査クロックで駆動させるとき、定電流負荷となる定電流源２３ａ，２３ｂの動作電流を大きくする必要がある。よって、読み出し回路５−１〜５−ｍにおいて、信号をサンプルホールドするためのキャパシタＣ３ａ，Ｃ３ｂと差動増幅回路２２との間には、緩衝用回路となるＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂによるソースフォロワ回路が必要となる。この信号出力用のソースフォロワ回路を構成するＭＯＳトランジスタＴ１３ａ，１３ｂによって、補正回路７の差動増幅回路２２にノイズ信号と画像信号に相当する電圧信号が入力される。

そして、差動増幅回路２２に入力される電圧信号には、定電流源２３ａ，２３ｂによって設定されるＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂの動作電圧ＶｇｓｒｏＡ，ＶｇｓｒｏＢが含まれる。即ち、ＭＯＳトランジスタＴ１３ａから差動増幅回路２２の反転入力端子に入力される電圧信号Ｖｓａの値がＶａ−ＶｇｓｒｏＡとなり、又、ＭＯＳトランジスタＴ１３ｂから差動増幅回路２２の非反転入力端子に入力される電圧信号Ｖｓｂの値がＶｂ−ＶｇｓｒｏＢとなる。

よって、差動増幅回路２２で減算処理されて得られる画像信号の電圧値がＶｓ×（−Ｃａ／Ｃｂ）−（ＶｇｓｒｏＢ−ＶｇｓｒｏＡ）となり、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂによる動作電圧の差ΔＶｇｓが含まれた信号となる。このＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂによる動作電圧の差ΔＶｇｓは、各列のＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂの特性にバラツキがあることから、その値が異なるものとなる。これにより、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂの動作電圧の差である電圧成分ΔＶｇｓに基づく縦筋ＦＰＮが生じてしまう。

又、図１５のように後段にクランプ回路を設けるものとして差動出力電圧を出力することで、ノイズ除去した画像信号が出力されるものとすることができる。この後段のクランプ回路を構成する増幅回路Ｆの内部で負帰還が形成されて内部基準電圧に対して正負対象となる差動電圧が出力される。しかしながら、この増幅回路Ｆ内に形成される負帰還の回路の動作電圧にバラツキが存在するため、増幅回路Ｆの差動出力電圧にオフセット電圧が生じ、このオフセット電圧に基づく縦筋ＦＰＮが生じてしまう。

このような問題を鑑みて、本発明は、読み出し回路の特性のバラツキを低減することで、画像信号に発生するＦＰＮを抑制することができる固体撮像装置を提供することを目的とする。

上記目的を達成するために、本発明の固体撮像装置は、入射光量に応じた電気信号を出力する光電変換部を備える複数の画素と、前記画素と接続されるとともに前記画素からの電気信号が出力される出力信号線と、該出力信号線を介して前記画素からの２種類の電気信号を読み出すとともに該２種類の電気信号をサンプルホールドする読み出し回路と、該読み出し回路でサンプルホールドされた前記２種類の電気信号を減算する減算回路と、を備える固体撮像装置において、前記読み出し回路が、前記出力信号線からの電気信号が入力される増幅回路と、前記増幅回路の出力との電気的な接離を行う第１スイッチを有し、該第１スイッチをＯＮとして該第１スイッチを通じて前記２種類の電気信号のうちの一方が前記出力信号線より入力されたときの該増幅回路の出力に基づく第１電圧信号をサンプルホールドする第１サンプルホールド回路と、前記増幅回路の出力との電気的な接離を行う第１スイッチを有し、該第１スイッチをＯＮとして該第１スイッチを通じて前記２種類の電気信号のうちの他方が前記出力信号線より入力されたときの該増幅回路の出力に基づく第２電圧信号をサンプルホールドする第２サンプルホールド回路と、前記増幅回路の入力を前記第１及び第２サンプルホールド回路いずれかの出力と接続する選択回路と、を備え、前記第１電圧信号を前記第１サンプルホールド回路にサンプルホールドされるとき、前記第１スイッチによって前記増幅回路の出力と前記第１サンプルホールド回路の入力とが接続されるとともに、前記選択回路によって前記増幅回路の入力と前記第１サンプルホールド回路との出力とが接続されて、前記増幅回路と前記第１サンプルホールド回路によって第１負帰還回路が形成され、前記第２電圧信号を前記第２サンプルホールド回路にサンプルホールドされるとき、前記第２スイッチによって前記増幅回路の出力と前記第２サンプルホールド回路の入力とが接続されるとともに、前記選択回路によって前記増幅回路の入力と前記第２サンプルホールド回路との出力とが接続されて、前記増幅回路と前記第２サンプルホールド回路によって第２負帰還回路が形成され、前記第１及び第２サンプルホールド回路でサンプルホールドされた前記第１及び第２電気信号が前記減算回路に出力されることを特徴とする。

このような固体撮像装置において、前記出力信号線と前記増幅回路の入力との間に接続された第１容量素子と、前記増幅回路の入力と前記選択回路との間に接続された第２容量素子と、前記第１及び第２容量素子の接続ノードに初期電圧を与える第３スイッチと、を備え、前記第３スイッチをＯＮとして前記第１及び第２容量素子の接続ノードを前記初期電圧にリセットするとき、前記選択回路によって前記第１及び第２サンプルホールド回路のいずれか一方の出力と前記第２容量素子とを接続するものとしても構わない。

このとき、前記第３スイッチにおいて、その一端が前記第１及び第２容量素子の接続ノードに接続され、その他端が前記第２容量素子と前記選択回路との接続ノードに接続されるものとしても構わない。又、前記第３スイッチが前記増幅回路の入力と出力との間に接続されるものとしても構わない。そして、これらの固体撮像装置において、前記第３スイッチをＯＮからＯＦＦとして前記第１及び第２容量素子の接続ノードのリセット状態を解除した直後の前記増幅回路の出力に基づく電圧信号を、前記第１及び第２サンプルホールド回路のうち前記選択回路によって選択されているサンプルホールド回路にサンプルホールドする。

又、上述の固体撮像装置において、前記出力信号線と前記増幅回路の入力との間に接続された第１容量素子と、前記増幅回路の入力と前記選択回路との間に接続された第２容量素子と、前記第１及び第２容量素子の接続ノードに初期電圧を与える第４スイッチと、を備え、前記選択回路が、前記第１及び第２サンプルホールド回路の出力に加えて基準電圧を選択して前記第２容量素子に与え、前記第４スイッチをＯＮとして前記第１及び第２容量素子の接続ノードを前記初期電圧にリセットするとき、前記選択回路によって前記基準電圧を選択して前記第２容量素子に印加するものとしても構わない。

このとき、前記第４スイッチをＯＮからＯＦＦとして前記第１及び第２容量素子の接続ノードのリセット状態を解除した後、前記選択回路によって前記第１及び第２サンプルホールド回路の出力の一方を選択し、選択したサンプルホールド回路にリセット状態を解除したときの前記増幅回路の出力に基づく電圧信号をサンプルホールドする。

又、上述の各固体撮像装置において、前記選択回路と前記第２容量素子との接続ノードに接続された定電流源を備えるものとしても構わない。

又、前記第１及び第２サンプルホールド回路がそれぞれ、前記増幅回路の出力と一端が接続された前記第１又は第２スイッチの他端に接続された第３容量素子と、第１電極、第２電極、及び制御電極を備え、前記第１又は第２スイッチと前記第３容量素子との接続ノードに前記制御電極が接続されるとともに、前記第２電極が出力となる第１トランジスタと、を備えるものとしても構わない。

更に、前記増幅回路が、第１電極、第２電極、及び制御電極を備える第２トランジスタであり、前記第２トランジスタの制御電極が前記増幅回路の入力となり、前記第２トランジスタの第１電極が前記増幅回路の出力となるものとしても構わない。

又、上述の固体撮像装置において、前記複数の画素が出力する前記２種類の電気信号が、リセット時の電圧信号であるノイズ信号と、光電変換出力された電圧値に前記ノイズ信号の電圧値が重畳された画像信号とである。

本発明によると、読み出し回路における画素からの電気信号をサンプルホールドするための第１及び第２サンプルホールド回路が負帰還回路の帰還ループ上に構成されるものとした。よって、第１及び第２サンプルホールド回路の出力側が相互に影響されて初期化されることとなる。そのため、第１及び第２サンプルホールド回路の特性の差にバラツキが生じても、減算回路から出力される信号に影響を与えることがない。これにより、撮像された画像の品位を下げるＦＰＮを抑制することができる。

本発明によると、第１及び第２サンプルホールド回路の出力が増幅回路に負帰還されるように構成されているため、増幅回路の入力で発生するランダムノイズによるノイズ電圧を第１及び第２サンプルホールド回路それぞれでサンプルホールドされている電圧信号に要素として含ませることができる。よって、減算回路において、要素となるノイズ電圧がキャンセルされることとなり、ランダムノイズによる影響を低減させることができる。

＜固体撮像装置の構成＞
まず、本発明の各実施形態における固体撮像装置の構成の概略について、図１を参照して説明する。図１は、本発明の各実施形態において共通となる二次元のＭＯＳ型固体撮像装置（以下、「エリアセンサ」とする）の構成の概略を示すブロック図である。

［背景技術］で説明したように、図１に示す固体撮像装置は、画像信号及びノイズ信号を出力する画素Ｇ11〜Ｇmnと、画素Ｇ11〜Ｇmnを行毎に信号を与えて動作させる垂直走査回路１と、画素Ｇ11〜Ｇmnからの画像信号及びノイズ信号を各列毎に出力されるように動作する水平走査回路２と、垂直走査回路１から行単位で画素に信号を与えるためのライン３−１〜３−ｎと、画素Ｇ11〜Ｇmnからの画像信号及びノイズ信号が出力される出力信号線４−１〜４−ｍと、画素Ｇ11〜Ｇmnからの画像信号及びノイズ信号をサンプルホールドする読み出し回路５−１〜５−ｍと、出力信号線４−１〜４−ｍそれぞれに接続された定電流負荷となる定電流源６−１〜６−ｍと、読み出し回路５−１〜５−ｍそれぞれでサンプルホールドされた画像信号とノイズ信号とが与えられて画像信号のノイズ除去を行う補正回路７と、を備える。尚、後述するように、ライン３−１〜３−ｎはそれぞれ、複数の信号線によって構成される。

このような固体撮像装置において、画素Ｇabからの出力となる画像信号及びノイズ信号が、それぞれ、出力信号線４−ａを介して出力されるとともに、この出力信号線４−ａに接続された定電流源６−ａによって電圧増幅される。即ち、出力信号線４−ａに接続された定電流源６−ａが定電流負荷として働く。又、画素Ｇ11〜Ｇｍｎには、後述するように、これらの画素で発生した光電荷に基づく信号を出力するＭＯＳトランジスタＴ３が設けられている。このＭＯＳトランジスタＴ３と定電流源６−ａとが出力信号線４−ａを介して接続されるとき、定電流源６−ａは定電流負荷と等価であり、このＭＯＳトランジスタＴ３と定電流源６−ａとによる回路はソースフォロワ型の増幅回路となる。

このようにソースフォロワ型の増幅回路を構成することにより、出力信号線４−ａよりこの増幅がない場合に比べて大きな信号を増幅して出力することができる。従って、画素がダイナミックレンジ拡大のために感光素子から発生する光電流を自然対数的に変換しているような場合は、そのままでは出力信号が小さいが、本増幅回路を設けることにより結果として増幅回路がない場合に比べて大きな信号が得られるため、後続の信号処理回路（図示せず）での処理が容易になる。又、増幅回路の負荷抵抗部分を構成する定電流源６−１〜６−ｍを画素内に設けずに、列方向に配置された複数の画素が接続される出力信号線４−１〜４−ｍ毎に設けることにより、定電流負荷の数を低減でき、半導体チップ上で増幅回路が占める面積を少なくできる。

そして、画素Ｇabから出力された画像信号及びノイズ信号が順番に読み出し回路５−ａに送出されるとともに、この読み出し回路５−ａにおいて、送出された画像信号及びノイズ信号がサンプルホールドされる。その後、読み出し回路５−ａより、サンプルホールドされた画像信号が補正回路７に送出された後、同じくサンプルホールドされたノイズ信号が補正回路７に送出される。補正回路７では、読み出し回路５−ａより与えられた画像信号を、同じく読み出し回路５−ａより与えられたノイズ信号に基づいて補正処理して、ノイズ除去した映像信号を外部に出力する。

図１の各画素が備える画素回路の一例を図２に示す。図２に示す画素は、カソードに直流電圧ＶSSが印加されたフォトダイオードＰＤのアノードにＭＯＳトランジスタＴ１のソースが接続され、このＭＯＳトランジスタＴ１のドレインにＭＯＳトランジスタＴ４のソース及びＭＯＳトランジスタＴ２のゲートが接続される。そして、ＭＯＳトランジスタＴ２のソースにＭＯＳトランジスタＴ３のドレインが接続されるとともに、ＭＯＳトランジスタＴ３のソースが出力信号線４（図１の出力信号線４−１〜４−ｍに相当する）に接続される。

ＭＯＳトランジスタＴ２，Ｔ４のドレインには、直流電圧ＶDDが印加される。そして、ＭＯＳトランジスタＴ１，Ｔ３，Ｔ４それぞれのゲートには、垂直走査回路１からの信号線３１〜３３のそれぞれとソースが接続されたＭＯＳトランジスタＴ５〜Ｔ７のドレインが接続される。このＭＯＳトランジスタＴ５〜Ｔ７のゲートには、信号φＸが与えられる。よって、信号φＸがハイとされて、ＭＯＳトランジスタＴ５〜Ｔ７それぞれがＯＮとなることで、信号線３１〜３３（この３本の信号線３１〜３３が図１の信号線３−１〜３−ｎそれぞれに相当する）より信号φＴＸ，φＶ，φＲＳがＭＯＳトランジスタＴ１，Ｔ３，Ｔ４それぞれのゲートに与えられる。このＭＯＳトランジスタＴ１〜Ｔ７は、バックゲートが接地された（直流電圧ＶSSを印加）ＮチャネルのＭＯＳトランジスタである。尚、ＭＯＳトランジスタＴ１〜Ｔ７をＰチャネルのＭＯＳトランジスタとするときは、電源電圧が印加される。

このように構成される画素Ｇ11〜Ｇmnは、図３のタイミングチャートに従って動作することで、画像信号及びノイズ信号を出力する。尚、図３のタイミングチャートは、１水平期間の信号の状態を示すものであるとともに、出力信号線４−ａに現れる電圧値をも示す。今、ｂ行目の各画素Ｇ1b〜Ｇmbがノイズ信号及び画像信号を出力するとき、垂直走査回路２より図１の信号線３−ｂに相当する信号線３１〜３３の信号φＴＸ，φＶ，φＲＳを有効とするため、垂直走査回路２よりＭＯＳトランジスタＴ５〜Ｔ７に与える信号φＸをハイとする。よって、ＭＯＳトランジスタＴ５〜Ｔ７がＯＮとなり、信号線３１〜３３それぞれとＭＯＳトランジスタＴ１，Ｔ３，Ｔ４のゲートが電気的に接続される。

そして、ハイとなる信号φＶを信号線３２及びＭＯＳトランジスタＴ６を通じてＭＯＳトランジスタＴ３のゲートに与えることで、ＭＯＳトランジスタＴ３をＯＮとする。尚、フォトダイオードＰＤでは、光電変換動作を行うことによって、その露光量に応じた電荷を発生して蓄積する。その後、ハイとなる信号φＲＳを信号線３３及びＭＯＳトランジスタＴ７を通じてＭＯＳトランジスタＴ４のゲートに与えることで、ＭＯＳトランジスタＴ４をＯＮとする。よって、ＭＯＳトランジスタＴ２のゲートにおいて蓄電された電荷が再結合されて、ＭＯＳトランジスタＴ２のゲート電圧がリセットされる。

このとき、リセットされたＭＯＳトランジスタＴ２のゲート電圧に応じたドレイン電流がＭＯＳトランジスタＴ２に流れる。そのため、リセットされたＭＯＳトランジスタＴ２のゲート電圧に比例した電圧信号となるノイズ信号が出力信号線４−１〜４−ｍに現れる。その後、信号φＲＳをローとしてＭＯＳトランジスタＴ４をＯＦＦとした後、次に、ハイとなる信号φＴＸを信号線３１及びＭＯＳトランジスタＴ５を通じてＭＯＳトランジスタＴ１のゲートに与えることでＭＯＳトランジスタＴ１をＯＮとするまで、出力信号線４−１〜４−ｍにはノイズ信号であるリセット電圧（出力信号線４−ａにおける電圧Ｖｎに相当）が現れる。尚、このリセット電圧となるノイズ信号は、信号φＲＳをローとした直後に現れる。

そして、信号φＴＸをハイとして、ＭＯＳトランジスタＴ１がＯＮとされると、ＭＯＳトランジスタＴ２のゲートにフォトダイオードＰＤに蓄電されていた電荷が転送される。よって、信号φＴＸをローとしてＭＯＳトランジスタＴ１をＯＦＦとした後も、ＭＯＳトランジスタＴ２のゲートにフォトダイオードＰＤで光電変換されて得られた電荷が蓄積された状態となるため、ＭＯＳトランジスタＴ２のゲート電圧がフォトダイオードＰＤにおける露光量に応じた電圧となる。

よって、ＭＯＳトランジスタＴ２に保持されたゲート電圧に応じたドレイン電流が流れるため、フォトダイオードＰＤにおける露光量に線形的に比例する信号電圧（出力信号線４−ａにおける電圧Ｖｓｎに相当）となる画像信号が出力信号線４−１〜４−ｍに現れる。尚、この信号電圧となる画像信号は、信号φＴＸをローとした直後に現れる。又、この信号電圧Ｖｓｎとなる画像信号は、実際に入射された入射光量に応じた光電変換信号電圧Ｖｓがリセット電圧Ｖｎに加算された信号である。

その後、信号φＸをローとすることで、ＭＯＳトランジスタＴ５〜Ｔ７をＯＦＦとして、垂直走査回路１からｂ行目の各画素Ｇ1b〜Ｇmbに信号φＴＸ，φＶ，φＲＳが供給されることが禁止される。このように、ｂ行目の各画素Ｇ1b〜Ｇmbが動作されて画素信号及びノイズ信号が出力されて読み出し回路５−１〜５−ｍにサンプルホールドされた後、読み出し回路５−１，５−２，…，５−ｍから順に、画素Ｇ1b，Ｇ2b，…，Ｇmbの画像信号とノイズ信号とが補正回路６に与えられることで、画素Ｇ1b，Ｇ2b，…，Ｇmbのノイズ除去された画像信号が順に出力される。

そして、ｂ＋１行目の各画素Ｇ1(b+1)〜Ｇm(b+1)に接続されるライン３−（ｂ＋１）に相当する信号線３１〜３３を有効とするために、このライン３−（ｂ＋１）に相当する信号線３１〜３３に接続されたＭＯＳトランジスタＴ５〜Ｔ７のゲートに与える信号φＸをハイとする。その後、画素Ｇ1(b+1)〜Ｇm(b+1)内の各素子が図４のタイミングチャートに応じた動作をすることで、画素Ｇ1(b+1)〜Ｇm(b+1)の画像信号が出力される。

この図１に示す固体撮像装置の構成、図２に示す画素の構成、及び図３に示す画素の動作は、以下に示す各実施形態で共通の構成及び動作である。よって、以下に示す各実施形態においては、各実施形態において異なる構成及び動作となる読み出し回路５−１〜５−ｍ及び補正回路７について、説明する。尚、この読み出し回路５−１〜５−ｍ及び補正回路７によって、図１の固体撮像装置におけるＣＤＳ回路が構成される。

＜第１の実施形態＞
本発明の第１の実施形態について、以下に、図面を参照して説明する。図４は、本実施形態における固体撮像装置における読み出し回路と補正回路の内部構成を示す回路図である。尚、図４によって示される読み出し回路及び補正回路の構成において、図１２と同一の構成と成る部分については、同一の符号を付して、その詳細な説明を省略する。

本実施形態の固体撮像装置における読み出し回路５ｘ（図１に示す読み出し回路５−１〜５−ｍに相当する）は、図４に示すように、出力信号線４（図１に示す出力信号線４−１〜４−ｍに相当する）に一端が接続されるキャパシタＣ１と、キャパシタＣ１の他端に一端が接続されるキャパシタＣ２と、キャパシタＣ１，Ｃ２の接続ノードにゲートが接続されたＭＯＳトランジスタＴ１１と、ＭＯＳトランジスタＴ１１のドレインにドレインが接続されるＭＯＳトランジスタＴ１２ａ，１２ｂと、ＭＯＳトランジスタＴ１２ａ，１２ｂそれぞれのソースに一端が印加されたキャパシタＣ３ａ，Ｃ３ｂと、キャパシタＣ３ａ，Ｃ３ｂそれぞれの一端にゲートが接続されるＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂと、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂそれぞれのソースにドレインが接続されるＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂと、ＭＯＳトランジスタＴ１１，Ｔ１２ａ，Ｔ１２ｂのドレインの接続ノードに一端が接続された定電流源２０と、を備える。

更に、この読み出し回路５ｘは、キャパシタＣ１，Ｃ２の接続ノードにドレインが接続されるとともにキャパシタＣ２の他端にソースが接続されたＭＯＳトランジスタＴ１０と、ＭＯＳトランジスタＴ１０のソースとキャパシタＣ２の他端との接続ノードにドレインが接続されたＭＯＳトランジスタＴ１５ａ，Ｔ１５ｂと、ＭＯＳトランジスタＴ１０のソースとキャパシタＣ２の他端との接続ノードに一端が接続された定電流源２１と、を備える。そして、ＭＯＳトランジスタＴ１５ａ，Ｔ１５ｂそれぞれのソースがＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂそれぞれのソースに接続される。

ＭＯＳトランジスタＴ１０，Ｔ１１，Ｔ１２ａ〜Ｔ１５ａ，Ｔ１２ｂ〜Ｔ１５ｂは、バックゲートが接地された（直流電圧ＶSSが印加された）ＮチャネルのＭＯＳトランジスタで構成される。そして、ＭＯＳトランジスタＴ１１のソースとキャパシタＣ３ａ，Ｃ３ｂ及び定電流源２１の他端に直流電圧ＶSSが印加され、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂのドレインと定電流源２０の他端とに直流電圧ＶDDが印加される。

更に、ＭＯＳトランジスタＴ１２ａ，Ｔ１２ｂ，Ｔ１５ａ，Ｔ１５ｂ，Ｔ１０それぞれのゲートには信号φＶｒ１，φＶｓ１，φＶｒ２，φＶｓ２，φＶｒ３が入力され、ＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂのゲートには信号φＨ（読み出し回路５−１〜５−ｍそれぞれに与えられる信号φＨ１〜φＨｍに相当する）が入力される。そして、垂直走査回路１より信号φＶｓ１，φＶｓ２，φＶｒ１〜φＶｒ３が与えられ、水平走査回路２より信号φＨ（φＨ１〜φＨｍ）が与えられる。

補正回路７は、図１２に示す回路と同一の構成であり、ＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂのソースに一端が接続されるとともに他端に直流電圧ＶSSが印加された定電流源２３ａ，２３ｂと、ＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂそれぞれのドレインに反転入力端子及び非反転入力端子が接続された差動増幅回路２２と、を備える。そして、図４に示す回路構成の読み出し回路５−１〜５−ｍと補正回路７とで、図１に示す固体撮像装置内のＣＤＳ回路が構成される。このＣＤＳ回路を構成する読み出し回路５−１〜５−ｍと補正回路７の動作について、画素Ｇ11〜Ｇmnの動作とともに、図５のタイミングチャートを参照して説明する。

図３のタイミングチャートに従って動作する各行の画素と同期して、１水平期間毎に垂直走査回路１から読み出し回路５−１〜５−ｍに信号が与えられることで、読み出し回路５−１〜５−ｍにノイズ信号及び画像信号がサンプルホールドされた後、１画素分毎に補正回路７に出力される。この読み出し回路５−１〜５−ｍと補正回路７との動作について、図５のタイミングチャートを参照して説明する。尚、図５には、画素Ｇ1b〜Ｇmbに与える信号φＸ，φＴＸ，φＶ，φＲＳ、読み出し回路５−ａに与える信号φＨａ、出力信号線４−ａに現れる電圧値、及び読み出し回路５−ａのＭＯＳトランジスタＴ１１のドレイン及びＭＯＳトランジスタＴ１３ａ，１３ｂのソースそれぞれに現れる電圧値を示す。

画素Ｇ1b〜Ｇmbが、上述したように、図３のタイミングチャートに従って動作を行うとき、ｂ行目の信号φＸがハイとされて信号φＴＸ，φＶ，φＲＳが供給可能な状態とされるとともに、ＭＯＳトランジスタＴ３のゲートに与えられる信号φＶがハイとされる。このとき、同時に、読み出し回路５−１〜５−ｍに対して垂直走査回路１から与えられる信号φＶｒ１〜φＶｒ３，φＶｓ１がハイとされる。

これにより、信号φＶｒ１〜φＶｒ３，φＶｓ１がゲートに与えられるＭＯＳトランジスタＴ１２ａ，Ｔ１５ａ，Ｔ１０，Ｔ１２ｂがＯＮとなる。尚、信号φＶｓ２がローのままであるため、この信号φＶｓ２がゲートに与えられるＭＯＳトランジスタＴ１５ｂはＯＦＦである。よって、ＭＯＳトランジスタＴ１０，Ｔ１５ａによって、ＭＯＳトランジスタＴ１１のゲートとＭＯＳトランジスタＴ１３ａのソースとが定電流源２１と接続され、又、ＭＯＳトランジスタＴ１２ａ，Ｔ１２ｂにより、ＭＯＳトランジスタＴ１１のドレインにＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂのゲートが接続される。

尚、読み出し回路５ｘの等価回路を図６に示す。この図６の等価回路において、図１４の等価回路と同様、ＭＯＳトランジスタＴ１１を増幅回路Ｅとし、ＭＯＳトランジスタＴ１１のゲート及びドレインをそれぞれ増幅Ｅの入力及び出力とする。そして、ＭＯＳトランジスタＴ１０，Ｔ１２ａ，Ｔ１２ｂ，Ｔ１５ａ，Ｔ１５ｂそれぞれが、スイッチＳＷ１，ＳＷ２ａ，ＳＷ２ｂ，ＳＷ３ａ，ＳＷ３ｂに相当する。更に、増幅回路Ｅの入力側には、容量値Ｃｉｎとなる入力容量Ｃが形成される。

よって、ハイとなる信号φＶｒ１〜φＶｒ３，φＶｓ１が与えられるとき、図６（ａ）の等価回路のように、スイッチＳＷ１，ＳＷ２ａ，ＳＷ２ｂ，ＳＷ３ａがＯＮとなり、スイッチＳＷ３ｂがＯＦＦとなる。即ち、増幅回路Ｅの入力とＭＯＳトランジスタＴ１３ａのソースとが定電流源２１に接続されるとともに、増幅回路Ｅの出力がＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂのゲートに接続される。

このとき、定電流源２１によって電流値Ｉｄｓｈとなる定電流が流れることにより、図７に示すＭＯＳトランジスタＴ１３ａのゲート・ソース間電圧とドレイン電流との関係より、ＭＯＳトランジスタＴ１３ａのゲート・ソース間電圧が電圧値ＶｇｓｓｈＡに設定される。又、定電流源２０から定電流が与えられるＭＯＳトランジスタＴ１１のゲート・ソース間電圧がＶｇｓ１となるとき、増幅回路Ｅの入力となるＭＯＳトランジスタＴ１１のゲートに電圧値Ｖｇｓ１が現れる。

これにより、ＭＯＳトランジスタＴ１３ａのソースに対して、スイッチＳＷ１，ＳＷ３ａに相当するＭＯＳトランジスタＴ１０，Ｔ１５ａを介して、ＭＯＳトランジスタＴ１１のゲート電圧Ｖｇｓ１が与えられる。よって、増幅回路Ｅの出力となるＭＯＳトランジスタＴ１１のドレイン及びＭＯＳトランジスタＴ１３ａのゲートに現れる電圧値が、Ｖｇｓ１＋ＶｇｓｓｈＡとなる。

そして、ハイとなるパルス信号φＲＳが与えられて、画素Ｇ1b〜Ｇmbより出力信号線４−１〜４−ｍにリセット電圧となるノイズ信号が現れる。即ち、出力信号線４−ａに接続されるキャパシタＣ１の両端には、リセット電圧Ｖｎと初期電圧Ｖｇｓ１とによる電圧差が印加された状態となる。このとき、従来と同様、増幅回路Ｅ及び出力信号線４にランダムノイズが現れるため、キャパシタＣ１の両端にはノイズ電圧ｖ１，ｖ２が発生することとなる。このとき、キャパシタＣ１の両端に発生するノイズ電圧ｖ１，ｖ２によるノイズ電荷Ｑｎ（＝Ｃａ×（ｖ２−ｖ１）＋（Ｃｂ＋Ｃｉｎ）×ｖ２）が、キャパシタＣ１，Ｃ２の接続ノードに発生する。

その後、まず、信号φＶｒ３をローとすることで、ＭＯＳトランジスタＴ１０をＯＦＦとして、ＭＯＳトランジスタＴ１１のゲートと定電流源２１及びＭＯＳトランジスタＴ１３ａのソースとの電気的な接続を切断する。即ち、図６（ｂ）のように、増幅回路Ｅの入力とＭＯＳトランジスタＴ１３ａ及び定電流源２１との接続を切断する。このとき、キャパシタＣ１の両端に発生するノイズ電圧ｖ１，ｖ２によるノイズ電荷Ｑｎが、キャパシタＣ１，Ｃ２の接続ノードに残留する。

又、ＭＯＳトランジスタＴ１０がＯＦＦとされることで、ＭＯＳトランジスタＴ１１，Ｔ１２ａ，Ｔ１３ａ，Ｔ１５ａ及びキャパシタＣ２による負帰還回路が形成される。そして、この負帰還回路とキャパシタＣ１とによって、出力信号線４と接続されたキャパシタＣ１の一端を入力とするとともにＭＯＳトランジスタＴ１３ａのソースを出力とする反転型増幅回路が形成される。そして、この反転型増幅回路のゲインが、キャパシタＣ１，Ｃ２の容量値Ｃａ，Ｃｂによって、（−Ｃａ／Ｃｂ）に設定される。

このように、ＭＯＳトランジスタＴ１１，Ｔ１２ａ，Ｔ１３ａ，Ｔ１５ａ及びキャパシタＣ１，Ｃ２による反転型増幅回路が形成されるとき、上述のように、キャパシタＣ１，Ｃ２の接続ノードに残留したノイズ電荷Ｑｎにより、ＭＯＳトランジスタＴ１１のゲートである増幅回路Ｅの入力電圧が影響を受ける。即ち、この増幅回路Ｅの入力電圧におけるノイズ電荷Ｑｎによる電圧をＶｑとし、ノイズ電荷Ｑｎによって発生するＭＯＳトランジスタＴ１３ａのソース電圧をＶｑｎとすると、以下の（１）、（２）式の関係が得られる。尚、増幅回路Ｅの増幅率をＡとする。
Ｑｎ＝（Ｃａ＋Ｃｉｎ）×Ｖｑ＋Ｃｂ×（Ｖｑ−Ｖｑｎ） …（１）
Ｖｑ×Ａ＝Ｖｑｎ …（２）

よって、キャパシタＣ２の他端とＭＯＳトランジスタＴ１３ａのソースとの接続部分に現れる電圧Ｖｑｎは、Ｑｎ×Ａ／（Ｃａ＋Ｃｉｎ＋Ｃｂ×（１−Ａ））となる。そして、増幅回路ＥのゲインＡが十分に大きい値とすることで、キャパシタＣ２の他端とＭＯＳトランジスタＴ１３ａのソースとの接続部分に現れる電圧Ｖｑｎが、−Ｑｎ／Ｃｂと表すことができる。

このキャパシタＣ１，Ｃ２の接続ノードに残留したノイズ電荷ＱｎによりＭＯＳトランジスタＴ１３ａのソースとキャパシタＣ２の接続部分に現れた電圧Ｖｑｎが、ＭＯＳトランジスタＴ１０をＯＮとしているときにＭＯＳトランジスタＴ１３ａのソースに現れるＶｇｓ１に重畳することとなる。これにより、ＭＯＳトランジスタＴ１３ａのソースとキャパシタＣ２の接続部分には、電圧ＶｓＡ２（＝Ｖｇｓ１＋Ｖｑｎ）が現れることとなる。よって、ＭＯＳトランジスタＴ１１のドレインとＭＯＳトランジスタＴ１３ａのゲートの接続部分には、ＭＯＳトランジスタＴ１３ａのソース電圧ＶｓＡ２にＭＯＳトランジスタＴ１３ａのソース・ゲート電圧ＶｇｓｓｈＡが加算された電圧Ｖｄ２（＝ＶｓＡ２＋ＶｇｇｓｈＡ＝Ｖｇｓ１＋ＶｇｓｓｈＡ＋Ｖｑｎ）が現れる。

その後、信号φＶｒ１をローとしてＭＯＳトランジスタＴ１２ａをＯＦＦとすることで、ＭＯＳトランジスタＴ１１のドレインとＭＯＳトランジスタＴ１３ａのゲートとの電気的な接続が切断される。このとき、ＭＯＳトランジスタＴ１３ａのゲートに接続されたキャパシタＣ３ａに、ＭＯＳトランジスタＴ１１のドレイン電圧Ｖｄ２がサンプルホールドされる。これにより、出力信号線４−ａに現れる電圧Ｖｎとなるノイズ信号に応じた電圧Ｖｄ２がＭＯＳトランジスタＴ１３ａのゲートに接続されたキャパシタＣ３ａにサンプルホールドされる。

そして、信号φＶｒ２をローとしてＭＯＳトランジスタＴ１５ａをＯＦＦとすることで、ＭＯＳトランジスタＴ１３ａのソースとキャパシタＣ２及び定電流源２１の接続ノードとの電気的な接続を切断する。このとき、キャパシタＣ２と定電流源２１との接続ノードには、電圧ＶｓＡ２（＝Ｖｇｓ１＋Ｖｑｎ）が保持されることとなる。

続いて、信号φＶｓ２をハイとしてＭＯＳトランジスタＴ１５ｂをＯＮとすることで、ＭＯＳトランジスタＴ１３ａのソースとキャパシタＣ２及び定電流源２１の接続ノードとを電気的に接続する。このとき、図６（ｃ）の等価回路のように、スイッチＳＷ３ａがＯＦＦとなるとともにスイッチＳＷｂがＯＮとなる。これにより、ＭＯＳトランジスタＴ１１，Ｔ１２ａ，Ｔ１３ａ，Ｔ１５ａ及びキャパシタＣ２による負帰還回路を、ＭＯＳトランジスタＴ１１，Ｔ１２ｂ，Ｔ１３ｂ，Ｔ１５ｂ及びキャパシタＣ２による負帰還回路に切り換える。即ち、ＭＯＳトランジスタＴ１１，Ｔ１２ｂ，Ｔ１３ｂ，Ｔ１５ｂ及びキャパシタＣ１，Ｃ２による反転増幅回路を形成する。

このように、ＭＯＳトランジスタＴ１１のドレインにゲートが接続されるＭＯＳトランジスタが、ＭＯＳトランジスタＴ１３ａからＭＯＳトランジスタＴ１３ｂに切り替わる。このとき、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂそれぞれの閾値電圧に差があれば動作電圧も異なるため、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂの動作電圧の差をΔＶｇｓとすると、ΔＶｇｓ／ＡだけＭＯＳトランジスタＴ１１のゲート・ソース間電圧に変化が生じる。しかしながら、ＭＯＳトランジスタＴ１１による増幅回路Ｅの増幅率Ａを十分大きいものとするため、負帰還の改善効果により、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂの動作電圧の差ΔＶｇｓによる影響がほとんどないものとなる。よって、ＭＯＳトランジスタＴ１１のゲート・ソース間電圧がＶｇｓ１で不変とみなすことができる。

これにより、ＭＯＳトランジスタＴ１１のゲート電圧は、電圧値Ｖｇｓ１のままでほとんど不変となるため、図６（ｃ）に示すように、ＭＯＳトランジスタＴ１３ｂのソース電圧ＶｓＢ３として、キャパシタＣ２と定電流源２１との接続ノードにおいてサンプルホールドされた電圧ＶｓＡ２が現れることとなる。又、このとき、定電流源２１によって電流値Ｉｄｓｈとなる定電流が流れることにより、図７に示すＭＯＳトランジスタＴ１３ｂのゲート・ソース間電圧とドレイン電流との関係より、ＭＯＳトランジスタＴ１３ｂのゲート・ソース間電圧が電圧値ＶｇｓｓｈＢに設定される。よって、ＭＯＳトランジスタＴ１３ｂのゲートには、電圧Ｖｄ３（＝ＶｓＢ３＋ＶｇｓｓｈＢ＝Ｖｇｓ１＋ＶｇｓｓｈＢ＋Ｖｑｎ）が現れる。即ち、増幅回路Ｅの出力となるＭＯＳトランジスタＴ１１のドレインに、この電圧Ｖｄ３が現れることとなる。

そして、ハイとなるパルス信号φＴＸが与えられ、画素Ｇ1b〜Ｇmbより出力信号線４−１〜４−ｍに信号電圧となる画像信号が現れる。即ち、出力信号線４−ａに接続されるキャパシタＣ１の一端に現れる電圧がリセット電圧Ｖｎから信号電圧Ｖｓｎに変化する。よって、キャパシタＣ１の両端に印加される電圧が、フォトダイオードＰＤに入射された入射光に応じた電圧値Ｖｓ（＝Ｖｓｎ−Ｖｎ）だけ変化することとなる。

このキャパシタＣ１の両端に印加される電圧が電圧値Ｖｓだけ変化するため、キャパシタＣ２の両端に印加される電圧が電圧値Ｖａｓ（＝Ｖｓ×（−Ｃａ／Ｃｂ））だけ変化する。このとき、ＭＯＳトランジスタＴ１１のゲートとキャパシタＣ１，Ｃ２との接続ノードにおける電圧が電圧値Ｖｇｓ１に保持されているため、ＭＯＳトランジスタＴ１３ｂのソースとキャパシタＣ２との接続部分に現れる電圧が電圧値ＶｓＢ３から電圧値ＶｓＢ４（＝ＶｓＢ３＋Ｖａｓ＝Ｖｇｓ１＋Ｖｑｎ＋Ｖｓ×（−Ｃａ／Ｃｂ））に変化することとなる。よって、ＭＯＳトランジスタＴ１３ｂのゲートに接続されるＭＯＳトランジスタＴ１１のドレイン電圧（増幅回路Ｅの出力）が、電圧値Ｖｄ３から電圧値Ｖｄ４（＝ＶｓＢ４＋ＶｇｓｓｈＢ＝Ｖｇｓ１＋ＶｇｓｓｈＢ＋Ｖｑｎ＋Ｖｓ×（−Ｃａ／Ｃｂ））に変化する。

その後、信号φＶｓ１をローとしてＭＯＳトランジスタＴ１２ｂをＯＦＦとすることで、ＭＯＳトランジスタＴ１１のドレインとＭＯＳトランジスタＴ１３ｂのゲートとの電気的な接続が切断される。このとき、ＭＯＳトランジスタＴ１３ｂのゲートに接続されたキャパシタＣ３ｂに、ＭＯＳトランジスタＴ１１のドレイン電圧Ｖｄ４がサンプルホールドされる。これにより、出力信号線４−ａに現れる電圧Ｖｓｎとなる画像信号に応じた電圧Ｖｄ４がＭＯＳトランジスタＴ１３ｂのゲートに接続されたキャパシタＣ３ｂにサンプルホールドされる。

そして、信号φＶｓ２をローとしてＭＯＳトランジスタＴ１５ｂをＯＦＦとし、ＭＯＳトランジスタＴ１３ｂのソースとキャパシタＣ２及び定電流源２１の接続ノードとの電気的な接続を切断する。このとき、信号φＶもローとされて、画素Ｇ1b〜ＧmbのＭＯＳトランジスタＴ３がＯＦＦとされる。

その後、ハイとなるパルス信号φＨ１〜φＨｍが水平走査回路２より読み出し回路５−１〜５−ｍに順番に与えられることによって、読み出し回路５−１〜５−ｍ内のＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂが順番にＯＮとなって、画素Ｇ1b〜Ｇmbの画像信号及びノイズ信号が順番に補正回路７に出力される。即ち、読み出し回路５−１〜５−ｍそれぞれから、キャパシタＣ３ａ，Ｃ３ｂにサンプルホールドされた電圧値に応じた電圧信号が、ノイズ信号及び画像信号として補正回路７に入力されることとなる。

即ち、読み出し回路５−ａにおいて、ハイとなるパルス信号φＨａが与えられてＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂそれぞれがＯＮとされると、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂそれぞれのソースに定電流源２３ａ，２３ｂが接続される。よって、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂには定電流源２３ａ，２３ｂによる定電流Ｉｄｒｏが流れることとなる。この定電流ＩｄｒｏがＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂの動作電流となるため、図７の関係より、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂのゲート・ソース間電圧が電圧値ＶｇｓｒｏＡ，ＶｇｓｒｏＢに決定される。

よって、ＭＯＳトランジスタＴ１３ａのゲートには、キャパシタＣ３ａによってサンプルホールドされた電圧値Ｖｄ２が印加されているため、ＭＯＳトランジスタＴ１３ａのソースに現れる電圧値ＶｓＡ３がＶｄ２−ＶｇｓｒｏＡ（＝Ｖｇｓ１＋Ｖｑｎ＋（ＶｇｓｓｈＡ−ＶｇｓｒｏＡ））となる。又、ＭＯＳトランジスタＴ１３ｂのゲートには、キャパシタＣ３ｂによってサンプルホールドされた電圧値Ｖｄ４が印加されているため、ＭＯＳトランジスタＴ１３ｂのソースに現れる電圧値ＶｓＢ５がＶｄ４−ＶｇｓｒｏＢ（＝Ｖｓ×（−Ｃａ／Ｃｂ）＋（Ｖｇｓ１＋Ｖｑｎ）＋（ＶｇｓｓｈＢ−ＶｇｓｒｏＢ））となる。

即ち、ＭＯＳトランジスタＴ１３ａに現れる電圧値ＶｓＡ３となる電圧信号がノイズ信号として差動増幅回路２２の反転入力端子に入力されるとともに、ＭＯＳトランジスタＴ１３ｂに現れる電圧値ＶｓＢ５となる電圧信号が画像信号として差動増幅回路２２の非反転入力端子に入力される。差動増幅回路２２では、入力されるノイズ信号と画像信号との減算処理が行われ、その出力電圧Ｖｃｄｓ（＝ＶｓＢ５−ＶｓＡ３）が得られる。このとき、ノイズ信号及び画像信号それぞれに共通に有する電圧成分（Ｖｇｓ１＋Ｖｑｎ）については除かれる。

以下では、ノイズ信号に含まれる電圧成分（ＶｇｓｓｈＡ−ＶｇｓｒｏＡ）と画像信号に含まれる電圧成分（ＶｇｓｓｈＢ−ＶｇｓｒｏＢ）との関係について説明する。まず、ＭＯＳトランジスタのドレイン電流Ｉｄとゲート・ソース間電圧Ｖｇｓとの関係について説明する。ＭＯＳトランジスタのドレイン電流Ｉｄとゲート・ソース間電圧Ｖｇｓとの関係は、下の（３）式のように表される。尚、ＶｔｈがＭＯＳトランジスタの閾値電圧であり、Ｋは比例定数である。これにより、ＭＯＳトランジスタのゲート・ソース間電圧Ｖｇｓが、下の（４）式のように表される。
Ｉｄ＝Ｋ×（Ｖｇｓ−Ｖｔｈ）² …（３）
Ｖｇｓ＝（Ｉｄ／Ｋ）^1/2＋Ｖｔｈ …（４）

よって、ＭＯＳトランジスタＴ１３ａのゲート・ソース間電圧となる電圧値ＶｇｓｓｈＡ，ＶｇｓｒｏＡがそれぞれ、その動作電流となる電流値Ｉｄｓｈ，Ｉｄｒｏに対して、下の（５）、（６）式のように表される。そのため、読み出し回路５−ａより出力されるノイズ信号となる電圧値ＶｓＡ３に含まれる項（ＶｇｓｓｈＡ−ＶｇｓｒｏＡ）が、（７）式のように表され、電流値Ｉｄｓｈ，Ｉｄｒｏが定常値であることから、（ＶｇｓｓｈＡ−ＶｇｓｒｏＡ）による項で表される電圧値も定常値となる。
ＶｇｓｓｈＡ＝（Ｉｄｓｈ／Ｋ）^1/2＋Ｖｔｈ …（５）
ＶｇｓｒｏＡ＝（Ｉｄｒｏ／Ｋ）^1/2＋Ｖｔｈ …（６）
ＶｇｓｓｈＡ−ＶｇｓｒｏＡ＝（Ｉｄｓｈ／Ｋ）^1/2−（Ｉｄｒｏ／Ｋ）^1/2 …（７）

又、読み出し回路５−ａより出力される画像信号となる電圧値ＶｓＢ５に含まれる項（ＶｇｓｓｈＢ−ＶｇｓｒｏＢ）についても、（８）式のように表され、ノイズ信号となる電圧値ＶｓＡ３に含まれる項（ＶｇｓｓｈＡ−ＶｇｓｒｏＡ）と同一の定常値となる。よって、ノイズ信号となる電圧値ＶｓＡ３に含まれる項（ＶｇｓｓｈＡ−ＶｇｓｒｏＡ）及び画像信号となる電圧値ＶｓＢ５に含まれる項（ＶｇｓｓｈＢ−ＶｇｓｒｏＢ）それぞれを、定常値Ｐによって表すことができる。

ＶｇｓｓｈＢ−ＶｇｓｒｏＢ＝（Ｉｄｓｈ／Ｋ）^1/2−（Ｉｄｒｏ／Ｋ）^1/2 …（８）
そのため、ノイズ信号となる電圧値ＶｓＡ３と画像信号となる電圧値ＶｓＢ５において、定常値Ｐとなる電圧成分が共通となるため、差動増幅回路２２からの出力電圧Ｖｃｓｄが電圧値Ｖｓ×（−Ｃａ／Ｃｂ）となる。これにより、読み出し回路５−ａより出力される画像信号及びノイズ信号が補正回路７で減算処理されることで、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂの動作電圧（閾値電圧）のバラツキやノイズ電荷Ｑｎに影響されることなく、縦筋ＦＰＮやランダムノイズの発生を抑制することができる。

このようにして、読み出し回路５−１〜５−ｍそれぞれから出力されるノイズ信号及び画像信号が補正回路７に与えられることで、ＭＯＳトランジスタＴ１１，Ｔ１３ａ，Ｔ１３ｂの動作電圧のバラツキやノイズ電荷Ｑｎによる影響を小さくした電圧信号として、補正回路７から出力することができる。その後、パルス信号φＨｍが読み出し回路５−ｍに与えられて、画素Ｇmbの画像信号が補正回路７より出力されると、ｂ行目の信号φＸをローとして画素Ｇ1b〜Ｇmbと接続されたＭＯＳトランジスタＴ５〜Ｔ７をＯＦＦとする。このとき、ｂ＋１行目の信号φＸをハイとして画素Ｇ1(b+1)〜Ｇm(b+1)と接続されたＭＯＳトランジスタＴ５〜Ｔ７をＯＮとして、ｂ＋１行目の画素Ｇ1(b+1)〜Ｇm(b+1)による撮像動作を行い、画素Ｇ1(b+1)〜Ｇm(b+1)の画像信号を順番に出力する。このような動作を、画素Ｇ11〜Ｇm1，Ｇ12〜Ｇm2，…，Ｇ1n〜Ｇmn毎に繰り返し行うことによって、１フレーム分の画像信号を出力する。

本実施形態によると、上述のように動作するため、読み出し回路５−１〜５−ｍそれぞれを構成する各ＭＯＳトランジスタの動作電圧（閾値電圧）のバラツキやノイズ電圧が存在していても、その影響を補正回路７でキャンセルすることができる。これにより、撮像された画像の品位を下げる縦筋ＦＰＮやランダムノイズが低減される。又、読み出し回路５−１〜５−ｍにおけるＭＯＳトランジスタＴ１１のゲートとなる増幅回路Ｅの入力に与える初期電圧は、サンプルホールド回路として動作するＭＯＳトランジスタＴ１３ａの出力から与えるものとしたので、従来のような基準電圧Ｖｒｅｆを発生する電圧源が不要となる。よって、電源ノイズの影響の回避及び回路の小規模化に有効に働くこととなる。

＜第２の実施形態＞
本発明の第２の実施形態について、以下に、図面を参照して説明する。図８は、本実施形態における固体撮像装置における読み出し回路と補正回路の内部構成を示す回路図である。尚、図８によって示される読み出し回路及び補正回路の構成において、図４の構成と同一の構成と成る部分については、同一の符号を付して、その詳細な説明を省略する。

本実施形態の固体撮像装置における読み出し回路５ｙ（図１に示す読み出し回路５−１〜５−ｍに相当する）は、図８に示すように、読み出し回路５ｘ（図４参照）の回路構成から、ＭＯＳトランジスタＴ１０が除かれるとともに、ＭＯＳトランジスタＴ１１のドレイン及びゲートそれぞれにドレイン及びソースが接続されたＭＯＳトランジスタＴ１６と、ＭＯＳトランジスタＴ１５ａ，Ｔ１５ｂのドレインの接続ノードにドレインが接続されソースに基準電圧Ｖｒｅｆが印加されたＭＯＳトランジスタＴ１７と、が付加された構成となる。

又、ＭＯＳトランジスタＴ１６，Ｔ１７それぞれのゲートに信号φＶｒ３，φＶｒ４が与えられるとともに、ＭＯＳトランジスタＴ１６，Ｔ１７が、バックゲートが接地された（直流電圧ＶSSを印加）ＮチャネルのＭＯＳトランジスタとされる。その他の構成については、第１の実施形態の固体撮像装置における読み出し回路５ｘ（図４参照）と同様の構成である。尚、ＭＯＳトランジスタＴ１６，Ｔ１７をＰチャネルのＭＯＳトランジスタとするときは、電源電圧が印加される。

このように構成される読み出し回路５ｙ及び補正回路７による動作について、図９のタイミングチャートを参照して説明する。尚、垂直走査回路１より読み出し回路５ｙに与えられる信号のうち、信号φＶｒ１，φＶｓ１，φＶｓ２については、第１の実施形態における読み出し回路５ｘに与える信号と同一のタイミング（図５のタイミングチャート参照）で切り替わる。又、信号φＶｒ３，φＶｒ４については、従来の読み出し回路５に与える信号と同一のタイミング（図１３のタイミングチャート参照）で切り替わる。

画素Ｇ1b〜Ｇmbが、上述したように、図３のタイミングチャートに従って動作を行うとき、ｂ行目の信号φＸがハイとされて信号φＴＸ，φＶ，φＲＳが供給可能な状態とされるとともに、ＭＯＳトランジスタＴ３のゲートに与えられる信号φＶがハイとされる。このとき、同時に、読み出し回路５−１〜５−ｍに対して垂直走査回路１から与えられる信号φＶｒ１，φＶｒ３，φＶｒ４，φＶｓ１がハイとされる。

よって、ＭＯＳトランジスタＴ１６，Ｔ１７がＯＮとなることにより、ＭＯＳトランジスタＴ１１のゲートとドレインとが電気的に接続されて自己バイアスがかかるとともに、キャパシタＣ２と定電流源２１との接続ノードに基準電圧Ｖｒｅｆが印加される。又、ＭＯＳトランジスタＴ１２ａ，Ｔ１２ｂがＯＮとなることで、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂのゲートがＭＯＳトランジスタＴ１１のドレインに電気的に接続された状態となる。更に、このとき、信号φＶｒ２，φＶｓ２がローであり、ＭＯＳトランジスタＴ１５ａ，Ｔ１５ｂがＯＦＦであることから、負帰還回路が形成されていない状態となる。

これにより、キャパシタＣ１，Ｃ２の接続ノードには、ＭＯＳトランジスタＴ１１のドレイン電圧Ｖｄｒが初期電圧として印加されるため、キャパシタＣ２の両端には、初期電圧Ｖｄｒと基準電圧Ｖｒｅｆとの電圧差が印加された状態となる。そして、ハイとなるパルス信号φＲＳが与えられて、画素Ｇ1b〜Ｇmbより出力信号線４−１〜４−ｍにリセット電圧となるノイズ信号が現れる。即ち、出力信号線４−ａに接続されるキャパシタＣ１の両端に、リセット電圧Ｖｎと初期電圧Ｖｄｒとの電圧差が印加された状態となる。

このとき、ＭＯＳトランジスタＴ１１のゲート及び出力信号線４にランダムノイズが現れ、キャパシタＣ１の両端に発生するノイズ電圧ｖ１，ｖ２によるノイズ電荷ＱｎがキャパシタＣ１，Ｃ２の接続ノードに発生する。そして、信号φＶｒ３がローとなってＭＯＳトランジスタＴ１６がＯＦＦとなり、ＭＯＳトランジスタＴ１１のゲート・ドレイン間が切断される。よって、キャパシタＣ１，Ｃ２の接続ノードには、ノイズ電荷Ｑｎが残留するため、キャパシタＣ２と定電流源２１との接続ノードには、ノイズ電荷Ｑｎによる電圧Ｖｑｎが基準電圧Ｖｒｅｆに重畳される。

その後、信号φＶｒ４がローとなってＭＯＳトランジスタＴ１７がＯＦＦとなり、キャパシタＣ２への基準電圧Ｖｒｅｆの印加が切断される。よって、キャパシタＣ２と定電流源２１との接続ノードは、電圧Ｖｒｅｆ＋Ｖｑｎが保持された状態となる。続いて、信号φＶｒ２をハイとしてＭＯＳトランジスタＴ１５ａをＯＮとすると、キャパシタＣ２とＭＯＳトランジスタＴ１３ａのソースとが接続されて、ＭＯＳトランジスタＴ１１，Ｔ１３ａ及びキャパシタＣ１，Ｃ２による反転増幅回路が形成される。

よって、ＭＯＳトランジスタＴ１３ａのソース電圧が電圧Ｖｒｅｆ＋Ｖｑｎとなるとともに、定電流源２１の定電流ＩｓｈによりＭＯＳトランジスタＴ１３ａの動作電圧が電圧値ＶｇｓｓｈＡとなるため、ＭＯＳトランジスタＴ１３ａのゲートに電気的に接続されたＭＯＳトランジスタＴ１１のドレイン電圧は、電圧値Ｖｄ１（＝Ｖｒｅｆ＋Ｖｑｎ＋ＶｇｓｓｈＡ）となる。その後、信号φＶｒ１がローとなりＭＯＳトランジスタＴ１２ａがＯＦＦとなることで、キャパシタＣ３ａに電圧Ｖｄ１がサンプルホールドされる。

そして、信号φＶｒ２をローとしてＭＯＳトランジスタＴ１５ａをＯＦＦとした後、信号φＶｓ２をハイとしてＭＯＳトランジスタＴ１５ｂをＯＮとする。これにより、ＭＯＳトランジスタＴ１１，Ｔ１３ｂ及びキャパシタＣ１，Ｃ２による反転増幅回路が形成される。よって、ＭＯＳトランジスタＴ１３ｂのソースに電圧Ｖｒｅｆ＋Ｖｑｎが印加され、定電流源２１の定電流ＩｓｈによりＭＯＳトランジスタＴ１３ｂの動作電圧が電圧値ＶｇｓｓｈＢとなるため、ＭＯＳトランジスタＴ１３ｂのゲートに電気的に接続されたＭＯＳトランジスタＴ１１のドレイン電圧は、電圧値Ｖｄ２（＝Ｖｒｅｆ＋Ｖｑｎ＋ＶｇｓｓｈＢ）となる。

このとき、ハイとなるパルス信号φＴＸが与えられ、画素Ｇ1b〜Ｇmbより出力信号線４−１〜４−ｍに信号電圧となる画像信号が現れる。即ち、出力信号線４−ａに接続されるキャパシタＣ１の一端に現れる電圧がリセット電圧Ｖｎから信号電圧Ｖｓｎに変化する。よって、キャパシタＣ１の両端に印加される電圧が、フォトダイオードＰＤに入射された入射光に応じた電圧値Ｖｓ（＝Ｖｓｎ−Ｖｎ）だけ変化するため、キャパシタＣ２の両端に印加される電圧が電圧値Ｖａｓ（＝Ｖｓ×（−Ｃａ／Ｃｂ））だけ変化する。

これにより、ＭＯＳトランジスタＴ１３ｂのソースに電圧Ｖｒｅｆ＋Ｖｑｎ＋Ｖａｓが印加されることとなり、結果、トランジスタＴ１１のドレイン電圧は、電圧値Ｖｄ３（＝Ｖｒｅｆ＋Ｖｑｎ＋ＶｇｓｓｈＢ＋Ｖｓ×（−Ｃａ／Ｃｂ））となる。そして、信号φＶｓ１がローとなりＭＯＳトランジスタＴ１２ｂがＯＦＦとなることで、キャパシタＣ３ａに電圧Ｖｄ３がサンプルホールドされた後、信号φＶｓ２がローとなりＭＯＳトランジスタＴ１５ｂがＯＦＦとなる。このとき、信号φＶもローとされて、画素Ｇ1b〜ＧmbのＭＯＳトランジスタＴ３がＯＦＦとされる。

その後、ハイとなるパルス信号φＨ１〜φＨｍが水平走査回路２より読み出し回路５−１〜５−ｍに順番に与えられることによって、読み出し回路５−１〜５−ｍ内のＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂが順番にＯＮとなって、画素Ｇ1b〜Ｇmbの画像信号及びノイズ信号が順番に補正回路７に出力される。このとき、読み出し回路５−１〜５−ｍそれぞれから、キャパシタＣ３ａ，Ｃ３ｂにサンプルホールドされた電圧値に応じた電圧信号が、ノイズ信号及び画像信号として補正回路７に入力されることとなる。

即ち、読み出し回路５−ａにおいて、ハイとなるパルス信号φＨａが与えられてＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂそれぞれがＯＮとされると、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂには定電流源２３ａ，２３ｂによる定電流Ｉｄｒｏが流れることとなる。よって、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂのゲート・ソース間電圧が電圧値ＶｇｓｒｏＡ，ＶｇｓｒｏＢに決定される。

これにより、ＭＯＳトランジスタＴ１３ａのソースに現れる電圧値ＶｓＡ３がＶｄ１−ＶｇｓｒｏＡ（＝Ｖｒｅｆ＋Ｖｑｎ＋（ＶｇｓｓｈＡ−ＶｇｓｒｏＡ））となるとともに、ＭＯＳトランジスタＴ１３ｂのソースに現れる電圧値ＶｓＢ５がＶｄ３−ＶｇｓｒｏＢ（＝Ｖｓ×（−Ｃａ／Ｃｂ）＋（Ｖｒｅｆ＋Ｖｑｎ）＋（ＶｇｓｓｈＢ−ＶｇｓｒｏＢ））となる。ここで、ＭＯＳトランジスタＴ１３ａから出力されるノイズ信号の電圧成分（ＶｇｓｓｈＡ−ＶｇｓｒｏＡ）と、ＭＯＳトランジスタＴ１３ｂから出力される画像信号の電圧成分（ＶｇｓｓｈＢ−ＶｇｓｒｏＢ）とが略同一の定常値Ｐとなる。

そして、補正回路７の差動増幅回路２２において、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂから与えられるノイズ信号と画像信号との減算処理が行われると、共通成分となる基準電圧Ｖｒｅｆ、ノイズ電荷Ｑｎによる電圧成分Ｖｑｎ、定常値Ｐのそれぞれがキャンセルされる。これにより、補正回路７の差動増幅回路２２からの出力電圧Ｖｃｓｄが電圧値Ｖｓ×（−Ｃａ／Ｃｂ）となる。よって、読み出し回路５−ａより出力される画像信号及びノイズ信号が補正回路７で減算処理されることで、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂの動作電圧（閾値電圧）のバラツキやノイズ電荷Ｑｎに影響されることなく、縦筋ＦＰＮやランダムノイズの発生を抑制することができる。

＜第３の実施形態＞
本発明の第３の実施形態について、以下に、図面を参照して説明する。図１０は、本実施形態における固体撮像装置における読み出し回路と補正回路の内部構成を示す回路図である。尚、図１０によって示される読み出し回路及び補正回路の構成において、図８の構成と同一の構成と成る部分については、同一の符号を付して、その詳細な説明を省略する。

本実施形態の固体撮像装置における読み出し回路５ｚ（図１に示す読み出し回路５−１〜５−ｍに相当する）は、図１０に示すように、読み出し回路５ｙ（図８参照）の回路構成におけるＭＯＳトランジスタＴ１７が削除されるとともに、ＭＯＳトランジスタＴ１１のソースに基準電圧Ｖｒｅｆが印加された構成となる。その他の構成については、第２の実施形態の固体撮像装置における読み出し回路５ｙ（図８参照）と同様の構成である。

このように構成される読み出し回路５ｚ及び補正回路７による動作について、図１１のタイミングチャートを参照して説明する。尚、読み出し回路５ｚに対して垂直走査回路１から与えられる信号φＶｒ１〜φＶｒ３，φＶｓ１，φＶｓ２及び水平走査回路２から与えられる信号φＨのタイミングは、第１の実施形態における図５のタイミングチャートと同一となるので信号の切換動作の詳細は第１の実施形態を参照するものとする。但し、第１の実施形態の読み出し回路５ｘにおけるＭＯＳトランジスタＴ１１のドレイン電圧、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂのソース電圧が異なる。

まず、ｂ行目の信号φＸ，φＶがハイとされて、画素Ｇ1b〜Ｇmb内のＭＯＳトランジスタＴ３がＯＮとされるとき、同時に、信号φＶｒ１〜φＶｒ３，φＶｓ１がハイとされて、ＭＯＳトランジスタＴ１２ａ，Ｔ１５ａ，Ｔ１６，Ｔ１２ｂがＯＮとなる。これにより、ＭＯＳトランジスタＴ１１のドレイン及びゲートがＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂのゲートに接続され、ＭＯＳトランジスタＴ１３ａのソースがキャパシタＣ２と定電流源２１との接続ノードに接続される。

即ち、ＭＯＳトランジスタＴ１１に自己バイアスがかかり、ＭＯＳトランジスタＴ１１，Ｔ１２ａ，Ｔ１３ａ，Ｔ１５ａ及びキャパシタＣ２によって負帰還回路が形成される。このとき、ＭＯＳトランジスタＴ１１のゲート・ソース間電圧Ｖｇｓ１が現れることにより、ＭＯＳトランジスタＴ１１のドレイン電圧及びゲート電圧が電圧値Ｖｒｅｆ＋Ｖｇｓ１となるため、ＭＯＳトランジスタＴ１３ａのゲートに電圧Ｖｒｅｆ＋Ｖｇｓ１が印加される。よって、定電流源２１による電流値Ｉｄｓｈが流れるＭＯＳトランジスタＴ１３ａのゲート・ソース間電圧が電圧値ＶｇｓｓｈＡであるため、ＭＯＳトランジスタＴ１３ａのソースには、電圧Ｖｓ１（＝Ｖｒｅｆ＋Ｖｇｓ１−ＶｇｓｓｈＡ）が現れる。

そして、ハイとなるパルス信号φＲＳが与えられて、画素Ｇ1b〜Ｇmbより出力信号線４−１〜４−ｍにリセット電圧となるノイズ信号が現れる。即ち、出力信号線４−ａに接続されるキャパシタＣ１の両端には、リセット電圧Ｖｎと初期電圧Ｖｇｓ１＋Ｖｒｅｆとによる電圧差が印加された状態となる。尚、キャパシタＣ２の両端には、初期電圧Ｖｇｓ１＋ＶｒｅｆとＭＯＳトランジスタＴ１３ａのソース電圧Ｖｓ１による電圧差が印加された状態となる。

その後、信号φＶｒ３をローとしてＭＯＳトランジスタＴ１６をＯＦＦとすることで、ＭＯＳトランジスタＴ１１のドレイン・ゲート間の接続を切断させることで、ＭＯＳトランジスタＴ１１，Ｔ１３ａ及びキャパシタＣ１，Ｃ２の反転増幅回路を形成する。このとき、ＭＯＳトランジスタＴ１１のゲート電圧はほとんど不変の状態となるが、ノイズ電荷Ｑｎの発生により、キャパシタＣ２とＭＯＳトランジスタＴ１３ａのソースとの接続ノードにノイズ電圧Ｖｑｎが発生する。よって、ＭＯＳトランジスタＴ１３ａのソースに電圧Ｖｓ１＋Ｖｑｎ（＝Ｖｒｅｆ＋Ｖｇｓ１−ＶｇｓｓｈＡ＋Ｖｑｎ）が現れる。

これにより、ＭＯＳトランジスタＴ１３ａのゲートに接続されるＭＯＳトランジスタＴ１１のドレイン電圧が電圧値Ｖｄ１（＝Ｖｒｅｆ＋Ｖｇｓ１＋Ｖｑｎ）となる。その後、信号φＶｒ１をローとしてＭＯＳトランジスタＴ１２ａをＯＦＦとし、キャパシタＣ３ａに電圧Ｖｄ１をサンプルホールドさせる。

そして、信号φＶｒ２をローとしてＭＯＳトランジスタＴ１５ａをＯＦＦとした後、信号φＶｓ２をハイとしてＭＯＳトランジスタＴ１５ｂをＯＮとすることで、反転増幅回路をＭＯＳトランジスタＴ１１，Ｔ１３ｂ及びキャパシタＣ１，Ｃ２によるものに切り換える。このとき、ＭＯＳトランジスタＴ１３ａのソース電圧Ｖｓ１＋ＶｑｎがキャパシタＣ２と定電流源２１に保持されているため、ＭＯＳトランジスタＴ１３ｂのソースに電圧Ｖｓ１＋Ｖｑｎが印加される。よって、定電流源２１による電流値Ｉｄｓｈが流れるＭＯＳトランジスタＴ１３ｂのゲート・ソース間電圧が電圧値ＶｇｓｓｈＢであるため、ＭＯＳトランジスタＴ１１のドレインには、ＭＯＳトランジスタＴ１３ｂのゲート電圧Ｖｄ２（＝Ｖｒｅｆ＋Ｖｑｎ＋Ｖｇｓ１＋ＶｇｓｓｈＢ−ＶｇｓｓｈＡ）が印加される。

そして、ハイとなるパルス信号φＴＸが与えられ、画素Ｇ1b〜Ｇmbより出力信号線４−１〜４−ｍに信号電圧となる画像信号が現れる。即ち、出力信号線４−ａに接続されるキャパシタＣ１の一端に現れる電圧がリセット電圧Ｖｎから信号電圧Ｖｓｎに変化する。これにより、キャパシタＣ１の両端に印加される電圧が、フォトダイオードＰＤに入射された入射光に応じた電圧値Ｖｓ（＝Ｖｓｎ−Ｖｎ）だけ変化するため、キャパシタＣ２の両端に印加される電圧が電圧値Ｖａｓ（＝Ｖｓ×（−Ｃａ／Ｃｂ））だけ変化する。

よって、キャパシタＣ２と接続されるＭＯＳトランジスタＴ１３ｂのソース電圧が、電圧値Ｖｓ２（＝Ｖｓ１＋Ｖｑｎ＋Ｖａｓ＝Ｖｒｅｆ＋Ｖｇｓ１−ＶｇｓｓｈＡ＋Ｖｑｎ＋Ｖｓ×（−Ｃａ／Ｃｂ））となる。そのため、ＭＯＳトランジスタＴ１１のドレインには、ＭＯＳトランジスタＴ１３ｂのゲート電圧Ｖｄ３（＝Ｖｒｅｆ＋Ｖｑｎ＋Ｖｇｓ１＋ＶｇｓｓｈＢ−ＶｇｓｓｈＡ＋Ｖｓ×（−Ｃａ／Ｃｂ））が印加される。そして、信号φＶｓ１をローとしてＭＯＳトランジスタＴ１２ｂをＯＦＦとし、キャパシタＣ３ｂに電圧Ｖｄ３をサンプルホールドさせた後、信号φＶｓ２をローとしてＭＯＳトランジスタＴ１５ｂをＯＦＦとする。

その後、ハイとなるパルス信号φＨ１〜φＨｍが水平走査回路２より読み出し回路５−１〜５−ｍに順番に与えられることによって、読み出し回路５−１〜５−ｍ内のＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂが順番にＯＮとなって、画素Ｇ1b〜Ｇmbの画像信号及びノイズ信号が順番に補正回路７に出力される。即ち、読み出し回路５−１〜５−ｍそれぞれから、キャパシタＣ３ａ，Ｃ３ｂにサンプルホールドされた電圧値に応じた電圧信号が、ノイズ信号及び画像信号として補正回路７に入力されることとなる。

このとき、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂには定電流源２３ａ，２３ｂによる定電流Ｉｄｒｏが流れるため、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂのゲート・ソース間電圧が電圧値ＶｇｓｒｏＡ，ＶｇｓｒｏＢに決定される。よって、信号φＨａが与えられてＭＯＳトランジスタＴ１４ａ，Ｔ１４ｂがＯＮとされるとき、ＭＯＳトランジスタＴ１３ａのソース電圧ＶｓＡ（＝Ｖｄ１−ＶｇｓｒｏＡ＝Ｖｒｅｆ＋Ｖｑｎ＋Ｖｇｓ１−ＶｇｓｒｏＡ）による電圧信号がノイズ信号として、又、ＭＯＳトランジスタＴ１３ａのソース電圧ＶｓＢ（＝Ｖｄ３−ＶｇｓｒｏＡ＝Ｖｓ×（−Ｃａ／Ｃｂ）＋Ｖｒｅｆ＋Ｖｑｎ＋Ｖｇｓ１＋ＶｇｓｓｈＢ−ＶｇｓｒｏＢ−ＶｇｓｓｈＡ）による電圧信号が画像信号として、それぞれ補正回路７に入力される。

補正回路７では、差動増幅回路２２の反転入力端子に、ノイズ信号となる電圧値ＶｓＡが入力されるとともに、差動増幅回路２２の非反転入力端子に、画像信号となる電圧値ＶｓＢが入力されて、差動増幅回路２２が減算処理を行うことで、電圧値Ｖｃｓｄ（＝ＶｓＢ−ＶｓＡ）となる電圧信号が出力される。この差動増幅回路２２から出力される電圧信号の電圧値Ｖｃｓｄは、以下の（９）式のように表される。このとき、電圧値Ｖｃｓｄに含まれる項（ＶｇｓｓｈＡ−ＶｇｓｒｏＡ）及び項（ＶｇｓｓｈＢ−ＶｇｓｒｏＢ）はそれぞれ定常値Ｐとなるため、差動増幅回路２２からの出力電圧Ｖｃｓｄが電圧値Ｖｓ×（−Ｃａ／Ｃｂ）となる。
Ｖｃｓｄ＝（Ｖｓ×（−Ｃａ／Ｃｂ）＋Ｖｒｅｆ＋Ｖｑｎ＋Ｖｇｓ１＋（ＶｇｓｓｈＢ−ＶｇｓｒｏＢ）−ＶｇｓｓｈＡ）−（Ｖｒｅｆ＋Ｖｑｎ＋Ｖｇｓ１−ＶｇｓｒｏＡ）
＝Ｖｓ×（−Ｃａ／Ｃｂ）＋（ＶｇｓｓｈＢ−ＶｇｓｒｏＢ）−（ＶｇｓｓｈＡ−ＶｇｓｒｏＡ） …（９）

このように、本実施形態においても、補正回路７の差動増幅回路２２において、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂから与えられるノイズ信号と画像信号との減算処理が行われると、共通成分となる基準電圧Ｖｒｅｆ、ノイズ電荷Ｑｎによる電圧成分Ｖｑｎ、定常値Ｐのそれぞれがキャンセルされる。これにより、補正回路７の差動増幅回路２２からの出力電圧Ｖｃｓｄが電圧値Ｖｓ×（−Ｃａ／Ｃｂ）となる。よって、読み出し回路５−ａより出力される画像信号及びノイズ信号が補正回路７で減算処理されることで、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂの動作電圧（閾値電圧）のバラツキやノイズ電荷Ｑｎに影響されることなく、縦筋ＦＰＮやランダムノイズの発生を抑制することができる。

尚、上述の第２及び第３の実施形態において、ＭＯＳトランジスタＴ１６をＭＯＳトランジスタＴ１１，Ｔ１３のゲート・ドレイン間に接続して自己バイアス可能な構成とすることで、キャパシタＣ１，Ｃ２の接続ノードに初期電圧が与えられるものとした。しかしながら、このＭＯＳトランジスタＴ１６の代わりに、キャパシタＣ１，Ｃ２の接続ノードにおける電圧を初期化する際に、ＭＯＳトランジスタＴ１１が動作可能な動作電圧をＭＯＳトランジスタＴ１１のゲートに与えるものであれば、他の回路構成としても構わない。

又、上述の第１〜第３の実施形態において、固体撮像装置に備える各画素の構成を図２のような構成とし、入射光量の積分値に対して線形的に変化した値となる画像信号を出力する（線形変換動作を行う）ものとしたが、このような構成に限らず、例えば、特許文献１に記載されるように入射光量に対して自然対数的に変化した値となる画像信号を出力する（対数変換動作を行う）画素構成としても構わないし、特許文献２に記載されるように線形変換動作と対数変換動作とを切り換えることができる画素構成としても構わない。

更に、上述の各固体撮像装置の各部を構成するＭＯＳトランジスタにおいて、Ｎチャネルで構成したものをＰチャネルで構成するとともに、Ｐチャネルで構成したものをＮチャネルで構成するものとしても構わない。又、各画素からノイズ信号が出力された後に画像信号が出力されるものとしたが、画像信号からノイズ信号が出力されるものとしても構わない。このとき、読み出し回路の反転増幅回路で反転増幅された光電変換信号（電圧値Ｖａｓに相当する）が逆極性となるが、その効果についてかわるものではない。

は、固体撮像装置の内部構成を示すブロック図である。 は、図１の固体撮像装置に備えられる画素の構成を示す回路図である。 は、図２の画素による撮像動作を示すタイミングチャートである。 は、第１の実施形態における固体撮像装置における読み出し回路及び補正回路それぞれの内部構成を示す回路図である。 は、図４の読み出し回路の動作を示すタイミングチャートである。 は、図４の読み出し回路の動作を示す等価回路図である。 は、ＭＯＳトランジスタＴ１３ａ，Ｔ１３ｂのゲート・ソース間電圧とドレイン電流との関係を示すグラフである。 は、第２の実施形態における固体撮像装置における読み出し回路及び補正回路それぞれの内部構成を示す回路図である。 は、図８の読み出し回路の動作を示すタイミングチャートである。 は、第３の実施形態における固体撮像装置における読み出し回路及び補正回路それぞれの内部構成を示す回路図である。 は、図１０の読み出し回路の動作を示すタイミングチャートである。 は、従来の固体撮像装置における読み出し回路及び補正回路それぞれの内部構成を示す回路図である。 は、図１２の読み出し回路の動作を示すタイミングチャートである。 は、図１２の読み出し回路の動作を示す等価回路図である。 は、従来の固体撮像装置における読み出し回路の内部構成を示す回路図である。

符号の説明

１ 垂直走査回路
２ 水平走査回路
３−１〜３−ｎ ライン
４−１〜４−ｍ 出力信号線
５−１〜５−ｍ 読み出し回路
６−１〜６−ｍ 定電流源
７ 補正回路
Ｇ11〜Ｇmn 画素

Claims (11)

1. 入射光量に応じた電気信号を出力する光電変換部を備える複数の画素と、前記画素と接続されるとともに前記画素からの電気信号が出力される出力信号線と、該出力信号線を介して前記画素からの２種類の電気信号を読み出すとともに該２種類の電気信号をサンプルホールドする読み出し回路と、該読み出し回路でサンプルホールドされた前記２種類の電気信号を減算する減算回路と、を備える固体撮像装置において、
   前記読み出し回路が、
   前記出力信号線からの電気信号が入力される増幅回路と、
   前記増幅回路の出力との電気的な接離を行う第１スイッチを有し、該第１スイッチをＯＮとして該第１スイッチを通じて前記２種類の電気信号のうちの一方が前記出力信号線より入力されたときの該増幅回路の出力に基づく第１電圧信号をサンプルホールドする第１サンプルホールド回路と、
   前記増幅回路の出力との電気的な接離を行う第２スイッチを有し、該第２スイッチをＯＮとして該第２スイッチを通じて前記２種類の電気信号のうちの他方が前記出力信号線より入力されたときの該増幅回路の出力に基づく第２電圧信号をサンプルホールドする第２サンプルホールド回路と、
   前記増幅回路の入力を前記第１及び第２サンプルホールド回路いずれかの出力と接続する選択回路と、
   を備え、
   前記第１電圧信号を前記第１サンプルホールド回路にサンプルホールドされるとき、前記第１スイッチによって前記増幅回路の出力と前記第１サンプルホールド回路の入力とが接続されるとともに、前記選択回路によって前記増幅回路の入力と前記第１サンプルホールド回路との出力とが接続されて、前記増幅回路と前記第１サンプルホールド回路によって第１負帰還回路が形成され、
   前記第２電圧信号を前記第２サンプルホールド回路にサンプルホールドされるとき、前記第２スイッチによって前記増幅回路の出力と前記第２サンプルホールド回路の入力とが接続されるとともに、前記選択回路によって前記増幅回路の入力と前記第２サンプルホールド回路との出力とが接続されて、前記増幅回路と前記第２サンプルホールド回路によって第２負帰還回路が形成され、
   前記第１及び第２サンプルホールド回路でサンプルホールドされた前記第１及び第２電気信号が前記減算回路に出力されることを特徴とする固体撮像装置。
2. 前記出力信号線と前記増幅回路の入力との間に接続された第１容量素子と、
   前記増幅回路の入力と前記選択回路との間に接続された第２容量素子と、
   前記第１及び第２容量素子の接続ノードに初期電圧を与える第３スイッチと、
   を備え、
   前記第３スイッチをＯＮとして前記第１及び第２容量素子の接続ノードを前記初期電圧にリセットするとき、前記選択回路によって前記第１及び第２サンプルホールド回路のいずれか一方の出力と前記第２容量素子とを接続することを特徴とする請求項１に記載の固体撮像装置。
3. 前記第３スイッチにおいて、その一端が前記第１及び第２容量素子の接続ノードに接続され、その他端が前記第２容量素子と前記選択回路との接続ノードに接続されることを特徴とする請求項２に記載の固体撮像装置。
4. 前記第３スイッチが前記増幅回路の入力と出力との間に接続されることを特徴とする請求項２に記載の固体撮像装置。
5. 前記第３スイッチをＯＮからＯＦＦとして前記第１及び第２容量素子の接続ノードのリセット状態を解除した直後の前記増幅回路の出力に基づく電圧信号を、前記第１及び第２サンプルホールド回路のうち前記選択回路によって選択されているサンプルホールド回路にサンプルホールドすることを特徴とする請求項３又は請求項４に記載の固体撮像装置。
6. 前記出力信号線と前記増幅回路の入力との間に接続された第１容量素子と、
   前記増幅回路の入力と前記選択回路との間に接続された第２容量素子と、
   前記第１及び第２容量素子の接続ノードに初期電圧を与える第４スイッチと、
   を備え、
   前記選択回路が、前記第１及び第２サンプルホールド回路の出力に加えて基準電圧を選択して前記第２容量素子に与え、
   前記第４スイッチをＯＮとして前記第１及び第２容量素子の接続ノードを前記初期電圧にリセットするとき、前記選択回路によって前記基準電圧を選択して前記第２容量素子に印加することを特徴とする請求項１に記載の固体撮像装置。
7. 前記第４スイッチをＯＮからＯＦＦとして前記第１及び第２容量素子の接続ノードのリセット状態を解除した後、前記選択回路によって前記第１及び第２サンプルホールド回路の出力の一方を選択し、選択したサンプルホールド回路にリセット状態を解除したときの前記増幅回路の出力に基づく電圧信号をサンプルホールドすることを特徴とする請求項６に記載の固体撮像装置。
8. 前記選択回路と前記第２容量素子との接続ノードに接続された定電流源を備えることを特徴とする請求項２〜７のいずれかに記載の固体撮像装置。
9. 前記第１及び第２サンプルホールド回路がそれぞれ、
   前記増幅回路の出力と一端が接続された前記第１又は第２スイッチの他端に接続された第３容量素子と、
   第１電極、第２電極、及び制御電極を備え、前記第１又は第２スイッチと前記第３容量素子との接続ノードに前記制御電極が接続されるとともに、前記第２電極が出力となる第１トランジスタと、
   を備えることを特徴とする請求項１〜請求項８のいずれかに記載の固体撮像装置。
10. 前記増幅回路が、第１電極、第２電極、及び制御電極を備える第２トランジスタであり、
    前記第２トランジスタの制御電極が前記増幅回路の入力となり、前記第２トランジスタの第１電極が前記増幅回路の出力となることを特徴とする請求項１〜請求項９のいずれかに記載の固体撮像装置。
11. 前記複数の画素が出力する前記２種類の電気信号が、リセット時の電圧信号であるノイズ信号と、光電変換出力された電圧値に前記ノイズ信号の電圧値が重畳された画像信号とであることを特徴とする請求項１〜請求項１０のいずれかに記載の固体撮像装置。

Images