JPH1141526A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH1141526A JPH1141526A JP9193741A JP19374197A JPH1141526A JP H1141526 A JPH1141526 A JP H1141526A JP 9193741 A JP9193741 A JP 9193741A JP 19374197 A JP19374197 A JP 19374197A JP H1141526 A JPH1141526 A JP H1141526A
- Authority
- JP
- Japan
- Prior art keywords
- output line
- reset
- common output
- photoelectric conversion
- optical signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 claims abstract description 93
- 239000003990 capacitor Substances 0.000 claims abstract description 74
- 238000006243 chemical reaction Methods 0.000 claims description 78
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 19
- 230000000694 effects Effects 0.000 description 11
- 101150039432 CHS7 gene Proteins 0.000 description 7
- 101100327904 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) csc-1 gene Proteins 0.000 description 7
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 101001051799 Aedes aegypti Molybdenum cofactor sulfurase 3 Proteins 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
- H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】 光信号保持容量ＣＴＳとノイズ信号保持容量
ＣＴＮの容量値にアンバランス量が生じている場合やＦ
ＰＮのプロセスばらつきの場合に動作条件による変動を
極力低減できる構成を提供することにある。 【解決手段】 複数の光電変換手段と、該光電変換手段
からノイズ信号を読み出して保持するノイズ信号保持手
段と、該光電変換手段から光信号を読み出して保持する
光信号保持手段と、ノイズ信号共通出力線と、光信号共
通出力線と、該ノイズ信号共通出力線、及び該光信号共
通出力線をリセットするリセット手段と、該リセット手
段に接続されたリセット電圧源と、該ノイズ信号保持手
段の信号、及び該光信号保持手段の信号を、該ノイズ信
号共通出力線、及び該光信号共通出力線との容量分割で
読み出す読み出し手段と、を有する光電変換装置におい
て、該リセット電圧源に電圧可変手段を設けたことを特
徴とする。
ＣＴＮの容量値にアンバランス量が生じている場合やＦ
ＰＮのプロセスばらつきの場合に動作条件による変動を
極力低減できる構成を提供することにある。 【解決手段】 複数の光電変換手段と、該光電変換手段
からノイズ信号を読み出して保持するノイズ信号保持手
段と、該光電変換手段から光信号を読み出して保持する
光信号保持手段と、ノイズ信号共通出力線と、光信号共
通出力線と、該ノイズ信号共通出力線、及び該光信号共
通出力線をリセットするリセット手段と、該リセット手
段に接続されたリセット電圧源と、該ノイズ信号保持手
段の信号、及び該光信号保持手段の信号を、該ノイズ信
号共通出力線、及び該光信号共通出力線との容量分割で
読み出す読み出し手段と、を有する光電変換装置におい
て、該リセット電圧源に電圧可変手段を設けたことを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は光電変換装置に関
し、例えば、ビデオカメラ、ディジタルカメラ、ファク
シミリ、イメージスキャナ、ディジタル複写機、あるい
はＸ線撮像装置等の画像読み取りを行う１次元及び２次
元の光電変換装置に関し、特に、増幅型の光電変換装置
における固定パターンノイズ（ＦＰＮ：Fixed Pattern
Noise ）を除去する光電変換装置に関するものである。
し、例えば、ビデオカメラ、ディジタルカメラ、ファク
シミリ、イメージスキャナ、ディジタル複写機、あるい
はＸ線撮像装置等の画像読み取りを行う１次元及び２次
元の光電変換装置に関し、特に、増幅型の光電変換装置
における固定パターンノイズ（ＦＰＮ：Fixed Pattern
Noise ）を除去する光電変換装置に関するものである。
【０００２】
【従来技術】近年、光電変換装置の分野においては、Ｃ
ＣＤの他に各画素にバイポーラトランジスタを増幅素子
として設けたＢＡＳＩＳ、各画素にＭＯＳトランジスタ
を増幅素子として設けた増幅型の光電変換装置（例え
ば、特開平１−１５４６７８号公報）等が提案されてい
る。このような増幅型の光電変換装置においては、各画
素に用いている増幅素子のバラツキが固定パターンノイ
ズ（ＦＰＮ）となるため、従来、このＦＰＮ除去方法に
関して、さまざまな提案がなされている。このＦＰＮ除
去方法の１つとして、光信号（Ｓ信号）と暗状態の信号
（Ｎ信号）の差分をとることにより、増幅素子のバラツ
キを補正する方法が提案されている。このＦＰＮ補正手
法の例を図１０、図１１に示す。図１０は光電変換装置
を各画素に有する１次元の光電変換装置の１ｂｉｔ分の
回路図、図１１はそのタイミングチャートである。（テ
レビジョン学会誌 Vol.47、No9(1993)pp.1180） この回路動作、及びＦＰＮ除去について以下に説明す
る。まず、制御パルスφＣＲをオンして保持容量ＣＴ
１，２をリセットし、次に、センサであるバイポーラト
ランジスタ９のベースに光量に応じ電荷を受光・蓄積が
終了した後、制御パルスφＴＳをオンしてノイズを含む
光信号を光信号保持容量ＣＴＳ１に転送する。続いて、
制御パルスφＢＲＳをオンして、センサのリセット動作
を行い、制御パルスφＴＮをオンしてセンサのノイズ信
号をノイズ信号保持容量ＣＴＮ２に転送し、再度、制御
パルスφＢＲＳをオンして、センサのリセット動作を行
って蓄積動作にはいる。
ＣＤの他に各画素にバイポーラトランジスタを増幅素子
として設けたＢＡＳＩＳ、各画素にＭＯＳトランジスタ
を増幅素子として設けた増幅型の光電変換装置（例え
ば、特開平１−１５４６７８号公報）等が提案されてい
る。このような増幅型の光電変換装置においては、各画
素に用いている増幅素子のバラツキが固定パターンノイ
ズ（ＦＰＮ）となるため、従来、このＦＰＮ除去方法に
関して、さまざまな提案がなされている。このＦＰＮ除
去方法の１つとして、光信号（Ｓ信号）と暗状態の信号
（Ｎ信号）の差分をとることにより、増幅素子のバラツ
キを補正する方法が提案されている。このＦＰＮ補正手
法の例を図１０、図１１に示す。図１０は光電変換装置
を各画素に有する１次元の光電変換装置の１ｂｉｔ分の
回路図、図１１はそのタイミングチャートである。（テ
レビジョン学会誌 Vol.47、No9(1993)pp.1180） この回路動作、及びＦＰＮ除去について以下に説明す
る。まず、制御パルスφＣＲをオンして保持容量ＣＴ
１，２をリセットし、次に、センサであるバイポーラト
ランジスタ９のベースに光量に応じ電荷を受光・蓄積が
終了した後、制御パルスφＴＳをオンしてノイズを含む
光信号を光信号保持容量ＣＴＳ１に転送する。続いて、
制御パルスφＢＲＳをオンして、センサのリセット動作
を行い、制御パルスφＴＮをオンしてセンサのノイズ信
号をノイズ信号保持容量ＣＴＮ２に転送し、再度、制御
パルスφＢＲＳをオンして、センサのリセット動作を行
って蓄積動作にはいる。
【０００３】一方、蓄積動作中にシフトレジスタＳＲが
走査を開始する。まず最初に、光信号共通出力線３、及
びノイズ信号共通出力線４をリセットＭＯＳ５，６を用
いてリセットした後、光信号保持容量ＣＴＳ，ノイズ信
号保持容量ＣＴＮのデータを共通出力線３，４にそれぞ
れ共通出力線容量７，８による容量分割にて出力する。
ここで、出力線容量ＣＨＳ７，ＣＨＮ８は各共通出力線
３，４の容量であるが、以後、光信号共通出力線３を出
力線容量ＣＨＳ７、ノイズ信号共通出力線を出力線容量
ＣＨＮ８と定義する。その後、再び出力線容量ＣＨＳ
７，ＣＨＮ８をリセットして、不図示の次のｂｉｔのＣ
ＴＳ，ＣＴＮのデータを読み出す。
走査を開始する。まず最初に、光信号共通出力線３、及
びノイズ信号共通出力線４をリセットＭＯＳ５，６を用
いてリセットした後、光信号保持容量ＣＴＳ，ノイズ信
号保持容量ＣＴＮのデータを共通出力線３，４にそれぞ
れ共通出力線容量７，８による容量分割にて出力する。
ここで、出力線容量ＣＨＳ７，ＣＨＮ８は各共通出力線
３，４の容量であるが、以後、光信号共通出力線３を出
力線容量ＣＨＳ７、ノイズ信号共通出力線を出力線容量
ＣＨＮ８と定義する。その後、再び出力線容量ＣＨＳ
７，ＣＨＮ８をリセットして、不図示の次のｂｉｔのＣ
ＴＳ，ＣＴＮのデータを読み出す。
【０００４】この動作を繰り返してすべてのｂｉｔの信
号を出力する。出力された信号はそれぞれボルテージホ
ロア１３，１４を介して差動アンプに入力されＩＣの出
力となる。ここで、チップ内のＦＰＮは主に各画素のバ
イポーラトランジスタ９のｈＦＥ等のバラツキに起因す
るものが主であり、上記のＳ−Ｎ方式により、画素ごと
のｈＦＥバラツキに起因するＦＰＮを除去することが可
能となる。
号を出力する。出力された信号はそれぞれボルテージホ
ロア１３，１４を介して差動アンプに入力されＩＣの出
力となる。ここで、チップ内のＦＰＮは主に各画素のバ
イポーラトランジスタ９のｈＦＥ等のバラツキに起因す
るものが主であり、上記のＳ−Ｎ方式により、画素ごと
のｈＦＥバラツキに起因するＦＰＮを除去することが可
能となる。
【０００５】尚、ここでいうＦＰＮは暗時の固定パター
ンノイズのことであり、以降、ＦＰＮは暗時の固定パタ
ーンノイズと定義する。
ンノイズのことであり、以降、ＦＰＮは暗時の固定パタ
ーンノイズと定義する。
【０００６】以下に、従来技術のＦＰＮ除去について説
明する。図１０において、光信号共通出力線の信号（Ｓ
ｏｕｔ）、およびノイズ信号共通出力線の信号（Ｎｏｕ
ｔ）は次式であらわされる。 ここで、 ＶＳ：光信号読み出し時の光信号蓄積容量ＣＴＳの電
圧、 ＶＮ：ノイズ信号読み出し時のノイズ信号蓄積容量ＣＴ
Ｓの電圧、 である。
明する。図１０において、光信号共通出力線の信号（Ｓ
ｏｕｔ）、およびノイズ信号共通出力線の信号（Ｎｏｕ
ｔ）は次式であらわされる。 ここで、 ＶＳ：光信号読み出し時の光信号蓄積容量ＣＴＳの電
圧、 ＶＮ：ノイズ信号読み出し時のノイズ信号蓄積容量ＣＴ
Ｓの電圧、 である。
【０００７】（１），（２）式において、 ＣＨＳ＝ＣＨＮ＝ＣＨ ＶＳ＝ＶＮ＝ＶＣＴ（暗時） ＣＴＳ＝ＣＴＮ＝ＣＴ であるならば、上記の差分信号は Ｓｏｕｔ−Ｎｏｕｔ＝０ となる。
【０００８】従って、仮にＶＣＴが画素ごとにばらつい
ていたとしても、（１），（２）式の差分信号は０とな
るためＦＰＮが除去できることになる。
ていたとしても、（１），（２）式の差分信号は０とな
るためＦＰＮが除去できることになる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
Ｓ−Ｎ方式においては、光信号保持容量ＣＴＳとノイズ
信号保持容量ＣＴＮの容量値が完全に一致している場合
はＦＰＮが除去できる。
Ｓ−Ｎ方式においては、光信号保持容量ＣＴＳとノイズ
信号保持容量ＣＴＮの容量値が完全に一致している場合
はＦＰＮが除去できる。
【００１０】しかしながら、実際には、光信号保持容量
ＣＴＳとノイズ信号保持容量ＣＴＮの容量値は集積回路
の製造上のプロセス加工精度に起因するアンバランス量
が生じており、そのアンバランス量のバラツキがＦＰＮ
の要因となることが、本発明者らによって明らかになっ
た。
ＣＴＳとノイズ信号保持容量ＣＴＮの容量値は集積回路
の製造上のプロセス加工精度に起因するアンバランス量
が生じており、そのアンバランス量のバラツキがＦＰＮ
の要因となることが、本発明者らによって明らかになっ
た。
【００１１】光信号保持容量ＣＴＳとノイズ信号保持容
量ＣＴＮの容量値にΔＣＴなるアンバランス量が生じて
いる場合、すなわち ＣＴＳ＝ＣＴ＋ΔＣＴ ＣＴＮ＝ＣＴ である場合、上記の差分信号は であらわされる。
量ＣＴＮの容量値にΔＣＴなるアンバランス量が生じて
いる場合、すなわち ＣＴＳ＝ＣＴ＋ΔＣＴ ＣＴＮ＝ＣＴ である場合、上記の差分信号は であらわされる。
【００１２】すなわち、ＦＰＮが信号読み出し時の光信
号蓄積容量ＣＴＳ、ノイズ信号読み出し時のノイズ信号
蓄積容量ＣＴＳにアンバランス量のバラツキに比例する
ことになる。
号蓄積容量ＣＴＳ、ノイズ信号読み出し時のノイズ信号
蓄積容量ＣＴＳにアンバランス量のバラツキに比例する
ことになる。
【００１３】また、ある一定のアンバランス量が存在し
ても、保持容量ＣＴ上の電圧ＶＣＴと出力線容量ＣＨの
リセット電圧ＶＣＨＲの差分を小さくすることによりＦ
ＰＮを極小にすることが可能となる。
ても、保持容量ＣＴ上の電圧ＶＣＴと出力線容量ＣＨの
リセット電圧ＶＣＨＲの差分を小さくすることによりＦ
ＰＮを極小にすることが可能となる。
【００１４】ただし，保持容量ＣＴ上の電圧ＶＣＴがプ
ロセスばらつきや動作条件（例えば電源電圧や動作周波
数）によって変動すると、それに伴って保持容量ＣＴ上
の電圧ＶＣＴと出力線容量ＣＨのリセット電圧ＶＣＨＲ
の差分も変動するため、ＦＰＮのプロセスバラツキや動
作条件によるバラツキが発生することになり、実使用上
好ましくない。
ロセスばらつきや動作条件（例えば電源電圧や動作周波
数）によって変動すると、それに伴って保持容量ＣＴ上
の電圧ＶＣＴと出力線容量ＣＨのリセット電圧ＶＣＨＲ
の差分も変動するため、ＦＰＮのプロセスバラツキや動
作条件によるバラツキが発生することになり、実使用上
好ましくない。
【００１５】例えば、図１０に示した従来例の場合、保
持容量ＣＴ上の電圧ＶＣＴは主として画素のバイポーラ
トランジスタのｈＦＥおよびベース／コレクタ間容量Ｃ
ｂｃ、保持容量ＣＴ、保持容量ＣＴへの読み出し時間、
等によって決定され、また、出力線容量ＣＨのリセット
電圧はＧＮＤに固定されている。従って、バイポーラト
ランジスタのｈＦＥやベース／コレクタ間容量Ｃｂｃが
プロセスによって変動する場合や動作周波数の変更に伴
って保持容量ＣＴへの読み出し時間が変化する場合は保
持容量ＣＴ上の電圧ＶＣＴが変動し、ＦＰＮのプロセス
バラツキや動作周波数依存が発生することになる。
持容量ＣＴ上の電圧ＶＣＴは主として画素のバイポーラ
トランジスタのｈＦＥおよびベース／コレクタ間容量Ｃ
ｂｃ、保持容量ＣＴ、保持容量ＣＴへの読み出し時間、
等によって決定され、また、出力線容量ＣＨのリセット
電圧はＧＮＤに固定されている。従って、バイポーラト
ランジスタのｈＦＥやベース／コレクタ間容量Ｃｂｃが
プロセスによって変動する場合や動作周波数の変更に伴
って保持容量ＣＴへの読み出し時間が変化する場合は保
持容量ＣＴ上の電圧ＶＣＴが変動し、ＦＰＮのプロセス
バラツキや動作周波数依存が発生することになる。
【００１６】また、ホトダイオードとＭＯＳアンプを各
画素に備えた増幅型光電変換装置の場合では、保持容量
ＣＴ上の電圧ＶＣＴはＭＯＳアンプの閾値電圧Ｖthやホ
トダイオードのリセット電位によって決定されるため、
ＭＯＳのＶthやホトダイオードのリセット電圧がプロセ
スによって変動する場合には、同様にＦＰＮのプロセス
バラツキが発生することになる。
画素に備えた増幅型光電変換装置の場合では、保持容量
ＣＴ上の電圧ＶＣＴはＭＯＳアンプの閾値電圧Ｖthやホ
トダイオードのリセット電位によって決定されるため、
ＭＯＳのＶthやホトダイオードのリセット電圧がプロセ
スによって変動する場合には、同様にＦＰＮのプロセス
バラツキが発生することになる。
【００１７】すなわち、従来のＦＰＮ除去技術では、Ｆ
ＰＮのプロセスバラツキや動作条件によるＦＰＮの変動
という問題があり、光電変換装置のＳ／Ｎ改善に大きな
支障をきたしている。
ＰＮのプロセスバラツキや動作条件によるＦＰＮの変動
という問題があり、光電変換装置のＳ／Ｎ改善に大きな
支障をきたしている。
【００１８】［発明の目的］本発明の目的は、光信号保
持容量ＣＴＳとノイズ信号保持容量ＣＴＮの容量値にア
ンバランス量が生じている場合においてもＦＰＮを極力
低減できる構成、および、ＦＰＮのプロセスや動作条件
による変動を極力低減できる構成を提案し、高性能の光
電変換装置を提供することにある。
持容量ＣＴＳとノイズ信号保持容量ＣＴＮの容量値にア
ンバランス量が生じている場合においてもＦＰＮを極力
低減できる構成、および、ＦＰＮのプロセスや動作条件
による変動を極力低減できる構成を提案し、高性能の光
電変換装置を提供することにある。
【００１９】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、複数の光電変換手段と、該光電変換手
段からノイズ信号を読み出して保持するノイズ信号保持
手段と、該光電変換手段から光信号を読み出して保持す
る光信号保持手段と、ノイズ信号共通出力線と、光信号
共通出力線と、該ノイズ信号共通出力線、及び該光信号
共通出力線をリセットするリセット手段と、該リセット
手段に接続されたリセット電圧源と、該ノイズ信号保持
手段の信号、及び該光信号保持手段の信号を、該ノイズ
信号共通出力線、及び該光信号共通出力線との容量分割
で読み出す読み出し手段と、を有する光電変換装置にお
いて、該リセット電圧源に電圧可変手段を設けたことを
その手段とするものである。
めに、本発明は、複数の光電変換手段と、該光電変換手
段からノイズ信号を読み出して保持するノイズ信号保持
手段と、該光電変換手段から光信号を読み出して保持す
る光信号保持手段と、ノイズ信号共通出力線と、光信号
共通出力線と、該ノイズ信号共通出力線、及び該光信号
共通出力線をリセットするリセット手段と、該リセット
手段に接続されたリセット電圧源と、該ノイズ信号保持
手段の信号、及び該光信号保持手段の信号を、該ノイズ
信号共通出力線、及び該光信号共通出力線との容量分割
で読み出す読み出し手段と、を有する光電変換装置にお
いて、該リセット電圧源に電圧可変手段を設けたことを
その手段とするものである。
【００２０】また、複数の光電変換手段と、該光電変換
手段からノイズ信号を読み出して保持するノイズ信号保
持手段と、該光電変換手段から光信号を読み出して保持
する光信号保持手段と、ノイズ信号共通出力線と、光信
号共通出力線と、該ノイズ信号共通出力線、及び該光信
号共通出力線をリセットするリセット手段と、該リセッ
ト手段に接続されたリセット電圧源と、該ノイズ信号保
持手段の信号、及び該光信号保持手段の信号を、該ノイ
ズ信号共通出力線、及び該光信号共通出力線との容量分
割で読み出す読み出し手段と、を有する光電変換装置に
おいて、該リセット電圧源の電圧値にダミー画素、また
はオプティカルブラック画素の出力値を用いる、をその
手段とするものである。
手段からノイズ信号を読み出して保持するノイズ信号保
持手段と、該光電変換手段から光信号を読み出して保持
する光信号保持手段と、ノイズ信号共通出力線と、光信
号共通出力線と、該ノイズ信号共通出力線、及び該光信
号共通出力線をリセットするリセット手段と、該リセッ
ト手段に接続されたリセット電圧源と、該ノイズ信号保
持手段の信号、及び該光信号保持手段の信号を、該ノイ
ズ信号共通出力線、及び該光信号共通出力線との容量分
割で読み出す読み出し手段と、を有する光電変換装置に
おいて、該リセット電圧源の電圧値にダミー画素、また
はオプティカルブラック画素の出力値を用いる、をその
手段とするものである。
【００２１】また、複数の光電変換手段と、該光電変換
手段からノイズ信号を読み出して保持するノイズ信号保
持手段と、該光電変換手段から光信号を読み出して保持
する光信号保持手段と、ノイズ信号共通出力線と、光信
号共通出力線と、該ノイズ信号共通出力線、及び該光信
号共通出力線をリセットするリセット手段と、該リセッ
ト手段に接続されたリセット電圧源と、該ノイズ信号保
持手段の信号、及び該光信号保持手段の信号を、該ノイ
ズ信号共通出力線、及び該光信号共通出力線との容量分
割で読み出す読み出し手段とを有する光電変換装置にお
いて、該ノイズ信号保持手段に保持される電圧の平均値
と、該リセット手段によりリセットされた該ノイズ信号
共通出力線、及び該光信号共通出力線の電圧値がほぼ等
しいことをその手段とするものである。
手段からノイズ信号を読み出して保持するノイズ信号保
持手段と、該光電変換手段から光信号を読み出して保持
する光信号保持手段と、ノイズ信号共通出力線と、光信
号共通出力線と、該ノイズ信号共通出力線、及び該光信
号共通出力線をリセットするリセット手段と、該リセッ
ト手段に接続されたリセット電圧源と、該ノイズ信号保
持手段の信号、及び該光信号保持手段の信号を、該ノイ
ズ信号共通出力線、及び該光信号共通出力線との容量分
割で読み出す読み出し手段とを有する光電変換装置にお
いて、該ノイズ信号保持手段に保持される電圧の平均値
と、該リセット手段によりリセットされた該ノイズ信号
共通出力線、及び該光信号共通出力線の電圧値がほぼ等
しいことをその手段とするものである。
【００２２】また、複数の光電変換手段と、該光電変換
手段をリセットするセンサリセット手段と、該センサリ
セット手段に接続されたセンサリセット電圧源と、該光
電変換手段からノイズ信号を読み出して保持するノイズ
信号保持手段と、該光電変換手段から光信号を読み出し
て保持する光信号保持手段と、ノイズ信号共通出力線
と、光信号共通出力線と、該ノイズ信号共通出力線、及
び該光信号共通出力線をリセットするリセット手段と、
該リセット手段に接続されたリセット電圧源と、該ノイ
ズ信号保持手段の信号、及び該光信号保持手段の信号
を、該ノイズ信号共通出力線、及び該光信号共通出力線
との容量分割で読み出す読み出し手段と、を同一半導体
基板上に有する光電変換装置において、該ノイズ信号保
持手段に保持される電圧値の変動要因と、該リセット手
段によリセットされた該ノイズ信号共通出力線、及び該
光信号共通出力線の電圧値の変動要因とを同一とするこ
とをその手段とするものである。
手段をリセットするセンサリセット手段と、該センサリ
セット手段に接続されたセンサリセット電圧源と、該光
電変換手段からノイズ信号を読み出して保持するノイズ
信号保持手段と、該光電変換手段から光信号を読み出し
て保持する光信号保持手段と、ノイズ信号共通出力線
と、光信号共通出力線と、該ノイズ信号共通出力線、及
び該光信号共通出力線をリセットするリセット手段と、
該リセット手段に接続されたリセット電圧源と、該ノイ
ズ信号保持手段の信号、及び該光信号保持手段の信号
を、該ノイズ信号共通出力線、及び該光信号共通出力線
との容量分割で読み出す読み出し手段と、を同一半導体
基板上に有する光電変換装置において、該ノイズ信号保
持手段に保持される電圧値の変動要因と、該リセット手
段によリセットされた該ノイズ信号共通出力線、及び該
光信号共通出力線の電圧値の変動要因とを同一とするこ
とをその手段とするものである。
【００２３】以下、実施形態を用いて本発明の構成、お
よび作用効果について説明する。
よび作用効果について説明する。
【００２４】
（実施形態１）図１は本発明の第１の実施形態における
回路図である。本実施形態は、ホトダイオード（２０，
２０′，２０″）、リセットスイッチ（２１，２１′，
２１″）、転送スイッチ（２２，２２′，２２″）、Ｎ
ＭＯＳソースホロア（１０，１０′，１０″）、および
光信号保持容量ＣＴＳ（１，１′，１″）およびノイズ
信号保持容量ＣＴＮ（２，２′，２″）を画素ごとに設
けた構成となっている。さらに、スイッチングＭＯＳ
（３１，３１′，３１″，３２，３２′，３２″）及び
転送用ＭＯＳ（３３，３３′，３３″，３４，３４′，
３４″）と電流源（３５，３５′，３５″）が適宜設け
られている。
回路図である。本実施形態は、ホトダイオード（２０，
２０′，２０″）、リセットスイッチ（２１，２１′，
２１″）、転送スイッチ（２２，２２′，２２″）、Ｎ
ＭＯＳソースホロア（１０，１０′，１０″）、および
光信号保持容量ＣＴＳ（１，１′，１″）およびノイズ
信号保持容量ＣＴＮ（２，２′，２″）を画素ごとに設
けた構成となっている。さらに、スイッチングＭＯＳ
（３１，３１′，３１″，３２，３２′，３２″）及び
転送用ＭＯＳ（３３，３３′，３３″，３４，３４′，
３４″）と電流源（３５，３５′，３５″）が適宜設け
られている。
【００２５】図１において光信号保持容量ＣＴＳ（１，
１′，１″）、およびノイズ信号保持容量ＣＴＮ（２，
２′，２″）の電位は各ビットのＮＭＯＳソースホロア
（１０，１０′，１０″）の出力電位となる。ここで、
各ビットごとの光信号保持容量ＣＴＳ（１，１′，
１″）およびノイズ信号保持容量ＣＴＮ（２，２′，
２″）の電位は、ＮＭＯＳソースホロア（１０，１
０′，１０″）の閾値電圧Ｖthのバラツキ分の電位差が
生じる。ここで、光信号共通出力線３、及びノイズ信号
共通出力線４をリセットＭＯＳ５，６を用いてリセット
した後、保持容量ＣＴＳ，ＣＴＮのデータを共通出力線
３，４にそれぞれ容量分割にて出力する。ここで、出力
線容量ＣＨＳ７，ＣＨＮ８は各共通出力線の容量である
が、以後、光信号共通出力線を出力線容量ＣＨＳ、ノイ
ズ信号共通出力線を出力線容量ＣＨＮと定義する。その
後、再び出力線容量ＣＨＳ７，ＣＨＮ８をリセットし
て、次のｂｉｔの保持容量ＣＴＳ，ＣＴＮのデータを読
み出す。そして共通出力線の信号はボルテージホロア１
３，１４、および差動アンプ１５を介してＳ−Ｎ出力が
得られる。
１′，１″）、およびノイズ信号保持容量ＣＴＮ（２，
２′，２″）の電位は各ビットのＮＭＯＳソースホロア
（１０，１０′，１０″）の出力電位となる。ここで、
各ビットごとの光信号保持容量ＣＴＳ（１，１′，
１″）およびノイズ信号保持容量ＣＴＮ（２，２′，
２″）の電位は、ＮＭＯＳソースホロア（１０，１
０′，１０″）の閾値電圧Ｖthのバラツキ分の電位差が
生じる。ここで、光信号共通出力線３、及びノイズ信号
共通出力線４をリセットＭＯＳ５，６を用いてリセット
した後、保持容量ＣＴＳ，ＣＴＮのデータを共通出力線
３，４にそれぞれ容量分割にて出力する。ここで、出力
線容量ＣＨＳ７，ＣＨＮ８は各共通出力線の容量である
が、以後、光信号共通出力線を出力線容量ＣＨＳ、ノイ
ズ信号共通出力線を出力線容量ＣＨＮと定義する。その
後、再び出力線容量ＣＨＳ７，ＣＨＮ８をリセットし
て、次のｂｉｔの保持容量ＣＴＳ，ＣＴＮのデータを読
み出す。そして共通出力線の信号はボルテージホロア１
３，１４、および差動アンプ１５を介してＳ−Ｎ出力が
得られる。
【００２６】本実施形態の最も特徴的なことは、出力線
容量ＣＨリセット電源１１の電圧に可変手段を設けたこ
とである。以下にその効果を説明する。
容量ＣＨリセット電源１１の電圧に可変手段を設けたこ
とである。以下にその効果を説明する。
【００２７】図２に本実施形態におけるＦＰＮと出力線
容量ＣＨリセット電源１１の電圧と保持容量ＣＴ上の電
圧の平均値の差分の関係を示す。
容量ＣＨリセット電源１１の電圧と保持容量ＣＴ上の電
圧の平均値の差分の関係を示す。
【００２８】上述の（３）式であらわされるように、出
力線容量ＣＨリセット電源１１の電圧と保持容量ＣＴ上
の電圧の差分が大きくなるほどＦＰＮが大きくなってい
ることがわかる。
力線容量ＣＨリセット電源１１の電圧と保持容量ＣＴ上
の電圧の差分が大きくなるほどＦＰＮが大きくなってい
ることがわかる。
【００２９】この結果から、光信号保持容量ＣＴＳ
（１，１′，１″）とノイズ信号保持容量ＣＴＮ（２，
２′，２″）の電位がほぼ等しいにもかかわらず、実際
には容量値のアンバランス量をゼロにはできないため、
ＦＰＮが発生し、かつ、そのＦＰＮが出力線容量ＣＨリ
セット電圧１１と保持容量ＣＴ上の電圧の差分に比例す
るということがわかる。
（１，１′，１″）とノイズ信号保持容量ＣＴＮ（２，
２′，２″）の電位がほぼ等しいにもかかわらず、実際
には容量値のアンバランス量をゼロにはできないため、
ＦＰＮが発生し、かつ、そのＦＰＮが出力線容量ＣＨリ
セット電圧１１と保持容量ＣＴ上の電圧の差分に比例す
るということがわかる。
【００３０】従って、本発明の構成を用いることによ
り、リセット電位を調整することにより光電変換素子の
ＦＰＮ除去効果を最大限に引き出すことが可能になる。
り、リセット電位を調整することにより光電変換素子の
ＦＰＮ除去効果を最大限に引き出すことが可能になる。
【００３１】尚、本実施形態では便宜上３ビットのみを
図示しているが、言うまでもなく、本発明はビット数に
制限されるものではない。
図示しているが、言うまでもなく、本発明はビット数に
制限されるものではない。
【００３２】また、本実施形態においては１次元の光電
変換装置を示しているが、垂直走査用のシフトレジスタ
によって順次各ライン毎に光電電荷を読み出すことで、
２次元の光電変換装置の場合においても、同様の効果を
得ることができる。
変換装置を示しているが、垂直走査用のシフトレジスタ
によって順次各ライン毎に光電電荷を読み出すことで、
２次元の光電変換装置の場合においても、同様の効果を
得ることができる。
【００３３】（実施形態２）図３は本発明の第２の実施
形態における回路図である。本実施形態においては、出
力線容量ＣＨＳ７，ＣＨＮ８のリセット電源を可変抵抗
１０２、およびボルテージホロア１０１で構成し、パッ
ド（ＰＡＤ）１００を介してＩＣ内部にリセット電圧を
供給する構成を示しており、その他の部分に関しては第
１の実施形態と同様である。ボルテージホロア１０１は
ゲインが１のインピーダンス変換素子であり、可変抵抗
は外部からの操作で抵抗値を変化してその分圧電位を変
化するものである。
形態における回路図である。本実施形態においては、出
力線容量ＣＨＳ７，ＣＨＮ８のリセット電源を可変抵抗
１０２、およびボルテージホロア１０１で構成し、パッ
ド（ＰＡＤ）１００を介してＩＣ内部にリセット電圧を
供給する構成を示しており、その他の部分に関しては第
１の実施形態と同様である。ボルテージホロア１０１は
ゲインが１のインピーダンス変換素子であり、可変抵抗
は外部からの操作で抵抗値を変化してその分圧電位を変
化するものである。
【００３４】ここで、本実施形態の特徴的なことは、Ｉ
Ｃの外部にリセット電源の可変手段を設けたことであ
る。これにより、例えばプロセスのＶthバラツキ等によ
り保持容量ＣＴ上の電圧が変動しても、ＩＣ外部でリセ
ット電位を調整することにより光電変換素子のＦＰＮを
最小にすることが可能になる。
Ｃの外部にリセット電源の可変手段を設けたことであ
る。これにより、例えばプロセスのＶthバラツキ等によ
り保持容量ＣＴ上の電圧が変動しても、ＩＣ外部でリセ
ット電位を調整することにより光電変換素子のＦＰＮを
最小にすることが可能になる。
【００３５】本実施形態においては、可変抵抗１０２、
およびボルテージホロア１０１で構成されたリセット電
源から、パッド１００を介して出力線容量ＣＨをリセッ
トする例を示したが、例えばボルテージホロアはＩＣ内
部に設けても、また、設けなくても良い。更に、可変抵
抗１０２以外の手段、例えば電子的にゲート電位を変化
してＭＯＳトランジスタのソース・ドレイン間の抵抗値
を変化する手段を用いて電圧を可変させても構わない。
およびボルテージホロア１０１で構成されたリセット電
源から、パッド１００を介して出力線容量ＣＨをリセッ
トする例を示したが、例えばボルテージホロアはＩＣ内
部に設けても、また、設けなくても良い。更に、可変抵
抗１０２以外の手段、例えば電子的にゲート電位を変化
してＭＯＳトランジスタのソース・ドレイン間の抵抗値
を変化する手段を用いて電圧を可変させても構わない。
【００３６】また、本実施形態でも便宜上３ビットのみ
を図示しているが、言うまでもなく、本発明はビット数
に制限されるものではない。さらに、本実施形態におい
ても１次元の光電変換装置を示しているが、垂直走査用
のシフトレジスタによって順次各ライン毎に光電電荷を
読み出すことで、２次元の光電変換装置の場合において
も、同様の効果を得ることができる。
を図示しているが、言うまでもなく、本発明はビット数
に制限されるものではない。さらに、本実施形態におい
ても１次元の光電変換装置を示しているが、垂直走査用
のシフトレジスタによって順次各ライン毎に光電電荷を
読み出すことで、２次元の光電変換装置の場合において
も、同様の効果を得ることができる。
【００３７】（実施形態３）図４は本発明の第３の実施
形態における回路図である。本実施形態においては、出
力線容量ＣＨＳ７，ＣＨＮ８のリセット電圧源をダミー
画素２００とボルテージホロア１０１で構成した例であ
り、その他の部分に関しては基本的には図１に示した第
１実施形態と同様である。ただし、図上、保持容量ＣＴ
１，２をリセットするリセットＭＯＳ４０，４１と、１
つの光電変換素子を示しているが、リセットＭＯＳは別
な手段でリセットしてもよいし、また複数の光電変換素
子であってもよいのは勿論である。
形態における回路図である。本実施形態においては、出
力線容量ＣＨＳ７，ＣＨＮ８のリセット電圧源をダミー
画素２００とボルテージホロア１０１で構成した例であ
り、その他の部分に関しては基本的には図１に示した第
１実施形態と同様である。ただし、図上、保持容量ＣＴ
１，２をリセットするリセットＭＯＳ４０，４１と、１
つの光電変換素子を示しているが、リセットＭＯＳは別
な手段でリセットしてもよいし、また複数の光電変換素
子であってもよいのは勿論である。
【００３８】本実施形態では、ノイズ成分の抽出と同様
な構成のリセットＭＯＳ３６′，バイポーラトランジス
タ９′，リセットＭＯＳ２２′，スイッチングＭＯＳ３
２′，保持容量２′，リセットＭＯＳ４１′とからなる
ダミー画素２００を備え、ダミー画素２００の出力をボ
ルテージホロワ１０１をへて、リセットＭＯＳ５，６の
ソース電源としているので、出力線３，４の電位をノイ
ズ読み出し電源と一致させることができる。
な構成のリセットＭＯＳ３６′，バイポーラトランジス
タ９′，リセットＭＯＳ２２′，スイッチングＭＯＳ３
２′，保持容量２′，リセットＭＯＳ４１′とからなる
ダミー画素２００を備え、ダミー画素２００の出力をボ
ルテージホロワ１０１をへて、リセットＭＯＳ５，６の
ソース電源としているので、出力線３，４の電位をノイ
ズ読み出し電源と一致させることができる。
【００３９】本実施形態においては、ダミー画素２００
は開口されていても、遮光されていても構わない。ま
た、ダミー画素２００を形成するバイポーラトランジス
タ９′、およびノイズ信号保持容量ＣＴＮ２′に関して
は必ずしも有効画素と同一形状である必要はないが、同
一形状とした方が好ましい。
は開口されていても、遮光されていても構わない。ま
た、ダミー画素２００を形成するバイポーラトランジス
タ９′、およびノイズ信号保持容量ＣＴＮ２′に関して
は必ずしも有効画素と同一形状である必要はないが、同
一形状とした方が好ましい。
【００４０】さらに、ノイズ信号保持容量ＣＴＮ２′に
関しては、例えばボルテージホロア１０１の入力容量や
その他の寄生容量も考慮して、有効画素のノイズ信号保
持容量ＣＴＮ２と同一の値とするのが好ましい。
関しては、例えばボルテージホロア１０１の入力容量や
その他の寄生容量も考慮して、有効画素のノイズ信号保
持容量ＣＴＮ２と同一の値とするのが好ましい。
【００４１】本実施形態においては、有効画素のノイズ
信号保持容量ＣＴＮ２の電位は上述のように画素のバイ
ポーラトランジスタ９のｈＦＥやベース−コレクタ間容
量、ノイズ信号保持容量ＣＴＮ２の容量値、ノイズ信号
保持容量ＣＴＮ２への読み出し時間に依存するが、本実
施形態の構成を用いることにより、上記のパラメータが
変動しても常に出力線容量ＣＨのリセット電位と保持容
量ＣＴ上の電位をほぼ等しくすることが可能になるた
め、ＦＰＮの変動を抑制することが可能となる。
信号保持容量ＣＴＮ２の電位は上述のように画素のバイ
ポーラトランジスタ９のｈＦＥやベース−コレクタ間容
量、ノイズ信号保持容量ＣＴＮ２の容量値、ノイズ信号
保持容量ＣＴＮ２への読み出し時間に依存するが、本実
施形態の構成を用いることにより、上記のパラメータが
変動しても常に出力線容量ＣＨのリセット電位と保持容
量ＣＴ上の電位をほぼ等しくすることが可能になるた
め、ＦＰＮの変動を抑制することが可能となる。
【００４２】本実施形態においては１ビットのダミー画
素を用いて、出力線容量ＣＨのリセット電圧を形成して
いるが、複数のダミー画素から出力線容量ＣＨのリセッ
ト電圧を形成しても良い。さらに、本実施形態において
も１次元の光電変換装置を示しているが、垂直走査用の
シフトレジスタによって順次各ライン毎に光電電荷を読
み出すことで、２次元の光電変換装置の場合において
も、同様の効果を得ることができる。
素を用いて、出力線容量ＣＨのリセット電圧を形成して
いるが、複数のダミー画素から出力線容量ＣＨのリセッ
ト電圧を形成しても良い。さらに、本実施形態において
も１次元の光電変換装置を示しているが、垂直走査用の
シフトレジスタによって順次各ライン毎に光電電荷を読
み出すことで、２次元の光電変換装置の場合において
も、同様の効果を得ることができる。
【００４３】（実施形態４）図５は本発明の第４の実施
形態における回路図である。本実施形態も上記の実施形
態と同様に、出力線容量ＣＨＳ７，ＣＨＮ８のリセット
電圧源をダミー画素２０１とボルテージホロア（１０
１，１０１′）で構成した例である。尚、図５では有効
画素は１ｂｉｔのみ図示しているが、実際には複数の有
効画素から形成されている。本実施形態においては、画
素はホトダイオード２０とＰＭＯＳソースホロア７０，
７１の２段から構成されており、保持容量ＣＴ１，２の
電位はホトダイオード２０のリセット電位Ｖｒｅｓ、お
よび画素のＰＭＯＳソースホロア７０，７１のＶthで決
定され、保持容量ＣＴ１，２の大きさにはほとんど依存
しないため、ダミー画素２０１は保持容量ＣＴを省略し
た形式となっている。また、出力線容量ＣＨのリセット
にはアナログスイッチ５０，５１を用いており、出力線
容量ＣＨリセット時のふられが低減されている。なお、
電流源３７，３８は制御パルスφＴの電圧でオン・オフ
制御される。
形態における回路図である。本実施形態も上記の実施形
態と同様に、出力線容量ＣＨＳ７，ＣＨＮ８のリセット
電圧源をダミー画素２０１とボルテージホロア（１０
１，１０１′）で構成した例である。尚、図５では有効
画素は１ｂｉｔのみ図示しているが、実際には複数の有
効画素から形成されている。本実施形態においては、画
素はホトダイオード２０とＰＭＯＳソースホロア７０，
７１の２段から構成されており、保持容量ＣＴ１，２の
電位はホトダイオード２０のリセット電位Ｖｒｅｓ、お
よび画素のＰＭＯＳソースホロア７０，７１のＶthで決
定され、保持容量ＣＴ１，２の大きさにはほとんど依存
しないため、ダミー画素２０１は保持容量ＣＴを省略し
た形式となっている。また、出力線容量ＣＨのリセット
にはアナログスイッチ５０，５１を用いており、出力線
容量ＣＨリセット時のふられが低減されている。なお、
電流源３７，３８は制御パルスφＴの電圧でオン・オフ
制御される。
【００４４】本実施形態において特徴的なことは、出力
線容量ＣＨのリセット電源の電圧値はダミー画素２０１
で決定し、その電圧をパッド１００を介して、ＩＣ外部
のボルテージホロア１０１′でインピーダンスを低下さ
せて、再びパッド１００′を介して出力線容量ＣＨリセ
ットスイッチ５０，５１に接続されていることである。
このような構成を用いることで、所望の出力線容量ＣＨ
リセット電源のインピーダンスを得ることができ、か
つ、そのリセット電圧は画素上の保持容量ＣＴ上の電位
に設定することができる。従って、ＰＭＯＳソースホロ
アの閾値Ｖthがばらついても、常に保持容量ＣＴ上の電
位と出力線容量ＣＨのリセット電位の差分を０に近い値
に維持することが可能である。
線容量ＣＨのリセット電源の電圧値はダミー画素２０１
で決定し、その電圧をパッド１００を介して、ＩＣ外部
のボルテージホロア１０１′でインピーダンスを低下さ
せて、再びパッド１００′を介して出力線容量ＣＨリセ
ットスイッチ５０，５１に接続されていることである。
このような構成を用いることで、所望の出力線容量ＣＨ
リセット電源のインピーダンスを得ることができ、か
つ、そのリセット電圧は画素上の保持容量ＣＴ上の電位
に設定することができる。従って、ＰＭＯＳソースホロ
アの閾値Ｖthがばらついても、常に保持容量ＣＴ上の電
位と出力線容量ＣＨのリセット電位の差分を０に近い値
に維持することが可能である。
【００４５】本実施形態においても実施形態３同様にダ
ミー画素２０１は開口されていても遮光されていても構
わない。また、ダミー画素を形成するホトダイオード２
０′、およびソースホロア７０′，７１′に関しても、
必ずしも有効画素と同一形状である必要はないが、同一
形状／パラメータとした方が好ましい。さらに、ボルテ
ージホロア１０１に関しては、省略することも可能であ
る。また、ダミー画素２０１にダミーの保持容量ＣＴを
加えても構わない。本実施形態においては１ビットのダ
ミー画素を用いて出力線容量ＣＨのリセット電圧を形成
しているが、複数のダミー画素から出力線容量ＣＨのリ
セット電圧を形成しても良い。
ミー画素２０１は開口されていても遮光されていても構
わない。また、ダミー画素を形成するホトダイオード２
０′、およびソースホロア７０′，７１′に関しても、
必ずしも有効画素と同一形状である必要はないが、同一
形状／パラメータとした方が好ましい。さらに、ボルテ
ージホロア１０１に関しては、省略することも可能であ
る。また、ダミー画素２０１にダミーの保持容量ＣＴを
加えても構わない。本実施形態においては１ビットのダ
ミー画素を用いて出力線容量ＣＨのリセット電圧を形成
しているが、複数のダミー画素から出力線容量ＣＨのリ
セット電圧を形成しても良い。
【００４６】（実施形態５）図６は本発明の第５の実施
形態における回路図である。本実施形態においては２次
元光電変換装置のオプティカルブラック（ＯＢ）の出力
を用いて出力線容量ＣＨのリセット電圧を決定する例で
ある。
形態における回路図である。本実施形態においては２次
元光電変換装置のオプティカルブラック（ＯＢ）の出力
を用いて出力線容量ＣＨのリセット電圧を決定する例で
ある。
【００４７】本実施形態における画素構成は、図３に示
した第２実施形態とほぼ同様であるが、２次元の光電変
換装置であるため、垂直の選択スイッチ２７が付加され
ている。また、ＯＢ画素（２０３，２０３′，２０
３″）は受光部が遮光されている以外は有効画素と同一
構成となっている。
した第２実施形態とほぼ同様であるが、２次元の光電変
換装置であるため、垂直の選択スイッチ２７が付加され
ている。また、ＯＢ画素（２０３，２０３′，２０
３″）は受光部が遮光されている以外は有効画素と同一
構成となっている。
【００４８】本実施形態において特徴的なことは、複数
のＯＢ画素の平均値で出力線容量ＣＨリセット電圧を決
定していることである。出力線容量ＣＨリセット電圧は
以下の動作により決定される。
のＯＢ画素の平均値で出力線容量ＣＨリセット電圧を決
定していることである。出力線容量ＣＨリセット電圧は
以下の動作により決定される。
【００４９】まず、ＯＢ画素を選択し、光量電荷信号Ｓ
をフォトダイオード２０で検出して保持容量ＣＴＳ
（１，１′，１″）、Ｎ信号を保持容量ＣＴＮ（２，
２′，２″）に読み込む。続いて水平シフトレジスタを
動作させ、順次、転送スイッチＭＯＳ３３，３４等をオ
ン・オフして出力線容量ＣＨ（７，８）に容量分割にて
読み出す。このとき、出力線容量ＣＨリセットスイッチ
（５，６）はオフ状態にしておくと、出力線容量ＣＨの
電位はＯＢ画素の出力の平均電圧となる。
をフォトダイオード２０で検出して保持容量ＣＴＳ
（１，１′，１″）、Ｎ信号を保持容量ＣＴＮ（２，
２′，２″）に読み込む。続いて水平シフトレジスタを
動作させ、順次、転送スイッチＭＯＳ３３，３４等をオ
ン・オフして出力線容量ＣＨ（７，８）に容量分割にて
読み出す。このとき、出力線容量ＣＨリセットスイッチ
（５，６）はオフ状態にしておくと、出力線容量ＣＨの
電位はＯＢ画素の出力の平均電圧となる。
【００５０】続いて、スイッチ１１０をオン・オフし
て、ＯＢ画素の出力平均電圧である出力線４のアンプ１
３の出力電圧を容量１１１にホールドし、ボルテージホ
ロア１０１を介して、出力線容量ＣＨのリセット電圧を
決定し、有効画素を通常の動作にて読み出す。
て、ＯＢ画素の出力平均電圧である出力線４のアンプ１
３の出力電圧を容量１１１にホールドし、ボルテージホ
ロア１０１を介して、出力線容量ＣＨのリセット電圧を
決定し、有効画素を通常の動作にて読み出す。
【００５１】本実施形態においては、複数のＯＢ画素の
平均値を出力線容量ＣＨリセット電圧値に用いているた
め、画素のソースホロアのＶthがばらついていても、そ
の平均値に近い出力線容量ＣＨリセット電圧を形成する
ことが可能となる。尚、他の動作、例えば、ＯＢ画素を
順次読み出すのではなく、一括して出力線容量ＣＨ上に
読み出すという動作でＯＢ画素の出力を平均化しても良
く、さらに、図６ではノイズ信号Ｎの出力を用いている
が、信号Ｓの出力、または両方を用いても良い。すなわ
ち、本実施形態においてはＯＢ画素の平均値を出力線容
量ＣＨリセット電圧値として用いることが特徴であり、
他の手段および動作を用いて同様の効果を実現しても構
わない。
平均値を出力線容量ＣＨリセット電圧値に用いているた
め、画素のソースホロアのＶthがばらついていても、そ
の平均値に近い出力線容量ＣＨリセット電圧を形成する
ことが可能となる。尚、他の動作、例えば、ＯＢ画素を
順次読み出すのではなく、一括して出力線容量ＣＨ上に
読み出すという動作でＯＢ画素の出力を平均化しても良
く、さらに、図６ではノイズ信号Ｎの出力を用いている
が、信号Ｓの出力、または両方を用いても良い。すなわ
ち、本実施形態においてはＯＢ画素の平均値を出力線容
量ＣＨリセット電圧値として用いることが特徴であり、
他の手段および動作を用いて同様の効果を実現しても構
わない。
【００５２】また、本実施形態においては３×３の有効
画素１×３のＯＢ画素を図示しているが、有効画素、Ｏ
Ｂ画素ともにこの画素数に限定されるものではない。
画素１×３のＯＢ画素を図示しているが、有効画素、Ｏ
Ｂ画素ともにこの画素数に限定されるものではない。
【００５３】（実施形態６）図７は本発明の第６の実施
形態における回路図である。本実施形態は有効画素のノ
イズ出力Ｎの平均値で出力線容量ＣＨリセット電圧を決
定する例である。
形態における回路図である。本実施形態は有効画素のノ
イズ出力Ｎの平均値で出力線容量ＣＨリセット電圧を決
定する例である。
【００５４】本実施の画素構成においては隣接するノイ
ズ信号保持容量ＣＴＳ（１，１′，１″）を接続するス
イッチ（９０，９０′，９０″）および光信号保持容量
ＣＴＮ（２，２′，２″）を接続するスイッチ（９１，
９１′，９１″）が設けられていること以外は、図５に
示した第４実施形態とほぼ同様である。
ズ信号保持容量ＣＴＳ（１，１′，１″）を接続するス
イッチ（９０，９０′，９０″）および光信号保持容量
ＣＴＮ（２，２′，２″）を接続するスイッチ（９１，
９１′，９１″）が設けられていること以外は、図５に
示した第４実施形態とほぼ同様である。
【００５５】本実施形態の動作を以下に説明する。最初
にノイズ信号を保持容量ＣＴＮ（２，２′，２″）に読
み出した後にスイッチ（９０，９０′，９０″）をＯＮ
する。この動作により、容量１１１は有効画素のノイズ
信号Ｎのおおよその出力平均値の電位となる。その後、
スイッチ（９０，９０′，９０″）をＯＦＦし、再びＮ
信号をノイズ信号保持容量ＣＴＮ（２，２′，２″）に
読み出す。すなわち、最初のＮ信号読み出しは、出力線
容量ＣＨリセット電圧値を決定する動作であり、その後
に実際の出力信号となるノイズ信号Ｎを読み出す動作と
なる。
にノイズ信号を保持容量ＣＴＮ（２，２′，２″）に読
み出した後にスイッチ（９０，９０′，９０″）をＯＮ
する。この動作により、容量１１１は有効画素のノイズ
信号Ｎのおおよその出力平均値の電位となる。その後、
スイッチ（９０，９０′，９０″）をＯＦＦし、再びＮ
信号をノイズ信号保持容量ＣＴＮ（２，２′，２″）に
読み出す。すなわち、最初のＮ信号読み出しは、出力線
容量ＣＨリセット電圧値を決定する動作であり、その後
に実際の出力信号となるノイズ信号Ｎを読み出す動作と
なる。
【００５６】本実施形態においては、リセットＭＯＳ４
３によって、容量１１１をある初期電位Ｖinitにリセッ
トする手段を設けてあるが、この電位はおおよそノイズ
信号Ｎの電位にすることが好ましい。しかしながら、容
量１１１と全ビットの保持容量ＣＴＮ（２，２′，
２″）の和の分割比が十分大きければ、容量１１１をリ
セットする手段は省略しても構わない。また、保持容量
ＣＴＳ間に接続されているスイッチ（９１，９１′，９
１″）は、保持容量ＣＴＳとＣＴＮのペア性を確保する
ために設けてあり、実際にはこのスイッチ（９１，９
１′，９１″）は常時オフ状態に設定している。
３によって、容量１１１をある初期電位Ｖinitにリセッ
トする手段を設けてあるが、この電位はおおよそノイズ
信号Ｎの電位にすることが好ましい。しかしながら、容
量１１１と全ビットの保持容量ＣＴＮ（２，２′，
２″）の和の分割比が十分大きければ、容量１１１をリ
セットする手段は省略しても構わない。また、保持容量
ＣＴＳ間に接続されているスイッチ（９１，９１′，９
１″）は、保持容量ＣＴＳとＣＴＮのペア性を確保する
ために設けてあり、実際にはこのスイッチ（９１，９
１′，９１″）は常時オフ状態に設定している。
【００５７】本実施形態の最も特徴的なことは有効画素
のＮ信号の平均値出力を用いて出力線容量ＣＨリセット
電圧を決定していることであり、ダミー画素やＯＢ画素
を設けることができない光電変換装置、例えばマルチチ
ップ型の密着型イメージセンサ用の光電変換装置や、ダ
ミー画素やＯＢ画素を設ける必要のない光電変換装置と
して好適であるが、言うまでもなく通常の光電変換装置
においてもＦＰＮ低減効果が得られる。
のＮ信号の平均値出力を用いて出力線容量ＣＨリセット
電圧を決定していることであり、ダミー画素やＯＢ画素
を設けることができない光電変換装置、例えばマルチチ
ップ型の密着型イメージセンサ用の光電変換装置や、ダ
ミー画素やＯＢ画素を設ける必要のない光電変換装置と
して好適であるが、言うまでもなく通常の光電変換装置
においてもＦＰＮ低減効果が得られる。
【００５８】（実施形態７）図８は本発明の第７の実施
形態における回路図である。本実施形態は保持容量ＣＴ
上の電圧と出力線容量ＣＨのリセット電圧のプロセスバ
ラツキによる変動方向が同一になるように、出力線容量
ＣＨリセット電圧源を構成した例である。図８におい
て、ノイズ保持容量ＣＴＮ２の電位は主としてホトダイ
オード２０のリセット電源２０５の電圧値、および、画
素のＮＭＯＳソースホロア１０のＶthによって決定され
る。ここでリセット電源２０５はＮＭＯＳダイオード４
６，４７の２段で構成されている。従って、出力線容量
ＣＨリセット電圧源２０６をＮＭＯＳダイオード４３，
４４の２段とＮＭＯＳソースホロア４５、電流源４９，
およびボルテージホロア（１０１）で構成することによ
り、例えば、プロセス変動でＮＭＯＳのＶthがばらつい
ても、常に、保持容量ＣＴ１，２上の電位と出力線容量
ＣＨリセット電位の差分をゼロ近傍で一定にでき、ＦＰ
Ｎのプロセス変動を抑制することが可能となる。
形態における回路図である。本実施形態は保持容量ＣＴ
上の電圧と出力線容量ＣＨのリセット電圧のプロセスバ
ラツキによる変動方向が同一になるように、出力線容量
ＣＨリセット電圧源を構成した例である。図８におい
て、ノイズ保持容量ＣＴＮ２の電位は主としてホトダイ
オード２０のリセット電源２０５の電圧値、および、画
素のＮＭＯＳソースホロア１０のＶthによって決定され
る。ここでリセット電源２０５はＮＭＯＳダイオード４
６，４７の２段で構成されている。従って、出力線容量
ＣＨリセット電圧源２０６をＮＭＯＳダイオード４３，
４４の２段とＮＭＯＳソースホロア４５、電流源４９，
およびボルテージホロア（１０１）で構成することによ
り、例えば、プロセス変動でＮＭＯＳのＶthがばらつい
ても、常に、保持容量ＣＴ１，２上の電位と出力線容量
ＣＨリセット電位の差分をゼロ近傍で一定にでき、ＦＰ
Ｎのプロセス変動を抑制することが可能となる。
【００５９】本実施形態においては、リセット電源２０
５およびＮＭＯＳソースホロア４５に用いている素子パ
ラメータ、すなわちＮＭＯＳのゲート長、ゲート幅、ソ
ースホロア電流値等を完全に一致させなくとも、ＦＰＮ
のプロセス変動を抑制するという効果を十分に得ること
ができる。
５およびＮＭＯＳソースホロア４５に用いている素子パ
ラメータ、すなわちＮＭＯＳのゲート長、ゲート幅、ソ
ースホロア電流値等を完全に一致させなくとも、ＦＰＮ
のプロセス変動を抑制するという効果を十分に得ること
ができる。
【００６０】本実施形態の特徴とするところは、保持容
量ＣＴ上の電位を決定するデバイスと同種類のデバイス
を用いて、出力線容量ＣＨリセット電源を構成すること
により、ＦＰＮのプロセス変動を抑制することである。
従って、本実施形態においてはＮＭＯＳを主体とした構
成を示したが、ＮＭＯＳを用いた場合に限らず、例え
ば、ＰＭＯＳや抵抗といったあらゆる半導体素子を用い
た場合でも、本発明の構成によりＦＰＮのプロセス変動
を抑制できるという効果を得ることができる。また、本
実施形態も第６実施形態同様にダミー画素やＯＢ画素を
設けることができない光電変換装置、例えばマルチチッ
プ型の密着型イメージセンサ用の光電変換装置として特
に好適である。
量ＣＴ上の電位を決定するデバイスと同種類のデバイス
を用いて、出力線容量ＣＨリセット電源を構成すること
により、ＦＰＮのプロセス変動を抑制することである。
従って、本実施形態においてはＮＭＯＳを主体とした構
成を示したが、ＮＭＯＳを用いた場合に限らず、例え
ば、ＰＭＯＳや抵抗といったあらゆる半導体素子を用い
た場合でも、本発明の構成によりＦＰＮのプロセス変動
を抑制できるという効果を得ることができる。また、本
実施形態も第６実施形態同様にダミー画素やＯＢ画素を
設けることができない光電変換装置、例えばマルチチッ
プ型の密着型イメージセンサ用の光電変換装置として特
に好適である。
【００６１】（実施形態８）図９は本発明の第８の実施
形態における回路図である。本実施形態も第７実施形態
と同様に保持容量ＣＴ上の電圧と出力線容量ＣＨのリセ
ット電圧のプロセスバラツキによる変動方向が同一にな
るように、出力線容量ＣＨリセット電圧源を構成した一
例である。
形態における回路図である。本実施形態も第７実施形態
と同様に保持容量ＣＴ上の電圧と出力線容量ＣＨのリセ
ット電圧のプロセスバラツキによる変動方向が同一にな
るように、出力線容量ＣＨリセット電圧源を構成した一
例である。
【００６２】図９において、ノイズ保持容量ＣＴＮ２の
電位は主としてホトダイオード２０のリセット電源２０
７の電圧値、および、画素のＰＭＯＳソースホロア（７
０，７１）の閾値Ｖthによって決定される。ここでリセ
ット電源２０５は定電流源５１〜５５と抵抗５６，５７
を用いて構成されているため、リセット電圧は抵抗値の
バラツキによって変動する。従って、保持容量ＣＴＮ２
の電位は、ＰＭＯＳの閾値Ｖth、および抵抗のバラツキ
により変動することになる。本実施形態においては、出
力線容量ＣＨリセット電圧源２０８はＰＭＯＳダイオー
ド７３，７４の２段と抵抗で構成しているが、出力線容
量ＣＨリセット電圧源２０８の電源インピーダンスを低
減させるため、出力線容量ＣＨリセット電圧源２０８の
ＰＭＯＳ７３，７４のサイズと、画素ソースホロア７
０，７１に用いているＰＭＯＳのサイズは異なってい
る。
電位は主としてホトダイオード２０のリセット電源２０
７の電圧値、および、画素のＰＭＯＳソースホロア（７
０，７１）の閾値Ｖthによって決定される。ここでリセ
ット電源２０５は定電流源５１〜５５と抵抗５６，５７
を用いて構成されているため、リセット電圧は抵抗値の
バラツキによって変動する。従って、保持容量ＣＴＮ２
の電位は、ＰＭＯＳの閾値Ｖth、および抵抗のバラツキ
により変動することになる。本実施形態においては、出
力線容量ＣＨリセット電圧源２０８はＰＭＯＳダイオー
ド７３，７４の２段と抵抗で構成しているが、出力線容
量ＣＨリセット電圧源２０８の電源インピーダンスを低
減させるため、出力線容量ＣＨリセット電圧源２０８の
ＰＭＯＳ７３，７４のサイズと、画素ソースホロア７
０，７１に用いているＰＭＯＳのサイズは異なってい
る。
【００６３】本実施形態において、ＰＭＯＳの閾値Ｖth
が±０．３Ｖ、抵抗が±３０％、電源電圧が±１０％の
変動に対して、保持容量ＣＴ上の電位と出力線容量ＣＨ
リセット電位の差分は０．３Ｖ以内であり、ＦＰＮのプ
ロセス変動は実使用上問題にならなかった。また、本実
施形態も第６実施形態同様にダミー画素やＯＢ画素を設
けることができない光電変換装置、例えばマルチチップ
型の密着型イメージセンサ用の光電変換装置として特に
好適である。
が±０．３Ｖ、抵抗が±３０％、電源電圧が±１０％の
変動に対して、保持容量ＣＴ上の電位と出力線容量ＣＨ
リセット電位の差分は０．３Ｖ以内であり、ＦＰＮのプ
ロセス変動は実使用上問題にならなかった。また、本実
施形態も第６実施形態同様にダミー画素やＯＢ画素を設
けることができない光電変換装置、例えばマルチチップ
型の密着型イメージセンサ用の光電変換装置として特に
好適である。
【００６４】また、上述の実施形態においては、１ビッ
ト或いは３ビットの光電変換素子を用いて説明したが、
さらに、複数の画素ビットを有して１次元の光電変換装
置であってもよく、垂直走査用のシフトレジスタによっ
て順次各ライン毎に光電電荷を読み出すことで、２次元
の光電変換装置の場合においても、同様の効果を得るこ
とができる。
ト或いは３ビットの光電変換素子を用いて説明したが、
さらに、複数の画素ビットを有して１次元の光電変換装
置であってもよく、垂直走査用のシフトレジスタによっ
て順次各ライン毎に光電電荷を読み出すことで、２次元
の光電変換装置の場合においても、同様の効果を得るこ
とができる。
【００６５】
【発明の効果】以上説明したように、本発明の構成を用
いることにより、従来技術では除去しきれなかった光電
変換装置のＦＰＮ、およびＦＰＮのプロセス変動を抑制
することが可能となり、光電変換装置の高Ｓ／Ｎ化が実
現できる。
いることにより、従来技術では除去しきれなかった光電
変換装置のＦＰＮ、およびＦＰＮのプロセス変動を抑制
することが可能となり、光電変換装置の高Ｓ／Ｎ化が実
現できる。
【００６６】特に、時系列的に画素ビットを読み出す最
終段においてＦＰＮを抑制しているので、光電変換素子
そのもののばらつきばかりでなく、スイッチングＭＯＳ
等のばらつきについても抑制することができ、ＦＰＮを
十分小さくできる。
終段においてＦＰＮを抑制しているので、光電変換素子
そのもののばらつきばかりでなく、スイッチングＭＯＳ
等のばらつきについても抑制することができ、ＦＰＮを
十分小さくできる。
【図１】本発明の実施形態１の等価回路図である。
【図２】本発明の実施形態１におけるＦＰＮ特性図であ
る。
る。
【図３】本発明の実施形態２の等価回路図である。
【図４】本発明の実施形態３の等価回路図である。
【図５】本発明の実施形態４の等価回路図である。
【図６】本発明の実施形態５の等価回路図である。
【図７】本発明の実施形態６の等価回路図である。
【図８】本発明の実施形態７の等価回路図である。
【図９】本発明の実施形態８の等価回路図である。
【図１０】従来例の等価回路図である。
【図１１】従来例のタイミングチャートである。
１，１′，１″ 信号保持容量ＣＴＳ ２，２′，２″ ノイズ保持容量ＣＴＮ ３ 光信号共通出力線 ４ ノイズ共通出力線 ５ 光信号共通出力線リセットＭＯＳ ６ ノイズ信号共通出力線リセットＭＯＳ ７ ＣＨＳ＝光信号共通出力線容量 ８ ＣＨＮ＝ノイズ信号共通出力線容量 ９，９′ バイポーラトランジスタ １０，１０′，１０″ ＮＭＯＳソースホロア １１ ＣＨリセット電圧源 １３，１４ ボルテージホロア １５ 差動アンプ ２０，２０′，２０″ ホトダイオード ２１，２１′，２１″ リセットスイッチ ２２，２２′，２２″ 転送スイッチ ２７ 垂直選択スイッチ ５０，５１ 共通出力線リセットアナログスイッチ ７０，７０′，７１，７１′ ＰＭＯＳソースホロア ７３，７４ ＰＭＯＳ ９０，９０′，９０″，９１，９１′，９１″ スイ
ッチ １００ パッド １０１，１０１′ ボルテージホロア １０２ 可変抵抗 １１０ スイッチ １１１ 容量 ２００，２０１ ダミー画素 ２０３，２０３′，２０３″ オプティカルブラック
（ＯＢ）画素 ２０５，２０７ ホトダイオードリセット電圧源 ２０６，２０８ ＣＨリセット電圧源
ッチ １００ パッド １０１，１０１′ ボルテージホロア １０２ 可変抵抗 １１０ スイッチ １１１ 容量 ２００，２０１ ダミー画素 ２０３，２０３′，２０３″ オプティカルブラック
（ＯＢ）画素 ２０５，２０７ ホトダイオードリセット電圧源 ２０６，２０８ ＣＨリセット電圧源
Claims (11)
- 【請求項１】 複数の光電変換手段と、該光電変換手段
からノイズ信号を読み出して保持するノイズ信号保持手
段と、該光電変換手段から光信号を読み出して保持する
光信号保持手段と、ノイズ信号共通出力線と、光信号共
通出力線と、該ノイズ信号共通出力線、及び該光信号共
通出力線をリセットするリセット手段と、該リセット手
段に接続されたリセット電圧源と、該ノイズ信号保持手
段の信号、及び該光信号保持手段の信号を、該ノイズ信
号共通出力線及び該光信号共通出力線との容量分割で読
み出す読み出し手段と、を有する光電変換装置におい
て、 該リセット電圧源に電圧可変手段を設けたことを特徴と
する光電変換装置。 - 【請求項２】 前記リセット電圧源に接続する電圧可変
手段はボンディングパッドを介してリセットスイッチと
で接続され前記リセット手段に接続されることを特徴と
する請求項１記載の光電変換装置。 - 【請求項３】 複数の光電変換手段と、該光電変換手段
からノイズ信号を読み出して保持するノイズ信号保持手
段と、該光電変換手段から光信号を読み出して保持する
光信号保持手段と、ノイズ信号共通出力線と、光信号共
通出力線と、該ノイズ信号共通出力線、及び該光信号共
通出力線をリセットするリセット手段と、該リセット手
段に接続されたリセット電圧源と、該ノイズ信号保持手
段の信号、及び該光信号保持手段の信号を、該ノイズ信
号共通出力線、及び該光信号共通出力線との容量分割で
読み出す読み出し手段と、を有する光電変換装置におい
て、 前記リセット電圧源の電圧値に、ダミー画素、またはオ
プティカルブラック画素の出力値を用いることを特徴と
する光電変換装置。 - 【請求項４】 前記リセット電圧源はボルテージホロア
を含むことを特徴とする請求項３記載の光電変換装置。 - 【請求項５】 前記ダミー画素、またはオプティカルブ
ラック画素の出力値は複数のダミー画素、またはオプテ
ィカルブラック画素の出力の平均値であることを特徴と
する請求項３または請求項４記載の光電変換装置。 - 【請求項６】 複数の光電変換手段と、該光電変換手段
からノイズ信号を読み出して保持するノイズ信号保持手
段と、該光電変換手段から光信号を読み出して保持する
光信号保持手段と、ノイズ信号共通出力線と、光信号共
通出力線と、該ノイズ信号共通出力線、及び該光信号共
通出力線をリセットするリセット手段と、該リセット手
段に接続されたリセット電圧源と、該ノイズ信号保持手
段の信号、及び該光信号保持手段の信号を、該ノイズ信
号共通出力線、及び該光信号共通出力線との容量分割で
読み出す読み出し手段と、を有する光電変換装置におい
て、 前記ノイズ信号保持手段に保持される電圧の平均値と、
前記リセット手段によりリセットされた該ノイズ信号共
通出力線、及び該光信号共通出力線の電圧値がほぼ等し
いことを特徴とする光電変換装置。 - 【請求項７】 該ノイズ信号保持手段に保持される電圧
値と該リセット手段によりリセットされた該ノイズ信号
共通出力線、及び該光信号共通出力線の電圧値の差分が
０．５Ｖ以下であることを特徴とする請求項６記載の光
電変換装置。 - 【請求項８】 複数の光電変換手段と、該光電変換手段
をリセットするセンサリセット手段と、該センサリセッ
ト手段に接続されたセンサリセット電圧源と、該光電変
換手段からノイズ信号を読み出して保持するノイズ信号
保持手段と、該光電変換手段から光信号を読み出して保
持する光信号保持手段と、ノイズ信号共通出力線と、光
信号共通出力線と、該ノイズ信号共通出力線、及び該光
信号共通出力線をリセットするリセット手段と、該リセ
ット手段に接続されたリセット電圧源と、該ノイズ信号
保持手段の信号、及び該光信号保持手段の信号を、該ノ
イズ信号共通出力線、及び該光信号共通出力線との容量
分割で読み出す読み出し手段と、を同一半導体基板上に
有する光電変換装置において、 前記ノイズ信号保持手段に保持される電圧値の変動要因
と、 前記リセット手段によりリセットされた前記ノイズ信号
共通出力線、及び前記光信号共通出力線の電圧値の変動
要因と、を同一とすることを特徴とする光電変換装置。 - 【請求項９】 上記変動要因はプロセスによる、ＭＯＳ
トランジスタのＶｔｈ変動、抵抗値変動、バイポーラト
ランジスタのｈＦＥ変動、バイポーラトランジスタのベ
ース−コレクタ間の容量変動、であることを特徴とする
請求項８記載の光電変換装置。 - 【請求項１０】 複数の光電変換手段と、該光電変換手
段から光信号を読み出して保持する光信号保持手段と、
前記光信号を転送する光信号共通出力線と、該光電変換
手段からノイズ信号を読み出して保持するノイズ信号保
持手段と、前記ノイズ信号を転送するノイズ信号共通出
力線と、を備えた光電変換装置において、 前記光信号共通出力線及び前記ノイズ信号共通出力線と
をリセットするリセット手段と、前記リセット手段に接
続されたリセット電圧源とを備え、前記リセット電圧源
に電圧可変手段を設けたことを特徴とする光電変換装
置。 - 【請求項１１】 前記リセット電圧源に設けられた電圧
可変手段はボンディングパッドを介してリセットスイッ
チに接続されることを特徴とする請求項１記載の光電変
換装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19374197A JP3673620B2 (ja) | 1997-07-18 | 1997-07-18 | 光電変換装置 |
| US09/114,920 US6118115A (en) | 1997-07-18 | 1998-07-14 | Photoelectric conversion apparatus |
| TW087111449A TW459400B (en) | 1997-07-18 | 1998-07-14 | Photoelectric conversion apparatus |
| DE69818365T DE69818365T2 (de) | 1997-07-18 | 1998-07-15 | Photoelektrische Umwandlungsvorrichtung |
| EP98305643A EP0892552B1 (en) | 1997-07-18 | 1998-07-15 | Photoelectric conversion apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19374197A JP3673620B2 (ja) | 1997-07-18 | 1997-07-18 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1141526A true JPH1141526A (ja) | 1999-02-12 |
| JP3673620B2 JP3673620B2 (ja) | 2005-07-20 |
Family
ID=16313046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19374197A Expired - Fee Related JP3673620B2 (ja) | 1997-07-18 | 1997-07-18 | 光電変換装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6118115A (ja) |
| EP (1) | EP0892552B1 (ja) |
| JP (1) | JP3673620B2 (ja) |
| DE (1) | DE69818365T2 (ja) |
| TW (1) | TW459400B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223908A (ja) * | 2004-02-04 | 2005-08-18 | Samsung Electronics Co Ltd | Ｃｍｏｓイメージセンサのクランプ回路 |
| JP2006081189A (ja) * | 2004-09-08 | 2006-03-23 | Magnachip Semiconductor Ltd | イメージセンサの検出回路 |
| JP2008017349A (ja) * | 2006-07-07 | 2008-01-24 | Konica Minolta Holdings Inc | 固体撮像装置 |
| US7477302B2 (en) | 2003-12-05 | 2009-01-13 | Sony Corporation | Solid-state image pickup apparatus and image pickup method |
| JP2015015609A (ja) * | 2013-07-05 | 2015-01-22 | キヤノン株式会社 | 光電変換装置、光電変換システム |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW421962B (en) * | 1997-09-29 | 2001-02-11 | Canon Kk | Image sensing device using mos type image sensing elements |
| SG70128A1 (en) * | 1997-10-06 | 2000-01-25 | Canon Kk | Method of driving image sensor |
| JP4006075B2 (ja) * | 1998-01-30 | 2007-11-14 | キヤノン株式会社 | Ｃｍｏｓセンサ及び撮像システム |
| US6201572B1 (en) * | 1998-02-02 | 2001-03-13 | Agilent Technologies, Inc. | Analog current mode assisted differential to single-ended read-out channel operable with an active pixel sensor |
| US6765613B1 (en) * | 1998-07-22 | 2004-07-20 | Micron Technology, Inc. | Low light sensor signal to noise improvement |
| JP4536173B2 (ja) * | 1998-07-22 | 2010-09-01 | ソニー株式会社 | 画像記録装置及び画像記録方法 |
| JP3011196B2 (ja) * | 1998-07-29 | 2000-02-21 | 日本電気株式会社 | イメージセンサ |
| US6445413B1 (en) * | 1998-08-24 | 2002-09-03 | Xerox Corporation | System for determining a video offset from dark photosensors in an image sensor array |
| EP0999698B1 (en) * | 1998-11-02 | 2013-06-19 | Canon Kabushiki Kaisha | Solid-state image pickup device and method of resetting the same |
| US6538695B1 (en) * | 1998-11-04 | 2003-03-25 | Ic Media Corporation | On-chip fixed-pattern noise calibration for CMOS image sensors |
| US6850278B1 (en) * | 1998-11-27 | 2005-02-01 | Canon Kabushiki Kaisha | Solid-state image pickup apparatus |
| JP2000287130A (ja) * | 1999-03-31 | 2000-10-13 | Sharp Corp | 増幅型固体撮像装置 |
| JP3466953B2 (ja) * | 1999-04-12 | 2003-11-17 | キヤノン株式会社 | イメージセンサ |
| JP3601053B2 (ja) * | 1999-04-22 | 2004-12-15 | 日本電気株式会社 | 固体撮像装置 |
| US6704050B1 (en) | 1999-04-23 | 2004-03-09 | Polaroid Corporation | Active-pixel image sensing device with linear mode voltage to current conversion |
| JP2000324406A (ja) | 1999-05-07 | 2000-11-24 | Canon Inc | 光電変換装置及びそれを用いた画像読み取りシステム |
| JP3908411B2 (ja) * | 1999-06-10 | 2007-04-25 | 富士通株式会社 | 固体撮像装置 |
| US6654057B1 (en) * | 1999-06-17 | 2003-11-25 | Micron Technology, Inc. | Active pixel sensor with a diagonal active area |
| JP3524440B2 (ja) | 1999-07-27 | 2004-05-10 | キヤノン株式会社 | 固体撮像装置とその駆動方法 |
| US6384394B1 (en) | 1999-08-16 | 2002-05-07 | Intel Corporation | Apparatus and method for offset reduction in the image sensors |
| JP3750502B2 (ja) * | 2000-08-03 | 2006-03-01 | ソニー株式会社 | 固体撮像装置およびカメラシステム |
| US7154548B2 (en) * | 2001-01-29 | 2006-12-26 | Valley Oak Semiconductor | Multiplexed and pipelined column buffer for use with an array of photo sensors |
| US6853402B2 (en) * | 2001-01-30 | 2005-02-08 | Xerox Corporation | Combined multiplexing and offset correction for an image sensor array |
| JP4724313B2 (ja) * | 2001-05-18 | 2011-07-13 | キヤノン株式会社 | 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム |
| US6855937B2 (en) | 2001-05-18 | 2005-02-15 | Canon Kabushiki Kaisha | Image pickup apparatus |
| US7286174B1 (en) | 2001-06-05 | 2007-10-23 | Dalsa, Inc. | Dual storage node pixel for CMOS sensor |
| JP2003078816A (ja) * | 2001-09-03 | 2003-03-14 | Fuji Photo Film Co Ltd | 測光装置 |
| JP3658401B2 (ja) * | 2002-09-20 | 2005-06-08 | キヤノン株式会社 | 固体撮像装置及びそれを用いたカメラ |
| JP2004153705A (ja) * | 2002-10-31 | 2004-05-27 | Matsushita Electric Ind Co Ltd | 増幅型固体撮像装置及びそれを用いた撮像システム |
| US7804532B2 (en) * | 2005-04-27 | 2010-09-28 | Nikon Corporation | Noise reducing device, electronic camera, and image processing program for reducing image noise by using blackout image |
| KR100790982B1 (ko) * | 2006-02-14 | 2008-01-03 | 삼성전자주식회사 | 옵티컬 블랙 화소들의 리셋 신호 레벨들의 평균값을이용하여 활성 화소의 리셋 신호 레벨을 보정하는 이미지센서 및 이미지 센서의 활성 화소의 리셋 신호 레벨보정방법 |
| JP2008211591A (ja) * | 2007-02-27 | 2008-09-11 | Seiko Instruments Inc | 光電変換装置 |
| WO2008150283A1 (en) * | 2007-05-21 | 2008-12-11 | Micron Technology, Inc. | Suppression of row-wise noise in cmos image sensors |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US34309A (en) * | 1862-02-04 | Improvement in restoring waste rubber | ||
| JPS60200687A (ja) * | 1984-03-26 | 1985-10-11 | Hitachi Ltd | 固体撮像装置 |
| EP0576104B1 (en) * | 1985-11-15 | 1998-02-25 | Canon Kabushiki Kaisha | Photoelectric transducer apparatus |
| US5771070A (en) * | 1985-11-15 | 1998-06-23 | Canon Kabushiki Kaisha | Solid state image pickup apparatus removing noise from the photoelectric converted signal |
| US4835404A (en) * | 1986-09-19 | 1989-05-30 | Canon Kabushiki Kaisha | Photoelectric converting apparatus with a switching circuit and a resetting circuit for reading and resetting a plurality of lines sensors |
| JPH07120767B2 (ja) * | 1986-09-19 | 1995-12-20 | キヤノン株式会社 | 光電変換装置 |
| EP0272152B1 (en) * | 1986-12-18 | 1994-08-03 | Canon Kabushiki Kaisha | Signal reading out circuit |
| US4879470A (en) * | 1987-01-16 | 1989-11-07 | Canon Kabushiki Kaisha | Photoelectric converting apparatus having carrier eliminating means |
| US4821104A (en) * | 1987-04-29 | 1989-04-11 | Fuji Photo Film Co., Ltd. | Image sensor having reduced fixed-noise output using flip flop circuit |
| JPH01154678A (ja) * | 1987-12-11 | 1989-06-16 | Hitachi Ltd | 固体撮像装置 |
| US5162912A (en) * | 1989-04-10 | 1992-11-10 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus eliminating noise in an output signal |
| JPH0451785A (ja) * | 1990-06-20 | 1992-02-20 | Olympus Optical Co Ltd | 固体撮像装置 |
| JP3287056B2 (ja) * | 1993-03-24 | 2002-05-27 | ソニー株式会社 | 固体撮像装置 |
| US5654537A (en) * | 1995-06-30 | 1997-08-05 | Symbios Logic Inc. | Image sensor array with picture element sensor testability |
| JP3347625B2 (ja) * | 1996-12-24 | 2002-11-20 | キヤノン株式会社 | 光電変換装置 |
-
1997
- 1997-07-18 JP JP19374197A patent/JP3673620B2/ja not_active Expired - Fee Related
-
1998
- 1998-07-14 TW TW087111449A patent/TW459400B/zh not_active IP Right Cessation
- 1998-07-14 US US09/114,920 patent/US6118115A/en not_active Expired - Lifetime
- 1998-07-15 EP EP98305643A patent/EP0892552B1/en not_active Expired - Lifetime
- 1998-07-15 DE DE69818365T patent/DE69818365T2/de not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7477302B2 (en) | 2003-12-05 | 2009-01-13 | Sony Corporation | Solid-state image pickup apparatus and image pickup method |
| JP2005223908A (ja) * | 2004-02-04 | 2005-08-18 | Samsung Electronics Co Ltd | Ｃｍｏｓイメージセンサのクランプ回路 |
| JP4654046B2 (ja) * | 2004-02-04 | 2011-03-16 | 三星電子株式会社 | Ｃｍｏｓイメージセンサのクランプ回路 |
| JP2006081189A (ja) * | 2004-09-08 | 2006-03-23 | Magnachip Semiconductor Ltd | イメージセンサの検出回路 |
| JP4677310B2 (ja) * | 2004-09-08 | 2011-04-27 | クロステック・キャピタル，リミテッド・ライアビリティ・カンパニー | イメージセンサの検出回路 |
| US7956908B2 (en) | 2004-09-08 | 2011-06-07 | Crosstek Capital, LLC | Read-out circuit of image sensor |
| JP2008017349A (ja) * | 2006-07-07 | 2008-01-24 | Konica Minolta Holdings Inc | 固体撮像装置 |
| US9955101B2 (en) | 2013-05-07 | 2018-04-24 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and photoelectric conversion system including pixels which generate signals by performing photoelectric conversion on incident light |
| JP2015015609A (ja) * | 2013-07-05 | 2015-01-22 | キヤノン株式会社 | 光電変換装置、光電変換システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3673620B2 (ja) | 2005-07-20 |
| EP0892552B1 (en) | 2003-09-24 |
| US6118115A (en) | 2000-09-12 |
| DE69818365D1 (de) | 2003-10-30 |
| TW459400B (en) | 2001-10-11 |
| DE69818365T2 (de) | 2004-07-15 |
| EP0892552A3 (en) | 2000-01-05 |
| EP0892552A2 (en) | 1999-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3673620B2 (ja) | 光電変換装置 | |
| US7576788B2 (en) | Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level | |
| US9769396B2 (en) | Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus | |
| US8553120B2 (en) | Solid state image pickup apparatus | |
| US7456886B2 (en) | Image pickup apparatus | |
| JP6339851B2 (ja) | 固体撮像装置及びその駆動方法 | |
| US9001243B2 (en) | Imaging apparatus and processing method thereof | |
| KR101900668B1 (ko) | 고체 촬상 소자 및 촬상 장치 | |
| US20110198482A1 (en) | Photoelectric conversion device and imaging device | |
| EP1271930A2 (en) | Image sensing apparatus capable of outputting image with converted resolution, its control method, and image sensing system | |
| EP1626570A2 (en) | Operational amplifier for an active pixel sensor | |
| EP0928103A2 (en) | CMOS imaging sensors | |
| JP2002077733A (ja) | 固体撮像装置 | |
| WO2000019706A1 (en) | Low-noise active-pixel sensor for imaging arrays with high speed row reset | |
| JP6037178B2 (ja) | 固体撮像装置及び撮像装置 | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| JP4557469B2 (ja) | 光電変換装置、及び固体撮像システム | |
| JP2004349907A (ja) | 固体撮像装置 | |
| JPH11112728A (ja) | 半導体装置と密着型イメージセンサ | |
| JP2004274229A (ja) | 撮像装置 | |
| JP4708583B2 (ja) | 撮像装置 | |
| JP4537271B2 (ja) | 撮像装置及び撮像システム | |
| JP2007214791A (ja) | 撮像素子、撮像装置、及び撮像素子の駆動方法 | |
| JP2001197377A (ja) | 電荷結合素子及び電荷結合素子の信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031125 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |