JP2001197377A - 電荷結合素子及び電荷結合素子の信号処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 リセット雑音と回路素子が発生する雑音の両
者を十分に除去することが可能で、かつ雑音が除去され
た信号をＳ／Ｎ劣化することなく増幅することが可能な
電荷結合素子の信号処理回路の提供。 【解決手段】 ＣＣＤ１の出力は積分コンデンサ３で積
分されるが、ＣＣＤ１が有するゲ−ト付き電荷積分回路
からリセット電圧が出力されている期間にリセット回路
５により積分出力は基準値にリセッされる。さらに、積
分出力がリセットされてから所定時間後までに積分され
た出力はサンプリングホールド回路６にてサンプリング
ホールドされる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電荷結合素子及び電
荷結合素子の信号処理回路に関し、特にゲート付き電荷
積分回路を備えた電荷結合素子及び電荷結合素子の信号
処理回路に関する。

【０００２】

【従来の技術】電荷結合素子（ＣＣＤ：ｃｈａｒｇｅ
ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）の電荷信号を電荷結合
素子外部に電圧信号として出力する方法については、信
号電荷を周知のゲ−ト付き電荷積分回路（フロ−ティン
グ拡散層アンプとも呼ばれる。）で電圧信号に変換して
いるが、このゲ−ト付き電荷積分回路は、１回の転送ク
ロックパルスで転送された電荷を電圧に変換した後に、
フロ−ティング拡散層に転送された電荷を排出するリセ
ット動作を行うが、そのリセット動作時にリセット雑音
を発生するため、これも周知の相関二重サンプリング法
によってこのリセット雑音を除去して信号成分だけを取
り出している。

【０００３】図７はゲ−ト付き電荷積分回路を備えた電
荷結合素子（以下ＣＣＤと略記する）を使用した固体撮
像装置の一例を示す構成図である。同図において、ＣＣ
Ｄ１の出力信号はバッファ回路１２を介して相関二重サ
ンプリング回路（ＣＤＳ回路）１５に供給される。駆動
パルス発生回路１３はＣＣＤ１を駆動すると共にこれと
同期したクランプパルス１４Ａとサンプリングパルス１
４Ｂの２つのパルスを相関二重サンプリング回路１５に
供給し、相関二重サンプリング回路１５はゲ−ト付き電
荷積分回路のリセット雑音を除去する。相関二重サンプ
リング回路１５でリセット雑音が除去された出力信号
は、ＡＧＣ（ａｕｔｏｍａｔｉｃ ｇａｉｎ ｃｏｎｔ
ｒｏｌ）回路１６で所定の大きさに振幅を調整された
後、アナログ信号のまま、あるいはアナログ・デジタル
変換器（Ａ／Ｄ変換器）１７でデジタル信号に変換さ
れ、映像信号処理回路１８で映像信号を形成している。

【０００４】なお、この種の雑音除去回路の一例が、特
開昭６０−８１９８１号公報（文献１）、特開昭６１−
６２２８０号公報（文献２）及び特開平９−１５４０６
７号公報（文献３）に開示されている。文献１開示の技
術は、トランジスタのコレクタに接続されたコンデンサ
により入力信号が積分され、交流ノイズが相殺されると
いうものである。文献２開示の技術は、コンデンサと電
圧・電流変換回路の積分効果により固定パタンノイズが
除去されるというものである。文献３開示の技術は、Ｃ
ＣＤから出力されるフィールドスルー信号成分と映像信
号成分との差分をとり、その差分を積分することにより
撮像信号のレベルが低くてもＣＣＤ出力信号に含まれる
ノイズを低減させることができるというものである。
又、この種の技術の他の例が特開平９−２９４２２８号
公報（文献４）にも開示されている。

【０００５】

【発明が解決しようとする課題】ＣＣＤは従来の標準テ
レビジョン映像の撮像用だけではなく、ＨＤＴＶ（ｈｉ
ｇｈ−ｄｅｆｉｎｉｔｉｏｎ ｔｅｌｅｖｉｓｉｏｎ）
用や電子スチルカメラなどへ用途が拡大し、これに対応
して画素数が２００万画素以上と非常に多くなってきて
いる。この高画素のＣＣＤは画素数の増大に相反して１
画素当たりの信号電荷が減少し、これに対応してゲ−ト
付き電荷積分回路からの出力電圧も減少している。すな
わち、レンズを通して被写体から入射する光量は同じで
あり、この光量をＣＣＤの画素数で分割して１画素当た
りに入射する光量が決まるため、高画素のＣＣＤでは必
然的に１画素あたりに入射する光量が減少し、前述のと
おり、ゲ−ト付き電荷積分回路からの信号出力電圧が減
少する。

【０００６】しかしながら、前述のとおり、ゲ−ト付き
電荷積分回路は、１回の転送クロックパルスで転送され
た電荷を電圧に変換した後にフロ−ティング拡散層に転
送された電荷を排出するリセット動作時にリセット雑音
を発生するが、このリセット雑音は信号電荷の大きさに
依存するものではなく、ゲ−ト付き電荷積分回路自体が
発生する雑音であって、一定値の雑音電圧が発生してい
る。さらにゲ−ト付き電荷積分回路はリセット雑音以外
にもゲ−ト付き電荷積分回路を構成するトランジスタな
どの回路素子からも一定値の雑音が発生している。この
ため、高画素数のＣＣＤでは１画素当たりの信号電荷の
減少に伴ってＳ／Ｎが劣化する問題点があった。

【０００７】図８はリセット雑音やトランジスタなどの
回路素子の雑音を除去する従来技術の構成を示す図であ
る。同図において、ＣＣＤ１からの出力信号電圧は第１
バッファ回路１９を介してクランプコンデンサＣ３に接
続されている。クランプトランジスタＱ９はクランプコ
ンデンサＣ３と共にクランプ回路を構成している。クラ
ンプトランジスタＱ９はゲ−ト付き電荷積分回路が１回
の転送クロックパルスで転送された電荷を電圧に変換し
た後に、フロ−ティング拡散層に転送された電荷を排出
するリセット動作を行い、その後のリセット電位が出力
されている期間にクランプパルスによって導通し、ＣＣ
Ｄの出力信号中のリセット電位出力を所定の電位Ｖｒｅ
ｆにクランプしてリセット雑音を除去する。この動作は
周知である。次に、リセット雑音を除去された信号は第
２バッファ回路２０を介してサンプリングトランジスタ
Ｑ１０に接続されている。サンプリングトランジスタＱ
１０はリセット雑音を除去された信号の信号電荷に対応
した電圧が出力されている期間にサンプリングパルスに
よって導通し、信号電荷に対応した電圧をホ−ルドコン
デンサＣ４に得る。

【０００８】サンプリングトランジスタＱ１０とホ−ル
ドコンデンサＣ４との間に接続された抵抗Ｒｓは、ホ−
ルドコンデンサＣ４と抵抗Ｒｓで所定の時定数を与え、
高周波の雑音成分を平均化して、ゲ−ト付き電荷積分回
路を構成するトランジスタなどの回路素子から発生する
雑音を除去するものである。この動作についても周知で
ある。雑音を除去された信号電圧は第３バッファ回路２
１を介して増幅回路２２で所定の値に増幅される。

【０００９】しかしながら、これら従来技術においては
リセット雑音は除去できるものの、ゲ−ト付き電荷積分
回路を構成するトランジスタなどの回路素子から発生す
る雑音を完全に除去することができないという問題点が
あった。すなわち、ホ−ルドコンデンサＣ４と抵抗Ｒｓ
で所定の時定数を与え、高周波の雑音成分を平均化して
いるが、この時定数が大きすぎるとサンプリングパルス
の時間幅内にホ−ルドコンデンサＣ４に信号電圧を十分
に充放電できなくなって解像度が劣化するため、その時
定数を充分大きくすることができない。このため、高周
波成分の雑音除去を十分行うことができないという問題
点があった。

【００１０】以上の問題点に加えて、雑音を除去された
信号電圧は前述のとおり、高画素化によって１画素当た
りの出力信号電圧の大きさが小さくなっているため、増
幅回路２２が所定の値に増幅するためには大きな増幅度
を持っている必要があるが、周知のとおり、大きな増幅
度を持った増幅回路は雑音の発生が大きく、増幅回路２
２の入力換算雑音が、雑音を除去された信号電圧に対し
て無視できないため、この増幅回路２２で再びＳ／Ｎが
劣化するという問題点もあった。

【００１１】すなわち、従来技術では高画素ＣＣＤの出
力信号をＳ／Ｎ良く雑音除去及び増幅することができ
ず、これにより画質が著しく劣化するという欠点があっ
た。又、上記文献１乃至４にもこれらの問題点を解決す
る手段は開示されていない。

【００１２】そこで本発明の目的は、リセット雑音と回
路素子が発生する雑音の両者を十分に除去することが可
能で、かつ雑音が除去された信号をＳ／Ｎ劣化すること
なく増幅することが可能な電荷結合素子の信号処理回路
を提供することにある。

【００１３】

【課題を解決するための手段】前記課題を解決するため
に本発明は、ゲ−ト付き電荷積分回路を備えた電荷結合
素子の信号処理回路であって、この信号処理回路は前記
電荷結合素子の出力を積分する積分手段と、前記ゲ−ト
付き電荷積分回路からリセット電圧が出力されている期
間に前記積分手段の積分出力を基準値にリセットするリ
セット手段と、前記積分手段の積分出力が前記リセット
されてから所定時間後までに積分された出力をサンプリ
ングホールドするサンプリングホールド手段とを含むこ
とを特徴とする。

【００１４】又、本発明による他の発明は、ゲ−ト付き
電荷積分回路を備えた電荷結合素子であって、その電荷
結合素子は前記電荷結合素子の出力を積分する積分手段
と、前記ゲ−ト付き電荷積分回路からリセット電圧が出
力されている期間に前記積分手段の積分出力を基準値に
リセットするリセット手段と、前記積分手段の積分出力
が前記リセットされてから所定時間後までに積分された
出力をサンプリングホールドするサンプリングホールド
手段とを含む信号処理回路を有することを特徴とする。

【００１５】本発明及び本発明による他の発明によれ
ば、積分手段の積分出力を基準値にリセットした後、所
定時間積分することにより増幅することができるため、
リセット雑音と回路素子が発生する雑音の両者を十分に
除去することが可能となり、かつ雑音が除去された信号
をＳ／Ｎ劣化することなく増幅することが可能となる。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しながら説明する。図１は本発明に係
る電荷結合素子の信号処理回路の最良の実施の形態の構
成図である。同図を参照すると、本発明の電荷結合素子
の信号処理回路は、ゲ−ト付き電荷積分回路を備えたＣ
ＣＤ１と、このＣＣＤ１の出力の信号電圧をその大きさ
に対応した電流に変換する電圧・電流変換回路２と、こ
の電圧・電流変換回路２の出力に接続されこの電流を所
定期間積分して電圧に変換する積分コンデンサ３と、こ
の積分コンデンサ３に積分された電荷を所定周期で基準
電位にリセットするリセット回路５と、積分コンデンサ
３の出力信号をサンプリングホールドするサンプリング
ホールド回路６とを少なくとも備えている。

【００１７】リセット回路５はゲ−ト付き電荷積分回路
からリセット電位が出力されている期間に積分コンデン
サ３を基準電位にリセットし、積分コンデンサ３はこの
リセットされた基準電位から電圧・電流変換回路２が変
換したＣＣＤ１の出力信号電圧の大きさに対応した電流
を積分して信号電圧に変換し、サンプリングホールド回
路６はリセット回路５が積分コンデンサ３を基準電位に
リセットする時刻の所定時間前に積分コンデンサ３に積
分されて変換された信号電圧をサンプリングホールドす
る。

【００１８】ここで、ＣＣＤ１の出力の信号電圧をその
大きさに対応した電流に変換する電圧・電流変換回路２
は電圧を電流に変換する電圧・電流変換比率が可変で、
この変換比率によって積分コンデンサ３で積分して変換
される電圧の大きさを可変してＣＣＤ１から出力された
信号電圧の増幅度を制御する。さらに、積分コンデンサ
３の静電容量は予め設定された複数の静電容量を選択可
能で、この選択された静電容量で積分して変換される電
圧の大きさを可変してＣＣＤ１から出力された信号電圧
の増幅度を制御する。

【００１９】また、リセット回路５がゲ−ト付き電荷積
分回路からリセット電位が出力されている期間に積分コ
ンデンサ３を基準電位にリセットするためのリセットパ
ルスと、サンプリングホールド回路６が積分コンデンサ
３に積分されて変換された信号電圧をサンプリングホー
ルドするためのサンプリングパルスを発生するタイミン
グ回路４をさらに備え、リセット回路５がゲ−ト付き電
荷積分回路からリセット電位が出力されている期間に積
分コンデンサ３を基準電位にリセットする時刻から、サ
ンプリングホールド回路６が積分コンデンサ３に積分さ
れて変換された信号電圧をサンプリングホールドする時
刻までの時間間隔を可変して積分コンデンサ３で積分し
て変換される電圧の大きさを可変してＣＣＤ１から出力
された信号電圧の増幅度を制御する。

【００２０】上述のＣＣＤ１の信号処理回路によれば、
積分コンデンサ３に積分された電荷を所定周期で基準電
位にリセットするリセット回路５が、ゲ−ト付き電荷積
分回路からリセット電位が出力されている期間に積分コ
ンデンサ３を基準電位にリセットして、ゲ−ト付き電荷
積分回路のリセット雑音を除去することができる。同時
に、電圧・電流変換回路でＣＣＤ１の出力信号電圧をそ
の大きさに対応した電流に変換し、この電流を積分コン
デンサ３で所定期間積分して電圧に変換して増幅する。
この増幅は増幅回路などを用いることなく電圧・電流変
換回路２でＣＣＤ１の出力信号電圧の大きさに対応した
信号電流に変換しこれを積分して増幅している。この増
幅度は、ｉ／ｃ×ｔの式で表され、電圧・電流変換回路
２でＣＣＤ１の出力信号電圧の大きさに対応した電流
ｉ、積分コンデンサ３の静電容量ｃ及び積分時間ｔを所
定の値に設定することで達成できる。

【００２１】この構成によれば、積分コンデンサ３を基
準電位にリセットして後、信号電流を積分することで増
幅できるからゲ−ト付き電荷積分回路のリセット雑音の
除去と増幅を同時に行うことができる。従って、増幅の
ために特段の増幅回路を用いる必要がなく、従来の増幅
回路によるＳ／Ｎ劣化が発生しない。

【００２２】本発明の最も重要な長所は、電圧・電流変
換回路２でＣＣＤ１の出力信号電圧をその大きさに対応
した電流に変換し、この電流を積分コンデンサ３で所定
期間積分して電圧に変換しているが、このときの積分時
定数は、積分コンデンサ３を基準電位にリセットした時
刻から変換された信号電圧をサンプリングホールドする
時刻までの時間であるため非常に長い積分時定数を得る
ことができる。

【００２３】前述した図８で示した従来例においては、
ホ−ルドコンデンサＣ４と抵抗Ｒｓで所定の時定数を与
えているが、解像度の劣化を防ぐため、短いサンプリン
グパルスの時間内で充放電が完了する程度の短い時定数
しか設定不可能であった。このため、高周波の雑音成分
の除去が十分でなかった。

【００２４】これに対して本発明では、非常に長い積分
時定数を得ることができるから、従来に比較して高周波
の雑音成分の除去が大幅に改善され、Ｓ／Ｎが非常に良
好な信号を得ることができ、画質が改善できる固体撮像
素子の信号処理回路が実現できる。さらに、リセット雑
音除去と増幅が同時に行えるため回路構成が簡単で、回
路規模が縮小でき、撮像装置の消費電力が小さくでき
る。

【００２５】次に、図１を参照しながら具体的な動作に
ついて説明する。ＣＣＤ１から出力される信号電圧は電
圧・電流変換回路２に供給される。電圧・電流変換回路
２はこの信号電圧をその大きさに対応した電流に変換す
る。電圧・電流変換回路２で変換されたＣＣＤ１の出力
信号電圧の大きさに対応した電流は次に積分コンデンサ
３に供給される。積分コンデンサ３はこの電流を所定期
間積分して電圧に変換する。タイミング回路４はＣＣＤ
１を駆動する駆動信号と同期し、ＣＣＤ１の出力信号の
内、ＣＣＤ１のゲ−ト付き電荷積分回路からリセット電
位が出力されている期間にリセットパルスをリセット回
路５に供給し、リセット回路５はこのリセットパルスで
積分コンデンサ３を一定の基準電位にリセットする。基
準電位にリセットされた積分コンデンサ３は、次にこの
基準電位から電圧・電流変換回路２で変換されたＣＣＤ
１の出力信号電圧の大きさに対応した電流の積分を開始
し、積分コンデンサ３はこの電流を積分して電圧に変換
する電流・電圧変換を行う。

【００２６】従って、積分コンデンサ３にはこの電流の
大きさに対応した電圧が発生し、増幅された信号電圧が
得られる。このとき、一定の基準電位から電流の積分を
開始するためリセット雑音が除去される。次にタイミン
グ回路４は積分コンデンサ３に積分されて電圧に変換さ
れ、増幅された信号電圧をサンプリングホールドするた
めのサンプリングパルスを発生してサンプリングホ−ル
ド回路６に供給する。サンプリングホ−ルド回路６は増
幅された信号電圧をサンプリングホールドし、リセット
雑音が除去されかつ増幅された信号を取り出す。

【００２７】

【実施例】次に、実施例について説明する。まず、第１
実施例について説明する。図２は本発明に係る電荷結合
素子の信号処理回路の第１実施例の構成図、図３は第１
実施例の動作を示す波形図である。図２を参照すると、
電荷結合素子の信号処理回路はＣＣＤ７と、同期信号発
生回路８と、駆動回路９と、タイミング回路１０と、Ｎ
ＰＮ形トランジスタＱ１，Ｑ２，Ｑ５，Ｑ８と、ＰＮＰ
形トランジスタＱ３と、電界効果形トランジスタＱ４，
Ｑ６，Ｑ７と、抵抗Ｒｅ，Ｒｇ，Ｒｓと、コンデンサＣ
１，Ｃ２と、直流電源Ｖｂとを含んで構成される。

【００２８】ＣＣＤ７は同期信号発生回路８で形成した
駆動信号を元に駆動回路９により駆動され、信号電圧Ｖ
ｓを出力する。この出力信号電圧Ｖｓは出力バッファと
なるエミッタフォロワＱ１を介して抵抗値が固定か可変
の抵抗Ｒｇに接続されている。抵抗Ｒｇのもう一方の端
はベ−ス接地回路のトランジスタＱ２（定電流源を構成
する）のエミッタに接続されている。抵抗Ｒｇによって
ＣＣＤ７からの出力信号はその信号電圧Ｖｓの大きさに
対応した信号電流ｉｓ（ｉｓ＝Ｖｓ／Ｒｇ）に変換され
てベ−ス接地回路のトランジスタＱ２のコレクタに出力
される。ベ−ス接地回路のトランジスタＱ２のコレクタ
には積分コンデンサＣ１が接続され、信号電流ｉｓはこ
の積分コンデンサＣ１に流れ込む。この流れ込んだ信号
電流ｉｓが積分コンデンサＣ１に蓄積（積分）されて電
圧に変換されて電流電圧変換される。そして、変換され
た電圧Ｖｉｓ（Ｖｉｓ＝ｉｓ×ｔ／Ｃ１）の大きさの信
号電圧が得られる。ここでｔは積分時間である。

【００２９】次に、図３を参照して図２に示した信号処
理回路の動作について説明する。同図を参照すると、Ｃ
ＣＤ出力信号波形に示す期間Ｔ１はＣＣＤ７のゲ−ト付
き電荷積分回路がリセット動作を行っている期間、期間
Ｔ２はリセット後のリセット電位出力期間、期間Ｔ３は
信号電荷に対応した信号電圧出力期間である。リセット
電位出力は１画素ごとのリセット動作毎にリセット雑音
が発生するため、図３のＣＣＤ出力信号波形に示すとお
り、時刻ｔ０のリセット電位出力Ｖｎ０に対して、時刻
ｔ１ではＶｎ１（＜Ｖｎ０）、時刻ｔ４ではＶｎ２（＞
Ｖｎ０）、時刻ｔ６ではＶｎ３（＜Ｖｎ１）と電位が変
動してリセット雑音が発生している。信号電荷による出
力信号電圧はこのリセット電位から信号電荷量に対応し
て変化する。

【００３０】図２において、ベ−ス接地回路のトランジ
スタＱ２のコレクタには図３のＣＣＤ出力信号波形に対
応して変換された信号電流が出力されている。この信号
電流がトランジスタＱ２のコレクタに接続された積分コ
ンデンサＣ１で蓄積されて信号電圧に変換されるが、こ
のとき、図３に示す時刻ｔ１において、図２に示す積分
コンデンサＣ１に接続されたリセットトランジスタＱ３
を導通させ、積分コンデンサＣ１を基準電位Ｖｒにリセ
ットする。図３に示すこのリセットパルスは図２に示す
タイミング回路１０がＣＣＤ７の駆動に同期して発生さ
せる。

【００３１】図３の積分コンデンサ電圧波形に示すとお
り、このリセットパルスによって積分コンデンサＣ１の
電圧は基準電位Ｖｒにリセットされる。このリセット動
作の直後から積分コンデンサＣ１の電圧はＣＣＤ７出力
信号に応じた信号電流の蓄積を行い、図３の積分コンデ
ンサ電圧波形に示すとおり、時刻ｔ２から時刻ｔ３の期
間においてはＣＣＤ出力信号の信号電荷による出力電圧
Ｖｓ１に対応した大きな積分電圧Ｖｉｓ１が発生する。
同様に、次のクロックの時刻ｔ５でＣＣＤ７から出力さ
れる信号電圧Ｖｓ２に対応して積分電圧Ｖｉｓ２が発生
する。以後同様である。

【００３２】次に図２において、積分コンデンサＣ１は
トランジスタＱ４、Ｑ５で構成されたバッファ回路に接
続され、積分コンデンサＣ１の積分電圧Ｖｉｓ１、Ｖｉ
ｓ２…はこのバッファ回路を介してトランジスタＱ６に
接続される。トランジスタＱ６はホ−ルドコンデンサＣ
２とでサンプリングホ−ルド回路を構成し、図２に示す
タイミング回路１０からのＣＣＤ７の駆動に同期したサ
ンプリングパルスによって、図３に示す積分が終了した
時刻ｔｓで積分コンデンサＣ１に積分された信号電圧を
サンプリングして出力信号を得る。次に、出力信号はト
ランジスタＱ７、Ｑ８で構成されたバッファ回路を介し
て出力される。

【００３３】ＣＣＤ７から出力される信号の中で、信号
電荷による出力信号はこのリセット電位から信号電荷量
に応じて変化するから、図３に示すとおり、時刻ｔ１で
リセットトランジスタＱ３がリセットパルスによって導
通し、ＣＣＤ７の出力信号中の電位変動を起こしている
リセット電位出力を一定の基準電位Ｖｒにリセットする
とリセット雑音による電位変動成分が除去される。次に
時刻ｔ２から時刻ｔ３において積分を行うことでリセッ
ト雑音による電位変動成分が除去された基準電位から積
分されるため、リセット雑音が除去された信号電圧が得
られる。

【００３４】次に本発明の第一の重要な長所について詳
述する。すなわち、図８に示した従来例においては、前
述のとおり、ホ−ルドコンデンサＣ４と抵抗Ｒｓで所定
の時定数を与え、高周波の雑音成分を平均化して、ゲ−
ト付き電荷積分回路を構成するトランジスタなどの回路
素子から発生する雑音を除去しようとしているが、従来
例においては、サンプリングパルスの時間幅内にホ−ル
ドコンデンサＣ４に信号電圧を十分に充放電する必要が
あるため、時定数はサンプリングパルスの時間幅より短
い時定数にしか設定できない。サンプリングパルスの時
間幅は周知のとおり非常に短いため従来例においてはこ
の時定数を十分大きくすることができなかった。これに
より高周波成分の雑音除去が十分行えないという問題点
があった。

【００３５】これに対して本発明においては、図３の積
分コンデンサ電圧波形に示すとおり、リセットパルスに
よって積分コンデンサＣ１の電圧が基準電位Ｖｒにリセ
ットされた直後から積分コンデンサＣ１の電圧はＣＣＤ
７出力信号に応じた信号電流の蓄積を行う。この信号電
流の蓄積による積分動作における実効的な時定数は、図
３に示すＣＣＤ出力信号において信号電荷に対応した出
力信号電圧Ｖｓ１が出力される時刻ｔ２からサンプリン
グパルスによって積分された積分コンデンサ電圧をサン
プリングする時刻ｔｓまでの時間となる。この時刻ｔ２
から時刻ｔｓまでの時間は図３からも明らかなとおり、
ＣＣＤ出力信号の信号電荷に対応した信号電圧が出力さ
れる期間と同等であり、通常、１周期の１／２程度であ
るから本発明においてはこの時定数は非常に大きな値に
でき、したがって、ＣＣＤ７のゲ−ト付き電荷積分回路
を構成するトランジスタなどの回路素子から発生する雑
音を完全に除去することができる。

【００３６】次に、第二の重要な長所について詳述す
る。図４は積分コンデンサの電圧波形図である。図２と
図４を参照すると、図２においてＣＣＤ７から出力され
た信号電圧Ｖｓは出力バッファとなるエミッタフォロワ
Ｑ１を介して抵抗Ｒｇに接続されている。抵抗Ｒｇのも
う一方の端はベ−ス接地回路のトランジスタＱ２のエミ
ッタに接続されている。抵抗ＲｇによってＣＣＤ７から
の出力信号はその信号電圧Ｖｓの大きさに対応した信号
電流ｉｓ（ｉｓ＝Ｖｓ／Ｒｇ）に変換されてベ−ス接地
回路のトランジスタＱ２のコレクタに出力される。ベ−
ス接地回路のトランジスタＱ２のコレクタには積分コン
デンサＣ１が接続され、信号電流ｉｓはこの積分コンデ
ンサＣ１に流れ込む。この流れ込んだ信号電流ｉｓが積
分コンデンサＣ１に蓄積（積分）されて電圧に変換され
て電流電圧変換される。変換された電圧Ｖｉｓ（Ｖｉｓ
＝ｉｓ×ｔ／Ｃ１）の大きさの信号電圧が得られること
は前述のとおりである。従って、抵抗Ｒｇの抵抗値を変
えると積分コンデンサＣ１に流れ込む信号電流値を変え
ることができる。図４において、積分コンデンサの電圧
波形で示すとおり、抵抗Ｒｇを大きい抵抗値に設定する
と積分された電圧（ゲイン）は小さくなり、他方抵抗Ｒ
ｇを小さい抵抗値に設定すると積分された電圧（ゲイ
ン）は大きくなる。このように、抵抗Ｒｇの値を選択す
ることにより任意の増幅度を設定することができる。

【００３７】前述したように従来例においては、増幅回
路を別途使用していたため、その入力換算雑音によって
信号のＳ／Ｎが劣化する問題点があった。これに対し
て、本発明においては、信号の増幅動作が積分コンデン
サＣ１に信号電流が蓄積（積分）されるだけの単純な動
作で電圧に変換されて増幅が行われ、この増幅度は式、
Ｖｉｓ＝ｉｓ×ｔ／Ｃ１で示されるとおり、信号電流ｉ
ｓ、積分時間ｔ、積分容量Ｃ１で与えられるためこの積
分容量Ｃ１を小さな容量値に設定すれば非常に大きな増
幅度を特段の増幅回路を用いることなく得ることがで
き、従来のような増幅回路の発生する雑音でＳ／Ｎが劣
化するという問題点を解決することができる。

【００３８】増幅度を可変する方法は、上記抵抗Ｒｇの
抵抗値を変えて積分コンデンサＣ１に流れ込む信号電流
値を変える方法と同様な効果を得る方法として、積分コ
ンデンサの容量値を変えてもよい。増幅度は式、Ｖｉｓ
＝ｉｓ×ｔ／Ｃ１で示されるとおり、信号電流ｉｓ、積
分時間ｔ、積分容量Ｃ１で与えられるためこの積分容量
Ｃ１を予め設定された所定の容量値に切り替えて設定す
れば増幅度を変更することができ、抵抗Ｒｇの抵抗値を
変えた場合と同様に増幅度が可変できる。

【００３９】次に、増幅度を可変する他の方法について
説明する。図５は増幅度を可変する他の方法を説明する
ための信号形図である。図２と図５を参照すると、図２
において、タイミング回路１０から供給されるサンプリ
ングパルスの時間を図５に示すとおり、増幅度を大きい
Ｇ１に設定する場合には、リセットパルスとの時間間隔
が比較的長いＴ１に設定したサンプリングパルスＧ１で
サンプリングを行い、他方、増幅度を比較的小さいＧ２
に設定する場合には、リセットパルスとの時間間隔がＴ
１より短いＴ２に設定したサンプリングパルスＧ２でサ
ンプリングを行う。増幅度は式、Ｖｉｓ＝ｉｓ×ｔ／Ｃ
１で示され、信号電流ｉｓ、積分時間ｔ、積分容量Ｃ１
で与えられるため、リセットパルスとサンプリングパル
スとの時間間隔を変えることで実効的な積分時間ｔを変
えて増幅度を可変する。

【００４０】次に、第２実施例について説明する。図６
は本発明に係る電荷結合素子の信号処理回路の第２実施
例の構成図である。同図を参照すると、ＣＣＤ７は同期
信号発生回路８で形成した駆動信号を元に駆動回路９で
ＣＣＤ７を駆動し、信号電圧を出力する。この出力信号
電圧Ｖｓは出力バッファとなるエミッタフォロワＱ１を
介して抵抗値が固定か可変の抵抗Ｒｇに接続されてい
る。抵抗Ｒｇのもう一方の端はベ−ス接地回路のトラン
ジスタＱ２のエミッタに接続されている。抵抗Ｒｇによ
ってＣＣＤ７からの出力信号はその信号電圧Ｖｓの大き
さに対応した信号電流ｉｓ（ｉｓ＝Ｖｓ／Ｒｇ）の大き
さの電流信号ｉｓに変換されてベ−ス接地回路のトラン
ジスタＱ２のコレクタに出力される。ベ−ス接地回路の
トランジスタＱ２のコレクタには積分コンデンサＣ１が
接続され、信号電流ｉｓはこの積分コンデンサＣ１に流
れ込む。この流れ込んだ信号電流ｉｓが積分コンデンサ
Ｃ１に蓄積（積分）されて電圧に変換されて電流電圧変
換される。そして、変換された電圧Ｖｉｓ（Ｖｉｓ＝ｉ
ｓ×ｔ／Ｃ１）の大きさの信号電圧が得られる。この動
作は前述した第１実施例と同様である。

【００４１】一方、トランジスタＱ２のベースにはトラ
ンジスタＱ９のベースが接続されており、トランジスタ
Ｑ９もトランジスタＱ２と同様にベース接地回路（定電
流源）を構成する。又、トランジスタＱ９のコレクタに
は積分コンデンサＣ１Ｒｆが接続されている。このベ−
ス接地回路のトランジスタＱ９と積分コンデンサＣ１Ｒ
ｆはベ−ス接地回路のトランジスタＱ２と積分コンデン
サＣ１と同一の値、同一の電流値が設定されている。
又、トランジスタＱ９のコレクタと電源Ｖｒ間にはトラ
ンジスタＱ３と同様のリセットトランジスタＱ１０が接
続されている。

【００４２】次に図６において、積分コンデンサＣ１の
積分電圧はトランジスタＱ４で構成されたバッファ回路
に接続され、同様に積分コンデンサＣ１Ｒｆの積分電圧
はトランジスタＱ１１で構成されたバッファ回路に接続
されている。この２つのバッファ回路の出力は差動回路
１１で差分を取った後、トランジスタＱ６に供給され
る。トランジスタＱ６はホ−ルドコンデンサＣ２とでサ
ンプリングホ−ルド回路を構成している。以後の動作は
第１実施例と同様である。

【００４３】積分コンデンサＣ１の積分電圧は図３の積
分コンデンサ電圧波形図で示したとおり、鋸歯状波形で
あるが、同様に積分コンデンサＣ１ＲｆにもＣＣＤ７か
らの出力信号が無信号時に同一の鋸歯状波形が得られて
いるから差動回路１１で差分を取れば信号成分のみが次
段のサンプリングホ−ルド回路に供給される。

【００４４】より具体的に説明すると、トランジスタＱ
２のエミッタにはＣＣＤ７の出力信号が入力されるのに
対しトランジスタＱ９のエミッタにはＣＣＤ７の出力信
号が入力されない。一方、トランジスタＱ２及びＱ９の
ベースにはともに直流電圧Ｖｂが印加されている。従っ
て、無信号時（ＣＣＤ７の出力信号Ｖｓがリセット電位
の時）には直流電圧Ｖｂで定まる電圧により、トランジ
スタＱ２及びＱ９のコレクタからは一定（同一波形）の
信号（鋸歯状波形）が出力される。従って、差動回路１
１の出力はゼロである。これに対し、信号有り（ＣＣＤ
７の出力信号Ｖｓが信号電荷に対応した信号である時）
の場合はトランジスタＱ２のコレクタからは前述の積分
コンデンサＣ１の出力電圧Ｖｉｓが得られる。従って、
差動回路１１の出力としてこの出力電圧Ｖｉｓに対応し
た出力が得られる。

【００４５】なお、以上の第１及び第２実施例の説明に
おいてはトランジスタとしてバイポ−ラトランジスタと
ＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕ
ｃｔｏｒ）−ＦＥＴを使用した回路構成について述べた
が、これらを、ＭＯＳ−ＦＥＴやＪ（ｊｕｎｃｔｉｏ
ｎ）−ＦＥＴで置き換えても同様の効果が得られる。
又、ＣＣＤ１及び７として一次元ＣＣＤあるいは二次元
ＣＣＤを使用することが可能である。

【００４６】

【発明の効果】本発明によれば、ゲ−ト付き電荷積分回
路を備えた電荷結合素子の信号処理回路であって、この
信号処理回路は前記電荷結合素子の出力を積分する積分
手段と、前記ゲ−ト付き電荷積分回路からリセット電圧
が出力されている期間に前記積分手段の積分出力を基準
値にリセットするリセット手段と、前記積分手段の積分
出力が前記リセットされてから所定時間後までに積分さ
れた出力をサンプリングホールドするサンプリングホー
ルド手段とを含むため、リセット雑音と回路素子が発生
する雑音の両者を十分に除去することが可能となり、か
つ雑音が除去された信号をＳ／Ｎ劣化することなく増幅
することが可能となる。

【００４７】又、本発明による他の発明によれば、ゲ−
ト付き電荷積分回路を備えた電荷結合素子であって、そ
の電荷結合素子は前記電荷結合素子の出力を積分する積
分手段と、前記ゲ−ト付き電荷積分回路からリセット電
圧が出力されている期間に前記積分手段の積分出力を基
準値にリセットするリセット手段と、前記積分手段の積
分出力が前記リセットされてから所定時間後までに積分
された出力をサンプリングホールドするサンプリングホ
ールド手段とを含む信号処理回路を有するため、上記本
発明と同様の効果を奏する。

【００４８】具体的には、本発明の電荷結合素子の信号
処理回路によれば、積分コンデンサに積分された電荷を
所定周期で基準電位にリセットするリセット回路がゲ−
ト付き電荷積分回路からリセット電位が出力されている
期間に積分コンデンサを基準電位にリセットして、ゲ−
ト付き電荷積分回路のリセット雑音を除去し、同時に、
電圧電流変換回路でＣＣＤの出力信号電圧をその大きさ
に対応した電流に変換し、この電流を積分コンデンサで
所定期間積分して電圧に変換して増幅している。

【００４９】本発明の構成によれば、積分コンデンサを
基準電位にリセットして後、信号電流を積分することで
増幅できるからゲ−ト付き電荷積分回路のリセット雑音
の除去と、高周波成分の雑音除去と、信号の増幅を同時
に行うことができる。この増幅度は、ｉ／ｃ×ｔの式で
表され、電圧電流変換回路でＣＣＤの出力信号電圧の大
きさに対応した電流ｉ、又は積分コンデンサの静電容量
Ｃ、又は積分時間ｔを所定の値に設定することで達成で
き、特に積分コンデンサの静電容量Ｃを小さな値に設定
することで、増幅のために特段の増幅回路を用いること
なく必要十分な増幅を行うことができ、従来の増幅回路
によるＳ／Ｎ劣化の問題が解決できる。

【００５０】本発明の大きな特長は、電圧電流変換回路
でＣＣＤの出力信号電圧をその大きさに対応した電流に
変換し、この電流を積分コンデンサで所定期間積分して
電圧に変換しているが、このときの積分時定数は、積分
コンデンサを基準電位にリセットした時刻から変換され
た信号電圧をサンプリングホールドする時刻までの時間
であるため非常に長い積分時定数を得ることがきるか
ら、従来に比較して高周波の雑音成分の除去が大幅に改
善され、Ｓ／Ｎが非常に良好な信号を得ることができ、
画質が改善できる電荷結合素子の信号処理回路が実現で
きる。

【００５１】さらに、リセット雑音除去と、高周波成分
の雑音除去と、増幅が同時に行えるため回路構成が簡単
で、回路規模が縮小でき、撮像装置の消費電力が小さく
できる。

【図面の簡単な説明】

【図１】本発明に係る電荷結合素子の信号処理回路の最
良の実施の形態の構成図である。

【図２】本発明に係る電荷結合素子の信号処理回路の第
１実施例の構成図である。

【図３】第１実施例の動作を示す波形図である。

【図４】積分コンデンサの電圧波形図である。

【図５】増幅度を可変する他の方法を説明するための信
号形図である。

【図６】本発明に係る電荷結合素子の信号処理回路の第
２実施例の構成図である。

【図７】ゲ−ト付き電荷積分回路を備えた電荷結合素子
（以下ＣＣＤと略記する）を使用した固体撮像装置の一
例を示す構成図である。

【図８】リセット雑音やトランジスタなどの回路素子の
雑音を除去する従来技術の構成を示す図である。

【符号の説明】 １，７ ＣＣＤ ２ 電圧・電流変換回路 ３ 積分コンデンサ ４ タイミング回路 ５ リセット回路 ６ サンプリングホールド回路 Ｃ１，Ｃ１Ｒｆ 積分コンデンサ

Claims (18)

【特許請求の範囲】
1. 【請求項１】 ゲ−ト付き電荷積分回路を備えた電荷結
   合素子の信号処理回路であって、 前記電荷結合素子の出力を積分する積分手段と、前記ゲ
   −ト付き電荷積分回路からリセット電圧が出力されてい
   る期間に前記積分手段の積分出力を基準値にリセットす
   るリセット手段と、前記積分手段の積分出力がリセット
   されてから所定時間後までに積分された出力をサンプリ
   ングホールドするサンプリングホールド手段とを含むこ
   とを特徴とする電荷結合素子の信号処理回路。
2. 【請求項２】 前記積分手段は前記電荷結合素子の出力
   の信号電圧をその大きさに対応した電流に変換する電圧
   ・電流変換回路と、前記電圧・電流変換回路の出力に接
   続されその出力電流を所定期間積分して電圧に変換する
   積分コンデンサとを含むことを特徴とする請求項１記載
   の電荷結合素子の信号処理回路。
3. 【請求項３】 前記積分手段は前記電荷結合素子の出力
   を積分する第１積分手段と、前記第１積分手段と同等の
   積分特性を有し一定の積分出力を得る第２積分手段と、
   前記第１及び第２積分手段の出力の差分を出力する差動
   増幅手段とを含み、前記リセット手段は前記第１及び第
   ２積分出力を基準値にリセットし、前記サンプリングホ
   ールド手段は前記差動増幅手段の出力をサンプリングホ
   ールドすることを特徴とする請求項１記載の電荷結合素
   子の信号処理回路。
4. 【請求項４】 前記第１積分手段は前記電荷結合素子の
   出力の信号電圧をその大きさに対応した電流に変換する
   電圧・電流変換回路と、前記電圧・電流変換回路の出力
   に接続されその出力電流を所定期間積分して電圧に変換
   する第１積分コンデンサとを含み、前記第２積分手段は
   定電流源と、前記定電流源の出力に接続されその出力電
   流を所定期間積分して電圧に変換する第２積分コンデン
   サとを含むことを特徴とする請求項３記載の電荷結合素
   子の信号処理回路。
5. 【請求項５】 前記積分手段は積分特性が可変に構成さ
   れることを特徴とする請求項１乃至４いずれかに記載の
   電荷結合素子の信号処理回路。
6. 【請求項６】 前記積分手段は積分コンデンサの静電容
   量が選択可能に構成されることを特徴とする請求項５記
   載の電荷結合素子の信号処理回路。
7. 【請求項７】 前記電圧・電流変換回路は電圧を電流に
   変換する電圧・電流変換比率が可変に構成されることを
   特徴とする請求項１乃至４いずれかに記載の電荷結合素
   子の信号処理回路。
8. 【請求項８】 前記リセット手段がリセットする時刻か
   ら前記サンプリングホールド手段がサンプリングホール
   ドする時刻までの時間間隔が可変に構成されることを特
   徴とする請求項１乃至４いずれかに記載の電荷結合素子
   の信号処理回路。
9. 【請求項９】 前記電荷結合素子は一次元あるいは二次
   元ＣＣＤで構成されることを特徴とする請求項１乃至８
   いずれかに記載の電荷結合素子の信号処理回路。
10. 【請求項１０】 ゲ−ト付き電荷積分回路を備えた電荷
    結合素子であって、前記電荷結合素子の出力を積分する
    積分手段と、前記ゲ−ト付き電荷積分回路からリセット
    電圧が出力されている期間に前記積分手段の積分出力を
    基準値にリセットするリセット手段と、前記積分手段の
    積分出力がリセットされてから所定時間後までに積分さ
    れた出力をサンプリングホールドするサンプリングホー
    ルド手段とを含む信号処理回路を有することを特徴とす
    る電荷結合素子。
11. 【請求項１１】 前記積分手段は前記電荷結合素子の出
    力の信号電圧をその大きさに対応した電流に変換する電
    圧・電流変換回路と、前記電圧・電流変換回路の出力に
    接続されその出力電流を所定期間積分して電圧に変換す
    る積分コンデンサとを含むことを特徴とする請求項１０
    記載の電荷結合素子。
12. 【請求項１２】 前記積分手段は前記電荷結合素子の出
    力を積分する第１積分手段と、前記第１積分手段と同等
    の積分特性を有し一定の積分出力を得る第２積分手段
    と、前記第１及び第２積分手段の出力の差分を出力する
    差動増幅手段とを含み、前記リセット手段は前記第１及
    び第２積分出力を基準値にリセットし、前記サンプリン
    グホールド手段は前記差動増幅手段の出力をサンプリン
    グホールドすることを特徴とする請求項１０記載の電荷
    結合素子。
13. 【請求項１３】 前記第１積分手段は前記電荷結合素子
    の出力の信号電圧をその大きさに対応した電流に変換す
    る電圧・電流変換回路と、前記電圧・電流変換回路の出
    力に接続されその出力電流を所定期間積分して電圧に変
    換する第１積分コンデンサとを含み、前記第２積分手段
    は定電流源と、前記定電流源の出力に接続されその出力
    電流を所定期間積分して電圧に変換する第２積分コンデ
    ンサとを含むことを特徴とする請求項１２記載の電荷結
    合素子。
14. 【請求項１４】 前記積分手段は積分特性が可変に構成
    されることを特徴とする請求項１０乃至１３いずれかに
    記載の電荷結合素子。
15. 【請求項１５】 前記積分手段は積分コンデンサの静電
    容量が選択可能に構成されることを特徴とする請求項１
    ４記載の電荷結合素子。
16. 【請求項１６】 前記電圧・電流変換回路は電圧を電流
    に変換する電圧・電流変換比率が可変に構成されること
    を特徴とする請求項１０乃至１３いずれかに記載の電荷
    結合素子。
17. 【請求項１７】 前記リセット手段がリセットする時刻
    から前記サンプリングホールド手段がサンプリングホー
    ルドする時刻までの時間間隔が可変に構成されることを
    特徴とする請求項１０乃至１３いずれかに記載の電荷結
    合素子。
18. 【請求項１８】 前記電荷結合素子は一次元あるいは二
    次元ＣＣＤで構成されることを特徴とする請求項１０乃
    至１７いずれかに記載の電荷結合素子。