KR20200099423A - 이미지 센서 및 이미지 센서의 동작 방법 - Google Patents

이미지 센서 및 이미지 센서의 동작 방법 Download PDF

Info

Publication number
KR20200099423A
KR20200099423A KR1020190017404A KR20190017404A KR20200099423A KR 20200099423 A KR20200099423 A KR 20200099423A KR 1020190017404 A KR1020190017404 A KR 1020190017404A KR 20190017404 A KR20190017404 A KR 20190017404A KR 20200099423 A KR20200099423 A KR 20200099423A
Authority
KR
South Korea
Prior art keywords
ramp signal
signal
buffer
pixel
circuit
Prior art date
Application number
KR1020190017404A
Other languages
English (en)
Inventor
정연환
강선율
채희성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190017404A priority Critical patent/KR20200099423A/ko
Priority to US16/540,596 priority patent/US11070182B2/en
Priority to CN202010079503.8A priority patent/CN111565287A/zh
Priority to JP2020021569A priority patent/JP2020137122A/ja
Publication of KR20200099423A publication Critical patent/KR20200099423A/ko

Links

Images

Classifications

    • H04N5/378—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/3575—
    • H04N5/374—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/50—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F2203/5012—Indexing scheme relating to amplifiers in which input being applied to, or output being derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower the source follower has a controlled source circuit, the controlling signal being derived from the drain circuit of the follower

Abstract

이미지 센서 및 이미지 센서의 동작 방법이 개시된다. 본 개시의 예시적 실시예에 따른 이미지 센서는, 복수의 픽셀들을 포함하는 픽셀 어레이, 제1 램프 신호를 생성하는 램프 신호 생성기, 슈퍼 소스 팔로워 구조의 증폭기 포함하고, 상기 증폭기가 제1 램프 신호를 버퍼링함으로써 버퍼링된 제2 램프 신호를 출력하는 버퍼 및 상기 픽셀 어레이로부터 출력되는 픽셀 신호를 상기 제2 램프 신호와 비교하여 상기 픽셀 신호를 디지털 픽셀 값으로 변환하는 아날로그-디지털 변환 회로를 포함할 수 있다.

Description

이미지 센서 및 이미지 센서의 동작 방법 {Image sensor and operating method thereof}
본 개시의 기술적 사상은 이미지 센서에 관한 것으로서, 보다 상세하게는 저전력으로 동작하면서도 고품질의 이미지를 생성할 수 있는 이미지 센서 및 이미지 센서의 동작 방법에 관한 것이다.
이미지 센서(image sensor)는 대상물의 2차원적 또는 3차원적 이미지를 캡쳐(capture)하는 장치이다. 이미지 센서는 대상물로부터 반사되는 빛의 세기에 따라 반응하는 광전 변환 소자를 이용해 대상물의 이미지를 센싱하고, 이미지 데이터를 생성한다. 최근 CMOS (Complementary Metal-Oxide Semiconductor) 기술이 발전하면서, CMOS를 이용한 CMOS 이미지 센서가 널리 사용되고 있다. 휴대용 기기가 고해상도의 이미지를 사용자에게 제공할 것이 요구되는바, 저전력으로 동작하면서, 고품질의 이미지를 생성하기 위한 이미지 센서가 요구된다.
본 개시의 기술적 사상이 해결하려는 과제는, 이미지 센서의 아날로그-디지털 변환 회로에 구비되는 비교기들의 비교 동작 수행 시 발생하는 노이즈에 의한 이미지의 화질 저하를 감소시키고, 저전력으로 동작할 수 있는 이미지 센서 및 이미지 센서의 동작 방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위한 본 개시의 예시적 실시예에 따른 이미지 센서는, 복수의 픽셀들을 포함하는 픽셀 어레이, 제1 램프 신호를 생성하는 램프 신호 생성기, 슈퍼 소스 팔로워 구조의 증폭기 포함하고, 상기 증폭기가 제1 램프 신호를 버퍼링함으로써 버퍼링된 제2 램프 신호를 출력하는 버퍼 및 상기 픽셀 어레이로부터 출력되는 픽셀 신호를 상기 제2 램프 신호와 비교하여 상기 픽셀 신호를 디지털 픽셀 값으로 변환하는 아날로그-디지털 변환 회로를 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 본 개시의 예시적 실시예에 따른 이미지 센서는, 복수의 픽셀들을 포함하는 픽셀 어레이, 제1 램프 신호를 생성하는 램프 신호 생성기, 슈퍼 소스 팔로워 구조를 갖는 복수의 버퍼를 포함하고, 복수의 버퍼 각각이 상기 제1 램프 신호를 버퍼링하여 제2 램프 신호를 생성하는 버퍼 회로; 및 상기 픽셀 어레이로부터 출력되는 픽셀 신호를 상기 제2 램프 신호와 비교하여 디지털 픽셀 값을 생성하는 복수의 아날로그-디지털 변환기를 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 본 개시의 예시적 실시예에 따른 이미지 센서의 동작 방법은, 제1 구간에 버퍼가 셀프 바이어싱 동작을 수행함으로써, 입력 레인지를 변경하는 단계, 제2 구간에 버퍼가 수신되는 램프 신호를 버퍼링하여, 버퍼링된 램프 신호를 출력하는 단계, 상기 제2 구간에 비교기가 픽셀 신호 및 상기 버퍼링된 램프 신호를 비교하여 비교 결과를 출력하는 단계, 및 상기 제2 구간에 카운터가 상기 비교 결과를 카운팅함으로써 디지털 픽셀값을 생성하는 단계를 포함한다.
본 개시의 실시예들에 따른 이미지 센서 및 이미지 센서의 동작 방법에 따르면, 낮은 출력 임피던스를 갖는 적어도 하나의 버퍼가 비교기들에 버퍼링된 램프 신호를 제공함으로써, 비교기들의 비교 동작에 의해 발생하는 킥백 노이즈에 따른 이미지의 화질 저하를 감소시킬 수 있다.
또한, 비교 동작이 수행되기 전에 버퍼가 입력 샘플링을 수행함으로써, 버퍼의 입력 범위가 램프 신호의 범위에 부합하도록 교정될 수 있다. 이에 따라서, 제조 공정에 관계없이 램프 신호의 범위가 일정하게 유지될 수 있고, 버퍼에서 출력되는 버퍼링된 램프 신호의 선형성이 유지될 수 있으며, 이미지 센서의 독출 회로가 낮은 전압 레벨에서 동작할 수 있는바, 이미지 센서의 소비전력이 감소될 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 2a 및 도 2b는 도 1의 픽셀의 예시적 실시예를 도시한 회로도이다.
도 3a는 본 개시의 예시적 실시예에 따른, 픽셀 신호를 디지털 픽셀값으로 변환하는 독출 회로를 개략적으로 나타내는 블록도이다.
도 3b는 도 3a의 독출 회로의 동작을 나타낸다.
도 4는 본 개시의 예시적 실시예에 따른 버퍼를 나타내는 회로도이다.
도 5는 슈퍼 소스 팔로워 구조의 증폭기의 소신호 등가 회로를 나타낸다.
도 6a 및 도 6b는 본 개시의 예시적 실시예들에 따른 비교기를 나타내는 회로도이다.
도 7a 및 도 7b는 본 개시의 예시적 실시예에 따른 버퍼를 포함하는 독출 회로를 나타내는 회로도이다.
도 8은 본 개시의 예시적 실시예에 따른 독출 회로의 비교예에 독출 회로를 나타내는 회로도이다.
도 9는 본 개시의 예시적 실시예에 따른 버퍼를 나타내는 회로도이다.
도 10은 본 개시의 예시적 실시예에 따른 버퍼를 포함하는 독출 회로를 나타내는 회로도이다.
도 11a, 도 11b 및 도 11c는 본 개시의 예시적 실시예들에 따른 버퍼 회로를 나타낸다.
도 12는 본 개시의 예시적 실시예에 따른 이미지 센서의 동작 방법을 나타내는 흐름도이다.
도 13은 본 개시의 실시예에 따른 이미지 처리 시스템을 나타내는 블록도이다.
도 14는 본 개시의 예시적 실시예에 따른 휴대용 단말기를 나타내는 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다.
도 1은 본 개시의 예시적 실시예에 따른 이미지 센서를 나타내는 블록도이다.
이미지 센서(100)는 이미지 또는 광 센싱 기능을 갖는 전자 기기에 탑재될 있다. 예를 들어, 이미지 센서(100)는 카메라, 스마트폰, 웨어러블 기기, 사물 인터넷(Internet of Things(IoT)) 기기, 태블릿 PC(Personal Computer), PDA(Personal Digital Assistant), PMP(portable Multimedia Player), 네비게이션(navigation), 드론(drone), 첨단 운전자 보조 시스템(Advanced Drivers Assistance System; ADAS) 등과 같은 전자 기기에 탑재될 수 있다. 또한 이미지 센서(100)는 차량, 가구, 제조 설비, 도어, 각종 계측 기기 등에 부품으로서 구비되는 전자 기기에 탑재될 수 있다.
이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(Row Driver, 120), 램프 신호 생성기(Ramp Generator, 160), 버퍼 회로(140), 아날로그-디지털 변환 회로(150), 출력 버퍼(160), 타이밍 생성기(Timing Generator, 170)를 포함할 수 있다. 이 외에도, 이미지 센서(100)는 이미지 센싱 감도를 향상시키기 위한 추가적인 구성들을 더 포함할 수 있다.
픽셀 어레이(110)는 복수의 행(row) 라인(ROL), 복수의 컬럼(column) 라인(COL) 및 각각이 로우 라인(ROL)과 컬럼 라인(COL)에 접속되며 매트릭스 형태로 배치된 복수의 픽셀(111)을 포함한다. 로우 라인(ROL)은 연결된 픽셀(PX)에 로우 선택 신호 및 픽셀 제어 신호를 전송하기 위한 복수의 라인들을 포함할 수 있다.
복수의 픽셀(111) 각각은 광 감지 소자를 포함하고, 광 감지 소자를 이용하여 빛을 감지하고, 감지된 빛을 전기적 신호인 픽셀 신호(PS)로 변환할 수 있다. 예를 들어, 광 감지 소자는 포토(photo) 다이오드, 포토 트랜지스터, 포트 게이트 또는 핀드 포토 다이오드(pinned photodiode) 등을 포함할 수 있다. 복수의 픽셀(111) 각각은 적어도 하나의 광 감지 소자를 포함할 수 있으며, 실시예에 있어서, 복수의 픽셀(111) 각각은 복수의 광 감지 소자를 포함할 수 있다. 복수의 광 감지 소자는 서로 적층될 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 행(row) 단위로 구동한다. 로우 드라이버(120)는 타이밍 생성기(170)로부터 제공되는 행 제어신호(예컨대, 어드레스 신호)를 디코딩하고, 디코딩된 행 제어신호에 응답하여 픽셀 어레이(110)를 구성하는 행들 중에서 적어도 어느 하나의 행을 선택할 수 있다. 예컨대, 로우 드라이버(120)는 로우 선택 신호를 생성할 수 있다. 로우 선택 신호 및 선택되는 픽셀을 제어하기 위한 픽셀 제어 신호는 로우 라인(ROL)을 통해 픽셀(PX)에 제공될 수 있다. 로우 드라이버(120)로부터 제공된 로우 선택 신호에 의해 선택되는 행(row)의 픽셀(PX)들로부터 픽셀 신호(PS)들이 출력된다. 픽셀 신호(PS)는 리셋 신호와 이미지 신호를 포함할 수 있다. 리셋 신호와 영상 신호의 전압 차이는 복수의 픽셀(111) 각각이 수신한 광량에 대한 정보를 포함할 수 있다. 예컨대, 픽셀(111)이 광을 수신하지 않은 경우, 리셋 신호와 영상 신호는 동일하고, 픽셀(111)이 광을 수신하는 경우, 리셋 신호의 전압과 이미지 신호의 전압이 상이할 수 있다.
램프 신호 생성기(130)는 제1 램프 신호(RMP1)를 생성할 수 있다. 램프 신호 생성기(130)는 타이밍 생성기(170)로부터 제공되는 램프 제어 신호에 기초해 동작할 수 있다. 램프 제어 신호(CTRP)는 램프 인에이블 신호, 모드 신호 등을 포함할 수 있다. 램프 신호 생성기(130)는 램프 인에이블 신호가 활성화되면, 모드 신호에 기초하여 설정되는 기울기를 가지는 제1 램프 신호(RMP1)를 생성할 수 있다.
버퍼 회로(140)는 램프 신호 생성기(130)로부터 제공되는 제1 램프 신호(RMP1)를 버퍼링하여 제2 램프 신호(RMP2)를 생성할 수 있다. 버퍼 회로(140)는 하나 이상의 버퍼(141)를 포함할 수 있다. 버퍼(141)는 슈퍼 소스 팔로워 구조의 증폭기를 포함하고, 증폭기가 제1 램프 신호(RMP1)를 버퍼링함으로써, 제2 램프 신호(RMP2)를 생성할 수 있다. 실시예에 있어서, 버퍼(141)는 증폭기의 입력단에 연결되는 입력 회로를 더 포함할 수 있다. 입력 회로는 제1 램프 신호(RMP1)를 수신하고, 제1 램프 신호(RMP1)에 바이어싱 전압이 더해진 신호를 증폭기의 입력 신호로서 제공할 수 있다. 이에 따라서, 버퍼(141)의 입력 범위가 제1 램프 신호(RMP1)의 범위에 부합하도록 교정, 즉 쉬프트될 수 있다.
슈퍼 소스 팔로워 구조의 증폭기는 전압 이득이 1에 가깝지만, 큰 입력 저항을 가지고, 낮은 출력 저항을 가지므로, 수신된 입력 신호를 거의 손실없이 출력 신호로서 출력할 수 있다. 따라서, 버퍼 회로(140)는 낮은 출력 저항을 제1 램프 신호(RMP1)의 레인지 및 기울기와 실질적으로 동일한 레인지 및 기울기를 가지는 제2 램프 신호(RMP2)를 출력할 수 있다. 본 개시의 실시예들에 따른 버퍼(141), 버퍼(141)가 채용되는 본 개시의 예시적 실시예에 따른 이미지 센서(100)의 구성들의 동작에 대하여 도 4 내지 도 13을 참조하여 상세하게 후술하기로 한다.
아날로그-디지털 변환 회로(150)는 픽셀 어레이(110)로부터 입력되는 픽셀 신호(PS)들을 디지털 픽셀값(DP)로 변환한다. 아날로그-디지털 변환 회로(150)는 복수의 비교기(151) 및 복수의 카운터(152)를 포함할 수 있다. 복수의 컬럼 라인(COL) 중 대응하는 하나의 컬럼 라인(COL)로부터 픽셀 신호(PS)를 수신하는 비교기(151) 및 비교기(151)의 출력에 연결되는 카운터(152)가 하나의 아날로그-디지털 변환기(이하, ADC)(도 3a의 153)를 구성할 수 있다. ADC는 연결된 컬럼 라인(COL)을 통해 수신되는 픽셀 신호(PS)를 디지털 픽셀값(DP)으로 변환한다.
비교기(151)는 수신되는 픽셀 신호(PS)를 버퍼링된 램프 신호, 즉 버퍼(151)로부터 출력되는 제2 램프 신호(RMP2)와 비교하고, 비교 결과를 로직 로우, 또는 로직 하이로 출력할 수 있다. 비교기(151)는 상관 이중 샘플링 기법이 적용되는 비교 결과를 생성할 수 있으며, 상관 이중 샘플링 회로로 지칭될 수 있다.
복수의 픽셀(111)들로부터 출력되는 복수의 픽셀 신호(PS)는 각 픽셀(PX)마다 가지는 고유의 특성(예컨대, FPN(Fixed Pattern Noise) 등)에 의한 편차 및/또는 픽셀(111)로부터 픽셀 신호(PS)를 출력하기 위한 로직 (예컨대 픽셀(111) 내에서 광전 변환소자에 저장된 광전하를 출력하기 위한 트랜지스터들)의 특성 차이에 기인한 편차를 가질 수 있다. 이와 같이, 복수의 칼럼 라인(COL)을 통해 출력되는 복수의 픽셀 신호(PS)간의 편차를 보상하기 위하여, 픽셀 신호(PS)에 대하여 리셋 신호(또는 리셋 성분) 및 이미지 신호(또는 이미지 성분)를 구하고 그 차이(예컨대 전압 차이)를 유효한 신호 성분으로 추출하는 것을 상관 이중 샘플링이라고 한다. 비교기(151)는 상관 이중 샘플링 기법이 적용된 비교 결과(예컨대 비교 신호)를 출력할 수 있다.
카운터(152)는 비교기(151)의 출력에 연결되며, 비교기(151)로부터 출력되는 비교 결과를 카운팅할 수 있다. 카운터(152)는 리셋 신호를 센싱하는 리셋 변환 구간 및 이미지 신호를 센싱하는 신호 변환 구간에 카운팅 클럭 신호를 기초로 비교기(151)로부터 출력되는 로직 하이 또는 로직 로우의 비교 결과를 카운팅하고, 카운팅 결과에 따른 디지털 픽셀값(DP)을 출력할 수 있다.
출력 버퍼(160)는 복수의 카운터(152)로부터 출력되는 복수의 디지털 픽셀값(DP)을 임시 저장한 후, 증폭하여 출력할 수 있다. 출력 버퍼(160)는 복수의 메모리(161), 및 센스 엠프(162)를 포함할 수 있다. 복수의 메모리(161)들 각각은 복수의 카운터(152) 각각으로부터 출력되는 디지털 픽셀값(DP)을 임시 저장한 후 차례로 또는 선택적으로 센스 엠프(162)로 출력하며, 센스 엠프(162)는 수신되는 디지털 픽셀값(DP)을 센싱 및 증폭하여 출력할 수 있다. 센스 엠프(162)는 증폭된 복수의 디지털 픽셀값(DP)을 이미지 데이터(IDTA)로서 출력할 수 있다.
타이밍 생성기(170)는 이미지 센서(100)의 구성들, 예컨대, 로우 드라이버(120), 램프 신호 생성기(130), 버퍼 회로(140), 아날로그-디지털 변환 회로(150) 및 (130), 및 출력 버퍼(160) 각각에 대응하는 제어 신호 및/또는 클럭 신호를 제공할 수 있다. 로우 드라이버(120), 램프 신호 생성기(130), 버퍼 회로(140), 아날로그-디지털 변환 회로(150) 및 출력 버퍼(160)는 타이밍 생성기(170)로부터 제공되는 제어 신호 및 및/또는 클럭 신호를 기초로 각 구성에 대하여 설정된 타이밍에 동작할 수 있다. 예를 들어, 아날로그-디지털 변환 회로(150)의 카운터(152)는 타이밍 생성기(170)로부터 카운팅 신호 및 카운팅 클럭 신호를 수신할 수 있다. 카운터(152)는 카운팅 신호가 활성화되는 구간, 예컨대 카운팅 신호가 로직 하이인 구간에, 카운팅 클럭을 기초로 비교기(151)로부터 출력되는 비교 결과를 카운팅할 수 있다.
도 2a 및 도 2b는 도 1의 픽셀의 예시적 실시예를 도시한 회로도이다.
도 2a를 참조하면, 픽셀(111a)은 포토 다이오드(PD), 트랜스퍼 트랜지스터(TX), 플로팅 디퓨젼 노드(FD), 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX) 및 선택 트랜지스터(SX)를 포함할 수 있다. 포토 다이오드(PD)는 광전 변환 소자의 예시로서, 다른 종류의 광전 변환 소자로 대체될 수 있다.
포토 다이오드(PD)는 입사되는 광의 세기에 따라 가변되는 광전하를 생성한다. 전송 트랜지스터(TX)는 로우 드라이버(도 1의 120)로부터 제공되는 전송 제어 신호(TG)에 따라 광전하를 플로팅 디퓨젼 노드(FD)로 전송할 수 있다. 플로팅 디퓨젼 노드(FD)에 축적된 광전하에 따른 전위에 따라 드라이브 트랜지스터(DX)는 선택 트랜지스터(SX)로 광전하를 증폭하여 전송할 수 있다. 선택 트랜지스터(SX)의 드레인이 상기 드라이브 트랜지스터(DX)의 소스에 연결되고, 로우 드라이버(120)로부터 출력되는 선택 신호(SEL)에 따라 픽셀(111a)에 연결된 칼럼 라인(COL)으로 픽셀 신호(PS)를 출력할 수 있다. 리셋 트랜지스터(RX)는 로우 드라이버(120)로부터 제공되는 리셋 제어 신호(RS)에 따라 플로팅 디퓨젼 노드(FD)를 전원 전압(VDD) 레벨로 리셋할 수 있다.
도 1을 참조하여 전술한 바와 같이, 픽셀 신호(PS)는 리셋 신호와 이미지 신호 중 어느 하나이다. 리셋 신호는 리셋 트랜지스터(RX)에 의해 플로팅 디퓨젼 노드(FD)가 전원 전압(VDD)으로 리셋된 후 선택 트랜지스터(SX)가 출력하는 신호이다. 이미지 신호는 플로팅 디퓨젼 노드(FD)가 전송 트랜지스터(TX)로부터의 광전하 전송이 완료된 후 선택 트랜지스터(SX)가 출력하는 신호이다. 픽셀(111a)은 로우 드라이버(120)의 제어에 따라 리셋 신호와 이미지 신호를 순차적으로 픽셀 신호(PS)로서 출력할 수 있다.
도 2b에 도시된 픽셀(111b)은 3-트랜지스터(3T) 구조의 단위 픽셀로서, 포토다이오드(PD), 전송 트랜지스터(TX), 리셋 트랜지스터(RX) 및 드라이브 트랜지스터(TX)를 포함할 수 있다. 리셋 트랜지스터(RX)는 n 채널 디프레션형 트랜지스터(n-channel depression type transistor)로 구현될 수 있다. 리셋 트랜지스터(RX)는 로우 드라이버(120)로부터 출력되는 리셋 제어 신호(RS)에 따라 플로팅 디퓨젼 노드(FD)를 전원 전압(VDD)으로 리셋하거나, 로우 레벨(예컨대, 0V)로 셋팅하여 선택 트랜지스터(SX)와 유사한 기능을 수행할 수 있다.
도 2a 내지 도 2b를 참조하여, 하나의 포토다이오드(PD)와 4개의 MOS트랜지스터들(TX, RX, DX, 및 SX)을 포함하는 4T 구조의 픽셀(111a) 및 3-트랜지스터(3T) 구조의 픽셀(111b)를 예시적으로 설명하였다. 그러나 픽셀의 구조는 이에 한정되는 것은 아니며, 다양하게 변경될 수 있다. 픽셀은 다른 구조의 3T, 4T 및 5T 단위 픽셀로 구현될 수 있으며, 픽셀은 광량 또는 광의 세기에 따라 광전하를 생성하는 광전 변환 소자, 및 광전 변환 소자에 의해 생성된 광전하를 전류 또는 전압 신호로 출력할 수 있는 적어도 하나의 트랜지스터를 포함하는 회로로 구현될 수 있다.
도 3a는 본 개시의 예시적 실시예에 따른, 픽셀 신호를 디지털 픽셀값으로 변환하는 독출 회로를 개략적으로 나타내는 블록도이고, 도 3b는 도 3a의 독출 회로의 동작을 나타낸다.
도 3a의 독출 회로는 도 1의 램프 신호 생성기(130), 버퍼(141) 및 ADC(153)를 포함한다. ADC(153)는 비교기(151) 및 카운터(152)를 포함한다. 칼럼 라인(COL)에 연결된 픽셀(111)들을 함께 도시하기로 한다.
도 3a를 참조하면, 칼럼 라인(COL)에 연결된 복수의 픽셀(111) 중 로우 선택 신호에 의하여 선택된 픽셀(111)로부터 픽셀 신호(PS)가 출력될 수 있다. 버퍼(141)는 램프 신호 생성기(130)에서 출력되는 램프 신호, 즉 제1 램프 신호(RMP1)를 버퍼링하고, 버퍼링된 제2 램프 신호(RMP2)를 비교기(151)에 제공할 수 있다. 도 1을 참조하여 전술한 바와 같이, 버퍼(141)는 슈퍼 소스 팔로워 구조의 증폭기로 구현될 수 있으며, 출력 저항이 매우 낮아, 제1 램프 신호(RMP1)가 버퍼링되어, 신호 손실없이 제2 램프 신호(RMP2)로서 비교기(151)에 제공될 수 있다.
비교기(151)는 픽셀 신호(PS)와 제2 램프 신호(RMP2)를 비교하고 비교 결과를 출력할 수 있다. 실시예에 있어서, 비교기(151)는 하나 이상의 증폭기, 예컨대 OTA(Operational Transconductance Amplifier)로 구현될 수 있다.
비교기(151)는 비교 동작을 수행하기 전, 오토-제로 구간에, 오토-제로 동작을 수행할 수 있다. 오토-제로 신호(AZ)에 응답하여, 비교기(151)에 구비되는 증폭기의 입력과 출력이 연결될 수 있으며, 이에 따라, 입력과 출력이 동일한 전압 레벨을 가질 수 있으며, 증폭기의 오프셋이 제거(cancelation)될 수 있다.
카운터(152)는 활성 레벨의 카운트 신호(CNT)에 응답하여, 비교기(151)의 출력(OUT)(즉, 비교 결과)을 리셋 변환 구간 및 신호 변환 구간에 카운팅함으로써, 픽셀(111), 즉 픽셀 신호(PS)를 출력한 픽셀(111)이 수신한 광량에 대한 정보를 나타내는 디지털 픽셀값(DP)을 출력할 수 있다. 카운터(152)는 카운팅 클럭 신호(CCLK)를 기초로, 카운트 신호(CNT)가 활성화된 구간 동안 비교기(151)의 특정 레벨, 예컨대 로직 하이, 또는 로직 로우가 유지되는 시간을 카운팅할 수 있다.
카운터(152)는 업/다운 카운터(Up/Down Counter) 및 비트-와이즈 카운터(Bit-wise Inversion Counter)등을 포함할 수 있다. 이때, 비트-와이즈 카운터는 업/다운 카운터와 비슷한 동작을 수행할 수 있다. 예컨대, 비트-와이즈 카운터는 업 카운트만 수행하는 기능 및 특정 신호가 들어오면 카운터 내부의 모든 비트를 반전하여 1의 보수(1's complement)로 만드는 기능을 수행할 수 있다. 비트-와이즈 카운터는 리셋 카운트(reset count)를 수행한 후 이를 반전하여 1의 보수, 즉, 음수 값으로 변환하고, 변환된 값을 기초로 신호 카운트(signal count)를 수행할 수 있다. 예를 들어, 카운터(152)는 비교 동작 구간 중, 리셋 변환 구간에, 리셋 신호의 디지털 값을 카운트하고, 카운트된 값을 반전하고, 반전된 값을 기초로 신호 변환 구간에 이미지 신호의 디지털 값을 카운트할 수 있다. 이로써, 리셋 신호가 제거된 디지털 픽셀값(DP)이 출력될 수 있다.
도 3b의 그래프에서, 가로축은 시간을, 세로축은 도 3a의 독출 회로의 신호들을 나타낸다. t3 시점부터 t9 시점까지 비교 동작(즉, 상관 이중 샘플링)이 수행되는 비교 동작 구간으로 정의될 수 있다. 비교 동작 구간 이전에, 적어도 일부 구간 동안 오토-제로 동작이 수행될 수 있다. 예컨대, t1 시점부터 t2 시점까지의 오토-제로 구간(Taz)에 오토-제로 신호(AZ)가 활성화되고, 활성화된 오토-제로 신호(AZ)에 응답하여, 비교기(151)가 오토-제로 동작을 수행할 수 있다. 실시예에 있어서, 버퍼(141)는 오토 제로 구간(Taz)에 셀프 바이어싱 동작(또는 입력 샘플링 동작이라고 함)을 수행할 수 있다. 버퍼(141)의 셀프 바이어싱 동작은 도 4를 참조하여 설명하기로 한다.
리셋 신호의 디지털 변환을 위하여, 리셋 변환 구간(Trst)동안 리셋 변환 동작이 수행될 수 있다. t3 시점에 제2 램프 신호(RMP3) 에 오프셋이 가해진 후, t4 시점부터 제2 램프 신호(RMP2)가 감소할 수 있다. 카운터(152)는 카운트 신호(CNT)에 응답하여, t4 시점부터 비교기(151)의 출력(OUT)의 극성이 변하는 t5 시점까지 카운팅 클럭 신호(CCLK)를 카운트할 수 있다.
리셋 신호의 디지털 변환이 끝나면 이미지 신호를 디지털 신호로 변환하기 위하여, 신호 변환 구간(Tsig) 동안 신호 변환 동작이 수행될 수 있다.
t6 시점에 제2 램프 신호(RMP2)에 다시 오프셋이 가해진 후, t7 시점에 픽셀(111)에 축적된 전하에 의하여 픽셀 신호(PS)가 도시된 바와 같이 변할 수 있다.
t8 시점부터 제2 램프 신호(RMP2)가 감소할 수 있으며, 카운터(152)는 카운트 신호(CNT)에 응답하여, t8 시점부터 비교기(151)의 출력(OUT)의 극성이 변하는 t9 시점까지 카운팅 클럭 신호(CCLK)를 카운트할 수 있다.
도 3b에서는 카운터(152)가 비트-반전(bit-conversion)과 업-카운팅(up-counting)을 통해 이미지 신호를 디지털 신호로 변환하는 것으로 도시되었으나, 이에 제한되는 것은 아니며, 카운터(152)는 다양한 방식으로 구현될 수 있다. 또한, 리셋 변환 구간(Trst) 및 신호 변환 구간(Tsig)에 제2 램프 신호(RMP2)가 높은 전압 레벨에서 낮은 전압 레벨로 선형적으로 감소되는 것으로 도시되었으나, 이에 제한되는 것은 아니며, 제2 램프 신호(RMP2)는 낮은 전압 레벨에서 높은 전압 레벨로 선형적으로 증가될 수도 있다.
이미지 신호의 디지털 변환이 끝나면, 다음 로우의 픽셀(111)에 대한 상관 이중 샘플링을 위해, 독출 회로가 초기화될 수 있다. 도 3b를 참조하여, 독출 회로의 동작 타이밍을 설명하였다. 그러나, 이는 예시적이며, ADC(130)의 구현 방법, 예컨대, 비교기(151) 및 카운터(152)의 구조 등에 따라 신호들의 타이밍이 변경될 수 있다.
도 4는 본 개시의 예시적 실시예에 따른 버퍼를 나타내는 회로도이다.
도 1 및 도 3a를 참조하여 설명한 바와 같이, 버퍼(141)는 램프 신호 생성기(130)와 비교기(151) 사이에 배치될 수 있으며, 램프 신호 생성기(130)로부터 출력되는 제1 램프 신호(RMP1)를 버퍼링하여 제2 램프 신호(RMP2)를 생성하고, 제2 램프 신호(RMP2)를 비교기(151)에 제공할 수 있다.
버퍼(141)는 슈퍼 소스 팔로워 구조의 증폭기(10) 및 입력 회로(20)를 포함할 수 있다. 증폭기(10)는 소스 팔로워를 구성하는 제1 전류 소스(I1), 제2 전류 소스(I2) 및 제1 트랜지스터(MP1)를 포함하고, 네거티브 피드백 회로로서 동작하는 제2 트랜지스터(MN1)를 포함할 수 있다. 제1 전류 소스(I1)는 전원 전압(VDD) 및 제1 트랜지스터(MP1)의 소스 단자에 연결되고, 제2 전류 소스(I2)는 접지 전압(VSS) 및 제1 트랜지스터(MN1)의 드레인 단자에 연결될 수 있다. 제1 트랜지스터(MP1)은 게이트 단자가 증폭기(10)의 입력 노드(NI)에 연결되고, 소스 단자가 증폭기(10)의 출력 노드(VO)에 연결될 수 있다. 제2 트랜지스터(MN1)은 게이트 단자가 제1 트랜지스터(MP1)의 드레인 단자에 연결되고, 드레인 단자가 제1 트랜지스터(MP1)의 소스 단자 및 출력 노드(VO)에 연결될 수 있다.
제1 트랜지스터(MP1)과 제2 트랜지스터(MN1)는 서로 다른 타입의 MOSFET(metal-oxide-semiconductor field-effect 트랜지스터(이하 MOS 트랜지스터라고 함)로 구현될 수 있다. 예컨대, 도 4에 도시된 바와 같이, 제1 트랜지스터(MP1)은 P-type MOS 트랜지스터(PMOS)로 구현되고, 제2 트랜지스터(MN1)은 N-type MOS 트랜지스터(NMOS)로 구현될 수 있다. 이 때, 제1 전류 소스(I1)가 제공하는 제1 기준 전류의 전류량은 제2 전류 소스(I2)가 제공하는 제2 기준 전류의 전류량보다 많다.
소스 팔로워에 네거티브 피드백 회로, 즉, 제2 트랜지스터(MN1)가 연결됨으로써, 증폭기(10)의 출력 저항은 소스 팔로워의 출력 저항보다 상대적으로 매우 낮아질 수 있다. 증폭기(10)의 출력 저항에 대해서는 도 5를 참조하여 후술하기로 한다.
입력 회로(20)는 증폭기(10)의 입력 노드(NI)와 제1 트랜지스터(MP1)의 드레인 단자에 연결되는 스위치(SWs) 및 일 단이 증폭기(10)의 입력 노드(NI)에 연결되고, 타 단에 제1 램프 신호(RMP1)가 인가되는 커패시터(Cs)를 포함할 수 있다. 스위치(SWs)는 트랜스미션 게이트 또는 NMOS 트랜지스터로 구현될 수 있다.
스위치(SWs)는 비교 동작 구간(즉, 상관 이중 샘플링이 수행되는 구간) 이전에 턴-온되고, 비교 동작 구간 동안 턴-오프될 수 있다. 실시예에 있어서, 스위치(SWs)는 오토-제로 신호(AZ)에 응답하여, 오토-제로 구간(도 3b의 Taz)에 턴-온될 수 있다. 그러나, 이에 제한되는 것은 아니며, 스위치(SWs)는 비교 동작 구간 이전의 적어도 일부 구간에 활성화되는 제어 신호에 응답하여 턴-온될 수 있다. 이하, 본 개시에서, 스위치(SWs)는 오토-제로 신호(AZ)에 응답하여 턴-온 되는 것으로 가정하기로 한다.
스위치(SWs)가 턴-온 되어 커패시터(Cs)에 제2 트랜지스터(MN1)의 게이트 단자의 전압, 즉, 제2 트랜지스터(MN1)의 게이트-소스 전압(Vgs.mn1)(게이트 단자와 소스 단자 간의 전압 차이)이 저장될 수 있다. 즉, 스위치(SWs)가 턴-온 됨으로써, 입력 노드(NI)에 제2 트랜지스터(MN1)의 게이트-소스 전압(Vgs.mn1)이 샘플링될 수 있다. 이를 입력 회로(10)의 셀프 바이어싱 동작(또는 입력 샘플링 동작)으로 지칭하기로 한다.
증폭기(10)의 입력(Vin)에 제2 트랜지스터(MN1)의 게이트-소스 전압(Vgs.mn1)이 오프셋으로서 부가됨으로써, 스위치(SWs)가 턴-오프된 후, 증폭기(10)의 입력(Vin)은 제1 램프 신호(RMP1)에 오프셋이 부가된 값을 가질 수 있다.
한편, 증폭기(10)가 정상적으로 동작하기 위하여, 즉, 증폭기(10)의 출력인제2 램프 신호(RMP2)의 선형성이 보장되기 위하여, 증폭기(10)의 입력(Vin)(즉, 입력 신호의 레벨)은 수학식 1을 만족하여야 한다.
Figure pat00001
여기서, Vsd.mp1 및 Vsg.mp1은 각각 제1 트랜지스터(MP1)의 소스-드레인 전압 및 소스-게이트 전압을 각각 나타낸다. 제2 트랜지스터(MN1)의 게이트-소스 전압(Vgs.mn1), 제1 트랜지스터(MP1)의 소스-드레인 전압(Vsd.mp1) 및 소스-게이트 전압(Vsg.mp1)은 유도되는 전류량이 적정값을 가지도록 설정될 수 있으며, 예를 들어, 제2 트랜지스터(MN1)의 게이트-소스 전압(Vgs.mn1) 및 소스-게이트 전압(Vsg.mp1)의 최소값은 각각 제2 트랜지스터(MN1) 및 제1 트랜지스터(MP1)의 문턱 전압과 같을 수 있다.
전술한 바와 같이, 셀프 바이어싱으로 증폭기(10)의 입력(Vin)에 제2 트랜지스터(MN1)의 게이트-소스 전압(Vgs.mn1)이 오프셋으로서 부가되므로, 증폭기(10)의 입력(Vin)은 수학식 2로 나타낼 수 있다.
Figure pat00002
수학식 1 및 2에 의하여, 수학식 3이 도출될 수 있다.
Figure pat00003
Figure pat00004
여기서, Vd.mp1 및 Vg.mp1은 각각 제1 트랜지스터(MP1)의 드레인 단자 전압 및 게이트 단자 전압을 나타낸다. 샘플링에 의하여, 제1 트랜지스터(MP1)의 드레인 단자 전압(Vd.mp1) 및 게이트 단자 전압(Vg.mp1)이 동일한바, 제1 램프 신호(RMP1)가 0V(volt) 이상이면 버퍼(141)가 정상적으로 동작할 수 있다. 제1 램프 신호(RMP1)가 0V부터 증가할 때, 제1 램프 신호(RMP1)의 기울기와 동일한 기울기를 가지는 제2 램프 신호(RMP2)가 출력될 수 있다. 다시 말해서, 제1 램프 신호(RMP1)의 전압 레벨이 매우 낮아도(예컨대 0V근처) 버퍼(141)의 선형성, 즉 제2 램프 신호(RMP2)의 선형성이 보장될 수 있다.
이와 같이, 본 개시의 예시적 실시예에 따른 버퍼(141)는 슈퍼 소스 팔로워 구조의 증폭기(141)를 포함하는 바 출력 저항이 매우 낮으며, 또한 입력 회로(10)의 셀프 바이어싱 동작에 의하여 버퍼(141)의 입력 레인지가 제1 램프 신호(RMP1)의 레인지에 부합하도록 교정되므로, 제2 램프 신호(RMP2)의 선형성이 보장될 수 있다.
도 5는 슈퍼 소스 팔로워 구조의 증폭기의 소신호 등가 회로를 나타낸다.
도 5의 소신호 등가 회로는, 도 4의 증폭기(10)의 소신호 등가 회로로서, 증폭기(10)가 포화 영역에서 동작할 때의 등가 회로를 나타낸다. gm1 및 gmb1 은 각각 제1 트랜지스터(MP1)의 트랜스 컨덕턴스 및 바디 트랜스 컨덕턴스를 나타내고, r1은 제1 전류 소스(I1)의 저항을 나타내고, r2및 v2는 제2 전류 소스(I2)의 저항 및 제2 전류 소스(I2) 양단의 전압을 나타내고, gm2는 제2 트랜지스터(MN1)의 트랜스 컨덕턴스를 나타내고, ro1및 ro2는 각각 제1 트랜지스터(MP1) 및 제2 트랜지스터(MN1)의 출력 저항을 나타낸다.
증폭기(10)의 출력 저항(Ro)은 입력 전압(vi)(즉, 소신호 입력 전압)이 0일 때, 출력 전압(vo)(즉, 소신호 출력 전압)을 출력 전류(io)(즉, 소신호 출력 전류)로 나눈값이며, 수학식 4에 따라 계산될 수 있다.
Figure pat00005
제1 전류 소스(I1) 및 제2 전류 소스(I2)가 이상적인 전류 소스이고, r1및 r2가 무한대의 값이라고 가정할 경우, 출력 저항(Ro)은 수학식 5로 나타낼 수 있다.
Figure pat00006
개략적으로, 출력 저항(Ro)은 1/(gm1*gm2*ro1)일 수 있다.
일반적인 소스 팔로워의 출력 저항은 1/gm1 일 수 있다. 따라서, 슈퍼 소스팔로워의 출력 저항(Ro)은 소스 팔로워보다 상대적으로 매우 작음을 알 수 있다.
도 6a 및 도 6b는 본 개시의 예시적 실시예들에 따른 비교기를 나타내는 회로도이다.
도 6a를 참조하면, 비교기(151a)는 증폭기(50) 및 증폭기(50)의 입력 노드 및/또는 출력 노드에 연결되는 주변 회로를 포함할 수 있다. 주변 회로는 제1 커패시터(C1), 제2 커패시터(C2), 제1 스위치(SW1) 및 제2 스위치(SW2)를 포함할 수 있다.
증폭기(10)는 제1 내지 제4 트랜지스터(M1 내지 M4) 및 전류 소스(I3)를 포함하며, OTA로 구현될 수 있다. 제1 스위치(SW1) 및 제2 스위치(SW2)는 각각 증폭기(50)의 입력 노드(NI1, NI2)와 출력 노드(NOI, NO)에 연결될 수 있으며, 오토-제로 신호(AZ)에 응답하여 턴-온 됨으로써, 증폭기(50)의 오프셋을 제거할 수 있다.
제2 램프 신호(RMP2)는 제1 커패시터(C1)를 통해 증폭기(50)의 제1 입력 노드(NI1)에 인가되고, 픽셀 신호(PS)가 제2 커패시터(C2)를 통해 증폭기(50)의 제2 입력 노드(NI2)에 인가될 수 있다. 제1 커패시터(C1) 및 제2 커패시터(C2)는 DC 노이즈 제거를 위해 구비될 수 있다.
도 6b를 참조하면, 비교기(151b)는 2단의 증폭기로 구현될 수 있다. 비교기(151b)는 제1 증폭기(51) 및 제2 증폭기(52), 그리고 제1 증폭기(51)의 입력 노드 및/또는 출력 노드에 연결되는 주변 회로를 포함할 수 있다.
제1 증폭기(51) 및 주변 회로의 동작은 도 6a와 동일한바 중복되는 설명은 생략하기로 한다. 제2 증폭기(52)는 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제3 커패시터(C3) 및 제3 스위치(SW3)를 포함하며, 공통 소스 팔로워 구조의 OTA로 구현될 수 있다. 제5 트랜지스터(M5) 및 제6 트랜지스터(M6) 서로 다른 타입의 MOS 트랜지스터일 수 있다. 오토-제로 구간에 제3 스위치(SW3)가 오트-제로 신호(AZ)에 응답하여 턴-온되고, 제2 증폭기(52)의 오프셋이 제거될 수 있다.
도 6a 및 도 6b를 참조하여 비교기(151a, 151b)에 대하여 설명하였다. 그러나, 이에 제한되는 것은 아니며, 비교기는 다양한 종류의 증폭 회로로 구현될 수 있다.
도 7a 및 도 7b는 본 개시의 예시적 실시예에 따른 버퍼를 포함하는 독출 회로를 나타내는 회로도이다.
도 7a 및 도 7b를 참조하면, 독출 회로는 램프 신호 생성기(130), 하나 이상의 버퍼(141) 및 복수의 비교기(151-1 내지 151-n)(n은 4 이상의 양수)를 포함할 수 있다.
램프 신호 생성기(130)는 전류 소스(I4) 및 저항(R)을 포함할 수 있다. 전류 소스(I4)가 선형적으로 증가 또는 감소하는 램프 전류를 제공하거나 또는 저항(R)이 가변저항으로서 저항값이 선형적으로 증가 또는 감소함으로써, 제1 램프 신호(RMP1)가 생성될 수 있다. 도시된 바와 같이, 전류 소스(I4)에 전원 전압(VDD)이 인가되고, 저항(R)이 접지 전압(VSS)에 연결되는 경우, 제1 램프 신호(RMP1)는 낮은 레벨(전압 레벨)을 가질 수 있다. 예를 들어, 전원 전압(VDD)이 2.8V(volt)일 경우, 제1 램프 신호(RMP1)은 전원 전압(VDD)의 중간 레벨, 예컨대 1.5V에서 0V까지 감소할 수 있다.
도 4를 참조하여 설명한 바와 같이 입력 회로(10)의 셀프 바이어싱 동작을 통하여, 버퍼(141)의 입력 레인지가 0V까지 쉬프트될 수 있다. 따라서, 램프 신호(RMP1)의 레벨이 낮은 전압 레벨까지 감소하더라도, 제2 램프 신호(RMP2)의 선형성이 보장될 수 있다. 한편, 제2 램프 신호(RMP2) 또한 낮은 전압 레벨을 가지므로, 비교기(151)의 증폭기(50)는 도시된 바와 같이, 낮은 전압 레벨에서 동작하는 OTA로 구현될 수 있다. 따라서, 본 개시의 예시적 실시예에 따른 버퍼를 포함하는 독출 회로는 낮은 전압 레벨에서 저전력으로 동작할 수 있다.
한편, 도 7a에 도시된 바와 같이, 하나의 버퍼(141)가 복수의 비교기(151-1 내지 151-n)에 제2 램프 신호(RMP2)를 제공하거나, 또는 도 7b에 도시된 바와 같이, 복수의 버퍼(141-1 내지 141-n)가 복수의 비교기(151-1 내지 151-n)와 각각 연결되고, 복수의 비교기(151-1 내지 151-n)는 복수의 버퍼(141-1 내지141-n) 중 연결된 버퍼로부터 제2 램프 신호(RMP2)를 수신할 수 있다.
도 8은 본 개시의 예시적 실시예에 따른 독출 회로의 비교예에 독출 회로를 나타내는 회로도이다.
도 8을 참조하면, 비교예에 따른 독출 회로는 버퍼를 포함하지 않고, 복수의 비교기(151-1 내지 151-n)가 모두 램프 신호 생성기(130)에 연결되어, 램프 신호 생성기(130)로부터 램프 신호(RMP)를 수신할 수 있다.
복수의 비교기(151-1 내지 151-n) 중 적어도 일부의 비교기가 동작할 때, 예컨대 비교 동작 구간에 동작할 때, 킥백 노이즈 전류(I)가 발생하며, 킥백 노이즈 전류(I)가 램프 신호 생성기(130)에 유입되거나 다른 비교기에 유입될 수 있다. 이에 따라서, 복수의 비교기(151~15n)의 출력(OUT)에 노이즈가 발생할 수 있으며, 이미지 센서(도 1의 100)에서 출력되는 이미지 데이터에 노이즈가 발생하고, 화질이 저하될 수 있다. 예를 들어, 이미지 데이터에 SHBN(Smear Like Horizontal Noise)가 발생할 수 있다.
그러나, 본 개시의 실시예에 따른 이미지 센서(도 1의 100) 및 독출 회로(도 7a 및 도 7b)는 출력 저항이 낮은 하나 이상의 버퍼(141)를 구비하고, 버퍼(141)가 램프 신호 생성기(130)에서 출력되는 램프 신호, 즉 제1 램프 신호(RMP1)를 버퍼링하고, 버퍼링된 램프 신호, 즉 제2 램프 신호(RMP2)를 복수의 비교기(151-1 내지 151-n) 에 제공하는 바, 킥백 노이즈 전류(I)의 영향이 저감될 수 있다.
도 9는 본 개시의 예시적 실시예에 따른 버퍼를 나타내는 회로도이다.
버퍼(141a)는 슈퍼 소스 팔로워 구조의 증폭기(10a) 및 입력 회로(20a)를 포함할 수 있다. 증폭기(10a)는 소스 팔로워를 구성하는 제1 전류 소스(I1), 제2 전류 소스(I2) 및 제1 트랜지스터(MN2)를 포함하고, 네거티브 피드백 회로로서 동작하는 제2 트랜지스터(MP2)를 포함할 수 있다. 제1 전류 소스(I1)는 전원 전압(VDD) 및 제1 트랜지스터(MN2)의 소스 단자에 연결되고, 제2 전류 소스(I2)는 접지 전압(VSS) 및 제1 트랜지스터(MN2)의 드레인 단자에 연결될 수 있다. 제1 트랜지스터(MN2)는 게이트 단자가 증폭기(10a)의 입력 노드(NI)에 연결되고, 소스 단자가 증폭기(10)의 출력 노드(NO)에 연결될 수 있다. 제2 트랜지스터(MP2)는 게이트 단자가 제1 트랜지스터(MN2)의 드레인 단자에 연결되고, 드레인 단자가 제1 트랜지스터(MN2)의 소스 단자 및 출력 노드(NO)에 연결될 수 있다.
제1 트랜지스터(MN2)과 제2 트랜지스터(MP2)는 서로 다른 타입의 MOSFET 트랜지스터로 구현될 수 있다. 예컨대, 도 9에 도시된 바와 같이, 제1 트랜지스터(MN2)은 N-type MOS 트랜지스터(NMOS)로 구현되고, 제2 트랜지스터(MP2)는 P-type MOS 트랜지스터(PMOS)로 구현될 수 있다. 이 때, 제1 전류 소스(I1)가 제공하는 제1 기준 전류의 전류량은 제2 전류 소스(I2)가 제공하는 제2 기준의 전류량보다 적다.
입력 회로(20a)는 증폭기(10a)의 입력 노드(NI)와 제1 트랜지스터(MN2)의 드레인 단자에 연결되는 스위치(SWs) 및 일 단이 증폭기(10a)의 입력 노드(NI)에 연결되고, 타 단에 제1 램프 신호(RMP1)가 인가되는 커패시터(Cs)를 포함할 수 있다. 스위치(SWs)는 트랜스미션 게이트 또는 PMOS 트랜지스터로 구현될 수 있다.
스위치(SWs)는 비교 동작 구간(즉, 상관 이중 샘플링이 수행되는 구간) 이전에 턴-온되고, 비교 동작 구간 동안 턴-오프될 수 있다. 스위치(SWs)가 턴-온 되어 커패시터(Cs)에 제2 트랜지스터(MP2)의 게이트 단자의 전압, 즉, 제2 트랜지스터(MP2)의 게이트-소스 전압(Vgs.mp2)이 저장될 수 있다. 즉, 스위치(SWs)가 턴-온 됨으로써, 입력 노드(NI)에 제2 트랜지스터(MP2)의 게이트-소스 전압(Vgs.mp2)이 샘플링될 수 있다. 이러한 셀프 바이어싱 동작에 대하여 도 4를 참조하여 설명한 바, 중복되는 설명은 생략하기로 한다.
입력 회로(20a)의 셀프 바이어싱 동작에 의하여, 버퍼(101a)의 입력 레인지가 변경되어, 제1 램프 신호(RMP1)가 전원 전압(VDD) 이하이면 버퍼(141a)가 정상적으로 동작할 수 있다. 다시 말해서, 제1 램프 신호(RMP1)가 전원 전압(VDD) 이하이면, 제1 램프 신호(RMP1)의 레벨이 매우 높아도 버퍼(141a)의 선형성, 즉 제2 램프 신호(RMP2)의 선형성이 보장될 수 있다.
도 10은 본 개시의 예시적 실시예에 따른 버퍼를 포함하는 독출 회로를 나타내는 회로도이다.
도 10을 참조하면, 독출 회로는 램프 신호 생성기(130a) 및 버퍼(141a)를 포함할 수 있으며, 도 7a 및 도 7b에 도시된 바와 같이, 복수의 비교기를 포함할 수 있다.
램프 신호 생성기(130a)는 전류 소스(I4a) 및 저항(R)을 포함할 수 있다. 도시된 바와 같이, 전류 소스(I4a)에 접지 전압(VSS)이 인가되고, 저항(R)이 전원 전압(VDD)에 연결되는 경우, 제1 램프 신호(RMP1)는 높은 레벨(전압 레벨)을 가질 수 있다. 예를 들어, 전원 전압(VDD)이 2.8V(volt)일 경우, 제1 램프 신호(RMP1)는 전원 전압(VDD)의 중간 레벨, 예컨대 1.4V에서 2.8V까지 증가할 수 있다.
도 9를 참조하여 설명한 바와 같이 입력 회로(10a)의 셀프 바이어싱 동작을 통하여, 버퍼(141a)의 입력 레인지가 전원 저압(VDD)까지 쉬프트될 수 있다. 따라서, 램프 신호(RMP1)의 레벨이 높은 전압까지 증가하더라도, 제2 램프 신호(RMP2)의 선형성이 보장될 수 있다. 한편, 제2 램프 신호(RMP2) 또한 높은 레벨을 가지므로, 제2 램프 신호(RMP2)가 제공되는 비교기는 높은 전압 레벨에서 동작하는 증폭 회로, 예컨대 OTA로 구현될 수 있다.
도 11a, 도 11b 및 도 11c는 본 개시의 예시적 실시예들에 따른 버퍼 회로를 나타낸다. 설명의 편의를 위하여 램프 신호 생성기(130) 및 아날로그-디지털 변환 회로(150)를 함께 도시한다.
도 11a를 참조하면, 비교기(50)는 제1 내지 제m 비교기(150-1~150-m)(m은 4이상의 양수) 및 제1 내지 제m 카운터(152-1~152-m)를 포함하고, 버퍼 회로(140a)는 제1 내지 제m 버퍼(141-1~ 141-m)를 포함할 수 있다.
제1 내지 제m 비교기(150-1~150-m)는 제1 내지 제m 픽셀 신호(PS1~PSm)를 각각 수신하고, 수신된 픽셀 신호를 버퍼 회로(140a)에서 출력되는 제2 램프 신호(RMP2)와 비교하고 비교 결과를 출력할 수 있다. 제1 내지 제m 카운터(152-1~152-m)는 각각 대응하는 비교기의 출력, 즉 비교 결과를 카운팅함으로써, 제1 내지 제m 디지털 픽셀값(DP1~DPm)을 생성할 수 있다.
한편, 도 11a에서, 제1 내지 제m 버퍼(141-1~ 141-m)의 제1 내지 제n 출력 노드들(NO1~NOm)은 서로 연결될 수 있다. 제1 내지 제m 버퍼(141-1~ 141-m)는 하나의 버퍼로서 동작할 수 있다. 다만, 실제 이미지 센서(예컨대 도 1의 100)의 레이아웃 상에서, 도 11a에 도시된 바와 같이 제1 내지 제m 버퍼(141-1~ 141-m)가 제1 내지 제m 비교기(150-1~150-m), 및 제1 내지 제m 카운터(152-1~152-m)의 배치 구조에 대응하여 배치될 수 있다.
도 11b를 참조하면, 버퍼 회로(140b)는 1 내지 제m 버퍼(141-1~ 141-m)를 포함할 수 있으며, 제1 내지 제m 버퍼(141-1~ 141-m)는 각각 제1 내지 제m 비교기(150-1~150-m)에 연결될 수 있다. 제1 내지 제m 버퍼(141-1~ 141-m)의 제1 내지 제n 출력 노드들(NO1~NOm)은 서로 연결되지 않을 수 있다. 제1 내지 제m 비교기(150-1~150-m)는 각각 제1 내지 제m 버퍼(141-1~ 141-m) 중 연결된 버퍼로부터 제2 램프 신호(RMP2)를 수신할 수 있다. 도 11b에서, 버퍼, 비교기 및 카운터가 하나의 단위 독출 회로로서 동작할 수 있다. 예컨대, 제1 버퍼(141-1), 제1 비교기(151-1) 및 제1 카운터(152-1)가 제1 픽셀 신호(PS1)를 제1 디지털 픽셀값(DP1)으로 변환하는 독출 회로로서 동작할 수 있다.
도 11c를 참조하면, 버퍼 회로(140c)는 두 개 이상의 버퍼(141-1, 142-2)를 포함할 수 있다. 도 11c에서는 두 개의 버퍼가 도시되었으나 이에 제한되는 것은 아니다. 다만 버퍼들의 개수는 비교기들, 예컨대 제1 내지 제6 비교기(151-1~151-6) 및 카운터들, 예컨대 제1 내지 제6 카운터(152-1~152-6)의 개수보다 적을 수 있다. 제1 내지 제6 비교기(151-1~151-6) 중 일부, 예컨대 제1 내지 제3 비교기(151-1~151-3)는 제1 버퍼(141-1)에 연결되고 다른 일부, 예컨대 4 내지 제6 비교기(151-4~151-6)는 제2 버퍼(141-2)에 연결될 수 있다. 이에 따라서, 제1 내지 제3 비교기(151-1~151-3)는 제1 버퍼(141-1)의 제1 출력 노드(NO1)에서 출력되는 제2 램프 신호(RMP2)를 수신하고, 4 내지 제6 비교기(151-4~151-6)는 제2 버퍼(141-2)의 제2 출력 노드(NO2)에서 출력되는 제2 램프 신호(RMP2)를 수신할 수 있다. 복수의 비교기들이 그룹핑되고, 서로 다른 그룹의 비교기는 서로 다른 버퍼로부터 제2 램프 신호(RMP2)를 수신할 수 있다.
도 12는 본 개시의 예시적 실시예에 따른 이미지 센서의 동작 방법을 나타내는 흐름도이다. 구체적으로, 도 12는 버퍼(도 1의 141), 및 비교기(151) 및 카운터(152)의 동작을 나타낸다.
도 12를 참조하면, 비교 동작 구간 이전에 버퍼(141)가 셀프 바이어싱 동작을 수행한다(S110). 예컨대 버퍼(141)는 오토-제로 구간(도 3b의 Taz)에 셀프 바이어싱 동작을 수행할 수 있다. 셀프 바이어싱 동작에 의하여 버퍼(141)의 입력 레인지가 쉬프트됨으로써, 램프 신호 생성기로부터 출력되는 램프 신호의 레인지에 부합될 수 있다. 도 3a를 참조하여 설명한 바와 같이, 오토-제로 구간에 비교기(151)는 오토-제로 동작을 수행함으로써, 내부 오프셋을 제거할 수 있다.
비교 동작 구간에, 버퍼(141)가 램프 신호를 버퍼링하여 버퍼링된 램프 신호를 출력할 수 있다(S120). 버퍼(141)는 램프 신호 생성기(도 1의 130)로부터 출력되는 제1 램프 신호(RMP1)를 버퍼링하고, 버퍼링된 제2 램프 신호(RMP2)를 출력할 수 있다.
비교기(151)가 픽셀 신호 및 버퍼링된 램프 신호를 비교하여 비교 결과를 출력할 수 있다(S130). 비교기(141)픽셀 신호를 버퍼(141)로부터 제공되는 제2 램프 신호(RMP2)와 비교하고, 비교 결과를 출력할 수 있다. 비교기(151)는 리셋 변환 구간(도 3b의 Trst) 및 신호 변환 구간(도 3b의 Tsig)에 비교 동작을 수행할 수 있다.
카운터(152)가 비교기(151)로부터 출력되는 비교 결과를 카운팅함하여 디지털 픽셀값을 출력할 수 있다(S140). 카운터(152)는 리셋 변환구기(Trst) 및 신호 변환 구간(Tsig)에 비교 결과를 카운팅할 수 있다.
이러한, 비교기(151) 및 카운터(152)의 동작에 따라서, 이중 상관 샘플링에 따른 디지털 픽셀값이 생성될 수 있다.
도 13은 본 개시의 실시예에 따른 이미지 처리 시스템을 나타내는 블록도이다.
도 13을 참조하면, 본 개시의 실시예에 따른 이미지 처리 시스템(Image Process system, 300)은 이미지 센서(Image sensor, 100) 및 이미지 프로세서(200)를 포함할 수 있다. 이미지 처리 시스템(300)은 디스플레이 유닛(Display Unit, 400) 및 렌즈(320)와 함께 전자 장치(500)에 탑재될 수 있다.
이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), 램프 신호 생성기(130), 버퍼 회로(140), 아날로그-디지털 변환 회로(150), 출력 버퍼(160), 타이밍 생성기(Timing Generator, 170), 및 제어 레지스터(control Register, 180)를 포함할 수 있다. 이미지 센서(100)는 출력 버퍼(160)로부터 출력되는 이미지 데이터를 저장하는 메모리를 더 포함할 수 있다.
이미지 센서(100)는 이미지 프로세서(200)의 제어에 의해 렌즈(320)를 통해 촬상된 물체(object, 310)를 센싱하고, 이미지 센서(100)에 의해 센싱되어 출력된 이미지 데이터를 디스플레이 유닛(300)에 출력할 수 있다. 이때, 디스플레이 유닛(300)은 이미지를 출력할 수 있는 모든 장치를 포함한다. 예컨대, 디스플레이 유닛(300)은 컴퓨터, 휴대폰 및 기타 이미지 출력 단말을 포함할 수 있다.
이미지 프로세서(200)는 카메라 컨트롤러(201), 이미지 신호 프로세서(202) 및 인터페이스(203)를 포함할 수 있다. 카메라 컨트롤러(201)는 이미지 센서(100)를 제어 하기 위한 제어 명령, 예컨대 설정 명령을 제어 레지스터(180)에 제공할 수 있다. 실시예에 있어서, 카메라 컨트롤러(201)는 I2C(Inter-Integrated Circuit)를 이용하여 제어 레지스터(180)와 통신할 수 있다. 그러나, 이에 제한되는 것은 아니며, 카메라 컨트롤러(201)와 컨트롤 레지스터(130) 사이에는 다양한 인터페이스가 적용될 수 있다.
이미지 신호 프로세서(202)는 버퍼(160)로부터 이미지 데이터를 수신하고,이미지 데이터를 가공/처리하여 가공/처리된 이미지를 디스플레이 유닛(400)으로 출력할 수 있다. 또는 이미지 신호 프로세서(202)는 인터페이스(203)를 통해 외부, 예컨대 호스트 프로세서로부터 제어 신호를 수신하고, 가공/처리된 이미지를 외부 호스트에 제공할 수 있다. 도 14에서, 이미지 신호 프로세서(202)가 이미지 프로세서(200) 내부에 위치하는 것으로 도시되었으나, 이에 제한되는 것은 아니며, 이미지 신호 프로세서(202)는 이미지 센서(100) 외부에 위치할 수도 있다.
한편, 이미지 센서(100)로서, 도 1을 참조하여 설명한 이미지 센서(100)가 적용될 수 있다. 제어 레지스터(180)는 카메라 컨트롤러(201)로부터 수신되는 제어 명령을 디코딩하여 내부 커맨드를 생성하고, 내부 커맨드를 타이밍 생성기(170)에 제공할 수 있다. 타이밍 생성기(170)는 제어 레지스터(180)로부터 수신되는 내부 커맨드(예컨대 모드 설정 명령, 타이밍 조정 명령 등)에 기초하여 로우 디코더(120), 램프 신호 생성기(130), 버퍼(140), 아날로그-디지털 변환 회로(150) 및 출력 버퍼(160)의 동작 타이밍을 제어하기 위한 제어 신호들을 생성할 수 있다.
전술한 바와 같이, 본 개시의 예시적 실시예에 따른 이미지 센서(100)에서, 버퍼 회로(140)에 구비되는 적어도 하나의 버퍼는 슈퍼 소스 팔로워 구조의 증폭기 및 입력 회로를 포함하고, 입력 회로는 아날로그 디지털 변환 회로(150)의 비교 동작이 수행되기 이전 구간에, 예컨대 오토-제로 구간에 셀프 바이어싱을 수행함으로써 적어도 하나의 버퍼의 입력 범위를 램프 신호 생성기(130)로부터 출력되는 램프 신호의 범위에 부합하도록 교정하고, 이후 비교 동작이 수행될 때, 증폭기가 램프 신호 생성기(130)로부터 출력되는 램프 신호, 예컨대 제1 램프 신호를 버퍼링하고, 버퍼링된 램프 신호, 예컨대 제2 램프 신호를 아날로그 디지털 변환 회로(150)의 비교기(도1의 151)에 제공할 수 있다. 이에 따라서, 낮은 출력 임피던스를 갖는 슈퍼 소스 팔로워 구조의 버퍼가 버퍼링된 램프 신호를 제공하므로, 킥백 노이즈의 영향이 저감되고, 제2 램프 신호의 선형성이 유지될 수 있어, 이미지 데이터의 화질이 향상될 수 있다. 또한, 이미지 센서(100)가 낮은 전압 레벨에서 동작할 수 있는 바, 이미지 센서(100)의 소비 전력이 감소될 수 있다.
도 14는 본 개시의 예시적 실시예에 따른 휴대용 단말기를 나타내는 블록도이다. 도 14를 참조하면, 본 개시의 예시적 실시예에 따른 휴대용 단말기(1000)는 이미지 처리부(1100), 무선 송수신부(1200), 오디오 처리부(1300), 비휘발성 메모리 장치(1500), 유저 인터페이스(1600) 및 컨트롤러(1700)를 포함할 수 있다.
이미지 처리부(1100)는 렌즈(1100), 이미지 센서(1120), 디스플레이 장치(1120), 메모리(1140) 및 이미지 신호 프로세서(1710)를 포함할 수 있다. 실시예에 있어서 도시된 바와 같이 이미지 신호 프로세서(1710)는 컨트롤러(1700)의 일부로서 구현될 수 있다.
도 1의 이미지 센서(100)가 이미지 센서(1120)로서 적용될 수 있다. 이미지센서(1120)의 버퍼 회로(140)에 구비되는 적어도 하나의 버퍼는 슈퍼 소스 팔로워 구조의 증폭기를 포함하며, 증폭기가 램프 신호 생성기(130)로부터 출력되는 램프 신호, 예컨대 제1 램프 신호를 버퍼링하고, 버퍼링된 램프 신호, 예컨대 제2 램프 신호를 아날로그 디지털 변환 회로(150)의 비교기(도1의 151)에 제공할 수 있다. 또한, 적어도 하나의 버퍼에 구비되는 입력 회로는 셀프 바이어싱 동작을 수행함으로써, 적어도 하나의 버퍼의 입력 범위를 쉬프트시킬 수 있다. 이에 따라서, 적어도 하나의 버퍼가 슈퍼 소스 팔로워 구조를 가지면서도 선형성이 유지될 수 있다.
이미지 신호 프로세서(1710)는 이미지 센서(1120)로부터 제공되는 이미지 예컨대 원시 이미지에 대하여 이미지 처리를 수행함으로써, 변환된 이미지를 생성하고, 변환된 이미지를 메모리(1140)에 저장하거나, 변환된 이미지를 스케일링하여 스케일링된 이미지를 디스플레이 장치(1130)에 제공할 수 있다.
무선 송수신부(1210)는 안테나(1210), 트랜시버(1220), 모뎀(1230)을 포함한다. 오디오 처리부(1300)는 오디오 프로세서(1310), 마이크(1320), 그리고 스피커(1330)를 포함할 수 있다. 비휘발성 메모리 장치(1500)는 메모리 카드(MMC, eMMC, SD, micro SD) 등으로 제공될 수 있다.
유저 인터페이스는 키보드, 커튼 키 패널, 터치 패널, 지문 센서, 마이크 등 사용자 입력을 수신할 수 있는 다양한 장치들로 구현될 수 있다. 유저 인터페이스는 사용자 입력을 수신하고, 수신된 사용자 입력에 대응하는 신호를 컨트롤러(1700)에 제공할 수 있다.
컨트롤러(1700)는 휴대용 단말기(1000)의 전반적인 동작을 제어하며 응용 프로그램, 운영 체제 등을 구동하는 시스템 온 칩(SoC)으로 제공될 수 있다. 시스템 온 칩에서 구동되는 운영 체제의 커널(Kernel)에는 입출력 스케줄러(I/O Scheduler) 및 비휘발성 메모리 장치(1500)를 제어하기 위한 장치 드라이버(Device Driver)가 포함될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 이미지 센서 110: 픽셀 어레이
120: 로우 디코더 130: 램프 신호 생성기
140: 버퍼 회로 150: 아날로그-디지털 변환 회로
160: 출력 버퍼 170: 타이밍 생성기

Claims (20)

  1. 복수의 픽셀들을 포함하는 픽셀 어레이;
    제1 램프 신호를 생성하는 램프 신호 생성기;
    슈퍼 소스 팔로워 구조의 증폭기를 포함하고, 상기 제1 램프 신호를 버퍼링함으로써 버퍼링된 제2 램프 신호를 출력하는 버퍼; 및
    상기 픽셀 어레이로부터 출력되는 픽셀 신호를 상기 제2 램프 신호와 비교하여 상기 픽셀 신호를 디지털 픽셀값으로 변환하는 아날로그-디지털 변환 회로를 포함하는 이미지 센서.
  2. 제1 항에 있어서, 상기 버퍼는,
    상기 제1 램프 신호를 수신하고, 상기 제1 램프 신호에 바이어싱 전압이 더해진 전압을 상기 증폭기에 입력 신호로서 제공하는 입력 회로를 더 포함하는 것을 특징으로 하는 이미지 센서.
  3. 제2 항에 있어서, 상기 입력 회로는,
    일 단을 통해 상기 제1 램프 신호를 수신하고, 타 단이 상기 증폭기의 입력노드에 연결되는 커패시터; 및
    상기 증폭기의 상기 입력 노드 및 제1 노드에 연결되는 스위치를 포함하는 것을 특징으로 하는 이미지 센서.
  4. 제3 항에 있어서, 상기 증폭기는,
    게이트 단자가 상기 입력 노드에 연결되고, 소스 단자가 출력 노드에 연결되는 제1 트랜지스터;
    상기 제1 트렌지스터의 상기 소스 단자에 연결되고, 제1 기준 전류를 제공하는 제1 전류 소스;
    상기 제1 노드에 연결되고, 제2 기준 전류를 제공하는 제2 전류 소스; 및
    게이트 단자가 상기 제1 노드에 연결되고, 네거티브 피드백 회로로서 동작하는 제2 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
  5. 제4 항에 있어서,
    상기 제1 트랜지스터는 제1 도전형 트랜지스터를 포함하고,
    상기 제2 트랜지스터 및 상기 스위치는 제2 도전형 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서.
  6. 제3 항에 있어서, 상기 스위치는,
    제1 구간에 턴-온되어 상기 제1 노드의 전압을 상기 커패시터에 저장하고,
    상기 제1 구간 이후의 제2 구간에 턴-오프되는 것을 특징으로 하는 이미지 센서.
  7. 제6 항에 있어서, 상기 아날로그-디지털 변환 회로는,
    상기 픽셀 어레이로부터 동시에 출력되는 복수의 픽셀 신호를 각각 수신하고, 수신된 픽셀 신호를 상기 버퍼로부터 제공되는 상기 제2 램프 신호와 비교하는 복수의 비교기를 포함하고,
    상기 복수의 비교기는 상기 제2 구간에, 상기 제2 램프 신호 및 상기 픽셀 신호를 기초로 상관 이중 샘플링 동작을 수행하는 것을 특징으로 하는 이미지 센서.
  8. 제7 항에 있어서, 상기 복수의 비교기는,
    상기 제1 구간에, 입력 레벨과 출력 레벨을 일치시키기 위한 오토-제로 동작을 수행함으로써, 내부 오프셋을 제거하는 것을 특징으로 하는 이미지 센서.
  9. 제6 항에 있어서, 상기 아날로그-디지털 변환 회로는,
    상기 픽셀 어레이로부터 출력되는 복수의 픽셀 신호를 각각 수신하는 복수의 아날로그-디지털 변환기를 포함하고,
    상기 복수의 아날로그-디지털 변환기 각각은,
    수신되는 픽셀 신호를 상기 제2 램프 신호와 비교하는 복수의 비교기; 및
    상기 비교기의 출력을 출력을 카운팅하는 카운터를 포함하는 것을 특징으로 하는 이미지 센서.
  10. 제9 항에 있어서, 상기 버퍼는,
    상기 복수의 아날로그-디지털 변환기 각각에 대응하며, 입력들 및 출력들이 서로 연결된 복수의 단위 버퍼를 포함하는 것을 특징으로 하는 이미지 센서.
  11. 복수의 픽셀들을 포함하는 픽셀 어레이;
    제1 램프 신호를 생성하는 램프 신호 생성기;
    슈퍼 소스 팔로워 구조를 갖는 복수의 버퍼를 포함하고, 복수의 버퍼 각각이 상기 제1 램프 신호를 버퍼링하여 제2 램프 신호를 생성하는 버퍼 회로; 및
    상기 픽셀 어레이로부터 출력되는 픽셀 신호들을 상기 제2 램프 신호와 비교하여 디지털 픽셀 값들을 생성하는 복수의 아날로그-디지털 변환기를 포함하는 이미지 센서.
  12. 제11 항에 있어서, 상기 복수의 버퍼 각각은,
    증폭 회로 및 네거티브 피드백 회로를 포함하고, 상기 입력 신호를 버퍼링하는 증폭기; 및
    상기 증폭 회로의 입력 노드 및 상기 네거티브 피드백 회로에 연결되어, 상기 제1 램프 신호에 상기 네거티브 피드백 회로에 따른 오프셋 신호가 부가된 상기 입력 신호를 생성하는 입력 회로를 포함하는 것을 특징으로 하는 이미지 센서.
  13. 제12 항에 있어서, 상기 입력 회로는,
    일 단을 통해 상기 제1 램프 신호를 수신하고, 타 단이 상기 증폭 회로의 입력 노드에 연결되는 커패시터; 및
    상기 증폭 회로의 상기 입력 노드 및 상기 증폭 회로와 상기 네거티브 피드백 회로가 연결되는 제1 노드에 연결되고, 상기 복수의 아날로그-디지털 변환기가 상기 디지털 픽셀 값들을 생성하는 제1 구간 이전에 턴-온 되고, 상기 제1 구간에 턴-오프 되는 스위치를 포함하는 것을 특징으로 하는 이미지 센서.
  14. 제11 항에 있어서,
    상기 복수의 아날로그-디지털 변환기는 복수의 그룹으로 구분되고,
    상기 복수의 그룹 중 제1 그룹에 포함되는 아날로그-디지털 변환기들은 상기 복수의 버퍼 중 제1 버퍼로부터 상기 제2 램프 신호를 수신하고, 상기 복수의 그룹 중 제2 그룹에 포함되는 아날로그-디지털 변환기들은 상기 복수의 버퍼 중 제2 버퍼로부터 상기 제2 램프 신호를 수신하는 것을 특징으로 하는 이미지 센서.
  15. 제11 항에 있어서,
    상기 복수의 아날로그-디지털 변환기 각각은 상기 복수의 버퍼 중 대응하는 버퍼로부터 상기 제2 램프 신호를 수신하는 것을 특징으로 하는 이미지 센서.
  16. 이미지 센서의 동작 방법에 있어서,
    제1 구간에 버퍼가 입력 샘플링 동작을 수행함으로써 입력 레인지를 변경하는 단계;
    제2 구간에 상기 버퍼가 수신되는 램프 신호를 버퍼링하여, 버퍼링된 램프 신호를 출력하는 단계;
    상기 제2 구간에 비교기가 픽셀 신호 및 상기 버퍼링된 램프 신호를 비교하여 비교 결과를 출력하는 단계; 및
    상기 제2 구간에 카운터가 상기 비교 결과를 카운팅함으로써 디지털 픽셀값을 생성하는 단계를 포함하는 방법.
  17. 제 16 항에 있어서,
    상기 제1 구간에 상기 비교기는 내부 오프셋을 제거하는 동작을 수행하는 것을 특징으로 하는 방법.
  18. 제 16 항에 있어서,
    상기 입력 샘플링 동작에 의해 상기 버퍼에 수신되는 상기 램프 신호의 레벨이 조정되는 것을 특징으로 하는 방법.
  19. 제 18 항에 있어서, 상기 램프 신호의 레벨은 상기 버퍼에서 네거티브 피드백 동작을 수행하는 트랜지스터의 문턱 전압에 따라 조정되는 것을 특징으로 하는 방법.
  20. 제 18 항에 있어서,
    상기 제1 구간에 상기 버퍼의 입력단에 구비되는 스위치가 턴-온 됨으로써, 상기 문턱 전압을 커패시터에 저장하고,
    상기 제2 구간에 상기 스위치가 턴-오프되고, 상기 커패시터는 상기 램프 신호를 수신하고, 상기 램프 신호에 상기 문턱 전압이 부가된 신호를 상기 버퍼의 증폭단에 제공하는 것을 특징으로 하는 방법.
KR1020190017404A 2019-02-14 2019-02-14 이미지 센서 및 이미지 센서의 동작 방법 KR20200099423A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190017404A KR20200099423A (ko) 2019-02-14 2019-02-14 이미지 센서 및 이미지 센서의 동작 방법
US16/540,596 US11070182B2 (en) 2019-02-14 2019-08-14 Image sensor and operating method thereof
CN202010079503.8A CN111565287A (zh) 2019-02-14 2020-02-04 图像传感器及其操作方法
JP2020021569A JP2020137122A (ja) 2019-02-14 2020-02-12 イメージセンサ、及びイメージセンサの動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190017404A KR20200099423A (ko) 2019-02-14 2019-02-14 이미지 센서 및 이미지 센서의 동작 방법

Publications (1)

Publication Number Publication Date
KR20200099423A true KR20200099423A (ko) 2020-08-24

Family

ID=72040893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190017404A KR20200099423A (ko) 2019-02-14 2019-02-14 이미지 센서 및 이미지 센서의 동작 방법

Country Status (4)

Country Link
US (1) US11070182B2 (ko)
JP (1) JP2020137122A (ko)
KR (1) KR20200099423A (ko)
CN (1) CN111565287A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924701B2 (en) * 2019-07-18 2021-02-16 Omnivision Technologies, Inc. Column amplifier reset circuit with comparator
US11244974B2 (en) * 2020-03-30 2022-02-08 Novatek Microelectronics Corp. Image sensing system
KR20220048639A (ko) * 2020-10-13 2022-04-20 에스케이하이닉스 주식회사 이미지 센서 및 아날로그-디지털 변환기
US20220365788A1 (en) * 2021-05-14 2022-11-17 Samsung Electronics Co., Ltd. Automotive image sensor, image processing system including the same and operating method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558516B2 (ja) 1998-01-26 2004-08-25 三菱電機株式会社 アナログ信号増幅器およびそれを含んでなる固体撮像素子
US6259316B1 (en) 1998-05-29 2001-07-10 Texas Instruments Incorporated Low voltage buffer amplifier for high speed sample and hold applications
JP4168668B2 (ja) 2002-05-31 2008-10-22 ソニー株式会社 アナログバッファ回路、表示装置および携帯端末
JP3971343B2 (ja) 2003-05-28 2007-09-05 統寶光電股▲ふん▼有限公司 臨界電圧補償可能なソースホロワ
JP2006094365A (ja) 2004-09-27 2006-04-06 Nikon Corp 非線形増幅回路
JP4524652B2 (ja) * 2005-07-06 2010-08-18 ソニー株式会社 Ａｄ変換装置並びに半導体装置
US7944303B2 (en) 2009-01-21 2011-05-17 Fairchild Semiconductor Corporation Super source follower output impedance enhancement
JP6442711B2 (ja) * 2013-11-29 2018-12-26 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
US9325335B1 (en) * 2014-10-24 2016-04-26 Teledyne Scientific & Imaging, Llc Comparator circuits with local ramp buffering for a column-parallel single slope ADC
US9848152B1 (en) * 2016-09-27 2017-12-19 Omnivision Technologies, Inc. Analog dithering to reduce vertical fixed pattern noise in image sensors
TWI596895B (zh) 2016-12-16 2017-08-21 國立臺灣大學 具有超級源極隨耦器的低通濾波器及傳輸零點控制方法
KR20190012659A (ko) * 2017-07-28 2019-02-11 에스케이하이닉스 주식회사 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서

Also Published As

Publication number Publication date
CN111565287A (zh) 2020-08-21
JP2020137122A (ja) 2020-08-31
US11070182B2 (en) 2021-07-20
US20200266785A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
KR20200099423A (ko) 이미지 센서 및 이미지 센서의 동작 방법
US9282264B2 (en) Analog-to-digital conversion circuit, and image sensor including the same
CN109040630B (zh) 图像传感器的斜坡信号发生器和包括其的图像传感器
JP4442515B2 (ja) 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置
US9787927B2 (en) Solid-state imaging apparatus
KR102074944B1 (ko) 프로그래머블 이득 증폭기와 이를 포함하는 장치들
US10257451B2 (en) Comparison device and CMOS image sensor using the same
JP2009118035A (ja) 固体撮像装置およびそれを用いた電子機器
EP3799422A1 (en) Image sensor and operation method thereof
US20200314374A1 (en) Image sensor
KR20120080858A (ko) 네거티브 커패시턴스 회로를 포함하는 감지 증폭기와, 이를 포함하는 장치들
KR101841639B1 (ko) 열 병렬 싱글-슬로프 아날로그-디지털 변환기를 위한 다이나믹 바이어싱을 갖는 캐스코드 비교기
CN113259606B (zh) 用于使用双转换增益实现高动态范围图像的图像传感器
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
CN107231534B (zh) 像素输出电平控制器件及使用其的cmos图像传感器
WO2012144218A1 (ja) 固体撮像装置および固体撮像装置の駆動方法
US11239856B1 (en) Metal-oxide-semiconductor capacitor based charge sharing successive approximation register data converter
CN113301279A (zh) 图像传感器和包括图像传感器的成像设备
US11889219B2 (en) Analog-to-digital converting circuit for optimizing power consumption of dual conversion gain operation, operation method thereof, and image sensor including the same
US20230164456A1 (en) Analog-to-digital converting circuit for optimizing dual conversion gain operation and operation method thereof
US20240147092A1 (en) Analog-to-digital converting circuits for dual conversion gain operation and operation methods of the same
US20120194252A1 (en) Method of shifting auto-zero voltage in analog comparators
US20230155596A1 (en) Analog-to-digital converting circuit using auto-zero period optimization and operation method thereof
US20230345152A1 (en) Analog-to-digital converting circuit for decreasing decision delay and operation method thereof
JP2011124786A (ja) 固体撮像素子

Legal Events

Date Code Title Description
A201 Request for examination