KR20190012659A - 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서 - Google Patents

저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서 Download PDF

Info

Publication number
KR20190012659A
KR20190012659A KR1020170095979A KR20170095979A KR20190012659A KR 20190012659 A KR20190012659 A KR 20190012659A KR 1020170095979 A KR1020170095979 A KR 1020170095979A KR 20170095979 A KR20170095979 A KR 20170095979A KR 20190012659 A KR20190012659 A KR 20190012659A
Authority
KR
South Korea
Prior art keywords
terminal
gate terminal
supply voltage
nmos transistor
drain terminal
Prior art date
Application number
KR1020170095979A
Other languages
English (en)
Inventor
김현준
김태훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170095979A priority Critical patent/KR20190012659A/ko
Priority to US15/902,584 priority patent/US10224355B2/en
Publication of KR20190012659A publication Critical patent/KR20190012659A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H04N5/3575—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/625—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of smear
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/628—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for reducing horizontal stripes caused by saturated regions of CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/374—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 기술은 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서에 관한 것으로, 게인 발생 위치를 변경하여 입력 트랜지스터들이 새츄레이션(Saturation) 영역에서 동작할 수 있도록 하기 위한 비교 장치 및 그에 따른 씨모스 이미지 센서를 제공한다. 이러한 비교 장치는, 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 비교 블럭; 및 상기 비교 블럭으로부터의 비교 신호를 증폭하여 이득을 획득하고, 노이즈가 발생되는 것을 완화시키기 위한 이득 획득 및 노이즈 완화 블럭을 포함할 수 있다.

Description

저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서{COMPARATOR FOR LOW-BANDING NOISE, AND CMOS IMAGE SENSOR THEREOF}
본 발명의 몇몇 실시예들은 씨모스 이미지 센서(CIS : CMOS(Complementary Metal Oxide Semiconductor) Image Sensor)에 관한 것으로, 더욱 상세하게는 밴딩 노이즈가 발생하는 것을 완화시킬 수 있을 뿐만 아니라 게인을 증대시킬 수 있고, 버퍼를 사용하지 않으므로 면적 및 파워를 감소시킬 수 있는 비교 장치 및 그에 따른 씨모스 이미지 센서에 관한 것이다.
일반적으로, 씨모스 이미지 센서는 고체 촬상 소자와 달리 픽셀 어레이에서 출력되는 아날로그 형태의 신호(픽셀 신호)를 디지털 형태의 신호로 변환하는 동작이 필요한데, 이러한 아날로그 신호에서 디지털 신호로의 변환을 위해서 내부에 고해상도의 아날로그-디지털 변환 장치(ADC : Analog to Digital Converter)를 사용한다.
씨모스 이미지 센서는 아날로그-디지털 변환 장치의 구현 방식에 따라 싱글 아날로그-디지털 변환 장치(Single ADC)를 사용하는 방식과 컬럼 아날로그-디지털 변환 장치(Column ADC)를 사용하는 방식으로 나눌 수 있다.
여기서, 싱글 아날로그-디지털 변환 방식은 고속으로 동작하는 하나의 아날로그-디지털 변환 장치를 사용하여 소정의 정해진 시간 내에 모든 컬럼의 픽셀 어레이에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 방식으로, 씨모스 이미지 센서의 칩 면적을 줄일 수 있는 장점이 있지만 아날로그-디지털 변환 장치가 고속으로 동작하여야 하므로 전력 소모가 큰 단점이 있다.
이에 반하여, 컬럼 아날로그-디지털 변환 방식은 간단한 구조의 아날로그-디지털 변환 장치(일예로, 싱글-슬롭 아날로그-디지털 변환 장치)를 각 컬럼마다 배치하여 구현하는 방식으로, 씨모스 이미지 센서의 칩 면적이 증가되는 단점이 있지만 각 아날로그-디지털 변환 장치가 저속으로 동작하여도 되므로 전력 소모가 적은 장점이 있다.
이러한 컬럼 아날로그-디지털 변환 방식은 픽셀 어레이의 출력 신호인 아날로그 출력 전압에 대하여 상호상관 이중 샘플링(CDS : Correlated Double Sampling)을 수행하고 그 결과 전압을 저장하며, 또한 램프 신호 발생 장치에서 생성된 램프 신호에 응답해서 상호상관 이중 샘플링 동작에서 저장된 전압을 소정의 램프 신호와 비교함으로써 디지털 코드 생성을 위한 비교 신호를 제공한다.
이를 싱글-슬롭(Single-Slope) 아날로그-디지털 변환 장치를 예로 들어 살펴보면 다음과 같다.
먼저, 싱글-슬롭 아날로그-디지털 변환 장치는 5개의 트랜지스터 또는 그 이상의 트랜지스터를 사용을 사용하는 OTA(Operational Transconductance Amplifier)나 2개의 트랜지스터 또는 그 이상의 트랜지스터를 사용하는 인버터 형태의 비교기를 사용하며, 필요에 따라 비교기를 1 내지 3단까지 사용할 수 있다.
이때, 싱글-슬롭 아날로그-디지털 변환 장치의 1단 비교기의 경우 두 개의 입력 트랜지스터 중 하나의 입력 트랜지스터로는 램프 신호를 입력받고, 다른 하나의 입력 트랜지스터로는 픽셀 신호를 입력받는다. 그리고 비교기의 입력 트랜지스터는 동작 영역에 따라서 게이트와 소스 간의 기생 커패시터(Cgs)와 드레인과 소스 간의 기생 커패시터(Cds)의 크기가 변경된다.
여기서, 램프 신호 발생 장치는 수십 내지 수천 개의 싱글-슬롭 아날로그-디지털 변환 장치의 비교기의 입력단(기생 커패시터(Paracitic Capacitor) = Cgs and Cds)을 부하(Load)로 바라보고 있으며, 동작 시 1 스텝(Step)씩 구동된다.
그리고 동작상 램프 신호를 입력받는 입력 트랜지스터의 게이트 전압이 1 스텝씩 하강하며, 이렇게 하강하는 게이트 전압(램프 신호)이 픽셀 신호를 입력받는 입력 트랜지스터의 게이트 전압(픽셀 신호)과 동일해지면, 비교기는 비교 결과 신호를 출력하고 카운터가 카운팅을 수행하며 메모리가 카운팅 값을 저장한다.
그런데, 비교기가 비교 결과 신호를 출력하더라도, 램프 신호가 1스텝씩 하강하면서 기 설정된 범위(range)에 도달할 때까지 입력되므로 램프 신호를 입력받는 입력 트랜지스터의 게이트 전압이 계속 하강하게 된다.
그에 따라, 픽셀 신호를 입력받는 입력 트랜지스터의 출력 노드의 전압도 계속 하강하게 되어, 픽셀 신호를 입력받는 입력 트랜지스터의 동작 영역이 새츄레이션(Saturation) 영역에서 트라이오드(Triode) 영역 또는 리니어(Linear) 영역으로 변경되게 된다(즉, 픽셀 신호를 입력받는 입력 트랜지스터의 드레인과 소스 간의 전압(Vds) 감소로 픽셀 신호를 입력받는 입력 트랜지스터가 마치 저항처럼 보이게 됨).
이로 인하여 램프 신호를 입력받는 입력 트랜지스터와 픽셀 신호를 입력받는 입력 트랜지스터의 커먼 전압(Vcm)이 크게 변경되어, 램프 신호를 입력받는 입력 트랜지스터의 게이트와 소스 간의 기생 커패시터(Cgs)가 크게 변경된다.
이렇게 각 비교기의 동작 상태에 따라 램프 신호 발생 장치의 부하(Load)가 변경되므로 인하여 밴딩 노이즈가 발생하게 되는 단점이 있다. 여기서, 밴딩 노이즈란 개개의 회로의 동작 상태에 의해 다른 주변 회로의 동작이 영향을 받아 비선형(Non-linear) 현상이 발생하는 것으로 정의할 수 있다.
따라서 현재에는 이러한 밴딩 노이즈가 발생하는 것을 완화시키기 위해 램프 신호 발생 장치의 출력단과 각 비교기의 입력단 사이에 밴딩 현상을 감소시키기 위한 아이솔레이션(Isolation)을 위하여 버퍼를 추가로 구비하고, 램프 신호가 버퍼를 통하여 각 비교기로 입력되도록 한다.
그런데, 이러한 버퍼 추가 방식은 밴딩 노이즈가 발생하는 것을 완화시키기 위해 버퍼를 사용함에 따라 필요로 하는 면적 및 파워가 증가하고, 입력 스윙이 버퍼의 게인 에러로 인하여 감소되는 문제점이 있다.
본 발명의 실시예는 게인 발생 위치를 변경하여 입력 트랜지스터들이 새츄레이션(Saturation) 영역에서 동작할 수 있도록 하기 위한 비교 장치 및 그에 따른 씨모스 이미지 센서를 제공한다.
본 발명의 실시예에 따른 비교 장치는, 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 비교 블럭; 및 상기 비교 블럭으로부터의 비교 신호를 증폭하여 이득을 획득하고, 노이즈가 발생되는 것을 완화시키기 위한 이득 획득 및 노이즈 완화 블럭을 포함할 수 있다.
본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이; 제어부의 제어에 따라 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더; 상기 제어부의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치; 상기 램프 신호 발생 장치로부터 인가되는 램프 신호와 상기 픽셀 어레이로부터의 각 픽셀 신호를 상기 제어부의 제어에 따라 비교하기 위한 비교 블럭; 상기 비교 블럭으로부터의 비교 신호를 증폭하여 이득을 획득하고, 노이즈가 발생되는 것을 완화시키기 위한 이득 획득 및 노이즈 완화 블럭; 상기 이득 획득 및 노이즈 완화 블럭으로부터의 각 출력 신호에 따라 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부; 상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보를 각각 저장하기 위한 메모리부; 상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교 블럭과 상기 카운팅부와 상기 메모리부와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 및 상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로를 포함할 수 있다.
본 발명의 실시예에 따르면, 게인 발생 위치를 변경하여 입력 트랜지스터들이 새츄레이션 영역에서 동작할 수 있도록 함으로써, 밴딩 노이즈가 발생하는 것을 완화시킬 수 있을 뿐만 아니라 게인을 증대시킬 수 있는 효과가 있다.
또한, 본 발명의 실시예에 따르면, 버퍼를 사용하지 않으므로, 필요로 하는 면적 및 파워를 감소시킬 수 있고, 입력 스윙이 버퍼의 게인 에러로 인하여 감소되는 문제도 해결할 수 있다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 일 예시도,
도 1b는 도 1a에 도시된 씨모스 이미지 센서에서의 아날로그-디지털 변환 타이밍도,
도 2a는 도 1a에 도시된 비교기의 일 예시도,
도 2b는 도 1a에 도시된 비교기의 다른 예시도,
도 3은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 다른 예시도,
도 4는 본 발명의 일 실시예에 따른 비교 장치의 구성도,
도 5는 본 발명의 다른 실시예에 따른 비교 장치의 구성도,
도 6은 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
도 1a는 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서(CIS)의 일 예시도로서, 일반적인 싱글-슬로프 아날로그-디지털 변환 장치(Single-Slope Analog to Digital Converter)를 이용하여 구현한 컬럼 패러럴(Column Parallel) 구조의 씨모스 이미지 센서를 나타내고 있다. 그리고 도 1b는 도 1a에 도시된 씨모스 이미지 센서에서의 아날로그-디지털 변환 타이밍도이다.
도 1a에 도시된 바와 같이, 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80, 예를 들어, 타이밍 제너레이터)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 제어부(80)의 제어에 따라 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 비교부(40)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다.
이때, 일반적으로 씨모스 이미지 센서에서는 픽셀 자체적으로 가지고 있는 오프셋(Offset) 값을 제거하기 위해 광신호가 입사되기 전과 후의 픽셀 신호(픽셀 출력 전압)를 비교하여 실제로 입사광에 의한 픽셀 신호만을 측정할 수 있도록 하며, 이러한 기법을 상호상관 이중 샘플링(CDS)이라고 한다. 이러한 상호상관 이중 샘플링 동작은 비교부(40)에서 수행된다.
여기서, 비교부(40)는 복수의 비교기를 포함하고, 카운팅부(50)는 복수의 카운터를 포함하며, 메모리부(60)는 복수의 메모리를 포함한다. 즉, 비교기와 카운터와 메모리가 각 컬럼별로 구비된다.
다음으로, 도 1a 및 도 1b를 참조하여 하나의 비교기와 카운터와 메모리의 동작을 예를 들어 살펴보면, 다음과 같다.
먼저, 첫 번째의 비교기(41)는 픽셀 어레이(10)의 제 1 컬럼으로부터 출력되는 픽셀 신호를 일측 단자로 입력받고, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호를 타측 단자로 입력받아 제어부(80)로부터의 제어 신호에 따라 두 신호의 값을 비교하여 비교 신호를 출력한다.
여기서, 램프 신호(Vramp)는 초기화 시작 이후에 시간이 경과함에 따라 일정한 크기로 전압 레벨이 감소 또는 증가하는 신호이기 때문에, 결국 각 비교기에 입력되는 두 신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 각 비교기에서 출력되는 비교 신호의 값에 반전이 일어난다.
그에 따라, 첫 번째의 카운터(51)는 램프 신호가 하강하는 시점부터 비교기(41)로부터 출력되는 비교 신호가 반전되는 순간까지 제어부(80)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부(80)로부터의 리셋 제어 신호에 따라 초기화된다.
그러면, 첫 번째의 메모리(61)는 제어부(80)로부터의 로드 제어 신호에 따라 카운터(51)로부터의 카운팅 정보를 저장하고 있다가 컬럼 리드아웃 회로(70)로 출력한다.
이때, 씨모스 이미지 센서에서는 도 1b에 도시된 바와 같이 리셋 신호(리셋 전압)에 대하여 1차 카운팅을 수행하고 영상 신호(시그널 전압)에 대하여 2차 카운팅을 수행한다.
도 2a는 도 1a에 도시된 비교기의 일 예시도이고, 도 2b는 도 1a에 도시된 비교기의 다른 예시도이다.
도 2a에 도시된 바와 같이, 일 예로, 비교기는 소스 단자가 제 1 공급 전압(VDD)에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션(Diode-Connection) 구조의 피모스 트랜지스터 PM11, 소스 단자가 제 1 공급 전압(VDD)에 연결되고, 게이트 단자가 피모스 트랜지스터 PM11의 게이트 단자에 연결되며, 드레인 단자가 출력 노드에 연결된 피모스 트랜지스터 PM12, 일측 단자로 램프 신호(Vramp, 즉, 램프 전압)를 입력받고, 타측 단자가 엔모스 트랜지스터 NM11의 게이트 단자에 연결된 커패시터 C11, 일측 단자로 픽셀 신호(Vpixel, 즉, 픽셀 전압)를 입력받고, 타측 단자가 엔모스 트랜지스터 NM12의 게이트 단자에 연결된 커패시터 C12, 드레인 단자가 피모스 트랜지스터 PM11의 드레인 단자에 연결되고, 게이트 단자가 커패시터 C11의 타측 단자에 연결되며, 소스 단자가 전류원(ITail)을 통해 제 2 공급 전압(VGNG)에 연결된 엔모스 트랜지스터 NM11, 드레인 단자가 출력 노드에 연결되고, 게이트 단자가 커패시터 C12의 타측 단자에 연결되며, 소스 단자가 전류원(ITail)을 통해 제 2 공급 전압(VGNG)에 연결된 엔모스 트랜지스터 NM12, 엔모스 트랜지스터 NM11의 드레인 단자와 게이트 단자 사이에 연결된 스위치 SW11, 및 엔모스 트랜지스터 NM12의 드레인 단자와 게이트 단자 사이에 연결된 스위치 SW12를 포함한다.
다음으로, 도 2a를 참조하여 비교기의 동작을 살펴보면, 픽셀 신호(Vpixel)에 대해 상호상관 이중 샘플링(CDS)을 수행하기 위해, 먼저 픽셀 신호(리셋 전압+시그널 전압) 중 리셋 전압(Vreset)을 샘플링하기 위해 스위치 SW11과 스위치 SW12를 온(ON)시킨다.
그에 따라, 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 게이트 단자와 드레인 단자의 전압 레벨이 동일해지며, 피모스 트랜지스터 PM11과 피모스 트랜지스터 PM12의 드레인 전압이 동일해진다.
그리고 도 2a에 도시된 비교기(Comparator)에서는 구조적으로 발생하는 오프셋(Offset) 신호를 기준으로 램프 신호(Vramp)의 커먼 전압이 커패시터 C11에 샘플링되고, 또한 오프셋 신호를 기준으로 픽셀 신호 중 리셋 전압이 커패시터 C12에 샘플링된다.
이렇게 비교기로 입력되는 램프 신호의 커먼 전압과 픽셀 신호 중 리셋 전압을 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 게이트 단자에 잡아주고, 램프 신호나 픽셀 신호의 변화량을 커패시터 C11과 커패시터 C12를 통한 교류-커플링(AC-Coupling) 형태로 감지한다. 이를 좀 더 상세히 살펴보면 다음과 같다.
즉, 픽셀 신호(리셋 전압+시그널 전압) 중 시그널 전압(Vsignal)을 샘플링하기 위하여 스위치 SW11과 스위치 SW12를 오프(OFF)시킨다.
이때, 순간적인 스위칭에 의한 스위칭 노이즈 신호가 커패시터 C11과 커패시터 C12에 저장된다. 그런데, 스위치 SW11과 스위치 SW12의 오프 시 각 스위치의 양 단의 신호 값이 항상 일정하므로 오프셋 신호로 간주될 수 있으며, 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12가 디퍼렌셜(Differential) 구조이기 때문에 상대적으로 상쇄되어 이상적으로는 '0'의 값으로 간주될 수 있다. 하지만, 실제 회로에서는 '0'의 값이 아니므로, 이때 발생하는 스위칭 노이즈가 이미지의 해상도 저하를 유발한다. 따라서 리셋 전압을 샘플링한 후의 코드 값과 시그널 전압을 샘플링한 후의 코드 값의 차이를 통해 이러한 스위칭 노이즈 등을 상쇄시키는 DDS(Digital Double Sampling) 동작을 통해 이미지의 해상도 저하를 최소화한다.
상기와 같이 스위치 SW11과 스위치 SW12가 오프되고, 픽셀로부터의 시그널 전압이 커패시터 C12를 통해 교류-커플링되어 엔모스 트랜지스터 NM12의 게이트 단자에 인가되면, 결과적으로 엔모스 트랜지스터 NM12의 게이트 단자에는 '리셋 전압-시그널 전압'의 전압 레벨이 샘플링된다.
이후, 램프 신호(Vramp)가 커패시터 C11을 통해 교류-커플링되어 엔모스 트랜지스터 NM11의 게이트 단자에 인가된다. 이때, 램프 신호의 전압 레벨이 하강 또는 상승함에 따라 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 게이트 전압 값이 일치하는 지점이 생기게 된다.
이처럼, 램프 신호가 인가되는 엔모스 트랜지스터 NM11의 게이트 전압이 픽셀 신호의 상호상관 이중 샘플링(CDS) 값(리셋 전압-시그널 전압)이 인가된 엔모스 트랜지스터 NM12의 게이트 전압을 크로싱하게 되면, 출력 노드의 출력 전압 값(Vout)이 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 '전압차 x 게인'만큼 하강 또는 상승하게 된다.
이때, 출력 전압의 변화량의 크기가 엔모스 트랜지스터 NM12의 게이트 단자에 하드웨적으로 발생하게 되는 기생 커패시터에 영향을 주는 킥-백(Kick-Back) 에러가 발생하게 되며, 이는 이미지의 해상도 저하를 유발하게 된다.
따라서 도 2b에 도시된 다른 예와 같이 비교기를 구현함으로써, 출력 전압의 변화량이 엔모스 트랜지스터 NM12의 게이트 단자에 발생되는 기생 커패시터에 영향을 미치는 것을 최소화할 수 있다.
여기서, 도 2b에 도시된 바와 같이, 다른 예의 비교기는, 도 2a의 비교기 구성 요소에, 드레인 단자가 피모스 트랜지스터 PM11의 드레인 단자에 연결되고, 게이트 단자가 제 1 공급 전압(VDD)에 연결되며, 소스 단자가 엔모스 트랜지스터 NM11의 드레인 단자에 연결된 엔모스 트랜지스터 NM13, 및 드레인 단자가 출력 노드에 연결되고, 게이트 단자가 제 1 공급 전압(VDD)에 연결되며, 소스 단자가 엔모스 트랜지스터 NM12의 드레인 단자에 연결된 엔모스 트랜지스터 NM14를 더 포함한다.
이처럼, 도 2b에 도시된 다른 예의 비교기처럼 엔모스 트랜지스터 NM13과 엔모스 트랜지스터 NM14를 더 구비함으로써, 킥-백 에러(킥-백 노이즈)의 발생을 최소화할 수 있다.
한편, 엔모스 트랜지스터 NM11의 게이트 전압이 엔모스 트랜지스터 NM12의 게이트 전압을 크로싱하게 된 후에도, 램프 신호가 1스텝씩 하강 또는 상승하면서 기 설정된 풀 전압 레벨(Full Voltage Level)까지 하강 또는 상승하므로 엔모스 트랜지스터 NM11의 게이트 전압이 계속 하강 또는 상승하게 되며, 그에 따라 출력 노드의 출력 전압 값(Vout)이 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 '전압차 x 게인'만큼 하강 또는 상승하게 되어, 순간적으로 엔모스 트랜지스터 NM12의 동작 영역이 새츄레이션 영역에서 트라이오드 영역 또는 리니어 영역으로 변경되게 된다.
이로 인하여 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 커먼 전압(Vcm)이 크게 변경되어, 엔모스 트랜지스터 NM11의 게이트와 소스 간의 기생 커패시터(Cgs)가 크게 변경된다.
이처럼, 커먼 전압의 변화량이 커패시터 C11을 통해 램프 신호에 영향을 주게 되거나, 각 비교기의 동작 상태에 따라 램프 신호 발생 장치의 부하(Load)가 변경되므로 인하여 주변에 있는 비교기의 아날로그-디지털 변환 과정에 순간적으로 영향을 주게 되고, 이는 밴딩 노이즈로 나타나게 되며, 이러한 밴딩 노이즈는 이미지의 해상도 저하를 유발하게 된다.
따라서 이러한 밴딩 노이즈가 발생하는 것을 완화시키기 위해 도 3에 도시된 다른 예와 같이 씨모스 이미지 센서를 구현할 수 있다.
도 3은 본 발명의 실시예에 대한 이해를 돕기 위한 씨모스 이미지 센서의 다른 예시도이다.
도 3에 도시된 바와 같이, 다른 예의 씨모스 이미지 센서는, 도 1a의 씨모스 이미지 센서 요소에, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호를 버퍼링하여 비교부(40)로 출력하기 위한 버퍼링부(90)를 더 포함한다.
여기서, 버퍼링부(90)는 복수의 버퍼를 포함한다. 즉, 버퍼가 각 컬럼별로 구비된다.
이때, 첫 번째의 버퍼(91)는 램프 신호 발생 장치(30)로부터 인가되는 램프 신호를 입력받아 버퍼링한 후에 비교기(41)로 출력한다.
이처럼, 램프 신호 발생 장치(30)의 출력단과 각 비교기(41)의 입력단 사이에 밴딩 현상을 감소시키기 위한 아이솔레이션(Isolation)을 위하여 버퍼(91)를 추가로 구비하고, 램프 신호가 버퍼(91)를 통하여 각 비교기(41)로 입력되도록 함으로써, 밴딩 노이즈가 발생하는 것을 완화시킬 수 있다.
그런데, 이러한 버퍼 추가 방식은 밴딩 노이즈가 발생하는 것을 완화시키기 위해 버퍼를 사용함에 따라 필요로 하는 면적 및 파워가 증가하고, 입력 스윙이 버퍼의 게인 에러로 인하여 감소되는 문제점이 있다.
따라서 본 발명의 실시예에서는 게인 발생 위치를 변경하여 입력 트랜지스터들이 새츄레이션 영역에서 동작할 수 있도록 함으로써 밴딩 노이즈가 발생하는 것을 완화시킬 수 있을 뿐만 아니라 게인을 증대시킬 수 있고, 버퍼를 사용하지 않으므로 면적 및 파워를 감소시킬 수 있고 입력 스윙이 버퍼의 게인 에러로 인하여 감소되는 문제도 해결할 수 있으며, 이를 도 4 내지 도 6을 참조하여 상세히 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 비교 장치의 구성도이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 비교 장치는, 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 제 1 비교 블럭(410)과, 제 1 비교 블럭(410)으로부터의 비교 신호를 증폭하여 이득을 획득하고, 노이즈가 발생되는 것을 완화시키기 위한 제 1 이득 획득 및 노이즈 완화 블럭(420)을 포함한다.
이때, 제 1 비교 블럭(410)은, 소스 단자가 제 1 공급 전압(VDD)에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 피모스 트랜지스터 PM11, 소스 단자가 제 1 공급 전압(VDD)에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 피모스 트랜지스터 PM12, 일측 단자로 램프 신호를 입력받고, 타측 단자가 엔모스 트랜지스터 NM11의 게이트 단자에 연결된 커패시터 C11, 일측 단자로 픽셀 신호를 입력받고, 타측 단자가 엔모스 트랜지스터 NM12의 게이트 단자에 연결된 커패시터 C12, 드레인 단자가 피모스 트랜지스터 PM11의 드레인 단자에 연결되고, 게이트 단자가 커패시터 C11의 타측 단자에 연결되며, 소스 단자가 제 1 전류원(2ITail)을 통해 제 2 공급 전압(VGNG)에 연결된 엔모스 트랜지스터 NM11, 드레인 단자가 피모스 트랜지스터 PM12의 드레인 단자에 연결되고, 게이트 단자가 커패시터 C12의 타측 단자에 연결되며, 소스 단자가 제 1 전류원(2ITail)을 통해 제 2 공급 전압(VGNG)에 연결된 엔모스 트랜지스터 NM12, 엔모스 트랜지스터 NM11의 드레인 단자와 게이트 단자 사이에 연결된 스위치 SW11, 및 엔모스 트랜지스터 NM12의 게이트 단자와 출력 노드 사이에 연결된 스위치 SW12를 포함한다.
그리고 제 1 이득 획득 및 노이즈 완화 블럭(420)은, 제 1 비교 블럭(410)에서의 전압 변화 값을 전류 이득(Current Gain)으로 인가받아 증폭하여 이득을 추가 획득하고, 밴딩 노이즈 및 킥-백 노이즈가 발생되는 것을 완화시킨다.
이때, 제 1 이득 획득 및 노이즈 완화 블럭(420)은, 소스 단자가 제 1 공급 전압(VDD)에 연결되고, 게이트 단자가 제 1 비교 블럭(410)에 연결(즉, 피모스 트랜지스터 PM11의 게이트 단자에 연결)되며, 드레인 단자가 출력 노드에 연결된 피모스 트랜지스터 PM41, 및 출력 노드와 제 2 공급 전압(VGNG) 사이에 연결된 제 2 전류원(ITail)을 포함한다.
여기서, 도 4에 도시된 비교 장치는, 픽셀 신호의 리셋 전압과 시그널 전압을 순차적으로 커패시터 C12에 걸어주어 픽셀 신호의 상호상관 이중 샘플링(CDS) 값을 획득하는 원리와 램프 신호를 커패시터 C11을 통해 인가하여 아날로그-디지털 변환을 수행하는 방식이 도 2a에 도시된 비교기와 동일하나, 제 1 비교 블럭(410) 내에서 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 전압 값의 차이에 대한 전압 이득을 획득하는 원리가 도 2a에 도시된 비교기와 다르다.
즉, 도 2a에 도시된 비교기에서는 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 드레인 단자에서 전류-전압 이득을 획득하여 증폭하는 것과 달리, 도 4에 도시된 비교 장치에서는 피모스 트랜지스터 PM11과 피모스 트랜지스터 PM12가 다이오드 커넥션 구조로 이루어지고, 피모스 트랜지스터 PM11의 게이트 전압의 변화 값을 피모스 트랜지스터 PM41의 게이트 단자에 전류 이득으로 인가하여 증폭하여 복사해주며, 이에 해당하는 전류가 피모스 트랜지스터 PM41의 드레인 단자를 통해 흐르게 한다.
이를 통해 엔모스 트랜지스터 NM11과 엔모스 트랜지스터 NM12의 동작 영역을 유지할 수 있으므로 밴딩 노이즈를 완화시킬 수 있고, 또한 출력 노드의 출력 전압 값(Vout)의 변화량이 엔모스 트랜지스터 NM12의 게이트 단자에 발생되는 기생 커패시터에 영향을 미치는 것을 최소화할 수 있어 킥-백 에러(킥-백 노이즈)의 발생을 완화시킬 수 있으며, 기존의 버퍼를 통하여 램프 신호를 인가하는 형태로 인하여 발생하는 면적이나 파워 이슈를 최소화할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 비교 장치의 구성도이다.
도 5에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 비교 장치는, 제 2 비교 블럭(510)과 제 2 이득 획득 및 노이즈 완화 블럭(520)을 포함하며, 그 전체적인 기능은 도 4의 제 1 비교 블럭(410)과 제 1 이득 획득 및 노이즈 완화 블럭(420)과 동일하나, 그 구체적인 구성이 서로 다르다.
즉, 제 2 비교 블럭(510)은, 소스 단자가 제 1 공급 전압(VDD)에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 피모스 트랜지스터 PM11, 소스 단자가 제 1 공급 전압(VDD)에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 피모스 트랜지스터 PM12, 일측 단자로 램프 신호를 입력받고, 타측 단자가 엔모스 트랜지스터 NM11의 게이트 단자에 연결된 커패시터 C11, 일측 단자로 픽셀 신호를 입력받고, 타측 단자가 엔모스 트랜지스터 NM12의 게이트 단자에 연결된 커패시터 C12, 드레인 단자가 피모스 트랜지스터 PM11의 드레인 단자에 연결되고, 게이트 단자가 커패시터 C11의 타측 단자에 연결되며, 소스 단자가 전류원(2ITail)을 통해 제 2 공급 전압(VGNG)에 연결된 엔모스 트랜지스터 NM11, 드레인 단자가 피모스 트랜지스터 PM12의 드레인 단자에 연결되고, 게이트 단자가 커패시터 C12의 타측 단자에 연결되며, 소스 단자가 전류원(2ITail)을 통해 제 2 공급 전압(VGNG)에 연결된 엔모스 트랜지스터 NM12, 엔모스 트랜지스터 NM11의 드레인 단자와 게이트 단자 사이에 연결된 스위치 SW11, 및 엔모스 트랜지스터 NM12의 게이트 단자와 출력 노드 사이에 연결된 스위치 SW12를 포함한다.
그리고 제 2 이득 획득 및 노이즈 완화 블럭(520)은, 디퍼렌셜(Differential) 구조로 이루어져, 제 2 비교 블럭(510)에서의 전압 변화 값을 전류 이득(Current Gain)으로 인가받아 증폭하여 이득을 추가 획득하고, 밴딩 노이즈 및 킥-백 노이즈가 발생되는 것을 완화시킨다.
이때, 제 2 이득 획득 및 노이즈 완화 블럭(520)은, 소스 단자가 제 1 공급 전압(VDD)에 연결되고, 게이트 단자가 제 2 비교 블럭(510)에 연결(즉, 피모스 트랜지스터 PM11의 게이트 단자에 연결)되며, 드레인 단자가 엔모스 트랜지스터 NM51의 드레인 단자에 연결된 피모스 트랜지스터 PM41, 소스 단자가 제 1 공급 전압(VDD)에 연결되고, 게이트 단자가 제 2 비교 블럭(510)에 연결(즉, 피모스 트랜지스터 PM12의 게이트 단자에 연결)되며, 드레인 단자가 출력 노드에 연결된 피모스 트랜지스터 PM51, 소스 단자가 제 2 공급 전압(VGNG)에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 엔모스 트랜지스터 NM51, 및 드레인 단자가 출력 노드에 연결되고, 게이트 단자가 엔모스 트랜지스터 NM51의 게이트 단자에 연결되며, 소스 단자가 제 2 공급 전압(VGNG)에 연결된 엔모스 트랜지스터 NM52를 포함한다.
이처럼, 도 5에 도시된 비교 장치는, 도 4에 도시된 비교 장치와 달리, 피모스 트랜지스터 PM12의 전류를 복사하는 피모스 트랜지스터 PM51 경로를 추가로 구비하고, 피모스 트랜지스터 PM41의 전류를 엔모스 트랜지스터 NM51과 엔모스 트랜지스터 NM52를 통해 피모스 트랜지스터 PM51 경로에 동일하게 흘려줌으로써 디퍼렌셜(Differential) 구조로 구현할 수 있다.
도 6은 본 발명의 실시예에 따른 씨모스 이미지 센서의 구성도이다.
도 6에 도시된 바와 같이, 본 발명의 실시예에 따른 씨모스 이미지 센서는, 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이(10)와, 제어부(80)의 제어에 따라 픽셀 어레이(10) 내의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어하기 위한 로우 디코더(20)와, 제어부(80)의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치(30)와, 램프 신호 발생 장치(30)로부터 인가되는 램프 신호의 값과 픽셀 어레이(10)로부터 출력되는 각 픽셀 신호의 값을 제어부(80)의 제어에 따라 비교하기 위한 비교부(40)와, 비교부(40)로부터의 각 출력 신호에 따라 제어부(80)로부터의 클럭을 카운팅하기 위한 카운팅부(50)와, 제어부(80)의 제어에 따라 카운팅부(50)로부터의 카운팅 정보를 각각 저장하기 위한 메모리부(60)와, 로우 디코더(20)와 램프 신호 발생 장치(30)와 비교부(40)와 카운팅부(50)와 메모리부(60)와 컬럼 리드아웃 회로(70)의 동작을 제어하기 위한 제어부(80), 및 메모리부(60)의 데이터를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력하기 위한 컬럼 리드아웃 회로(70)를 포함한다. 여기서, 비교부(40)는 각 컬럼별로 본 발명의 실시예에 따른 비교 장치(42)를 구비한다.
한편, 본 발명은 또 다른 실시예로, 전술한 본 발명의 실시예의 피모스 트랜지스터와 엔모스 트랜지스터를 서로 변경하여 구현한 형태의 비교 장치에도 적용될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
410 : 제 1 비교 블럭 420 : 제 1 이득 획득 및 노이즈 완화 블럭
510 : 제 2 비교 블럭 520 : 제 2 이득 획득 및 노이즈 완화 블럭

Claims (13)

  1. 램프 신호와 픽셀 신호를 비교하여 비교 신호를 출력하기 위한 비교 블럭; 및
    상기 비교 블럭으로부터의 비교 신호를 증폭하여 이득을 획득하고, 노이즈가 발생되는 것을 완화시키기 위한 이득 획득 및 노이즈 완화 블럭
    을 포함하는 비교 장치.
  2. 제 1항에 있어서,
    상기 이득 획득 및 노이즈 완화 블럭은,
    상기 비교 블럭에서의 전압 변화 값을 전류 이득으로 인가받아 증폭하여 이득을 추가 획득하고, 밴딩 노이즈 및 킥-백 노이즈가 발생되는 것을 완화시키는, 비교 장치.
  3. 제 1항에 있어서,
    상기 비교 블럭은,
    소스 단자가 제 1 공급 전압에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 제 1 피모스 트랜지스터;
    소스 단자가 상기 제 1 공급 전압에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 제 2 피모스 트랜지스터;
    일측 단자로 램프 신호를 입력받고, 타측 단자가 제 1 엔모스 트랜지스터의 게이트 단자에 연결된 제 1 커패시터;
    일측 단자로 픽셀 신호를 입력받고, 타측 단자가 제 2 엔모스 트랜지스터의 게이트 단자에 연결된 제 2 커패시터;
    드레인 단자가 상기 제 1 피모스 트랜지스터의 드레인 단자에 연결되고, 게이트 단자가 상기 제 1 커패시터의 타측 단자에 연결되며, 소스 단자가 제 1 전류원을 통해 제 2 공급 전압에 연결된 상기 제 1 엔모스 트랜지스터;
    드레인 단자가 상기 제 2 피모스 트랜지스터의 드레인 단자에 연결되고, 게이트 단자가 상기 제 2 커패시터의 타측 단자에 연결되며, 소스 단자가 상기 제 1 전류원을 통해 상기 제 2 공급 전압에 연결된 상기 제 2 엔모스 트랜지스터;
    상기 제 1 엔모스 트랜지스터의 드레인 단자와 게이트 단자 사이에 연결된 제 1 스위치; 및
    상기 제 2 엔모스 트랜지스터의 게이트 단자와 출력 노드 사이에 연결된 제 2 스위치
    를 포함하는 비교 장치.
  4. 제 3항에 있어서,
    상기 이득 획득 및 노이즈 완화 블럭은,
    소스 단자가 상기 제 1 공급 전압에 연결되고, 게이트 단자가 상기 제 1 피모스 트랜지스터의 게이트 단자에 연결되며, 드레인 단자가 상기 출력 노드에 연결된 제 3 피모스 트랜지스터; 및
    상기 출력 노드와 상기 제 2 공급 전압 사이에 연결된 제 2 전류원
    을 포함하는 비교 장치.
  5. 제 1항에 있어서,
    상기 이득 획득 및 노이즈 완화 블럭은,
    소스 단자가 제 1 공급 전압에 연결되고, 게이트 단자가 상기 비교 블럭에 연결되며, 드레인 단자가 출력 노드에 연결된 피모스 트랜지스터; 및
    상기 출력 노드와 제 2 공급 전압 사이에 연결된 전류원
    을 포함하는 비교 장치.
  6. 제 1항에 있어서,
    상기 비교 블럭은,
    소스 단자가 제 1 공급 전압에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 제 1 피모스 트랜지스터;
    소스 단자가 상기 제 1 공급 전압에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 제 2 피모스 트랜지스터;
    일측 단자로 램프 신호를 입력받고, 타측 단자가 제 1 엔모스 트랜지스터의 게이트 단자에 연결된 제 1 커패시터;
    일측 단자로 픽셀 신호를 입력받고, 타측 단자가 상기 제 2 엔모스 트랜지스터의 게이트 단자에 연결된 제 2 커패시터;
    드레인 단자가 상기 제 1 피모스 트랜지스터의 드레인 단자에 연결되고, 게이트 단자가 상기 제 1 커패시터의 타측 단자에 연결되며, 소스 단자가 전류원을 통해 제 2 공급 전압에 연결된 상기 제 1 엔모스 트랜지스터;
    드레인 단자가 상기 제 2 피모스 트랜지스터의 드레인 단자에 연결되고, 게이트 단자가 상기 제 2 커패시터의 타측 단자에 연결되며, 소스 단자가 상기 전류원을 통해 상기 제 2 공급 전압에 연결된 상기 제 2 엔모스 트랜지스터;
    상기 제 1 엔모스 트랜지스터의 드레인 단자와 게이트 단자 사이에 연결된 제 1 스위치; 및
    상기 제 2 엔모스 트랜지스터의 게이트 단자와 출력 노드 사이에 연결된 제 2 스위치
    를 포함하는 비교 장치.
  7. 제 6항에 있어서,
    상기 이득 획득 및 노이즈 완화 블럭은,
    소스 단자가 상기 제 1 공급 전압에 연결되고, 게이트 단자가 상기 제 1 피모스 트랜지스터의 게이트 단자에 연결되며, 드레인 단자가 제 3 엔모스 트랜지스터의 드레인 단자에 연결된 제 3 피모스 트랜지스터;
    소스 단자가 상기 제 1 공급 전압에 연결되고, 게이트 단자가 상기 제 2 피모스 트랜지스터의 게이트 단자에 연결되며, 드레인 단자가 상기 출력 노드에 연결된 제 4 피모스 트랜지스터;
    소스 단자가 상기 제 2 공급 전압에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 상기 제 3 엔모스 트랜지스터; 및
    드레인 단자가 상기 출력 노드에 연결되고, 게이트 단자가 상기 제 3 엔모스 트랜지스터의 게이트 단자에 연결되며, 소스 단자가 상기 제 2 공급 전압에 연결된 제 4 엔모스 트랜지스터
    를 포함하는 비교 장치.
  8. 제 1항에 있어서,
    상기 이득 획득 및 노이즈 완화 블럭은,
    소스 단자가 제 1 공급 전압에 연결되고, 게이트 단자가 상기 비교 블럭에 연결되며, 드레인 단자가 제 1 엔모스 트랜지스터의 드레인 단자에 연결된 제 1 피모스 트랜지스터;
    소스 단자가 상기 제 1 공급 전압에 연결되고, 게이트 단자가 상기 비교 블럭에 연결되며, 드레인 단자가 출력 노드에 연결된 제 2 피모스 트랜지스터;
    소스 단자가 제 2 공급 전압에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 상기 제 1 엔모스 트랜지스터; 및
    드레인 단자가 상기 출력 노드에 연결되고, 게이트 단자가 상기 제 1 엔모스 트랜지스터의 게이트 단자에 연결되며, 소스 단자가 상기 제 2 공급 전압에 연결된 제 2 엔모스 트랜지스터
    를 포함하는 비교 장치.
  9. 제 1항에 있어서,
    상기 이득 획득 및 노이즈 완화 블럭은,
    디퍼렌셜(Differential) 구조로 이루어진, 비교 장치.
  10. 입사광에 상응하는 픽셀 신호를 출력하기 위한 픽셀 어레이;
    제어부의 제어에 따라 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더;
    상기 제어부의 제어에 따라 램프 신호를 발생하기 위한 램프 신호 발생 장치;
    상기 램프 신호 발생 장치로부터 인가되는 램프 신호와 상기 픽셀 어레이로부터의 각 픽셀 신호를 상기 제어부의 제어에 따라 비교하기 위한 비교 블럭;
    상기 비교 블럭으로부터의 비교 신호를 증폭하여 이득을 획득하고, 노이즈가 발생되는 것을 완화시키기 위한 이득 획득 및 노이즈 완화 블럭;
    상기 이득 획득 및 노이즈 완화 블럭으로부터의 각 출력 신호에 따라 상기 제어부로부터의 클럭을 카운팅하기 위한 카운팅부;
    상기 제어부의 제어에 따라 상기 카운팅부로부터의 카운팅 정보를 각각 저장하기 위한 메모리부;
    상기 로우 디코더와 상기 램프 신호 발생 장치와 상기 비교 블럭과 상기 카운팅부와 상기 메모리부와 컬럼 리드아웃 회로의 동작을 제어하기 위한 상기 제어부; 및
    상기 메모리부의 데이터를 상기 제어부의 제어에 따라 출력하기 위한 상기 컬럼 리드아웃 회로
    를 포함하는 씨모스 이미지 센서.
  11. 제 10항에 있어서,
    상기 이득 획득 및 노이즈 완화 블럭은,
    상기 비교 블럭에서의 전압 변화 값을 전류 이득으로 인가받아 증폭하여 이득을 추가 획득하고, 밴딩 노이즈 및 킥-백 노이즈가 발생되는 것을 완화시키는, 씨모스 이미지 센서.
  12. 제 10항에 있어서,
    상기 이득 획득 및 노이즈 완화 블럭은,
    소스 단자가 제 1 공급 전압에 연결되고, 게이트 단자가 상기 비교 블럭에 연결되며, 드레인 단자가 출력 노드에 연결된 피모스 트랜지스터; 및
    상기 출력 노드와 제 2 공급 전압 사이에 연결된 전류원
    을 포함하는 씨모스 이미지 센서.
  13. 제 10항에 있어서,
    상기 이득 획득 및 노이즈 완화 블럭은,
    소스 단자가 제 1 공급 전압에 연결되고, 게이트 단자가 상기 비교 블럭에 연결되며, 드레인 단자가 제 1 엔모스 트랜지스터의 드레인 단자에 연결된 제 1 피모스 트랜지스터;
    소스 단자가 상기 제 1 공급 전압에 연결되고, 게이트 단자가 상기 비교 블럭에 연결되며, 드레인 단자가 출력 노드에 연결된 제 2 피모스 트랜지스터;
    소스 단자가 제 2 공급 전압에 연결되고, 게이트 단자와 드레인 단자가 연결된 다이오드 커넥션 구조의 상기 제 1 엔모스 트랜지스터; 및
    드레인 단자가 상기 출력 노드에 연결되고, 게이트 단자가 상기 제 1 엔모스 트랜지스터의 게이트 단자에 연결되며, 소스 단자가 상기 제 2 공급 전압에 연결된 제 2 엔모스 트랜지스터
    를 포함하는 씨모스 이미지 센서.
KR1020170095979A 2017-07-28 2017-07-28 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서 KR20190012659A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170095979A KR20190012659A (ko) 2017-07-28 2017-07-28 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US15/902,584 US10224355B2 (en) 2017-07-28 2018-02-22 Comparator for low-banding noise and CMOS image sensor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170095979A KR20190012659A (ko) 2017-07-28 2017-07-28 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서

Publications (1)

Publication Number Publication Date
KR20190012659A true KR20190012659A (ko) 2019-02-11

Family

ID=65038989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170095979A KR20190012659A (ko) 2017-07-28 2017-07-28 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서

Country Status (2)

Country Link
US (1) US10224355B2 (ko)
KR (1) KR20190012659A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102228772B1 (ko) 2020-02-14 2021-03-17 클레어픽셀 주식회사 저 밴딩 노이즈를 위한 컬럼 게인 증폭기 및 그에 따른 씨모스 이미지 센서

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102469080B1 (ko) * 2018-02-13 2022-11-23 에스케이하이닉스 주식회사 비교 장치 및 그에 따른 씨모스 이미지 센서
KR102493826B1 (ko) * 2018-04-30 2023-01-31 에스케이하이닉스 주식회사 비교 장치 및 그에 따른 씨모스 이미지 센서
KR20200099423A (ko) * 2019-02-14 2020-08-24 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
KR102677076B1 (ko) * 2019-02-28 2024-06-21 에스케이하이닉스 주식회사 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US10972695B2 (en) 2019-06-04 2021-04-06 Semiconductor Components Industries, Llc Image sensors with reduced signal sampling kickback
KR20210029554A (ko) * 2019-09-06 2021-03-16 에스케이하이닉스 주식회사 메모리 장치
JP2022180670A (ja) * 2019-10-30 2022-12-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
CN111884656B (zh) * 2020-08-07 2022-07-05 中国电子科技集团公司第二十四研究所 一种比较器及模数转换器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7326903B2 (en) * 2006-06-29 2008-02-05 Noble Peak Vision Corp. Mixed analog and digital pixel for high dynamic range readout
US8717474B2 (en) * 2009-12-04 2014-05-06 Canon Kabushiki Kaisha Imaging apparatus and method for driving the same
JP5394968B2 (ja) 2010-03-29 2014-01-22 セイコーインスツル株式会社 差動増幅回路
JP5406113B2 (ja) 2010-05-07 2014-02-05 セイコーインスツル株式会社 差動増幅回路
US8643750B2 (en) * 2010-12-22 2014-02-04 Omnivision Technologies, Inc. Reducing noise in image sensors by concurrently reading reset and image signal levels from active and reference pixels
JP6083611B2 (ja) * 2011-08-30 2017-02-22 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
JP6112306B2 (ja) * 2011-11-25 2017-04-12 パナソニックＩｐマネジメント株式会社 固体撮像装置及びそれを備える撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102228772B1 (ko) 2020-02-14 2021-03-17 클레어픽셀 주식회사 저 밴딩 노이즈를 위한 컬럼 게인 증폭기 및 그에 따른 씨모스 이미지 센서

Also Published As

Publication number Publication date
US10224355B2 (en) 2019-03-05
US20190035834A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
KR20190012659A (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
KR102469080B1 (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
KR102677076B1 (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US9143119B2 (en) Comparator and analog-to-digital converter using the same
US9029752B2 (en) Solid state imaging apparatus including reference signal generator with a slope converting circuit
JP5979896B2 (ja) 固体撮像装置
US10694134B2 (en) Comparison device and CMOS image sensor including the same
JPWO2017179319A1 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
US9848154B2 (en) Comparator with correlated double sampling scheme and operating method thereof
US9312842B2 (en) Cascoded comparator with dynamic biasing for column parallel single slope ADCs
JPWO2016203525A1 (ja) 半導体装置
US11611336B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
JP2020120310A (ja) 固体撮像装置
KR102493826B1 (ko) 비교 장치 및 그에 따른 씨모스 이미지 센서
US20120194252A1 (en) Method of shifting auto-zero voltage in analog comparators
JP2024000048A (ja) 半導体装置
JP2015226103A (ja) 増幅回路及びイメージセンサ