CN102683234B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN102683234B
CN102683234B CN201210063525.0A CN201210063525A CN102683234B CN 102683234 B CN102683234 B CN 102683234B CN 201210063525 A CN201210063525 A CN 201210063525A CN 102683234 B CN102683234 B CN 102683234B
Authority
CN
China
Prior art keywords
pad
semiconductor chip
chip
lead
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210063525.0A
Other languages
English (en)
Other versions
CN102683234A (zh
Inventor
沼崎雅人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to CN201610298080.2A priority Critical patent/CN105826292B/zh
Publication of CN102683234A publication Critical patent/CN102683234A/zh
Application granted granted Critical
Publication of CN102683234B publication Critical patent/CN102683234B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明阻止了在半导体器件的组装中形成孔洞。MCU芯片和AFE芯片被安装在由具有一对第一侧边和一对第二侧边的四边形形成的裸片焊盘上方。在MCU芯片和AFE芯片上执行引线键合之后，从两个第二侧边中的一个第二侧边的一侧向另一第二侧边的一侧提供树脂。从而，使所述树脂穿过MCU芯片上方的第一焊盘组和第二焊盘组之间的开口以填充芯片之间的区域，因此阻止了在芯片之间的区域中形成孔洞。

Description

半导体器件的制造方法
相关申请的交叉引用
在此通过引用将2011年3月15日提交的日本专利申请JP2011-56073所公开的全部内容(包括说明书、附图和摘要)并入本文。
技术领域
本发明涉及半导体器件的制造技术，并且，具体而言，本发明涉及有效适用于由平面地设置的多个半导体芯片形成的半导体器件的技术。
背景技术
例如，公开号为JP2004-356382的日本未审查专利(专利文献1)公开了由平面地设置的多个半导体芯片形成的半导体集成电路装置(半导体器件)的结构。专利文献1中公开的结构如下：在引线键合的半导体芯片A和B中，焊球键合侧上的半导体芯片A的厚度大于针脚键合侧上的半导体芯片B的厚度。
[专利文献1]公开号JP2004-356382的日本未审查专利。
发明内容
近年来，已开发出其中并入了多个半导体芯片的各种半导体器件。在这些装置中，存在如下半导体器件：多个半导体芯片安装在这些半导体器件中并且放置(平面结构)在单个放置部分(裸片焊盘)上，例如专利文献1所述。
本发明人考虑了进一步减小这种半导体器件的外部尺寸。
为了减小如上所述的这种半导体器件的外部尺寸，例如可以使用以下方法：减小相邻的半导体芯片之间的距离，从而，减小芯片放置部分的外部尺寸。
但是，当如专利文献1所述，多个半导体芯片安装在一个芯片放置部分上时，需要采取以下方法：必需精确地执行对准，以使得首先安装的半导体芯片不会重叠在用于稍后安装半导体芯片的区域(芯片放置区域)上。
图27是图示本发明人出于比较目的而给出的比较实例中的半导体器件(半导体封装50)的结构的平面图。在半导体封装50中，两个半导体芯片51和52并排安装，并且以平面结构安装在一个裸片焊盘(芯片放置部分)53上。多个引线54设置在两个半导体芯片51和52周围，并且半导体芯片51和52中的每一个经由导电键合线56与多个引线54电连接。悬置引线55支撑裸片焊盘53，并且裸片焊盘53、半导体芯片51和52以及键合线56和引线54的一部分由树脂形成的密封本体57密封。
例如，作为在半导体封装50的组装中通过辨别半导体芯片51和52的各自芯片放置区域来执行上述对准的一种技术，如下所述的内容是可能的：在裸片焊盘53的相邻的芯片放置区域之间设置狭缝(穿通孔)53a，并且使用该狭缝53a作为标记来辨别(识别)各自芯片放置区域。
但是，当使用狭缝53a时，考虑到加工狭缝53a的精确度，需要具有一定大小的用于形成狭缝53a的区域。这使得难以充分减小相邻的半导体芯片51和52之间的距离。也即，难以减小作为芯片放置部分的裸片焊盘53的外部尺寸。
因此，本发明人研究了一种在其中使用除了狭缝以外的技术来对准半导体芯片的结构并且相邻半导体芯片之间的距离变得更小(例如，小于专利文献1中的距离)。由此，本发明人发现了如下问题：在安装半导体芯片之后的树脂密封步骤(成形步骤)中，在相邻半导体芯片之间产生了孔洞(树脂未填充缺陷)。
引起该问题的原因可能在于：在树脂密封步骤中，从一个半导体芯片的一侧朝向另一半导体芯片一侧提供树脂，而树脂没有充分填充在半导体芯片之间。
本发明考虑到上述问题，本发明的目的在于提供一种可以阻止孔洞形成的技术。
本发明的另一目的在于提供一种可以实现减小半导体器件尺寸的技术。
从本说明书以及附图的描述中可以明确本发明的上述和其他目的和创新性特征。
以下是对本申请中所列的本发明的代表性元件要点的简要描述：
本发明代表性实施方式中的一种半导体器件的制造方法，包括以下步骤：(a)提供引线框架，所述引线框架包括裸片焊盘、第一引线组、第二引线组以及悬置引线，所述裸片焊盘由四边形构成，所述四边形具有相对设置的一对第一侧边以及与所述第一侧边相交的相对设置的一对第二侧边，所述第一引线组沿平面图中裸片焊盘的两个第一侧边中的一个侧边设置，所述第二引线组沿平面图中裸片焊盘的两个第一侧边中的另一侧边设置，所述悬置引线连接至所述裸片焊盘的第二侧边；(b)将第一半导体芯片安装在所述裸片焊盘的第一区域中，所述第一半导体芯片具有第一正面、多个第一键合焊盘以及与所述第一正面相对的第一背面，所述多个第一键合焊盘在所述第一正面上形成，并且将第二半导体芯片放置在平面图中靠近所述第一区域设置的裸片焊盘的第二区域中，所述第二半导体芯片具有第二正面、多个第二键合焊盘以及与所述第二正面相对的第二背面，所述多个第二键合焊盘在所述第二正面上形成；(c)经由多个外部键合线分别将所述第一键合焊盘的多个外部键合焊盘和所述第二键合焊盘的多个外部键合焊盘与所述第一引线组和所述第二引线组电连接，并且经由多个内部键合线将所述第一键合焊盘的多个内部键合焊盘与所述第二键合焊盘的多个内部键合焊盘电连接；以及(d)从裸片焊盘的第二侧边的一侧向另一侧提供树脂，并且采用树脂密封所述裸片焊盘、所述第一半导体芯片、所述第二半导体芯片、所述外部键合线以及所述内部键合线。
第二区域位于平面图中第一区域与裸片焊盘的两个侧边中的另一侧边之间。
第一半导体芯片的内部键合焊盘包括第一焊盘组和第二焊盘组。
第二半导体芯片的内部键合焊盘包括第三焊盘组和第四焊盘组。
内部键合线包括多个第一内部键合线和多个第二内部键合线，所述多个第一内部键合线用于将第一焊盘组与第三焊盘组电连接，所述多个第二内部键合线用于将第二焊盘组与第四焊盘组电连接。
所述第一焊盘组和所述第二焊盘组之间的距离比所述第三焊盘组与所述第四焊盘组之间的距离长；并且所述第一焊盘组和第二焊盘组之间的距离比与多个内部键合焊盘相等的长度长。
以下是对本申请中所列的本发明的代表性元件得到的效果的要点的简要描述：
可以阻止半导体器件的组装中形成孔洞。
可以实现半导体器件尺寸的缩减。
本发明的进一步目的在于提供一种半导体器件，所述半导体器件包括：
(a)引线框架，所述引线框架包括裸片焊盘、第一引线组、第二引线组以及多个悬置引线，所述裸片焊盘由四边形构成，所述四边形具有一对相对设置的第一侧边以及与所述第一侧边相交的且相对设置的一对第二侧边，所述第一引线组沿平面图中裸片焊盘的两个第一侧边中的一个侧边设置，所述第二引线组沿平面图中裸片焊盘的两个第一侧边中的另一侧边设置，所述多个悬置引线分别连接至所述裸片焊盘的第二侧边；
(b)第一半导体芯片，所述第一半导体芯片具有第一正面、多个第一键合焊盘和第一背面，所述多个第一键合焊盘在所述第一正面上形成，所述第一背面与所述第一正面相对，并且所述第一半导体芯片安装在所述裸片焊盘的第一区域中；
(c)第二半导体芯片，所述第二半导体芯片具有第二正面、多个第二键合焊盘和第二背面，所述多个第二键合焊盘在所述第二正面上形成，所述第二背面与所述第二正面相对，并且所述第二半导体芯片安装在平面图中靠近所述第一区域设置的裸片焊盘的第二区域中；
(d)多个外部键合线，所述多个外部键合线分别将第一键合焊盘的多个外部键合焊盘和第二键合焊盘的多个外部键合焊盘与所述第一引线组和所述第二引线组电连接，
(e)多个内部键合线，所述多个内部键合线将第一键合焊盘的多个内部键合焊盘与第二键合焊盘的多个内部键合焊盘电连接；以及
(f)树脂，所述树脂密封了所述裸片焊盘、所述第一半导体芯片、所述第二半导体芯片、所述外部键合线以及所述内部键合线，
其中，所述第二区域位于所述第一区域与平面图中的裸片焊盘的第二侧边中的另一侧边之间，
其中，所述第一半导体芯片的内部键合焊盘包括第一焊盘组和第二焊盘组，
其中，所述第二半导体芯片的内部键合焊盘包括第三焊盘组和第四焊盘组，
其中，所述内部键合线包括分别电连接所述第一焊盘组和所述第三焊盘组的多个第一内部键合线以及分别电连接所述第二焊盘组和所述第四焊盘组的多个第二内部键合线，
其中，所述第一焊盘组和所述第二焊盘组之间的距离大于所述第三焊盘组和所述第四焊盘组之间的距离，以及
其中，所述第一焊盘组和所述第二焊盘组之间的距离大于多个内部键合焊盘的长度。
附图说明
图1是图示穿过密封本体看到的本发明实施方式中的半导体器件的结构实例的平面图；
图2是图示通过沿图1的线A-A切割半导体器件得到的结构实例的剖面图；
图3是图示通过沿图1的线B-B切割半导体器件得到的结构实例的剖面图；
图4是图示通过沿图1的线C-C切割半导体器件得到的结构实例的剖面图；
图5是图示图1中半导体器件的系统结构实例的电路方框图；
图6是图示用于图1中半导体器件的组装工序实例的制造流程图；
图7是图示用于图1中半导体器件的组装中的引线框架的结构实例的放大局部平面图；
图8是图示在图1中半导体器件的组装中第一裸片键合之后得到的结构实例的放大局部平面图；
图9是图示在图1中半导体器件的组装中第二裸片键合之后得到的结构实例的放大局部平面图；
图10是图示在图1中半导体器件的组装中的引线键合中用于经由键合线将芯片接合在一起的工序实例的局部剖面图；
图11是图示在图1中半导体器件的组装中的引线键合中用于经由键合线将芯片接合在一起的工序实例的局部剖面图；
图12是图示在图1中半导体器件的组装中的引线键合之后得到的结构实例的放大局部平面图；
图13是图示在图1中半导体器件的组装中的成形中当夹紧裸片时得到的结构实例的局部剖面图；
图14是图示在图1中半导体器件的组装中的成形(穿通成形)期间树脂填充状态的实例的平面图；
图15是图示图14所示的树脂填充状态的实例的局部剖面图；
图16是图示在图1中半导体器件的组装中的成形(穿通成形)期间树脂填充状态的实例的平面图；
图17是图示图16所示的树脂填充状态的实例的局部剖面图；
图18是图示图1中半导体器件的组装中的成形(穿通成形)期间树脂填充状态的实例的平面图；
图19是图示图18所示树脂填充状态的实例的局部剖面图；
图20是图示在图1中半导体器件的组装中的当完成了树脂填充时得到的结构实例的平面图；
图21是图示当完成了图20所示的树脂填充时得到的结构实例的局部剖面图；
图22是图示穿过密封本体看到的本发明的实施方式的第一改良例中半导体器件结构的平面图；
图23是图示穿过密封本体看到的本发明的实施方式的第二改良例中半导体器件结构的平面图；
图24是图示通过沿图23的线A-A切割半导体器件得到的结构实例的剖面图；
图25是图示通过沿图23的线B-B切割半导体器件得到的结构实例的剖面图；
图26是图示通过沿图23的线C-C切割半导体器件得到的结构实例的剖面图；
图27是图示穿过密封本体看到的比较实例中半导体器件的结构的平面图；以及
图28是通过组合在图1平面图中一部分之中仅用于描述图5中电路方框图所需的部分得到的平面图。
具体实施方式
在以下对实施方式的描述中，除非必需，不再重复解释相同或相似的部件。
为了方便起见，以下对实施方式的描述将划分为多个部分。除非明确指出，否则，这些部分并非相互无关，并且它们处于如下这样的关系：一个部分是其他部分或全体的改良、细化、补充解释等等。
当以下对实施方式的描述中涉及元件的任何数目(包括块件的数目、数值、数量、范围等等)时，数目不限于特定的数目。除非明确指出或者数目在原则上明显限于特定数目，否则，前述的应用和数目可在该特定数目之上或之下。
无需多言，以下对实施方式的描述中，除非明确指出或者明显原则上是必不可缺的，否则，其组成元件(包括基本步骤等等)并非总是必不可缺的。
当以下对实施方式的描述中对于组成元件等等使用词语“由A形成”、“由A制成”、“具有A”或“包括A”时，无需多言，并非排除其他元件。除非特别地并且明确地指出仅包括该元件，否则，均适用于以上原则。类似地，当以下对实施方式的描述中涉及组成元件等的外形、位置关系等等时，其包括与该外形等大致相近或相似的那些外形。除非明确指出或者明显原则上某些外形等不包括那些与该外形等大致相近或相似的外形，否则，均适用于以上原则。对于上述数值和范围也是同样的。
此后，将参照附图对本发明的实施方式进行具体描述。在所有用于解释实施方式的附图中，具有相同功能的组件将标注相同的附图标记，并且省略相应的描述。
图1是图示穿过密封本体看到的本发明实施例中半导体器件的结构实例的平面图；图2是图示通过沿图1的线A-A切割半导体器件得到的结构实例的剖面图；图3是图示通过沿图1的线B-B切割半导体器件得到的结构实例的剖面图；图4是图示通过沿图1的线C-C切割半导体器件得到的结构实例的剖面图；以及图5是图示图1中半导体器件的系统配置的实例的电路方框图。
将对本实施方式中的半导体器件进行描述。
图1至图4中所示的本实施方式中的半导体器件为树脂密封封装。在该封装中，两个半导体芯片(第一半导体芯片、第二半导体芯片)并排(平面配置)安装在一个裸片焊盘(芯片放置部分，也称作焊片)3a上。在对本实施方式的描述中，以下封装将视作上述半导体器件的实例：薄SOP(小外形封装)6，其中多个引线从在平面外形为四边形的密封本体4的侧边之中的相对地设置的两个侧面4a中的每一个中暴露(突出)。在这些引线中，从密封本体4暴露(突出)的部分是外部引线(外部部分)3c，并且外部引线3c成形为在密封本体4外侧弯曲成海鸥翼状。
将对SOP6的结构进行详细描述。SOP包括：裸片焊盘3a(也称作焊片)，或者其平面外形如图1所示为四边形的平板状芯片放置部分；作为第一半导体芯片的MCU(微控制单元)芯片1，以及作为第二半导体芯片的AFE(模拟前端)芯片2，芯片1和芯片2并排安装在裸片焊盘3a上；与各自的半导体芯片电连接的多个内部引线(内部部分)3b；以及分别与内部引线3b整体成形的多个外部引线3c。
MCU芯片1和AFE芯片2的每一个经由作为导电薄键合线的键合线5与内部引线3b电连接。
裸片焊盘3a的平面外形为四边形(在本实施方式中为矩形)，裸片焊盘3a包括：相对设置的一对第一侧边(长侧边)3aa和3ab，以及与第一侧边3aa和3ab相交的相对设置的一对第二侧边(短侧边)3ac和3ad。在本实施方式中，如图1所示，切断部分(槽口3e)在每个长侧边中形成。为此，尽管裸片焊盘3a的平面外形是精确的多边形，但是，这些切断部分(槽口3e)的每一个的大小(尺寸)对于裸片焊盘3a而言都是小的。因此在本实施方式中，不管这些切断部分(槽口3e)的规定，裸片焊盘的外形限定为四边形。一个第二侧边3ac和另一第二侧边3ad的每一个与两个悬置引线3d(整体成形地)耦合。因此，四个悬置引线3d支撑了裸片焊盘3a。在本实施方式中，如上所述，具有四个悬置引线3d。但是，如稍后所述，当每个悬置引线的宽度或厚度大或者强度高时，仅有一个悬置引线3d可耦合至每个第二侧边。
密封树脂形成的密封本体4密封了MCU芯片1、AFE芯片2、裸片焊盘3a、内部引线3b、悬置引线3d以及键合线5。密封本体4平面外形为矩形。
如图4所示，支撑裸片焊盘3a的四个悬置引线3d的每一个是弯曲的(焊片缩减工艺)，因此降低了裸片焊盘3a的高度。这使得能够使密封本体4中树脂的以下量彼此基本相等并且减小SOP本体中的翘曲：裸片焊盘3a的背面侧上的树脂的量以及两个半导体芯片上的树脂的量。
如图1所示，大多数内部引线3b沿矩形裸片焊盘3a的第一侧边或长侧边3aa和3ab相对设置。将给出更详细描述。第一引线组3ba或者内部引线3b中的设置在对应于裸片焊盘3a的第一侧边3aa的位置中的一组引线被设置为与第一侧边3aa相对；同时，第二引线组3bb或者设置在对应于裸片焊盘3a的第一侧边3ab的位置中的一组引线被设置为与第一侧边3ab相对。
将构成第一引线组3ba和第二引线组3bb的内部引线3b(引线的各自内部部分)进行如下弯曲：在平面图中，从外部引线3c(引线的各自外部部分)朝向裸片焊盘3a弯曲。这使得能够键合每个键合线5，这样，键合线5大致沿平面图中内部引线3b延伸的方向成直线地延伸，并且减小了每个键合线5的键合线长度。当仅考虑到抑制相邻半导体芯片之间的孔洞(树脂未填充缺陷)时，可形成内部引线3b以使得它们长度相等并且成直线地延伸(不弯曲)。
在本实施方式中，AFE芯片2的一些键合焊盘也设置在如图1所示的右侧2n上。为此，在本实施方式中，内部引线3b的第一引线组3ba和第二引线组3bb的一些引线以实现如下结果的方式延伸：它们的尖端围绕裸片焊盘3a的短侧边(例如第二侧边3ad)。这使得也能够减小与该键合焊盘接合的每个键合线的长度。此外，相对于AFE芯片2，对于MCU芯片1而言，当多个键合焊盘设置在三个侧边(在本实例中如图1所示的2j、2k、2m)上时，无需执行以下操作：内部引线3b的尖端无需设置在对应于裸片焊盘3a的短侧边的位置中。
如图2和图3所示，与内部引线3b整体成形的外部引线3c在两侧边上从密封本体4的侧面4a突出，并且形成海鸥翼状。
MCU芯片1和AFE芯片2均通过诸如银膏之类的膏状粘合剂键合至裸片焊盘3a。但是，它们可经由诸如DAF(裸片贴合薄膜)之类的薄膜状粘合剂键合。
此时，如图7所示，MCU芯片1安装在裸片焊盘3a的第一区域3ae中，并且AFE芯片2安装在平面图中靠近第一区域3ae设置的第二区域3af中。在此，裸片焊盘3a的两个第二侧边3ac和3ad之中的第二侧边3ac将视作一个侧边，而第二侧边3ad将视作另一侧边。在此情况下，第二区域3af位于平面图中第一区域3ae与裸片焊盘3a的另一第二侧边3ad之间。
在本实施方式中的SOP6中，如图1所示，槽口(切断部分)3e在介于裸片焊盘3a中图7所示的第一区域3ae与第二区域3af之间的第一侧边3aa和第一侧边3ab中形成。
如稍后所述，当在裸片键合步骤中辨别(识别)每个芯片放置区域时，这些槽口3e用作在裸片焊盘3a上放置MCU芯片1和AFE芯片2的标记。
理想的是，作为芯片放置区域的标记的槽口3e应当尽可能地靠近每个半导体芯片，因为可以增强位置识别的精度。因此，在裸片焊盘3a中提供标记是非常有效的。标记无需是切口，并且可以形成以使得它们从裸片焊盘3a突出的这样的外形。但是，当通过刻蚀来处理引线框架时，当裸片焊盘3a与每个内部引线的尖端之间的距离与从内部引线3b至内部引线3b的距离相等(一致)时可以更容易地处理。因此，理想的是，槽口3e也应当用作引线框架处理时的标记。
当将设置在裸片焊盘3a中的槽口3e用作标记时，MCU芯片1与AFE芯片2之间的距离可以比在以下情况下的芯片之间的距离短：在图27中的比较实例中，狭缝(穿通孔)53a设置在半导体封装50中。在图1所示的本实施方式中的SOP6中，芯片之间也即MCU芯片1与AFE芯片2之间的距离(空间)可以设定为小于0.8mm，优选地大约为0.3mm至0.4mm等等。该0.3mm至0.4mm的距离小于或大致等于例如从密封本体4突出的每个外部引线(外部部分)3c的引线宽度。当为了减小键合线长度或者与每个键合线5延伸的方向一致而弯曲每个引线的被密封本体密封的部分(内部引线、内部部分)时，将得到以下结果：所述每个引线的被密封本体密封的部分的宽度小于从密封本体4突出(暴露)的部分(外部引线、外部部分)3c的宽度。在此情况下，外部引线3c作为用于比较的目标。
如上所述，当槽口3e作为裸片焊盘3a中芯片放置区域的标记时，与使用狭缝53a的上述情况相比，两个芯片之间的距离可以缩短。这使得能够缩短作为裸片焊盘3a的长侧边的第一侧边3aa和3ab，并且减小裸片焊盘3a的大小。
结果，也可以缩短密封本体4的长侧边，并且因此可以实现SOP6(半导体器件)的尺寸的缩减。
将对结合在SOP6中的MCU芯片1和AFE芯片2进行描述。
MCU芯片1是其中形成了诸如CPU(中央处理器)、存储器、输入/输出电路以及计时器电路之类的集成电路的半导体芯片。如图4所示，MCU芯片1具有正面(第一正面、主面)1a以及位于正面1a对侧的背面(第一背面)1b。如图1所示，多个键合焊盘(第一键合焊盘、电极焊盘)1c在正面1a上形成。
同时，AFE芯片2是包括了在模拟/数字转换之前使用的模拟电路部分在内的半导体芯片。如图4所示，类似于MCU芯片1，AFE芯片2具有正面(第二正面、主面)2a以及位于正面2a对侧的背面(第二背面)2b。如图1所示，多个键合焊盘(第二键合焊盘、电极焊盘)2c在正面2a上形成。
在本文中，图1所示的MCU芯片1和AFE芯片2中设置的多个键合焊盘1c和2c的种类如下划分：经由键合线5电连接至与外部引线3c相连的内部引线3b的焊盘划分为外部焊盘；以及经由键合线5在MCU芯片1与AFE芯片2之间电连接的焊盘划分为内部焊盘。因此，MCU芯片1的键合焊盘1c中的多个外部键合焊盘1ca经由多个外部键合线5a与第一引线组3ba中的多个内部引线3b相互电连接。
此外，经由多个外部键合线5a以下元件相互电连接：在MCU芯片1的键合焊盘1c之中的多个外部键合焊盘1ca，以及在位于第一引线组3ba相对侧的第二引线组3bb中的多个内部引线3b。
同时，在AFE芯片2的键合焊盘2c之中的多个外部键合焊盘2ca以及第一引线组3ba中的多个内部引线3b经由多个外部键合线5a相互电连接。
类似地，经由多个外部键合线5a以下元件相互电连接：在AFE芯片2的键合焊盘2c之中的多个外部键合焊盘2ca，以及在位于第一引线组3ba相对侧的第二引线组3bb中的多个内部引线3b。
在两个芯片之间，在键合焊盘1c之中的多个内部键合焊盘1cb以及在键合焊盘2c之中的多个内部键合焊盘2cb经由多个内部键合线5b相互电连接。
也即，沿着MCU芯片1的正面1a中的以下侧边来设置与第一引线组3ba中的内部引线3b电连接的多个键合焊盘1c：靠近裸片焊盘3a的第一侧边3aa的MCU芯片1的侧边1j。同时，与第二引线组3bb中内部引线3b电连接的多个键合焊盘1c沿着靠近裸片焊盘3a的第一侧边3ab的MCU芯片1的侧边1k设置。
类似地，沿着AFE芯片2的正面2a中的以下侧边来设置与第一引线组3ba中内部引线3b电连接的多个键合焊盘2c：靠近裸片焊盘3a的第一侧边3aa的AFE芯片2的侧边2j。同时，与第二引线组3bb中内部引线3b电连接的多个键合焊盘2c沿着靠近裸片焊盘3a的第一侧边3ab的AFE芯片2的侧边2k设置。
与两个芯片相互电连接的键合焊盘1c和2c沿着芯片之间彼此相对的各个侧边1m、2m设置。
图5图示了SOP6的系统结构的电路方框图的实例并且电池组8作为外围电路的实例。在该实例中，SOP6与锂离子电池7a、控制FET(场效应晶体管)7b等等电连接并且构成电池组8。
在嵌入电池组8的MCU芯片1中，形成了以下元件：数字内部接口电路1d、数字外部接口电路1e、模拟内部接口电路1f、模拟外部接口电路1g、信号处理电路(其他电路)1h，等等。
此外，在AFE芯片2中，类似地形成以下元件：数字内部接口电路2d、数字外部接口电路2e、模拟内部接口电路2f、模拟外部接口电路2g、信号处理电路(其他电路)2h，等等。
也就是说，不论在MCU芯片中1还是在AFE芯片2中，数字信号和模拟信号均直接交互。这些信号借由各自的信号处理电路1h和2h而转换并且交互。将对信号输入/输出操作进行详细描述。从外部源提供的数字信号通过引线和键合焊盘施加至MCU芯片1的数字外部接口电路1e。随后，该信号借由在MCU芯片1中形成的信号处理电路1h而施加至数字内部接口电路1d。此后，通过键合焊盘和键合线将数字信号输送至AFE芯片2的数字内部接口电路。随后，在AFE芯片2处的处理的数字信号通过键合线和键合焊盘回到MCU芯片1的数字内部接口电路1d。存在多种操作(驱动)。例如在一些情况下，输送至AFE芯片2的数字内部接口电路2d的数字信号在AFE芯片2的信号处理电路2h处转换为模拟信号。此后，借由AFE芯片2的模拟外部接口电路2g将模拟信号施加至作为外部设备的锂离子电池7a。在其他情况下，借由AFE芯片2的模拟内部接口电路2f、键合线以及键合焊盘将模拟信号输送至MCU芯片1的模拟内部接口电路1f。
如上所述以及如图1所示，不仅MCU芯片1而且AFE芯片2也设置有以下外部键合焊盘：用于通过键合线5、内部引线3b以及外部引线3c与外部源直接交互信号的多个外部键合焊盘2ca(2c)。为此，这些外部键合焊盘2ca沿着靠近裸片焊盘3a的第一侧边3aa的AFE芯片的侧边2j以及沿着靠近与其相对的第一侧边3ab的侧边2k而设置。
如图1和图5所示，将MCU芯片1的内部键合焊盘1cb划分为以下组：与MCU芯片1的数字内部接口电路1d电连接的第一焊盘组1cc，以及与MCU芯片1的模拟内部接口电路1f电连接的第二焊盘组1cd。同时，在MCU芯片1的外部键合焊盘1ca之中，设置在图1中MCU芯片1的上侧边上的外部键合焊盘1ca与MCU芯片1的数字外部接口电路1e电连接；以及设置在图1中MCU芯片1的下侧边上的外部键合焊盘1ca与MCU芯片1的模拟外部接口电路1g电连接。
类似地，将AFE芯片2的内部键合焊盘2cb划分为以下组：与AFE芯片2的数字内部接口电路2d电连接的第三焊盘组2cc，以及与AFE芯片2的模拟内部接口电路2f电连接的第四焊盘组2cd。
将两个芯片耦合起来的内部键合线5b划分为以下键合线：分别将第一焊盘组1cc中的键合焊盘1c与第三焊盘组2cc中的键合焊盘2c电连接起来的多个内部数字键合线5c；以及分别将第二焊盘组1cd中的键合焊盘1c与第四焊盘组2cd中的键合焊盘2c电连接起来的多个内部模拟键合线5d。
在SOP6中，如图1所示，第一焊盘组1cc与第二焊盘组1cd之间的距离L大于第三焊盘组2cc与第四焊盘组2cd之间的距离M(L＞M)。在本实施方式中，第一焊盘组1cc、第二焊盘组1cd、第三焊盘组2cc以及第四焊盘组2cd中的各自键合焊盘1c和2c的外部尺寸大致相等。第一焊盘组1cc与第二焊盘组1cd之间的距离L大于或等于多个键合焊盘的长度。具体地，距离L大于或大致等于与例如五个键合焊盘相等的长度。(换言之，距离L大于每个键合焊盘1c的每侧边长度的五倍。)在本实施方式中，每个键合焊盘的平面外形是四边形，具有与侧边1m和2m对准的侧边，并且外部尺寸为例如75μm×75μm。稍后将详述距离L大于与五个键合焊盘相等的长度的原因。其简要描述如下：在本实施方式中，信号处理电路1h设置在平面图中第一焊盘组1cc与第二焊盘组1cd之间；并且信号处理电路1h的大小(沿着侧边1m方向的宽度)大致等于五个键合焊盘1c。这使得在成形步骤中，从栅口提供的树脂易于注入由第一焊盘组1cc和第二焊盘组1cd形成的开口(树脂进入通路)。结果，这可使MCU芯片1与相邻的AFE芯片2之间的树脂填充质量增加。当第一焊盘组1cc和第二焊盘组1cd之间的距离L增大时，树脂进入的开口可以变宽。但是，当该距离L过大时，难以沿着相同的侧边放置第一焊盘组1cc和第二焊盘组1cd。为此，在本实施方式中，理想的是基于以下来计算距离：在本实施方式中使用的MCU芯片1的侧边1m的长度(在本实施方式中为2.7mm)；每个键合焊盘的外部尺寸(75μm见方)；以及设置在侧边1m上的键合焊盘的数目。同时，关于下限，只要仅考虑树脂填充的质量，该距离L可以等于至少例如三个键合焊盘1c的长度。但是在该情况下，设置在第一焊盘组1cc和第二焊盘组1cd之间的信号处理电路1h的大小必须小于或者大致等于该距离L。
将对为何在SOP6中L＞M的原因进行描述。
如图1所示，在平面图中MCU芯片1的芯片尺寸小于AFE芯片2。例如，MCU芯片1尺寸为2.1mm×2.7mm，而AFE芯片2尺寸为2.7mm×2.7mm。MCU芯片1的键合焊盘1c的间距比AFE芯片2的键合焊盘2c的间距窄。例如，MCU芯片1的焊盘间距为80μm，而AFE芯片2的焊盘间距为130μm。
因此，在SOP6中，MCU芯片1的集成度高于AFE芯片2。但是如图4所示，MCU芯片1的厚度大于AFE芯片2的厚度。例如，MCU芯片1的厚度为0.3mm，而AFE芯片2的厚度为0.2mm。
在MCU芯片1和AFE芯片2中，数字接口电路(数字外部接口电路1e和2e，数字内部接口电路1d和2d)产生噪声。模拟接口电路(模拟外部接口电路1g和2g，模拟内部接口电路1f和2f)可以受该噪声影响而产生故障。
因此，在本实施方式中的SOP6的MCU芯片1中，数字接口电路和模拟接口电路之间的距离增大。可以通过将该距离增大到一定范围来抑制噪声的传播。但是在SOP6中，如上所述，MCU芯片1的集成度要高于AFE芯片2的集成度。
在MCU芯片1中，与AFE芯片2不同，信号处理电路(其他电路)1h设置在数字接口电路和模拟接口电路之间。因此，基于上述原因，难以像AFE芯片2的第三焊盘组2cc和第四焊盘组2cd之间的距离那样也缩短第一焊盘组1cc和第二焊盘组1cd之间的距离。将参照图28详细描述。图28是其中从图1提取仅与图5所示的每个电路相关的元件的平面图，并且将图5所示电路的方框图与每个芯片(MCU芯片1、AFE芯片2)组合。在本实施方式中，每个键合焊盘1c实际上位于图1所示的位置。在图28中，键合焊盘1c显示在不同于图1的布图中的那些键合焊盘的位置以便易于查找，例如：外部键合焊盘1ca，以及在多个电路之中对应于这些外部键合焊盘1ca的电路(在本实例中为数字外部接口电路和模拟外部接口电路1e和1g)。在此无需描述在裸片焊盘3a中形成的切断部分(槽口3e)以及每个引线3ba和3bb的平面外形，并且图28中并未示出这些。
通过图28还理解的是，MCU芯片1的集成度高于AFE芯片2的集成度；因此，信号处理电路1h设置为靠近MCU芯片1的各侧边之中的与AFE芯片2相对的侧边1m。当在电路上设置键合焊盘时，存在通过稍后所述的引线键合步骤中产生的键合负荷损伤电路的可能性。因此，在本实施方式中，键合焊盘并不设置在每个电路上。结果，第一焊盘组1cc以等于图1中距离L的量远离第二焊盘组1cd。同时，AFE芯片2的集成度低于MCU芯片1的集成度；因此，信号处理电路2h可以远离AFE芯片2的各侧边之中的与MCU芯片1相对的侧边2m。结果，可能以大致相等的间距沿着侧边2m设置多个键合焊盘(第三焊盘组2cc、第四焊盘组2cd)。(可能使得图1中第三焊盘组2cc和第四焊盘组2cd之间的距离M小于距离L。)
将给出更具体描述。MCU芯片已大大缩小，并且MCU芯片1的电路集成度高。因此，在每个电路区域的设置中没有侧边缘，并且信号处理电路1h设置在数字接口电路和模拟接口电路之间的AFE芯片2的侧边1m的附近。也即，信号处理电路1h在平面图中设置在以下组之间(未示出)：与MCU芯片1的数字内部接口电路1d电连接的第一焊盘组1cc以及与MCU芯片1的模拟内部接口电路1f电连接的第二焊盘组1cd。因此，焊盘组(键合焊盘)不能设置在该区域中。同时，AFE芯片不像MCU芯片1那样缩减那么多，因此AFE芯片2的电路集成度低于MCU芯片1。因此，与MCU芯片1相比，电路布图中存在侧边缘。因此，在AFE芯片2中，信号处理电路(其他电路)2h设置在除了数字接口电路和模拟接口电路之间的区域以外的区域中。
因此，在AFE芯片2中，数字接口电路和模拟接口电路可以设置为使得两者之间的区域缩小。结果，可缩小图1所示的第三焊盘组2cc与第四焊盘组2cd之间的距离M。
但是，在MCU芯片1中，用于信号处理电路1h的区域位于数字接口电路与模拟接口电路之间的区域中。因此，图1所示的第一焊盘组1cc与第二焊盘组1cd之间的距离L增大(L＞M)。
结果，在MCU芯片1中，用于数字接口电路的区域以及用于模拟接口电路的区域可以相互分离，因此，可测量在数字接口电路处产生的噪声。
因此，在MCU芯片1中，直接与外部源连接的电路如下设置：设置在靠近裸片焊盘3a的第一侧边3aa的MCU芯片1的侧边1j上以及设置在靠近与其相对的第一侧边3ab的侧边1k上。此外，与AFE芯片2连接的电路设置为靠近位于与AFE芯片2对应的位置中的侧边1m。此外，为了抑制噪声，对数字接口电路和模拟接口电路进行以下操作：将两电路分开并且分别设置在靠近裸片焊盘3a的第一侧边3aa的侧边1j上，以及设置在靠近与其相对的第一侧边3ab的侧边1k上。
结果，在MCU芯片1中，采用了如图1所示的三侧边焊盘设置。也即，外部键合焊盘1ca被划分并且设置在靠近裸片焊盘3a的第一侧边3aa的MCU芯片1的侧边1j上以及靠近与其相对的第一侧边3ab的侧边1k上；并且所有与AFE芯片2连接的内部键合焊盘1cb共同地沿着位于对应于AFE芯片2的位置中的MCU芯片1的侧边1m而设置。
也即，MCU芯片1的键合焊盘1c的设置为三侧边焊盘设置，其中键合焊盘1c沿着其正面1a的三侧边(侧边1j、1k、1m)而设置。因此，内部引线3b不设置在对应于裸片焊盘3a的第二侧边3ac(MCU芯片1的侧边1n)的位置中。
如上所述，在MCU芯片1中，焊盘不设置在侧边1n上并且采用三侧边焊盘设置。结果，可除去不必要的引线以缩短密封本体4的长侧边并且实现SOP6尺寸的缩减。如果半导体芯片51是类似于图27中比较实例中的半导体封装50的四侧边焊盘设置，则引线54也设置在对应于裸片焊盘53的短侧边的位置中，并且这使得难以缩短密封本体57的长侧边。在本实施方式的SOP6中，对于MCU芯片1采用三侧边焊盘设置，并且因此可缩短密封本体4的长侧边以实现SOP尺寸的缩减。
在本实施方式的SOP6中，在AFE芯片2中采用以下方法：两个键合焊盘2c也在位于对应于裸片焊盘3a的第二侧边3ad的位置中的正面2a的侧边2n上形成。因此，AFE芯片2是四侧边焊盘设置。提供这两个键合焊盘2c导致耦合至这些键合焊盘2c的两个内部引线3b是成直线的并且比其他内部引线3b更长。
这使得能够缩短键合至两个内部引线3b的每个键合线5的键合线长度。
无需多言，AFE芯片2也可以是类似于MCU芯片1的三侧边焊盘设置。
将对本实施方式的SOP(半导体器件)6的制造方法进行描述。
图6是图示图1中半导体器件的组装工序的实例的制造流程图；图7是图示图1中半导体器件的组装中使用的引线框架的结构实例的放大局部平面图；图8是图示图1中半导体器件的组装中的第一裸片键合之后得到的结构实例的放大局部平面图；以及图9是图示图1中半导体器件的组装中的第二裸片键合之后得到的结构实例的放大局部平面图。图10是图示图1中半导体器件的组装中的引线键合中用于经由键合线将芯片接合在一起的工序实例的局部剖面图；图11是图示图1中半导体器件的组装中的引线键合中用于经由键合线将芯片接合在一起的工序实例的局部剖面图；以及图12是图示图1中半导体器件的组装中的引线键合之后得到的结构实例的放大局部平面图。图13是图示图1中半导体器件的组装中的当成形中夹紧裸片时得到的结构实例的局部剖面图；图14是图示在图1中半导体器件的组装中的成形期间树脂填充状态的实例的平面图；图15是图示图14所示树脂填充状态的实例的局部剖面图；图16是图示图1中半导体器件的组装中的成形期间树脂填充状态的实例的平面图；以及图17是图示图16中所示树脂填充状态的实例的局部剖面图。图18是图示图1中半导体器件的组装中的成形期间树脂填充状态的实例的平面图；图19是图示图18所示树脂填充状态的实例的局部剖面图；图20是图示图1中半导体器件的组装中的当成形中完成树脂填充时得到的结构实例的平面图；以及图21是图示当图20所示的树脂填充完成时得到的结构实例的局部剖面图。
首先，如图7所示设置这种引线框架3。在本实施方式的描述中，以矩阵框架作为引线框架3的实例，在所述矩形框架中形成矩阵结构的装置区域3g。
在每个装置区域3g中，形成如下元件：裸片焊盘3a，该裸片焊片3a的平面外形由一种四边形(矩形)构成，该矩形具有一对第一侧边3aa和3ab，以及与第一侧边3aa和3ab相交的一对第二侧边3ac和3ad；在平面图中沿着裸片焊盘3a的两个第一侧边3aa和3ab中的一个第一侧边3aa设置的多个内部引线3b和外部引线3c；在平面图中沿着裸片焊盘3a的两个第一侧边3aa和3ab中的另一第一侧边3ab设置的多个内部引线3b和外部引线3c；以及四个悬置引线3d，该四个悬置引线3d连接至裸片焊盘3a的第二侧边3ac和3ad。
在本实施方式的SOP6中，沿着裸片焊盘3a的第一侧边3aa设置的内部引线3b和外部引线3c的集合作为第一引线组3ba；以及沿着裸片焊盘3a的第一侧边3ab设置的内部引线3b和外部引线3c的集合作为第二引线组3bb。
在每个装置区域3g中，每个外部引线3c以及每个悬置引线3d的尖端由诸如内部框架和外部框架之类的框架部分3h支撑。在相邻的外部引线3c之间，形成连接杆以防止成形树脂溢出。
在每个矩形(四边形)裸片焊盘3a的芯片放置面中，形成以下元件：用于放置MCU芯片1的第一区域3ae；以及用于放置位于平面图中靠近第一区域3ae的AFE芯片2的第二区域3af。此外，作为切断部分的槽口3e在位于第一区域3ae与第二区域3af之间的第一侧边3aa和3ab中形成。
在本实施方式中，裸片焊盘3a的平面外形是四边形，更具体地是矩形。但是，外形不限于此，并且可以是方形、圆形等等，只要MCU芯片1和AFE芯片2可以平面结构安装。在裸片焊盘3a的平面外形为例如圆形的情况下，在每个装置区域3g中形成以下元件：作为一个侧边上的多个内部引线3b和外部引线3c的集合的第一引线组3ba；作为与第一引线组3ba相对的侧边上的多个内部引线3b和外部引线3c的集合的第二引线组3bb；设置在平面图中的第一引线组3ba和第二引线组3bb之间的裸片焊盘3a；以及在平面图中位于第一引线组3ba和第二引线组3bb之间的、支撑裸片焊盘3a的多个(四个)悬置引线3d。
随后，设置单个半导体芯片，也即MCU芯片1和AFE芯片2。具体而言，通过图6所示的划片步骤S1获得合格的MCU芯片1，以及通过划片步骤S2获得合格的AFE芯片2。
此后，执行第一裸片键合步骤S3-1以及第二裸片键合步骤S3-2。
在裸片键合步骤中，吸取用的夹头用于吸取(固定)每个半导体芯片并且执行裸片键合。首先，识别在裸片焊盘3a的第一侧边3aa和3ab中形成的作为切断部分的槽口3e以使第一区域3ae和第二区域3af彼此辨别。
在辨别之后，例如将膏状裸片键合材料施加于裸片焊盘3a的第一区域3ae和第二区域3af，并且在其上安装半导体芯片。可使用薄膜状粘附剂(DAF)作为裸片键合材料。
在第一裸片键合中，使用例如橡胶夹头进行吸取并且固定较厚的MCU芯片1，并且将其安装在图7中第一区域3ae上。因此，MCU芯片1首先如图8所示的安装在裸片焊盘3a上。此后，在第二裸片键合中，通过橡胶夹头进行吸取并且固定较薄的AFE芯片2，并且安装在图7中第二区域3af上。因此，如图9所示，完成了AFE芯片2的放置。
当使用橡胶夹头时，吸取并且固定靠近每个半导体芯片的主表面的中心的区域。
但是，吸取夹头不必一定是橡胶夹头。例如作为替代，可使用固定每个半导体芯片周围部分的倒锥形夹头。当使用倒锥形夹头时，首先裸片键合较薄的AFE芯片2，并且随后裸片键合较厚的MCU芯片1。
这样做的原因如下所述。倒锥形夹头固定每个半导体芯片的周围部分。因此，如果首先裸片键合较厚的芯片，则当裸片键合较薄的芯片时倒锥形夹头将碰撞较厚的芯片。为了防止该问题，首先裸片键合较薄的芯片。
完成裸片键合之后，执行如图6中步骤S4的引线键合。
在引线键合步骤中，键合焊盘和内部引线分别经由如下的多个外部键合线5a相互电连接：对应于第一引线组3ba和第二引线组3bb的MCU芯片1的键合焊盘1c、外部键合焊盘1ca和内部引线3b的外部键合线5a；以及对应于第一引线组3ba和第二引线组3bb的AFE芯片2的键合焊盘2c、外部键合焊盘2ca和内部引线3b的外部键合线5a。此外，以下键合焊盘分别经由多个内部键合线5b相互电连接：MCU芯片1的键合焊盘1c的内部键合焊盘1cb，以及AFE芯片2的键合焊盘2c的内部键合焊盘2cb。
在MCU芯片1的内部键合焊盘1cb与AFE芯片2的内部键合焊盘2cb之间的电连接中，理想的是采取以下方法。也即，在芯片(MCU芯片1和AFE芯片2)之间的引线键合中，理想的是采取以下方法：当执行引线键合时，较厚的MCU芯片1的侧边作为1st键合(第一键合)侧边，而较薄的AFE芯片2的侧边作为2nd键合(第二键合)侧边。
这样做的原因如下所述。通常，在芯片之间的引线键合中，当从具有较窄的焊盘间距的芯片的侧边向具有较宽的焊盘间距的芯片的侧边拔下键合线时，每个键合线回路的回路外形可以更容易地形成。因此，在MCU芯片1和AFE芯片2之间的引线键合中，焊盘间距较窄而芯片厚度较厚的MCU芯片1作为第一键合侧边。
将参照图10对用于在芯片之间进行引线键合的工序的实例进行描述。
首先，如图10中引线键合之前的步骤S4-1所示，在安装在裸片焊盘3a上的MCU芯片1和AFE芯片2上执行以下工序：如突起形成步骤S4-2所示，通过毛细管9在较薄AFE芯片2的键合焊盘2c上执行焊球键合以形成突起电极2i。突起电极2i由金突起(例如金键合线)形成。
此后，如第一侧边键合步骤S4-3所示，毛细管9位于MCU芯片1的键合焊盘1c上方。随后通过毛细管9将键合线5键合至键合焊盘1c以执行第一键合。
此后，如图11中回路形成步骤S4-4所示，在MCU芯片1的键合焊盘1c上方向上拔起毛细管9。此外，轻轻朝向AFE芯片2的键合焊盘2c向下移动毛细管9以连接键合线5。
此后，如第二侧边键合步骤S4-5所示，毛细管9降落在位于AFE芯片2的键合焊盘2c上方的突起电极2i上。从而，键合线5键合至突起电极2i以执行第二键合。
如完成引线键合的步骤S4-6所示，完成了引线键合，其中从MCU芯片1侧边向AFE芯片2侧边拔下键合线。
如上所述，可以通过从较高侧边(MCU芯片1)向较低侧边(AFE芯片2)执行引线键合而建立起键合线回路的外形。
在用于SOP6的引线键合中，预先在第二键合侧边(AFE芯片2侧边)上形成突起电极2i。因此，换言之，键合的顺序如下所述。在AFE芯片2侧边上执行第一键合，随后在MCU芯片1上执行第二键合。此后，在AFE芯片2侧边上执行第三键合。
在SOP6中，如图1所示，第一焊盘组1cc和第二焊盘组1cd之间的距离L大于第三焊盘组2cc和第四焊盘组2cd之间的距离M(L＞M)。因此当芯片之间的引线键合完成时，由内部键合线5b构成的内部键合线5b组朝向裸片焊盘3a的第二侧边3ac展开。
当AFE芯片2的键合焊盘2c的间距比MCU芯片1的键合焊盘1c的间距窄时，可采取以下工序：AFE芯片2侧边作为第一键合侧边，并且在MCU芯片1的键合焊盘1c上预先形成金突起；并且随后执行拔起键合线的引线键合，其中MCU芯片1侧边作为第二键合侧边。
如上所述执行芯片之间的引线键合。此外，如图12所示执行以下工序：MCU芯片1的每个键合焊盘1c与每个内部引线3b经由键合线5接合在一起，并且AFE芯片2的每个键合焊盘2c与每个内部引线3b经由键合线5接合在一起。从而，完成了引线键合步骤。
随后，执行图6中的成形步骤S5。
在该实施方式的成形步骤中，使用穿通栅口成形方法。将对该穿通成形进行详细描述。首先，提供如图13所示的这种成形模具11。在该实施方式的成形模具11中，在该成形模具11的多个空腔12a和13a之中，相邻的空腔经由位于相邻空腔之间的栅口12b和13b和气孔12c和13c相互连接。(空腔是当上模具12和下模具13相互紧密配合时形成的空间部分。)成形树脂10通过与第一空腔12a和13a相连的栅口12b和13c注入第一空腔12a和13a。该成形树脂通过位于第一空腔12a和13a与第二空腔12a和13a之间的流体通道注入设置在第一空腔12a和13a附近的第二空腔12a和13a。(在该实例中，该流体通道由栅口12b和13c以及气孔12c和13c形成。)在本实施方式中，栅口在上模具12和下模具13的每一个中形成；但是，本发明不限于此，并且栅口可仅在两者中的任一个中形成。但是，理想的是，考虑到增加树脂10的填充质量，在上模具12和下模具13的每一个中均形成栅口。类似于栅口，气孔也可仅在上模具12或下模具13中的任一个中形成。
因此，用于穿通成形的成形模具11包括一对上模具12和下模具13。各个栅口12b和13b、空腔12a和13a以及气孔12c和13c设置为相互连通并且位于大致平直的直线上。因此，树脂10可以一次性穿过这些部件。
在成形模具11中，栅口12b(13b)设置在位于如图7所示的引线框架3中的第一引线组3ba和第二引线组3bb之间的区域中。也即，栅口12b(13b)设置在引线框架3中对应于每个裸片焊盘3a的短侧边(第二侧边3ac)的位置，裸片焊盘3a的平面外形为矩形，每个裸片焊盘3a的短侧边(第二侧边3ac)在平面图中相当于图1所示密封本体4的短侧边。
这样做的原因如下所述。在本实施方式的SOP6和成形模具11中，引线宽度(每个内部引线3b的宽度)为0.2mm，并且引线间距(相邻的内部引线3b之间的距离)也为0.2mm。同时，每个栅口12b(13b)的宽度为1.2mm。因此，由于栅口宽度大于引线间距，栅口12b(13b)不能设置在内部引线3b之间。也即，栅口12b(13b)不能设置在对应于在其上设置有裸片焊盘3a的内部引线3b的长侧边的位置，因此，栅口设置在裸片焊盘3a的短侧边(第二侧边3ac)上的两个悬置引线3d之间。换言之，每个栅口12b(13b)设置在引线框架3中的基本上相当于平面图中密封本体4的每个短侧边的中心的位置。
在具有上述栅口设置的成形模具11中，引线框架3设置在如图13所示的下模具13上方，这样，引线键合的引线框架3的每个裸片焊盘3a横跨空腔13a。
此时，设置引线框架3a使得沿每个空腔13a中树脂流动方向对于栅口13b侧和气孔13c侧执行以下操作：较厚的MCU芯片1位于栅口13b侧，并且较薄的AFE芯片2位于气孔13c侧。
此后，上模具12和下模具13夹紧在一起以利用上模具12中的空腔12a覆盖MCU芯片1和AFE芯片2。
此后，使得成形模具11处于预定的高温状态并且如图14和图15所示，通过栅口12b和13b提供树脂10。更具体地，提供树脂10以使其从如图12所示的矩形裸片焊盘3a的两个第二侧边(短侧边)3ac和3ad中的一个第二短侧边3ac的一侧向另一第二短侧边3ad的一侧流动。
换言之，提供树脂10以使其从较厚的芯片(MCU芯片1)一侧流向较薄的芯片(AFE芯片2)一侧。
当每个裸片焊盘3a的平面外形为圆形时，向位于对应于MCU芯片1的位置的一个悬置引线3d的一侧提供树脂，从而向位于对应于AFE芯片2的位置的另一悬置引线3d一侧提供树脂。
所提供的树脂10大致沿着引线行而流向AFE芯片2，并且如图16和图17所示逐渐填充位于MCU芯片1上方以及裸片焊盘3a背面下方的区域。覆盖MCU芯片1的树脂10在图1所示的MCU芯片1的第一焊盘组1cc和第二焊盘组1cd之间流动，并且填充了MCU芯片1和AFE芯片2之间的区域。
将给出更具体的描述。在SOP6中，如图1所示，第一焊盘组1cc和第二焊盘组1cd之间的距离L大于第三焊盘组2cc和第四焊盘组2cd之间的距离M(L＞M)。结果，由多个内部键合线5b构成的内部键合线5b组成形为执行以下操作：使内部键合线5b组朝向裸片焊盘3a的第二侧边3ac侧边(栅口12b侧边)展开，并且当朝向第二侧边3ad侧边(气孔12c侧边)时内部键合线5b组变窄。
结果，在从栅口12b侧边流向气孔12c侧边的树脂10之中，流到芯片上方中心附近的部分树脂10不可避免的表现如下：穿过第一焊盘组1cc和第二焊盘组1cd之间的开口，流入MCU芯片1和AFE芯片2之间的区域，并且填充该区域。
这使得能够减少或防止在MCU芯片1和AFE芯片2之间的区域中形成孔洞。
树脂10进一步沿着引线行而流向气孔12c(13c)，并且如图18和图19所示逐渐填充位于AFE芯片2上方以及裸片焊盘3a背面下方的区域。当此后完成了空腔12a和13a的填充时，树脂进入气孔12c和13c。
进入气孔12c和13c的树脂10进一步通过下一个空腔12a和13a的栅口12b和13b而流入下一个空腔12a和13a。如图20和图21所示，树脂10类似地填充了至腔12a和13a。
结果，在每一套空腔12a和12a中，裸片焊盘3a、内部引线3b、MCU芯片1、AFE芯片2、外部键合线5a(5)以及内部键合线5b(5)被树脂10密封。
本实施方式中的SOP在矩形裸片焊盘3a的每个侧边上具有两个悬置引线3d。在本实施方式中的穿通成形中，成形模具11的栅口12b(13b)设置在引线框架3中的基本上相当于平面图中密封本体4的短侧边中心的位置。也即，成形模具11的栅口12b(13b)设置在两个悬置引线3d之间。为此，可使得在树脂填充时以下压力彼此大致相等：施加于与第一引线组3ba接合的外部键合线5a(5)的树脂压力(树脂填充压力)，以及施加于与第二组引线组3bb接合的外部键合线5a(5)的树脂压力(树脂填充压力)。这使得能够阻止外部键合线5a(5)的仅仅某些键合线非常倾斜。在本实施方式中，悬置引线3d设置在平面图中位于第一引线组3ba和第二引线组3bb之间的栅口12b(13b)的两侧上。因此，可以增强用于支撑裸片焊盘3a的强度。也即，当树脂10提供进入空腔(当上模具和下模具匹配在一起时形成的空间部分)12a和13a时，可以阻止裸片焊盘3a的倾斜。
在图27中的比较实例的半导体封装50中，一个厚悬置引线55设置在矩形裸片焊盘53的一个短侧边的中心。结果，成形中的栅口位置从裸片焊盘53的短侧边中心偏移，因此，在树脂填充期间易于发生变化。
同时，在本实施方式的穿通成形中，树脂10可以以多个外部键合线5a(5)上的相同树脂压力来填充；因此，可在树脂填充期间阻止变化并且减小键合线弯曲。
在本实施方式的穿通成形中，对于树脂10流动而言，较厚的MCU芯片1侧边作为上游侧，并且较薄的AFE芯片2侧边作为下游侧。通常，降低树脂的流速，并且对于成形中的树脂的流动而言，与较远离栅口的侧边相比，树脂更多凝结在较靠近栅口的侧边上。因此，树脂硬化，并且这干扰了树脂流动并且易于形成孔洞。
在本实施方式的穿通成形中，对于如上所述的树脂10流动而言，较厚的MCU芯片1位于上游侧，并且较薄的AFE芯片2位于下游侧。结果，当树脂10流速较高时，树脂10穿过较厚的MCU芯片1上方较窄的区域，而当树脂10流速降低时，树脂10穿过较薄的AFE芯片2上方较宽的区域。这增强了树脂10在芯片上方流动的流动性。换言之，理想的是，将气孔12c和13c布置在较薄的AFE芯片2侧边上，其中，上模具12中空腔表面和下模具13中空腔表面之间的距离可以加宽(增大)。如上所述，在较厚的MCU芯片1中形成的第一焊盘组1cc和第二焊盘组1cd之间的距离L大于以下距离：在比MCU芯片1薄的AFE芯片2中形成的第三焊盘组3cc和第四焊盘组2cd之间的距离M。此外，从MCU芯片1侧边向AFE芯片2侧边提供树脂。结果，在相邻的芯片之间的区域中填充的树脂的质量可以进一步增加。
此外，芯片之间的引线键合产生的内部键合线5b组成形为朝向栅口12b展开。这使得可通过增强在芯片之间的区域中的流动性来提高树脂10进入的容易性，因此，可阻止(减少)在芯片之间的区域中形成孔洞。
在本实施方式的SOP6中，构成第一引线组3ba和第二引线组3bb的内部引线3b在平面图中从外部引线3c朝向裸片焊盘3a弯曲。因此，可沿平面图中每个内部引线3b延伸的方向，基本上成直线地键合每个键合线5。此外，可确保树脂10的流入通道并且减小每个键合线5的键合线长度。
键合线长度减小导致可减少在成形期间键合线的弯曲。
当树脂从相当于密封本体的短侧边的方向流动时，通常，易于发生键合线弯曲。在如下这种外形中：如图27比较实例的半导体封装50中，每个引线54成直线地朝向裸片焊盘53延伸，键合线长度未减小，并且易于发生键合线弯曲。同时，在本实施方式的SOP中，多个内部引线3b如上所述朝向裸片焊盘3a弯曲，并且减小了键合线长度。为此，甚至当树脂10在成形期间从相当于密封本体4的短侧边的方向流动时，可以减小键合线弯曲。
在本实施方式的SOP6中，支撑裸片焊盘3a的四个悬置引线3d的每一个均弯曲，这样，如图4所示裸片焊盘3a的高度位置得以降低(焊片下降处理)。这使得可在引线键合时使高度相等并且增强可键合性。此外，可很好地平衡成形期间在芯片上方和裸片焊盘下方之间的树脂10的流动，并且增强了可成形性。
完成成形之后，执行图6中的标记步骤S6。在此步骤中，通过激光等等在密封本体4的上表面上布置预定的标记。
此后，执行如步骤S7所示的连接杆切割。在此步骤中，切割如图7所示的成形的引线框架3中相邻外部引线3c之间的连接杆3f，从而，使相邻的外部引线3c彼此绝缘。
此后，执行如步骤S8所示的切割和成形。在此步骤中，从框架部分3h切断每个外部引线3c和每个悬置引线3d的尖端，并且使每个外部引线3c弯曲并成形为海鸥翼状。
这完成了如图1所示的SOP6的组装。在SOP6中，如图1和图2所示，以下元件从通过成形步骤形成的密封本体4的侧面4a突出：第一引线组3ba中的一些外部引线3c，以及第二引线组3bb中的一些外部引线3c。这些外部引线3c成形为海鸥翼状。
将对该实施方式的改良进行描述。
图22是图示穿过密封本体看到的本发明实施方式的第一改良例中的半导体器件的结构的平面图；图23是图示穿过密封本体看到的本发明实施方式的第二改良例的半导体器件的结构的平面图；图24是图示通过沿图23的线A-A切割第二改良例得到的结构实例的剖面图；图25是图示通过沿图23的线B-B切割第二改良例得到的结构实例的剖面图；以及图26是图示通过沿图23的线C-C切割第二改良例得到的结构实例的剖面图。
图22中所示的第一改良例中的半导体器件是具有与图1所示SOP6大致相同的结构的SOP14。SOP14与SOP6的不同之处在于：第一引线组3ba和第二引线组3bb中的多个内部引线3b包括在平面图中与其他内部引线3b外形不同的奇异形引线3bc。将进行更具体的描述。在上述实施方式中，在裸片焊盘3a中形成的切断部分(槽口3e)用于辨别(识别)每个芯片的放置区域。但是，本发明不限于此，并且可在切断部分(槽口3e)的位置使用奇异形引线3bc以辨别(识别)每个芯片的放置部分。通过使得在平面图中位于MCU芯片1和AFE芯片2之间的或者附近区域中的内部引线3b的外形不同于其他内部引线3b而得到奇异形引线。这通过例如改变其厚度等等来实现。在该改良例中，可通过例如加宽或缩窄引线的引线宽度而得到奇异外形。
但是，理想的是，从增强每个芯片放置精确度的角度，提供用于辨别(识别)每个芯片的放置区域的标记，使其尽可能靠近放置区域。考虑到这个方面，优选的改良例为使用如上实施方式中在焊盘3a中形成的切断部分(槽口3e)。
图23至图26中所示的第二改良例中的半导体器件是以下SON：SON(小外形非引线封装)15，其中，如图24和图25所示，作为多个引线3i的一部分的外部部分3k从密封本体4的下表面4b暴露。本实施方式中的第二半导体器件也可以适用于SON15。
在SON15中，每个引线3i由埋入密封本体4中的内部部分3j以及从密封本体4中暴露的外部部分3k构成。第一引线组3ba中的引线3i的外部部分3k和第二引线组3bb中引线3i的外部部分3k从通过成形步骤形成的密封本体4的下表面4b中暴露。
此外，在SON15中，如图24至图26所示，裸片焊盘3a也从密封本体4的下表面4b中暴露。也即，SON15是焊片暴露的结构，并且每个引线3i的高度和裸片焊盘3a的高度彼此相等。
通过第二改良例中SON15的制造方法得到的效果与通过该实施方式中SOP6的制造方法得到的效果相同。因此，将省略对其的赘述。
到此，基于本发明的实施方式对于本发明人做出的本发明已给出了具体描述。但是无需多言，本发明不限于上述实施方式，并且可以不脱离本发明主题而做出各种修改。
将采用一个实例。在上述实施方式的描述中，以在半导体器件(SOP6)中安装MCU芯片1和AFE芯片2的情况为例。但是，本发明不限于此，并且半导体器件可为例如SIP(封装内系统)类型，其中存储器芯片以及用于控制该存储器芯片的微计算机芯片(控制芯片)安装在SIP中。
可以利用本发明以组装通过平面地设置多个半导体芯片形成的电子装置。

Claims (18)

1.一种半导体器件的制造方法，所述方法包括如下步骤：
(a)提供引线框架，所述引线框架包括裸片焊盘、第一引线组、第二引线组以及多个悬置引线，其中，所述裸片焊盘由具有相对布置的一对第一侧边以及与所述第一侧边相交并且相对布置的一对第二侧边的四边形构成，所述第一引线组沿平面图中所述裸片焊盘的两个第一侧边中的一个侧边设置，所述第二引线组沿平面图中所述裸片焊盘的两个第一侧边中的另一侧边设置，所述多个悬置引线分别连接至所述裸片焊盘的第二侧边；
(b)在所述裸片焊盘的第一区域中安装第一半导体芯片，并且在平面图中在靠近所述第一区域设置的裸片焊盘的第二区域中安装第二半导体芯片，所述第一半导体芯片具有第一正面、多个第一键合焊盘和第一背面，所述多个第一键合焊盘在所述第一正面上形成，所述第一背面与所述第一正面相对，所述第二半导体芯片具有第二正面、多个第二键合焊盘和第二背面，所述多个第二键合焊盘在所述第二正面上形成，所述第二背面与所述第二正面相对；
(c)经由多个外部键合线分别将所述第一键合焊盘的多个外部键合焊盘和所述第二键合焊盘的多个外部键合焊盘与所述第一引线组和所述第二引线组电连接，并且经由多个内部键合线将所述第一键合焊盘的多个内部键合焊盘与所述第二键合焊盘的多个内部键合焊盘电连接；以及
(d)从所述裸片焊盘的第二侧边中的一个侧边向另一侧边提供树脂，并且采用所述树脂密封所述裸片焊盘、所述第一半导体芯片、所述第二半导体芯片、所述外部键合线以及所述内部键合线，
其中，所述第二区域位于平面图中所述第一区域和所述裸片焊盘的第二侧边的另一侧边之间，
其中，所述第一半导体芯片的内部键合焊盘包括第一焊盘组和第二焊盘组，
其中，所述第二半导体芯片的内部键合焊盘包括第三焊盘组和第四焊盘组，
其中，所述内部键合线包括分别电连接所述第一焊盘组和所述第三焊盘组的多个第一内部键合线，以及分别电连接所述第二焊盘组和所述第四焊盘组的多个第二内部键合线，
其中，所述第一焊盘组和所述第二焊盘组之间的距离大于所述第三焊盘组和所述第四焊盘组之间的距离，以及
所述第一焊盘组和所述第二焊盘组之间的距离大于所述多个第一键合焊盘的多个内部键合焊盘的长度。
2.根据权利要求1所述的半导体器件的制造方法，
其中，所述第一半导体芯片和所述第二半导体芯片之间的距离小于或等于所述第一引线组或所述第二引线组中的一个引线的宽度。
3.根据权利要求1所述的半导体器件的制造方法，
其中，所述第一焊盘组与所述第一半导体芯片的数字内部接口电路电连接，并且所述第二焊盘组与所述第一半导体芯片的模拟内部接口电路电连接，
其中，所述第三焊盘组与所述第二半导体芯片的数字内部接口电路电连接，并且所述第四焊盘组与所述第二半导体芯片的模拟内部接口电路电连接，
其中，所述第一内部键合线是使所述第一焊盘组分别与所述第三焊盘组电连接的多个内部数字键合线，以及
其中，所述第二内部键合线是使所述第二焊盘组分别与所述第四焊盘组电连接的多个内部模拟键合线。
4.根据权利要求1所述的半导体器件的制造方法，
其中，在步骤(b)中，通过识别在所述裸片焊盘的第一侧边中形成的切断部分来辨别所述第一区域和所述第二区域。
5.根据权利要求1所述的半导体器件的制造方法，
其中，在步骤(b)中，通过识别在平面图中的奇异形引线而辨别所述第一区域和所述第二区域，所述奇异形引线的形状不同于所述第一焊盘组和所述第二焊盘组这两者中的或者其中任一个中的多个引线中的其他引线。
6.根据权利要求1所述的半导体器件的制造方法，
其中，在步骤(c)的内部键合线的连接步骤中，所述第一半导体芯片侧边作为用于引线键合的第一键合，并且，所述第二半导体芯片侧边作为用于引线键合的第二键合。
7.根据权利要求6所述的半导体器件的制造方法，
其中，在将所述内部键合线与所述第二半导体芯片的内部键合焊盘电连接的步骤中，在第二半导体芯片之上形成的突起电极上执行引线键合。
8.根据权利要求1所述的半导体器件的制造方法，
其中，所述第一半导体芯片的所述第一键合焊盘的间距比所述第二半导体芯片的所述第二键合焊盘的间距窄。
9.根据权利要求1所述的半导体器件的制造方法，
其中，所述第二半导体芯片的所述第二键合焊盘的间距比所述第一半导体芯片的所述第一键合焊盘的间距窄，以及
在步骤(c)的内部键合线的连接步骤中，所述第二半导体芯片侧边作为用于引线键合的第一键合，并且，所述第一半导体芯片侧边作为用于引线键合的第二键合。
10.根据权利要求1所述的半导体器件的制造方法，
其中，在平面图中所述第一半导体芯片的芯片尺寸小于第二半导体芯片的芯片尺寸。
11.根据权利要求1所述的半导体器件的制造方法，
其中，所述第一半导体芯片的第一键合焊盘的设置是三侧边焊盘设置，在该设置中，所述第一键合焊盘沿着所述第一半导体芯片的第一正面的三侧边设置，以及
其中，引线不设置在对应于所述裸片焊盘的第二侧边的位置。
12.根据权利要求1所述的半导体器件的制造方法，
其中，在平面图中包括所述第一引线组和所述第二引线组的多个引线的每一个的内部部分从每个引线的外部部分朝向裸片焊盘弯曲。
13.根据权利要求1所述的半导体器件的制造方法，
其中，在所述第一半导体芯片中，另一电路设置在数字接口电路和模拟接口电路之间，以及
其中，在所述第二半导体芯片中，上述另一电路设置在数字接口电路和模拟接口电路之间。
14.根据权利要求1所述的半导体器件的制造方法，
其中，所述第一引线组的一部分和所述第二引线组的一部分从步骤(d)中形成的密封主体的侧表面突出。
15.根据权利要求1所述的半导体器件的制造方法，
其中，所述第一引线组的一部分和所述第二引线组的一部分从步骤(d)中形成的密封主体的下表面暴露。
16.根据权利要求1所述的半导体器件的制造方法，
其中，所述第一半导体芯片的厚度大于所述第二半导体芯片的厚度。
17.根据权利要求1所述的半导体器件的制造方法，
其中，在步骤(d)中，树脂穿过所述第一半导体芯片的第一焊盘组和第二焊盘组之间的区域，并且填充在所述第一半导体芯片和所述第二半导体芯片之间的区域中。
18.一种半导体器件，所述半导体器件包括：
(a)引线框架，引线框架包括裸片焊盘、第一引线组、第二引线组以及多个悬置引线，其中所述裸片焊盘由具有相对布置的一对第一侧边以及与所述第一侧边相交并且相对布置的一对第二侧边的四边形构成，所述第一引线组沿平面图中所述裸片焊盘的两个第一侧边中的一个侧边设置，所述第二引线组沿平面图中所述裸片焊盘的两个第一侧边中的另一侧边设置，所述多个悬置引线分别连接至所述裸片焊盘的第二侧边；
(b)第一半导体芯片，所述第一半导体芯片具有第一正面、多个第一键合焊盘和第一背面，并且所述第一半导体芯片安装在所述裸片焊盘的第一区域中，所述多个第一键合焊盘在所述第一正面上形成，所述第一背面与所述第一正面相对；
(c)第二半导体芯片，所述第二半导体芯片具有第二正面、多个第二键合焊盘和第二背面，并且所述第二半导体芯片安装在平面图中靠近所述第一区域设置的裸片焊盘的第二区域中，所述多个第二键合焊盘在所述第二正面上形成，所述第二背面与所述第二正面相对；
(d)多个外部键合线，所述多个外部键合线分别将所述第一键合焊盘的多个外部键合焊盘和所述第二键合焊盘的多个外部键合焊盘与所述第一引线组和所述第二引线组电连接；
(e)多个内部键合线，所述多个内部键合线将所述第一键合焊盘的多个内部键合焊盘与所述第二键合焊盘的多个内部键合焊盘电连接；以及
(f)树脂，所述树脂密封所述裸片焊盘、所述第一半导体芯片、所述第二半导体芯片、所述外部键合线以及所述内部键合线，
其中，所述第二区域位于平面图中所述第一区域和所述裸片焊盘的第二侧边中的另一侧边之间，
其中，所述第一半导体芯片的内部键合焊盘包括第一焊盘组和第二焊盘组，
其中，所述第二半导体芯片的内部键合焊盘包括第三焊盘组和第四焊盘组，
其中，所述内部键合线包括分别将所述第一焊盘组和所述第三焊盘组电连接的多个第一内部键合线，以及分别将所述第二焊盘组和所述第四焊盘组电连接的多个第二内部键合线，
其中，所述第一焊盘组和所述第二焊盘组之间的距离大于所述第三焊盘组和所述第四焊盘组之间的距离，以及
其中，所述第一焊盘组和所述第二焊盘组之间的距离大于多个内部键合焊盘的长度。
CN201210063525.0A 2011-03-15 2012-03-08 半导体器件的制造方法 Active CN102683234B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610298080.2A CN105826292B (zh) 2011-03-15 2012-03-08 半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-056073 2011-03-15
JP2011056073A JP5618873B2 (ja) 2011-03-15 2011-03-15 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610298080.2A Division CN105826292B (zh) 2011-03-15 2012-03-08 半导体器件

Publications (2)

Publication Number Publication Date
CN102683234A CN102683234A (zh) 2012-09-19
CN102683234B true CN102683234B (zh) 2016-06-01

Family

ID=46814963

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610298080.2A Active CN105826292B (zh) 2011-03-15 2012-03-08 半导体器件
CN201210063525.0A Active CN102683234B (zh) 2011-03-15 2012-03-08 半导体器件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201610298080.2A Active CN105826292B (zh) 2011-03-15 2012-03-08 半导体器件

Country Status (3)

Country Link
US (3) US8828805B2 (zh)
JP (1) JP5618873B2 (zh)
CN (2) CN105826292B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5514134B2 (ja) * 2011-02-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6076068B2 (ja) * 2012-12-17 2017-02-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP6129659B2 (ja) * 2013-06-25 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6100648B2 (ja) 2013-08-28 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9129962B1 (en) * 2014-05-07 2015-09-08 Mediatek Inc. Bonding pad arrangment design for multi-die semiconductor package structure
JP6420617B2 (ja) * 2014-09-30 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置
US10074624B2 (en) * 2015-08-07 2018-09-11 Analog Devices, Inc. Bond pads with differently sized openings
ITUB20155696A1 (it) 2015-11-18 2017-05-18 St Microelectronics Srl Dispositivo a semiconduttore, corrispondenti procedimenti di produzione ed uso e corrispondente apparecchiatura
CN106816424A (zh) * 2015-12-01 2017-06-09 安世有限公司 电子元件及其制造方法、用于该电子元件的引线框架
US9627331B1 (en) 2015-12-30 2017-04-18 Texas Instruments Incorporated Method of making a wire support leadframe for a semiconductor device
JP2018107416A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2018137342A (ja) 2017-02-22 2018-08-30 株式会社村田製作所 半導体装置及びその製造方法
EP3575262B1 (en) * 2018-05-22 2021-04-14 Murata Manufacturing Co., Ltd. Reducing crosstalk in a mixed-signal multi-chip mems device package
US20210043466A1 (en) * 2019-08-06 2021-02-11 Texas Instruments Incorporated Universal semiconductor package molds
CN116825745B (zh) * 2023-08-31 2023-12-08 中科华艺(天津)科技有限公司 一种双芯片结构的mtcmos封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261012A (ja) * 1998-03-13 1999-09-24 Nec Corp 半導体集積回路装置
CN101373750A (zh) * 2007-08-20 2009-02-25 海力士半导体有限公司 具有由重分布层电连接至接合焊垫的焊垫部的半导体封装
US7888796B2 (en) * 2007-12-14 2011-02-15 Renesas Electronics Corporation Controller chip mounted on a memory chip with re-wiring lines
US8648339B2 (en) * 2009-11-25 2014-02-11 Elpida Memory, Inc. Semiconductor device including first semiconductor chip including first pads connected to first terminals, and second semiconductor chip including second pads connected to second terminals

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
JP2929547B2 (ja) * 1989-12-28 1999-08-03 株式会社日立製作所 樹脂封止型半導体装置の製造方法
JPH09237800A (ja) * 1996-02-29 1997-09-09 Toshiba Corp 半導体装置
JP3234153B2 (ja) 1996-04-19 2001-12-04 株式会社東芝 半導体装置
JP2002343932A (ja) * 2001-05-17 2002-11-29 Mitsubishi Electric Corp 半導体装置と半導体装置の製造方法
JP2003179193A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法
JP4095827B2 (ja) * 2002-05-10 2008-06-04 株式会社ルネサステクノロジ 半導体装置
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
JP4605996B2 (ja) * 2003-05-29 2011-01-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2007103423A (ja) * 2005-09-30 2007-04-19 Renesas Technology Corp 半導体装置及びその製造方法
US7825526B2 (en) * 2005-09-30 2010-11-02 Nxp B.V. Fine-pitch routing in a lead frame based system-in-package (SIP) device
JP4607773B2 (ja) * 2006-01-19 2011-01-05 富士フイルム株式会社 撮像素子および撮像システム
JP4726640B2 (ja) * 2006-01-20 2011-07-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2009060004A (ja) * 2007-09-03 2009-03-19 Nec Electronics Corp 半導体装置の製造方法
JP4957513B2 (ja) * 2007-11-05 2012-06-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP5191915B2 (ja) * 2009-01-30 2013-05-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5361426B2 (ja) * 2009-02-05 2013-12-04 株式会社東芝 半導体デバイス
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置
TWI506710B (zh) * 2009-09-09 2015-11-01 Renesas Electronics Corp 半導體裝置之製造方法
JP5425584B2 (ja) * 2009-10-15 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2011222738A (ja) * 2010-04-09 2011-11-04 Renesas Electronics Corp 半導体装置の製造方法
JP5503466B2 (ja) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261012A (ja) * 1998-03-13 1999-09-24 Nec Corp 半導体集積回路装置
CN101373750A (zh) * 2007-08-20 2009-02-25 海力士半导体有限公司 具有由重分布层电连接至接合焊垫的焊垫部的半导体封装
US7888796B2 (en) * 2007-12-14 2011-02-15 Renesas Electronics Corporation Controller chip mounted on a memory chip with re-wiring lines
US8648339B2 (en) * 2009-11-25 2014-02-11 Elpida Memory, Inc. Semiconductor device including first semiconductor chip including first pads connected to first terminals, and second semiconductor chip including second pads connected to second terminals

Also Published As

Publication number Publication date
US9236333B2 (en) 2016-01-12
JP5618873B2 (ja) 2014-11-05
JP2012195331A (ja) 2012-10-11
CN105826292B (zh) 2019-07-23
CN102683234A (zh) 2012-09-19
US9564388B2 (en) 2017-02-07
US20160104664A1 (en) 2016-04-14
US20140339691A1 (en) 2014-11-20
US8828805B2 (en) 2014-09-09
US20120238056A1 (en) 2012-09-20
CN105826292A (zh) 2016-08-03

Similar Documents

Publication Publication Date Title
CN102683234B (zh) 半导体器件的制造方法
KR101953393B1 (ko) 반도체 장치
JP2002222906A (ja) 半導体装置の製造方法および半導体装置
JP2009140962A (ja) 半導体装置およびその製造方法
JP2002083918A (ja) リードフレーム及び半導体装置
US20030209815A1 (en) Semiconductor device and its manufacturing method
US20070004092A1 (en) Semiconductor device manufacturing method
TW200406903A (en) Semiconductor device and method of manufacturing the same
JP2000208690A (ja) リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
JPH11330314A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
US20100038759A1 (en) Leadless Package with Internally Extended Package Leads
JP5824120B2 (ja) 半導体装置
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JPH0357236A (ja) 樹脂封止型半導体装置の製造方法
JPS5866346A (ja) 半導体装置
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPS6195539A (ja) 半導体装置およびその製造方法
JPS6043849A (ja) リ−ドフレ−ム
JP2004221258A (ja) 半導体装置及びその製造方法
JP3887387B2 (ja) 半導体装置
JP3859666B2 (ja) 半導体装置
CN2519409Y (zh) 具中央引线的半导体封装组件
JPH08204062A (ja) ボールグリッドアレイ型半導体装置およびその製造方法
JPH09153569A (ja) 樹脂封止型半導体装置
CN102376596A (zh) 具有嵌套行接触的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant